Merge branch 'master' of git://git.kernel.org/pub/scm/linux/kernel/git/linville/wirel...
[linux-2.6.git] / drivers / net / wireless / ath / ath5k / base.c
1 /*-
2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
4  * Copyright (c) 2006 Devicescape Software, Inc.
5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
7  *
8  * All rights reserved.
9  *
10  * Redistribution and use in source and binary forms, with or without
11  * modification, are permitted provided that the following conditions
12  * are met:
13  * 1. Redistributions of source code must retain the above copyright
14  *    notice, this list of conditions and the following disclaimer,
15  *    without modification.
16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
18  *    redistribution must be conditioned upon including a substantially
19  *    similar Disclaimer requirement for further binary redistribution.
20  * 3. Neither the names of the above-listed copyright holders nor the names
21  *    of any contributors may be used to endorse or promote products derived
22  *    from this software without specific prior written permission.
23  *
24  * Alternatively, this software may be distributed under the terms of the
25  * GNU General Public License ("GPL") version 2 as published by the Free
26  * Software Foundation.
27  *
28  * NO WARRANTY
29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
39  * THE POSSIBILITY OF SUCH DAMAGES.
40  *
41  */
42
43 #include <linux/module.h>
44 #include <linux/delay.h>
45 #include <linux/hardirq.h>
46 #include <linux/if.h>
47 #include <linux/io.h>
48 #include <linux/netdevice.h>
49 #include <linux/cache.h>
50 #include <linux/pci.h>
51 #include <linux/ethtool.h>
52 #include <linux/uaccess.h>
53 #include <linux/slab.h>
54
55 #include <net/ieee80211_radiotap.h>
56
57 #include <asm/unaligned.h>
58
59 #include "base.h"
60 #include "reg.h"
61 #include "debug.h"
62 #include "ani.h"
63
64 static int modparam_nohwcrypt;
65 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
66 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
67
68 static int modparam_all_channels;
69 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
70 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
71
72
73 /******************\
74 * Internal defines *
75 \******************/
76
77 /* Module info */
78 MODULE_AUTHOR("Jiri Slaby");
79 MODULE_AUTHOR("Nick Kossifidis");
80 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
81 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
82 MODULE_LICENSE("Dual BSD/GPL");
83 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
84
85
86 /* Known PCI ids */
87 static DEFINE_PCI_DEVICE_TABLE(ath5k_pci_id_table) = {
88         { PCI_VDEVICE(ATHEROS, 0x0207) }, /* 5210 early */
89         { PCI_VDEVICE(ATHEROS, 0x0007) }, /* 5210 */
90         { PCI_VDEVICE(ATHEROS, 0x0011) }, /* 5311 - this is on AHB bus !*/
91         { PCI_VDEVICE(ATHEROS, 0x0012) }, /* 5211 */
92         { PCI_VDEVICE(ATHEROS, 0x0013) }, /* 5212 */
93         { PCI_VDEVICE(3COM_2,  0x0013) }, /* 3com 5212 */
94         { PCI_VDEVICE(3COM,    0x0013) }, /* 3com 3CRDAG675 5212 */
95         { PCI_VDEVICE(ATHEROS, 0x1014) }, /* IBM minipci 5212 */
96         { PCI_VDEVICE(ATHEROS, 0x0014) }, /* 5212 combatible */
97         { PCI_VDEVICE(ATHEROS, 0x0015) }, /* 5212 combatible */
98         { PCI_VDEVICE(ATHEROS, 0x0016) }, /* 5212 combatible */
99         { PCI_VDEVICE(ATHEROS, 0x0017) }, /* 5212 combatible */
100         { PCI_VDEVICE(ATHEROS, 0x0018) }, /* 5212 combatible */
101         { PCI_VDEVICE(ATHEROS, 0x0019) }, /* 5212 combatible */
102         { PCI_VDEVICE(ATHEROS, 0x001a) }, /* 2413 Griffin-lite */
103         { PCI_VDEVICE(ATHEROS, 0x001b) }, /* 5413 Eagle */
104         { PCI_VDEVICE(ATHEROS, 0x001c) }, /* PCI-E cards */
105         { PCI_VDEVICE(ATHEROS, 0x001d) }, /* 2417 Nala */
106         { 0 }
107 };
108 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
109
110 /* Known SREVs */
111 static const struct ath5k_srev_name srev_names[] = {
112         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
113         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
114         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
115         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
116         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
117         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
118         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
119         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
120         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
121         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
122         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
123         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
124         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
125         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
126         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
127         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
128         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
129         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
130         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
131         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
132         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
133         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
134         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
135         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
136         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
137         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
138         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
139         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
140         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
141         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
142         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
143         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
144         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
145         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
146         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
147         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
148 };
149
150 static const struct ieee80211_rate ath5k_rates[] = {
151         { .bitrate = 10,
152           .hw_value = ATH5K_RATE_CODE_1M, },
153         { .bitrate = 20,
154           .hw_value = ATH5K_RATE_CODE_2M,
155           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
156           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
157         { .bitrate = 55,
158           .hw_value = ATH5K_RATE_CODE_5_5M,
159           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
160           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
161         { .bitrate = 110,
162           .hw_value = ATH5K_RATE_CODE_11M,
163           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
164           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
165         { .bitrate = 60,
166           .hw_value = ATH5K_RATE_CODE_6M,
167           .flags = 0 },
168         { .bitrate = 90,
169           .hw_value = ATH5K_RATE_CODE_9M,
170           .flags = 0 },
171         { .bitrate = 120,
172           .hw_value = ATH5K_RATE_CODE_12M,
173           .flags = 0 },
174         { .bitrate = 180,
175           .hw_value = ATH5K_RATE_CODE_18M,
176           .flags = 0 },
177         { .bitrate = 240,
178           .hw_value = ATH5K_RATE_CODE_24M,
179           .flags = 0 },
180         { .bitrate = 360,
181           .hw_value = ATH5K_RATE_CODE_36M,
182           .flags = 0 },
183         { .bitrate = 480,
184           .hw_value = ATH5K_RATE_CODE_48M,
185           .flags = 0 },
186         { .bitrate = 540,
187           .hw_value = ATH5K_RATE_CODE_54M,
188           .flags = 0 },
189         /* XR missing */
190 };
191
192 /*
193  * Prototypes - PCI stack related functions
194  */
195 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
196                                 const struct pci_device_id *id);
197 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
198 #ifdef CONFIG_PM
199 static int              ath5k_pci_suspend(struct device *dev);
200 static int              ath5k_pci_resume(struct device *dev);
201
202 static SIMPLE_DEV_PM_OPS(ath5k_pm_ops, ath5k_pci_suspend, ath5k_pci_resume);
203 #define ATH5K_PM_OPS    (&ath5k_pm_ops)
204 #else
205 #define ATH5K_PM_OPS    NULL
206 #endif /* CONFIG_PM */
207
208 static struct pci_driver ath5k_pci_driver = {
209         .name           = KBUILD_MODNAME,
210         .id_table       = ath5k_pci_id_table,
211         .probe          = ath5k_pci_probe,
212         .remove         = __devexit_p(ath5k_pci_remove),
213         .driver.pm      = ATH5K_PM_OPS,
214 };
215
216
217
218 /*
219  * Prototypes - MAC 802.11 stack related functions
220  */
221 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
222 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
223                 struct ath5k_txq *txq);
224 static int ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan);
225 static int ath5k_reset_wake(struct ath5k_softc *sc);
226 static int ath5k_start(struct ieee80211_hw *hw);
227 static void ath5k_stop(struct ieee80211_hw *hw);
228 static int ath5k_add_interface(struct ieee80211_hw *hw,
229                 struct ieee80211_vif *vif);
230 static void ath5k_remove_interface(struct ieee80211_hw *hw,
231                 struct ieee80211_vif *vif);
232 static int ath5k_config(struct ieee80211_hw *hw, u32 changed);
233 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
234                                    struct netdev_hw_addr_list *mc_list);
235 static void ath5k_configure_filter(struct ieee80211_hw *hw,
236                 unsigned int changed_flags,
237                 unsigned int *new_flags,
238                 u64 multicast);
239 static int ath5k_set_key(struct ieee80211_hw *hw,
240                 enum set_key_cmd cmd,
241                 struct ieee80211_vif *vif, struct ieee80211_sta *sta,
242                 struct ieee80211_key_conf *key);
243 static int ath5k_get_stats(struct ieee80211_hw *hw,
244                 struct ieee80211_low_level_stats *stats);
245 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
246 static void ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf);
247 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
248 static int ath5k_beacon_update(struct ieee80211_hw *hw,
249                 struct ieee80211_vif *vif);
250 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
251                 struct ieee80211_vif *vif,
252                 struct ieee80211_bss_conf *bss_conf,
253                 u32 changes);
254 static void ath5k_sw_scan_start(struct ieee80211_hw *hw);
255 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw);
256 static void ath5k_set_coverage_class(struct ieee80211_hw *hw,
257                 u8 coverage_class);
258
259 static const struct ieee80211_ops ath5k_hw_ops = {
260         .tx             = ath5k_tx,
261         .start          = ath5k_start,
262         .stop           = ath5k_stop,
263         .add_interface  = ath5k_add_interface,
264         .remove_interface = ath5k_remove_interface,
265         .config         = ath5k_config,
266         .prepare_multicast = ath5k_prepare_multicast,
267         .configure_filter = ath5k_configure_filter,
268         .set_key        = ath5k_set_key,
269         .get_stats      = ath5k_get_stats,
270         .conf_tx        = NULL,
271         .get_tsf        = ath5k_get_tsf,
272         .set_tsf        = ath5k_set_tsf,
273         .reset_tsf      = ath5k_reset_tsf,
274         .bss_info_changed = ath5k_bss_info_changed,
275         .sw_scan_start  = ath5k_sw_scan_start,
276         .sw_scan_complete = ath5k_sw_scan_complete,
277         .set_coverage_class = ath5k_set_coverage_class,
278 };
279
280 /*
281  * Prototypes - Internal functions
282  */
283 /* Attach detach */
284 static int      ath5k_attach(struct pci_dev *pdev,
285                         struct ieee80211_hw *hw);
286 static void     ath5k_detach(struct pci_dev *pdev,
287                         struct ieee80211_hw *hw);
288 /* Channel/mode setup */
289 static inline short ath5k_ieee2mhz(short chan);
290 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
291                                 struct ieee80211_channel *channels,
292                                 unsigned int mode,
293                                 unsigned int max);
294 static int      ath5k_setup_bands(struct ieee80211_hw *hw);
295 static int      ath5k_chan_set(struct ath5k_softc *sc,
296                                 struct ieee80211_channel *chan);
297 static void     ath5k_setcurmode(struct ath5k_softc *sc,
298                                 unsigned int mode);
299 static void     ath5k_mode_setup(struct ath5k_softc *sc);
300
301 /* Descriptor setup */
302 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
303                                 struct pci_dev *pdev);
304 static void     ath5k_desc_free(struct ath5k_softc *sc,
305                                 struct pci_dev *pdev);
306 /* Buffers setup */
307 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
308                                 struct ath5k_buf *bf);
309 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
310                                 struct ath5k_buf *bf,
311                                 struct ath5k_txq *txq, int padsize);
312 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
313                                 struct ath5k_buf *bf)
314 {
315         BUG_ON(!bf);
316         if (!bf->skb)
317                 return;
318         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
319                         PCI_DMA_TODEVICE);
320         dev_kfree_skb_any(bf->skb);
321         bf->skb = NULL;
322 }
323
324 static inline void ath5k_rxbuf_free(struct ath5k_softc *sc,
325                                 struct ath5k_buf *bf)
326 {
327         struct ath5k_hw *ah = sc->ah;
328         struct ath_common *common = ath5k_hw_common(ah);
329
330         BUG_ON(!bf);
331         if (!bf->skb)
332                 return;
333         pci_unmap_single(sc->pdev, bf->skbaddr, common->rx_bufsize,
334                         PCI_DMA_FROMDEVICE);
335         dev_kfree_skb_any(bf->skb);
336         bf->skb = NULL;
337 }
338
339
340 /* Queues setup */
341 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
342                                 int qtype, int subtype);
343 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
344 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
345 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
346                                 struct ath5k_txq *txq);
347 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
348 static void     ath5k_txq_release(struct ath5k_softc *sc);
349 /* Rx handling */
350 static int      ath5k_rx_start(struct ath5k_softc *sc);
351 static void     ath5k_rx_stop(struct ath5k_softc *sc);
352 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
353                                         struct ath5k_desc *ds,
354                                         struct sk_buff *skb,
355                                         struct ath5k_rx_status *rs);
356 static void     ath5k_tasklet_rx(unsigned long data);
357 /* Tx handling */
358 static void     ath5k_tx_processq(struct ath5k_softc *sc,
359                                 struct ath5k_txq *txq);
360 static void     ath5k_tasklet_tx(unsigned long data);
361 /* Beacon handling */
362 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
363                                         struct ath5k_buf *bf);
364 static void     ath5k_beacon_send(struct ath5k_softc *sc);
365 static void     ath5k_beacon_config(struct ath5k_softc *sc);
366 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
367 static void     ath5k_tasklet_beacon(unsigned long data);
368 static void     ath5k_tasklet_ani(unsigned long data);
369
370 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
371 {
372         u64 tsf = ath5k_hw_get_tsf64(ah);
373
374         if ((tsf & 0x7fff) < rstamp)
375                 tsf -= 0x8000;
376
377         return (tsf & ~0x7fff) | rstamp;
378 }
379
380 /* Interrupt handling */
381 static int      ath5k_init(struct ath5k_softc *sc);
382 static int      ath5k_stop_locked(struct ath5k_softc *sc);
383 static int      ath5k_stop_hw(struct ath5k_softc *sc);
384 static irqreturn_t ath5k_intr(int irq, void *dev_id);
385 static void     ath5k_tasklet_reset(unsigned long data);
386
387 static void     ath5k_tasklet_calibrate(unsigned long data);
388
389 /*
390  * Module init/exit functions
391  */
392 static int __init
393 init_ath5k_pci(void)
394 {
395         int ret;
396
397         ath5k_debug_init();
398
399         ret = pci_register_driver(&ath5k_pci_driver);
400         if (ret) {
401                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
402                 return ret;
403         }
404
405         return 0;
406 }
407
408 static void __exit
409 exit_ath5k_pci(void)
410 {
411         pci_unregister_driver(&ath5k_pci_driver);
412
413         ath5k_debug_finish();
414 }
415
416 module_init(init_ath5k_pci);
417 module_exit(exit_ath5k_pci);
418
419
420 /********************\
421 * PCI Initialization *
422 \********************/
423
424 static const char *
425 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
426 {
427         const char *name = "xxxxx";
428         unsigned int i;
429
430         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
431                 if (srev_names[i].sr_type != type)
432                         continue;
433
434                 if ((val & 0xf0) == srev_names[i].sr_val)
435                         name = srev_names[i].sr_name;
436
437                 if ((val & 0xff) == srev_names[i].sr_val) {
438                         name = srev_names[i].sr_name;
439                         break;
440                 }
441         }
442
443         return name;
444 }
445 static unsigned int ath5k_ioread32(void *hw_priv, u32 reg_offset)
446 {
447         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
448         return ath5k_hw_reg_read(ah, reg_offset);
449 }
450
451 static void ath5k_iowrite32(void *hw_priv, u32 val, u32 reg_offset)
452 {
453         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
454         ath5k_hw_reg_write(ah, val, reg_offset);
455 }
456
457 static const struct ath_ops ath5k_common_ops = {
458         .read = ath5k_ioread32,
459         .write = ath5k_iowrite32,
460 };
461
462 static int __devinit
463 ath5k_pci_probe(struct pci_dev *pdev,
464                 const struct pci_device_id *id)
465 {
466         void __iomem *mem;
467         struct ath5k_softc *sc;
468         struct ath_common *common;
469         struct ieee80211_hw *hw;
470         int ret;
471         u8 csz;
472
473         ret = pci_enable_device(pdev);
474         if (ret) {
475                 dev_err(&pdev->dev, "can't enable device\n");
476                 goto err;
477         }
478
479         /* XXX 32-bit addressing only */
480         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
481         if (ret) {
482                 dev_err(&pdev->dev, "32-bit DMA not available\n");
483                 goto err_dis;
484         }
485
486         /*
487          * Cache line size is used to size and align various
488          * structures used to communicate with the hardware.
489          */
490         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
491         if (csz == 0) {
492                 /*
493                  * Linux 2.4.18 (at least) writes the cache line size
494                  * register as a 16-bit wide register which is wrong.
495                  * We must have this setup properly for rx buffer
496                  * DMA to work so force a reasonable value here if it
497                  * comes up zero.
498                  */
499                 csz = L1_CACHE_BYTES >> 2;
500                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
501         }
502         /*
503          * The default setting of latency timer yields poor results,
504          * set it to the value used by other systems.  It may be worth
505          * tweaking this setting more.
506          */
507         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
508
509         /* Enable bus mastering */
510         pci_set_master(pdev);
511
512         /*
513          * Disable the RETRY_TIMEOUT register (0x41) to keep
514          * PCI Tx retries from interfering with C3 CPU state.
515          */
516         pci_write_config_byte(pdev, 0x41, 0);
517
518         ret = pci_request_region(pdev, 0, "ath5k");
519         if (ret) {
520                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
521                 goto err_dis;
522         }
523
524         mem = pci_iomap(pdev, 0, 0);
525         if (!mem) {
526                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
527                 ret = -EIO;
528                 goto err_reg;
529         }
530
531         /*
532          * Allocate hw (mac80211 main struct)
533          * and hw->priv (driver private data)
534          */
535         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
536         if (hw == NULL) {
537                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
538                 ret = -ENOMEM;
539                 goto err_map;
540         }
541
542         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
543
544         /* Initialize driver private data */
545         SET_IEEE80211_DEV(hw, &pdev->dev);
546         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
547                     IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
548                     IEEE80211_HW_SIGNAL_DBM |
549                     IEEE80211_HW_NOISE_DBM;
550
551         hw->wiphy->interface_modes =
552                 BIT(NL80211_IFTYPE_AP) |
553                 BIT(NL80211_IFTYPE_STATION) |
554                 BIT(NL80211_IFTYPE_ADHOC) |
555                 BIT(NL80211_IFTYPE_MESH_POINT);
556
557         hw->extra_tx_headroom = 2;
558         hw->channel_change_time = 5000;
559         sc = hw->priv;
560         sc->hw = hw;
561         sc->pdev = pdev;
562
563         ath5k_debug_init_device(sc);
564
565         /*
566          * Mark the device as detached to avoid processing
567          * interrupts until setup is complete.
568          */
569         __set_bit(ATH_STAT_INVALID, sc->status);
570
571         sc->iobase = mem; /* So we can unmap it on detach */
572         sc->opmode = NL80211_IFTYPE_STATION;
573         sc->bintval = 1000;
574         mutex_init(&sc->lock);
575         spin_lock_init(&sc->rxbuflock);
576         spin_lock_init(&sc->txbuflock);
577         spin_lock_init(&sc->block);
578
579         /* Set private data */
580         pci_set_drvdata(pdev, hw);
581
582         /* Setup interrupt handler */
583         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
584         if (ret) {
585                 ATH5K_ERR(sc, "request_irq failed\n");
586                 goto err_free;
587         }
588
589         /*If we passed the test malloc a ath5k_hw struct*/
590         sc->ah = kzalloc(sizeof(struct ath5k_hw), GFP_KERNEL);
591         if (!sc->ah) {
592                 ret = -ENOMEM;
593                 ATH5K_ERR(sc, "out of memory\n");
594                 goto err_irq;
595         }
596
597         sc->ah->ah_sc = sc;
598         sc->ah->ah_iobase = sc->iobase;
599         common = ath5k_hw_common(sc->ah);
600         common->ops = &ath5k_common_ops;
601         common->ah = sc->ah;
602         common->hw = hw;
603         common->cachelsz = csz << 2; /* convert to bytes */
604
605         /* Initialize device */
606         ret = ath5k_hw_attach(sc);
607         if (ret) {
608                 goto err_free_ah;
609         }
610
611         /* set up multi-rate retry capabilities */
612         if (sc->ah->ah_version == AR5K_AR5212) {
613                 hw->max_rates = 4;
614                 hw->max_rate_tries = 11;
615         }
616
617         /* Finish private driver data initialization */
618         ret = ath5k_attach(pdev, hw);
619         if (ret)
620                 goto err_ah;
621
622         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
623                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
624                                         sc->ah->ah_mac_srev,
625                                         sc->ah->ah_phy_revision);
626
627         if (!sc->ah->ah_single_chip) {
628                 /* Single chip radio (!RF5111) */
629                 if (sc->ah->ah_radio_5ghz_revision &&
630                         !sc->ah->ah_radio_2ghz_revision) {
631                         /* No 5GHz support -> report 2GHz radio */
632                         if (!test_bit(AR5K_MODE_11A,
633                                 sc->ah->ah_capabilities.cap_mode)) {
634                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
635                                         ath5k_chip_name(AR5K_VERSION_RAD,
636                                                 sc->ah->ah_radio_5ghz_revision),
637                                                 sc->ah->ah_radio_5ghz_revision);
638                         /* No 2GHz support (5110 and some
639                          * 5Ghz only cards) -> report 5Ghz radio */
640                         } else if (!test_bit(AR5K_MODE_11B,
641                                 sc->ah->ah_capabilities.cap_mode)) {
642                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
643                                         ath5k_chip_name(AR5K_VERSION_RAD,
644                                                 sc->ah->ah_radio_5ghz_revision),
645                                                 sc->ah->ah_radio_5ghz_revision);
646                         /* Multiband radio */
647                         } else {
648                                 ATH5K_INFO(sc, "RF%s multiband radio found"
649                                         " (0x%x)\n",
650                                         ath5k_chip_name(AR5K_VERSION_RAD,
651                                                 sc->ah->ah_radio_5ghz_revision),
652                                                 sc->ah->ah_radio_5ghz_revision);
653                         }
654                 }
655                 /* Multi chip radio (RF5111 - RF2111) ->
656                  * report both 2GHz/5GHz radios */
657                 else if (sc->ah->ah_radio_5ghz_revision &&
658                                 sc->ah->ah_radio_2ghz_revision){
659                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
660                                 ath5k_chip_name(AR5K_VERSION_RAD,
661                                         sc->ah->ah_radio_5ghz_revision),
662                                         sc->ah->ah_radio_5ghz_revision);
663                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
664                                 ath5k_chip_name(AR5K_VERSION_RAD,
665                                         sc->ah->ah_radio_2ghz_revision),
666                                         sc->ah->ah_radio_2ghz_revision);
667                 }
668         }
669
670
671         /* ready to process interrupts */
672         __clear_bit(ATH_STAT_INVALID, sc->status);
673
674         return 0;
675 err_ah:
676         ath5k_hw_detach(sc->ah);
677 err_irq:
678         free_irq(pdev->irq, sc);
679 err_free_ah:
680         kfree(sc->ah);
681 err_free:
682         ieee80211_free_hw(hw);
683 err_map:
684         pci_iounmap(pdev, mem);
685 err_reg:
686         pci_release_region(pdev, 0);
687 err_dis:
688         pci_disable_device(pdev);
689 err:
690         return ret;
691 }
692
693 static void __devexit
694 ath5k_pci_remove(struct pci_dev *pdev)
695 {
696         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
697         struct ath5k_softc *sc = hw->priv;
698
699         ath5k_debug_finish_device(sc);
700         ath5k_detach(pdev, hw);
701         ath5k_hw_detach(sc->ah);
702         kfree(sc->ah);
703         free_irq(pdev->irq, sc);
704         pci_iounmap(pdev, sc->iobase);
705         pci_release_region(pdev, 0);
706         pci_disable_device(pdev);
707         ieee80211_free_hw(hw);
708 }
709
710 #ifdef CONFIG_PM
711 static int ath5k_pci_suspend(struct device *dev)
712 {
713         struct ieee80211_hw *hw = pci_get_drvdata(to_pci_dev(dev));
714         struct ath5k_softc *sc = hw->priv;
715
716         ath5k_led_off(sc);
717         return 0;
718 }
719
720 static int ath5k_pci_resume(struct device *dev)
721 {
722         struct pci_dev *pdev = to_pci_dev(dev);
723         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
724         struct ath5k_softc *sc = hw->priv;
725
726         /*
727          * Suspend/Resume resets the PCI configuration space, so we have to
728          * re-disable the RETRY_TIMEOUT register (0x41) to keep
729          * PCI Tx retries from interfering with C3 CPU state
730          */
731         pci_write_config_byte(pdev, 0x41, 0);
732
733         ath5k_led_enable(sc);
734         return 0;
735 }
736 #endif /* CONFIG_PM */
737
738
739 /***********************\
740 * Driver Initialization *
741 \***********************/
742
743 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
744 {
745         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
746         struct ath5k_softc *sc = hw->priv;
747         struct ath_regulatory *regulatory = ath5k_hw_regulatory(sc->ah);
748
749         return ath_reg_notifier_apply(wiphy, request, regulatory);
750 }
751
752 static int
753 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
754 {
755         struct ath5k_softc *sc = hw->priv;
756         struct ath5k_hw *ah = sc->ah;
757         struct ath_regulatory *regulatory = ath5k_hw_regulatory(ah);
758         u8 mac[ETH_ALEN] = {};
759         int ret;
760
761         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
762
763         /*
764          * Check if the MAC has multi-rate retry support.
765          * We do this by trying to setup a fake extended
766          * descriptor.  MAC's that don't have support will
767          * return false w/o doing anything.  MAC's that do
768          * support it will return true w/o doing anything.
769          */
770         ret = ah->ah_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
771         if (ret < 0)
772                 goto err;
773         if (ret > 0)
774                 __set_bit(ATH_STAT_MRRETRY, sc->status);
775
776         /*
777          * Collect the channel list.  The 802.11 layer
778          * is resposible for filtering this list based
779          * on settings like the phy mode and regulatory
780          * domain restrictions.
781          */
782         ret = ath5k_setup_bands(hw);
783         if (ret) {
784                 ATH5K_ERR(sc, "can't get channels\n");
785                 goto err;
786         }
787
788         /* NB: setup here so ath5k_rate_update is happy */
789         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
790                 ath5k_setcurmode(sc, AR5K_MODE_11A);
791         else
792                 ath5k_setcurmode(sc, AR5K_MODE_11B);
793
794         /*
795          * Allocate tx+rx descriptors and populate the lists.
796          */
797         ret = ath5k_desc_alloc(sc, pdev);
798         if (ret) {
799                 ATH5K_ERR(sc, "can't allocate descriptors\n");
800                 goto err;
801         }
802
803         /*
804          * Allocate hardware transmit queues: one queue for
805          * beacon frames and one data queue for each QoS
806          * priority.  Note that hw functions handle reseting
807          * these queues at the needed time.
808          */
809         ret = ath5k_beaconq_setup(ah);
810         if (ret < 0) {
811                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
812                 goto err_desc;
813         }
814         sc->bhalq = ret;
815         sc->cabq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_CAB, 0);
816         if (IS_ERR(sc->cabq)) {
817                 ATH5K_ERR(sc, "can't setup cab queue\n");
818                 ret = PTR_ERR(sc->cabq);
819                 goto err_bhal;
820         }
821
822         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
823         if (IS_ERR(sc->txq)) {
824                 ATH5K_ERR(sc, "can't setup xmit queue\n");
825                 ret = PTR_ERR(sc->txq);
826                 goto err_queues;
827         }
828
829         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
830         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
831         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
832         tasklet_init(&sc->calib, ath5k_tasklet_calibrate, (unsigned long)sc);
833         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
834         tasklet_init(&sc->ani_tasklet, ath5k_tasklet_ani, (unsigned long)sc);
835
836         ret = ath5k_eeprom_read_mac(ah, mac);
837         if (ret) {
838                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
839                         sc->pdev->device);
840                 goto err_queues;
841         }
842
843         SET_IEEE80211_PERM_ADDR(hw, mac);
844         /* All MAC address bits matter for ACKs */
845         memcpy(sc->bssidmask, ath_bcast_mac, ETH_ALEN);
846         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
847
848         regulatory->current_rd = ah->ah_capabilities.cap_eeprom.ee_regdomain;
849         ret = ath_regd_init(regulatory, hw->wiphy, ath5k_reg_notifier);
850         if (ret) {
851                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
852                 goto err_queues;
853         }
854
855         ret = ieee80211_register_hw(hw);
856         if (ret) {
857                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
858                 goto err_queues;
859         }
860
861         if (!ath_is_world_regd(regulatory))
862                 regulatory_hint(hw->wiphy, regulatory->alpha2);
863
864         ath5k_init_leds(sc);
865
866         return 0;
867 err_queues:
868         ath5k_txq_release(sc);
869 err_bhal:
870         ath5k_hw_release_tx_queue(ah, sc->bhalq);
871 err_desc:
872         ath5k_desc_free(sc, pdev);
873 err:
874         return ret;
875 }
876
877 static void
878 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
879 {
880         struct ath5k_softc *sc = hw->priv;
881
882         /*
883          * NB: the order of these is important:
884          * o call the 802.11 layer before detaching ath5k_hw to
885          *   insure callbacks into the driver to delete global
886          *   key cache entries can be handled
887          * o reclaim the tx queue data structures after calling
888          *   the 802.11 layer as we'll get called back to reclaim
889          *   node state and potentially want to use them
890          * o to cleanup the tx queues the hal is called, so detach
891          *   it last
892          * XXX: ??? detach ath5k_hw ???
893          * Other than that, it's straightforward...
894          */
895         ieee80211_unregister_hw(hw);
896         ath5k_desc_free(sc, pdev);
897         ath5k_txq_release(sc);
898         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
899         ath5k_unregister_leds(sc);
900
901         /*
902          * NB: can't reclaim these until after ieee80211_ifdetach
903          * returns because we'll get called back to reclaim node
904          * state and potentially want to use them.
905          */
906 }
907
908
909
910
911 /********************\
912 * Channel/mode setup *
913 \********************/
914
915 /*
916  * Convert IEEE channel number to MHz frequency.
917  */
918 static inline short
919 ath5k_ieee2mhz(short chan)
920 {
921         if (chan <= 14 || chan >= 27)
922                 return ieee80211chan2mhz(chan);
923         else
924                 return 2212 + chan * 20;
925 }
926
927 /*
928  * Returns true for the channel numbers used without all_channels modparam.
929  */
930 static bool ath5k_is_standard_channel(short chan)
931 {
932         return ((chan <= 14) ||
933                 /* UNII 1,2 */
934                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
935                 /* midband */
936                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
937                 /* UNII-3 */
938                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
939 }
940
941 static unsigned int
942 ath5k_copy_channels(struct ath5k_hw *ah,
943                 struct ieee80211_channel *channels,
944                 unsigned int mode,
945                 unsigned int max)
946 {
947         unsigned int i, count, size, chfreq, freq, ch;
948
949         if (!test_bit(mode, ah->ah_modes))
950                 return 0;
951
952         switch (mode) {
953         case AR5K_MODE_11A:
954         case AR5K_MODE_11A_TURBO:
955                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
956                 size = 220 ;
957                 chfreq = CHANNEL_5GHZ;
958                 break;
959         case AR5K_MODE_11B:
960         case AR5K_MODE_11G:
961         case AR5K_MODE_11G_TURBO:
962                 size = 26;
963                 chfreq = CHANNEL_2GHZ;
964                 break;
965         default:
966                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
967                 return 0;
968         }
969
970         for (i = 0, count = 0; i < size && max > 0; i++) {
971                 ch = i + 1 ;
972                 freq = ath5k_ieee2mhz(ch);
973
974                 /* Check if channel is supported by the chipset */
975                 if (!ath5k_channel_ok(ah, freq, chfreq))
976                         continue;
977
978                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
979                         continue;
980
981                 /* Write channel info and increment counter */
982                 channels[count].center_freq = freq;
983                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
984                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
985                 switch (mode) {
986                 case AR5K_MODE_11A:
987                 case AR5K_MODE_11G:
988                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
989                         break;
990                 case AR5K_MODE_11A_TURBO:
991                 case AR5K_MODE_11G_TURBO:
992                         channels[count].hw_value = chfreq |
993                                 CHANNEL_OFDM | CHANNEL_TURBO;
994                         break;
995                 case AR5K_MODE_11B:
996                         channels[count].hw_value = CHANNEL_B;
997                 }
998
999                 count++;
1000                 max--;
1001         }
1002
1003         return count;
1004 }
1005
1006 static void
1007 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
1008 {
1009         u8 i;
1010
1011         for (i = 0; i < AR5K_MAX_RATES; i++)
1012                 sc->rate_idx[b->band][i] = -1;
1013
1014         for (i = 0; i < b->n_bitrates; i++) {
1015                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
1016                 if (b->bitrates[i].hw_value_short)
1017                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
1018         }
1019 }
1020
1021 static int
1022 ath5k_setup_bands(struct ieee80211_hw *hw)
1023 {
1024         struct ath5k_softc *sc = hw->priv;
1025         struct ath5k_hw *ah = sc->ah;
1026         struct ieee80211_supported_band *sband;
1027         int max_c, count_c = 0;
1028         int i;
1029
1030         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
1031         max_c = ARRAY_SIZE(sc->channels);
1032
1033         /* 2GHz band */
1034         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
1035         sband->band = IEEE80211_BAND_2GHZ;
1036         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
1037
1038         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
1039                 /* G mode */
1040                 memcpy(sband->bitrates, &ath5k_rates[0],
1041                        sizeof(struct ieee80211_rate) * 12);
1042                 sband->n_bitrates = 12;
1043
1044                 sband->channels = sc->channels;
1045                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1046                                         AR5K_MODE_11G, max_c);
1047
1048                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1049                 count_c = sband->n_channels;
1050                 max_c -= count_c;
1051         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
1052                 /* B mode */
1053                 memcpy(sband->bitrates, &ath5k_rates[0],
1054                        sizeof(struct ieee80211_rate) * 4);
1055                 sband->n_bitrates = 4;
1056
1057                 /* 5211 only supports B rates and uses 4bit rate codes
1058                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
1059                  * fix them up here:
1060                  */
1061                 if (ah->ah_version == AR5K_AR5211) {
1062                         for (i = 0; i < 4; i++) {
1063                                 sband->bitrates[i].hw_value =
1064                                         sband->bitrates[i].hw_value & 0xF;
1065                                 sband->bitrates[i].hw_value_short =
1066                                         sband->bitrates[i].hw_value_short & 0xF;
1067                         }
1068                 }
1069
1070                 sband->channels = sc->channels;
1071                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1072                                         AR5K_MODE_11B, max_c);
1073
1074                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1075                 count_c = sband->n_channels;
1076                 max_c -= count_c;
1077         }
1078         ath5k_setup_rate_idx(sc, sband);
1079
1080         /* 5GHz band, A mode */
1081         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
1082                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
1083                 sband->band = IEEE80211_BAND_5GHZ;
1084                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
1085
1086                 memcpy(sband->bitrates, &ath5k_rates[4],
1087                        sizeof(struct ieee80211_rate) * 8);
1088                 sband->n_bitrates = 8;
1089
1090                 sband->channels = &sc->channels[count_c];
1091                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1092                                         AR5K_MODE_11A, max_c);
1093
1094                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
1095         }
1096         ath5k_setup_rate_idx(sc, sband);
1097
1098         ath5k_debug_dump_bands(sc);
1099
1100         return 0;
1101 }
1102
1103 /*
1104  * Set/change channels. We always reset the chip.
1105  * To accomplish this we must first cleanup any pending DMA,
1106  * then restart stuff after a la  ath5k_init.
1107  *
1108  * Called with sc->lock.
1109  */
1110 static int
1111 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1112 {
1113         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1114                 sc->curchan->center_freq, chan->center_freq);
1115
1116         /*
1117          * To switch channels clear any pending DMA operations;
1118          * wait long enough for the RX fifo to drain, reset the
1119          * hardware at the new frequency, and then re-enable
1120          * the relevant bits of the h/w.
1121          */
1122         return ath5k_reset(sc, chan);
1123 }
1124
1125 static void
1126 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1127 {
1128         sc->curmode = mode;
1129
1130         if (mode == AR5K_MODE_11A) {
1131                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1132         } else {
1133                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1134         }
1135 }
1136
1137 static void
1138 ath5k_mode_setup(struct ath5k_softc *sc)
1139 {
1140         struct ath5k_hw *ah = sc->ah;
1141         u32 rfilt;
1142
1143         /* configure rx filter */
1144         rfilt = sc->filter_flags;
1145         ath5k_hw_set_rx_filter(ah, rfilt);
1146
1147         if (ath5k_hw_hasbssidmask(ah))
1148                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1149
1150         /* configure operational mode */
1151         ath5k_hw_set_opmode(ah, sc->opmode);
1152
1153         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "mode setup opmode %d\n", sc->opmode);
1154         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1155 }
1156
1157 static inline int
1158 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
1159 {
1160         int rix;
1161
1162         /* return base rate on errors */
1163         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
1164                         "hw_rix out of bounds: %x\n", hw_rix))
1165                 return 0;
1166
1167         rix = sc->rate_idx[sc->curband->band][hw_rix];
1168         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
1169                 rix = 0;
1170
1171         return rix;
1172 }
1173
1174 /***************\
1175 * Buffers setup *
1176 \***************/
1177
1178 static
1179 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
1180 {
1181         struct ath_common *common = ath5k_hw_common(sc->ah);
1182         struct sk_buff *skb;
1183
1184         /*
1185          * Allocate buffer with headroom_needed space for the
1186          * fake physical layer header at the start.
1187          */
1188         skb = ath_rxbuf_alloc(common,
1189                               common->rx_bufsize,
1190                               GFP_ATOMIC);
1191
1192         if (!skb) {
1193                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1194                                 common->rx_bufsize);
1195                 return NULL;
1196         }
1197
1198         *skb_addr = pci_map_single(sc->pdev,
1199                                    skb->data, common->rx_bufsize,
1200                                    PCI_DMA_FROMDEVICE);
1201         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
1202                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1203                 dev_kfree_skb(skb);
1204                 return NULL;
1205         }
1206         return skb;
1207 }
1208
1209 static int
1210 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1211 {
1212         struct ath5k_hw *ah = sc->ah;
1213         struct sk_buff *skb = bf->skb;
1214         struct ath5k_desc *ds;
1215
1216         if (!skb) {
1217                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
1218                 if (!skb)
1219                         return -ENOMEM;
1220                 bf->skb = skb;
1221         }
1222
1223         /*
1224          * Setup descriptors.  For receive we always terminate
1225          * the descriptor list with a self-linked entry so we'll
1226          * not get overrun under high load (as can happen with a
1227          * 5212 when ANI processing enables PHY error frames).
1228          *
1229          * To insure the last descriptor is self-linked we create
1230          * each descriptor as self-linked and add it to the end.  As
1231          * each additional descriptor is added the previous self-linked
1232          * entry is ``fixed'' naturally.  This should be safe even
1233          * if DMA is happening.  When processing RX interrupts we
1234          * never remove/process the last, self-linked, entry on the
1235          * descriptor list.  This insures the hardware always has
1236          * someplace to write a new frame.
1237          */
1238         ds = bf->desc;
1239         ds->ds_link = bf->daddr;        /* link to self */
1240         ds->ds_data = bf->skbaddr;
1241         ah->ah_setup_rx_desc(ah, ds,
1242                 skb_tailroom(skb),      /* buffer size */
1243                 0);
1244
1245         if (sc->rxlink != NULL)
1246                 *sc->rxlink = bf->daddr;
1247         sc->rxlink = &ds->ds_link;
1248         return 0;
1249 }
1250
1251 static enum ath5k_pkt_type get_hw_packet_type(struct sk_buff *skb)
1252 {
1253         struct ieee80211_hdr *hdr;
1254         enum ath5k_pkt_type htype;
1255         __le16 fc;
1256
1257         hdr = (struct ieee80211_hdr *)skb->data;
1258         fc = hdr->frame_control;
1259
1260         if (ieee80211_is_beacon(fc))
1261                 htype = AR5K_PKT_TYPE_BEACON;
1262         else if (ieee80211_is_probe_resp(fc))
1263                 htype = AR5K_PKT_TYPE_PROBE_RESP;
1264         else if (ieee80211_is_atim(fc))
1265                 htype = AR5K_PKT_TYPE_ATIM;
1266         else if (ieee80211_is_pspoll(fc))
1267                 htype = AR5K_PKT_TYPE_PSPOLL;
1268         else
1269                 htype = AR5K_PKT_TYPE_NORMAL;
1270
1271         return htype;
1272 }
1273
1274 static int
1275 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
1276                   struct ath5k_txq *txq, int padsize)
1277 {
1278         struct ath5k_hw *ah = sc->ah;
1279         struct ath5k_desc *ds = bf->desc;
1280         struct sk_buff *skb = bf->skb;
1281         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1282         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1283         struct ieee80211_rate *rate;
1284         unsigned int mrr_rate[3], mrr_tries[3];
1285         int i, ret;
1286         u16 hw_rate;
1287         u16 cts_rate = 0;
1288         u16 duration = 0;
1289         u8 rc_flags;
1290
1291         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1292
1293         /* XXX endianness */
1294         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1295                         PCI_DMA_TODEVICE);
1296
1297         rate = ieee80211_get_tx_rate(sc->hw, info);
1298
1299         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1300                 flags |= AR5K_TXDESC_NOACK;
1301
1302         rc_flags = info->control.rates[0].flags;
1303         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
1304                 rate->hw_value_short : rate->hw_value;
1305
1306         pktlen = skb->len;
1307
1308         /* FIXME: If we are in g mode and rate is a CCK rate
1309          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1310          * from tx power (value is in dB units already) */
1311         if (info->control.hw_key) {
1312                 keyidx = info->control.hw_key->hw_key_idx;
1313                 pktlen += info->control.hw_key->icv_len;
1314         }
1315         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1316                 flags |= AR5K_TXDESC_RTSENA;
1317                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1318                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
1319                         sc->vif, pktlen, info));
1320         }
1321         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1322                 flags |= AR5K_TXDESC_CTSENA;
1323                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1324                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
1325                         sc->vif, pktlen, info));
1326         }
1327         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1328                 ieee80211_get_hdrlen_from_skb(skb), padsize,
1329                 get_hw_packet_type(skb),
1330                 (sc->power_level * 2),
1331                 hw_rate,
1332                 info->control.rates[0].count, keyidx, ah->ah_tx_ant, flags,
1333                 cts_rate, duration);
1334         if (ret)
1335                 goto err_unmap;
1336
1337         memset(mrr_rate, 0, sizeof(mrr_rate));
1338         memset(mrr_tries, 0, sizeof(mrr_tries));
1339         for (i = 0; i < 3; i++) {
1340                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
1341                 if (!rate)
1342                         break;
1343
1344                 mrr_rate[i] = rate->hw_value;
1345                 mrr_tries[i] = info->control.rates[i + 1].count;
1346         }
1347
1348         ah->ah_setup_mrr_tx_desc(ah, ds,
1349                 mrr_rate[0], mrr_tries[0],
1350                 mrr_rate[1], mrr_tries[1],
1351                 mrr_rate[2], mrr_tries[2]);
1352
1353         ds->ds_link = 0;
1354         ds->ds_data = bf->skbaddr;
1355
1356         spin_lock_bh(&txq->lock);
1357         list_add_tail(&bf->list, &txq->q);
1358         if (txq->link == NULL) /* is this first packet? */
1359                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
1360         else /* no, so only link it */
1361                 *txq->link = bf->daddr;
1362
1363         txq->link = &ds->ds_link;
1364         ath5k_hw_start_tx_dma(ah, txq->qnum);
1365         mmiowb();
1366         spin_unlock_bh(&txq->lock);
1367
1368         return 0;
1369 err_unmap:
1370         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1371         return ret;
1372 }
1373
1374 /*******************\
1375 * Descriptors setup *
1376 \*******************/
1377
1378 static int
1379 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1380 {
1381         struct ath5k_desc *ds;
1382         struct ath5k_buf *bf;
1383         dma_addr_t da;
1384         unsigned int i;
1385         int ret;
1386
1387         /* allocate descriptors */
1388         sc->desc_len = sizeof(struct ath5k_desc) *
1389                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1390         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1391         if (sc->desc == NULL) {
1392                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1393                 ret = -ENOMEM;
1394                 goto err;
1395         }
1396         ds = sc->desc;
1397         da = sc->desc_daddr;
1398         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1399                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1400
1401         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1402                         sizeof(struct ath5k_buf), GFP_KERNEL);
1403         if (bf == NULL) {
1404                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1405                 ret = -ENOMEM;
1406                 goto err_free;
1407         }
1408         sc->bufptr = bf;
1409
1410         INIT_LIST_HEAD(&sc->rxbuf);
1411         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1412                 bf->desc = ds;
1413                 bf->daddr = da;
1414                 list_add_tail(&bf->list, &sc->rxbuf);
1415         }
1416
1417         INIT_LIST_HEAD(&sc->txbuf);
1418         sc->txbuf_len = ATH_TXBUF;
1419         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1420                         da += sizeof(*ds)) {
1421                 bf->desc = ds;
1422                 bf->daddr = da;
1423                 list_add_tail(&bf->list, &sc->txbuf);
1424         }
1425
1426         /* beacon buffer */
1427         bf->desc = ds;
1428         bf->daddr = da;
1429         sc->bbuf = bf;
1430
1431         return 0;
1432 err_free:
1433         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1434 err:
1435         sc->desc = NULL;
1436         return ret;
1437 }
1438
1439 static void
1440 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1441 {
1442         struct ath5k_buf *bf;
1443
1444         ath5k_txbuf_free(sc, sc->bbuf);
1445         list_for_each_entry(bf, &sc->txbuf, list)
1446                 ath5k_txbuf_free(sc, bf);
1447         list_for_each_entry(bf, &sc->rxbuf, list)
1448                 ath5k_rxbuf_free(sc, bf);
1449
1450         /* Free memory associated with all descriptors */
1451         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1452
1453         kfree(sc->bufptr);
1454         sc->bufptr = NULL;
1455 }
1456
1457
1458
1459
1460
1461 /**************\
1462 * Queues setup *
1463 \**************/
1464
1465 static struct ath5k_txq *
1466 ath5k_txq_setup(struct ath5k_softc *sc,
1467                 int qtype, int subtype)
1468 {
1469         struct ath5k_hw *ah = sc->ah;
1470         struct ath5k_txq *txq;
1471         struct ath5k_txq_info qi = {
1472                 .tqi_subtype = subtype,
1473                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1474                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1475                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1476         };
1477         int qnum;
1478
1479         /*
1480          * Enable interrupts only for EOL and DESC conditions.
1481          * We mark tx descriptors to receive a DESC interrupt
1482          * when a tx queue gets deep; otherwise waiting for the
1483          * EOL to reap descriptors.  Note that this is done to
1484          * reduce interrupt load and this only defers reaping
1485          * descriptors, never transmitting frames.  Aside from
1486          * reducing interrupts this also permits more concurrency.
1487          * The only potential downside is if the tx queue backs
1488          * up in which case the top half of the kernel may backup
1489          * due to a lack of tx descriptors.
1490          */
1491         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1492                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1493         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1494         if (qnum < 0) {
1495                 /*
1496                  * NB: don't print a message, this happens
1497                  * normally on parts with too few tx queues
1498                  */
1499                 return ERR_PTR(qnum);
1500         }
1501         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1502                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1503                         qnum, ARRAY_SIZE(sc->txqs));
1504                 ath5k_hw_release_tx_queue(ah, qnum);
1505                 return ERR_PTR(-EINVAL);
1506         }
1507         txq = &sc->txqs[qnum];
1508         if (!txq->setup) {
1509                 txq->qnum = qnum;
1510                 txq->link = NULL;
1511                 INIT_LIST_HEAD(&txq->q);
1512                 spin_lock_init(&txq->lock);
1513                 txq->setup = true;
1514         }
1515         return &sc->txqs[qnum];
1516 }
1517
1518 static int
1519 ath5k_beaconq_setup(struct ath5k_hw *ah)
1520 {
1521         struct ath5k_txq_info qi = {
1522                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1523                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1524                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1525                 /* NB: for dynamic turbo, don't enable any other interrupts */
1526                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1527         };
1528
1529         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1530 }
1531
1532 static int
1533 ath5k_beaconq_config(struct ath5k_softc *sc)
1534 {
1535         struct ath5k_hw *ah = sc->ah;
1536         struct ath5k_txq_info qi;
1537         int ret;
1538
1539         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1540         if (ret)
1541                 goto err;
1542
1543         if (sc->opmode == NL80211_IFTYPE_AP ||
1544                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1545                 /*
1546                  * Always burst out beacon and CAB traffic
1547                  * (aifs = cwmin = cwmax = 0)
1548                  */
1549                 qi.tqi_aifs = 0;
1550                 qi.tqi_cw_min = 0;
1551                 qi.tqi_cw_max = 0;
1552         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1553                 /*
1554                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1555                  */
1556                 qi.tqi_aifs = 0;
1557                 qi.tqi_cw_min = 0;
1558                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1559         }
1560
1561         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1562                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1563                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1564
1565         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1566         if (ret) {
1567                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1568                         "hardware queue!\n", __func__);
1569                 goto err;
1570         }
1571         ret = ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */
1572         if (ret)
1573                 goto err;
1574
1575         /* reconfigure cabq with ready time to 80% of beacon_interval */
1576         ret = ath5k_hw_get_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
1577         if (ret)
1578                 goto err;
1579
1580         qi.tqi_ready_time = (sc->bintval * 80) / 100;
1581         ret = ath5k_hw_set_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
1582         if (ret)
1583                 goto err;
1584
1585         ret = ath5k_hw_reset_tx_queue(ah, AR5K_TX_QUEUE_ID_CAB);
1586 err:
1587         return ret;
1588 }
1589
1590 static void
1591 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1592 {
1593         struct ath5k_buf *bf, *bf0;
1594
1595         /*
1596          * NB: this assumes output has been stopped and
1597          *     we do not need to block ath5k_tx_tasklet
1598          */
1599         spin_lock_bh(&txq->lock);
1600         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1601                 ath5k_debug_printtxbuf(sc, bf);
1602
1603                 ath5k_txbuf_free(sc, bf);
1604
1605                 spin_lock_bh(&sc->txbuflock);
1606                 list_move_tail(&bf->list, &sc->txbuf);
1607                 sc->txbuf_len++;
1608                 spin_unlock_bh(&sc->txbuflock);
1609         }
1610         txq->link = NULL;
1611         spin_unlock_bh(&txq->lock);
1612 }
1613
1614 /*
1615  * Drain the transmit queues and reclaim resources.
1616  */
1617 static void
1618 ath5k_txq_cleanup(struct ath5k_softc *sc)
1619 {
1620         struct ath5k_hw *ah = sc->ah;
1621         unsigned int i;
1622
1623         /* XXX return value */
1624         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1625                 /* don't touch the hardware if marked invalid */
1626                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1627                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1628                         ath5k_hw_get_txdp(ah, sc->bhalq));
1629                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1630                         if (sc->txqs[i].setup) {
1631                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1632                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1633                                         "link %p\n",
1634                                         sc->txqs[i].qnum,
1635                                         ath5k_hw_get_txdp(ah,
1636                                                         sc->txqs[i].qnum),
1637                                         sc->txqs[i].link);
1638                         }
1639         }
1640
1641         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1642                 if (sc->txqs[i].setup)
1643                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1644 }
1645
1646 static void
1647 ath5k_txq_release(struct ath5k_softc *sc)
1648 {
1649         struct ath5k_txq *txq = sc->txqs;
1650         unsigned int i;
1651
1652         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1653                 if (txq->setup) {
1654                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1655                         txq->setup = false;
1656                 }
1657 }
1658
1659
1660
1661
1662 /*************\
1663 * RX Handling *
1664 \*************/
1665
1666 /*
1667  * Enable the receive h/w following a reset.
1668  */
1669 static int
1670 ath5k_rx_start(struct ath5k_softc *sc)
1671 {
1672         struct ath5k_hw *ah = sc->ah;
1673         struct ath_common *common = ath5k_hw_common(ah);
1674         struct ath5k_buf *bf;
1675         int ret;
1676
1677         common->rx_bufsize = roundup(IEEE80211_MAX_LEN, common->cachelsz);
1678
1679         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rx_bufsize %u\n",
1680                   common->cachelsz, common->rx_bufsize);
1681
1682         spin_lock_bh(&sc->rxbuflock);
1683         sc->rxlink = NULL;
1684         list_for_each_entry(bf, &sc->rxbuf, list) {
1685                 ret = ath5k_rxbuf_setup(sc, bf);
1686                 if (ret != 0) {
1687                         spin_unlock_bh(&sc->rxbuflock);
1688                         goto err;
1689                 }
1690         }
1691         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1692         ath5k_hw_set_rxdp(ah, bf->daddr);
1693         spin_unlock_bh(&sc->rxbuflock);
1694
1695         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1696         ath5k_mode_setup(sc);           /* set filters, etc. */
1697         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1698
1699         return 0;
1700 err:
1701         return ret;
1702 }
1703
1704 /*
1705  * Disable the receive h/w in preparation for a reset.
1706  */
1707 static void
1708 ath5k_rx_stop(struct ath5k_softc *sc)
1709 {
1710         struct ath5k_hw *ah = sc->ah;
1711
1712         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1713         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1714         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1715
1716         ath5k_debug_printrxbuffs(sc, ah);
1717
1718         sc->rxlink = NULL;              /* just in case */
1719 }
1720
1721 static unsigned int
1722 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1723                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1724 {
1725         struct ath5k_hw *ah = sc->ah;
1726         struct ath_common *common = ath5k_hw_common(ah);
1727         struct ieee80211_hdr *hdr = (void *)skb->data;
1728         unsigned int keyix, hlen;
1729
1730         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1731                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1732                 return RX_FLAG_DECRYPTED;
1733
1734         /* Apparently when a default key is used to decrypt the packet
1735            the hw does not set the index used to decrypt.  In such cases
1736            get the index from the packet. */
1737         hlen = ieee80211_hdrlen(hdr->frame_control);
1738         if (ieee80211_has_protected(hdr->frame_control) &&
1739             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1740             skb->len >= hlen + 4) {
1741                 keyix = skb->data[hlen + 3] >> 6;
1742
1743                 if (test_bit(keyix, common->keymap))
1744                         return RX_FLAG_DECRYPTED;
1745         }
1746
1747         return 0;
1748 }
1749
1750
1751 static void
1752 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1753                      struct ieee80211_rx_status *rxs)
1754 {
1755         struct ath_common *common = ath5k_hw_common(sc->ah);
1756         u64 tsf, bc_tstamp;
1757         u32 hw_tu;
1758         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1759
1760         if (ieee80211_is_beacon(mgmt->frame_control) &&
1761             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1762             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) == 0) {
1763                 /*
1764                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1765                  * have updated the local TSF. We have to work around various
1766                  * hardware bugs, though...
1767                  */
1768                 tsf = ath5k_hw_get_tsf64(sc->ah);
1769                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1770                 hw_tu = TSF_TO_TU(tsf);
1771
1772                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1773                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1774                         (unsigned long long)bc_tstamp,
1775                         (unsigned long long)rxs->mactime,
1776                         (unsigned long long)(rxs->mactime - bc_tstamp),
1777                         (unsigned long long)tsf);
1778
1779                 /*
1780                  * Sometimes the HW will give us a wrong tstamp in the rx
1781                  * status, causing the timestamp extension to go wrong.
1782                  * (This seems to happen especially with beacon frames bigger
1783                  * than 78 byte (incl. FCS))
1784                  * But we know that the receive timestamp must be later than the
1785                  * timestamp of the beacon since HW must have synced to that.
1786                  *
1787                  * NOTE: here we assume mactime to be after the frame was
1788                  * received, not like mac80211 which defines it at the start.
1789                  */
1790                 if (bc_tstamp > rxs->mactime) {
1791                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1792                                 "fixing mactime from %llx to %llx\n",
1793                                 (unsigned long long)rxs->mactime,
1794                                 (unsigned long long)tsf);
1795                         rxs->mactime = tsf;
1796                 }
1797
1798                 /*
1799                  * Local TSF might have moved higher than our beacon timers,
1800                  * in that case we have to update them to continue sending
1801                  * beacons. This also takes care of synchronizing beacon sending
1802                  * times with other stations.
1803                  */
1804                 if (hw_tu >= sc->nexttbtt)
1805                         ath5k_beacon_update_timers(sc, bc_tstamp);
1806         }
1807 }
1808
1809 static void
1810 ath5k_update_beacon_rssi(struct ath5k_softc *sc, struct sk_buff *skb, int rssi)
1811 {
1812         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1813         struct ath5k_hw *ah = sc->ah;
1814         struct ath_common *common = ath5k_hw_common(ah);
1815
1816         /* only beacons from our BSSID */
1817         if (!ieee80211_is_beacon(mgmt->frame_control) ||
1818             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) != 0)
1819                 return;
1820
1821         ah->ah_beacon_rssi_avg = ath5k_moving_average(ah->ah_beacon_rssi_avg,
1822                                                       rssi);
1823
1824         /* in IBSS mode we should keep RSSI statistics per neighbour */
1825         /* le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS */
1826 }
1827
1828 /*
1829  * Compute padding position. skb must contains an IEEE 802.11 frame
1830  */
1831 static int ath5k_common_padpos(struct sk_buff *skb)
1832 {
1833         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
1834         __le16 frame_control = hdr->frame_control;
1835         int padpos = 24;
1836
1837         if (ieee80211_has_a4(frame_control)) {
1838                 padpos += ETH_ALEN;
1839         }
1840         if (ieee80211_is_data_qos(frame_control)) {
1841                 padpos += IEEE80211_QOS_CTL_LEN;
1842         }
1843
1844         return padpos;
1845 }
1846
1847 /*
1848  * This function expects a 802.11 frame and returns the number of
1849  * bytes added, or -1 if we don't have enought header room.
1850  */
1851
1852 static int ath5k_add_padding(struct sk_buff *skb)
1853 {
1854         int padpos = ath5k_common_padpos(skb);
1855         int padsize = padpos & 3;
1856
1857         if (padsize && skb->len>padpos) {
1858
1859                 if (skb_headroom(skb) < padsize)
1860                         return -1;
1861
1862                 skb_push(skb, padsize);
1863                 memmove(skb->data, skb->data+padsize, padpos);
1864                 return padsize;
1865         }
1866
1867         return 0;
1868 }
1869
1870 /*
1871  * This function expects a 802.11 frame and returns the number of
1872  * bytes removed
1873  */
1874
1875 static int ath5k_remove_padding(struct sk_buff *skb)
1876 {
1877         int padpos = ath5k_common_padpos(skb);
1878         int padsize = padpos & 3;
1879
1880         if (padsize && skb->len>=padpos+padsize) {
1881                 memmove(skb->data + padsize, skb->data, padpos);
1882                 skb_pull(skb, padsize);
1883                 return padsize;
1884         }
1885
1886         return 0;
1887 }
1888
1889 static void
1890 ath5k_tasklet_rx(unsigned long data)
1891 {
1892         struct ieee80211_rx_status *rxs;
1893         struct ath5k_rx_status rs = {};
1894         struct sk_buff *skb, *next_skb;
1895         dma_addr_t next_skb_addr;
1896         struct ath5k_softc *sc = (void *)data;
1897         struct ath5k_hw *ah = sc->ah;
1898         struct ath_common *common = ath5k_hw_common(ah);
1899         struct ath5k_buf *bf;
1900         struct ath5k_desc *ds;
1901         int ret;
1902         int rx_flag;
1903
1904         spin_lock(&sc->rxbuflock);
1905         if (list_empty(&sc->rxbuf)) {
1906                 ATH5K_WARN(sc, "empty rx buf pool\n");
1907                 goto unlock;
1908         }
1909         do {
1910                 rx_flag = 0;
1911
1912                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1913                 BUG_ON(bf->skb == NULL);
1914                 skb = bf->skb;
1915                 ds = bf->desc;
1916
1917                 /* bail if HW is still using self-linked descriptor */
1918                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1919                         break;
1920
1921                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1922                 if (unlikely(ret == -EINPROGRESS))
1923                         break;
1924                 else if (unlikely(ret)) {
1925                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1926                         sc->stats.rxerr_proc++;
1927                         spin_unlock(&sc->rxbuflock);
1928                         return;
1929                 }
1930
1931                 sc->stats.rx_all_count++;
1932
1933                 if (unlikely(rs.rs_more)) {
1934                         ATH5K_WARN(sc, "unsupported jumbo\n");
1935                         sc->stats.rxerr_jumbo++;
1936                         goto next;
1937                 }
1938
1939                 if (unlikely(rs.rs_status)) {
1940                         if (rs.rs_status & AR5K_RXERR_CRC)
1941                                 sc->stats.rxerr_crc++;
1942                         if (rs.rs_status & AR5K_RXERR_FIFO)
1943                                 sc->stats.rxerr_fifo++;
1944                         if (rs.rs_status & AR5K_RXERR_PHY) {
1945                                 sc->stats.rxerr_phy++;
1946                                 if (rs.rs_phyerr > 0 && rs.rs_phyerr < 32)
1947                                         sc->stats.rxerr_phy_code[rs.rs_phyerr]++;
1948                                 goto next;
1949                         }
1950                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1951                                 /*
1952                                  * Decrypt error.  If the error occurred
1953                                  * because there was no hardware key, then
1954                                  * let the frame through so the upper layers
1955                                  * can process it.  This is necessary for 5210
1956                                  * parts which have no way to setup a ``clear''
1957                                  * key cache entry.
1958                                  *
1959                                  * XXX do key cache faulting
1960                                  */
1961                                 sc->stats.rxerr_decrypt++;
1962                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1963                                     !(rs.rs_status & AR5K_RXERR_CRC))
1964                                         goto accept;
1965                         }
1966                         if (rs.rs_status & AR5K_RXERR_MIC) {
1967                                 rx_flag |= RX_FLAG_MMIC_ERROR;
1968                                 sc->stats.rxerr_mic++;
1969                                 goto accept;
1970                         }
1971
1972                         /* let crypto-error packets fall through in MNTR */
1973                         if ((rs.rs_status &
1974                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1975                                         sc->opmode != NL80211_IFTYPE_MONITOR)
1976                                 goto next;
1977                 }
1978 accept:
1979                 next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1980
1981                 /*
1982                  * If we can't replace bf->skb with a new skb under memory
1983                  * pressure, just skip this packet
1984                  */
1985                 if (!next_skb)
1986                         goto next;
1987
1988                 pci_unmap_single(sc->pdev, bf->skbaddr, common->rx_bufsize,
1989                                 PCI_DMA_FROMDEVICE);
1990                 skb_put(skb, rs.rs_datalen);
1991
1992                 /* The MAC header is padded to have 32-bit boundary if the
1993                  * packet payload is non-zero. The general calculation for
1994                  * padsize would take into account odd header lengths:
1995                  * padsize = (4 - hdrlen % 4) % 4; However, since only
1996                  * even-length headers are used, padding can only be 0 or 2
1997                  * bytes and we can optimize this a bit. In addition, we must
1998                  * not try to remove padding from short control frames that do
1999                  * not have payload. */
2000                 ath5k_remove_padding(skb);
2001
2002                 rxs = IEEE80211_SKB_RXCB(skb);
2003
2004                 /*
2005                  * always extend the mac timestamp, since this information is
2006                  * also needed for proper IBSS merging.
2007                  *
2008                  * XXX: it might be too late to do it here, since rs_tstamp is
2009                  * 15bit only. that means TSF extension has to be done within
2010                  * 32768usec (about 32ms). it might be necessary to move this to
2011                  * the interrupt handler, like it is done in madwifi.
2012                  *
2013                  * Unfortunately we don't know when the hardware takes the rx
2014                  * timestamp (beginning of phy frame, data frame, end of rx?).
2015                  * The only thing we know is that it is hardware specific...
2016                  * On AR5213 it seems the rx timestamp is at the end of the
2017                  * frame, but i'm not sure.
2018                  *
2019                  * NOTE: mac80211 defines mactime at the beginning of the first
2020                  * data symbol. Since we don't have any time references it's
2021                  * impossible to comply to that. This affects IBSS merge only
2022                  * right now, so it's not too bad...
2023                  */
2024                 rxs->mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
2025                 rxs->flag = rx_flag | RX_FLAG_TSFT;
2026
2027                 rxs->freq = sc->curchan->center_freq;
2028                 rxs->band = sc->curband->band;
2029
2030                 rxs->noise = sc->ah->ah_noise_floor;
2031                 rxs->signal = rxs->noise + rs.rs_rssi;
2032
2033                 rxs->antenna = rs.rs_antenna;
2034
2035                 if (rs.rs_antenna > 0 && rs.rs_antenna < 5)
2036                         sc->stats.antenna_rx[rs.rs_antenna]++;
2037                 else
2038                         sc->stats.antenna_rx[0]++; /* invalid */
2039
2040                 rxs->rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
2041                 rxs->flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
2042
2043                 if (rxs->rate_idx >= 0 && rs.rs_rate ==
2044                     sc->curband->bitrates[rxs->rate_idx].hw_value_short)
2045                         rxs->flag |= RX_FLAG_SHORTPRE;
2046
2047                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
2048
2049                 ath5k_update_beacon_rssi(sc, skb, rs.rs_rssi);
2050
2051                 /* check beacons in IBSS mode */
2052                 if (sc->opmode == NL80211_IFTYPE_ADHOC)
2053                         ath5k_check_ibss_tsf(sc, skb, rxs);
2054
2055                 ieee80211_rx(sc->hw, skb);
2056
2057                 bf->skb = next_skb;
2058                 bf->skbaddr = next_skb_addr;
2059 next:
2060                 list_move_tail(&bf->list, &sc->rxbuf);
2061         } while (ath5k_rxbuf_setup(sc, bf) == 0);
2062 unlock:
2063         spin_unlock(&sc->rxbuflock);
2064 }
2065
2066
2067
2068
2069 /*************\
2070 * TX Handling *
2071 \*************/
2072
2073 static void
2074 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
2075 {
2076         struct ath5k_tx_status ts = {};
2077         struct ath5k_buf *bf, *bf0;
2078         struct ath5k_desc *ds;
2079         struct sk_buff *skb;
2080         struct ieee80211_tx_info *info;
2081         int i, ret;
2082
2083         spin_lock(&txq->lock);
2084         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
2085                 ds = bf->desc;
2086
2087                 /*
2088                  * It's possible that the hardware can say the buffer is
2089                  * completed when it hasn't yet loaded the ds_link from
2090                  * host memory and moved on.  If there are more TX
2091                  * descriptors in the queue, wait for TXDP to change
2092                  * before processing this one.
2093                  */
2094                 if (ath5k_hw_get_txdp(sc->ah, txq->qnum) == bf->daddr &&
2095                     !list_is_last(&bf->list, &txq->q))
2096                         break;
2097
2098                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
2099                 if (unlikely(ret == -EINPROGRESS))
2100                         break;
2101                 else if (unlikely(ret)) {
2102                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
2103                                 ret, txq->qnum);
2104                         break;
2105                 }
2106
2107                 sc->stats.tx_all_count++;
2108                 skb = bf->skb;
2109                 info = IEEE80211_SKB_CB(skb);
2110                 bf->skb = NULL;
2111
2112                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
2113                                 PCI_DMA_TODEVICE);
2114
2115                 ieee80211_tx_info_clear_status(info);
2116                 for (i = 0; i < 4; i++) {
2117                         struct ieee80211_tx_rate *r =
2118                                 &info->status.rates[i];
2119
2120                         if (ts.ts_rate[i]) {
2121                                 r->idx = ath5k_hw_to_driver_rix(sc, ts.ts_rate[i]);
2122                                 r->count = ts.ts_retry[i];
2123                         } else {
2124                                 r->idx = -1;
2125                                 r->count = 0;
2126                         }
2127                 }
2128
2129                 /* count the successful attempt as well */
2130                 info->status.rates[ts.ts_final_idx].count++;
2131
2132                 if (unlikely(ts.ts_status)) {
2133                         sc->stats.ack_fail++;
2134                         if (ts.ts_status & AR5K_TXERR_FILT) {
2135                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
2136                                 sc->stats.txerr_filt++;
2137                         }
2138                         if (ts.ts_status & AR5K_TXERR_XRETRY)
2139                                 sc->stats.txerr_retry++;
2140                         if (ts.ts_status & AR5K_TXERR_FIFO)
2141                                 sc->stats.txerr_fifo++;
2142                 } else {
2143                         info->flags |= IEEE80211_TX_STAT_ACK;
2144                         info->status.ack_signal = ts.ts_rssi;
2145                 }
2146
2147                 /*
2148                  * Remove MAC header padding before giving the frame
2149                  * back to mac80211.
2150                  */
2151                 ath5k_remove_padding(skb);
2152
2153                 if (ts.ts_antenna > 0 && ts.ts_antenna < 5)
2154                         sc->stats.antenna_tx[ts.ts_antenna]++;
2155                 else
2156                         sc->stats.antenna_tx[0]++; /* invalid */
2157
2158                 ieee80211_tx_status(sc->hw, skb);
2159
2160                 spin_lock(&sc->txbuflock);
2161                 list_move_tail(&bf->list, &sc->txbuf);
2162                 sc->txbuf_len++;
2163                 spin_unlock(&sc->txbuflock);
2164         }
2165         if (likely(list_empty(&txq->q)))
2166                 txq->link = NULL;
2167         spin_unlock(&txq->lock);
2168         if (sc->txbuf_len > ATH_TXBUF / 5)
2169                 ieee80211_wake_queues(sc->hw);
2170 }
2171
2172 static void
2173 ath5k_tasklet_tx(unsigned long data)
2174 {
2175         int i;
2176         struct ath5k_softc *sc = (void *)data;
2177
2178         for (i=0; i < AR5K_NUM_TX_QUEUES; i++)
2179                 if (sc->txqs[i].setup && (sc->ah->ah_txq_isr & BIT(i)))
2180                         ath5k_tx_processq(sc, &sc->txqs[i]);
2181 }
2182
2183
2184 /*****************\
2185 * Beacon handling *
2186 \*****************/
2187
2188 /*
2189  * Setup the beacon frame for transmit.
2190  */
2191 static int
2192 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
2193 {
2194         struct sk_buff *skb = bf->skb;
2195         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2196         struct ath5k_hw *ah = sc->ah;
2197         struct ath5k_desc *ds;
2198         int ret = 0;
2199         u8 antenna;
2200         u32 flags;
2201         const int padsize = 0;
2202
2203         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
2204                         PCI_DMA_TODEVICE);
2205         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
2206                         "skbaddr %llx\n", skb, skb->data, skb->len,
2207                         (unsigned long long)bf->skbaddr);
2208         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
2209                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
2210                 return -EIO;
2211         }
2212
2213         ds = bf->desc;
2214         antenna = ah->ah_tx_ant;
2215
2216         flags = AR5K_TXDESC_NOACK;
2217         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
2218                 ds->ds_link = bf->daddr;        /* self-linked */
2219                 flags |= AR5K_TXDESC_VEOL;
2220         } else
2221                 ds->ds_link = 0;
2222
2223         /*
2224          * If we use multiple antennas on AP and use
2225          * the Sectored AP scenario, switch antenna every
2226          * 4 beacons to make sure everybody hears our AP.
2227          * When a client tries to associate, hw will keep
2228          * track of the tx antenna to be used for this client
2229          * automaticaly, based on ACKed packets.
2230          *
2231          * Note: AP still listens and transmits RTS on the
2232          * default antenna which is supposed to be an omni.
2233          *
2234          * Note2: On sectored scenarios it's possible to have
2235          * multiple antennas (1omni -the default- and 14 sectors)
2236          * so if we choose to actually support this mode we need
2237          * to allow user to set how many antennas we have and tweak
2238          * the code below to send beacons on all of them.
2239          */
2240         if (ah->ah_ant_mode == AR5K_ANTMODE_SECTOR_AP)
2241                 antenna = sc->bsent & 4 ? 2 : 1;
2242
2243
2244         /* FIXME: If we are in g mode and rate is a CCK rate
2245          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
2246          * from tx power (value is in dB units already) */
2247         ds->ds_data = bf->skbaddr;
2248         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
2249                         ieee80211_get_hdrlen_from_skb(skb), padsize,
2250                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
2251                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
2252                         1, AR5K_TXKEYIX_INVALID,
2253                         antenna, flags, 0, 0);
2254         if (ret)
2255                 goto err_unmap;
2256
2257         return 0;
2258 err_unmap:
2259         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2260         return ret;
2261 }
2262
2263 /*
2264  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2265  * frame contents are done as needed and the slot time is
2266  * also adjusted based on current state.
2267  *
2268  * This is called from software irq context (beacontq or restq
2269  * tasklets) or user context from ath5k_beacon_config.
2270  */
2271 static void
2272 ath5k_beacon_send(struct ath5k_softc *sc)
2273 {
2274         struct ath5k_buf *bf = sc->bbuf;
2275         struct ath5k_hw *ah = sc->ah;
2276         struct sk_buff *skb;
2277
2278         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2279
2280         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
2281                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
2282                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2283                 return;
2284         }
2285         /*
2286          * Check if the previous beacon has gone out.  If
2287          * not don't don't try to post another, skip this
2288          * period and wait for the next.  Missed beacons
2289          * indicate a problem and should not occur.  If we
2290          * miss too many consecutive beacons reset the device.
2291          */
2292         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2293                 sc->bmisscount++;
2294                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2295                         "missed %u consecutive beacons\n", sc->bmisscount);
2296                 if (sc->bmisscount > 10) {      /* NB: 10 is a guess */
2297                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2298                                 "stuck beacon time (%u missed)\n",
2299                                 sc->bmisscount);
2300                         tasklet_schedule(&sc->restq);
2301                 }
2302                 return;
2303         }
2304         if (unlikely(sc->bmisscount != 0)) {
2305                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2306                         "resume beacon xmit after %u misses\n",
2307                         sc->bmisscount);
2308                 sc->bmisscount = 0;
2309         }
2310
2311         /*
2312          * Stop any current dma and put the new frame on the queue.
2313          * This should never fail since we check above that no frames
2314          * are still pending on the queue.
2315          */
2316         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2317                 ATH5K_WARN(sc, "beacon queue %u didn't start/stop ?\n", sc->bhalq);
2318                 /* NB: hw still stops DMA, so proceed */
2319         }
2320
2321         /* refresh the beacon for AP mode */
2322         if (sc->opmode == NL80211_IFTYPE_AP)
2323                 ath5k_beacon_update(sc->hw, sc->vif);
2324
2325         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
2326         ath5k_hw_start_tx_dma(ah, sc->bhalq);
2327         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2328                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2329
2330         skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2331         while (skb) {
2332                 ath5k_tx_queue(sc->hw, skb, sc->cabq);
2333                 skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2334         }
2335
2336         sc->bsent++;
2337 }
2338
2339
2340 /**
2341  * ath5k_beacon_update_timers - update beacon timers
2342  *
2343  * @sc: struct ath5k_softc pointer we are operating on
2344  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2345  *          beacon timer update based on the current HW TSF.
2346  *
2347  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2348  * of a received beacon or the current local hardware TSF and write it to the
2349  * beacon timer registers.
2350  *
2351  * This is called in a variety of situations, e.g. when a beacon is received,
2352  * when a TSF update has been detected, but also when an new IBSS is created or
2353  * when we otherwise know we have to update the timers, but we keep it in this
2354  * function to have it all together in one place.
2355  */
2356 static void
2357 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2358 {
2359         struct ath5k_hw *ah = sc->ah;
2360         u32 nexttbtt, intval, hw_tu, bc_tu;
2361         u64 hw_tsf;
2362
2363         intval = sc->bintval & AR5K_BEACON_PERIOD;
2364         if (WARN_ON(!intval))
2365                 return;
2366
2367         /* beacon TSF converted to TU */
2368         bc_tu = TSF_TO_TU(bc_tsf);
2369
2370         /* current TSF converted to TU */
2371         hw_tsf = ath5k_hw_get_tsf64(ah);
2372         hw_tu = TSF_TO_TU(hw_tsf);
2373
2374 #define FUDGE 3
2375         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2376         if (bc_tsf == -1) {
2377                 /*
2378                  * no beacons received, called internally.
2379                  * just need to refresh timers based on HW TSF.
2380                  */
2381                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2382         } else if (bc_tsf == 0) {
2383                 /*
2384                  * no beacon received, probably called by ath5k_reset_tsf().
2385                  * reset TSF to start with 0.
2386                  */
2387                 nexttbtt = intval;
2388                 intval |= AR5K_BEACON_RESET_TSF;
2389         } else if (bc_tsf > hw_tsf) {
2390                 /*
2391                  * beacon received, SW merge happend but HW TSF not yet updated.
2392                  * not possible to reconfigure timers yet, but next time we
2393                  * receive a beacon with the same BSSID, the hardware will
2394                  * automatically update the TSF and then we need to reconfigure
2395                  * the timers.
2396                  */
2397                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2398                         "need to wait for HW TSF sync\n");
2399                 return;
2400         } else {
2401                 /*
2402                  * most important case for beacon synchronization between STA.
2403                  *
2404                  * beacon received and HW TSF has been already updated by HW.
2405                  * update next TBTT based on the TSF of the beacon, but make
2406                  * sure it is ahead of our local TSF timer.
2407                  */
2408                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2409         }
2410 #undef FUDGE
2411
2412         sc->nexttbtt = nexttbtt;
2413
2414         intval |= AR5K_BEACON_ENA;
2415         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2416
2417         /*
2418          * debugging output last in order to preserve the time critical aspect
2419          * of this function
2420          */
2421         if (bc_tsf == -1)
2422                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2423                         "reconfigured timers based on HW TSF\n");
2424         else if (bc_tsf == 0)
2425                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2426                         "reset HW TSF and timers\n");
2427         else
2428                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2429                         "updated timers based on beacon TSF\n");
2430
2431         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2432                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2433                           (unsigned long long) bc_tsf,
2434                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2435         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2436                 intval & AR5K_BEACON_PERIOD,
2437                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2438                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2439 }
2440
2441
2442 /**
2443  * ath5k_beacon_config - Configure the beacon queues and interrupts
2444  *
2445  * @sc: struct ath5k_softc pointer we are operating on
2446  *
2447  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2448  * interrupts to detect TSF updates only.
2449  */
2450 static void
2451 ath5k_beacon_config(struct ath5k_softc *sc)
2452 {
2453         struct ath5k_hw *ah = sc->ah;
2454         unsigned long flags;
2455
2456         spin_lock_irqsave(&sc->block, flags);
2457         sc->bmisscount = 0;
2458         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2459
2460         if (sc->enable_beacon) {
2461                 /*
2462                  * In IBSS mode we use a self-linked tx descriptor and let the
2463                  * hardware send the beacons automatically. We have to load it
2464                  * only once here.
2465                  * We use the SWBA interrupt only to keep track of the beacon
2466                  * timers in order to detect automatic TSF updates.
2467                  */
2468                 ath5k_beaconq_config(sc);
2469
2470                 sc->imask |= AR5K_INT_SWBA;
2471
2472                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2473                         if (ath5k_hw_hasveol(ah))
2474                                 ath5k_beacon_send(sc);
2475                 } else
2476                         ath5k_beacon_update_timers(sc, -1);
2477         } else {
2478                 ath5k_hw_stop_tx_dma(sc->ah, sc->bhalq);
2479         }
2480
2481         ath5k_hw_set_imr(ah, sc->imask);
2482         mmiowb();
2483         spin_unlock_irqrestore(&sc->block, flags);
2484 }
2485
2486 static void ath5k_tasklet_beacon(unsigned long data)
2487 {
2488         struct ath5k_softc *sc = (struct ath5k_softc *) data;
2489
2490         /*
2491          * Software beacon alert--time to send a beacon.
2492          *
2493          * In IBSS mode we use this interrupt just to
2494          * keep track of the next TBTT (target beacon
2495          * transmission time) in order to detect wether
2496          * automatic TSF updates happened.
2497          */
2498         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2499                 /* XXX: only if VEOL suppported */
2500                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
2501                 sc->nexttbtt += sc->bintval;
2502                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2503                                 "SWBA nexttbtt: %x hw_tu: %x "
2504                                 "TSF: %llx\n",
2505                                 sc->nexttbtt,
2506                                 TSF_TO_TU(tsf),
2507                                 (unsigned long long) tsf);
2508         } else {
2509                 spin_lock(&sc->block);
2510                 ath5k_beacon_send(sc);
2511                 spin_unlock(&sc->block);
2512         }
2513 }
2514
2515
2516 /********************\
2517 * Interrupt handling *
2518 \********************/
2519
2520 static int
2521 ath5k_init(struct ath5k_softc *sc)
2522 {
2523         struct ath5k_hw *ah = sc->ah;
2524         int ret, i;
2525
2526         mutex_lock(&sc->lock);
2527
2528         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2529
2530         /*
2531          * Stop anything previously setup.  This is safe
2532          * no matter this is the first time through or not.
2533          */
2534         ath5k_stop_locked(sc);
2535
2536         /*
2537          * The basic interface to setting the hardware in a good
2538          * state is ``reset''.  On return the hardware is known to
2539          * be powered up and with interrupts disabled.  This must
2540          * be followed by initialization of the appropriate bits
2541          * and then setup of the interrupt mask.
2542          */
2543         sc->curchan = sc->hw->conf.channel;
2544         sc->curband = &sc->sbands[sc->curchan->band];
2545         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2546                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2547                 AR5K_INT_FATAL | AR5K_INT_GLOBAL | AR5K_INT_MIB;
2548
2549         ret = ath5k_reset(sc, NULL);
2550         if (ret)
2551                 goto done;
2552
2553         ath5k_rfkill_hw_start(ah);
2554
2555         /*
2556          * Reset the key cache since some parts do not reset the
2557          * contents on initial power up or resume from suspend.
2558          */
2559         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
2560                 ath5k_hw_reset_key(ah, i);
2561
2562         ath5k_hw_set_ack_bitrate_high(ah, true);
2563         ret = 0;
2564 done:
2565         mmiowb();
2566         mutex_unlock(&sc->lock);
2567         return ret;
2568 }
2569
2570 static int
2571 ath5k_stop_locked(struct ath5k_softc *sc)
2572 {
2573         struct ath5k_hw *ah = sc->ah;
2574
2575         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2576                         test_bit(ATH_STAT_INVALID, sc->status));
2577
2578         /*
2579          * Shutdown the hardware and driver:
2580          *    stop output from above
2581          *    disable interrupts
2582          *    turn off timers
2583          *    turn off the radio
2584          *    clear transmit machinery
2585          *    clear receive machinery
2586          *    drain and release tx queues
2587          *    reclaim beacon resources
2588          *    power down hardware
2589          *
2590          * Note that some of this work is not possible if the
2591          * hardware is gone (invalid).
2592          */
2593         ieee80211_stop_queues(sc->hw);
2594
2595         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2596                 ath5k_led_off(sc);
2597                 ath5k_hw_set_imr(ah, 0);
2598                 synchronize_irq(sc->pdev->irq);
2599         }
2600         ath5k_txq_cleanup(sc);
2601         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2602                 ath5k_rx_stop(sc);
2603                 ath5k_hw_phy_disable(ah);
2604         } else
2605                 sc->rxlink = NULL;
2606
2607         return 0;
2608 }
2609
2610 /*
2611  * Stop the device, grabbing the top-level lock to protect
2612  * against concurrent entry through ath5k_init (which can happen
2613  * if another thread does a system call and the thread doing the
2614  * stop is preempted).
2615  */
2616 static int
2617 ath5k_stop_hw(struct ath5k_softc *sc)
2618 {
2619         int ret;
2620
2621         mutex_lock(&sc->lock);
2622         ret = ath5k_stop_locked(sc);
2623         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2624                 /*
2625                  * Don't set the card in full sleep mode!
2626                  *
2627                  * a) When the device is in this state it must be carefully
2628                  * woken up or references to registers in the PCI clock
2629                  * domain may freeze the bus (and system).  This varies
2630                  * by chip and is mostly an issue with newer parts
2631                  * (madwifi sources mentioned srev >= 0x78) that go to
2632                  * sleep more quickly.
2633                  *
2634                  * b) On older chips full sleep results a weird behaviour
2635                  * during wakeup. I tested various cards with srev < 0x78
2636                  * and they don't wake up after module reload, a second
2637                  * module reload is needed to bring the card up again.
2638                  *
2639                  * Until we figure out what's going on don't enable
2640                  * full chip reset on any chip (this is what Legacy HAL
2641                  * and Sam's HAL do anyway). Instead Perform a full reset
2642                  * on the device (same as initial state after attach) and
2643                  * leave it idle (keep MAC/BB on warm reset) */
2644                 ret = ath5k_hw_on_hold(sc->ah);
2645
2646                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2647                                 "putting device to sleep\n");
2648         }
2649         ath5k_txbuf_free(sc, sc->bbuf);
2650
2651         mmiowb();
2652         mutex_unlock(&sc->lock);
2653
2654         tasklet_kill(&sc->rxtq);
2655         tasklet_kill(&sc->txtq);
2656         tasklet_kill(&sc->restq);
2657         tasklet_kill(&sc->calib);
2658         tasklet_kill(&sc->beacontq);
2659         tasklet_kill(&sc->ani_tasklet);
2660
2661         ath5k_rfkill_hw_stop(sc->ah);
2662
2663         return ret;
2664 }
2665
2666 static void
2667 ath5k_intr_calibration_poll(struct ath5k_hw *ah)
2668 {
2669         if (time_is_before_eq_jiffies(ah->ah_cal_next_ani) &&
2670             !(ah->ah_cal_mask & AR5K_CALIBRATION_FULL)) {
2671                 /* run ANI only when full calibration is not active */
2672                 ah->ah_cal_next_ani = jiffies +
2673                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_ANI);
2674                 tasklet_schedule(&ah->ah_sc->ani_tasklet);
2675
2676         } else if (time_is_before_eq_jiffies(ah->ah_cal_next_full)) {
2677                 ah->ah_cal_next_full = jiffies +
2678                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_FULL);
2679                 tasklet_schedule(&ah->ah_sc->calib);
2680         }
2681         /* we could use SWI to generate enough interrupts to meet our
2682          * calibration interval requirements, if necessary:
2683          * AR5K_REG_ENABLE_BITS(ah, AR5K_CR, AR5K_CR_SWI); */
2684 }
2685
2686 static irqreturn_t
2687 ath5k_intr(int irq, void *dev_id)
2688 {
2689         struct ath5k_softc *sc = dev_id;
2690         struct ath5k_hw *ah = sc->ah;
2691         enum ath5k_int status;
2692         unsigned int counter = 1000;
2693
2694         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2695                                 !ath5k_hw_is_intr_pending(ah)))
2696                 return IRQ_NONE;
2697
2698         do {
2699                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2700                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2701                                 status, sc->imask);
2702                 if (unlikely(status & AR5K_INT_FATAL)) {
2703                         /*
2704                          * Fatal errors are unrecoverable.
2705                          * Typically these are caused by DMA errors.
2706                          */
2707                         tasklet_schedule(&sc->restq);
2708                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2709                         /*
2710                          * Receive buffers are full. Either the bus is busy or
2711                          * the CPU is not fast enough to process all received
2712                          * frames.
2713                          * Older chipsets need a reset to come out of this
2714                          * condition, but we treat it as RX for newer chips.
2715                          * We don't know exactly which versions need a reset -
2716                          * this guess is copied from the HAL.
2717                          */
2718                         sc->stats.rxorn_intr++;
2719                         if (ah->ah_mac_srev < AR5K_SREV_AR5212)
2720                                 tasklet_schedule(&sc->restq);
2721                         else
2722                                 tasklet_schedule(&sc->rxtq);
2723                 } else {
2724                         if (status & AR5K_INT_SWBA) {
2725                                 tasklet_hi_schedule(&sc->beacontq);
2726                         }
2727                         if (status & AR5K_INT_RXEOL) {
2728                                 /*
2729                                 * NB: the hardware should re-read the link when
2730                                 *     RXE bit is written, but it doesn't work at
2731                                 *     least on older hardware revs.
2732                                 */
2733                                 sc->rxlink = NULL;
2734                         }
2735                         if (status & AR5K_INT_TXURN) {
2736                                 /* bump tx trigger level */
2737                                 ath5k_hw_update_tx_triglevel(ah, true);
2738                         }
2739                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2740                                 tasklet_schedule(&sc->rxtq);
2741                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2742                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2743                                 tasklet_schedule(&sc->txtq);
2744                         if (status & AR5K_INT_BMISS) {
2745                                 /* TODO */
2746                         }
2747                         if (status & AR5K_INT_MIB) {
2748                                 sc->stats.mib_intr++;
2749                                 ath5k_hw_update_mib_counters(ah);
2750                                 ath5k_ani_mib_intr(ah);
2751                         }
2752                         if (status & AR5K_INT_GPIO)
2753                                 tasklet_schedule(&sc->rf_kill.toggleq);
2754
2755                 }
2756         } while (ath5k_hw_is_intr_pending(ah) && --counter > 0);
2757
2758         if (unlikely(!counter))
2759                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2760
2761         ath5k_intr_calibration_poll(ah);
2762
2763         return IRQ_HANDLED;
2764 }
2765
2766 static void
2767 ath5k_tasklet_reset(unsigned long data)
2768 {
2769         struct ath5k_softc *sc = (void *)data;
2770
2771         ath5k_reset_wake(sc);
2772 }
2773
2774 /*
2775  * Periodically recalibrate the PHY to account
2776  * for temperature/environment changes.
2777  */
2778 static void
2779 ath5k_tasklet_calibrate(unsigned long data)
2780 {
2781         struct ath5k_softc *sc = (void *)data;
2782         struct ath5k_hw *ah = sc->ah;
2783
2784         /* Only full calibration for now */
2785         ah->ah_cal_mask |= AR5K_CALIBRATION_FULL;
2786
2787         /* Stop queues so that calibration
2788          * doesn't interfere with tx */
2789         ieee80211_stop_queues(sc->hw);
2790
2791         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2792                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2793                 sc->curchan->hw_value);
2794
2795         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2796                 /*
2797                  * Rfgain is out of bounds, reset the chip
2798                  * to load new gain values.
2799                  */
2800                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2801                 ath5k_reset(sc, sc->curchan);
2802         }
2803         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2804                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2805                         ieee80211_frequency_to_channel(
2806                                 sc->curchan->center_freq));
2807
2808         /* Wake queues */
2809         ieee80211_wake_queues(sc->hw);
2810
2811         ah->ah_cal_mask &= ~AR5K_CALIBRATION_FULL;
2812 }
2813
2814
2815 static void
2816 ath5k_tasklet_ani(unsigned long data)
2817 {
2818         struct ath5k_softc *sc = (void *)data;
2819         struct ath5k_hw *ah = sc->ah;
2820
2821         ah->ah_cal_mask |= AR5K_CALIBRATION_ANI;
2822         ath5k_ani_calibration(ah);
2823         ah->ah_cal_mask &= ~AR5K_CALIBRATION_ANI;
2824 }
2825
2826
2827 /********************\
2828 * Mac80211 functions *
2829 \********************/
2830
2831 static int
2832 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2833 {
2834         struct ath5k_softc *sc = hw->priv;
2835
2836         return ath5k_tx_queue(hw, skb, sc->txq);
2837 }
2838
2839 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
2840                           struct ath5k_txq *txq)
2841 {
2842         struct ath5k_softc *sc = hw->priv;
2843         struct ath5k_buf *bf;
2844         unsigned long flags;
2845         int padsize;
2846
2847         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2848
2849         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2850                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2851
2852         /*
2853          * the hardware expects the header padded to 4 byte boundaries
2854          * if this is not the case we add the padding after the header
2855          */
2856         padsize = ath5k_add_padding(skb);
2857         if (padsize < 0) {
2858                 ATH5K_ERR(sc, "tx hdrlen not %%4: not enough"
2859                           " headroom to pad");
2860                 goto drop_packet;
2861         }
2862
2863         spin_lock_irqsave(&sc->txbuflock, flags);
2864         if (list_empty(&sc->txbuf)) {
2865                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2866                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2867                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2868                 goto drop_packet;
2869         }
2870         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2871         list_del(&bf->list);
2872         sc->txbuf_len--;
2873         if (list_empty(&sc->txbuf))
2874                 ieee80211_stop_queues(hw);
2875         spin_unlock_irqrestore(&sc->txbuflock, flags);
2876
2877         bf->skb = skb;
2878
2879         if (ath5k_txbuf_setup(sc, bf, txq, padsize)) {
2880                 bf->skb = NULL;
2881                 spin_lock_irqsave(&sc->txbuflock, flags);
2882                 list_add_tail(&bf->list, &sc->txbuf);
2883                 sc->txbuf_len++;
2884                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2885                 goto drop_packet;
2886         }
2887         return NETDEV_TX_OK;
2888
2889 drop_packet:
2890         dev_kfree_skb_any(skb);
2891         return NETDEV_TX_OK;
2892 }
2893
2894 /*
2895  * Reset the hardware.  If chan is not NULL, then also pause rx/tx
2896  * and change to the given channel.
2897  */
2898 static int
2899 ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan)
2900 {
2901         struct ath5k_hw *ah = sc->ah;
2902         int ret;
2903
2904         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2905
2906         if (chan) {
2907                 ath5k_hw_set_imr(ah, 0);
2908                 ath5k_txq_cleanup(sc);
2909                 ath5k_rx_stop(sc);
2910
2911                 sc->curchan = chan;
2912                 sc->curband = &sc->sbands[chan->band];
2913         }
2914         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, chan != NULL);
2915         if (ret) {
2916                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2917                 goto err;
2918         }
2919
2920         ret = ath5k_rx_start(sc);
2921         if (ret) {
2922                 ATH5K_ERR(sc, "can't start recv logic\n");
2923                 goto err;
2924         }
2925
2926         ath5k_ani_init(ah, ah->ah_sc->ani_state.ani_mode);
2927
2928         /*
2929          * Change channels and update the h/w rate map if we're switching;
2930          * e.g. 11a to 11b/g.
2931          *
2932          * We may be doing a reset in response to an ioctl that changes the
2933          * channel so update any state that might change as a result.
2934          *
2935          * XXX needed?
2936          */
2937 /*      ath5k_chan_change(sc, c); */
2938
2939         ath5k_beacon_config(sc);
2940         /* intrs are enabled by ath5k_beacon_config */
2941
2942         return 0;
2943 err:
2944         return ret;
2945 }
2946
2947 static int
2948 ath5k_reset_wake(struct ath5k_softc *sc)
2949 {
2950         int ret;
2951
2952         ret = ath5k_reset(sc, sc->curchan);
2953         if (!ret)
2954                 ieee80211_wake_queues(sc->hw);
2955
2956         return ret;
2957 }
2958
2959 static int ath5k_start(struct ieee80211_hw *hw)
2960 {
2961         return ath5k_init(hw->priv);
2962 }
2963
2964 static void ath5k_stop(struct ieee80211_hw *hw)
2965 {
2966         ath5k_stop_hw(hw->priv);
2967 }
2968
2969 static int ath5k_add_interface(struct ieee80211_hw *hw,
2970                 struct ieee80211_vif *vif)
2971 {
2972         struct ath5k_softc *sc = hw->priv;
2973         int ret;
2974
2975         mutex_lock(&sc->lock);
2976         if (sc->vif) {
2977                 ret = 0;
2978                 goto end;
2979         }
2980
2981         sc->vif = vif;
2982
2983         switch (vif->type) {
2984         case NL80211_IFTYPE_AP:
2985         case NL80211_IFTYPE_STATION:
2986         case NL80211_IFTYPE_ADHOC:
2987         case NL80211_IFTYPE_MESH_POINT:
2988         case NL80211_IFTYPE_MONITOR:
2989                 sc->opmode = vif->type;
2990                 break;
2991         default:
2992                 ret = -EOPNOTSUPP;
2993                 goto end;
2994         }
2995
2996         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "add interface mode %d\n", sc->opmode);
2997
2998         ath5k_hw_set_lladdr(sc->ah, vif->addr);
2999         ath5k_mode_setup(sc);
3000
3001         ret = 0;
3002 end:
3003         mutex_unlock(&sc->lock);
3004         return ret;
3005 }
3006
3007 static void
3008 ath5k_remove_interface(struct ieee80211_hw *hw,
3009                         struct ieee80211_vif *vif)
3010 {
3011         struct ath5k_softc *sc = hw->priv;
3012         u8 mac[ETH_ALEN] = {};
3013
3014         mutex_lock(&sc->lock);
3015         if (sc->vif != vif)
3016                 goto end;
3017
3018         ath5k_hw_set_lladdr(sc->ah, mac);
3019         sc->vif = NULL;
3020 end:
3021         mutex_unlock(&sc->lock);
3022 }
3023
3024 /*
3025  * TODO: Phy disable/diversity etc
3026  */
3027 static int
3028 ath5k_config(struct ieee80211_hw *hw, u32 changed)
3029 {
3030         struct ath5k_softc *sc = hw->priv;
3031         struct ath5k_hw *ah = sc->ah;
3032         struct ieee80211_conf *conf = &hw->conf;
3033         int ret = 0;
3034
3035         mutex_lock(&sc->lock);
3036
3037         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
3038                 ret = ath5k_chan_set(sc, conf->channel);
3039                 if (ret < 0)
3040                         goto unlock;
3041         }
3042
3043         if ((changed & IEEE80211_CONF_CHANGE_POWER) &&
3044         (sc->power_level != conf->power_level)) {
3045                 sc->power_level = conf->power_level;
3046
3047                 /* Half dB steps */
3048                 ath5k_hw_set_txpower_limit(ah, (conf->power_level * 2));
3049         }
3050
3051         /* TODO:
3052          * 1) Move this on config_interface and handle each case
3053          * separately eg. when we have only one STA vif, use
3054          * AR5K_ANTMODE_SINGLE_AP
3055          *
3056          * 2) Allow the user to change antenna mode eg. when only
3057          * one antenna is present
3058          *
3059          * 3) Allow the user to set default/tx antenna when possible
3060          *
3061          * 4) Default mode should handle 90% of the cases, together
3062          * with fixed a/b and single AP modes we should be able to
3063          * handle 99%. Sectored modes are extreme cases and i still
3064          * haven't found a usage for them. If we decide to support them,
3065          * then we must allow the user to set how many tx antennas we
3066          * have available
3067          */
3068         ath5k_hw_set_antenna_mode(ah, ah->ah_ant_mode);
3069
3070 unlock:
3071         mutex_unlock(&sc->lock);
3072         return ret;
3073 }
3074
3075 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
3076                                    struct netdev_hw_addr_list *mc_list)
3077 {
3078         u32 mfilt[2], val;
3079         u8 pos;
3080         struct netdev_hw_addr *ha;
3081
3082         mfilt[0] = 0;
3083         mfilt[1] = 1;
3084
3085         netdev_hw_addr_list_for_each(ha, mc_list) {
3086                 /* calculate XOR of eight 6-bit values */
3087                 val = get_unaligned_le32(ha->addr + 0);
3088                 pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
3089                 val = get_unaligned_le32(ha->addr + 3);
3090                 pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
3091                 pos &= 0x3f;
3092                 mfilt[pos / 32] |= (1 << (pos % 32));
3093                 /* XXX: we might be able to just do this instead,
3094                 * but not sure, needs testing, if we do use this we'd
3095                 * neet to inform below to not reset the mcast */
3096                 /* ath5k_hw_set_mcast_filterindex(ah,
3097                  *      ha->addr[5]); */
3098         }
3099
3100         return ((u64)(mfilt[1]) << 32) | mfilt[0];
3101 }
3102
3103 #define SUPPORTED_FIF_FLAGS \
3104         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
3105         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
3106         FIF_BCN_PRBRESP_PROMISC
3107 /*
3108  * o always accept unicast, broadcast, and multicast traffic
3109  * o multicast traffic for all BSSIDs will be enabled if mac80211
3110  *   says it should be
3111  * o maintain current state of phy ofdm or phy cck error reception.
3112  *   If the hardware detects any of these type of errors then
3113  *   ath5k_hw_get_rx_filter() will pass to us the respective
3114  *   hardware filters to be able to receive these type of frames.
3115  * o probe request frames are accepted only when operating in
3116  *   hostap, adhoc, or monitor modes
3117  * o enable promiscuous mode according to the interface state
3118  * o accept beacons:
3119  *   - when operating in adhoc mode so the 802.11 layer creates
3120  *     node table entries for peers,
3121  *   - when operating in station mode for collecting rssi data when
3122  *     the station is otherwise quiet, or
3123  *   - when scanning
3124  */
3125 static void ath5k_configure_filter(struct ieee80211_hw *hw,
3126                 unsigned int changed_flags,
3127                 unsigned int *new_flags,
3128                 u64 multicast)
3129 {
3130         struct ath5k_softc *sc = hw->priv;
3131         struct ath5k_hw *ah = sc->ah;
3132         u32 mfilt[2], rfilt;
3133
3134         mutex_lock(&sc->lock);
3135
3136         mfilt[0] = multicast;
3137         mfilt[1] = multicast >> 32;
3138
3139         /* Only deal with supported flags */
3140         changed_flags &= SUPPORTED_FIF_FLAGS;
3141         *new_flags &= SUPPORTED_FIF_FLAGS;
3142
3143         /* If HW detects any phy or radar errors, leave those filters on.
3144          * Also, always enable Unicast, Broadcasts and Multicast
3145          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
3146         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
3147                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
3148                 AR5K_RX_FILTER_MCAST);
3149
3150         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
3151                 if (*new_flags & FIF_PROMISC_IN_BSS) {
3152                         rfilt |= AR5K_RX_FILTER_PROM;
3153                         __set_bit(ATH_STAT_PROMISC, sc->status);
3154                 } else {
3155                         __clear_bit(ATH_STAT_PROMISC, sc->status);
3156                 }
3157         }
3158
3159         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
3160         if (*new_flags & FIF_ALLMULTI) {
3161                 mfilt[0] =  ~0;
3162                 mfilt[1] =  ~0;
3163         }
3164
3165         /* This is the best we can do */
3166         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
3167                 rfilt |= AR5K_RX_FILTER_PHYERR;
3168
3169         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
3170         * and probes for any BSSID, this needs testing */
3171         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
3172                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
3173
3174         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
3175          * set we should only pass on control frames for this
3176          * station. This needs testing. I believe right now this
3177          * enables *all* control frames, which is OK.. but
3178          * but we should see if we can improve on granularity */
3179         if (*new_flags & FIF_CONTROL)
3180                 rfilt |= AR5K_RX_FILTER_CONTROL;
3181
3182         /* Additional settings per mode -- this is per ath5k */
3183
3184         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
3185
3186         switch (sc->opmode) {
3187         case NL80211_IFTYPE_MESH_POINT:
3188         case NL80211_IFTYPE_MONITOR:
3189                 rfilt |= AR5K_RX_FILTER_CONTROL |
3190                          AR5K_RX_FILTER_BEACON |
3191                          AR5K_RX_FILTER_PROBEREQ |
3192                          AR5K_RX_FILTER_PROM;
3193                 break;
3194         case NL80211_IFTYPE_AP:
3195         case NL80211_IFTYPE_ADHOC:
3196                 rfilt |= AR5K_RX_FILTER_PROBEREQ |
3197                          AR5K_RX_FILTER_BEACON;
3198                 break;
3199         case NL80211_IFTYPE_STATION:
3200                 if (sc->assoc)
3201                         rfilt |= AR5K_RX_FILTER_BEACON;
3202         default:
3203                 break;
3204         }
3205
3206         /* Set filters */
3207         ath5k_hw_set_rx_filter(ah, rfilt);
3208
3209         /* Set multicast bits */
3210         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
3211         /* Set the cached hw filter flags, this will alter actually
3212          * be set in HW */
3213         sc->filter_flags = rfilt;
3214
3215         mutex_unlock(&sc->lock);
3216 }
3217
3218 static int
3219 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
3220               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
3221               struct ieee80211_key_conf *key)
3222 {
3223         struct ath5k_softc *sc = hw->priv;
3224         struct ath5k_hw *ah = sc->ah;
3225         struct ath_common *common = ath5k_hw_common(ah);
3226         int ret = 0;
3227
3228         if (modparam_nohwcrypt)
3229                 return -EOPNOTSUPP;
3230
3231         if (sc->opmode == NL80211_IFTYPE_AP)
3232                 return -EOPNOTSUPP;
3233
3234         switch (key->alg) {
3235         case ALG_WEP:
3236         case ALG_TKIP:
3237                 break;
3238         case ALG_CCMP:
3239                 if (sc->ah->ah_aes_support)
3240                         break;
3241
3242                 return -EOPNOTSUPP;
3243         default:
3244                 WARN_ON(1);
3245                 return -EINVAL;
3246         }
3247
3248         mutex_lock(&sc->lock);
3249
3250         switch (cmd) {
3251         case SET_KEY:
3252                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key,
3253                                        sta ? sta->addr : NULL);
3254                 if (ret) {
3255                         ATH5K_ERR(sc, "can't set the key\n");
3256                         goto unlock;
3257                 }
3258                 __set_bit(key->keyidx, common->keymap);
3259                 key->hw_key_idx = key->keyidx;
3260                 key->flags |= (IEEE80211_KEY_FLAG_GENERATE_IV |
3261                                IEEE80211_KEY_FLAG_GENERATE_MMIC);
3262                 break;
3263         case DISABLE_KEY:
3264                 ath5k_hw_reset_key(sc->ah, key->keyidx);
3265                 __clear_bit(key->keyidx, common->keymap);
3266                 break;
3267         default:
3268                 ret = -EINVAL;
3269                 goto unlock;
3270         }
3271
3272 unlock:
3273         mmiowb();
3274         mutex_unlock(&sc->lock);
3275         return ret;
3276 }
3277
3278 static int
3279 ath5k_get_stats(struct ieee80211_hw *hw,
3280                 struct ieee80211_low_level_stats *stats)
3281 {
3282         struct ath5k_softc *sc = hw->priv;
3283
3284         /* Force update */
3285         ath5k_hw_update_mib_counters(sc->ah);
3286
3287         stats->dot11ACKFailureCount = sc->stats.ack_fail;
3288         stats->dot11RTSFailureCount = sc->stats.rts_fail;
3289         stats->dot11RTSSuccessCount = sc->stats.rts_ok;
3290         stats->dot11FCSErrorCount = sc->stats.fcs_error;
3291
3292         return 0;
3293 }
3294
3295 static u64
3296 ath5k_get_tsf(struct ieee80211_hw *hw)
3297 {
3298         struct ath5k_softc *sc = hw->priv;
3299
3300         return ath5k_hw_get_tsf64(sc->ah);
3301 }
3302
3303 static void
3304 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3305 {
3306         struct ath5k_softc *sc = hw->priv;
3307
3308         ath5k_hw_set_tsf64(sc->ah, tsf);
3309 }
3310
3311 static void
3312 ath5k_reset_tsf(struct ieee80211_hw *hw)
3313 {
3314         struct ath5k_softc *sc = hw->priv;
3315
3316         /*
3317          * in IBSS mode we need to update the beacon timers too.
3318          * this will also reset the TSF if we call it with 0
3319          */
3320         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3321                 ath5k_beacon_update_timers(sc, 0);
3322         else
3323                 ath5k_hw_reset_tsf(sc->ah);
3324 }
3325
3326 /*
3327  * Updates the beacon that is sent by ath5k_beacon_send.  For adhoc,
3328  * this is called only once at config_bss time, for AP we do it every
3329  * SWBA interrupt so that the TIM will reflect buffered frames.
3330  *
3331  * Called with the beacon lock.
3332  */
3333 static int
3334 ath5k_beacon_update(struct ieee80211_hw *hw, struct ieee80211_vif *vif)
3335 {
3336         int ret;
3337         struct ath5k_softc *sc = hw->priv;
3338         struct sk_buff *skb;
3339
3340         if (WARN_ON(!vif)) {
3341                 ret = -EINVAL;
3342                 goto out;
3343         }
3344
3345         skb = ieee80211_beacon_get(hw, vif);
3346
3347         if (!skb) {
3348                 ret = -ENOMEM;
3349                 goto out;
3350         }
3351
3352         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3353
3354         ath5k_txbuf_free(sc, sc->bbuf);
3355         sc->bbuf->skb = skb;
3356         ret = ath5k_beacon_setup(sc, sc->bbuf);
3357         if (ret)
3358                 sc->bbuf->skb = NULL;
3359 out:
3360         return ret;
3361 }
3362
3363 static void
3364 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3365 {
3366         struct ath5k_softc *sc = hw->priv;
3367         struct ath5k_hw *ah = sc->ah;
3368         u32 rfilt;
3369         rfilt = ath5k_hw_get_rx_filter(ah);
3370         if (enable)
3371                 rfilt |= AR5K_RX_FILTER_BEACON;
3372         else
3373                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3374         ath5k_hw_set_rx_filter(ah, rfilt);
3375         sc->filter_flags = rfilt;
3376 }
3377
3378 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3379                                     struct ieee80211_vif *vif,
3380                                     struct ieee80211_bss_conf *bss_conf,
3381                                     u32 changes)
3382 {
3383         struct ath5k_softc *sc = hw->priv;
3384         struct ath5k_hw *ah = sc->ah;
3385         struct ath_common *common = ath5k_hw_common(ah);
3386         unsigned long flags;
3387
3388         mutex_lock(&sc->lock);
3389         if (WARN_ON(sc->vif != vif))
3390                 goto unlock;
3391
3392         if (changes & BSS_CHANGED_BSSID) {
3393                 /* Cache for later use during resets */
3394                 memcpy(common->curbssid, bss_conf->bssid, ETH_ALEN);
3395                 common->curaid = 0;
3396                 ath5k_hw_set_associd(ah);
3397                 mmiowb();
3398         }
3399
3400         if (changes & BSS_CHANGED_BEACON_INT)
3401                 sc->bintval = bss_conf->beacon_int;
3402
3403         if (changes & BSS_CHANGED_ASSOC) {
3404                 sc->assoc = bss_conf->assoc;
3405                 if (sc->opmode == NL80211_IFTYPE_STATION)
3406                         set_beacon_filter(hw, sc->assoc);
3407                 ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3408                         AR5K_LED_ASSOC : AR5K_LED_INIT);
3409                 if (bss_conf->assoc) {
3410                         ATH5K_DBG(sc, ATH5K_DEBUG_ANY,
3411                                   "Bss Info ASSOC %d, bssid: %pM\n",
3412                                   bss_conf->aid, common->curbssid);
3413                         common->curaid = bss_conf->aid;
3414                         ath5k_hw_set_associd(ah);
3415                         /* Once ANI is available you would start it here */
3416                 }
3417         }
3418
3419         if (changes & BSS_CHANGED_BEACON) {
3420                 spin_lock_irqsave(&sc->block, flags);
3421                 ath5k_beacon_update(hw, vif);
3422                 spin_unlock_irqrestore(&sc->block, flags);
3423         }
3424
3425         if (changes & BSS_CHANGED_BEACON_ENABLED)
3426                 sc->enable_beacon = bss_conf->enable_beacon;
3427
3428         if (changes & (BSS_CHANGED_BEACON | BSS_CHANGED_BEACON_ENABLED |
3429                        BSS_CHANGED_BEACON_INT))
3430                 ath5k_beacon_config(sc);
3431
3432  unlock:
3433         mutex_unlock(&sc->lock);
3434 }
3435
3436 static void ath5k_sw_scan_start(struct ieee80211_hw *hw)
3437 {
3438         struct ath5k_softc *sc = hw->priv;
3439         if (!sc->assoc)
3440                 ath5k_hw_set_ledstate(sc->ah, AR5K_LED_SCAN);
3441 }
3442
3443 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw)
3444 {
3445         struct ath5k_softc *sc = hw->priv;
3446         ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3447                 AR5K_LED_ASSOC : AR5K_LED_INIT);
3448 }
3449
3450 /**
3451  * ath5k_set_coverage_class - Set IEEE 802.11 coverage class
3452  *
3453  * @hw: struct ieee80211_hw pointer
3454  * @coverage_class: IEEE 802.11 coverage class number
3455  *
3456  * Mac80211 callback. Sets slot time, ACK timeout and CTS timeout for given
3457  * coverage class. The values are persistent, they are restored after device
3458  * reset.
3459  */
3460 static void ath5k_set_coverage_class(struct ieee80211_hw *hw, u8 coverage_class)
3461 {
3462         struct ath5k_softc *sc = hw->priv;
3463
3464         mutex_lock(&sc->lock);
3465         ath5k_hw_set_coverage_class(sc->ah, coverage_class);
3466         mutex_unlock(&sc->lock);
3467 }