3a1c156d275fa7bf7d232e3247a01ed07f5b9881
[linux-2.6.git] / drivers / net / wireless / ath / ath5k / base.c
1 /*-
2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
4  * Copyright (c) 2006 Devicescape Software, Inc.
5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
7  *
8  * All rights reserved.
9  *
10  * Redistribution and use in source and binary forms, with or without
11  * modification, are permitted provided that the following conditions
12  * are met:
13  * 1. Redistributions of source code must retain the above copyright
14  *    notice, this list of conditions and the following disclaimer,
15  *    without modification.
16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
18  *    redistribution must be conditioned upon including a substantially
19  *    similar Disclaimer requirement for further binary redistribution.
20  * 3. Neither the names of the above-listed copyright holders nor the names
21  *    of any contributors may be used to endorse or promote products derived
22  *    from this software without specific prior written permission.
23  *
24  * Alternatively, this software may be distributed under the terms of the
25  * GNU General Public License ("GPL") version 2 as published by the Free
26  * Software Foundation.
27  *
28  * NO WARRANTY
29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
39  * THE POSSIBILITY OF SUCH DAMAGES.
40  *
41  */
42
43 #include <linux/module.h>
44 #include <linux/delay.h>
45 #include <linux/hardirq.h>
46 #include <linux/if.h>
47 #include <linux/io.h>
48 #include <linux/netdevice.h>
49 #include <linux/cache.h>
50 #include <linux/pci.h>
51 #include <linux/ethtool.h>
52 #include <linux/uaccess.h>
53
54 #include <net/ieee80211_radiotap.h>
55
56 #include <asm/unaligned.h>
57
58 #include "base.h"
59 #include "reg.h"
60 #include "debug.h"
61
62 static int ath5k_calinterval = 10; /* Calibrate PHY every 10 secs (TODO: Fixme) */
63 static int modparam_nohwcrypt;
64 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
65 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
66
67 static int modparam_all_channels;
68 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
69 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
70
71
72 /******************\
73 * Internal defines *
74 \******************/
75
76 /* Module info */
77 MODULE_AUTHOR("Jiri Slaby");
78 MODULE_AUTHOR("Nick Kossifidis");
79 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
80 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
81 MODULE_LICENSE("Dual BSD/GPL");
82 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
83
84
85 /* Known PCI ids */
86 static const struct pci_device_id ath5k_pci_id_table[] = {
87         { PCI_VDEVICE(ATHEROS, 0x0207), .driver_data = AR5K_AR5210 }, /* 5210 early */
88         { PCI_VDEVICE(ATHEROS, 0x0007), .driver_data = AR5K_AR5210 }, /* 5210 */
89         { PCI_VDEVICE(ATHEROS, 0x0011), .driver_data = AR5K_AR5211 }, /* 5311 - this is on AHB bus !*/
90         { PCI_VDEVICE(ATHEROS, 0x0012), .driver_data = AR5K_AR5211 }, /* 5211 */
91         { PCI_VDEVICE(ATHEROS, 0x0013), .driver_data = AR5K_AR5212 }, /* 5212 */
92         { PCI_VDEVICE(3COM_2,  0x0013), .driver_data = AR5K_AR5212 }, /* 3com 5212 */
93         { PCI_VDEVICE(3COM,    0x0013), .driver_data = AR5K_AR5212 }, /* 3com 3CRDAG675 5212 */
94         { PCI_VDEVICE(ATHEROS, 0x1014), .driver_data = AR5K_AR5212 }, /* IBM minipci 5212 */
95         { PCI_VDEVICE(ATHEROS, 0x0014), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
96         { PCI_VDEVICE(ATHEROS, 0x0015), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
97         { PCI_VDEVICE(ATHEROS, 0x0016), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
98         { PCI_VDEVICE(ATHEROS, 0x0017), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
99         { PCI_VDEVICE(ATHEROS, 0x0018), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
100         { PCI_VDEVICE(ATHEROS, 0x0019), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
101         { PCI_VDEVICE(ATHEROS, 0x001a), .driver_data = AR5K_AR5212 }, /* 2413 Griffin-lite */
102         { PCI_VDEVICE(ATHEROS, 0x001b), .driver_data = AR5K_AR5212 }, /* 5413 Eagle */
103         { PCI_VDEVICE(ATHEROS, 0x001c), .driver_data = AR5K_AR5212 }, /* PCI-E cards */
104         { PCI_VDEVICE(ATHEROS, 0x001d), .driver_data = AR5K_AR5212 }, /* 2417 Nala */
105         { 0 }
106 };
107 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
108
109 /* Known SREVs */
110 static const struct ath5k_srev_name srev_names[] = {
111         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
112         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
113         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
114         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
115         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
116         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
117         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
118         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
119         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
120         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
121         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
122         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
123         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
124         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
125         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
126         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
127         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
128         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
129         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
130         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
131         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
132         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
133         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
134         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
135         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
136         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
137         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
138         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
139         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
140         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
141         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
142         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
143         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
144         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
145         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
146         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
147 };
148
149 static const struct ieee80211_rate ath5k_rates[] = {
150         { .bitrate = 10,
151           .hw_value = ATH5K_RATE_CODE_1M, },
152         { .bitrate = 20,
153           .hw_value = ATH5K_RATE_CODE_2M,
154           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
155           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
156         { .bitrate = 55,
157           .hw_value = ATH5K_RATE_CODE_5_5M,
158           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
159           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
160         { .bitrate = 110,
161           .hw_value = ATH5K_RATE_CODE_11M,
162           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
163           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
164         { .bitrate = 60,
165           .hw_value = ATH5K_RATE_CODE_6M,
166           .flags = 0 },
167         { .bitrate = 90,
168           .hw_value = ATH5K_RATE_CODE_9M,
169           .flags = 0 },
170         { .bitrate = 120,
171           .hw_value = ATH5K_RATE_CODE_12M,
172           .flags = 0 },
173         { .bitrate = 180,
174           .hw_value = ATH5K_RATE_CODE_18M,
175           .flags = 0 },
176         { .bitrate = 240,
177           .hw_value = ATH5K_RATE_CODE_24M,
178           .flags = 0 },
179         { .bitrate = 360,
180           .hw_value = ATH5K_RATE_CODE_36M,
181           .flags = 0 },
182         { .bitrate = 480,
183           .hw_value = ATH5K_RATE_CODE_48M,
184           .flags = 0 },
185         { .bitrate = 540,
186           .hw_value = ATH5K_RATE_CODE_54M,
187           .flags = 0 },
188         /* XR missing */
189 };
190
191 /*
192  * Prototypes - PCI stack related functions
193  */
194 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
195                                 const struct pci_device_id *id);
196 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
197 #ifdef CONFIG_PM
198 static int              ath5k_pci_suspend(struct pci_dev *pdev,
199                                         pm_message_t state);
200 static int              ath5k_pci_resume(struct pci_dev *pdev);
201 #else
202 #define ath5k_pci_suspend NULL
203 #define ath5k_pci_resume NULL
204 #endif /* CONFIG_PM */
205
206 static struct pci_driver ath5k_pci_driver = {
207         .name           = KBUILD_MODNAME,
208         .id_table       = ath5k_pci_id_table,
209         .probe          = ath5k_pci_probe,
210         .remove         = __devexit_p(ath5k_pci_remove),
211         .suspend        = ath5k_pci_suspend,
212         .resume         = ath5k_pci_resume,
213 };
214
215
216
217 /*
218  * Prototypes - MAC 802.11 stack related functions
219  */
220 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
221 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
222                 struct ath5k_txq *txq);
223 static int ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan);
224 static int ath5k_reset_wake(struct ath5k_softc *sc);
225 static int ath5k_start(struct ieee80211_hw *hw);
226 static void ath5k_stop(struct ieee80211_hw *hw);
227 static int ath5k_add_interface(struct ieee80211_hw *hw,
228                 struct ieee80211_if_init_conf *conf);
229 static void ath5k_remove_interface(struct ieee80211_hw *hw,
230                 struct ieee80211_if_init_conf *conf);
231 static int ath5k_config(struct ieee80211_hw *hw, u32 changed);
232 static void ath5k_configure_filter(struct ieee80211_hw *hw,
233                 unsigned int changed_flags,
234                 unsigned int *new_flags,
235                 int mc_count, struct dev_mc_list *mclist);
236 static int ath5k_set_key(struct ieee80211_hw *hw,
237                 enum set_key_cmd cmd,
238                 struct ieee80211_vif *vif, struct ieee80211_sta *sta,
239                 struct ieee80211_key_conf *key);
240 static int ath5k_get_stats(struct ieee80211_hw *hw,
241                 struct ieee80211_low_level_stats *stats);
242 static int ath5k_get_tx_stats(struct ieee80211_hw *hw,
243                 struct ieee80211_tx_queue_stats *stats);
244 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
245 static void ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf);
246 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
247 static int ath5k_beacon_update(struct ieee80211_hw *hw,
248                 struct ieee80211_vif *vif);
249 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
250                 struct ieee80211_vif *vif,
251                 struct ieee80211_bss_conf *bss_conf,
252                 u32 changes);
253 static void ath5k_sw_scan_start(struct ieee80211_hw *hw);
254 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw);
255
256 static const struct ieee80211_ops ath5k_hw_ops = {
257         .tx             = ath5k_tx,
258         .start          = ath5k_start,
259         .stop           = ath5k_stop,
260         .add_interface  = ath5k_add_interface,
261         .remove_interface = ath5k_remove_interface,
262         .config         = ath5k_config,
263         .configure_filter = ath5k_configure_filter,
264         .set_key        = ath5k_set_key,
265         .get_stats      = ath5k_get_stats,
266         .conf_tx        = NULL,
267         .get_tx_stats   = ath5k_get_tx_stats,
268         .get_tsf        = ath5k_get_tsf,
269         .set_tsf        = ath5k_set_tsf,
270         .reset_tsf      = ath5k_reset_tsf,
271         .bss_info_changed = ath5k_bss_info_changed,
272         .sw_scan_start  = ath5k_sw_scan_start,
273         .sw_scan_complete = ath5k_sw_scan_complete,
274 };
275
276 /*
277  * Prototypes - Internal functions
278  */
279 /* Attach detach */
280 static int      ath5k_attach(struct pci_dev *pdev,
281                         struct ieee80211_hw *hw);
282 static void     ath5k_detach(struct pci_dev *pdev,
283                         struct ieee80211_hw *hw);
284 /* Channel/mode setup */
285 static inline short ath5k_ieee2mhz(short chan);
286 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
287                                 struct ieee80211_channel *channels,
288                                 unsigned int mode,
289                                 unsigned int max);
290 static int      ath5k_setup_bands(struct ieee80211_hw *hw);
291 static int      ath5k_chan_set(struct ath5k_softc *sc,
292                                 struct ieee80211_channel *chan);
293 static void     ath5k_setcurmode(struct ath5k_softc *sc,
294                                 unsigned int mode);
295 static void     ath5k_mode_setup(struct ath5k_softc *sc);
296
297 /* Descriptor setup */
298 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
299                                 struct pci_dev *pdev);
300 static void     ath5k_desc_free(struct ath5k_softc *sc,
301                                 struct pci_dev *pdev);
302 /* Buffers setup */
303 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
304                                 struct ath5k_buf *bf);
305 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
306                                 struct ath5k_buf *bf,
307                                 struct ath5k_txq *txq);
308 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
309                                 struct ath5k_buf *bf)
310 {
311         BUG_ON(!bf);
312         if (!bf->skb)
313                 return;
314         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
315                         PCI_DMA_TODEVICE);
316         dev_kfree_skb_any(bf->skb);
317         bf->skb = NULL;
318 }
319
320 static inline void ath5k_rxbuf_free(struct ath5k_softc *sc,
321                                 struct ath5k_buf *bf)
322 {
323         BUG_ON(!bf);
324         if (!bf->skb)
325                 return;
326         pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
327                         PCI_DMA_FROMDEVICE);
328         dev_kfree_skb_any(bf->skb);
329         bf->skb = NULL;
330 }
331
332
333 /* Queues setup */
334 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
335                                 int qtype, int subtype);
336 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
337 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
338 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
339                                 struct ath5k_txq *txq);
340 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
341 static void     ath5k_txq_release(struct ath5k_softc *sc);
342 /* Rx handling */
343 static int      ath5k_rx_start(struct ath5k_softc *sc);
344 static void     ath5k_rx_stop(struct ath5k_softc *sc);
345 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
346                                         struct ath5k_desc *ds,
347                                         struct sk_buff *skb,
348                                         struct ath5k_rx_status *rs);
349 static void     ath5k_tasklet_rx(unsigned long data);
350 /* Tx handling */
351 static void     ath5k_tx_processq(struct ath5k_softc *sc,
352                                 struct ath5k_txq *txq);
353 static void     ath5k_tasklet_tx(unsigned long data);
354 /* Beacon handling */
355 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
356                                         struct ath5k_buf *bf);
357 static void     ath5k_beacon_send(struct ath5k_softc *sc);
358 static void     ath5k_beacon_config(struct ath5k_softc *sc);
359 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
360 static void     ath5k_tasklet_beacon(unsigned long data);
361
362 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
363 {
364         u64 tsf = ath5k_hw_get_tsf64(ah);
365
366         if ((tsf & 0x7fff) < rstamp)
367                 tsf -= 0x8000;
368
369         return (tsf & ~0x7fff) | rstamp;
370 }
371
372 /* Interrupt handling */
373 static int      ath5k_init(struct ath5k_softc *sc);
374 static int      ath5k_stop_locked(struct ath5k_softc *sc);
375 static int      ath5k_stop_hw(struct ath5k_softc *sc);
376 static irqreturn_t ath5k_intr(int irq, void *dev_id);
377 static void     ath5k_tasklet_reset(unsigned long data);
378
379 static void     ath5k_calibrate(unsigned long data);
380
381 /*
382  * Module init/exit functions
383  */
384 static int __init
385 init_ath5k_pci(void)
386 {
387         int ret;
388
389         ath5k_debug_init();
390
391         ret = pci_register_driver(&ath5k_pci_driver);
392         if (ret) {
393                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
394                 return ret;
395         }
396
397         return 0;
398 }
399
400 static void __exit
401 exit_ath5k_pci(void)
402 {
403         pci_unregister_driver(&ath5k_pci_driver);
404
405         ath5k_debug_finish();
406 }
407
408 module_init(init_ath5k_pci);
409 module_exit(exit_ath5k_pci);
410
411
412 /********************\
413 * PCI Initialization *
414 \********************/
415
416 static const char *
417 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
418 {
419         const char *name = "xxxxx";
420         unsigned int i;
421
422         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
423                 if (srev_names[i].sr_type != type)
424                         continue;
425
426                 if ((val & 0xf0) == srev_names[i].sr_val)
427                         name = srev_names[i].sr_name;
428
429                 if ((val & 0xff) == srev_names[i].sr_val) {
430                         name = srev_names[i].sr_name;
431                         break;
432                 }
433         }
434
435         return name;
436 }
437
438 static int __devinit
439 ath5k_pci_probe(struct pci_dev *pdev,
440                 const struct pci_device_id *id)
441 {
442         void __iomem *mem;
443         struct ath5k_softc *sc;
444         struct ieee80211_hw *hw;
445         int ret;
446         u8 csz;
447
448         ret = pci_enable_device(pdev);
449         if (ret) {
450                 dev_err(&pdev->dev, "can't enable device\n");
451                 goto err;
452         }
453
454         /* XXX 32-bit addressing only */
455         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
456         if (ret) {
457                 dev_err(&pdev->dev, "32-bit DMA not available\n");
458                 goto err_dis;
459         }
460
461         /*
462          * Cache line size is used to size and align various
463          * structures used to communicate with the hardware.
464          */
465         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
466         if (csz == 0) {
467                 /*
468                  * Linux 2.4.18 (at least) writes the cache line size
469                  * register as a 16-bit wide register which is wrong.
470                  * We must have this setup properly for rx buffer
471                  * DMA to work so force a reasonable value here if it
472                  * comes up zero.
473                  */
474                 csz = L1_CACHE_BYTES / sizeof(u32);
475                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
476         }
477         /*
478          * The default setting of latency timer yields poor results,
479          * set it to the value used by other systems.  It may be worth
480          * tweaking this setting more.
481          */
482         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
483
484         /* Enable bus mastering */
485         pci_set_master(pdev);
486
487         /*
488          * Disable the RETRY_TIMEOUT register (0x41) to keep
489          * PCI Tx retries from interfering with C3 CPU state.
490          */
491         pci_write_config_byte(pdev, 0x41, 0);
492
493         ret = pci_request_region(pdev, 0, "ath5k");
494         if (ret) {
495                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
496                 goto err_dis;
497         }
498
499         mem = pci_iomap(pdev, 0, 0);
500         if (!mem) {
501                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
502                 ret = -EIO;
503                 goto err_reg;
504         }
505
506         /*
507          * Allocate hw (mac80211 main struct)
508          * and hw->priv (driver private data)
509          */
510         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
511         if (hw == NULL) {
512                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
513                 ret = -ENOMEM;
514                 goto err_map;
515         }
516
517         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
518
519         /* Initialize driver private data */
520         SET_IEEE80211_DEV(hw, &pdev->dev);
521         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
522                     IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
523                     IEEE80211_HW_SIGNAL_DBM |
524                     IEEE80211_HW_NOISE_DBM;
525
526         hw->wiphy->interface_modes =
527                 BIT(NL80211_IFTYPE_AP) |
528                 BIT(NL80211_IFTYPE_STATION) |
529                 BIT(NL80211_IFTYPE_ADHOC) |
530                 BIT(NL80211_IFTYPE_MESH_POINT);
531
532         hw->extra_tx_headroom = 2;
533         hw->channel_change_time = 5000;
534         sc = hw->priv;
535         sc->hw = hw;
536         sc->pdev = pdev;
537
538         ath5k_debug_init_device(sc);
539
540         /*
541          * Mark the device as detached to avoid processing
542          * interrupts until setup is complete.
543          */
544         __set_bit(ATH_STAT_INVALID, sc->status);
545
546         sc->iobase = mem; /* So we can unmap it on detach */
547         sc->cachelsz = csz * sizeof(u32); /* convert to bytes */
548         sc->opmode = NL80211_IFTYPE_STATION;
549         sc->bintval = 1000;
550         mutex_init(&sc->lock);
551         spin_lock_init(&sc->rxbuflock);
552         spin_lock_init(&sc->txbuflock);
553         spin_lock_init(&sc->block);
554
555         /* Set private data */
556         pci_set_drvdata(pdev, hw);
557
558         /* Setup interrupt handler */
559         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
560         if (ret) {
561                 ATH5K_ERR(sc, "request_irq failed\n");
562                 goto err_free;
563         }
564
565         /* Initialize device */
566         sc->ah = ath5k_hw_attach(sc, id->driver_data);
567         if (IS_ERR(sc->ah)) {
568                 ret = PTR_ERR(sc->ah);
569                 goto err_irq;
570         }
571
572         /* set up multi-rate retry capabilities */
573         if (sc->ah->ah_version == AR5K_AR5212) {
574                 hw->max_rates = 4;
575                 hw->max_rate_tries = 11;
576         }
577
578         /* Finish private driver data initialization */
579         ret = ath5k_attach(pdev, hw);
580         if (ret)
581                 goto err_ah;
582
583         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
584                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
585                                         sc->ah->ah_mac_srev,
586                                         sc->ah->ah_phy_revision);
587
588         if (!sc->ah->ah_single_chip) {
589                 /* Single chip radio (!RF5111) */
590                 if (sc->ah->ah_radio_5ghz_revision &&
591                         !sc->ah->ah_radio_2ghz_revision) {
592                         /* No 5GHz support -> report 2GHz radio */
593                         if (!test_bit(AR5K_MODE_11A,
594                                 sc->ah->ah_capabilities.cap_mode)) {
595                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
596                                         ath5k_chip_name(AR5K_VERSION_RAD,
597                                                 sc->ah->ah_radio_5ghz_revision),
598                                                 sc->ah->ah_radio_5ghz_revision);
599                         /* No 2GHz support (5110 and some
600                          * 5Ghz only cards) -> report 5Ghz radio */
601                         } else if (!test_bit(AR5K_MODE_11B,
602                                 sc->ah->ah_capabilities.cap_mode)) {
603                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
604                                         ath5k_chip_name(AR5K_VERSION_RAD,
605                                                 sc->ah->ah_radio_5ghz_revision),
606                                                 sc->ah->ah_radio_5ghz_revision);
607                         /* Multiband radio */
608                         } else {
609                                 ATH5K_INFO(sc, "RF%s multiband radio found"
610                                         " (0x%x)\n",
611                                         ath5k_chip_name(AR5K_VERSION_RAD,
612                                                 sc->ah->ah_radio_5ghz_revision),
613                                                 sc->ah->ah_radio_5ghz_revision);
614                         }
615                 }
616                 /* Multi chip radio (RF5111 - RF2111) ->
617                  * report both 2GHz/5GHz radios */
618                 else if (sc->ah->ah_radio_5ghz_revision &&
619                                 sc->ah->ah_radio_2ghz_revision){
620                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
621                                 ath5k_chip_name(AR5K_VERSION_RAD,
622                                         sc->ah->ah_radio_5ghz_revision),
623                                         sc->ah->ah_radio_5ghz_revision);
624                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
625                                 ath5k_chip_name(AR5K_VERSION_RAD,
626                                         sc->ah->ah_radio_2ghz_revision),
627                                         sc->ah->ah_radio_2ghz_revision);
628                 }
629         }
630
631
632         /* ready to process interrupts */
633         __clear_bit(ATH_STAT_INVALID, sc->status);
634
635         return 0;
636 err_ah:
637         ath5k_hw_detach(sc->ah);
638 err_irq:
639         free_irq(pdev->irq, sc);
640 err_free:
641         ieee80211_free_hw(hw);
642 err_map:
643         pci_iounmap(pdev, mem);
644 err_reg:
645         pci_release_region(pdev, 0);
646 err_dis:
647         pci_disable_device(pdev);
648 err:
649         return ret;
650 }
651
652 static void __devexit
653 ath5k_pci_remove(struct pci_dev *pdev)
654 {
655         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
656         struct ath5k_softc *sc = hw->priv;
657
658         ath5k_debug_finish_device(sc);
659         ath5k_detach(pdev, hw);
660         ath5k_hw_detach(sc->ah);
661         free_irq(pdev->irq, sc);
662         pci_iounmap(pdev, sc->iobase);
663         pci_release_region(pdev, 0);
664         pci_disable_device(pdev);
665         ieee80211_free_hw(hw);
666 }
667
668 #ifdef CONFIG_PM
669 static int
670 ath5k_pci_suspend(struct pci_dev *pdev, pm_message_t state)
671 {
672         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
673         struct ath5k_softc *sc = hw->priv;
674
675         ath5k_led_off(sc);
676
677         pci_save_state(pdev);
678         pci_disable_device(pdev);
679         pci_set_power_state(pdev, PCI_D3hot);
680
681         return 0;
682 }
683
684 static int
685 ath5k_pci_resume(struct pci_dev *pdev)
686 {
687         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
688         struct ath5k_softc *sc = hw->priv;
689         int err;
690
691         pci_restore_state(pdev);
692
693         err = pci_enable_device(pdev);
694         if (err)
695                 return err;
696
697         /*
698          * Suspend/Resume resets the PCI configuration space, so we have to
699          * re-disable the RETRY_TIMEOUT register (0x41) to keep
700          * PCI Tx retries from interfering with C3 CPU state
701          */
702         pci_write_config_byte(pdev, 0x41, 0);
703
704         ath5k_led_enable(sc);
705         return 0;
706 }
707 #endif /* CONFIG_PM */
708
709
710 /***********************\
711 * Driver Initialization *
712 \***********************/
713
714 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
715 {
716         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
717         struct ath5k_softc *sc = hw->priv;
718         struct ath_regulatory *reg = &sc->ah->ah_regulatory;
719
720         return ath_reg_notifier_apply(wiphy, request, reg);
721 }
722
723 static int
724 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
725 {
726         struct ath5k_softc *sc = hw->priv;
727         struct ath5k_hw *ah = sc->ah;
728         u8 mac[ETH_ALEN] = {};
729         int ret;
730
731         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
732
733         /*
734          * Check if the MAC has multi-rate retry support.
735          * We do this by trying to setup a fake extended
736          * descriptor.  MAC's that don't have support will
737          * return false w/o doing anything.  MAC's that do
738          * support it will return true w/o doing anything.
739          */
740         ret = ah->ah_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
741         if (ret < 0)
742                 goto err;
743         if (ret > 0)
744                 __set_bit(ATH_STAT_MRRETRY, sc->status);
745
746         /*
747          * Collect the channel list.  The 802.11 layer
748          * is resposible for filtering this list based
749          * on settings like the phy mode and regulatory
750          * domain restrictions.
751          */
752         ret = ath5k_setup_bands(hw);
753         if (ret) {
754                 ATH5K_ERR(sc, "can't get channels\n");
755                 goto err;
756         }
757
758         /* NB: setup here so ath5k_rate_update is happy */
759         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
760                 ath5k_setcurmode(sc, AR5K_MODE_11A);
761         else
762                 ath5k_setcurmode(sc, AR5K_MODE_11B);
763
764         /*
765          * Allocate tx+rx descriptors and populate the lists.
766          */
767         ret = ath5k_desc_alloc(sc, pdev);
768         if (ret) {
769                 ATH5K_ERR(sc, "can't allocate descriptors\n");
770                 goto err;
771         }
772
773         /*
774          * Allocate hardware transmit queues: one queue for
775          * beacon frames and one data queue for each QoS
776          * priority.  Note that hw functions handle reseting
777          * these queues at the needed time.
778          */
779         ret = ath5k_beaconq_setup(ah);
780         if (ret < 0) {
781                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
782                 goto err_desc;
783         }
784         sc->bhalq = ret;
785         sc->cabq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_CAB, 0);
786         if (IS_ERR(sc->cabq)) {
787                 ATH5K_ERR(sc, "can't setup cab queue\n");
788                 ret = PTR_ERR(sc->cabq);
789                 goto err_bhal;
790         }
791
792         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
793         if (IS_ERR(sc->txq)) {
794                 ATH5K_ERR(sc, "can't setup xmit queue\n");
795                 ret = PTR_ERR(sc->txq);
796                 goto err_queues;
797         }
798
799         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
800         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
801         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
802         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
803         setup_timer(&sc->calib_tim, ath5k_calibrate, (unsigned long)sc);
804
805         ret = ath5k_eeprom_read_mac(ah, mac);
806         if (ret) {
807                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
808                         sc->pdev->device);
809                 goto err_queues;
810         }
811
812         SET_IEEE80211_PERM_ADDR(hw, mac);
813         /* All MAC address bits matter for ACKs */
814         memset(sc->bssidmask, 0xff, ETH_ALEN);
815         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
816
817         ah->ah_regulatory.current_rd =
818                 ah->ah_capabilities.cap_eeprom.ee_regdomain;
819         ret = ath_regd_init(&ah->ah_regulatory, hw->wiphy, ath5k_reg_notifier);
820         if (ret) {
821                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
822                 goto err_queues;
823         }
824
825         ret = ieee80211_register_hw(hw);
826         if (ret) {
827                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
828                 goto err_queues;
829         }
830
831         if (!ath_is_world_regd(&sc->ah->ah_regulatory))
832                 regulatory_hint(hw->wiphy, sc->ah->ah_regulatory.alpha2);
833
834         ath5k_init_leds(sc);
835
836         return 0;
837 err_queues:
838         ath5k_txq_release(sc);
839 err_bhal:
840         ath5k_hw_release_tx_queue(ah, sc->bhalq);
841 err_desc:
842         ath5k_desc_free(sc, pdev);
843 err:
844         return ret;
845 }
846
847 static void
848 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
849 {
850         struct ath5k_softc *sc = hw->priv;
851
852         /*
853          * NB: the order of these is important:
854          * o call the 802.11 layer before detaching ath5k_hw to
855          *   insure callbacks into the driver to delete global
856          *   key cache entries can be handled
857          * o reclaim the tx queue data structures after calling
858          *   the 802.11 layer as we'll get called back to reclaim
859          *   node state and potentially want to use them
860          * o to cleanup the tx queues the hal is called, so detach
861          *   it last
862          * XXX: ??? detach ath5k_hw ???
863          * Other than that, it's straightforward...
864          */
865         ieee80211_unregister_hw(hw);
866         ath5k_desc_free(sc, pdev);
867         ath5k_txq_release(sc);
868         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
869         ath5k_unregister_leds(sc);
870
871         /*
872          * NB: can't reclaim these until after ieee80211_ifdetach
873          * returns because we'll get called back to reclaim node
874          * state and potentially want to use them.
875          */
876 }
877
878
879
880
881 /********************\
882 * Channel/mode setup *
883 \********************/
884
885 /*
886  * Convert IEEE channel number to MHz frequency.
887  */
888 static inline short
889 ath5k_ieee2mhz(short chan)
890 {
891         if (chan <= 14 || chan >= 27)
892                 return ieee80211chan2mhz(chan);
893         else
894                 return 2212 + chan * 20;
895 }
896
897 /*
898  * Returns true for the channel numbers used without all_channels modparam.
899  */
900 static bool ath5k_is_standard_channel(short chan)
901 {
902         return ((chan <= 14) ||
903                 /* UNII 1,2 */
904                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
905                 /* midband */
906                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
907                 /* UNII-3 */
908                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
909 }
910
911 static unsigned int
912 ath5k_copy_channels(struct ath5k_hw *ah,
913                 struct ieee80211_channel *channels,
914                 unsigned int mode,
915                 unsigned int max)
916 {
917         unsigned int i, count, size, chfreq, freq, ch;
918
919         if (!test_bit(mode, ah->ah_modes))
920                 return 0;
921
922         switch (mode) {
923         case AR5K_MODE_11A:
924         case AR5K_MODE_11A_TURBO:
925                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
926                 size = 220 ;
927                 chfreq = CHANNEL_5GHZ;
928                 break;
929         case AR5K_MODE_11B:
930         case AR5K_MODE_11G:
931         case AR5K_MODE_11G_TURBO:
932                 size = 26;
933                 chfreq = CHANNEL_2GHZ;
934                 break;
935         default:
936                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
937                 return 0;
938         }
939
940         for (i = 0, count = 0; i < size && max > 0; i++) {
941                 ch = i + 1 ;
942                 freq = ath5k_ieee2mhz(ch);
943
944                 /* Check if channel is supported by the chipset */
945                 if (!ath5k_channel_ok(ah, freq, chfreq))
946                         continue;
947
948                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
949                         continue;
950
951                 /* Write channel info and increment counter */
952                 channels[count].center_freq = freq;
953                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
954                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
955                 switch (mode) {
956                 case AR5K_MODE_11A:
957                 case AR5K_MODE_11G:
958                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
959                         break;
960                 case AR5K_MODE_11A_TURBO:
961                 case AR5K_MODE_11G_TURBO:
962                         channels[count].hw_value = chfreq |
963                                 CHANNEL_OFDM | CHANNEL_TURBO;
964                         break;
965                 case AR5K_MODE_11B:
966                         channels[count].hw_value = CHANNEL_B;
967                 }
968
969                 count++;
970                 max--;
971         }
972
973         return count;
974 }
975
976 static void
977 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
978 {
979         u8 i;
980
981         for (i = 0; i < AR5K_MAX_RATES; i++)
982                 sc->rate_idx[b->band][i] = -1;
983
984         for (i = 0; i < b->n_bitrates; i++) {
985                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
986                 if (b->bitrates[i].hw_value_short)
987                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
988         }
989 }
990
991 static int
992 ath5k_setup_bands(struct ieee80211_hw *hw)
993 {
994         struct ath5k_softc *sc = hw->priv;
995         struct ath5k_hw *ah = sc->ah;
996         struct ieee80211_supported_band *sband;
997         int max_c, count_c = 0;
998         int i;
999
1000         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
1001         max_c = ARRAY_SIZE(sc->channels);
1002
1003         /* 2GHz band */
1004         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
1005         sband->band = IEEE80211_BAND_2GHZ;
1006         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
1007
1008         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
1009                 /* G mode */
1010                 memcpy(sband->bitrates, &ath5k_rates[0],
1011                        sizeof(struct ieee80211_rate) * 12);
1012                 sband->n_bitrates = 12;
1013
1014                 sband->channels = sc->channels;
1015                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1016                                         AR5K_MODE_11G, max_c);
1017
1018                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1019                 count_c = sband->n_channels;
1020                 max_c -= count_c;
1021         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
1022                 /* B mode */
1023                 memcpy(sband->bitrates, &ath5k_rates[0],
1024                        sizeof(struct ieee80211_rate) * 4);
1025                 sband->n_bitrates = 4;
1026
1027                 /* 5211 only supports B rates and uses 4bit rate codes
1028                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
1029                  * fix them up here:
1030                  */
1031                 if (ah->ah_version == AR5K_AR5211) {
1032                         for (i = 0; i < 4; i++) {
1033                                 sband->bitrates[i].hw_value =
1034                                         sband->bitrates[i].hw_value & 0xF;
1035                                 sband->bitrates[i].hw_value_short =
1036                                         sband->bitrates[i].hw_value_short & 0xF;
1037                         }
1038                 }
1039
1040                 sband->channels = sc->channels;
1041                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1042                                         AR5K_MODE_11B, max_c);
1043
1044                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1045                 count_c = sband->n_channels;
1046                 max_c -= count_c;
1047         }
1048         ath5k_setup_rate_idx(sc, sband);
1049
1050         /* 5GHz band, A mode */
1051         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
1052                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
1053                 sband->band = IEEE80211_BAND_5GHZ;
1054                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
1055
1056                 memcpy(sband->bitrates, &ath5k_rates[4],
1057                        sizeof(struct ieee80211_rate) * 8);
1058                 sband->n_bitrates = 8;
1059
1060                 sband->channels = &sc->channels[count_c];
1061                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1062                                         AR5K_MODE_11A, max_c);
1063
1064                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
1065         }
1066         ath5k_setup_rate_idx(sc, sband);
1067
1068         ath5k_debug_dump_bands(sc);
1069
1070         return 0;
1071 }
1072
1073 /*
1074  * Set/change channels.  If the channel is really being changed,
1075  * it's done by reseting the chip.  To accomplish this we must
1076  * first cleanup any pending DMA, then restart stuff after a la
1077  * ath5k_init.
1078  *
1079  * Called with sc->lock.
1080  */
1081 static int
1082 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1083 {
1084         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1085                 sc->curchan->center_freq, chan->center_freq);
1086
1087         if (chan->center_freq != sc->curchan->center_freq ||
1088                 chan->hw_value != sc->curchan->hw_value) {
1089
1090                 /*
1091                  * To switch channels clear any pending DMA operations;
1092                  * wait long enough for the RX fifo to drain, reset the
1093                  * hardware at the new frequency, and then re-enable
1094                  * the relevant bits of the h/w.
1095                  */
1096                 return ath5k_reset(sc, chan);
1097         }
1098
1099         return 0;
1100 }
1101
1102 static void
1103 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1104 {
1105         sc->curmode = mode;
1106
1107         if (mode == AR5K_MODE_11A) {
1108                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1109         } else {
1110                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1111         }
1112 }
1113
1114 static void
1115 ath5k_mode_setup(struct ath5k_softc *sc)
1116 {
1117         struct ath5k_hw *ah = sc->ah;
1118         u32 rfilt;
1119
1120         ah->ah_op_mode = sc->opmode;
1121
1122         /* configure rx filter */
1123         rfilt = sc->filter_flags;
1124         ath5k_hw_set_rx_filter(ah, rfilt);
1125
1126         if (ath5k_hw_hasbssidmask(ah))
1127                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1128
1129         /* configure operational mode */
1130         ath5k_hw_set_opmode(ah);
1131
1132         ath5k_hw_set_mcast_filter(ah, 0, 0);
1133         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1134 }
1135
1136 static inline int
1137 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
1138 {
1139         int rix;
1140
1141         /* return base rate on errors */
1142         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
1143                         "hw_rix out of bounds: %x\n", hw_rix))
1144                 return 0;
1145
1146         rix = sc->rate_idx[sc->curband->band][hw_rix];
1147         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
1148                 rix = 0;
1149
1150         return rix;
1151 }
1152
1153 /***************\
1154 * Buffers setup *
1155 \***************/
1156
1157 static
1158 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
1159 {
1160         struct sk_buff *skb;
1161         unsigned int off;
1162
1163         /*
1164          * Allocate buffer with headroom_needed space for the
1165          * fake physical layer header at the start.
1166          */
1167         skb = dev_alloc_skb(sc->rxbufsize + sc->cachelsz - 1);
1168
1169         if (!skb) {
1170                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1171                                 sc->rxbufsize + sc->cachelsz - 1);
1172                 return NULL;
1173         }
1174         /*
1175          * Cache-line-align.  This is important (for the
1176          * 5210 at least) as not doing so causes bogus data
1177          * in rx'd frames.
1178          */
1179         off = ((unsigned long)skb->data) % sc->cachelsz;
1180         if (off != 0)
1181                 skb_reserve(skb, sc->cachelsz - off);
1182
1183         *skb_addr = pci_map_single(sc->pdev,
1184                 skb->data, sc->rxbufsize, PCI_DMA_FROMDEVICE);
1185         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
1186                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1187                 dev_kfree_skb(skb);
1188                 return NULL;
1189         }
1190         return skb;
1191 }
1192
1193 static int
1194 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1195 {
1196         struct ath5k_hw *ah = sc->ah;
1197         struct sk_buff *skb = bf->skb;
1198         struct ath5k_desc *ds;
1199
1200         if (!skb) {
1201                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
1202                 if (!skb)
1203                         return -ENOMEM;
1204                 bf->skb = skb;
1205         }
1206
1207         /*
1208          * Setup descriptors.  For receive we always terminate
1209          * the descriptor list with a self-linked entry so we'll
1210          * not get overrun under high load (as can happen with a
1211          * 5212 when ANI processing enables PHY error frames).
1212          *
1213          * To insure the last descriptor is self-linked we create
1214          * each descriptor as self-linked and add it to the end.  As
1215          * each additional descriptor is added the previous self-linked
1216          * entry is ``fixed'' naturally.  This should be safe even
1217          * if DMA is happening.  When processing RX interrupts we
1218          * never remove/process the last, self-linked, entry on the
1219          * descriptor list.  This insures the hardware always has
1220          * someplace to write a new frame.
1221          */
1222         ds = bf->desc;
1223         ds->ds_link = bf->daddr;        /* link to self */
1224         ds->ds_data = bf->skbaddr;
1225         ah->ah_setup_rx_desc(ah, ds,
1226                 skb_tailroom(skb),      /* buffer size */
1227                 0);
1228
1229         if (sc->rxlink != NULL)
1230                 *sc->rxlink = bf->daddr;
1231         sc->rxlink = &ds->ds_link;
1232         return 0;
1233 }
1234
1235 static int
1236 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
1237                   struct ath5k_txq *txq)
1238 {
1239         struct ath5k_hw *ah = sc->ah;
1240         struct ath5k_desc *ds = bf->desc;
1241         struct sk_buff *skb = bf->skb;
1242         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1243         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1244         struct ieee80211_rate *rate;
1245         unsigned int mrr_rate[3], mrr_tries[3];
1246         int i, ret;
1247         u16 hw_rate;
1248         u16 cts_rate = 0;
1249         u16 duration = 0;
1250         u8 rc_flags;
1251
1252         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1253
1254         /* XXX endianness */
1255         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1256                         PCI_DMA_TODEVICE);
1257
1258         rate = ieee80211_get_tx_rate(sc->hw, info);
1259
1260         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1261                 flags |= AR5K_TXDESC_NOACK;
1262
1263         rc_flags = info->control.rates[0].flags;
1264         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
1265                 rate->hw_value_short : rate->hw_value;
1266
1267         pktlen = skb->len;
1268
1269         /* FIXME: If we are in g mode and rate is a CCK rate
1270          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1271          * from tx power (value is in dB units already) */
1272         if (info->control.hw_key) {
1273                 keyidx = info->control.hw_key->hw_key_idx;
1274                 pktlen += info->control.hw_key->icv_len;
1275         }
1276         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1277                 flags |= AR5K_TXDESC_RTSENA;
1278                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1279                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
1280                         sc->vif, pktlen, info));
1281         }
1282         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1283                 flags |= AR5K_TXDESC_CTSENA;
1284                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1285                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
1286                         sc->vif, pktlen, info));
1287         }
1288         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1289                 ieee80211_get_hdrlen_from_skb(skb), AR5K_PKT_TYPE_NORMAL,
1290                 (sc->power_level * 2),
1291                 hw_rate,
1292                 info->control.rates[0].count, keyidx, ah->ah_tx_ant, flags,
1293                 cts_rate, duration);
1294         if (ret)
1295                 goto err_unmap;
1296
1297         memset(mrr_rate, 0, sizeof(mrr_rate));
1298         memset(mrr_tries, 0, sizeof(mrr_tries));
1299         for (i = 0; i < 3; i++) {
1300                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
1301                 if (!rate)
1302                         break;
1303
1304                 mrr_rate[i] = rate->hw_value;
1305                 mrr_tries[i] = info->control.rates[i + 1].count;
1306         }
1307
1308         ah->ah_setup_mrr_tx_desc(ah, ds,
1309                 mrr_rate[0], mrr_tries[0],
1310                 mrr_rate[1], mrr_tries[1],
1311                 mrr_rate[2], mrr_tries[2]);
1312
1313         ds->ds_link = 0;
1314         ds->ds_data = bf->skbaddr;
1315
1316         spin_lock_bh(&txq->lock);
1317         list_add_tail(&bf->list, &txq->q);
1318         sc->tx_stats[txq->qnum].len++;
1319         if (txq->link == NULL) /* is this first packet? */
1320                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
1321         else /* no, so only link it */
1322                 *txq->link = bf->daddr;
1323
1324         txq->link = &ds->ds_link;
1325         ath5k_hw_start_tx_dma(ah, txq->qnum);
1326         mmiowb();
1327         spin_unlock_bh(&txq->lock);
1328
1329         return 0;
1330 err_unmap:
1331         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1332         return ret;
1333 }
1334
1335 /*******************\
1336 * Descriptors setup *
1337 \*******************/
1338
1339 static int
1340 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1341 {
1342         struct ath5k_desc *ds;
1343         struct ath5k_buf *bf;
1344         dma_addr_t da;
1345         unsigned int i;
1346         int ret;
1347
1348         /* allocate descriptors */
1349         sc->desc_len = sizeof(struct ath5k_desc) *
1350                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1351         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1352         if (sc->desc == NULL) {
1353                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1354                 ret = -ENOMEM;
1355                 goto err;
1356         }
1357         ds = sc->desc;
1358         da = sc->desc_daddr;
1359         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1360                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1361
1362         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1363                         sizeof(struct ath5k_buf), GFP_KERNEL);
1364         if (bf == NULL) {
1365                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1366                 ret = -ENOMEM;
1367                 goto err_free;
1368         }
1369         sc->bufptr = bf;
1370
1371         INIT_LIST_HEAD(&sc->rxbuf);
1372         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1373                 bf->desc = ds;
1374                 bf->daddr = da;
1375                 list_add_tail(&bf->list, &sc->rxbuf);
1376         }
1377
1378         INIT_LIST_HEAD(&sc->txbuf);
1379         sc->txbuf_len = ATH_TXBUF;
1380         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1381                         da += sizeof(*ds)) {
1382                 bf->desc = ds;
1383                 bf->daddr = da;
1384                 list_add_tail(&bf->list, &sc->txbuf);
1385         }
1386
1387         /* beacon buffer */
1388         bf->desc = ds;
1389         bf->daddr = da;
1390         sc->bbuf = bf;
1391
1392         return 0;
1393 err_free:
1394         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1395 err:
1396         sc->desc = NULL;
1397         return ret;
1398 }
1399
1400 static void
1401 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1402 {
1403         struct ath5k_buf *bf;
1404
1405         ath5k_txbuf_free(sc, sc->bbuf);
1406         list_for_each_entry(bf, &sc->txbuf, list)
1407                 ath5k_txbuf_free(sc, bf);
1408         list_for_each_entry(bf, &sc->rxbuf, list)
1409                 ath5k_rxbuf_free(sc, bf);
1410
1411         /* Free memory associated with all descriptors */
1412         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1413
1414         kfree(sc->bufptr);
1415         sc->bufptr = NULL;
1416 }
1417
1418
1419
1420
1421
1422 /**************\
1423 * Queues setup *
1424 \**************/
1425
1426 static struct ath5k_txq *
1427 ath5k_txq_setup(struct ath5k_softc *sc,
1428                 int qtype, int subtype)
1429 {
1430         struct ath5k_hw *ah = sc->ah;
1431         struct ath5k_txq *txq;
1432         struct ath5k_txq_info qi = {
1433                 .tqi_subtype = subtype,
1434                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1435                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1436                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1437         };
1438         int qnum;
1439
1440         /*
1441          * Enable interrupts only for EOL and DESC conditions.
1442          * We mark tx descriptors to receive a DESC interrupt
1443          * when a tx queue gets deep; otherwise waiting for the
1444          * EOL to reap descriptors.  Note that this is done to
1445          * reduce interrupt load and this only defers reaping
1446          * descriptors, never transmitting frames.  Aside from
1447          * reducing interrupts this also permits more concurrency.
1448          * The only potential downside is if the tx queue backs
1449          * up in which case the top half of the kernel may backup
1450          * due to a lack of tx descriptors.
1451          */
1452         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1453                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1454         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1455         if (qnum < 0) {
1456                 /*
1457                  * NB: don't print a message, this happens
1458                  * normally on parts with too few tx queues
1459                  */
1460                 return ERR_PTR(qnum);
1461         }
1462         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1463                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1464                         qnum, ARRAY_SIZE(sc->txqs));
1465                 ath5k_hw_release_tx_queue(ah, qnum);
1466                 return ERR_PTR(-EINVAL);
1467         }
1468         txq = &sc->txqs[qnum];
1469         if (!txq->setup) {
1470                 txq->qnum = qnum;
1471                 txq->link = NULL;
1472                 INIT_LIST_HEAD(&txq->q);
1473                 spin_lock_init(&txq->lock);
1474                 txq->setup = true;
1475         }
1476         return &sc->txqs[qnum];
1477 }
1478
1479 static int
1480 ath5k_beaconq_setup(struct ath5k_hw *ah)
1481 {
1482         struct ath5k_txq_info qi = {
1483                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1484                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1485                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1486                 /* NB: for dynamic turbo, don't enable any other interrupts */
1487                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1488         };
1489
1490         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1491 }
1492
1493 static int
1494 ath5k_beaconq_config(struct ath5k_softc *sc)
1495 {
1496         struct ath5k_hw *ah = sc->ah;
1497         struct ath5k_txq_info qi;
1498         int ret;
1499
1500         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1501         if (ret)
1502                 return ret;
1503         if (sc->opmode == NL80211_IFTYPE_AP ||
1504                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1505                 /*
1506                  * Always burst out beacon and CAB traffic
1507                  * (aifs = cwmin = cwmax = 0)
1508                  */
1509                 qi.tqi_aifs = 0;
1510                 qi.tqi_cw_min = 0;
1511                 qi.tqi_cw_max = 0;
1512         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1513                 /*
1514                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1515                  */
1516                 qi.tqi_aifs = 0;
1517                 qi.tqi_cw_min = 0;
1518                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1519         }
1520
1521         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1522                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1523                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1524
1525         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1526         if (ret) {
1527                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1528                         "hardware queue!\n", __func__);
1529                 return ret;
1530         }
1531
1532         return ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */;
1533 }
1534
1535 static void
1536 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1537 {
1538         struct ath5k_buf *bf, *bf0;
1539
1540         /*
1541          * NB: this assumes output has been stopped and
1542          *     we do not need to block ath5k_tx_tasklet
1543          */
1544         spin_lock_bh(&txq->lock);
1545         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1546                 ath5k_debug_printtxbuf(sc, bf);
1547
1548                 ath5k_txbuf_free(sc, bf);
1549
1550                 spin_lock_bh(&sc->txbuflock);
1551                 sc->tx_stats[txq->qnum].len--;
1552                 list_move_tail(&bf->list, &sc->txbuf);
1553                 sc->txbuf_len++;
1554                 spin_unlock_bh(&sc->txbuflock);
1555         }
1556         txq->link = NULL;
1557         spin_unlock_bh(&txq->lock);
1558 }
1559
1560 /*
1561  * Drain the transmit queues and reclaim resources.
1562  */
1563 static void
1564 ath5k_txq_cleanup(struct ath5k_softc *sc)
1565 {
1566         struct ath5k_hw *ah = sc->ah;
1567         unsigned int i;
1568
1569         /* XXX return value */
1570         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1571                 /* don't touch the hardware if marked invalid */
1572                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1573                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1574                         ath5k_hw_get_txdp(ah, sc->bhalq));
1575                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1576                         if (sc->txqs[i].setup) {
1577                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1578                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1579                                         "link %p\n",
1580                                         sc->txqs[i].qnum,
1581                                         ath5k_hw_get_txdp(ah,
1582                                                         sc->txqs[i].qnum),
1583                                         sc->txqs[i].link);
1584                         }
1585         }
1586         ieee80211_wake_queues(sc->hw); /* XXX move to callers */
1587
1588         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1589                 if (sc->txqs[i].setup)
1590                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1591 }
1592
1593 static void
1594 ath5k_txq_release(struct ath5k_softc *sc)
1595 {
1596         struct ath5k_txq *txq = sc->txqs;
1597         unsigned int i;
1598
1599         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1600                 if (txq->setup) {
1601                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1602                         txq->setup = false;
1603                 }
1604 }
1605
1606
1607
1608
1609 /*************\
1610 * RX Handling *
1611 \*************/
1612
1613 /*
1614  * Enable the receive h/w following a reset.
1615  */
1616 static int
1617 ath5k_rx_start(struct ath5k_softc *sc)
1618 {
1619         struct ath5k_hw *ah = sc->ah;
1620         struct ath5k_buf *bf;
1621         int ret;
1622
1623         sc->rxbufsize = roundup(IEEE80211_MAX_LEN, sc->cachelsz);
1624
1625         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rxbufsize %u\n",
1626                 sc->cachelsz, sc->rxbufsize);
1627
1628         spin_lock_bh(&sc->rxbuflock);
1629         sc->rxlink = NULL;
1630         list_for_each_entry(bf, &sc->rxbuf, list) {
1631                 ret = ath5k_rxbuf_setup(sc, bf);
1632                 if (ret != 0) {
1633                         spin_unlock_bh(&sc->rxbuflock);
1634                         goto err;
1635                 }
1636         }
1637         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1638         ath5k_hw_set_rxdp(ah, bf->daddr);
1639         spin_unlock_bh(&sc->rxbuflock);
1640
1641         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1642         ath5k_mode_setup(sc);           /* set filters, etc. */
1643         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1644
1645         return 0;
1646 err:
1647         return ret;
1648 }
1649
1650 /*
1651  * Disable the receive h/w in preparation for a reset.
1652  */
1653 static void
1654 ath5k_rx_stop(struct ath5k_softc *sc)
1655 {
1656         struct ath5k_hw *ah = sc->ah;
1657
1658         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1659         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1660         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1661
1662         ath5k_debug_printrxbuffs(sc, ah);
1663
1664         sc->rxlink = NULL;              /* just in case */
1665 }
1666
1667 static unsigned int
1668 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1669                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1670 {
1671         struct ieee80211_hdr *hdr = (void *)skb->data;
1672         unsigned int keyix, hlen;
1673
1674         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1675                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1676                 return RX_FLAG_DECRYPTED;
1677
1678         /* Apparently when a default key is used to decrypt the packet
1679            the hw does not set the index used to decrypt.  In such cases
1680            get the index from the packet. */
1681         hlen = ieee80211_hdrlen(hdr->frame_control);
1682         if (ieee80211_has_protected(hdr->frame_control) &&
1683             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1684             skb->len >= hlen + 4) {
1685                 keyix = skb->data[hlen + 3] >> 6;
1686
1687                 if (test_bit(keyix, sc->keymap))
1688                         return RX_FLAG_DECRYPTED;
1689         }
1690
1691         return 0;
1692 }
1693
1694
1695 static void
1696 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1697                      struct ieee80211_rx_status *rxs)
1698 {
1699         u64 tsf, bc_tstamp;
1700         u32 hw_tu;
1701         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1702
1703         if (ieee80211_is_beacon(mgmt->frame_control) &&
1704             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1705             memcmp(mgmt->bssid, sc->ah->ah_bssid, ETH_ALEN) == 0) {
1706                 /*
1707                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1708                  * have updated the local TSF. We have to work around various
1709                  * hardware bugs, though...
1710                  */
1711                 tsf = ath5k_hw_get_tsf64(sc->ah);
1712                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1713                 hw_tu = TSF_TO_TU(tsf);
1714
1715                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1716                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1717                         (unsigned long long)bc_tstamp,
1718                         (unsigned long long)rxs->mactime,
1719                         (unsigned long long)(rxs->mactime - bc_tstamp),
1720                         (unsigned long long)tsf);
1721
1722                 /*
1723                  * Sometimes the HW will give us a wrong tstamp in the rx
1724                  * status, causing the timestamp extension to go wrong.
1725                  * (This seems to happen especially with beacon frames bigger
1726                  * than 78 byte (incl. FCS))
1727                  * But we know that the receive timestamp must be later than the
1728                  * timestamp of the beacon since HW must have synced to that.
1729                  *
1730                  * NOTE: here we assume mactime to be after the frame was
1731                  * received, not like mac80211 which defines it at the start.
1732                  */
1733                 if (bc_tstamp > rxs->mactime) {
1734                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1735                                 "fixing mactime from %llx to %llx\n",
1736                                 (unsigned long long)rxs->mactime,
1737                                 (unsigned long long)tsf);
1738                         rxs->mactime = tsf;
1739                 }
1740
1741                 /*
1742                  * Local TSF might have moved higher than our beacon timers,
1743                  * in that case we have to update them to continue sending
1744                  * beacons. This also takes care of synchronizing beacon sending
1745                  * times with other stations.
1746                  */
1747                 if (hw_tu >= sc->nexttbtt)
1748                         ath5k_beacon_update_timers(sc, bc_tstamp);
1749         }
1750 }
1751
1752 static void
1753 ath5k_tasklet_rx(unsigned long data)
1754 {
1755         struct ieee80211_rx_status rxs = {};
1756         struct ath5k_rx_status rs = {};
1757         struct sk_buff *skb, *next_skb;
1758         dma_addr_t next_skb_addr;
1759         struct ath5k_softc *sc = (void *)data;
1760         struct ath5k_buf *bf;
1761         struct ath5k_desc *ds;
1762         int ret;
1763         int hdrlen;
1764         int padsize;
1765
1766         spin_lock(&sc->rxbuflock);
1767         if (list_empty(&sc->rxbuf)) {
1768                 ATH5K_WARN(sc, "empty rx buf pool\n");
1769                 goto unlock;
1770         }
1771         do {
1772                 rxs.flag = 0;
1773
1774                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1775                 BUG_ON(bf->skb == NULL);
1776                 skb = bf->skb;
1777                 ds = bf->desc;
1778
1779                 /* bail if HW is still using self-linked descriptor */
1780                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1781                         break;
1782
1783                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1784                 if (unlikely(ret == -EINPROGRESS))
1785                         break;
1786                 else if (unlikely(ret)) {
1787                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1788                         spin_unlock(&sc->rxbuflock);
1789                         return;
1790                 }
1791
1792                 if (unlikely(rs.rs_more)) {
1793                         ATH5K_WARN(sc, "unsupported jumbo\n");
1794                         goto next;
1795                 }
1796
1797                 if (unlikely(rs.rs_status)) {
1798                         if (rs.rs_status & AR5K_RXERR_PHY)
1799                                 goto next;
1800                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1801                                 /*
1802                                  * Decrypt error.  If the error occurred
1803                                  * because there was no hardware key, then
1804                                  * let the frame through so the upper layers
1805                                  * can process it.  This is necessary for 5210
1806                                  * parts which have no way to setup a ``clear''
1807                                  * key cache entry.
1808                                  *
1809                                  * XXX do key cache faulting
1810                                  */
1811                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1812                                     !(rs.rs_status & AR5K_RXERR_CRC))
1813                                         goto accept;
1814                         }
1815                         if (rs.rs_status & AR5K_RXERR_MIC) {
1816                                 rxs.flag |= RX_FLAG_MMIC_ERROR;
1817                                 goto accept;
1818                         }
1819
1820                         /* let crypto-error packets fall through in MNTR */
1821                         if ((rs.rs_status &
1822                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1823                                         sc->opmode != NL80211_IFTYPE_MONITOR)
1824                                 goto next;
1825                 }
1826 accept:
1827                 next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1828
1829                 /*
1830                  * If we can't replace bf->skb with a new skb under memory
1831                  * pressure, just skip this packet
1832                  */
1833                 if (!next_skb)
1834                         goto next;
1835
1836                 pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
1837                                 PCI_DMA_FROMDEVICE);
1838                 skb_put(skb, rs.rs_datalen);
1839
1840                 /* The MAC header is padded to have 32-bit boundary if the
1841                  * packet payload is non-zero. The general calculation for
1842                  * padsize would take into account odd header lengths:
1843                  * padsize = (4 - hdrlen % 4) % 4; However, since only
1844                  * even-length headers are used, padding can only be 0 or 2
1845                  * bytes and we can optimize this a bit. In addition, we must
1846                  * not try to remove padding from short control frames that do
1847                  * not have payload. */
1848                 hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1849                 padsize = ath5k_pad_size(hdrlen);
1850                 if (padsize) {
1851                         memmove(skb->data + padsize, skb->data, hdrlen);
1852                         skb_pull(skb, padsize);
1853                 }
1854
1855                 /*
1856                  * always extend the mac timestamp, since this information is
1857                  * also needed for proper IBSS merging.
1858                  *
1859                  * XXX: it might be too late to do it here, since rs_tstamp is
1860                  * 15bit only. that means TSF extension has to be done within
1861                  * 32768usec (about 32ms). it might be necessary to move this to
1862                  * the interrupt handler, like it is done in madwifi.
1863                  *
1864                  * Unfortunately we don't know when the hardware takes the rx
1865                  * timestamp (beginning of phy frame, data frame, end of rx?).
1866                  * The only thing we know is that it is hardware specific...
1867                  * On AR5213 it seems the rx timestamp is at the end of the
1868                  * frame, but i'm not sure.
1869                  *
1870                  * NOTE: mac80211 defines mactime at the beginning of the first
1871                  * data symbol. Since we don't have any time references it's
1872                  * impossible to comply to that. This affects IBSS merge only
1873                  * right now, so it's not too bad...
1874                  */
1875                 rxs.mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
1876                 rxs.flag |= RX_FLAG_TSFT;
1877
1878                 rxs.freq = sc->curchan->center_freq;
1879                 rxs.band = sc->curband->band;
1880
1881                 rxs.noise = sc->ah->ah_noise_floor;
1882                 rxs.signal = rxs.noise + rs.rs_rssi;
1883
1884                 /* An rssi of 35 indicates you should be able use
1885                  * 54 Mbps reliably. A more elaborate scheme can be used
1886                  * here but it requires a map of SNR/throughput for each
1887                  * possible mode used */
1888                 rxs.qual = rs.rs_rssi * 100 / 35;
1889
1890                 /* rssi can be more than 35 though, anything above that
1891                  * should be considered at 100% */
1892                 if (rxs.qual > 100)
1893                         rxs.qual = 100;
1894
1895                 rxs.antenna = rs.rs_antenna;
1896                 rxs.rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
1897                 rxs.flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
1898
1899                 if (rxs.rate_idx >= 0 && rs.rs_rate ==
1900                     sc->curband->bitrates[rxs.rate_idx].hw_value_short)
1901                         rxs.flag |= RX_FLAG_SHORTPRE;
1902
1903                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1904
1905                 /* check beacons in IBSS mode */
1906                 if (sc->opmode == NL80211_IFTYPE_ADHOC)
1907                         ath5k_check_ibss_tsf(sc, skb, &rxs);
1908
1909                 memcpy(IEEE80211_SKB_RXCB(skb), &rxs, sizeof(rxs));
1910                 ieee80211_rx(sc->hw, skb);
1911
1912                 bf->skb = next_skb;
1913                 bf->skbaddr = next_skb_addr;
1914 next:
1915                 list_move_tail(&bf->list, &sc->rxbuf);
1916         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1917 unlock:
1918         spin_unlock(&sc->rxbuflock);
1919 }
1920
1921
1922
1923
1924 /*************\
1925 * TX Handling *
1926 \*************/
1927
1928 static void
1929 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1930 {
1931         struct ath5k_tx_status ts = {};
1932         struct ath5k_buf *bf, *bf0;
1933         struct ath5k_desc *ds;
1934         struct sk_buff *skb;
1935         struct ieee80211_tx_info *info;
1936         int i, ret;
1937
1938         spin_lock(&txq->lock);
1939         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1940                 ds = bf->desc;
1941
1942                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1943                 if (unlikely(ret == -EINPROGRESS))
1944                         break;
1945                 else if (unlikely(ret)) {
1946                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
1947                                 ret, txq->qnum);
1948                         break;
1949                 }
1950
1951                 skb = bf->skb;
1952                 info = IEEE80211_SKB_CB(skb);
1953                 bf->skb = NULL;
1954
1955                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1956                                 PCI_DMA_TODEVICE);
1957
1958                 ieee80211_tx_info_clear_status(info);
1959                 for (i = 0; i < 4; i++) {
1960                         struct ieee80211_tx_rate *r =
1961                                 &info->status.rates[i];
1962
1963                         if (ts.ts_rate[i]) {
1964                                 r->idx = ath5k_hw_to_driver_rix(sc, ts.ts_rate[i]);
1965                                 r->count = ts.ts_retry[i];
1966                         } else {
1967                                 r->idx = -1;
1968                                 r->count = 0;
1969                         }
1970                 }
1971
1972                 /* count the successful attempt as well */
1973                 info->status.rates[ts.ts_final_idx].count++;
1974
1975                 if (unlikely(ts.ts_status)) {
1976                         sc->ll_stats.dot11ACKFailureCount++;
1977                         if (ts.ts_status & AR5K_TXERR_FILT)
1978                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
1979                 } else {
1980                         info->flags |= IEEE80211_TX_STAT_ACK;
1981                         info->status.ack_signal = ts.ts_rssi;
1982                 }
1983
1984                 ieee80211_tx_status(sc->hw, skb);
1985                 sc->tx_stats[txq->qnum].count++;
1986
1987                 spin_lock(&sc->txbuflock);
1988                 sc->tx_stats[txq->qnum].len--;
1989                 list_move_tail(&bf->list, &sc->txbuf);
1990                 sc->txbuf_len++;
1991                 spin_unlock(&sc->txbuflock);
1992         }
1993         if (likely(list_empty(&txq->q)))
1994                 txq->link = NULL;
1995         spin_unlock(&txq->lock);
1996         if (sc->txbuf_len > ATH_TXBUF / 5)
1997                 ieee80211_wake_queues(sc->hw);
1998 }
1999
2000 static void
2001 ath5k_tasklet_tx(unsigned long data)
2002 {
2003         int i;
2004         struct ath5k_softc *sc = (void *)data;
2005
2006         for (i=0; i < AR5K_NUM_TX_QUEUES; i++)
2007                 if (sc->txqs[i].setup && (sc->ah->ah_txq_isr & BIT(i)))
2008                         ath5k_tx_processq(sc, &sc->txqs[i]);
2009 }
2010
2011
2012 /*****************\
2013 * Beacon handling *
2014 \*****************/
2015
2016 /*
2017  * Setup the beacon frame for transmit.
2018  */
2019 static int
2020 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
2021 {
2022         struct sk_buff *skb = bf->skb;
2023         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2024         struct ath5k_hw *ah = sc->ah;
2025         struct ath5k_desc *ds;
2026         int ret = 0;
2027         u8 antenna;
2028         u32 flags;
2029
2030         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
2031                         PCI_DMA_TODEVICE);
2032         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
2033                         "skbaddr %llx\n", skb, skb->data, skb->len,
2034                         (unsigned long long)bf->skbaddr);
2035         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
2036                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
2037                 return -EIO;
2038         }
2039
2040         ds = bf->desc;
2041         antenna = ah->ah_tx_ant;
2042
2043         flags = AR5K_TXDESC_NOACK;
2044         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
2045                 ds->ds_link = bf->daddr;        /* self-linked */
2046                 flags |= AR5K_TXDESC_VEOL;
2047         } else
2048                 ds->ds_link = 0;
2049
2050         /*
2051          * If we use multiple antennas on AP and use
2052          * the Sectored AP scenario, switch antenna every
2053          * 4 beacons to make sure everybody hears our AP.
2054          * When a client tries to associate, hw will keep
2055          * track of the tx antenna to be used for this client
2056          * automaticaly, based on ACKed packets.
2057          *
2058          * Note: AP still listens and transmits RTS on the
2059          * default antenna which is supposed to be an omni.
2060          *
2061          * Note2: On sectored scenarios it's possible to have
2062          * multiple antennas (1omni -the default- and 14 sectors)
2063          * so if we choose to actually support this mode we need
2064          * to allow user to set how many antennas we have and tweak
2065          * the code below to send beacons on all of them.
2066          */
2067         if (ah->ah_ant_mode == AR5K_ANTMODE_SECTOR_AP)
2068                 antenna = sc->bsent & 4 ? 2 : 1;
2069
2070
2071         /* FIXME: If we are in g mode and rate is a CCK rate
2072          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
2073          * from tx power (value is in dB units already) */
2074         ds->ds_data = bf->skbaddr;
2075         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
2076                         ieee80211_get_hdrlen_from_skb(skb),
2077                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
2078                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
2079                         1, AR5K_TXKEYIX_INVALID,
2080                         antenna, flags, 0, 0);
2081         if (ret)
2082                 goto err_unmap;
2083
2084         return 0;
2085 err_unmap:
2086         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2087         return ret;
2088 }
2089
2090 /*
2091  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2092  * frame contents are done as needed and the slot time is
2093  * also adjusted based on current state.
2094  *
2095  * This is called from software irq context (beacontq or restq
2096  * tasklets) or user context from ath5k_beacon_config.
2097  */
2098 static void
2099 ath5k_beacon_send(struct ath5k_softc *sc)
2100 {
2101         struct ath5k_buf *bf = sc->bbuf;
2102         struct ath5k_hw *ah = sc->ah;
2103         struct sk_buff *skb;
2104
2105         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2106
2107         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
2108                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
2109                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2110                 return;
2111         }
2112         /*
2113          * Check if the previous beacon has gone out.  If
2114          * not don't don't try to post another, skip this
2115          * period and wait for the next.  Missed beacons
2116          * indicate a problem and should not occur.  If we
2117          * miss too many consecutive beacons reset the device.
2118          */
2119         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2120                 sc->bmisscount++;
2121                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2122                         "missed %u consecutive beacons\n", sc->bmisscount);
2123                 if (sc->bmisscount > 10) {      /* NB: 10 is a guess */
2124                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2125                                 "stuck beacon time (%u missed)\n",
2126                                 sc->bmisscount);
2127                         tasklet_schedule(&sc->restq);
2128                 }
2129                 return;
2130         }
2131         if (unlikely(sc->bmisscount != 0)) {
2132                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2133                         "resume beacon xmit after %u misses\n",
2134                         sc->bmisscount);
2135                 sc->bmisscount = 0;
2136         }
2137
2138         /*
2139          * Stop any current dma and put the new frame on the queue.
2140          * This should never fail since we check above that no frames
2141          * are still pending on the queue.
2142          */
2143         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2144                 ATH5K_WARN(sc, "beacon queue %u didn't start/stop ?\n", sc->bhalq);
2145                 /* NB: hw still stops DMA, so proceed */
2146         }
2147
2148         /* refresh the beacon for AP mode */
2149         if (sc->opmode == NL80211_IFTYPE_AP)
2150                 ath5k_beacon_update(sc->hw, sc->vif);
2151
2152         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
2153         ath5k_hw_start_tx_dma(ah, sc->bhalq);
2154         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2155                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2156
2157         skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2158         while (skb) {
2159                 ath5k_tx_queue(sc->hw, skb, sc->cabq);
2160                 skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2161         }
2162
2163         sc->bsent++;
2164 }
2165
2166
2167 /**
2168  * ath5k_beacon_update_timers - update beacon timers
2169  *
2170  * @sc: struct ath5k_softc pointer we are operating on
2171  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2172  *          beacon timer update based on the current HW TSF.
2173  *
2174  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2175  * of a received beacon or the current local hardware TSF and write it to the
2176  * beacon timer registers.
2177  *
2178  * This is called in a variety of situations, e.g. when a beacon is received,
2179  * when a TSF update has been detected, but also when an new IBSS is created or
2180  * when we otherwise know we have to update the timers, but we keep it in this
2181  * function to have it all together in one place.
2182  */
2183 static void
2184 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2185 {
2186         struct ath5k_hw *ah = sc->ah;
2187         u32 nexttbtt, intval, hw_tu, bc_tu;
2188         u64 hw_tsf;
2189
2190         intval = sc->bintval & AR5K_BEACON_PERIOD;
2191         if (WARN_ON(!intval))
2192                 return;
2193
2194         /* beacon TSF converted to TU */
2195         bc_tu = TSF_TO_TU(bc_tsf);
2196
2197         /* current TSF converted to TU */
2198         hw_tsf = ath5k_hw_get_tsf64(ah);
2199         hw_tu = TSF_TO_TU(hw_tsf);
2200
2201 #define FUDGE 3
2202         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2203         if (bc_tsf == -1) {
2204                 /*
2205                  * no beacons received, called internally.
2206                  * just need to refresh timers based on HW TSF.
2207                  */
2208                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2209         } else if (bc_tsf == 0) {
2210                 /*
2211                  * no beacon received, probably called by ath5k_reset_tsf().
2212                  * reset TSF to start with 0.
2213                  */
2214                 nexttbtt = intval;
2215                 intval |= AR5K_BEACON_RESET_TSF;
2216         } else if (bc_tsf > hw_tsf) {
2217                 /*
2218                  * beacon received, SW merge happend but HW TSF not yet updated.
2219                  * not possible to reconfigure timers yet, but next time we
2220                  * receive a beacon with the same BSSID, the hardware will
2221                  * automatically update the TSF and then we need to reconfigure
2222                  * the timers.
2223                  */
2224                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2225                         "need to wait for HW TSF sync\n");
2226                 return;
2227         } else {
2228                 /*
2229                  * most important case for beacon synchronization between STA.
2230                  *
2231                  * beacon received and HW TSF has been already updated by HW.
2232                  * update next TBTT based on the TSF of the beacon, but make
2233                  * sure it is ahead of our local TSF timer.
2234                  */
2235                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2236         }
2237 #undef FUDGE
2238
2239         sc->nexttbtt = nexttbtt;
2240
2241         intval |= AR5K_BEACON_ENA;
2242         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2243
2244         /*
2245          * debugging output last in order to preserve the time critical aspect
2246          * of this function
2247          */
2248         if (bc_tsf == -1)
2249                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2250                         "reconfigured timers based on HW TSF\n");
2251         else if (bc_tsf == 0)
2252                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2253                         "reset HW TSF and timers\n");
2254         else
2255                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2256                         "updated timers based on beacon TSF\n");
2257
2258         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2259                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2260                           (unsigned long long) bc_tsf,
2261                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2262         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2263                 intval & AR5K_BEACON_PERIOD,
2264                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2265                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2266 }
2267
2268
2269 /**
2270  * ath5k_beacon_config - Configure the beacon queues and interrupts
2271  *
2272  * @sc: struct ath5k_softc pointer we are operating on
2273  *
2274  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2275  * interrupts to detect TSF updates only.
2276  */
2277 static void
2278 ath5k_beacon_config(struct ath5k_softc *sc)
2279 {
2280         struct ath5k_hw *ah = sc->ah;
2281         unsigned long flags;
2282
2283         spin_lock_irqsave(&sc->block, flags);
2284         sc->bmisscount = 0;
2285         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2286
2287         if (sc->enable_beacon) {
2288                 /*
2289                  * In IBSS mode we use a self-linked tx descriptor and let the
2290                  * hardware send the beacons automatically. We have to load it
2291                  * only once here.
2292                  * We use the SWBA interrupt only to keep track of the beacon
2293                  * timers in order to detect automatic TSF updates.
2294                  */
2295                 ath5k_beaconq_config(sc);
2296
2297                 sc->imask |= AR5K_INT_SWBA;
2298
2299                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2300                         if (ath5k_hw_hasveol(ah))
2301                                 ath5k_beacon_send(sc);
2302                 } else
2303                         ath5k_beacon_update_timers(sc, -1);
2304         } else {
2305                 ath5k_hw_stop_tx_dma(sc->ah, sc->bhalq);
2306         }
2307
2308         ath5k_hw_set_imr(ah, sc->imask);
2309         mmiowb();
2310         spin_unlock_irqrestore(&sc->block, flags);
2311 }
2312
2313 static void ath5k_tasklet_beacon(unsigned long data)
2314 {
2315         struct ath5k_softc *sc = (struct ath5k_softc *) data;
2316
2317         /*
2318          * Software beacon alert--time to send a beacon.
2319          *
2320          * In IBSS mode we use this interrupt just to
2321          * keep track of the next TBTT (target beacon
2322          * transmission time) in order to detect wether
2323          * automatic TSF updates happened.
2324          */
2325         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2326                 /* XXX: only if VEOL suppported */
2327                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
2328                 sc->nexttbtt += sc->bintval;
2329                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2330                                 "SWBA nexttbtt: %x hw_tu: %x "
2331                                 "TSF: %llx\n",
2332                                 sc->nexttbtt,
2333                                 TSF_TO_TU(tsf),
2334                                 (unsigned long long) tsf);
2335         } else {
2336                 spin_lock(&sc->block);
2337                 ath5k_beacon_send(sc);
2338                 spin_unlock(&sc->block);
2339         }
2340 }
2341
2342
2343 /********************\
2344 * Interrupt handling *
2345 \********************/
2346
2347 static int
2348 ath5k_init(struct ath5k_softc *sc)
2349 {
2350         struct ath5k_hw *ah = sc->ah;
2351         int ret, i;
2352
2353         mutex_lock(&sc->lock);
2354
2355         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2356
2357         /*
2358          * Stop anything previously setup.  This is safe
2359          * no matter this is the first time through or not.
2360          */
2361         ath5k_stop_locked(sc);
2362
2363         /*
2364          * The basic interface to setting the hardware in a good
2365          * state is ``reset''.  On return the hardware is known to
2366          * be powered up and with interrupts disabled.  This must
2367          * be followed by initialization of the appropriate bits
2368          * and then setup of the interrupt mask.
2369          */
2370         sc->curchan = sc->hw->conf.channel;
2371         sc->curband = &sc->sbands[sc->curchan->band];
2372         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2373                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2374                 AR5K_INT_FATAL | AR5K_INT_GLOBAL;
2375         ret = ath5k_reset(sc, NULL);
2376         if (ret)
2377                 goto done;
2378
2379         ath5k_rfkill_hw_start(ah);
2380
2381         /*
2382          * Reset the key cache since some parts do not reset the
2383          * contents on initial power up or resume from suspend.
2384          */
2385         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
2386                 ath5k_hw_reset_key(ah, i);
2387
2388         /* Set ack to be sent at low bit-rates */
2389         ath5k_hw_set_ack_bitrate_high(ah, false);
2390
2391         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2392                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2393
2394         ret = 0;
2395 done:
2396         mmiowb();
2397         mutex_unlock(&sc->lock);
2398         return ret;
2399 }
2400
2401 static int
2402 ath5k_stop_locked(struct ath5k_softc *sc)
2403 {
2404         struct ath5k_hw *ah = sc->ah;
2405
2406         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2407                         test_bit(ATH_STAT_INVALID, sc->status));
2408
2409         /*
2410          * Shutdown the hardware and driver:
2411          *    stop output from above
2412          *    disable interrupts
2413          *    turn off timers
2414          *    turn off the radio
2415          *    clear transmit machinery
2416          *    clear receive machinery
2417          *    drain and release tx queues
2418          *    reclaim beacon resources
2419          *    power down hardware
2420          *
2421          * Note that some of this work is not possible if the
2422          * hardware is gone (invalid).
2423          */
2424         ieee80211_stop_queues(sc->hw);
2425
2426         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2427                 ath5k_led_off(sc);
2428                 ath5k_hw_set_imr(ah, 0);
2429                 synchronize_irq(sc->pdev->irq);
2430         }
2431         ath5k_txq_cleanup(sc);
2432         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2433                 ath5k_rx_stop(sc);
2434                 ath5k_hw_phy_disable(ah);
2435         } else
2436                 sc->rxlink = NULL;
2437
2438         return 0;
2439 }
2440
2441 /*
2442  * Stop the device, grabbing the top-level lock to protect
2443  * against concurrent entry through ath5k_init (which can happen
2444  * if another thread does a system call and the thread doing the
2445  * stop is preempted).
2446  */
2447 static int
2448 ath5k_stop_hw(struct ath5k_softc *sc)
2449 {
2450         int ret;
2451
2452         mutex_lock(&sc->lock);
2453         ret = ath5k_stop_locked(sc);
2454         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2455                 /*
2456                  * Set the chip in full sleep mode.  Note that we are
2457                  * careful to do this only when bringing the interface
2458                  * completely to a stop.  When the chip is in this state
2459                  * it must be carefully woken up or references to
2460                  * registers in the PCI clock domain may freeze the bus
2461                  * (and system).  This varies by chip and is mostly an
2462                  * issue with newer parts that go to sleep more quickly.
2463                  */
2464                 if (sc->ah->ah_mac_srev >= 0x78) {
2465                         /*
2466                          * XXX
2467                          * don't put newer MAC revisions > 7.8 to sleep because
2468                          * of the above mentioned problems
2469                          */
2470                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mac version > 7.8, "
2471                                 "not putting device to sleep\n");
2472                 } else {
2473                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2474                                 "putting device to full sleep\n");
2475                         ath5k_hw_set_power(sc->ah, AR5K_PM_FULL_SLEEP, true, 0);
2476                 }
2477         }
2478         ath5k_txbuf_free(sc, sc->bbuf);
2479
2480         mmiowb();
2481         mutex_unlock(&sc->lock);
2482
2483         del_timer_sync(&sc->calib_tim);
2484         tasklet_kill(&sc->rxtq);
2485         tasklet_kill(&sc->txtq);
2486         tasklet_kill(&sc->restq);
2487         tasklet_kill(&sc->beacontq);
2488
2489         ath5k_rfkill_hw_stop(sc->ah);
2490
2491         return ret;
2492 }
2493
2494 static irqreturn_t
2495 ath5k_intr(int irq, void *dev_id)
2496 {
2497         struct ath5k_softc *sc = dev_id;
2498         struct ath5k_hw *ah = sc->ah;
2499         enum ath5k_int status;
2500         unsigned int counter = 1000;
2501
2502         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2503                                 !ath5k_hw_is_intr_pending(ah)))
2504                 return IRQ_NONE;
2505
2506         do {
2507                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2508                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2509                                 status, sc->imask);
2510                 if (unlikely(status & AR5K_INT_FATAL)) {
2511                         /*
2512                          * Fatal errors are unrecoverable.
2513                          * Typically these are caused by DMA errors.
2514                          */
2515                         tasklet_schedule(&sc->restq);
2516                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2517                         tasklet_schedule(&sc->restq);
2518                 } else {
2519                         if (status & AR5K_INT_SWBA) {
2520                                 tasklet_hi_schedule(&sc->beacontq);
2521                         }
2522                         if (status & AR5K_INT_RXEOL) {
2523                                 /*
2524                                 * NB: the hardware should re-read the link when
2525                                 *     RXE bit is written, but it doesn't work at
2526                                 *     least on older hardware revs.
2527                                 */
2528                                 sc->rxlink = NULL;
2529                         }
2530                         if (status & AR5K_INT_TXURN) {
2531                                 /* bump tx trigger level */
2532                                 ath5k_hw_update_tx_triglevel(ah, true);
2533                         }
2534                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2535                                 tasklet_schedule(&sc->rxtq);
2536                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2537                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2538                                 tasklet_schedule(&sc->txtq);
2539                         if (status & AR5K_INT_BMISS) {
2540                                 /* TODO */
2541                         }
2542                         if (status & AR5K_INT_MIB) {
2543                                 /*
2544                                  * These stats are also used for ANI i think
2545                                  * so how about updating them more often ?
2546                                  */
2547                                 ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2548                         }
2549                         if (status & AR5K_INT_GPIO)
2550                                 tasklet_schedule(&sc->rf_kill.toggleq);
2551
2552                 }
2553         } while (ath5k_hw_is_intr_pending(ah) && --counter > 0);
2554
2555         if (unlikely(!counter))
2556                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2557
2558         return IRQ_HANDLED;
2559 }
2560
2561 static void
2562 ath5k_tasklet_reset(unsigned long data)
2563 {
2564         struct ath5k_softc *sc = (void *)data;
2565
2566         ath5k_reset_wake(sc);
2567 }
2568
2569 /*
2570  * Periodically recalibrate the PHY to account
2571  * for temperature/environment changes.
2572  */
2573 static void
2574 ath5k_calibrate(unsigned long data)
2575 {
2576         struct ath5k_softc *sc = (void *)data;
2577         struct ath5k_hw *ah = sc->ah;
2578
2579         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2580                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2581                 sc->curchan->hw_value);
2582
2583         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2584                 /*
2585                  * Rfgain is out of bounds, reset the chip
2586                  * to load new gain values.
2587                  */
2588                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2589                 ath5k_reset_wake(sc);
2590         }
2591         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2592                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2593                         ieee80211_frequency_to_channel(
2594                                 sc->curchan->center_freq));
2595
2596         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2597                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2598 }
2599
2600
2601 /********************\
2602 * Mac80211 functions *
2603 \********************/
2604
2605 static int
2606 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2607 {
2608         struct ath5k_softc *sc = hw->priv;
2609
2610         return ath5k_tx_queue(hw, skb, sc->txq);
2611 }
2612
2613 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
2614                           struct ath5k_txq *txq)
2615 {
2616         struct ath5k_softc *sc = hw->priv;
2617         struct ath5k_buf *bf;
2618         unsigned long flags;
2619         int hdrlen;
2620         int padsize;
2621
2622         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2623
2624         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2625                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2626
2627         /*
2628          * the hardware expects the header padded to 4 byte boundaries
2629          * if this is not the case we add the padding after the header
2630          */
2631         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2632         padsize = ath5k_pad_size(hdrlen);
2633         if (padsize) {
2634
2635                 if (skb_headroom(skb) < padsize) {
2636                         ATH5K_ERR(sc, "tx hdrlen not %%4: %d not enough"
2637                                   " headroom to pad %d\n", hdrlen, padsize);
2638                         goto drop_packet;
2639                 }
2640                 skb_push(skb, padsize);
2641                 memmove(skb->data, skb->data+padsize, hdrlen);
2642         }
2643
2644         spin_lock_irqsave(&sc->txbuflock, flags);
2645         if (list_empty(&sc->txbuf)) {
2646                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2647                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2648                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2649                 goto drop_packet;
2650         }
2651         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2652         list_del(&bf->list);
2653         sc->txbuf_len--;
2654         if (list_empty(&sc->txbuf))
2655                 ieee80211_stop_queues(hw);
2656         spin_unlock_irqrestore(&sc->txbuflock, flags);
2657
2658         bf->skb = skb;
2659
2660         if (ath5k_txbuf_setup(sc, bf, txq)) {
2661                 bf->skb = NULL;
2662                 spin_lock_irqsave(&sc->txbuflock, flags);
2663                 list_add_tail(&bf->list, &sc->txbuf);
2664                 sc->txbuf_len++;
2665                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2666                 goto drop_packet;
2667         }
2668         return NETDEV_TX_OK;
2669
2670 drop_packet:
2671         dev_kfree_skb_any(skb);
2672         return NETDEV_TX_OK;
2673 }
2674
2675 /*
2676  * Reset the hardware.  If chan is not NULL, then also pause rx/tx
2677  * and change to the given channel.
2678  */
2679 static int
2680 ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan)
2681 {
2682         struct ath5k_hw *ah = sc->ah;
2683         int ret;
2684
2685         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2686
2687         if (chan) {
2688                 ath5k_hw_set_imr(ah, 0);
2689                 ath5k_txq_cleanup(sc);
2690                 ath5k_rx_stop(sc);
2691
2692                 sc->curchan = chan;
2693                 sc->curband = &sc->sbands[chan->band];
2694         }
2695         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, chan != NULL);
2696         if (ret) {
2697                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2698                 goto err;
2699         }
2700
2701         ret = ath5k_rx_start(sc);
2702         if (ret) {
2703                 ATH5K_ERR(sc, "can't start recv logic\n");
2704                 goto err;
2705         }
2706
2707         /*
2708          * Change channels and update the h/w rate map if we're switching;
2709          * e.g. 11a to 11b/g.
2710          *
2711          * We may be doing a reset in response to an ioctl that changes the
2712          * channel so update any state that might change as a result.
2713          *
2714          * XXX needed?
2715          */
2716 /*      ath5k_chan_change(sc, c); */
2717
2718         ath5k_beacon_config(sc);
2719         /* intrs are enabled by ath5k_beacon_config */
2720
2721         return 0;
2722 err:
2723         return ret;
2724 }
2725
2726 static int
2727 ath5k_reset_wake(struct ath5k_softc *sc)
2728 {
2729         int ret;
2730
2731         ret = ath5k_reset(sc, sc->curchan);
2732         if (!ret)
2733                 ieee80211_wake_queues(sc->hw);
2734
2735         return ret;
2736 }
2737
2738 static int ath5k_start(struct ieee80211_hw *hw)
2739 {
2740         return ath5k_init(hw->priv);
2741 }
2742
2743 static void ath5k_stop(struct ieee80211_hw *hw)
2744 {
2745         ath5k_stop_hw(hw->priv);
2746 }
2747
2748 static int ath5k_add_interface(struct ieee80211_hw *hw,
2749                 struct ieee80211_if_init_conf *conf)
2750 {
2751         struct ath5k_softc *sc = hw->priv;
2752         int ret;
2753
2754         mutex_lock(&sc->lock);
2755         if (sc->vif) {
2756                 ret = 0;
2757                 goto end;
2758         }
2759
2760         sc->vif = conf->vif;
2761
2762         switch (conf->type) {
2763         case NL80211_IFTYPE_AP:
2764         case NL80211_IFTYPE_STATION:
2765         case NL80211_IFTYPE_ADHOC:
2766         case NL80211_IFTYPE_MESH_POINT:
2767         case NL80211_IFTYPE_MONITOR:
2768                 sc->opmode = conf->type;
2769                 break;
2770         default:
2771                 ret = -EOPNOTSUPP;
2772                 goto end;
2773         }
2774
2775         ath5k_hw_set_lladdr(sc->ah, conf->mac_addr);
2776         ath5k_mode_setup(sc);
2777
2778         ret = 0;
2779 end:
2780         mutex_unlock(&sc->lock);
2781         return ret;
2782 }
2783
2784 static void
2785 ath5k_remove_interface(struct ieee80211_hw *hw,
2786                         struct ieee80211_if_init_conf *conf)
2787 {
2788         struct ath5k_softc *sc = hw->priv;
2789         u8 mac[ETH_ALEN] = {};
2790
2791         mutex_lock(&sc->lock);
2792         if (sc->vif != conf->vif)
2793                 goto end;
2794
2795         ath5k_hw_set_lladdr(sc->ah, mac);
2796         sc->vif = NULL;
2797 end:
2798         mutex_unlock(&sc->lock);
2799 }
2800
2801 /*
2802  * TODO: Phy disable/diversity etc
2803  */
2804 static int
2805 ath5k_config(struct ieee80211_hw *hw, u32 changed)
2806 {
2807         struct ath5k_softc *sc = hw->priv;
2808         struct ath5k_hw *ah = sc->ah;
2809         struct ieee80211_conf *conf = &hw->conf;
2810         int ret = 0;
2811
2812         mutex_lock(&sc->lock);
2813
2814         ret = ath5k_chan_set(sc, conf->channel);
2815         if (ret < 0)
2816                 goto unlock;
2817
2818         if ((changed & IEEE80211_CONF_CHANGE_POWER) &&
2819         (sc->power_level != conf->power_level)) {
2820                 sc->power_level = conf->power_level;
2821
2822                 /* Half dB steps */
2823                 ath5k_hw_set_txpower_limit(ah, (conf->power_level * 2));
2824         }
2825
2826         /* TODO:
2827          * 1) Move this on config_interface and handle each case
2828          * separately eg. when we have only one STA vif, use
2829          * AR5K_ANTMODE_SINGLE_AP
2830          *
2831          * 2) Allow the user to change antenna mode eg. when only
2832          * one antenna is present
2833          *
2834          * 3) Allow the user to set default/tx antenna when possible
2835          *
2836          * 4) Default mode should handle 90% of the cases, together
2837          * with fixed a/b and single AP modes we should be able to
2838          * handle 99%. Sectored modes are extreme cases and i still
2839          * haven't found a usage for them. If we decide to support them,
2840          * then we must allow the user to set how many tx antennas we
2841          * have available
2842          */
2843         ath5k_hw_set_antenna_mode(ah, AR5K_ANTMODE_DEFAULT);
2844
2845 unlock:
2846         mutex_unlock(&sc->lock);
2847         return ret;
2848 }
2849
2850 #define SUPPORTED_FIF_FLAGS \
2851         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
2852         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
2853         FIF_BCN_PRBRESP_PROMISC
2854 /*
2855  * o always accept unicast, broadcast, and multicast traffic
2856  * o multicast traffic for all BSSIDs will be enabled if mac80211
2857  *   says it should be
2858  * o maintain current state of phy ofdm or phy cck error reception.
2859  *   If the hardware detects any of these type of errors then
2860  *   ath5k_hw_get_rx_filter() will pass to us the respective
2861  *   hardware filters to be able to receive these type of frames.
2862  * o probe request frames are accepted only when operating in
2863  *   hostap, adhoc, or monitor modes
2864  * o enable promiscuous mode according to the interface state
2865  * o accept beacons:
2866  *   - when operating in adhoc mode so the 802.11 layer creates
2867  *     node table entries for peers,
2868  *   - when operating in station mode for collecting rssi data when
2869  *     the station is otherwise quiet, or
2870  *   - when scanning
2871  */
2872 static void ath5k_configure_filter(struct ieee80211_hw *hw,
2873                 unsigned int changed_flags,
2874                 unsigned int *new_flags,
2875                 int mc_count, struct dev_mc_list *mclist)
2876 {
2877         struct ath5k_softc *sc = hw->priv;
2878         struct ath5k_hw *ah = sc->ah;
2879         u32 mfilt[2], val, rfilt;
2880         u8 pos;
2881         int i;
2882
2883         mfilt[0] = 0;
2884         mfilt[1] = 0;
2885
2886         /* Only deal with supported flags */
2887         changed_flags &= SUPPORTED_FIF_FLAGS;
2888         *new_flags &= SUPPORTED_FIF_FLAGS;
2889
2890         /* If HW detects any phy or radar errors, leave those filters on.
2891          * Also, always enable Unicast, Broadcasts and Multicast
2892          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
2893         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
2894                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
2895                 AR5K_RX_FILTER_MCAST);
2896
2897         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
2898                 if (*new_flags & FIF_PROMISC_IN_BSS) {
2899                         rfilt |= AR5K_RX_FILTER_PROM;
2900                         __set_bit(ATH_STAT_PROMISC, sc->status);
2901                 } else {
2902                         __clear_bit(ATH_STAT_PROMISC, sc->status);
2903                 }
2904         }
2905
2906         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
2907         if (*new_flags & FIF_ALLMULTI) {
2908                 mfilt[0] =  ~0;
2909                 mfilt[1] =  ~0;
2910         } else {
2911                 for (i = 0; i < mc_count; i++) {
2912                         if (!mclist)
2913                                 break;
2914                         /* calculate XOR of eight 6-bit values */
2915                         val = get_unaligned_le32(mclist->dmi_addr + 0);
2916                         pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2917                         val = get_unaligned_le32(mclist->dmi_addr + 3);
2918                         pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2919                         pos &= 0x3f;
2920                         mfilt[pos / 32] |= (1 << (pos % 32));
2921                         /* XXX: we might be able to just do this instead,
2922                         * but not sure, needs testing, if we do use this we'd
2923                         * neet to inform below to not reset the mcast */
2924                         /* ath5k_hw_set_mcast_filterindex(ah,
2925                          *      mclist->dmi_addr[5]); */
2926                         mclist = mclist->next;
2927                 }
2928         }
2929
2930         /* This is the best we can do */
2931         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
2932                 rfilt |= AR5K_RX_FILTER_PHYERR;
2933
2934         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
2935         * and probes for any BSSID, this needs testing */
2936         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
2937                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
2938
2939         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
2940          * set we should only pass on control frames for this
2941          * station. This needs testing. I believe right now this
2942          * enables *all* control frames, which is OK.. but
2943          * but we should see if we can improve on granularity */
2944         if (*new_flags & FIF_CONTROL)
2945                 rfilt |= AR5K_RX_FILTER_CONTROL;
2946
2947         /* Additional settings per mode -- this is per ath5k */
2948
2949         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
2950
2951         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2952                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
2953                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
2954         if (sc->opmode != NL80211_IFTYPE_STATION)
2955                 rfilt |= AR5K_RX_FILTER_PROBEREQ;
2956         if (sc->opmode != NL80211_IFTYPE_AP &&
2957                 sc->opmode != NL80211_IFTYPE_MESH_POINT &&
2958                 test_bit(ATH_STAT_PROMISC, sc->status))
2959                 rfilt |= AR5K_RX_FILTER_PROM;
2960         if ((sc->opmode == NL80211_IFTYPE_STATION && sc->assoc) ||
2961                 sc->opmode == NL80211_IFTYPE_ADHOC ||
2962                 sc->opmode == NL80211_IFTYPE_AP)
2963                 rfilt |= AR5K_RX_FILTER_BEACON;
2964         if (sc->opmode == NL80211_IFTYPE_MESH_POINT)
2965                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
2966                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
2967
2968         /* Set filters */
2969         ath5k_hw_set_rx_filter(ah, rfilt);
2970
2971         /* Set multicast bits */
2972         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
2973         /* Set the cached hw filter flags, this will alter actually
2974          * be set in HW */
2975         sc->filter_flags = rfilt;
2976 }
2977
2978 static int
2979 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
2980               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
2981               struct ieee80211_key_conf *key)
2982 {
2983         struct ath5k_softc *sc = hw->priv;
2984         int ret = 0;
2985
2986         if (modparam_nohwcrypt)
2987                 return -EOPNOTSUPP;
2988
2989         if (sc->opmode == NL80211_IFTYPE_AP)
2990                 return -EOPNOTSUPP;
2991
2992         switch (key->alg) {
2993         case ALG_WEP:
2994         case ALG_TKIP:
2995                 break;
2996         case ALG_CCMP:
2997                 return -EOPNOTSUPP;
2998         default:
2999                 WARN_ON(1);
3000                 return -EINVAL;
3001         }
3002
3003         mutex_lock(&sc->lock);
3004
3005         switch (cmd) {
3006         case SET_KEY:
3007                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key,
3008                                        sta ? sta->addr : NULL);
3009                 if (ret) {
3010                         ATH5K_ERR(sc, "can't set the key\n");
3011                         goto unlock;
3012                 }
3013                 __set_bit(key->keyidx, sc->keymap);
3014                 key->hw_key_idx = key->keyidx;
3015                 key->flags |= (IEEE80211_KEY_FLAG_GENERATE_IV |
3016                                IEEE80211_KEY_FLAG_GENERATE_MMIC);
3017                 break;
3018         case DISABLE_KEY:
3019                 ath5k_hw_reset_key(sc->ah, key->keyidx);
3020                 __clear_bit(key->keyidx, sc->keymap);
3021                 break;
3022         default:
3023                 ret = -EINVAL;
3024                 goto unlock;
3025         }
3026
3027 unlock:
3028         mmiowb();
3029         mutex_unlock(&sc->lock);
3030         return ret;
3031 }
3032
3033 static int
3034 ath5k_get_stats(struct ieee80211_hw *hw,
3035                 struct ieee80211_low_level_stats *stats)
3036 {
3037         struct ath5k_softc *sc = hw->priv;
3038         struct ath5k_hw *ah = sc->ah;
3039
3040         /* Force update */
3041         ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
3042
3043         memcpy(stats, &sc->ll_stats, sizeof(sc->ll_stats));
3044
3045         return 0;
3046 }
3047
3048 static int
3049 ath5k_get_tx_stats(struct ieee80211_hw *hw,
3050                 struct ieee80211_tx_queue_stats *stats)
3051 {
3052         struct ath5k_softc *sc = hw->priv;
3053
3054         memcpy(stats, &sc->tx_stats, sizeof(sc->tx_stats));
3055
3056         return 0;
3057 }
3058
3059 static u64
3060 ath5k_get_tsf(struct ieee80211_hw *hw)
3061 {
3062         struct ath5k_softc *sc = hw->priv;
3063
3064         return ath5k_hw_get_tsf64(sc->ah);
3065 }
3066
3067 static void
3068 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3069 {
3070         struct ath5k_softc *sc = hw->priv;
3071
3072         ath5k_hw_set_tsf64(sc->ah, tsf);
3073 }
3074
3075 static void
3076 ath5k_reset_tsf(struct ieee80211_hw *hw)
3077 {
3078         struct ath5k_softc *sc = hw->priv;
3079
3080         /*
3081          * in IBSS mode we need to update the beacon timers too.
3082          * this will also reset the TSF if we call it with 0
3083          */
3084         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3085                 ath5k_beacon_update_timers(sc, 0);
3086         else
3087                 ath5k_hw_reset_tsf(sc->ah);
3088 }
3089
3090 /*
3091  * Updates the beacon that is sent by ath5k_beacon_send.  For adhoc,
3092  * this is called only once at config_bss time, for AP we do it every
3093  * SWBA interrupt so that the TIM will reflect buffered frames.
3094  *
3095  * Called with the beacon lock.
3096  */
3097 static int
3098 ath5k_beacon_update(struct ieee80211_hw *hw, struct ieee80211_vif *vif)
3099 {
3100         int ret;
3101         struct ath5k_softc *sc = hw->priv;
3102         struct sk_buff *skb;
3103
3104         if (WARN_ON(!vif)) {
3105                 ret = -EINVAL;
3106                 goto out;
3107         }
3108
3109         skb = ieee80211_beacon_get(hw, vif);
3110
3111         if (!skb) {
3112                 ret = -ENOMEM;
3113                 goto out;
3114         }
3115
3116         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3117
3118         ath5k_txbuf_free(sc, sc->bbuf);
3119         sc->bbuf->skb = skb;
3120         ret = ath5k_beacon_setup(sc, sc->bbuf);
3121         if (ret)
3122                 sc->bbuf->skb = NULL;
3123 out:
3124         return ret;
3125 }
3126
3127 static void
3128 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3129 {
3130         struct ath5k_softc *sc = hw->priv;
3131         struct ath5k_hw *ah = sc->ah;
3132         u32 rfilt;
3133         rfilt = ath5k_hw_get_rx_filter(ah);
3134         if (enable)
3135                 rfilt |= AR5K_RX_FILTER_BEACON;
3136         else
3137                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3138         ath5k_hw_set_rx_filter(ah, rfilt);
3139         sc->filter_flags = rfilt;
3140 }
3141
3142 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3143                                     struct ieee80211_vif *vif,
3144                                     struct ieee80211_bss_conf *bss_conf,
3145                                     u32 changes)
3146 {
3147         struct ath5k_softc *sc = hw->priv;
3148         struct ath5k_hw *ah = sc->ah;
3149         unsigned long flags;
3150
3151         mutex_lock(&sc->lock);
3152         if (WARN_ON(sc->vif != vif))
3153                 goto unlock;
3154
3155         if (changes & BSS_CHANGED_BSSID) {
3156                 /* Cache for later use during resets */
3157                 memcpy(ah->ah_bssid, bss_conf->bssid, ETH_ALEN);
3158                 /* XXX: assoc id is set to 0 for now, mac80211 doesn't have
3159                  * a clean way of letting us retrieve this yet. */
3160                 ath5k_hw_set_associd(ah, ah->ah_bssid, 0);
3161                 mmiowb();
3162         }
3163
3164         if (changes & BSS_CHANGED_BEACON_INT)
3165                 sc->bintval = bss_conf->beacon_int;
3166
3167         if (changes & BSS_CHANGED_ASSOC) {
3168                 sc->assoc = bss_conf->assoc;
3169                 if (sc->opmode == NL80211_IFTYPE_STATION)
3170                         set_beacon_filter(hw, sc->assoc);
3171                 ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3172                         AR5K_LED_ASSOC : AR5K_LED_INIT);
3173         }
3174
3175         if (changes & BSS_CHANGED_BEACON) {
3176                 spin_lock_irqsave(&sc->block, flags);
3177                 ath5k_beacon_update(hw, vif);
3178                 spin_unlock_irqrestore(&sc->block, flags);
3179         }
3180
3181         if (changes & BSS_CHANGED_BEACON_ENABLED)
3182                 sc->enable_beacon = bss_conf->enable_beacon;
3183
3184         if (changes & (BSS_CHANGED_BEACON | BSS_CHANGED_BEACON_ENABLED |
3185                        BSS_CHANGED_BEACON_INT))
3186                 ath5k_beacon_config(sc);
3187
3188  unlock:
3189         mutex_unlock(&sc->lock);
3190 }
3191
3192 static void ath5k_sw_scan_start(struct ieee80211_hw *hw)
3193 {
3194         struct ath5k_softc *sc = hw->priv;
3195         if (!sc->assoc)
3196                 ath5k_hw_set_ledstate(sc->ah, AR5K_LED_SCAN);
3197 }
3198
3199 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw)
3200 {
3201         struct ath5k_softc *sc = hw->priv;
3202         ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3203                 AR5K_LED_ASSOC : AR5K_LED_INIT);
3204 }