90be57bad39dbfeebf03e2fefad91e4232d74351
[linux-2.6.git] / drivers / net / tulip / uli526x.c
1 /*
2     This program is free software; you can redistribute it and/or
3     modify it under the terms of the GNU General Public License
4     as published by the Free Software Foundation; either version 2
5     of the License, or (at your option) any later version.
6
7     This program is distributed in the hope that it will be useful,
8     but WITHOUT ANY WARRANTY; without even the implied warranty of
9     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
10     GNU General Public License for more details.
11
12
13 */
14
15 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
16
17 #define DRV_NAME        "uli526x"
18 #define DRV_VERSION     "0.9.3"
19 #define DRV_RELDATE     "2005-7-29"
20
21 #include <linux/module.h>
22
23 #include <linux/kernel.h>
24 #include <linux/string.h>
25 #include <linux/timer.h>
26 #include <linux/errno.h>
27 #include <linux/ioport.h>
28 #include <linux/slab.h>
29 #include <linux/interrupt.h>
30 #include <linux/pci.h>
31 #include <linux/init.h>
32 #include <linux/netdevice.h>
33 #include <linux/etherdevice.h>
34 #include <linux/ethtool.h>
35 #include <linux/skbuff.h>
36 #include <linux/delay.h>
37 #include <linux/spinlock.h>
38 #include <linux/dma-mapping.h>
39 #include <linux/bitops.h>
40
41 #include <asm/processor.h>
42 #include <asm/io.h>
43 #include <asm/dma.h>
44 #include <asm/uaccess.h>
45
46
47 /* Board/System/Debug information/definition ---------------- */
48 #define PCI_ULI5261_ID  0x526110B9      /* ULi M5261 ID*/
49 #define PCI_ULI5263_ID  0x526310B9      /* ULi M5263 ID*/
50
51 #define ULI526X_IO_SIZE 0x100
52 #define TX_DESC_CNT     0x20            /* Allocated Tx descriptors */
53 #define RX_DESC_CNT     0x30            /* Allocated Rx descriptors */
54 #define TX_FREE_DESC_CNT (TX_DESC_CNT - 2)      /* Max TX packet count */
55 #define TX_WAKE_DESC_CNT (TX_DESC_CNT - 3)      /* TX wakeup count */
56 #define DESC_ALL_CNT    (TX_DESC_CNT + RX_DESC_CNT)
57 #define TX_BUF_ALLOC    0x600
58 #define RX_ALLOC_SIZE   0x620
59 #define ULI526X_RESET    1
60 #define CR0_DEFAULT     0
61 #define CR6_DEFAULT     0x22200000
62 #define CR7_DEFAULT     0x180c1
63 #define CR15_DEFAULT    0x06            /* TxJabber RxWatchdog */
64 #define TDES0_ERR_MASK  0x4302          /* TXJT, LC, EC, FUE */
65 #define MAX_PACKET_SIZE 1514
66 #define ULI5261_MAX_MULTICAST 14
67 #define RX_COPY_SIZE    100
68 #define MAX_CHECK_PACKET 0x8000
69
70 #define ULI526X_10MHF      0
71 #define ULI526X_100MHF     1
72 #define ULI526X_10MFD      4
73 #define ULI526X_100MFD     5
74 #define ULI526X_AUTO       8
75
76 #define ULI526X_TXTH_72 0x400000        /* TX TH 72 byte */
77 #define ULI526X_TXTH_96 0x404000        /* TX TH 96 byte */
78 #define ULI526X_TXTH_128        0x0000          /* TX TH 128 byte */
79 #define ULI526X_TXTH_256        0x4000          /* TX TH 256 byte */
80 #define ULI526X_TXTH_512        0x8000          /* TX TH 512 byte */
81 #define ULI526X_TXTH_1K 0xC000          /* TX TH 1K  byte */
82
83 #define ULI526X_TIMER_WUT  (jiffies + HZ * 1)/* timer wakeup time : 1 second */
84 #define ULI526X_TX_TIMEOUT ((16*HZ)/2)  /* tx packet time-out time 8 s" */
85 #define ULI526X_TX_KICK         (4*HZ/2)        /* tx packet Kick-out time 2 s" */
86
87 #define ULI526X_DBUG(dbug_now, msg, value)                      \
88 do {                                                            \
89         if (uli526x_debug || (dbug_now))                        \
90                 pr_err("%s %lx\n", (msg), (long) (value));      \
91 } while (0)
92
93 #define SHOW_MEDIA_TYPE(mode)                                   \
94         pr_err("Change Speed to %sMhz %s duplex\n",             \
95                mode & 1 ? "100" : "10",                         \
96                mode & 4 ? "full" : "half");
97
98
99 /* CR9 definition: SROM/MII */
100 #define CR9_SROM_READ   0x4800
101 #define CR9_SRCS        0x1
102 #define CR9_SRCLK       0x2
103 #define CR9_CRDOUT      0x8
104 #define SROM_DATA_0     0x0
105 #define SROM_DATA_1     0x4
106 #define PHY_DATA_1      0x20000
107 #define PHY_DATA_0      0x00000
108 #define MDCLKH          0x10000
109
110 #define PHY_POWER_DOWN  0x800
111
112 #define SROM_V41_CODE   0x14
113
114 #define SROM_CLK_WRITE(data, ioaddr)                                    \
115                 outl(data|CR9_SROM_READ|CR9_SRCS,ioaddr);               \
116                 udelay(5);                                              \
117                 outl(data|CR9_SROM_READ|CR9_SRCS|CR9_SRCLK,ioaddr);     \
118                 udelay(5);                                              \
119                 outl(data|CR9_SROM_READ|CR9_SRCS,ioaddr);               \
120                 udelay(5);
121
122 /* Structure/enum declaration ------------------------------- */
123 struct tx_desc {
124         __le32 tdes0, tdes1, tdes2, tdes3; /* Data for the card */
125         char *tx_buf_ptr;               /* Data for us */
126         struct tx_desc *next_tx_desc;
127 } __attribute__(( aligned(32) ));
128
129 struct rx_desc {
130         __le32 rdes0, rdes1, rdes2, rdes3; /* Data for the card */
131         struct sk_buff *rx_skb_ptr;     /* Data for us */
132         struct rx_desc *next_rx_desc;
133 } __attribute__(( aligned(32) ));
134
135 struct uli526x_board_info {
136         u32 chip_id;                    /* Chip vendor/Device ID */
137         struct net_device *next_dev;    /* next device */
138         struct pci_dev *pdev;           /* PCI device */
139         spinlock_t lock;
140
141         long ioaddr;                    /* I/O base address */
142         u32 cr0_data;
143         u32 cr5_data;
144         u32 cr6_data;
145         u32 cr7_data;
146         u32 cr15_data;
147
148         /* pointer for memory physical address */
149         dma_addr_t buf_pool_dma_ptr;    /* Tx buffer pool memory */
150         dma_addr_t buf_pool_dma_start;  /* Tx buffer pool align dword */
151         dma_addr_t desc_pool_dma_ptr;   /* descriptor pool memory */
152         dma_addr_t first_tx_desc_dma;
153         dma_addr_t first_rx_desc_dma;
154
155         /* descriptor pointer */
156         unsigned char *buf_pool_ptr;    /* Tx buffer pool memory */
157         unsigned char *buf_pool_start;  /* Tx buffer pool align dword */
158         unsigned char *desc_pool_ptr;   /* descriptor pool memory */
159         struct tx_desc *first_tx_desc;
160         struct tx_desc *tx_insert_ptr;
161         struct tx_desc *tx_remove_ptr;
162         struct rx_desc *first_rx_desc;
163         struct rx_desc *rx_insert_ptr;
164         struct rx_desc *rx_ready_ptr;   /* packet come pointer */
165         unsigned long tx_packet_cnt;    /* transmitted packet count */
166         unsigned long rx_avail_cnt;     /* available rx descriptor count */
167         unsigned long interval_rx_cnt;  /* rx packet count a callback time */
168
169         u16 dbug_cnt;
170         u16 NIC_capability;             /* NIC media capability */
171         u16 PHY_reg4;                   /* Saved Phyxcer register 4 value */
172
173         u8 media_mode;                  /* user specify media mode */
174         u8 op_mode;                     /* real work media mode */
175         u8 phy_addr;
176         u8 link_failed;                 /* Ever link failed */
177         u8 wait_reset;                  /* Hardware failed, need to reset */
178         struct timer_list timer;
179
180         /* Driver defined statistic counter */
181         unsigned long tx_fifo_underrun;
182         unsigned long tx_loss_carrier;
183         unsigned long tx_no_carrier;
184         unsigned long tx_late_collision;
185         unsigned long tx_excessive_collision;
186         unsigned long tx_jabber_timeout;
187         unsigned long reset_count;
188         unsigned long reset_cr8;
189         unsigned long reset_fatal;
190         unsigned long reset_TXtimeout;
191
192         /* NIC SROM data */
193         unsigned char srom[128];
194         u8 init;
195 };
196
197 enum uli526x_offsets {
198         DCR0 = 0x00, DCR1 = 0x08, DCR2 = 0x10, DCR3 = 0x18, DCR4 = 0x20,
199         DCR5 = 0x28, DCR6 = 0x30, DCR7 = 0x38, DCR8 = 0x40, DCR9 = 0x48,
200         DCR10 = 0x50, DCR11 = 0x58, DCR12 = 0x60, DCR13 = 0x68, DCR14 = 0x70,
201         DCR15 = 0x78
202 };
203
204 enum uli526x_CR6_bits {
205         CR6_RXSC = 0x2, CR6_PBF = 0x8, CR6_PM = 0x40, CR6_PAM = 0x80,
206         CR6_FDM = 0x200, CR6_TXSC = 0x2000, CR6_STI = 0x100000,
207         CR6_SFT = 0x200000, CR6_RXA = 0x40000000, CR6_NO_PURGE = 0x20000000
208 };
209
210 /* Global variable declaration ----------------------------- */
211 static int __devinitdata printed_version;
212 static const char version[] __devinitconst =
213         KERN_INFO DRV_NAME ": ULi M5261/M5263 net driver, version "
214         DRV_VERSION " (" DRV_RELDATE ")\n";
215
216 static int uli526x_debug;
217 static unsigned char uli526x_media_mode = ULI526X_AUTO;
218 static u32 uli526x_cr6_user_set;
219
220 /* For module input parameter */
221 static int debug;
222 static u32 cr6set;
223 static int mode = 8;
224
225 /* function declaration ------------------------------------- */
226 static int uli526x_open(struct net_device *);
227 static netdev_tx_t uli526x_start_xmit(struct sk_buff *,
228                                             struct net_device *);
229 static int uli526x_stop(struct net_device *);
230 static void uli526x_set_filter_mode(struct net_device *);
231 static const struct ethtool_ops netdev_ethtool_ops;
232 static u16 read_srom_word(long, int);
233 static irqreturn_t uli526x_interrupt(int, void *);
234 #ifdef CONFIG_NET_POLL_CONTROLLER
235 static void uli526x_poll(struct net_device *dev);
236 #endif
237 static void uli526x_descriptor_init(struct uli526x_board_info *, unsigned long);
238 static void allocate_rx_buffer(struct uli526x_board_info *);
239 static void update_cr6(u32, unsigned long);
240 static void send_filter_frame(struct net_device *, int);
241 static u16 phy_read(unsigned long, u8, u8, u32);
242 static u16 phy_readby_cr10(unsigned long, u8, u8);
243 static void phy_write(unsigned long, u8, u8, u16, u32);
244 static void phy_writeby_cr10(unsigned long, u8, u8, u16);
245 static void phy_write_1bit(unsigned long, u32, u32);
246 static u16 phy_read_1bit(unsigned long, u32);
247 static u8 uli526x_sense_speed(struct uli526x_board_info *);
248 static void uli526x_process_mode(struct uli526x_board_info *);
249 static void uli526x_timer(unsigned long);
250 static void uli526x_rx_packet(struct net_device *, struct uli526x_board_info *);
251 static void uli526x_free_tx_pkt(struct net_device *, struct uli526x_board_info *);
252 static void uli526x_reuse_skb(struct uli526x_board_info *, struct sk_buff *);
253 static void uli526x_dynamic_reset(struct net_device *);
254 static void uli526x_free_rxbuffer(struct uli526x_board_info *);
255 static void uli526x_init(struct net_device *);
256 static void uli526x_set_phyxcer(struct uli526x_board_info *);
257
258 /* ULI526X network board routine ---------------------------- */
259
260 static const struct net_device_ops netdev_ops = {
261         .ndo_open               = uli526x_open,
262         .ndo_stop               = uli526x_stop,
263         .ndo_start_xmit         = uli526x_start_xmit,
264         .ndo_set_multicast_list = uli526x_set_filter_mode,
265         .ndo_change_mtu         = eth_change_mtu,
266         .ndo_set_mac_address    = eth_mac_addr,
267         .ndo_validate_addr      = eth_validate_addr,
268 #ifdef CONFIG_NET_POLL_CONTROLLER
269         .ndo_poll_controller    = uli526x_poll,
270 #endif
271 };
272
273 /*
274  *      Search ULI526X board, allocate space and register it
275  */
276
277 static int __devinit uli526x_init_one (struct pci_dev *pdev,
278                                     const struct pci_device_id *ent)
279 {
280         struct uli526x_board_info *db;  /* board information structure */
281         struct net_device *dev;
282         int i, err;
283
284         ULI526X_DBUG(0, "uli526x_init_one()", 0);
285
286         if (!printed_version++)
287                 printk(version);
288
289         /* Init network device */
290         dev = alloc_etherdev(sizeof(*db));
291         if (dev == NULL)
292                 return -ENOMEM;
293         SET_NETDEV_DEV(dev, &pdev->dev);
294
295         if (pci_set_dma_mask(pdev, DMA_BIT_MASK(32))) {
296                 pr_warning("32-bit PCI DMA not available\n");
297                 err = -ENODEV;
298                 goto err_out_free;
299         }
300
301         /* Enable Master/IO access, Disable memory access */
302         err = pci_enable_device(pdev);
303         if (err)
304                 goto err_out_free;
305
306         if (!pci_resource_start(pdev, 0)) {
307                 pr_err("I/O base is zero\n");
308                 err = -ENODEV;
309                 goto err_out_disable;
310         }
311
312         if (pci_resource_len(pdev, 0) < (ULI526X_IO_SIZE) ) {
313                 pr_err("Allocated I/O size too small\n");
314                 err = -ENODEV;
315                 goto err_out_disable;
316         }
317
318         if (pci_request_regions(pdev, DRV_NAME)) {
319                 pr_err("Failed to request PCI regions\n");
320                 err = -ENODEV;
321                 goto err_out_disable;
322         }
323
324         /* Init system & device */
325         db = netdev_priv(dev);
326
327         /* Allocate Tx/Rx descriptor memory */
328         db->desc_pool_ptr = pci_alloc_consistent(pdev, sizeof(struct tx_desc) * DESC_ALL_CNT + 0x20, &db->desc_pool_dma_ptr);
329         if(db->desc_pool_ptr == NULL)
330         {
331                 err = -ENOMEM;
332                 goto err_out_nomem;
333         }
334         db->buf_pool_ptr = pci_alloc_consistent(pdev, TX_BUF_ALLOC * TX_DESC_CNT + 4, &db->buf_pool_dma_ptr);
335         if(db->buf_pool_ptr == NULL)
336         {
337                 err = -ENOMEM;
338                 goto err_out_nomem;
339         }
340
341         db->first_tx_desc = (struct tx_desc *) db->desc_pool_ptr;
342         db->first_tx_desc_dma = db->desc_pool_dma_ptr;
343         db->buf_pool_start = db->buf_pool_ptr;
344         db->buf_pool_dma_start = db->buf_pool_dma_ptr;
345
346         db->chip_id = ent->driver_data;
347         db->ioaddr = pci_resource_start(pdev, 0);
348
349         db->pdev = pdev;
350         db->init = 1;
351
352         dev->base_addr = db->ioaddr;
353         dev->irq = pdev->irq;
354         pci_set_drvdata(pdev, dev);
355
356         /* Register some necessary functions */
357         dev->netdev_ops = &netdev_ops;
358         dev->ethtool_ops = &netdev_ethtool_ops;
359
360         spin_lock_init(&db->lock);
361
362
363         /* read 64 word srom data */
364         for (i = 0; i < 64; i++)
365                 ((__le16 *) db->srom)[i] = cpu_to_le16(read_srom_word(db->ioaddr, i));
366
367         /* Set Node address */
368         if(((u16 *) db->srom)[0] == 0xffff || ((u16 *) db->srom)[0] == 0)               /* SROM absent, so read MAC address from ID Table */
369         {
370                 outl(0x10000, db->ioaddr + DCR0);       //Diagnosis mode
371                 outl(0x1c0, db->ioaddr + DCR13);        //Reset dianostic pointer port
372                 outl(0, db->ioaddr + DCR14);            //Clear reset port
373                 outl(0x10, db->ioaddr + DCR14);         //Reset ID Table pointer
374                 outl(0, db->ioaddr + DCR14);            //Clear reset port
375                 outl(0, db->ioaddr + DCR13);            //Clear CR13
376                 outl(0x1b0, db->ioaddr + DCR13);        //Select ID Table access port
377                 //Read MAC address from CR14
378                 for (i = 0; i < 6; i++)
379                         dev->dev_addr[i] = inl(db->ioaddr + DCR14);
380                 //Read end
381                 outl(0, db->ioaddr + DCR13);    //Clear CR13
382                 outl(0, db->ioaddr + DCR0);             //Clear CR0
383                 udelay(10);
384         }
385         else            /*Exist SROM*/
386         {
387                 for (i = 0; i < 6; i++)
388                         dev->dev_addr[i] = db->srom[20 + i];
389         }
390         err = register_netdev (dev);
391         if (err)
392                 goto err_out_res;
393
394         dev_info(&dev->dev, "ULi M%04lx at pci%s, %pM, irq %d\n",
395                  ent->driver_data >> 16, pci_name(pdev),
396                  dev->dev_addr, dev->irq);
397
398         pci_set_master(pdev);
399
400         return 0;
401
402 err_out_res:
403         pci_release_regions(pdev);
404 err_out_nomem:
405         if(db->desc_pool_ptr)
406                 pci_free_consistent(pdev, sizeof(struct tx_desc) * DESC_ALL_CNT + 0x20,
407                         db->desc_pool_ptr, db->desc_pool_dma_ptr);
408
409         if(db->buf_pool_ptr != NULL)
410                 pci_free_consistent(pdev, TX_BUF_ALLOC * TX_DESC_CNT + 4,
411                         db->buf_pool_ptr, db->buf_pool_dma_ptr);
412 err_out_disable:
413         pci_disable_device(pdev);
414 err_out_free:
415         pci_set_drvdata(pdev, NULL);
416         free_netdev(dev);
417
418         return err;
419 }
420
421
422 static void __devexit uli526x_remove_one (struct pci_dev *pdev)
423 {
424         struct net_device *dev = pci_get_drvdata(pdev);
425         struct uli526x_board_info *db = netdev_priv(dev);
426
427         ULI526X_DBUG(0, "uli526x_remove_one()", 0);
428
429         pci_free_consistent(db->pdev, sizeof(struct tx_desc) *
430                                 DESC_ALL_CNT + 0x20, db->desc_pool_ptr,
431                                 db->desc_pool_dma_ptr);
432         pci_free_consistent(db->pdev, TX_BUF_ALLOC * TX_DESC_CNT + 4,
433                                 db->buf_pool_ptr, db->buf_pool_dma_ptr);
434         unregister_netdev(dev);
435         pci_release_regions(pdev);
436         free_netdev(dev);       /* free board information */
437         pci_set_drvdata(pdev, NULL);
438         pci_disable_device(pdev);
439         ULI526X_DBUG(0, "uli526x_remove_one() exit", 0);
440 }
441
442
443 /*
444  *      Open the interface.
445  *      The interface is opened whenever "ifconfig" activates it.
446  */
447
448 static int uli526x_open(struct net_device *dev)
449 {
450         int ret;
451         struct uli526x_board_info *db = netdev_priv(dev);
452
453         ULI526X_DBUG(0, "uli526x_open", 0);
454
455         /* system variable init */
456         db->cr6_data = CR6_DEFAULT | uli526x_cr6_user_set;
457         db->tx_packet_cnt = 0;
458         db->rx_avail_cnt = 0;
459         db->link_failed = 1;
460         netif_carrier_off(dev);
461         db->wait_reset = 0;
462
463         db->NIC_capability = 0xf;       /* All capability*/
464         db->PHY_reg4 = 0x1e0;
465
466         /* CR6 operation mode decision */
467         db->cr6_data |= ULI526X_TXTH_256;
468         db->cr0_data = CR0_DEFAULT;
469
470         /* Initialize ULI526X board */
471         uli526x_init(dev);
472
473         ret = request_irq(dev->irq, uli526x_interrupt, IRQF_SHARED, dev->name, dev);
474         if (ret)
475                 return ret;
476
477         /* Active System Interface */
478         netif_wake_queue(dev);
479
480         /* set and active a timer process */
481         init_timer(&db->timer);
482         db->timer.expires = ULI526X_TIMER_WUT + HZ * 2;
483         db->timer.data = (unsigned long)dev;
484         db->timer.function = &uli526x_timer;
485         add_timer(&db->timer);
486
487         return 0;
488 }
489
490
491 /*      Initialize ULI526X board
492  *      Reset ULI526X board
493  *      Initialize TX/Rx descriptor chain structure
494  *      Send the set-up frame
495  *      Enable Tx/Rx machine
496  */
497
498 static void uli526x_init(struct net_device *dev)
499 {
500         struct uli526x_board_info *db = netdev_priv(dev);
501         unsigned long ioaddr = db->ioaddr;
502         u8      phy_tmp;
503         u8      timeout;
504         u16     phy_value;
505         u16 phy_reg_reset;
506
507
508         ULI526X_DBUG(0, "uli526x_init()", 0);
509
510         /* Reset M526x MAC controller */
511         outl(ULI526X_RESET, ioaddr + DCR0);     /* RESET MAC */
512         udelay(100);
513         outl(db->cr0_data, ioaddr + DCR0);
514         udelay(5);
515
516         /* Phy addr : In some boards,M5261/M5263 phy address != 1 */
517         db->phy_addr = 1;
518         for(phy_tmp=0;phy_tmp<32;phy_tmp++)
519         {
520                 phy_value=phy_read(db->ioaddr,phy_tmp,3,db->chip_id);//peer add
521                 if(phy_value != 0xffff&&phy_value!=0)
522                 {
523                         db->phy_addr = phy_tmp;
524                         break;
525                 }
526         }
527         if(phy_tmp == 32)
528                 pr_warning("Can not find the phy address!!!");
529         /* Parser SROM and media mode */
530         db->media_mode = uli526x_media_mode;
531
532         /* phyxcer capability setting */
533         phy_reg_reset = phy_read(db->ioaddr, db->phy_addr, 0, db->chip_id);
534         phy_reg_reset = (phy_reg_reset | 0x8000);
535         phy_write(db->ioaddr, db->phy_addr, 0, phy_reg_reset, db->chip_id);
536
537         /* See IEEE 802.3-2002.pdf (Section 2, Chapter "22.2.4 Management
538          * functions") or phy data sheet for details on phy reset
539          */
540         udelay(500);
541         timeout = 10;
542         while (timeout-- &&
543                 phy_read(db->ioaddr, db->phy_addr, 0, db->chip_id) & 0x8000)
544                         udelay(100);
545
546         /* Process Phyxcer Media Mode */
547         uli526x_set_phyxcer(db);
548
549         /* Media Mode Process */
550         if ( !(db->media_mode & ULI526X_AUTO) )
551                 db->op_mode = db->media_mode;   /* Force Mode */
552
553         /* Initialize Transmit/Receive decriptor and CR3/4 */
554         uli526x_descriptor_init(db, ioaddr);
555
556         /* Init CR6 to program M526X operation */
557         update_cr6(db->cr6_data, ioaddr);
558
559         /* Send setup frame */
560         send_filter_frame(dev, netdev_mc_count(dev));   /* M5261/M5263 */
561
562         /* Init CR7, interrupt active bit */
563         db->cr7_data = CR7_DEFAULT;
564         outl(db->cr7_data, ioaddr + DCR7);
565
566         /* Init CR15, Tx jabber and Rx watchdog timer */
567         outl(db->cr15_data, ioaddr + DCR15);
568
569         /* Enable ULI526X Tx/Rx function */
570         db->cr6_data |= CR6_RXSC | CR6_TXSC;
571         update_cr6(db->cr6_data, ioaddr);
572 }
573
574
575 /*
576  *      Hardware start transmission.
577  *      Send a packet to media from the upper layer.
578  */
579
580 static netdev_tx_t uli526x_start_xmit(struct sk_buff *skb,
581                                             struct net_device *dev)
582 {
583         struct uli526x_board_info *db = netdev_priv(dev);
584         struct tx_desc *txptr;
585         unsigned long flags;
586
587         ULI526X_DBUG(0, "uli526x_start_xmit", 0);
588
589         /* Resource flag check */
590         netif_stop_queue(dev);
591
592         /* Too large packet check */
593         if (skb->len > MAX_PACKET_SIZE) {
594                 pr_err("big packet = %d\n", (u16)skb->len);
595                 dev_kfree_skb(skb);
596                 return NETDEV_TX_OK;
597         }
598
599         spin_lock_irqsave(&db->lock, flags);
600
601         /* No Tx resource check, it never happen nromally */
602         if (db->tx_packet_cnt >= TX_FREE_DESC_CNT) {
603                 spin_unlock_irqrestore(&db->lock, flags);
604                 pr_err("No Tx resource %ld\n", db->tx_packet_cnt);
605                 return NETDEV_TX_BUSY;
606         }
607
608         /* Disable NIC interrupt */
609         outl(0, dev->base_addr + DCR7);
610
611         /* transmit this packet */
612         txptr = db->tx_insert_ptr;
613         skb_copy_from_linear_data(skb, txptr->tx_buf_ptr, skb->len);
614         txptr->tdes1 = cpu_to_le32(0xe1000000 | skb->len);
615
616         /* Point to next transmit free descriptor */
617         db->tx_insert_ptr = txptr->next_tx_desc;
618
619         /* Transmit Packet Process */
620         if ( (db->tx_packet_cnt < TX_DESC_CNT) ) {
621                 txptr->tdes0 = cpu_to_le32(0x80000000); /* Set owner bit */
622                 db->tx_packet_cnt++;                    /* Ready to send */
623                 outl(0x1, dev->base_addr + DCR1);       /* Issue Tx polling */
624                 dev->trans_start = jiffies;             /* saved time stamp */
625         }
626
627         /* Tx resource check */
628         if ( db->tx_packet_cnt < TX_FREE_DESC_CNT )
629                 netif_wake_queue(dev);
630
631         /* Restore CR7 to enable interrupt */
632         spin_unlock_irqrestore(&db->lock, flags);
633         outl(db->cr7_data, dev->base_addr + DCR7);
634
635         /* free this SKB */
636         dev_kfree_skb(skb);
637
638         return NETDEV_TX_OK;
639 }
640
641
642 /*
643  *      Stop the interface.
644  *      The interface is stopped when it is brought.
645  */
646
647 static int uli526x_stop(struct net_device *dev)
648 {
649         struct uli526x_board_info *db = netdev_priv(dev);
650         unsigned long ioaddr = dev->base_addr;
651
652         ULI526X_DBUG(0, "uli526x_stop", 0);
653
654         /* disable system */
655         netif_stop_queue(dev);
656
657         /* deleted timer */
658         del_timer_sync(&db->timer);
659
660         /* Reset & stop ULI526X board */
661         outl(ULI526X_RESET, ioaddr + DCR0);
662         udelay(5);
663         phy_write(db->ioaddr, db->phy_addr, 0, 0x8000, db->chip_id);
664
665         /* free interrupt */
666         free_irq(dev->irq, dev);
667
668         /* free allocated rx buffer */
669         uli526x_free_rxbuffer(db);
670
671 #if 0
672         /* show statistic counter */
673         printk(DRV_NAME ": FU:%lx EC:%lx LC:%lx NC:%lx LOC:%lx TXJT:%lx RESET:%lx RCR8:%lx FAL:%lx TT:%lx\n",
674                 db->tx_fifo_underrun, db->tx_excessive_collision,
675                 db->tx_late_collision, db->tx_no_carrier, db->tx_loss_carrier,
676                 db->tx_jabber_timeout, db->reset_count, db->reset_cr8,
677                 db->reset_fatal, db->reset_TXtimeout);
678 #endif
679
680         return 0;
681 }
682
683
684 /*
685  *      M5261/M5263 insterrupt handler
686  *      receive the packet to upper layer, free the transmitted packet
687  */
688
689 static irqreturn_t uli526x_interrupt(int irq, void *dev_id)
690 {
691         struct net_device *dev = dev_id;
692         struct uli526x_board_info *db = netdev_priv(dev);
693         unsigned long ioaddr = dev->base_addr;
694         unsigned long flags;
695
696         spin_lock_irqsave(&db->lock, flags);
697         outl(0, ioaddr + DCR7);
698
699         /* Got ULI526X status */
700         db->cr5_data = inl(ioaddr + DCR5);
701         outl(db->cr5_data, ioaddr + DCR5);
702         if ( !(db->cr5_data & 0x180c1) ) {
703                 /* Restore CR7 to enable interrupt mask */
704                 outl(db->cr7_data, ioaddr + DCR7);
705                 spin_unlock_irqrestore(&db->lock, flags);
706                 return IRQ_HANDLED;
707         }
708
709         /* Check system status */
710         if (db->cr5_data & 0x2000) {
711                 /* system bus error happen */
712                 ULI526X_DBUG(1, "System bus error happen. CR5=", db->cr5_data);
713                 db->reset_fatal++;
714                 db->wait_reset = 1;     /* Need to RESET */
715                 spin_unlock_irqrestore(&db->lock, flags);
716                 return IRQ_HANDLED;
717         }
718
719          /* Received the coming packet */
720         if ( (db->cr5_data & 0x40) && db->rx_avail_cnt )
721                 uli526x_rx_packet(dev, db);
722
723         /* reallocate rx descriptor buffer */
724         if (db->rx_avail_cnt<RX_DESC_CNT)
725                 allocate_rx_buffer(db);
726
727         /* Free the transmitted descriptor */
728         if ( db->cr5_data & 0x01)
729                 uli526x_free_tx_pkt(dev, db);
730
731         /* Restore CR7 to enable interrupt mask */
732         outl(db->cr7_data, ioaddr + DCR7);
733
734         spin_unlock_irqrestore(&db->lock, flags);
735         return IRQ_HANDLED;
736 }
737
738 #ifdef CONFIG_NET_POLL_CONTROLLER
739 static void uli526x_poll(struct net_device *dev)
740 {
741         /* ISR grabs the irqsave lock, so this should be safe */
742         uli526x_interrupt(dev->irq, dev);
743 }
744 #endif
745
746 /*
747  *      Free TX resource after TX complete
748  */
749
750 static void uli526x_free_tx_pkt(struct net_device *dev,
751                                 struct uli526x_board_info * db)
752 {
753         struct tx_desc *txptr;
754         u32 tdes0;
755
756         txptr = db->tx_remove_ptr;
757         while(db->tx_packet_cnt) {
758                 tdes0 = le32_to_cpu(txptr->tdes0);
759                 /* printk(DRV_NAME ": tdes0=%x\n", tdes0); */
760                 if (tdes0 & 0x80000000)
761                         break;
762
763                 /* A packet sent completed */
764                 db->tx_packet_cnt--;
765                 dev->stats.tx_packets++;
766
767                 /* Transmit statistic counter */
768                 if ( tdes0 != 0x7fffffff ) {
769                         /* printk(DRV_NAME ": tdes0=%x\n", tdes0); */
770                         dev->stats.collisions += (tdes0 >> 3) & 0xf;
771                         dev->stats.tx_bytes += le32_to_cpu(txptr->tdes1) & 0x7ff;
772                         if (tdes0 & TDES0_ERR_MASK) {
773                                 dev->stats.tx_errors++;
774                                 if (tdes0 & 0x0002) {   /* UnderRun */
775                                         db->tx_fifo_underrun++;
776                                         if ( !(db->cr6_data & CR6_SFT) ) {
777                                                 db->cr6_data = db->cr6_data | CR6_SFT;
778                                                 update_cr6(db->cr6_data, db->ioaddr);
779                                         }
780                                 }
781                                 if (tdes0 & 0x0100)
782                                         db->tx_excessive_collision++;
783                                 if (tdes0 & 0x0200)
784                                         db->tx_late_collision++;
785                                 if (tdes0 & 0x0400)
786                                         db->tx_no_carrier++;
787                                 if (tdes0 & 0x0800)
788                                         db->tx_loss_carrier++;
789                                 if (tdes0 & 0x4000)
790                                         db->tx_jabber_timeout++;
791                         }
792                 }
793
794                 txptr = txptr->next_tx_desc;
795         }/* End of while */
796
797         /* Update TX remove pointer to next */
798         db->tx_remove_ptr = txptr;
799
800         /* Resource available check */
801         if ( db->tx_packet_cnt < TX_WAKE_DESC_CNT )
802                 netif_wake_queue(dev);  /* Active upper layer, send again */
803 }
804
805
806 /*
807  *      Receive the come packet and pass to upper layer
808  */
809
810 static void uli526x_rx_packet(struct net_device *dev, struct uli526x_board_info * db)
811 {
812         struct rx_desc *rxptr;
813         struct sk_buff *skb;
814         int rxlen;
815         u32 rdes0;
816
817         rxptr = db->rx_ready_ptr;
818
819         while(db->rx_avail_cnt) {
820                 rdes0 = le32_to_cpu(rxptr->rdes0);
821                 if (rdes0 & 0x80000000) /* packet owner check */
822                 {
823                         break;
824                 }
825
826                 db->rx_avail_cnt--;
827                 db->interval_rx_cnt++;
828
829                 pci_unmap_single(db->pdev, le32_to_cpu(rxptr->rdes2), RX_ALLOC_SIZE, PCI_DMA_FROMDEVICE);
830                 if ( (rdes0 & 0x300) != 0x300) {
831                         /* A packet without First/Last flag */
832                         /* reuse this SKB */
833                         ULI526X_DBUG(0, "Reuse SK buffer, rdes0", rdes0);
834                         uli526x_reuse_skb(db, rxptr->rx_skb_ptr);
835                 } else {
836                         /* A packet with First/Last flag */
837                         rxlen = ( (rdes0 >> 16) & 0x3fff) - 4;
838
839                         /* error summary bit check */
840                         if (rdes0 & 0x8000) {
841                                 /* This is a error packet */
842                                 //printk(DRV_NAME ": rdes0: %lx\n", rdes0);
843                                 dev->stats.rx_errors++;
844                                 if (rdes0 & 1)
845                                         dev->stats.rx_fifo_errors++;
846                                 if (rdes0 & 2)
847                                         dev->stats.rx_crc_errors++;
848                                 if (rdes0 & 0x80)
849                                         dev->stats.rx_length_errors++;
850                         }
851
852                         if ( !(rdes0 & 0x8000) ||
853                                 ((db->cr6_data & CR6_PM) && (rxlen>6)) ) {
854                                 struct sk_buff *new_skb = NULL;
855
856                                 skb = rxptr->rx_skb_ptr;
857
858                                 /* Good packet, send to upper layer */
859                                 /* Shorst packet used new SKB */
860                                 if ((rxlen < RX_COPY_SIZE) &&
861                                     ((new_skb = dev_alloc_skb(rxlen + 2) != NULL))) {
862                                         skb = new_skb;
863                                         /* size less than COPY_SIZE, allocate a rxlen SKB */
864                                         skb_reserve(skb, 2); /* 16byte align */
865                                         memcpy(skb_put(skb, rxlen),
866                                                skb_tail_pointer(rxptr->rx_skb_ptr),
867                                                rxlen);
868                                         uli526x_reuse_skb(db, rxptr->rx_skb_ptr);
869                                 } else
870                                         skb_put(skb, rxlen);
871
872                                 skb->protocol = eth_type_trans(skb, dev);
873                                 netif_rx(skb);
874                                 dev->stats.rx_packets++;
875                                 dev->stats.rx_bytes += rxlen;
876
877                         } else {
878                                 /* Reuse SKB buffer when the packet is error */
879                                 ULI526X_DBUG(0, "Reuse SK buffer, rdes0", rdes0);
880                                 uli526x_reuse_skb(db, rxptr->rx_skb_ptr);
881                         }
882                 }
883
884                 rxptr = rxptr->next_rx_desc;
885         }
886
887         db->rx_ready_ptr = rxptr;
888 }
889
890
891 /*
892  * Set ULI526X multicast address
893  */
894
895 static void uli526x_set_filter_mode(struct net_device * dev)
896 {
897         struct uli526x_board_info *db = netdev_priv(dev);
898         unsigned long flags;
899
900         ULI526X_DBUG(0, "uli526x_set_filter_mode()", 0);
901         spin_lock_irqsave(&db->lock, flags);
902
903         if (dev->flags & IFF_PROMISC) {
904                 ULI526X_DBUG(0, "Enable PROM Mode", 0);
905                 db->cr6_data |= CR6_PM | CR6_PBF;
906                 update_cr6(db->cr6_data, db->ioaddr);
907                 spin_unlock_irqrestore(&db->lock, flags);
908                 return;
909         }
910
911         if (dev->flags & IFF_ALLMULTI ||
912             netdev_mc_count(dev) > ULI5261_MAX_MULTICAST) {
913                 ULI526X_DBUG(0, "Pass all multicast address",
914                              netdev_mc_count(dev));
915                 db->cr6_data &= ~(CR6_PM | CR6_PBF);
916                 db->cr6_data |= CR6_PAM;
917                 spin_unlock_irqrestore(&db->lock, flags);
918                 return;
919         }
920
921         ULI526X_DBUG(0, "Set multicast address", netdev_mc_count(dev));
922         send_filter_frame(dev, netdev_mc_count(dev));   /* M5261/M5263 */
923         spin_unlock_irqrestore(&db->lock, flags);
924 }
925
926 static void
927 ULi_ethtool_gset(struct uli526x_board_info *db, struct ethtool_cmd *ecmd)
928 {
929         ecmd->supported = (SUPPORTED_10baseT_Half |
930                            SUPPORTED_10baseT_Full |
931                            SUPPORTED_100baseT_Half |
932                            SUPPORTED_100baseT_Full |
933                            SUPPORTED_Autoneg |
934                            SUPPORTED_MII);
935
936         ecmd->advertising = (ADVERTISED_10baseT_Half |
937                            ADVERTISED_10baseT_Full |
938                            ADVERTISED_100baseT_Half |
939                            ADVERTISED_100baseT_Full |
940                            ADVERTISED_Autoneg |
941                            ADVERTISED_MII);
942
943
944         ecmd->port = PORT_MII;
945         ecmd->phy_address = db->phy_addr;
946
947         ecmd->transceiver = XCVR_EXTERNAL;
948
949         ecmd->speed = 10;
950         ecmd->duplex = DUPLEX_HALF;
951
952         if(db->op_mode==ULI526X_100MHF || db->op_mode==ULI526X_100MFD)
953         {
954                 ecmd->speed = 100;
955         }
956         if(db->op_mode==ULI526X_10MFD || db->op_mode==ULI526X_100MFD)
957         {
958                 ecmd->duplex = DUPLEX_FULL;
959         }
960         if(db->link_failed)
961         {
962                 ecmd->speed = -1;
963                 ecmd->duplex = -1;
964         }
965
966         if (db->media_mode & ULI526X_AUTO)
967         {
968                 ecmd->autoneg = AUTONEG_ENABLE;
969         }
970 }
971
972 static void netdev_get_drvinfo(struct net_device *dev,
973                                struct ethtool_drvinfo *info)
974 {
975         struct uli526x_board_info *np = netdev_priv(dev);
976
977         strcpy(info->driver, DRV_NAME);
978         strcpy(info->version, DRV_VERSION);
979         if (np->pdev)
980                 strcpy(info->bus_info, pci_name(np->pdev));
981         else
982                 sprintf(info->bus_info, "EISA 0x%lx %d",
983                         dev->base_addr, dev->irq);
984 }
985
986 static int netdev_get_settings(struct net_device *dev, struct ethtool_cmd *cmd) {
987         struct uli526x_board_info *np = netdev_priv(dev);
988
989         ULi_ethtool_gset(np, cmd);
990
991         return 0;
992 }
993
994 static u32 netdev_get_link(struct net_device *dev) {
995         struct uli526x_board_info *np = netdev_priv(dev);
996
997         if(np->link_failed)
998                 return 0;
999         else
1000                 return 1;
1001 }
1002
1003 static void uli526x_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
1004 {
1005         wol->supported = WAKE_PHY | WAKE_MAGIC;
1006         wol->wolopts = 0;
1007 }
1008
1009 static const struct ethtool_ops netdev_ethtool_ops = {
1010         .get_drvinfo            = netdev_get_drvinfo,
1011         .get_settings           = netdev_get_settings,
1012         .get_link               = netdev_get_link,
1013         .get_wol                = uli526x_get_wol,
1014 };
1015
1016 /*
1017  *      A periodic timer routine
1018  *      Dynamic media sense, allocate Rx buffer...
1019  */
1020
1021 static void uli526x_timer(unsigned long data)
1022 {
1023         u32 tmp_cr8;
1024         unsigned char tmp_cr12=0;
1025         struct net_device *dev = (struct net_device *) data;
1026         struct uli526x_board_info *db = netdev_priv(dev);
1027         unsigned long flags;
1028         u8 TmpSpeed=10;
1029
1030         //ULI526X_DBUG(0, "uli526x_timer()", 0);
1031         spin_lock_irqsave(&db->lock, flags);
1032
1033
1034         /* Dynamic reset ULI526X : system error or transmit time-out */
1035         tmp_cr8 = inl(db->ioaddr + DCR8);
1036         if ( (db->interval_rx_cnt==0) && (tmp_cr8) ) {
1037                 db->reset_cr8++;
1038                 db->wait_reset = 1;
1039         }
1040         db->interval_rx_cnt = 0;
1041
1042         /* TX polling kick monitor */
1043         if ( db->tx_packet_cnt &&
1044              time_after(jiffies, dev->trans_start + ULI526X_TX_KICK) ) {
1045                 outl(0x1, dev->base_addr + DCR1);   // Tx polling again
1046
1047                 // TX Timeout
1048                 if ( time_after(jiffies, dev->trans_start + ULI526X_TX_TIMEOUT) ) {
1049                         db->reset_TXtimeout++;
1050                         db->wait_reset = 1;
1051                         printk( "%s: Tx timeout - resetting\n",
1052                                dev->name);
1053                 }
1054         }
1055
1056         if (db->wait_reset) {
1057                 ULI526X_DBUG(0, "Dynamic Reset device", db->tx_packet_cnt);
1058                 db->reset_count++;
1059                 uli526x_dynamic_reset(dev);
1060                 db->timer.expires = ULI526X_TIMER_WUT;
1061                 add_timer(&db->timer);
1062                 spin_unlock_irqrestore(&db->lock, flags);
1063                 return;
1064         }
1065
1066         /* Link status check, Dynamic media type change */
1067         if((phy_read(db->ioaddr, db->phy_addr, 5, db->chip_id) & 0x01e0)!=0)
1068                 tmp_cr12 = 3;
1069
1070         if ( !(tmp_cr12 & 0x3) && !db->link_failed ) {
1071                 /* Link Failed */
1072                 ULI526X_DBUG(0, "Link Failed", tmp_cr12);
1073                 netif_carrier_off(dev);
1074                 pr_info("%s NIC Link is Down\n",dev->name);
1075                 db->link_failed = 1;
1076
1077                 /* For Force 10/100M Half/Full mode: Enable Auto-Nego mode */
1078                 /* AUTO don't need */
1079                 if ( !(db->media_mode & 0x8) )
1080                         phy_write(db->ioaddr, db->phy_addr, 0, 0x1000, db->chip_id);
1081
1082                 /* AUTO mode, if INT phyxcer link failed, select EXT device */
1083                 if (db->media_mode & ULI526X_AUTO) {
1084                         db->cr6_data&=~0x00000200;      /* bit9=0, HD mode */
1085                         update_cr6(db->cr6_data, db->ioaddr);
1086                 }
1087         } else
1088                 if ((tmp_cr12 & 0x3) && db->link_failed) {
1089                         ULI526X_DBUG(0, "Link link OK", tmp_cr12);
1090                         db->link_failed = 0;
1091
1092                         /* Auto Sense Speed */
1093                         if ( (db->media_mode & ULI526X_AUTO) &&
1094                                 uli526x_sense_speed(db) )
1095                                 db->link_failed = 1;
1096                         uli526x_process_mode(db);
1097
1098                         if(db->link_failed==0)
1099                         {
1100                                 if(db->op_mode==ULI526X_100MHF || db->op_mode==ULI526X_100MFD)
1101                                 {
1102                                         TmpSpeed = 100;
1103                                 }
1104                                 if(db->op_mode==ULI526X_10MFD || db->op_mode==ULI526X_100MFD)
1105                                 {
1106                                         pr_info("%s NIC Link is Up %d Mbps Full duplex\n",dev->name,TmpSpeed);
1107                                 }
1108                                 else
1109                                 {
1110                                         pr_info("%s NIC Link is Up %d Mbps Half duplex\n",dev->name,TmpSpeed);
1111                                 }
1112                                 netif_carrier_on(dev);
1113                         }
1114                         /* SHOW_MEDIA_TYPE(db->op_mode); */
1115                 }
1116                 else if(!(tmp_cr12 & 0x3) && db->link_failed)
1117                 {
1118                         if(db->init==1)
1119                         {
1120                                 pr_info("%s NIC Link is Down\n",dev->name);
1121                                 netif_carrier_off(dev);
1122                         }
1123                 }
1124                 db->init=0;
1125
1126         /* Timer active again */
1127         db->timer.expires = ULI526X_TIMER_WUT;
1128         add_timer(&db->timer);
1129         spin_unlock_irqrestore(&db->lock, flags);
1130 }
1131
1132
1133 /*
1134  *      Stop ULI526X board
1135  *      Free Tx/Rx allocated memory
1136  *      Init system variable
1137  */
1138
1139 static void uli526x_reset_prepare(struct net_device *dev)
1140 {
1141         struct uli526x_board_info *db = netdev_priv(dev);
1142
1143         /* Sopt MAC controller */
1144         db->cr6_data &= ~(CR6_RXSC | CR6_TXSC); /* Disable Tx/Rx */
1145         update_cr6(db->cr6_data, dev->base_addr);
1146         outl(0, dev->base_addr + DCR7);         /* Disable Interrupt */
1147         outl(inl(dev->base_addr + DCR5), dev->base_addr + DCR5);
1148
1149         /* Disable upper layer interface */
1150         netif_stop_queue(dev);
1151
1152         /* Free Rx Allocate buffer */
1153         uli526x_free_rxbuffer(db);
1154
1155         /* system variable init */
1156         db->tx_packet_cnt = 0;
1157         db->rx_avail_cnt = 0;
1158         db->link_failed = 1;
1159         db->init=1;
1160         db->wait_reset = 0;
1161 }
1162
1163
1164 /*
1165  *      Dynamic reset the ULI526X board
1166  *      Stop ULI526X board
1167  *      Free Tx/Rx allocated memory
1168  *      Reset ULI526X board
1169  *      Re-initialize ULI526X board
1170  */
1171
1172 static void uli526x_dynamic_reset(struct net_device *dev)
1173 {
1174         ULI526X_DBUG(0, "uli526x_dynamic_reset()", 0);
1175
1176         uli526x_reset_prepare(dev);
1177
1178         /* Re-initialize ULI526X board */
1179         uli526x_init(dev);
1180
1181         /* Restart upper layer interface */
1182         netif_wake_queue(dev);
1183 }
1184
1185
1186 #ifdef CONFIG_PM
1187
1188 /*
1189  *      Suspend the interface.
1190  */
1191
1192 static int uli526x_suspend(struct pci_dev *pdev, pm_message_t state)
1193 {
1194         struct net_device *dev = pci_get_drvdata(pdev);
1195         pci_power_t power_state;
1196         int err;
1197
1198         ULI526X_DBUG(0, "uli526x_suspend", 0);
1199
1200         if (!netdev_priv(dev))
1201                 return 0;
1202
1203         pci_save_state(pdev);
1204
1205         if (!netif_running(dev))
1206                 return 0;
1207
1208         netif_device_detach(dev);
1209         uli526x_reset_prepare(dev);
1210
1211         power_state = pci_choose_state(pdev, state);
1212         pci_enable_wake(pdev, power_state, 0);
1213         err = pci_set_power_state(pdev, power_state);
1214         if (err) {
1215                 netif_device_attach(dev);
1216                 /* Re-initialize ULI526X board */
1217                 uli526x_init(dev);
1218                 /* Restart upper layer interface */
1219                 netif_wake_queue(dev);
1220         }
1221
1222         return err;
1223 }
1224
1225 /*
1226  *      Resume the interface.
1227  */
1228
1229 static int uli526x_resume(struct pci_dev *pdev)
1230 {
1231         struct net_device *dev = pci_get_drvdata(pdev);
1232         int err;
1233
1234         ULI526X_DBUG(0, "uli526x_resume", 0);
1235
1236         if (!netdev_priv(dev))
1237                 return 0;
1238
1239         pci_restore_state(pdev);
1240
1241         if (!netif_running(dev))
1242                 return 0;
1243
1244         err = pci_set_power_state(pdev, PCI_D0);
1245         if (err) {
1246                 dev_warn(&dev->dev, "Could not put device into D0\n");
1247                 return err;
1248         }
1249
1250         netif_device_attach(dev);
1251         /* Re-initialize ULI526X board */
1252         uli526x_init(dev);
1253         /* Restart upper layer interface */
1254         netif_wake_queue(dev);
1255
1256         return 0;
1257 }
1258
1259 #else /* !CONFIG_PM */
1260
1261 #define uli526x_suspend NULL
1262 #define uli526x_resume  NULL
1263
1264 #endif /* !CONFIG_PM */
1265
1266
1267 /*
1268  *      free all allocated rx buffer
1269  */
1270
1271 static void uli526x_free_rxbuffer(struct uli526x_board_info * db)
1272 {
1273         ULI526X_DBUG(0, "uli526x_free_rxbuffer()", 0);
1274
1275         /* free allocated rx buffer */
1276         while (db->rx_avail_cnt) {
1277                 dev_kfree_skb(db->rx_ready_ptr->rx_skb_ptr);
1278                 db->rx_ready_ptr = db->rx_ready_ptr->next_rx_desc;
1279                 db->rx_avail_cnt--;
1280         }
1281 }
1282
1283
1284 /*
1285  *      Reuse the SK buffer
1286  */
1287
1288 static void uli526x_reuse_skb(struct uli526x_board_info *db, struct sk_buff * skb)
1289 {
1290         struct rx_desc *rxptr = db->rx_insert_ptr;
1291
1292         if (!(rxptr->rdes0 & cpu_to_le32(0x80000000))) {
1293                 rxptr->rx_skb_ptr = skb;
1294                 rxptr->rdes2 = cpu_to_le32(pci_map_single(db->pdev,
1295                                                           skb_tail_pointer(skb),
1296                                                           RX_ALLOC_SIZE,
1297                                                           PCI_DMA_FROMDEVICE));
1298                 wmb();
1299                 rxptr->rdes0 = cpu_to_le32(0x80000000);
1300                 db->rx_avail_cnt++;
1301                 db->rx_insert_ptr = rxptr->next_rx_desc;
1302         } else
1303                 ULI526X_DBUG(0, "SK Buffer reuse method error", db->rx_avail_cnt);
1304 }
1305
1306
1307 /*
1308  *      Initialize transmit/Receive descriptor
1309  *      Using Chain structure, and allocate Tx/Rx buffer
1310  */
1311
1312 static void uli526x_descriptor_init(struct uli526x_board_info *db, unsigned long ioaddr)
1313 {
1314         struct tx_desc *tmp_tx;
1315         struct rx_desc *tmp_rx;
1316         unsigned char *tmp_buf;
1317         dma_addr_t tmp_tx_dma, tmp_rx_dma;
1318         dma_addr_t tmp_buf_dma;
1319         int i;
1320
1321         ULI526X_DBUG(0, "uli526x_descriptor_init()", 0);
1322
1323         /* tx descriptor start pointer */
1324         db->tx_insert_ptr = db->first_tx_desc;
1325         db->tx_remove_ptr = db->first_tx_desc;
1326         outl(db->first_tx_desc_dma, ioaddr + DCR4);     /* TX DESC address */
1327
1328         /* rx descriptor start pointer */
1329         db->first_rx_desc = (void *)db->first_tx_desc + sizeof(struct tx_desc) * TX_DESC_CNT;
1330         db->first_rx_desc_dma =  db->first_tx_desc_dma + sizeof(struct tx_desc) * TX_DESC_CNT;
1331         db->rx_insert_ptr = db->first_rx_desc;
1332         db->rx_ready_ptr = db->first_rx_desc;
1333         outl(db->first_rx_desc_dma, ioaddr + DCR3);     /* RX DESC address */
1334
1335         /* Init Transmit chain */
1336         tmp_buf = db->buf_pool_start;
1337         tmp_buf_dma = db->buf_pool_dma_start;
1338         tmp_tx_dma = db->first_tx_desc_dma;
1339         for (tmp_tx = db->first_tx_desc, i = 0; i < TX_DESC_CNT; i++, tmp_tx++) {
1340                 tmp_tx->tx_buf_ptr = tmp_buf;
1341                 tmp_tx->tdes0 = cpu_to_le32(0);
1342                 tmp_tx->tdes1 = cpu_to_le32(0x81000000);        /* IC, chain */
1343                 tmp_tx->tdes2 = cpu_to_le32(tmp_buf_dma);
1344                 tmp_tx_dma += sizeof(struct tx_desc);
1345                 tmp_tx->tdes3 = cpu_to_le32(tmp_tx_dma);
1346                 tmp_tx->next_tx_desc = tmp_tx + 1;
1347                 tmp_buf = tmp_buf + TX_BUF_ALLOC;
1348                 tmp_buf_dma = tmp_buf_dma + TX_BUF_ALLOC;
1349         }
1350         (--tmp_tx)->tdes3 = cpu_to_le32(db->first_tx_desc_dma);
1351         tmp_tx->next_tx_desc = db->first_tx_desc;
1352
1353          /* Init Receive descriptor chain */
1354         tmp_rx_dma=db->first_rx_desc_dma;
1355         for (tmp_rx = db->first_rx_desc, i = 0; i < RX_DESC_CNT; i++, tmp_rx++) {
1356                 tmp_rx->rdes0 = cpu_to_le32(0);
1357                 tmp_rx->rdes1 = cpu_to_le32(0x01000600);
1358                 tmp_rx_dma += sizeof(struct rx_desc);
1359                 tmp_rx->rdes3 = cpu_to_le32(tmp_rx_dma);
1360                 tmp_rx->next_rx_desc = tmp_rx + 1;
1361         }
1362         (--tmp_rx)->rdes3 = cpu_to_le32(db->first_rx_desc_dma);
1363         tmp_rx->next_rx_desc = db->first_rx_desc;
1364
1365         /* pre-allocate Rx buffer */
1366         allocate_rx_buffer(db);
1367 }
1368
1369
1370 /*
1371  *      Update CR6 value
1372  *      Firstly stop ULI526X, then written value and start
1373  */
1374
1375 static void update_cr6(u32 cr6_data, unsigned long ioaddr)
1376 {
1377
1378         outl(cr6_data, ioaddr + DCR6);
1379         udelay(5);
1380 }
1381
1382
1383 /*
1384  *      Send a setup frame for M5261/M5263
1385  *      This setup frame initialize ULI526X address filter mode
1386  */
1387
1388 #ifdef __BIG_ENDIAN
1389 #define FLT_SHIFT 16
1390 #else
1391 #define FLT_SHIFT 0
1392 #endif
1393
1394 static void send_filter_frame(struct net_device *dev, int mc_cnt)
1395 {
1396         struct uli526x_board_info *db = netdev_priv(dev);
1397         struct dev_mc_list *mcptr;
1398         struct tx_desc *txptr;
1399         u16 * addrptr;
1400         u32 * suptr;
1401         int i;
1402
1403         ULI526X_DBUG(0, "send_filter_frame()", 0);
1404
1405         txptr = db->tx_insert_ptr;
1406         suptr = (u32 *) txptr->tx_buf_ptr;
1407
1408         /* Node address */
1409         addrptr = (u16 *) dev->dev_addr;
1410         *suptr++ = addrptr[0] << FLT_SHIFT;
1411         *suptr++ = addrptr[1] << FLT_SHIFT;
1412         *suptr++ = addrptr[2] << FLT_SHIFT;
1413
1414         /* broadcast address */
1415         *suptr++ = 0xffff << FLT_SHIFT;
1416         *suptr++ = 0xffff << FLT_SHIFT;
1417         *suptr++ = 0xffff << FLT_SHIFT;
1418
1419         /* fit the multicast address */
1420         netdev_for_each_mc_addr(mcptr, dev) {
1421                 addrptr = (u16 *) mcptr->dmi_addr;
1422                 *suptr++ = addrptr[0] << FLT_SHIFT;
1423                 *suptr++ = addrptr[1] << FLT_SHIFT;
1424                 *suptr++ = addrptr[2] << FLT_SHIFT;
1425         }
1426
1427         for (i = netdev_mc_count(dev); i < 14; i++) {
1428                 *suptr++ = 0xffff << FLT_SHIFT;
1429                 *suptr++ = 0xffff << FLT_SHIFT;
1430                 *suptr++ = 0xffff << FLT_SHIFT;
1431         }
1432
1433         /* prepare the setup frame */
1434         db->tx_insert_ptr = txptr->next_tx_desc;
1435         txptr->tdes1 = cpu_to_le32(0x890000c0);
1436
1437         /* Resource Check and Send the setup packet */
1438         if (db->tx_packet_cnt < TX_DESC_CNT) {
1439                 /* Resource Empty */
1440                 db->tx_packet_cnt++;
1441                 txptr->tdes0 = cpu_to_le32(0x80000000);
1442                 update_cr6(db->cr6_data | 0x2000, dev->base_addr);
1443                 outl(0x1, dev->base_addr + DCR1);       /* Issue Tx polling */
1444                 update_cr6(db->cr6_data, dev->base_addr);
1445                 dev->trans_start = jiffies;
1446         } else
1447                 pr_err("No Tx resource - Send_filter_frame!\n");
1448 }
1449
1450
1451 /*
1452  *      Allocate rx buffer,
1453  *      As possible as allocate maxiumn Rx buffer
1454  */
1455
1456 static void allocate_rx_buffer(struct uli526x_board_info *db)
1457 {
1458         struct rx_desc *rxptr;
1459         struct sk_buff *skb;
1460
1461         rxptr = db->rx_insert_ptr;
1462
1463         while(db->rx_avail_cnt < RX_DESC_CNT) {
1464                 if ( ( skb = dev_alloc_skb(RX_ALLOC_SIZE) ) == NULL )
1465                         break;
1466                 rxptr->rx_skb_ptr = skb; /* FIXME (?) */
1467                 rxptr->rdes2 = cpu_to_le32(pci_map_single(db->pdev,
1468                                                           skb_tail_pointer(skb),
1469                                                           RX_ALLOC_SIZE,
1470                                                           PCI_DMA_FROMDEVICE));
1471                 wmb();
1472                 rxptr->rdes0 = cpu_to_le32(0x80000000);
1473                 rxptr = rxptr->next_rx_desc;
1474                 db->rx_avail_cnt++;
1475         }
1476
1477         db->rx_insert_ptr = rxptr;
1478 }
1479
1480
1481 /*
1482  *      Read one word data from the serial ROM
1483  */
1484
1485 static u16 read_srom_word(long ioaddr, int offset)
1486 {
1487         int i;
1488         u16 srom_data = 0;
1489         long cr9_ioaddr = ioaddr + DCR9;
1490
1491         outl(CR9_SROM_READ, cr9_ioaddr);
1492         outl(CR9_SROM_READ | CR9_SRCS, cr9_ioaddr);
1493
1494         /* Send the Read Command 110b */
1495         SROM_CLK_WRITE(SROM_DATA_1, cr9_ioaddr);
1496         SROM_CLK_WRITE(SROM_DATA_1, cr9_ioaddr);
1497         SROM_CLK_WRITE(SROM_DATA_0, cr9_ioaddr);
1498
1499         /* Send the offset */
1500         for (i = 5; i >= 0; i--) {
1501                 srom_data = (offset & (1 << i)) ? SROM_DATA_1 : SROM_DATA_0;
1502                 SROM_CLK_WRITE(srom_data, cr9_ioaddr);
1503         }
1504
1505         outl(CR9_SROM_READ | CR9_SRCS, cr9_ioaddr);
1506
1507         for (i = 16; i > 0; i--) {
1508                 outl(CR9_SROM_READ | CR9_SRCS | CR9_SRCLK, cr9_ioaddr);
1509                 udelay(5);
1510                 srom_data = (srom_data << 1) | ((inl(cr9_ioaddr) & CR9_CRDOUT) ? 1 : 0);
1511                 outl(CR9_SROM_READ | CR9_SRCS, cr9_ioaddr);
1512                 udelay(5);
1513         }
1514
1515         outl(CR9_SROM_READ, cr9_ioaddr);
1516         return srom_data;
1517 }
1518
1519
1520 /*
1521  *      Auto sense the media mode
1522  */
1523
1524 static u8 uli526x_sense_speed(struct uli526x_board_info * db)
1525 {
1526         u8 ErrFlag = 0;
1527         u16 phy_mode;
1528
1529         phy_mode = phy_read(db->ioaddr, db->phy_addr, 1, db->chip_id);
1530         phy_mode = phy_read(db->ioaddr, db->phy_addr, 1, db->chip_id);
1531
1532         if ( (phy_mode & 0x24) == 0x24 ) {
1533
1534                 phy_mode = ((phy_read(db->ioaddr, db->phy_addr, 5, db->chip_id) & 0x01e0)<<7);
1535                 if(phy_mode&0x8000)
1536                         phy_mode = 0x8000;
1537                 else if(phy_mode&0x4000)
1538                         phy_mode = 0x4000;
1539                 else if(phy_mode&0x2000)
1540                         phy_mode = 0x2000;
1541                 else
1542                         phy_mode = 0x1000;
1543
1544                 /* printk(DRV_NAME ": Phy_mode %x ",phy_mode); */
1545                 switch (phy_mode) {
1546                 case 0x1000: db->op_mode = ULI526X_10MHF; break;
1547                 case 0x2000: db->op_mode = ULI526X_10MFD; break;
1548                 case 0x4000: db->op_mode = ULI526X_100MHF; break;
1549                 case 0x8000: db->op_mode = ULI526X_100MFD; break;
1550                 default: db->op_mode = ULI526X_10MHF; ErrFlag = 1; break;
1551                 }
1552         } else {
1553                 db->op_mode = ULI526X_10MHF;
1554                 ULI526X_DBUG(0, "Link Failed :", phy_mode);
1555                 ErrFlag = 1;
1556         }
1557
1558         return ErrFlag;
1559 }
1560
1561
1562 /*
1563  *      Set 10/100 phyxcer capability
1564  *      AUTO mode : phyxcer register4 is NIC capability
1565  *      Force mode: phyxcer register4 is the force media
1566  */
1567
1568 static void uli526x_set_phyxcer(struct uli526x_board_info *db)
1569 {
1570         u16 phy_reg;
1571
1572         /* Phyxcer capability setting */
1573         phy_reg = phy_read(db->ioaddr, db->phy_addr, 4, db->chip_id) & ~0x01e0;
1574
1575         if (db->media_mode & ULI526X_AUTO) {
1576                 /* AUTO Mode */
1577                 phy_reg |= db->PHY_reg4;
1578         } else {
1579                 /* Force Mode */
1580                 switch(db->media_mode) {
1581                 case ULI526X_10MHF: phy_reg |= 0x20; break;
1582                 case ULI526X_10MFD: phy_reg |= 0x40; break;
1583                 case ULI526X_100MHF: phy_reg |= 0x80; break;
1584                 case ULI526X_100MFD: phy_reg |= 0x100; break;
1585                 }
1586
1587         }
1588
1589         /* Write new capability to Phyxcer Reg4 */
1590         if ( !(phy_reg & 0x01e0)) {
1591                 phy_reg|=db->PHY_reg4;
1592                 db->media_mode|=ULI526X_AUTO;
1593         }
1594         phy_write(db->ioaddr, db->phy_addr, 4, phy_reg, db->chip_id);
1595
1596         /* Restart Auto-Negotiation */
1597         phy_write(db->ioaddr, db->phy_addr, 0, 0x1200, db->chip_id);
1598         udelay(50);
1599 }
1600
1601
1602 /*
1603  *      Process op-mode
1604         AUTO mode : PHY controller in Auto-negotiation Mode
1605  *      Force mode: PHY controller in force mode with HUB
1606  *                      N-way force capability with SWITCH
1607  */
1608
1609 static void uli526x_process_mode(struct uli526x_board_info *db)
1610 {
1611         u16 phy_reg;
1612
1613         /* Full Duplex Mode Check */
1614         if (db->op_mode & 0x4)
1615                 db->cr6_data |= CR6_FDM;        /* Set Full Duplex Bit */
1616         else
1617                 db->cr6_data &= ~CR6_FDM;       /* Clear Full Duplex Bit */
1618
1619         update_cr6(db->cr6_data, db->ioaddr);
1620
1621         /* 10/100M phyxcer force mode need */
1622         if ( !(db->media_mode & 0x8)) {
1623                 /* Forece Mode */
1624                 phy_reg = phy_read(db->ioaddr, db->phy_addr, 6, db->chip_id);
1625                 if ( !(phy_reg & 0x1) ) {
1626                         /* parter without N-Way capability */
1627                         phy_reg = 0x0;
1628                         switch(db->op_mode) {
1629                         case ULI526X_10MHF: phy_reg = 0x0; break;
1630                         case ULI526X_10MFD: phy_reg = 0x100; break;
1631                         case ULI526X_100MHF: phy_reg = 0x2000; break;
1632                         case ULI526X_100MFD: phy_reg = 0x2100; break;
1633                         }
1634                         phy_write(db->ioaddr, db->phy_addr, 0, phy_reg, db->chip_id);
1635                 }
1636         }
1637 }
1638
1639
1640 /*
1641  *      Write a word to Phy register
1642  */
1643
1644 static void phy_write(unsigned long iobase, u8 phy_addr, u8 offset, u16 phy_data, u32 chip_id)
1645 {
1646         u16 i;
1647         unsigned long ioaddr;
1648
1649         if(chip_id == PCI_ULI5263_ID)
1650         {
1651                 phy_writeby_cr10(iobase, phy_addr, offset, phy_data);
1652                 return;
1653         }
1654         /* M5261/M5263 Chip */
1655         ioaddr = iobase + DCR9;
1656
1657         /* Send 33 synchronization clock to Phy controller */
1658         for (i = 0; i < 35; i++)
1659                 phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1660
1661         /* Send start command(01) to Phy */
1662         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1663         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1664
1665         /* Send write command(01) to Phy */
1666         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1667         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1668
1669         /* Send Phy address */
1670         for (i = 0x10; i > 0; i = i >> 1)
1671                 phy_write_1bit(ioaddr, phy_addr & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1672
1673         /* Send register address */
1674         for (i = 0x10; i > 0; i = i >> 1)
1675                 phy_write_1bit(ioaddr, offset & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1676
1677         /* written trasnition */
1678         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1679         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1680
1681         /* Write a word data to PHY controller */
1682         for ( i = 0x8000; i > 0; i >>= 1)
1683                 phy_write_1bit(ioaddr, phy_data & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1684
1685 }
1686
1687
1688 /*
1689  *      Read a word data from phy register
1690  */
1691
1692 static u16 phy_read(unsigned long iobase, u8 phy_addr, u8 offset, u32 chip_id)
1693 {
1694         int i;
1695         u16 phy_data;
1696         unsigned long ioaddr;
1697
1698         if(chip_id == PCI_ULI5263_ID)
1699                 return phy_readby_cr10(iobase, phy_addr, offset);
1700         /* M5261/M5263 Chip */
1701         ioaddr = iobase + DCR9;
1702
1703         /* Send 33 synchronization clock to Phy controller */
1704         for (i = 0; i < 35; i++)
1705                 phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1706
1707         /* Send start command(01) to Phy */
1708         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1709         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1710
1711         /* Send read command(10) to Phy */
1712         phy_write_1bit(ioaddr, PHY_DATA_1, chip_id);
1713         phy_write_1bit(ioaddr, PHY_DATA_0, chip_id);
1714
1715         /* Send Phy address */
1716         for (i = 0x10; i > 0; i = i >> 1)
1717                 phy_write_1bit(ioaddr, phy_addr & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1718
1719         /* Send register address */
1720         for (i = 0x10; i > 0; i = i >> 1)
1721                 phy_write_1bit(ioaddr, offset & i ? PHY_DATA_1 : PHY_DATA_0, chip_id);
1722
1723         /* Skip transition state */
1724         phy_read_1bit(ioaddr, chip_id);
1725
1726         /* read 16bit data */
1727         for (phy_data = 0, i = 0; i < 16; i++) {
1728                 phy_data <<= 1;
1729                 phy_data |= phy_read_1bit(ioaddr, chip_id);
1730         }
1731
1732         return phy_data;
1733 }
1734
1735 static u16 phy_readby_cr10(unsigned long iobase, u8 phy_addr, u8 offset)
1736 {
1737         unsigned long ioaddr,cr10_value;
1738
1739         ioaddr = iobase + DCR10;
1740         cr10_value = phy_addr;
1741         cr10_value = (cr10_value<<5) + offset;
1742         cr10_value = (cr10_value<<16) + 0x08000000;
1743         outl(cr10_value,ioaddr);
1744         udelay(1);
1745         while(1)
1746         {
1747                 cr10_value = inl(ioaddr);
1748                 if(cr10_value&0x10000000)
1749                         break;
1750         }
1751         return (cr10_value&0x0ffff);
1752 }
1753
1754 static void phy_writeby_cr10(unsigned long iobase, u8 phy_addr, u8 offset, u16 phy_data)
1755 {
1756         unsigned long ioaddr,cr10_value;
1757
1758         ioaddr = iobase + DCR10;
1759         cr10_value = phy_addr;
1760         cr10_value = (cr10_value<<5) + offset;
1761         cr10_value = (cr10_value<<16) + 0x04000000 + phy_data;
1762         outl(cr10_value,ioaddr);
1763         udelay(1);
1764 }
1765 /*
1766  *      Write one bit data to Phy Controller
1767  */
1768
1769 static void phy_write_1bit(unsigned long ioaddr, u32 phy_data, u32 chip_id)
1770 {
1771         outl(phy_data , ioaddr);                        /* MII Clock Low */
1772         udelay(1);
1773         outl(phy_data  | MDCLKH, ioaddr);       /* MII Clock High */
1774         udelay(1);
1775         outl(phy_data , ioaddr);                        /* MII Clock Low */
1776         udelay(1);
1777 }
1778
1779
1780 /*
1781  *      Read one bit phy data from PHY controller
1782  */
1783
1784 static u16 phy_read_1bit(unsigned long ioaddr, u32 chip_id)
1785 {
1786         u16 phy_data;
1787
1788         outl(0x50000 , ioaddr);
1789         udelay(1);
1790         phy_data = ( inl(ioaddr) >> 19 ) & 0x1;
1791         outl(0x40000 , ioaddr);
1792         udelay(1);
1793
1794         return phy_data;
1795 }
1796
1797
1798 static DEFINE_PCI_DEVICE_TABLE(uli526x_pci_tbl) = {
1799         { 0x10B9, 0x5261, PCI_ANY_ID, PCI_ANY_ID, 0, 0, PCI_ULI5261_ID },
1800         { 0x10B9, 0x5263, PCI_ANY_ID, PCI_ANY_ID, 0, 0, PCI_ULI5263_ID },
1801         { 0, }
1802 };
1803 MODULE_DEVICE_TABLE(pci, uli526x_pci_tbl);
1804
1805
1806 static struct pci_driver uli526x_driver = {
1807         .name           = "uli526x",
1808         .id_table       = uli526x_pci_tbl,
1809         .probe          = uli526x_init_one,
1810         .remove         = __devexit_p(uli526x_remove_one),
1811         .suspend        = uli526x_suspend,
1812         .resume         = uli526x_resume,
1813 };
1814
1815 MODULE_AUTHOR("Peer Chen, peer.chen@uli.com.tw");
1816 MODULE_DESCRIPTION("ULi M5261/M5263 fast ethernet driver");
1817 MODULE_LICENSE("GPL");
1818
1819 module_param(debug, int, 0644);
1820 module_param(mode, int, 0);
1821 module_param(cr6set, int, 0);
1822 MODULE_PARM_DESC(debug, "ULi M5261/M5263 enable debugging (0-1)");
1823 MODULE_PARM_DESC(mode, "ULi M5261/M5263: Bit 0: 10/100Mbps, bit 2: duplex, bit 8: HomePNA");
1824
1825 /*      Description:
1826  *      when user used insmod to add module, system invoked init_module()
1827  *      to register the services.
1828  */
1829
1830 static int __init uli526x_init_module(void)
1831 {
1832
1833         printk(version);
1834         printed_version = 1;
1835
1836         ULI526X_DBUG(0, "init_module() ", debug);
1837
1838         if (debug)
1839                 uli526x_debug = debug;  /* set debug flag */
1840         if (cr6set)
1841                 uli526x_cr6_user_set = cr6set;
1842
1843         switch (mode) {
1844         case ULI526X_10MHF:
1845         case ULI526X_100MHF:
1846         case ULI526X_10MFD:
1847         case ULI526X_100MFD:
1848                 uli526x_media_mode = mode;
1849                 break;
1850         default:
1851                 uli526x_media_mode = ULI526X_AUTO;
1852                 break;
1853         }
1854
1855         return pci_register_driver(&uli526x_driver);
1856 }
1857
1858
1859 /*
1860  *      Description:
1861  *      when user used rmmod to delete module, system invoked clean_module()
1862  *      to un-register all registered services.
1863  */
1864
1865 static void __exit uli526x_cleanup_module(void)
1866 {
1867         ULI526X_DBUG(0, "uli526x_clean_module() ", debug);
1868         pci_unregister_driver(&uli526x_driver);
1869 }
1870
1871 module_init(uli526x_init_module);
1872 module_exit(uli526x_cleanup_module);