ba7f47c2dcffa750636a2630a01a97d26e5c7311
[linux-2.6.git] / drivers / net / tulip / de4x5.c
1 /*  de4x5.c: A DIGITAL DC21x4x DECchip and DE425/DE434/DE435/DE450/DE500
2              ethernet driver for Linux.
3
4     Copyright 1994, 1995 Digital Equipment Corporation.
5
6     Testing resources for this driver have been made available
7     in part by NASA Ames Research Center (mjacob@nas.nasa.gov).
8
9     The author may be reached at davies@maniac.ultranet.com.
10
11     This program is free software; you can redistribute  it and/or modify it
12     under  the terms of  the GNU General  Public License as published by the
13     Free Software Foundation;  either version 2 of the  License, or (at your
14     option) any later version.
15
16     THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR   IMPLIED
17     WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
18     MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
19     NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT,  INDIRECT,
20     INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
21     NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
22     USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
23     ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
24     (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
25     THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
26
27     You should have received a copy of the  GNU General Public License along
28     with this program; if not, write  to the Free Software Foundation, Inc.,
29     675 Mass Ave, Cambridge, MA 02139, USA.
30
31     Originally,   this  driver  was    written  for the  Digital   Equipment
32     Corporation series of EtherWORKS ethernet cards:
33
34         DE425 TP/COAX EISA
35         DE434 TP PCI
36         DE435 TP/COAX/AUI PCI
37         DE450 TP/COAX/AUI PCI
38         DE500 10/100 PCI Fasternet
39
40     but it  will  now attempt  to  support all  cards which   conform to the
41     Digital Semiconductor   SROM   Specification.    The  driver   currently
42     recognises the following chips:
43
44         DC21040  (no SROM)
45         DC21041[A]
46         DC21140[A]
47         DC21142
48         DC21143
49
50     So far the driver is known to work with the following cards:
51
52         KINGSTON
53         Linksys
54         ZNYX342
55         SMC8432
56         SMC9332 (w/new SROM)
57         ZNYX31[45]
58         ZNYX346 10/100 4 port (can act as a 10/100 bridge!)
59
60     The driver has been tested on a relatively busy network using the DE425,
61     DE434, DE435 and DE500 cards and benchmarked with 'ttcp': it transferred
62     16M of data to a DECstation 5000/200 as follows:
63
64                 TCP           UDP
65              TX     RX     TX     RX
66     DE425   1030k  997k   1170k  1128k
67     DE434   1063k  995k   1170k  1125k
68     DE435   1063k  995k   1170k  1125k
69     DE500   1063k  998k   1170k  1125k  in 10Mb/s mode
70
71     All  values are typical (in   kBytes/sec) from a  sample  of 4 for  each
72     measurement. Their error is +/-20k on a quiet (private) network and also
73     depend on what load the CPU has.
74
75     =========================================================================
76     This driver  has been written substantially  from  scratch, although its
77     inheritance of style and stack interface from 'ewrk3.c' and in turn from
78     Donald Becker's 'lance.c' should be obvious. With the module autoload of
79     every  usable DECchip board,  I  pinched Donald's 'next_module' field to
80     link my modules together.
81
82     Upto 15 EISA cards can be supported under this driver, limited primarily
83     by the available IRQ lines.  I have  checked different configurations of
84     multiple depca, EtherWORKS 3 cards and de4x5 cards and  have not found a
85     problem yet (provided you have at least depca.c v0.38) ...
86
87     PCI support has been added  to allow the driver  to work with the DE434,
88     DE435, DE450 and DE500 cards. The I/O accesses are a bit of a kludge due
89     to the differences in the EISA and PCI CSR address offsets from the base
90     address.
91
92     The ability to load this  driver as a loadable  module has been included
93     and used extensively  during the driver development  (to save those long
94     reboot sequences).  Loadable module support  under PCI and EISA has been
95     achieved by letting the driver autoprobe as if it were compiled into the
96     kernel. Do make sure  you're not sharing  interrupts with anything  that
97     cannot accommodate  interrupt  sharing!
98
99     To utilise this ability, you have to do 8 things:
100
101     0) have a copy of the loadable modules code installed on your system.
102     1) copy de4x5.c from the  /linux/drivers/net directory to your favourite
103     temporary directory.
104     2) for fixed  autoprobes (not  recommended),  edit the source code  near
105     line 5594 to reflect the I/O address  you're using, or assign these when
106     loading by:
107
108                    insmod de4x5 io=0xghh           where g = bus number
109                                                         hh = device number
110
111        NB: autoprobing for modules is now supported by default. You may just
112            use:
113
114                    insmod de4x5
115
116            to load all available boards. For a specific board, still use
117            the 'io=?' above.
118     3) compile  de4x5.c, but include -DMODULE in  the command line to ensure
119     that the correct bits are compiled (see end of source code).
120     4) if you are wanting to add a new  card, goto 5. Otherwise, recompile a
121     kernel with the de4x5 configuration turned off and reboot.
122     5) insmod de4x5 [io=0xghh]
123     6) run the net startup bits for your new eth?? interface(s) manually
124     (usually /etc/rc.inet[12] at boot time).
125     7) enjoy!
126
127     To unload a module, turn off the associated interface(s)
128     'ifconfig eth?? down' then 'rmmod de4x5'.
129
130     Automedia detection is included so that in  principal you can disconnect
131     from, e.g.  TP, reconnect  to BNC  and  things will still work  (after a
132     pause whilst the   driver figures out   where its media went).  My tests
133     using ping showed that it appears to work....
134
135     By  default,  the driver will  now   autodetect any  DECchip based card.
136     Should you have a need to restrict the driver to DIGITAL only cards, you
137     can compile with a  DEC_ONLY define, or if  loading as a module, use the
138     'dec_only=1'  parameter.
139
140     I've changed the timing routines to  use the kernel timer and scheduling
141     functions  so that the  hangs  and other assorted problems that occurred
142     while autosensing the  media  should be gone.  A  bonus  for the DC21040
143     auto  media sense algorithm is  that it can now  use one that is more in
144     line with the  rest (the DC21040  chip doesn't  have a hardware  timer).
145     The downside is the 1 'jiffies' (10ms) resolution.
146
147     IEEE 802.3u MII interface code has  been added in anticipation that some
148     products may use it in the future.
149
150     The SMC9332 card  has a non-compliant SROM  which needs fixing -  I have
151     patched this  driver to detect it  because the SROM format used complies
152     to a previous DEC-STD format.
153
154     I have removed the buffer copies needed for receive on Intels.  I cannot
155     remove them for   Alphas since  the  Tulip hardware   only does longword
156     aligned  DMA transfers  and  the  Alphas get   alignment traps with  non
157     longword aligned data copies (which makes them really slow). No comment.
158
159     I  have added SROM decoding  routines to make this  driver work with any
160     card that  supports the Digital  Semiconductor SROM spec. This will help
161     all  cards running the dc2114x  series chips in particular.  Cards using
162     the dc2104x  chips should run correctly with  the basic  driver.  I'm in
163     debt to <mjacob@feral.com> for the  testing and feedback that helped get
164     this feature working.  So far we have  tested KINGSTON, SMC8432, SMC9332
165     (with the latest SROM complying  with the SROM spec  V3: their first was
166     broken), ZNYX342  and  LinkSys. ZYNX314 (dual  21041  MAC) and  ZNYX 315
167     (quad 21041 MAC)  cards also  appear  to work despite their  incorrectly
168     wired IRQs.
169
170     I have added a temporary fix for interrupt problems when some SCSI cards
171     share the same interrupt as the DECchip based  cards. The problem occurs
172     because  the SCSI card wants to  grab the interrupt  as a fast interrupt
173     (runs the   service routine with interrupts turned   off) vs.  this card
174     which really needs to run the service routine with interrupts turned on.
175     This driver will  now   add the interrupt service   routine  as  a  fast
176     interrupt if it   is bounced from the   slow interrupt.  THIS IS NOT   A
177     RECOMMENDED WAY TO RUN THE DRIVER  and has been done  for a limited time
178     until  people   sort  out their  compatibility    issues and the  kernel
179     interrupt  service code  is  fixed.   YOU  SHOULD SEPARATE OUT  THE FAST
180     INTERRUPT CARDS FROM THE SLOW INTERRUPT CARDS to ensure that they do not
181     run on the same interrupt. PCMCIA/CardBus is another can of worms...
182
183     Finally, I think  I have really  fixed  the module  loading problem with
184     more than one DECchip based  card.  As a  side effect, I don't mess with
185     the  device structure any  more which means that  if more than 1 card in
186     2.0.x is    installed (4  in   2.1.x),  the  user   will have   to  edit
187     linux/drivers/net/Space.c  to make room for  them. Hence, module loading
188     is  the preferred way to use   this driver, since  it  doesn't have this
189     limitation.
190
191     Where SROM media  detection is used and  full duplex is specified in the
192     SROM,  the feature is  ignored unless  lp->params.fdx  is set at compile
193     time  OR during  a   module load  (insmod  de4x5   args='eth??:fdx' [see
194     below]).  This is because there  is no way  to automatically detect full
195     duplex   links  except through   autonegotiation.    When I  include the
196     autonegotiation feature in  the SROM autoconf  code, this detection will
197     occur automatically for that case.
198
199     Command  line arguments are  now  allowed, similar  to passing arguments
200     through LILO. This will allow a per adapter board  set up of full duplex
201     and media. The only lexical constraints  are: the board name (dev->name)
202     appears in the list before its  parameters.  The list of parameters ends
203     either at the end of the parameter list or with another board name.  The
204     following parameters are allowed:
205
206             fdx        for full duplex
207             autosense  to set the media/speed; with the following
208                        sub-parameters:
209                        TP, TP_NW, BNC, AUI, BNC_AUI, 100Mb, 10Mb, AUTO
210
211     Case sensitivity is important  for  the sub-parameters. They *must*   be
212     upper case. Examples:
213
214         insmod de4x5 args='eth1:fdx autosense=BNC eth0:autosense=100Mb'.
215
216     For a compiled in driver, at or above line 548, place e.g.
217         #define DE4X5_PARM "eth0:fdx autosense=AUI eth2:autosense=TP"
218
219     Yes,  I know full duplex isn't  permissible on BNC  or AUI; they're just
220     examples. By default, full duplex is turned off and  AUTO is the default
221     autosense setting.  In reality, I expect only  the full duplex option to
222     be used. Note the use of single quotes in the two examples above and the
223     lack of commas to separate items. ALSO, you must get the requested media
224     correct in relation to what the adapter SROM says it has. There's no way
225     to  determine this in  advance other than by  trial and error and common
226     sense, e.g. call a BNC connectored port 'BNC', not '10Mb'.
227
228     Changed the bus probing.  EISA used to be  done first,  followed by PCI.
229     Most people probably don't even know  what a de425 is today and the EISA
230     probe has messed  up some SCSI cards  in the past,  so now PCI is always
231     probed  first  followed by  EISA if  a) the architecture allows EISA and
232     either  b) there have been no PCI cards detected or  c) an EISA probe is
233     forced by  the user.  To force  a probe  include  "force_eisa"  in  your
234     insmod "args" line;  for built-in kernels either change the driver to do
235     this  automatically  or include  #define DE4X5_FORCE_EISA  on or  before
236     line 1040 in the driver.
237
238     TO DO:
239     ------
240
241     Revision History
242     ----------------
243
244     Version   Date        Description
245
246       0.1     17-Nov-94   Initial writing. ALPHA code release.
247       0.2     13-Jan-95   Added PCI support for DE435's.
248       0.21    19-Jan-95   Added auto media detection.
249       0.22    10-Feb-95   Fix interrupt handler call <chris@cosy.sbg.ac.at>.
250                           Fix recognition bug reported by <bkm@star.rl.ac.uk>.
251                           Add request/release_region code.
252                           Add loadable modules support for PCI.
253                           Clean up loadable modules support.
254       0.23    28-Feb-95   Added DC21041 and DC21140 support.
255                           Fix missed frame counter value and initialisation.
256                           Fixed EISA probe.
257       0.24    11-Apr-95   Change delay routine to use <linux/udelay>.
258                           Change TX_BUFFS_AVAIL macro.
259                           Change media autodetection to allow manual setting.
260                           Completed DE500 (DC21140) support.
261       0.241   18-Apr-95   Interim release without DE500 Autosense Algorithm.
262       0.242   10-May-95   Minor changes.
263       0.30    12-Jun-95   Timer fix for DC21140.
264                           Portability changes.
265                           Add ALPHA changes from <jestabro@ant.tay1.dec.com>.
266                           Add DE500 semi automatic autosense.
267                           Add Link Fail interrupt TP failure detection.
268                           Add timer based link change detection.
269                           Plugged a memory leak in de4x5_queue_pkt().
270       0.31    13-Jun-95   Fixed PCI stuff for 1.3.1.
271       0.32    26-Jun-95   Added verify_area() calls in de4x5_ioctl() from a
272                           suggestion by <heiko@colossus.escape.de>.
273       0.33     8-Aug-95   Add shared interrupt support (not released yet).
274       0.331   21-Aug-95   Fix de4x5_open() with fast CPUs.
275                           Fix de4x5_interrupt().
276                           Fix dc21140_autoconf() mess.
277                           No shared interrupt support.
278       0.332   11-Sep-95   Added MII management interface routines.
279       0.40     5-Mar-96   Fix setup frame timeout <maartenb@hpkuipc.cern.ch>.
280                           Add kernel timer code (h/w is too flaky).
281                           Add MII based PHY autosense.
282                           Add new multicasting code.
283                           Add new autosense algorithms for media/mode
284                           selection using kernel scheduling/timing.
285                           Re-formatted.
286                           Made changes suggested by <jeff@router.patch.net>:
287                             Change driver to detect all DECchip based cards
288                             with DEC_ONLY restriction a special case.
289                             Changed driver to autoprobe as a module. No irq
290                             checking is done now - assume BIOS is good!
291                           Added SMC9332 detection <manabe@Roy.dsl.tutics.ac.jp>
292       0.41    21-Mar-96   Don't check for get_hw_addr checksum unless DEC card
293                           only <niles@axp745gsfc.nasa.gov>
294                           Fix for multiple PCI cards reported by <jos@xos.nl>
295                           Duh, put the IRQF_SHARED flag into request_interrupt().
296                           Fix SMC ethernet address in enet_det[].
297                           Print chip name instead of "UNKNOWN" during boot.
298       0.42    26-Apr-96   Fix MII write TA bit error.
299                           Fix bug in dc21040 and dc21041 autosense code.
300                           Remove buffer copies on receive for Intels.
301                           Change sk_buff handling during media disconnects to
302                            eliminate DUP packets.
303                           Add dynamic TX thresholding.
304                           Change all chips to use perfect multicast filtering.
305                           Fix alloc_device() bug <jari@markkus2.fimr.fi>
306       0.43   21-Jun-96    Fix unconnected media TX retry bug.
307                           Add Accton to the list of broken cards.
308                           Fix TX under-run bug for non DC21140 chips.
309                           Fix boot command probe bug in alloc_device() as
310                            reported by <koen.gadeyne@barco.com> and
311                            <orava@nether.tky.hut.fi>.
312                           Add cache locks to prevent a race condition as
313                            reported by <csd@microplex.com> and
314                            <baba@beckman.uiuc.edu>.
315                           Upgraded alloc_device() code.
316       0.431  28-Jun-96    Fix potential bug in queue_pkt() from discussion
317                           with <csd@microplex.com>
318       0.44   13-Aug-96    Fix RX overflow bug in 2114[023] chips.
319                           Fix EISA probe bugs reported by <os2@kpi.kharkov.ua>
320                           and <michael@compurex.com>.
321       0.441   9-Sep-96    Change dc21041_autoconf() to probe quiet BNC media
322                            with a loopback packet.
323       0.442   9-Sep-96    Include AUI in dc21041 media printout. Bug reported
324                            by <bhat@mundook.cs.mu.OZ.AU>
325       0.45    8-Dec-96    Include endian functions for PPC use, from work
326                            by <cort@cs.nmt.edu> and <g.thomas@opengroup.org>.
327       0.451  28-Dec-96    Added fix to allow autoprobe for modules after
328                            suggestion from <mjacob@feral.com>.
329       0.5    30-Jan-97    Added SROM decoding functions.
330                           Updated debug flags.
331                           Fix sleep/wakeup calls for PCI cards, bug reported
332                            by <cross@gweep.lkg.dec.com>.
333                           Added multi-MAC, one SROM feature from discussion
334                            with <mjacob@feral.com>.
335                           Added full module autoprobe capability.
336                           Added attempt to use an SMC9332 with broken SROM.
337                           Added fix for ZYNX multi-mac cards that didn't
338                            get their IRQs wired correctly.
339       0.51   13-Feb-97    Added endian fixes for the SROM accesses from
340                            <paubert@iram.es>
341                           Fix init_connection() to remove extra device reset.
342                           Fix MAC/PHY reset ordering in dc21140m_autoconf().
343                           Fix initialisation problem with lp->timeout in
344                            typeX_infoblock() from <paubert@iram.es>.
345                           Fix MII PHY reset problem from work done by
346                            <paubert@iram.es>.
347       0.52   26-Apr-97    Some changes may not credit the right people -
348                            a disk crash meant I lost some mail.
349                           Change RX interrupt routine to drop rather than
350                            defer packets to avoid hang reported by
351                            <g.thomas@opengroup.org>.
352                           Fix srom_exec() to return for COMPACT and type 1
353                            infoblocks.
354                           Added DC21142 and DC21143 functions.
355                           Added byte counters from <phil@tazenda.demon.co.uk>
356                           Added IRQF_DISABLED temporary fix from
357                            <mjacob@feral.com>.
358       0.53   12-Nov-97    Fix the *_probe() to include 'eth??' name during
359                            module load: bug reported by
360                            <Piete.Brooks@cl.cam.ac.uk>
361                           Fix multi-MAC, one SROM, to work with 2114x chips:
362                            bug reported by <cmetz@inner.net>.
363                           Make above search independent of BIOS device scan
364                            direction.
365                           Completed DC2114[23] autosense functions.
366       0.531  21-Dec-97    Fix DE500-XA 100Mb/s bug reported by
367                            <robin@intercore.com
368                           Fix type1_infoblock() bug introduced in 0.53, from
369                            problem reports by
370                            <parmee@postecss.ncrfran.france.ncr.com> and
371                            <jo@ice.dillingen.baynet.de>.
372                           Added argument list to set up each board from either
373                            a module's command line or a compiled in #define.
374                           Added generic MII PHY functionality to deal with
375                            newer PHY chips.
376                           Fix the mess in 2.1.67.
377       0.532   5-Jan-98    Fix bug in mii_get_phy() reported by
378                            <redhat@cococo.net>.
379                           Fix bug in pci_probe() for 64 bit systems reported
380                            by <belliott@accessone.com>.
381       0.533   9-Jan-98    Fix more 64 bit bugs reported by <jal@cs.brown.edu>.
382       0.534  24-Jan-98    Fix last (?) endian bug from <geert@linux-m68k.org>
383       0.535  21-Feb-98    Fix Ethernet Address PROM reset bug for DC21040.
384       0.536  21-Mar-98    Change pci_probe() to use the pci_dev structure.
385                           **Incompatible with 2.0.x from here.**
386       0.540   5-Jul-98    Atomicize assertion of dev->interrupt for SMP
387                            from <lma@varesearch.com>
388                           Add TP, AUI and BNC cases to 21140m_autoconf() for
389                            case where a 21140 under SROM control uses, e.g. AUI
390                            from problem report by <delchini@lpnp09.in2p3.fr>
391                           Add MII parallel detection to 2114x_autoconf() for
392                            case where no autonegotiation partner exists from
393                            problem report by <mlapsley@ndirect.co.uk>.
394                           Add ability to force connection type directly even
395                            when using SROM control from problem report by
396                            <earl@exis.net>.
397                           Updated the PCI interface to conform with the latest
398                            version. I hope nothing is broken...
399                           Add TX done interrupt modification from suggestion
400                            by <Austin.Donnelly@cl.cam.ac.uk>.
401                           Fix is_anc_capable() bug reported by
402                            <Austin.Donnelly@cl.cam.ac.uk>.
403                           Fix type[13]_infoblock() bug: during MII search, PHY
404                            lp->rst not run because lp->ibn not initialised -
405                            from report & fix by <paubert@iram.es>.
406                           Fix probe bug with EISA & PCI cards present from
407                            report by <eirik@netcom.com>.
408       0.541  24-Aug-98    Fix compiler problems associated with i386-string
409                            ops from multiple bug reports and temporary fix
410                            from <paubert@iram.es>.
411                           Fix pci_probe() to correctly emulate the old
412                            pcibios_find_class() function.
413                           Add an_exception() for old ZYNX346 and fix compile
414                            warning on PPC & SPARC, from <ecd@skynet.be>.
415                           Fix lastPCI to correctly work with compiled in
416                            kernels and modules from bug report by
417                            <Zlatko.Calusic@CARNet.hr> et al.
418       0.542  15-Sep-98    Fix dc2114x_autoconf() to stop multiple messages
419                            when media is unconnected.
420                           Change dev->interrupt to lp->interrupt to ensure
421                            alignment for Alpha's and avoid their unaligned
422                            access traps. This flag is merely for log messages:
423                            should do something more definitive though...
424       0.543  30-Dec-98    Add SMP spin locking.
425       0.544   8-May-99    Fix for buggy SROM in Motorola embedded boards using
426                            a 21143 by <mmporter@home.com>.
427                           Change PCI/EISA bus probing order.
428       0.545  28-Nov-99    Further Moto SROM bug fix from
429                            <mporter@eng.mcd.mot.com>
430                           Remove double checking for DEBUG_RX in de4x5_dbg_rx()
431                            from report by <geert@linux-m68k.org>
432       0.546  22-Feb-01    Fixes Alpha XP1000 oops.  The srom_search function
433                            was causing a page fault when initializing the
434                            variable 'pb', on a non de4x5 PCI device, in this
435                            case a PCI bridge (DEC chip 21152). The value of
436                            'pb' is now only initialized if a de4x5 chip is
437                            present.
438                            <france@handhelds.org>
439       0.547  08-Nov-01    Use library crc32 functions by <Matt_Domsch@dell.com>
440       0.548  30-Aug-03    Big 2.6 cleanup. Ported to PCI/EISA probing and
441                            generic DMA APIs. Fixed DE425 support on Alpha.
442                            <maz@wild-wind.fr.eu.org>
443     =========================================================================
444 */
445
446 #include <linux/module.h>
447 #include <linux/kernel.h>
448 #include <linux/string.h>
449 #include <linux/interrupt.h>
450 #include <linux/ptrace.h>
451 #include <linux/errno.h>
452 #include <linux/ioport.h>
453 #include <linux/slab.h>
454 #include <linux/pci.h>
455 #include <linux/eisa.h>
456 #include <linux/delay.h>
457 #include <linux/init.h>
458 #include <linux/spinlock.h>
459 #include <linux/crc32.h>
460 #include <linux/netdevice.h>
461 #include <linux/etherdevice.h>
462 #include <linux/skbuff.h>
463 #include <linux/time.h>
464 #include <linux/types.h>
465 #include <linux/unistd.h>
466 #include <linux/ctype.h>
467 #include <linux/dma-mapping.h>
468 #include <linux/moduleparam.h>
469 #include <linux/bitops.h>
470
471 #include <asm/io.h>
472 #include <asm/dma.h>
473 #include <asm/byteorder.h>
474 #include <asm/unaligned.h>
475 #include <asm/uaccess.h>
476 #ifdef CONFIG_PPC_PMAC
477 #include <asm/machdep.h>
478 #endif /* CONFIG_PPC_PMAC */
479
480 #include "de4x5.h"
481
482 static char version[] __devinitdata = "de4x5.c:V0.546 2001/02/22 davies@maniac.ultranet.com\n";
483
484 #define c_char const char
485 #define TWIDDLE(a) (u_short)le16_to_cpu(get_unaligned((u_short *)(a)))
486
487 /*
488 ** MII Information
489 */
490 struct phy_table {
491     int reset;              /* Hard reset required?                         */
492     int id;                 /* IEEE OUI                                     */
493     int ta;                 /* One cycle TA time - 802.3u is confusing here */
494     struct {                /* Non autonegotiation (parallel) speed det.    */
495         int reg;
496         int mask;
497         int value;
498     } spd;
499 };
500
501 struct mii_phy {
502     int reset;              /* Hard reset required?                      */
503     int id;                 /* IEEE OUI                                  */
504     int ta;                 /* One cycle TA time                         */
505     struct {                /* Non autonegotiation (parallel) speed det. */
506         int reg;
507         int mask;
508         int value;
509     } spd;
510     int addr;               /* MII address for the PHY                   */
511     u_char  *gep;           /* Start of GEP sequence block in SROM       */
512     u_char  *rst;           /* Start of reset sequence in SROM           */
513     u_int mc;               /* Media Capabilities                        */
514     u_int ana;              /* NWay Advertisement                        */
515     u_int fdx;              /* Full DupleX capabilities for each media   */
516     u_int ttm;              /* Transmit Threshold Mode for each media    */
517     u_int mci;              /* 21142 MII Connector Interrupt info        */
518 };
519
520 #define DE4X5_MAX_PHY 8     /* Allow upto 8 attached PHY devices per board */
521
522 struct sia_phy {
523     u_char mc;              /* Media Code                                */
524     u_char ext;             /* csr13-15 valid when set                   */
525     int csr13;              /* SIA Connectivity Register                 */
526     int csr14;              /* SIA TX/RX Register                        */
527     int csr15;              /* SIA General Register                      */
528     int gepc;               /* SIA GEP Control Information               */
529     int gep;                /* SIA GEP Data                              */
530 };
531
532 /*
533 ** Define the know universe of PHY devices that can be
534 ** recognised by this driver.
535 */
536 static struct phy_table phy_info[] = {
537     {0, NATIONAL_TX, 1, {0x19, 0x40, 0x00}},       /* National TX      */
538     {1, BROADCOM_T4, 1, {0x10, 0x02, 0x02}},       /* Broadcom T4      */
539     {0, SEEQ_T4    , 1, {0x12, 0x10, 0x10}},       /* SEEQ T4          */
540     {0, CYPRESS_T4 , 1, {0x05, 0x20, 0x20}},       /* Cypress T4       */
541     {0, 0x7810     , 1, {0x14, 0x0800, 0x0800}}    /* Level One LTX970 */
542 };
543
544 /*
545 ** These GENERIC values assumes that the PHY devices follow 802.3u and
546 ** allow parallel detection to set the link partner ability register.
547 ** Detection of 100Base-TX [H/F Duplex] and 100Base-T4 is supported.
548 */
549 #define GENERIC_REG   0x05      /* Autoneg. Link Partner Advertisement Reg. */
550 #define GENERIC_MASK  MII_ANLPA_100M /* All 100Mb/s Technologies            */
551 #define GENERIC_VALUE MII_ANLPA_100M /* 100B-TX, 100B-TX FDX, 100B-T4       */
552
553 /*
554 ** Define special SROM detection cases
555 */
556 static c_char enet_det[][ETH_ALEN] = {
557     {0x00, 0x00, 0xc0, 0x00, 0x00, 0x00},
558     {0x00, 0x00, 0xe8, 0x00, 0x00, 0x00}
559 };
560
561 #define SMC    1
562 #define ACCTON 2
563
564 /*
565 ** SROM Repair definitions. If a broken SROM is detected a card may
566 ** use this information to help figure out what to do. This is a
567 ** "stab in the dark" and so far for SMC9332's only.
568 */
569 static c_char srom_repair_info[][100] = {
570     {0x00,0x1e,0x00,0x00,0x00,0x08,             /* SMC9332 */
571      0x1f,0x01,0x8f,0x01,0x00,0x01,0x00,0x02,
572      0x01,0x00,0x00,0x78,0xe0,0x01,0x00,0x50,
573      0x00,0x18,}
574 };
575
576
577 #ifdef DE4X5_DEBUG
578 static int de4x5_debug = DE4X5_DEBUG;
579 #else
580 /*static int de4x5_debug = (DEBUG_MII | DEBUG_SROM | DEBUG_PCICFG | DEBUG_MEDIA | DEBUG_VERSION);*/
581 static int de4x5_debug = (DEBUG_MEDIA | DEBUG_VERSION);
582 #endif
583
584 /*
585 ** Allow per adapter set up. For modules this is simply a command line
586 ** parameter, e.g.:
587 ** insmod de4x5 args='eth1:fdx autosense=BNC eth0:autosense=100Mb'.
588 **
589 ** For a compiled in driver, place e.g.
590 **     #define DE4X5_PARM "eth0:fdx autosense=AUI eth2:autosense=TP"
591 ** here
592 */
593 #ifdef DE4X5_PARM
594 static char *args = DE4X5_PARM;
595 #else
596 static char *args;
597 #endif
598
599 struct parameters {
600     bool fdx;
601     int autosense;
602 };
603
604 #define DE4X5_AUTOSENSE_MS 250      /* msec autosense tick (DE500) */
605
606 #define DE4X5_NDA 0xffe0            /* No Device (I/O) Address */
607
608 /*
609 ** Ethernet PROM defines
610 */
611 #define PROBE_LENGTH    32
612 #define ETH_PROM_SIG    0xAA5500FFUL
613
614 /*
615 ** Ethernet Info
616 */
617 #define PKT_BUF_SZ      1536            /* Buffer size for each Tx/Rx buffer */
618 #define IEEE802_3_SZ    1518            /* Packet + CRC */
619 #define MAX_PKT_SZ      1514            /* Maximum ethernet packet length */
620 #define MAX_DAT_SZ      1500            /* Maximum ethernet data length */
621 #define MIN_DAT_SZ      1               /* Minimum ethernet data length */
622 #define PKT_HDR_LEN     14              /* Addresses and data length info */
623 #define FAKE_FRAME_LEN  (MAX_PKT_SZ + 1)
624 #define QUEUE_PKT_TIMEOUT (3*HZ)        /* 3 second timeout */
625
626
627 /*
628 ** EISA bus defines
629 */
630 #define DE4X5_EISA_IO_PORTS   0x0c00    /* I/O port base address, slot 0 */
631 #define DE4X5_EISA_TOTAL_SIZE 0x100     /* I/O address extent */
632
633 #define EISA_ALLOWED_IRQ_LIST  {5, 9, 10, 11}
634
635 #define DE4X5_SIGNATURE {"DE425","DE434","DE435","DE450","DE500"}
636 #define DE4X5_NAME_LENGTH 8
637
638 static c_char *de4x5_signatures[] = DE4X5_SIGNATURE;
639
640 /*
641 ** Ethernet PROM defines for DC21040
642 */
643 #define PROBE_LENGTH    32
644 #define ETH_PROM_SIG    0xAA5500FFUL
645
646 /*
647 ** PCI Bus defines
648 */
649 #define PCI_MAX_BUS_NUM      8
650 #define DE4X5_PCI_TOTAL_SIZE 0x80       /* I/O address extent */
651 #define DE4X5_CLASS_CODE     0x00020000 /* Network controller, Ethernet */
652
653 /*
654 ** Memory Alignment. Each descriptor is 4 longwords long. To force a
655 ** particular alignment on the TX descriptor, adjust DESC_SKIP_LEN and
656 ** DESC_ALIGN. ALIGN aligns the start address of the private memory area
657 ** and hence the RX descriptor ring's first entry.
658 */
659 #define DE4X5_ALIGN4      ((u_long)4 - 1)     /* 1 longword align */
660 #define DE4X5_ALIGN8      ((u_long)8 - 1)     /* 2 longword align */
661 #define DE4X5_ALIGN16     ((u_long)16 - 1)    /* 4 longword align */
662 #define DE4X5_ALIGN32     ((u_long)32 - 1)    /* 8 longword align */
663 #define DE4X5_ALIGN64     ((u_long)64 - 1)    /* 16 longword align */
664 #define DE4X5_ALIGN128    ((u_long)128 - 1)   /* 32 longword align */
665
666 #define DE4X5_ALIGN         DE4X5_ALIGN32           /* Keep the DC21040 happy... */
667 #define DE4X5_CACHE_ALIGN   CAL_16LONG
668 #define DESC_SKIP_LEN DSL_0             /* Must agree with DESC_ALIGN */
669 /*#define DESC_ALIGN    u32 dummy[4];  / * Must agree with DESC_SKIP_LEN */
670 #define DESC_ALIGN
671
672 #ifndef DEC_ONLY                        /* See README.de4x5 for using this */
673 static int dec_only;
674 #else
675 static int dec_only = 1;
676 #endif
677
678 /*
679 ** DE4X5 IRQ ENABLE/DISABLE
680 */
681 #define ENABLE_IRQs { \
682     imr |= lp->irq_en;\
683     outl(imr, DE4X5_IMR);               /* Enable the IRQs */\
684 }
685
686 #define DISABLE_IRQs {\
687     imr = inl(DE4X5_IMR);\
688     imr &= ~lp->irq_en;\
689     outl(imr, DE4X5_IMR);               /* Disable the IRQs */\
690 }
691
692 #define UNMASK_IRQs {\
693     imr |= lp->irq_mask;\
694     outl(imr, DE4X5_IMR);               /* Unmask the IRQs */\
695 }
696
697 #define MASK_IRQs {\
698     imr = inl(DE4X5_IMR);\
699     imr &= ~lp->irq_mask;\
700     outl(imr, DE4X5_IMR);               /* Mask the IRQs */\
701 }
702
703 /*
704 ** DE4X5 START/STOP
705 */
706 #define START_DE4X5 {\
707     omr = inl(DE4X5_OMR);\
708     omr |= OMR_ST | OMR_SR;\
709     outl(omr, DE4X5_OMR);               /* Enable the TX and/or RX */\
710 }
711
712 #define STOP_DE4X5 {\
713     omr = inl(DE4X5_OMR);\
714     omr &= ~(OMR_ST|OMR_SR);\
715     outl(omr, DE4X5_OMR);               /* Disable the TX and/or RX */ \
716 }
717
718 /*
719 ** DE4X5 SIA RESET
720 */
721 #define RESET_SIA outl(0, DE4X5_SICR);  /* Reset SIA connectivity regs */
722
723 /*
724 ** DE500 AUTOSENSE TIMER INTERVAL (MILLISECS)
725 */
726 #define DE4X5_AUTOSENSE_MS  250
727
728 /*
729 ** SROM Structure
730 */
731 struct de4x5_srom {
732     char sub_vendor_id[2];
733     char sub_system_id[2];
734     char reserved[12];
735     char id_block_crc;
736     char reserved2;
737     char version;
738     char num_controllers;
739     char ieee_addr[6];
740     char info[100];
741     short chksum;
742 };
743 #define SUB_VENDOR_ID 0x500a
744
745 /*
746 ** DE4X5 Descriptors. Make sure that all the RX buffers are contiguous
747 ** and have sizes of both a power of 2 and a multiple of 4.
748 ** A size of 256 bytes for each buffer could be chosen because over 90% of
749 ** all packets in our network are <256 bytes long and 64 longword alignment
750 ** is possible. 1536 showed better 'ttcp' performance. Take your pick. 32 TX
751 ** descriptors are needed for machines with an ALPHA CPU.
752 */
753 #define NUM_RX_DESC 8                   /* Number of RX descriptors   */
754 #define NUM_TX_DESC 32                  /* Number of TX descriptors   */
755 #define RX_BUFF_SZ  1536                /* Power of 2 for kmalloc and */
756                                         /* Multiple of 4 for DC21040  */
757                                         /* Allows 512 byte alignment  */
758 struct de4x5_desc {
759     volatile s32 status;
760     u32 des1;
761     u32 buf;
762     u32 next;
763     DESC_ALIGN
764 };
765
766 /*
767 ** The DE4X5 private structure
768 */
769 #define DE4X5_PKT_STAT_SZ 16
770 #define DE4X5_PKT_BIN_SZ  128            /* Should be >=100 unless you
771                                             increase DE4X5_PKT_STAT_SZ */
772
773 struct pkt_stats {
774         u_int bins[DE4X5_PKT_STAT_SZ];      /* Private stats counters       */
775         u_int unicast;
776         u_int multicast;
777         u_int broadcast;
778         u_int excessive_collisions;
779         u_int tx_underruns;
780         u_int excessive_underruns;
781         u_int rx_runt_frames;
782         u_int rx_collision;
783         u_int rx_dribble;
784         u_int rx_overflow;
785 };
786
787 struct de4x5_private {
788     char adapter_name[80];                  /* Adapter name                 */
789     u_long interrupt;                       /* Aligned ISR flag             */
790     struct de4x5_desc *rx_ring;             /* RX descriptor ring           */
791     struct de4x5_desc *tx_ring;             /* TX descriptor ring           */
792     struct sk_buff *tx_skb[NUM_TX_DESC];    /* TX skb for freeing when sent */
793     struct sk_buff *rx_skb[NUM_RX_DESC];    /* RX skb's                     */
794     int rx_new, rx_old;                     /* RX descriptor ring pointers  */
795     int tx_new, tx_old;                     /* TX descriptor ring pointers  */
796     char setup_frame[SETUP_FRAME_LEN];      /* Holds MCA and PA info.       */
797     char frame[64];                         /* Min sized packet for loopback*/
798     spinlock_t lock;                        /* Adapter specific spinlock    */
799     struct net_device_stats stats;          /* Public stats                 */
800     struct pkt_stats pktStats;              /* Private stats counters       */
801     char rxRingSize;
802     char txRingSize;
803     int  bus;                               /* EISA or PCI                  */
804     int  bus_num;                           /* PCI Bus number               */
805     int  device;                            /* Device number on PCI bus     */
806     int  state;                             /* Adapter OPENED or CLOSED     */
807     int  chipset;                           /* DC21040, DC21041 or DC21140  */
808     s32  irq_mask;                          /* Interrupt Mask (Enable) bits */
809     s32  irq_en;                            /* Summary interrupt bits       */
810     int  media;                             /* Media (eg TP), mode (eg 100B)*/
811     int  c_media;                           /* Remember the last media conn */
812     bool fdx;                               /* media full duplex flag       */
813     int  linkOK;                            /* Link is OK                   */
814     int  autosense;                         /* Allow/disallow autosensing   */
815     bool tx_enable;                         /* Enable descriptor polling    */
816     int  setup_f;                           /* Setup frame filtering type   */
817     int  local_state;                       /* State within a 'media' state */
818     struct mii_phy phy[DE4X5_MAX_PHY];      /* List of attached PHY devices */
819     struct sia_phy sia;                     /* SIA PHY Information          */
820     int  active;                            /* Index to active PHY device   */
821     int  mii_cnt;                           /* Number of attached PHY's     */
822     int  timeout;                           /* Scheduling counter           */
823     struct timer_list timer;                /* Timer info for kernel        */
824     int tmp;                                /* Temporary global per card    */
825     struct {
826         u_long lock;                        /* Lock the cache accesses      */
827         s32 csr0;                           /* Saved Bus Mode Register      */
828         s32 csr6;                           /* Saved Operating Mode Reg.    */
829         s32 csr7;                           /* Saved IRQ Mask Register      */
830         s32 gep;                            /* Saved General Purpose Reg.   */
831         s32 gepc;                           /* Control info for GEP         */
832         s32 csr13;                          /* Saved SIA Connectivity Reg.  */
833         s32 csr14;                          /* Saved SIA TX/RX Register     */
834         s32 csr15;                          /* Saved SIA General Register   */
835         int save_cnt;                       /* Flag if state already saved  */
836         struct sk_buff *skb;                /* Save the (re-ordered) skb's  */
837     } cache;
838     struct de4x5_srom srom;                 /* A copy of the SROM           */
839     int cfrv;                               /* Card CFRV copy */
840     int rx_ovf;                             /* Check for 'RX overflow' tag  */
841     bool useSROM;                           /* For non-DEC card use SROM    */
842     bool useMII;                            /* Infoblock using the MII      */
843     int asBitValid;                         /* Autosense bits in GEP?       */
844     int asPolarity;                         /* 0 => asserted high           */
845     int asBit;                              /* Autosense bit number in GEP  */
846     int defMedium;                          /* SROM default medium          */
847     int tcount;                             /* Last infoblock number        */
848     int infoblock_init;                     /* Initialised this infoblock?  */
849     int infoleaf_offset;                    /* SROM infoleaf for controller */
850     s32 infoblock_csr6;                     /* csr6 value in SROM infoblock */
851     int infoblock_media;                    /* infoblock media              */
852     int (*infoleaf_fn)(struct net_device *);    /* Pointer to infoleaf function */
853     u_char *rst;                            /* Pointer to Type 5 reset info */
854     u_char  ibn;                            /* Infoblock number             */
855     struct parameters params;               /* Command line/ #defined params */
856     struct device *gendev;                  /* Generic device */
857     dma_addr_t dma_rings;                   /* DMA handle for rings         */
858     int dma_size;                           /* Size of the DMA area         */
859     char *rx_bufs;                          /* rx bufs on alpha, sparc, ... */
860 };
861
862 /*
863 ** To get around certain poxy cards that don't provide an SROM
864 ** for the second and more DECchip, I have to key off the first
865 ** chip's address. I'll assume there's not a bad SROM iff:
866 **
867 **      o the chipset is the same
868 **      o the bus number is the same and > 0
869 **      o the sum of all the returned hw address bytes is 0 or 0x5fa
870 **
871 ** Also have to save the irq for those cards whose hardware designers
872 ** can't follow the PCI to PCI Bridge Architecture spec.
873 */
874 static struct {
875     int chipset;
876     int bus;
877     int irq;
878     u_char addr[ETH_ALEN];
879 } last = {0,};
880
881 /*
882 ** The transmit ring full condition is described by the tx_old and tx_new
883 ** pointers by:
884 **    tx_old            = tx_new    Empty ring
885 **    tx_old            = tx_new+1  Full ring
886 **    tx_old+txRingSize = tx_new+1  Full ring  (wrapped condition)
887 */
888 #define TX_BUFFS_AVAIL ((lp->tx_old<=lp->tx_new)?\
889                         lp->tx_old+lp->txRingSize-lp->tx_new-1:\
890                         lp->tx_old               -lp->tx_new-1)
891
892 #define TX_PKT_PENDING (lp->tx_old != lp->tx_new)
893
894 /*
895 ** Public Functions
896 */
897 static int     de4x5_open(struct net_device *dev);
898 static int     de4x5_queue_pkt(struct sk_buff *skb, struct net_device *dev);
899 static irqreturn_t de4x5_interrupt(int irq, void *dev_id);
900 static int     de4x5_close(struct net_device *dev);
901 static struct  net_device_stats *de4x5_get_stats(struct net_device *dev);
902 static void    de4x5_local_stats(struct net_device *dev, char *buf, int pkt_len);
903 static void    set_multicast_list(struct net_device *dev);
904 static int     de4x5_ioctl(struct net_device *dev, struct ifreq *rq, int cmd);
905
906 /*
907 ** Private functions
908 */
909 static int     de4x5_hw_init(struct net_device *dev, u_long iobase, struct device *gendev);
910 static int     de4x5_init(struct net_device *dev);
911 static int     de4x5_sw_reset(struct net_device *dev);
912 static int     de4x5_rx(struct net_device *dev);
913 static int     de4x5_tx(struct net_device *dev);
914 static int     de4x5_ast(struct net_device *dev);
915 static int     de4x5_txur(struct net_device *dev);
916 static int     de4x5_rx_ovfc(struct net_device *dev);
917
918 static int     autoconf_media(struct net_device *dev);
919 static void    create_packet(struct net_device *dev, char *frame, int len);
920 static void    load_packet(struct net_device *dev, char *buf, u32 flags, struct sk_buff *skb);
921 static int     dc21040_autoconf(struct net_device *dev);
922 static int     dc21041_autoconf(struct net_device *dev);
923 static int     dc21140m_autoconf(struct net_device *dev);
924 static int     dc2114x_autoconf(struct net_device *dev);
925 static int     srom_autoconf(struct net_device *dev);
926 static int     de4x5_suspect_state(struct net_device *dev, int timeout, int prev_state, int (*fn)(struct net_device *, int), int (*asfn)(struct net_device *));
927 static int     dc21040_state(struct net_device *dev, int csr13, int csr14, int csr15, int timeout, int next_state, int suspect_state, int (*fn)(struct net_device *, int));
928 static int     test_media(struct net_device *dev, s32 irqs, s32 irq_mask, s32 csr13, s32 csr14, s32 csr15, s32 msec);
929 static int     test_for_100Mb(struct net_device *dev, int msec);
930 static int     wait_for_link(struct net_device *dev);
931 static int     test_mii_reg(struct net_device *dev, int reg, int mask, bool pol, long msec);
932 static int     is_spd_100(struct net_device *dev);
933 static int     is_100_up(struct net_device *dev);
934 static int     is_10_up(struct net_device *dev);
935 static int     is_anc_capable(struct net_device *dev);
936 static int     ping_media(struct net_device *dev, int msec);
937 static struct sk_buff *de4x5_alloc_rx_buff(struct net_device *dev, int index, int len);
938 static void    de4x5_free_rx_buffs(struct net_device *dev);
939 static void    de4x5_free_tx_buffs(struct net_device *dev);
940 static void    de4x5_save_skbs(struct net_device *dev);
941 static void    de4x5_rst_desc_ring(struct net_device *dev);
942 static void    de4x5_cache_state(struct net_device *dev, int flag);
943 static void    de4x5_put_cache(struct net_device *dev, struct sk_buff *skb);
944 static void    de4x5_putb_cache(struct net_device *dev, struct sk_buff *skb);
945 static struct  sk_buff *de4x5_get_cache(struct net_device *dev);
946 static void    de4x5_setup_intr(struct net_device *dev);
947 static void    de4x5_init_connection(struct net_device *dev);
948 static int     de4x5_reset_phy(struct net_device *dev);
949 static void    reset_init_sia(struct net_device *dev, s32 sicr, s32 strr, s32 sigr);
950 static int     test_ans(struct net_device *dev, s32 irqs, s32 irq_mask, s32 msec);
951 static int     test_tp(struct net_device *dev, s32 msec);
952 static int     EISA_signature(char *name, struct device *device);
953 static int     PCI_signature(char *name, struct de4x5_private *lp);
954 static void    DevicePresent(struct net_device *dev, u_long iobase);
955 static void    enet_addr_rst(u_long aprom_addr);
956 static int     de4x5_bad_srom(struct de4x5_private *lp);
957 static short   srom_rd(u_long address, u_char offset);
958 static void    srom_latch(u_int command, u_long address);
959 static void    srom_command(u_int command, u_long address);
960 static void    srom_address(u_int command, u_long address, u_char offset);
961 static short   srom_data(u_int command, u_long address);
962 /*static void    srom_busy(u_int command, u_long address);*/
963 static void    sendto_srom(u_int command, u_long addr);
964 static int     getfrom_srom(u_long addr);
965 static int     srom_map_media(struct net_device *dev);
966 static int     srom_infoleaf_info(struct net_device *dev);
967 static void    srom_init(struct net_device *dev);
968 static void    srom_exec(struct net_device *dev, u_char *p);
969 static int     mii_rd(u_char phyreg, u_char phyaddr, u_long ioaddr);
970 static void    mii_wr(int data, u_char phyreg, u_char phyaddr, u_long ioaddr);
971 static int     mii_rdata(u_long ioaddr);
972 static void    mii_wdata(int data, int len, u_long ioaddr);
973 static void    mii_ta(u_long rw, u_long ioaddr);
974 static int     mii_swap(int data, int len);
975 static void    mii_address(u_char addr, u_long ioaddr);
976 static void    sendto_mii(u32 command, int data, u_long ioaddr);
977 static int     getfrom_mii(u32 command, u_long ioaddr);
978 static int     mii_get_oui(u_char phyaddr, u_long ioaddr);
979 static int     mii_get_phy(struct net_device *dev);
980 static void    SetMulticastFilter(struct net_device *dev);
981 static int     get_hw_addr(struct net_device *dev);
982 static void    srom_repair(struct net_device *dev, int card);
983 static int     test_bad_enet(struct net_device *dev, int status);
984 static int     an_exception(struct de4x5_private *lp);
985 static char    *build_setup_frame(struct net_device *dev, int mode);
986 static void    disable_ast(struct net_device *dev);
987 static void    enable_ast(struct net_device *dev, u32 time_out);
988 static long    de4x5_switch_mac_port(struct net_device *dev);
989 static int     gep_rd(struct net_device *dev);
990 static void    gep_wr(s32 data, struct net_device *dev);
991 static void    timeout(struct net_device *dev, void (*fn)(u_long data), u_long data, u_long msec);
992 static void    yawn(struct net_device *dev, int state);
993 static void    de4x5_parse_params(struct net_device *dev);
994 static void    de4x5_dbg_open(struct net_device *dev);
995 static void    de4x5_dbg_mii(struct net_device *dev, int k);
996 static void    de4x5_dbg_media(struct net_device *dev);
997 static void    de4x5_dbg_srom(struct de4x5_srom *p);
998 static void    de4x5_dbg_rx(struct sk_buff *skb, int len);
999 static int     de4x5_strncmp(char *a, char *b, int n);
1000 static int     dc21041_infoleaf(struct net_device *dev);
1001 static int     dc21140_infoleaf(struct net_device *dev);
1002 static int     dc21142_infoleaf(struct net_device *dev);
1003 static int     dc21143_infoleaf(struct net_device *dev);
1004 static int     type0_infoblock(struct net_device *dev, u_char count, u_char *p);
1005 static int     type1_infoblock(struct net_device *dev, u_char count, u_char *p);
1006 static int     type2_infoblock(struct net_device *dev, u_char count, u_char *p);
1007 static int     type3_infoblock(struct net_device *dev, u_char count, u_char *p);
1008 static int     type4_infoblock(struct net_device *dev, u_char count, u_char *p);
1009 static int     type5_infoblock(struct net_device *dev, u_char count, u_char *p);
1010 static int     compact_infoblock(struct net_device *dev, u_char count, u_char *p);
1011
1012 /*
1013 ** Note now that module autoprobing is allowed under EISA and PCI. The
1014 ** IRQ lines will not be auto-detected; instead I'll rely on the BIOSes
1015 ** to "do the right thing".
1016 */
1017
1018 static int io=0x0;/* EDIT THIS LINE FOR YOUR CONFIGURATION IF NEEDED        */
1019
1020 module_param(io, int, 0);
1021 module_param(de4x5_debug, int, 0);
1022 module_param(dec_only, int, 0);
1023 module_param(args, charp, 0);
1024
1025 MODULE_PARM_DESC(io, "de4x5 I/O base address");
1026 MODULE_PARM_DESC(de4x5_debug, "de4x5 debug mask");
1027 MODULE_PARM_DESC(dec_only, "de4x5 probe only for Digital boards (0-1)");
1028 MODULE_PARM_DESC(args, "de4x5 full duplex and media type settings; see de4x5.c for details");
1029 MODULE_LICENSE("GPL");
1030
1031 /*
1032 ** List the SROM infoleaf functions and chipsets
1033 */
1034 struct InfoLeaf {
1035     int chipset;
1036     int (*fn)(struct net_device *);
1037 };
1038 static struct InfoLeaf infoleaf_array[] = {
1039     {DC21041, dc21041_infoleaf},
1040     {DC21140, dc21140_infoleaf},
1041     {DC21142, dc21142_infoleaf},
1042     {DC21143, dc21143_infoleaf}
1043 };
1044 #define INFOLEAF_SIZE (sizeof(infoleaf_array)/(sizeof(int)+sizeof(int *)))
1045
1046 /*
1047 ** List the SROM info block functions
1048 */
1049 static int (*dc_infoblock[])(struct net_device *dev, u_char, u_char *) = {
1050     type0_infoblock,
1051     type1_infoblock,
1052     type2_infoblock,
1053     type3_infoblock,
1054     type4_infoblock,
1055     type5_infoblock,
1056     compact_infoblock
1057 };
1058
1059 #define COMPACT (sizeof(dc_infoblock)/sizeof(int *) - 1)
1060
1061 /*
1062 ** Miscellaneous defines...
1063 */
1064 #define RESET_DE4X5 {\
1065     int i;\
1066     i=inl(DE4X5_BMR);\
1067     mdelay(1);\
1068     outl(i | BMR_SWR, DE4X5_BMR);\
1069     mdelay(1);\
1070     outl(i, DE4X5_BMR);\
1071     mdelay(1);\
1072     for (i=0;i<5;i++) {inl(DE4X5_BMR); mdelay(1);}\
1073     mdelay(1);\
1074 }
1075
1076 #define PHY_HARD_RESET {\
1077     outl(GEP_HRST, DE4X5_GEP);           /* Hard RESET the PHY dev. */\
1078     mdelay(1);                           /* Assert for 1ms */\
1079     outl(0x00, DE4X5_GEP);\
1080     mdelay(2);                           /* Wait for 2ms */\
1081 }
1082
1083
1084 static int __devinit
1085 de4x5_hw_init(struct net_device *dev, u_long iobase, struct device *gendev)
1086 {
1087     char name[DE4X5_NAME_LENGTH + 1];
1088     struct de4x5_private *lp = netdev_priv(dev);
1089     struct pci_dev *pdev = NULL;
1090     int i, status=0;
1091
1092     gendev->driver_data = dev;
1093
1094     /* Ensure we're not sleeping */
1095     if (lp->bus == EISA) {
1096         outb(WAKEUP, PCI_CFPM);
1097     } else {
1098         pdev = to_pci_dev (gendev);
1099         pci_write_config_byte(pdev, PCI_CFDA_PSM, WAKEUP);
1100     }
1101     mdelay(10);
1102
1103     RESET_DE4X5;
1104
1105     if ((inl(DE4X5_STS) & (STS_TS | STS_RS)) != 0) {
1106         return -ENXIO;                       /* Hardware could not reset */
1107     }
1108
1109     /*
1110     ** Now find out what kind of DC21040/DC21041/DC21140 board we have.
1111     */
1112     lp->useSROM = false;
1113     if (lp->bus == PCI) {
1114         PCI_signature(name, lp);
1115     } else {
1116         EISA_signature(name, gendev);
1117     }
1118
1119     if (*name == '\0') {                     /* Not found a board signature */
1120         return -ENXIO;
1121     }
1122
1123     dev->base_addr = iobase;
1124     printk ("%s: %s at 0x%04lx", gendev->bus_id, name, iobase);
1125
1126     printk(", h/w address ");
1127     status = get_hw_addr(dev);
1128     for (i = 0; i < ETH_ALEN - 1; i++) {     /* get the ethernet addr. */
1129         printk("%2.2x:", dev->dev_addr[i]);
1130     }
1131     printk("%2.2x,\n", dev->dev_addr[i]);
1132
1133     if (status != 0) {
1134         printk("      which has an Ethernet PROM CRC error.\n");
1135         return -ENXIO;
1136     } else {
1137         lp->cache.gepc = GEP_INIT;
1138         lp->asBit = GEP_SLNK;
1139         lp->asPolarity = GEP_SLNK;
1140         lp->asBitValid = ~0;
1141         lp->timeout = -1;
1142         lp->gendev = gendev;
1143         spin_lock_init(&lp->lock);
1144         init_timer(&lp->timer);
1145         de4x5_parse_params(dev);
1146
1147         /*
1148         ** Choose correct autosensing in case someone messed up
1149         */
1150         lp->autosense = lp->params.autosense;
1151         if (lp->chipset != DC21140) {
1152             if ((lp->chipset==DC21040) && (lp->params.autosense&TP_NW)) {
1153                 lp->params.autosense = TP;
1154             }
1155             if ((lp->chipset==DC21041) && (lp->params.autosense&BNC_AUI)) {
1156                 lp->params.autosense = BNC;
1157             }
1158         }
1159         lp->fdx = lp->params.fdx;
1160         sprintf(lp->adapter_name,"%s (%s)", name, gendev->bus_id);
1161
1162         lp->dma_size = (NUM_RX_DESC + NUM_TX_DESC) * sizeof(struct de4x5_desc);
1163 #if defined(__alpha__) || defined(__powerpc__) || defined(CONFIG_SPARC) || defined(DE4X5_DO_MEMCPY)
1164         lp->dma_size += RX_BUFF_SZ * NUM_RX_DESC + DE4X5_ALIGN;
1165 #endif
1166         lp->rx_ring = dma_alloc_coherent(gendev, lp->dma_size,
1167                                          &lp->dma_rings, GFP_ATOMIC);
1168         if (lp->rx_ring == NULL) {
1169             return -ENOMEM;
1170         }
1171
1172         lp->tx_ring = lp->rx_ring + NUM_RX_DESC;
1173
1174         /*
1175         ** Set up the RX descriptor ring (Intels)
1176         ** Allocate contiguous receive buffers, long word aligned (Alphas)
1177         */
1178 #if !defined(__alpha__) && !defined(__powerpc__) && !defined(CONFIG_SPARC) && !defined(DE4X5_DO_MEMCPY)
1179         for (i=0; i<NUM_RX_DESC; i++) {
1180             lp->rx_ring[i].status = 0;
1181             lp->rx_ring[i].des1 = cpu_to_le32(RX_BUFF_SZ);
1182             lp->rx_ring[i].buf = 0;
1183             lp->rx_ring[i].next = 0;
1184             lp->rx_skb[i] = (struct sk_buff *) 1;     /* Dummy entry */
1185         }
1186
1187 #else
1188         {
1189                 dma_addr_t dma_rx_bufs;
1190
1191                 dma_rx_bufs = lp->dma_rings + (NUM_RX_DESC + NUM_TX_DESC)
1192                         * sizeof(struct de4x5_desc);
1193                 dma_rx_bufs = (dma_rx_bufs + DE4X5_ALIGN) & ~DE4X5_ALIGN;
1194                 lp->rx_bufs = (char *)(((long)(lp->rx_ring + NUM_RX_DESC
1195                         + NUM_TX_DESC) + DE4X5_ALIGN) & ~DE4X5_ALIGN);
1196                 for (i=0; i<NUM_RX_DESC; i++) {
1197                         lp->rx_ring[i].status = 0;
1198                         lp->rx_ring[i].des1 = cpu_to_le32(RX_BUFF_SZ);
1199                         lp->rx_ring[i].buf =
1200                                 cpu_to_le32(dma_rx_bufs+i*RX_BUFF_SZ);
1201                         lp->rx_ring[i].next = 0;
1202                         lp->rx_skb[i] = (struct sk_buff *) 1; /* Dummy entry */
1203                 }
1204
1205         }
1206 #endif
1207
1208         barrier();
1209
1210         lp->rxRingSize = NUM_RX_DESC;
1211         lp->txRingSize = NUM_TX_DESC;
1212
1213         /* Write the end of list marker to the descriptor lists */
1214         lp->rx_ring[lp->rxRingSize - 1].des1 |= cpu_to_le32(RD_RER);
1215         lp->tx_ring[lp->txRingSize - 1].des1 |= cpu_to_le32(TD_TER);
1216
1217         /* Tell the adapter where the TX/RX rings are located. */
1218         outl(lp->dma_rings, DE4X5_RRBA);
1219         outl(lp->dma_rings + NUM_RX_DESC * sizeof(struct de4x5_desc),
1220              DE4X5_TRBA);
1221
1222         /* Initialise the IRQ mask and Enable/Disable */
1223         lp->irq_mask = IMR_RIM | IMR_TIM | IMR_TUM | IMR_UNM;
1224         lp->irq_en   = IMR_NIM | IMR_AIM;
1225
1226         /* Create a loopback packet frame for later media probing */
1227         create_packet(dev, lp->frame, sizeof(lp->frame));
1228
1229         /* Check if the RX overflow bug needs testing for */
1230         i = lp->cfrv & 0x000000fe;
1231         if ((lp->chipset == DC21140) && (i == 0x20)) {
1232             lp->rx_ovf = 1;
1233         }
1234
1235         /* Initialise the SROM pointers if possible */
1236         if (lp->useSROM) {
1237             lp->state = INITIALISED;
1238             if (srom_infoleaf_info(dev)) {
1239                 dma_free_coherent (gendev, lp->dma_size,
1240                                lp->rx_ring, lp->dma_rings);
1241                 return -ENXIO;
1242             }
1243             srom_init(dev);
1244         }
1245
1246         lp->state = CLOSED;
1247
1248         /*
1249         ** Check for an MII interface
1250         */
1251         if ((lp->chipset != DC21040) && (lp->chipset != DC21041)) {
1252             mii_get_phy(dev);
1253         }
1254
1255         printk("      and requires IRQ%d (provided by %s).\n", dev->irq,
1256                ((lp->bus == PCI) ? "PCI BIOS" : "EISA CNFG"));
1257     }
1258
1259     if (de4x5_debug & DEBUG_VERSION) {
1260         printk(version);
1261     }
1262
1263     /* The DE4X5-specific entries in the device structure. */
1264     SET_NETDEV_DEV(dev, gendev);
1265     dev->open = &de4x5_open;
1266     dev->hard_start_xmit = &de4x5_queue_pkt;
1267     dev->stop = &de4x5_close;
1268     dev->get_stats = &de4x5_get_stats;
1269     dev->set_multicast_list = &set_multicast_list;
1270     dev->do_ioctl = &de4x5_ioctl;
1271
1272     dev->mem_start = 0;
1273
1274     /* Fill in the generic fields of the device structure. */
1275     if ((status = register_netdev (dev))) {
1276             dma_free_coherent (gendev, lp->dma_size,
1277                                lp->rx_ring, lp->dma_rings);
1278             return status;
1279     }
1280
1281     /* Let the adapter sleep to save power */
1282     yawn(dev, SLEEP);
1283
1284     return status;
1285 }
1286
1287
1288 static int
1289 de4x5_open(struct net_device *dev)
1290 {
1291     struct de4x5_private *lp = netdev_priv(dev);
1292     u_long iobase = dev->base_addr;
1293     int i, status = 0;
1294     s32 omr;
1295
1296     /* Allocate the RX buffers */
1297     for (i=0; i<lp->rxRingSize; i++) {
1298         if (de4x5_alloc_rx_buff(dev, i, 0) == NULL) {
1299             de4x5_free_rx_buffs(dev);
1300             return -EAGAIN;
1301         }
1302     }
1303
1304     /*
1305     ** Wake up the adapter
1306     */
1307     yawn(dev, WAKEUP);
1308
1309     /*
1310     ** Re-initialize the DE4X5...
1311     */
1312     status = de4x5_init(dev);
1313     spin_lock_init(&lp->lock);
1314     lp->state = OPEN;
1315     de4x5_dbg_open(dev);
1316
1317     if (request_irq(dev->irq, (void *)de4x5_interrupt, IRQF_SHARED,
1318                                                      lp->adapter_name, dev)) {
1319         printk("de4x5_open(): Requested IRQ%d is busy - attemping FAST/SHARE...", dev->irq);
1320         if (request_irq(dev->irq, de4x5_interrupt, IRQF_DISABLED | IRQF_SHARED,
1321                                                      lp->adapter_name, dev)) {
1322             printk("\n              Cannot get IRQ- reconfigure your hardware.\n");
1323             disable_ast(dev);
1324             de4x5_free_rx_buffs(dev);
1325             de4x5_free_tx_buffs(dev);
1326             yawn(dev, SLEEP);
1327             lp->state = CLOSED;
1328             return -EAGAIN;
1329         } else {
1330             printk("\n              Succeeded, but you should reconfigure your hardware to avoid this.\n");
1331             printk("WARNING: there may be IRQ related problems in heavily loaded systems.\n");
1332         }
1333     }
1334
1335     lp->interrupt = UNMASK_INTERRUPTS;
1336     dev->trans_start = jiffies;
1337
1338     START_DE4X5;
1339
1340     de4x5_setup_intr(dev);
1341
1342     if (de4x5_debug & DEBUG_OPEN) {
1343         printk("\tsts:  0x%08x\n", inl(DE4X5_STS));
1344         printk("\tbmr:  0x%08x\n", inl(DE4X5_BMR));
1345         printk("\timr:  0x%08x\n", inl(DE4X5_IMR));
1346         printk("\tomr:  0x%08x\n", inl(DE4X5_OMR));
1347         printk("\tsisr: 0x%08x\n", inl(DE4X5_SISR));
1348         printk("\tsicr: 0x%08x\n", inl(DE4X5_SICR));
1349         printk("\tstrr: 0x%08x\n", inl(DE4X5_STRR));
1350         printk("\tsigr: 0x%08x\n", inl(DE4X5_SIGR));
1351     }
1352
1353     return status;
1354 }
1355
1356 /*
1357 ** Initialize the DE4X5 operating conditions. NB: a chip problem with the
1358 ** DC21140 requires using perfect filtering mode for that chip. Since I can't
1359 ** see why I'd want > 14 multicast addresses, I have changed all chips to use
1360 ** the perfect filtering mode. Keep the DMA burst length at 8: there seems
1361 ** to be data corruption problems if it is larger (UDP errors seen from a
1362 ** ttcp source).
1363 */
1364 static int
1365 de4x5_init(struct net_device *dev)
1366 {
1367     /* Lock out other processes whilst setting up the hardware */
1368     netif_stop_queue(dev);
1369
1370     de4x5_sw_reset(dev);
1371
1372     /* Autoconfigure the connected port */
1373     autoconf_media(dev);
1374
1375     return 0;
1376 }
1377
1378 static int
1379 de4x5_sw_reset(struct net_device *dev)
1380 {
1381     struct de4x5_private *lp = netdev_priv(dev);
1382     u_long iobase = dev->base_addr;
1383     int i, j, status = 0;
1384     s32 bmr, omr;
1385
1386     /* Select the MII or SRL port now and RESET the MAC */
1387     if (!lp->useSROM) {
1388         if (lp->phy[lp->active].id != 0) {
1389             lp->infoblock_csr6 = OMR_SDP | OMR_PS | OMR_HBD;
1390         } else {
1391             lp->infoblock_csr6 = OMR_SDP | OMR_TTM;
1392         }
1393         de4x5_switch_mac_port(dev);
1394     }
1395
1396     /*
1397     ** Set the programmable burst length to 8 longwords for all the DC21140
1398     ** Fasternet chips and 4 longwords for all others: DMA errors result
1399     ** without these values. Cache align 16 long.
1400     */
1401     bmr = (lp->chipset==DC21140 ? PBL_8 : PBL_4) | DESC_SKIP_LEN | DE4X5_CACHE_ALIGN;
1402     bmr |= ((lp->chipset & ~0x00ff)==DC2114x ? BMR_RML : 0);
1403     outl(bmr, DE4X5_BMR);
1404
1405     omr = inl(DE4X5_OMR) & ~OMR_PR;             /* Turn off promiscuous mode */
1406     if (lp->chipset == DC21140) {
1407         omr |= (OMR_SDP | OMR_SB);
1408     }
1409     lp->setup_f = PERFECT;
1410     outl(lp->dma_rings, DE4X5_RRBA);
1411     outl(lp->dma_rings + NUM_RX_DESC * sizeof(struct de4x5_desc),
1412          DE4X5_TRBA);
1413
1414     lp->rx_new = lp->rx_old = 0;
1415     lp->tx_new = lp->tx_old = 0;
1416
1417     for (i = 0; i < lp->rxRingSize; i++) {
1418         lp->rx_ring[i].status = cpu_to_le32(R_OWN);
1419     }
1420
1421     for (i = 0; i < lp->txRingSize; i++) {
1422         lp->tx_ring[i].status = cpu_to_le32(0);
1423     }
1424
1425     barrier();
1426
1427     /* Build the setup frame depending on filtering mode */
1428     SetMulticastFilter(dev);
1429
1430     load_packet(dev, lp->setup_frame, PERFECT_F|TD_SET|SETUP_FRAME_LEN, (struct sk_buff *)1);
1431     outl(omr|OMR_ST, DE4X5_OMR);
1432
1433     /* Poll for setup frame completion (adapter interrupts are disabled now) */
1434
1435     for (j=0, i=0;(i<500) && (j==0);i++) {       /* Upto 500ms delay */
1436         mdelay(1);
1437         if ((s32)le32_to_cpu(lp->tx_ring[lp->tx_new].status) >= 0) j=1;
1438     }
1439     outl(omr, DE4X5_OMR);                        /* Stop everything! */
1440
1441     if (j == 0) {
1442         printk("%s: Setup frame timed out, status %08x\n", dev->name,
1443                inl(DE4X5_STS));
1444         status = -EIO;
1445     }
1446
1447     lp->tx_new = (++lp->tx_new) % lp->txRingSize;
1448     lp->tx_old = lp->tx_new;
1449
1450     return status;
1451 }
1452
1453 /*
1454 ** Writes a socket buffer address to the next available transmit descriptor.
1455 */
1456 static int
1457 de4x5_queue_pkt(struct sk_buff *skb, struct net_device *dev)
1458 {
1459     struct de4x5_private *lp = netdev_priv(dev);
1460     u_long iobase = dev->base_addr;
1461     int status = 0;
1462     u_long flags = 0;
1463
1464     netif_stop_queue(dev);
1465     if (!lp->tx_enable) {                   /* Cannot send for now */
1466         return -1;
1467     }
1468
1469     /*
1470     ** Clean out the TX ring asynchronously to interrupts - sometimes the
1471     ** interrupts are lost by delayed descriptor status updates relative to
1472     ** the irq assertion, especially with a busy PCI bus.
1473     */
1474     spin_lock_irqsave(&lp->lock, flags);
1475     de4x5_tx(dev);
1476     spin_unlock_irqrestore(&lp->lock, flags);
1477
1478     /* Test if cache is already locked - requeue skb if so */
1479     if (test_and_set_bit(0, (void *)&lp->cache.lock) && !lp->interrupt)
1480         return -1;
1481
1482     /* Transmit descriptor ring full or stale skb */
1483     if (netif_queue_stopped(dev) || (u_long) lp->tx_skb[lp->tx_new] > 1) {
1484         if (lp->interrupt) {
1485             de4x5_putb_cache(dev, skb);          /* Requeue the buffer */
1486         } else {
1487             de4x5_put_cache(dev, skb);
1488         }
1489         if (de4x5_debug & DEBUG_TX) {
1490             printk("%s: transmit busy, lost media or stale skb found:\n  STS:%08x\n  tbusy:%d\n  IMR:%08x\n  OMR:%08x\n Stale skb: %s\n",dev->name, inl(DE4X5_STS), netif_queue_stopped(dev), inl(DE4X5_IMR), inl(DE4X5_OMR), ((u_long) lp->tx_skb[lp->tx_new] > 1) ? "YES" : "NO");
1491         }
1492     } else if (skb->len > 0) {
1493         /* If we already have stuff queued locally, use that first */
1494         if (lp->cache.skb && !lp->interrupt) {
1495             de4x5_put_cache(dev, skb);
1496             skb = de4x5_get_cache(dev);
1497         }
1498
1499         while (skb && !netif_queue_stopped(dev) &&
1500                (u_long) lp->tx_skb[lp->tx_new] <= 1) {
1501             spin_lock_irqsave(&lp->lock, flags);
1502             netif_stop_queue(dev);
1503             load_packet(dev, skb->data, TD_IC | TD_LS | TD_FS | skb->len, skb);
1504             lp->stats.tx_bytes += skb->len;
1505             outl(POLL_DEMAND, DE4X5_TPD);/* Start the TX */
1506
1507             lp->tx_new = (++lp->tx_new) % lp->txRingSize;
1508             dev->trans_start = jiffies;
1509
1510             if (TX_BUFFS_AVAIL) {
1511                 netif_start_queue(dev);         /* Another pkt may be queued */
1512             }
1513             skb = de4x5_get_cache(dev);
1514             spin_unlock_irqrestore(&lp->lock, flags);
1515         }
1516         if (skb) de4x5_putb_cache(dev, skb);
1517     }
1518
1519     lp->cache.lock = 0;
1520
1521     return status;
1522 }
1523
1524 /*
1525 ** The DE4X5 interrupt handler.
1526 **
1527 ** I/O Read/Writes through intermediate PCI bridges are never 'posted',
1528 ** so that the asserted interrupt always has some real data to work with -
1529 ** if these I/O accesses are ever changed to memory accesses, ensure the
1530 ** STS write is read immediately to complete the transaction if the adapter
1531 ** is not on bus 0. Lost interrupts can still occur when the PCI bus load
1532 ** is high and descriptor status bits cannot be set before the associated
1533 ** interrupt is asserted and this routine entered.
1534 */
1535 static irqreturn_t
1536 de4x5_interrupt(int irq, void *dev_id)
1537 {
1538     struct net_device *dev = dev_id;
1539     struct de4x5_private *lp;
1540     s32 imr, omr, sts, limit;
1541     u_long iobase;
1542     unsigned int handled = 0;
1543
1544     lp = netdev_priv(dev);
1545     spin_lock(&lp->lock);
1546     iobase = dev->base_addr;
1547
1548     DISABLE_IRQs;                        /* Ensure non re-entrancy */
1549
1550     if (test_and_set_bit(MASK_INTERRUPTS, (void*) &lp->interrupt))
1551         printk("%s: Re-entering the interrupt handler.\n", dev->name);
1552
1553     synchronize_irq(dev->irq);
1554
1555     for (limit=0; limit<8; limit++) {
1556         sts = inl(DE4X5_STS);            /* Read IRQ status */
1557         outl(sts, DE4X5_STS);            /* Reset the board interrupts */
1558
1559         if (!(sts & lp->irq_mask)) break;/* All done */
1560         handled = 1;
1561
1562         if (sts & (STS_RI | STS_RU))     /* Rx interrupt (packet[s] arrived) */
1563           de4x5_rx(dev);
1564
1565         if (sts & (STS_TI | STS_TU))     /* Tx interrupt (packet sent) */
1566           de4x5_tx(dev);
1567
1568         if (sts & STS_LNF) {             /* TP Link has failed */
1569             lp->irq_mask &= ~IMR_LFM;
1570         }
1571
1572         if (sts & STS_UNF) {             /* Transmit underrun */
1573             de4x5_txur(dev);
1574         }
1575
1576         if (sts & STS_SE) {              /* Bus Error */
1577             STOP_DE4X5;
1578             printk("%s: Fatal bus error occurred, sts=%#8x, device stopped.\n",
1579                    dev->name, sts);
1580             spin_unlock(&lp->lock);
1581             return IRQ_HANDLED;
1582         }
1583     }
1584
1585     /* Load the TX ring with any locally stored packets */
1586     if (!test_and_set_bit(0, (void *)&lp->cache.lock)) {
1587         while (lp->cache.skb && !netif_queue_stopped(dev) && lp->tx_enable) {
1588             de4x5_queue_pkt(de4x5_get_cache(dev), dev);
1589         }
1590         lp->cache.lock = 0;
1591     }
1592
1593     lp->interrupt = UNMASK_INTERRUPTS;
1594     ENABLE_IRQs;
1595     spin_unlock(&lp->lock);
1596
1597     return IRQ_RETVAL(handled);
1598 }
1599
1600 static int
1601 de4x5_rx(struct net_device *dev)
1602 {
1603     struct de4x5_private *lp = netdev_priv(dev);
1604     u_long iobase = dev->base_addr;
1605     int entry;
1606     s32 status;
1607
1608     for (entry=lp->rx_new; (s32)le32_to_cpu(lp->rx_ring[entry].status)>=0;
1609                                                             entry=lp->rx_new) {
1610         status = (s32)le32_to_cpu(lp->rx_ring[entry].status);
1611
1612         if (lp->rx_ovf) {
1613             if (inl(DE4X5_MFC) & MFC_FOCM) {
1614                 de4x5_rx_ovfc(dev);
1615                 break;
1616             }
1617         }
1618
1619         if (status & RD_FS) {                 /* Remember the start of frame */
1620             lp->rx_old = entry;
1621         }
1622
1623         if (status & RD_LS) {                 /* Valid frame status */
1624             if (lp->tx_enable) lp->linkOK++;
1625             if (status & RD_ES) {             /* There was an error. */
1626                 lp->stats.rx_errors++;        /* Update the error stats. */
1627                 if (status & (RD_RF | RD_TL)) lp->stats.rx_frame_errors++;
1628                 if (status & RD_CE)           lp->stats.rx_crc_errors++;
1629                 if (status & RD_OF)           lp->stats.rx_fifo_errors++;
1630                 if (status & RD_TL)           lp->stats.rx_length_errors++;
1631                 if (status & RD_RF)           lp->pktStats.rx_runt_frames++;
1632                 if (status & RD_CS)           lp->pktStats.rx_collision++;
1633                 if (status & RD_DB)           lp->pktStats.rx_dribble++;
1634                 if (status & RD_OF)           lp->pktStats.rx_overflow++;
1635             } else {                          /* A valid frame received */
1636                 struct sk_buff *skb;
1637                 short pkt_len = (short)(le32_to_cpu(lp->rx_ring[entry].status)
1638                                                                     >> 16) - 4;
1639
1640                 if ((skb = de4x5_alloc_rx_buff(dev, entry, pkt_len)) == NULL) {
1641                     printk("%s: Insufficient memory; nuking packet.\n",
1642                                                                     dev->name);
1643                     lp->stats.rx_dropped++;
1644                 } else {
1645                     de4x5_dbg_rx(skb, pkt_len);
1646
1647                     /* Push up the protocol stack */
1648                     skb->protocol=eth_type_trans(skb,dev);
1649                     de4x5_local_stats(dev, skb->data, pkt_len);
1650                     netif_rx(skb);
1651
1652                     /* Update stats */
1653                     dev->last_rx = jiffies;
1654                     lp->stats.rx_packets++;
1655                     lp->stats.rx_bytes += pkt_len;
1656                 }
1657             }
1658
1659             /* Change buffer ownership for this frame, back to the adapter */
1660             for (;lp->rx_old!=entry;lp->rx_old=(++lp->rx_old)%lp->rxRingSize) {
1661                 lp->rx_ring[lp->rx_old].status = cpu_to_le32(R_OWN);
1662                 barrier();
1663             }
1664             lp->rx_ring[entry].status = cpu_to_le32(R_OWN);
1665             barrier();
1666         }
1667
1668         /*
1669         ** Update entry information
1670         */
1671         lp->rx_new = (++lp->rx_new) % lp->rxRingSize;
1672     }
1673
1674     return 0;
1675 }
1676
1677 static inline void
1678 de4x5_free_tx_buff(struct de4x5_private *lp, int entry)
1679 {
1680     dma_unmap_single(lp->gendev, le32_to_cpu(lp->tx_ring[entry].buf),
1681                      le32_to_cpu(lp->tx_ring[entry].des1) & TD_TBS1,
1682                      DMA_TO_DEVICE);
1683     if ((u_long) lp->tx_skb[entry] > 1)
1684         dev_kfree_skb_irq(lp->tx_skb[entry]);
1685     lp->tx_skb[entry] = NULL;
1686 }
1687
1688 /*
1689 ** Buffer sent - check for TX buffer errors.
1690 */
1691 static int
1692 de4x5_tx(struct net_device *dev)
1693 {
1694     struct de4x5_private *lp = netdev_priv(dev);
1695     u_long iobase = dev->base_addr;
1696     int entry;
1697     s32 status;
1698
1699     for (entry = lp->tx_old; entry != lp->tx_new; entry = lp->tx_old) {
1700         status = (s32)le32_to_cpu(lp->tx_ring[entry].status);
1701         if (status < 0) {                     /* Buffer not sent yet */
1702             break;
1703         } else if (status != 0x7fffffff) {    /* Not setup frame */
1704             if (status & TD_ES) {             /* An error happened */
1705                 lp->stats.tx_errors++;
1706                 if (status & TD_NC) lp->stats.tx_carrier_errors++;
1707                 if (status & TD_LC) lp->stats.tx_window_errors++;
1708                 if (status & TD_UF) lp->stats.tx_fifo_errors++;
1709                 if (status & TD_EC) lp->pktStats.excessive_collisions++;
1710                 if (status & TD_DE) lp->stats.tx_aborted_errors++;
1711
1712                 if (TX_PKT_PENDING) {
1713                     outl(POLL_DEMAND, DE4X5_TPD);/* Restart a stalled TX */
1714                 }
1715             } else {                      /* Packet sent */
1716                 lp->stats.tx_packets++;
1717                 if (lp->tx_enable) lp->linkOK++;
1718             }
1719             /* Update the collision counter */
1720             lp->stats.collisions += ((status & TD_EC) ? 16 :
1721                                                       ((status & TD_CC) >> 3));
1722
1723             /* Free the buffer. */
1724             if (lp->tx_skb[entry] != NULL)
1725                 de4x5_free_tx_buff(lp, entry);
1726         }
1727
1728         /* Update all the pointers */
1729         lp->tx_old = (++lp->tx_old) % lp->txRingSize;
1730     }
1731
1732     /* Any resources available? */
1733     if (TX_BUFFS_AVAIL && netif_queue_stopped(dev)) {
1734         if (lp->interrupt)
1735             netif_wake_queue(dev);
1736         else
1737             netif_start_queue(dev);
1738     }
1739
1740     return 0;
1741 }
1742
1743 static int
1744 de4x5_ast(struct net_device *dev)
1745 {
1746     struct de4x5_private *lp = netdev_priv(dev);
1747     int next_tick = DE4X5_AUTOSENSE_MS;
1748
1749     disable_ast(dev);
1750
1751     if (lp->useSROM) {
1752         next_tick = srom_autoconf(dev);
1753     } else if (lp->chipset == DC21140) {
1754         next_tick = dc21140m_autoconf(dev);
1755     } else if (lp->chipset == DC21041) {
1756         next_tick = dc21041_autoconf(dev);
1757     } else if (lp->chipset == DC21040) {
1758         next_tick = dc21040_autoconf(dev);
1759     }
1760     lp->linkOK = 0;
1761     enable_ast(dev, next_tick);
1762
1763     return 0;
1764 }
1765
1766 static int
1767 de4x5_txur(struct net_device *dev)
1768 {
1769     struct de4x5_private *lp = netdev_priv(dev);
1770     u_long iobase = dev->base_addr;
1771     int omr;
1772
1773     omr = inl(DE4X5_OMR);
1774     if (!(omr & OMR_SF) || (lp->chipset==DC21041) || (lp->chipset==DC21040)) {
1775         omr &= ~(OMR_ST|OMR_SR);
1776         outl(omr, DE4X5_OMR);
1777         while (inl(DE4X5_STS) & STS_TS);
1778         if ((omr & OMR_TR) < OMR_TR) {
1779             omr += 0x4000;
1780         } else {
1781             omr |= OMR_SF;
1782         }
1783         outl(omr | OMR_ST | OMR_SR, DE4X5_OMR);
1784     }
1785
1786     return 0;
1787 }
1788
1789 static int
1790 de4x5_rx_ovfc(struct net_device *dev)
1791 {
1792     struct de4x5_private *lp = netdev_priv(dev);
1793     u_long iobase = dev->base_addr;
1794     int omr;
1795
1796     omr = inl(DE4X5_OMR);
1797     outl(omr & ~OMR_SR, DE4X5_OMR);
1798     while (inl(DE4X5_STS) & STS_RS);
1799
1800     for (; (s32)le32_to_cpu(lp->rx_ring[lp->rx_new].status)>=0;) {
1801         lp->rx_ring[lp->rx_new].status = cpu_to_le32(R_OWN);
1802         lp->rx_new = (++lp->rx_new % lp->rxRingSize);
1803     }
1804
1805     outl(omr, DE4X5_OMR);
1806
1807     return 0;
1808 }
1809
1810 static int
1811 de4x5_close(struct net_device *dev)
1812 {
1813     struct de4x5_private *lp = netdev_priv(dev);
1814     u_long iobase = dev->base_addr;
1815     s32 imr, omr;
1816
1817     disable_ast(dev);
1818
1819     netif_stop_queue(dev);
1820
1821     if (de4x5_debug & DEBUG_CLOSE) {
1822         printk("%s: Shutting down ethercard, status was %8.8x.\n",
1823                dev->name, inl(DE4X5_STS));
1824     }
1825
1826     /*
1827     ** We stop the DE4X5 here... mask interrupts and stop TX & RX
1828     */
1829     DISABLE_IRQs;
1830     STOP_DE4X5;
1831
1832     /* Free the associated irq */
1833     free_irq(dev->irq, dev);
1834     lp->state = CLOSED;
1835
1836     /* Free any socket buffers */
1837     de4x5_free_rx_buffs(dev);
1838     de4x5_free_tx_buffs(dev);
1839
1840     /* Put the adapter to sleep to save power */
1841     yawn(dev, SLEEP);
1842
1843     return 0;
1844 }
1845
1846 static struct net_device_stats *
1847 de4x5_get_stats(struct net_device *dev)
1848 {
1849     struct de4x5_private *lp = netdev_priv(dev);
1850     u_long iobase = dev->base_addr;
1851
1852     lp->stats.rx_missed_errors = (int)(inl(DE4X5_MFC) & (MFC_OVFL | MFC_CNTR));
1853
1854     return &lp->stats;
1855 }
1856
1857 static void
1858 de4x5_local_stats(struct net_device *dev, char *buf, int pkt_len)
1859 {
1860     struct de4x5_private *lp = netdev_priv(dev);
1861     int i;
1862
1863     for (i=1; i<DE4X5_PKT_STAT_SZ-1; i++) {
1864         if (pkt_len < (i*DE4X5_PKT_BIN_SZ)) {
1865             lp->pktStats.bins[i]++;
1866             i = DE4X5_PKT_STAT_SZ;
1867         }
1868     }
1869     if (buf[0] & 0x01) {          /* Multicast/Broadcast */
1870         if ((*(s32 *)&buf[0] == -1) && (*(s16 *)&buf[4] == -1)) {
1871             lp->pktStats.broadcast++;
1872         } else {
1873             lp->pktStats.multicast++;
1874         }
1875     } else if ((*(s32 *)&buf[0] == *(s32 *)&dev->dev_addr[0]) &&
1876                (*(s16 *)&buf[4] == *(s16 *)&dev->dev_addr[4])) {
1877         lp->pktStats.unicast++;
1878     }
1879
1880     lp->pktStats.bins[0]++;       /* Duplicates stats.rx_packets */
1881     if (lp->pktStats.bins[0] == 0) { /* Reset counters */
1882         memset((char *)&lp->pktStats, 0, sizeof(lp->pktStats));
1883     }
1884
1885     return;
1886 }
1887
1888 /*
1889 ** Removes the TD_IC flag from previous descriptor to improve TX performance.
1890 ** If the flag is changed on a descriptor that is being read by the hardware,
1891 ** I assume PCI transaction ordering will mean you are either successful or
1892 ** just miss asserting the change to the hardware. Anyway you're messing with
1893 ** a descriptor you don't own, but this shouldn't kill the chip provided
1894 ** the descriptor register is read only to the hardware.
1895 */
1896 static void
1897 load_packet(struct net_device *dev, char *buf, u32 flags, struct sk_buff *skb)
1898 {
1899     struct de4x5_private *lp = netdev_priv(dev);
1900     int entry = (lp->tx_new ? lp->tx_new-1 : lp->txRingSize-1);
1901     dma_addr_t buf_dma = dma_map_single(lp->gendev, buf, flags & TD_TBS1, DMA_TO_DEVICE);
1902
1903     lp->tx_ring[lp->tx_new].buf = cpu_to_le32(buf_dma);
1904     lp->tx_ring[lp->tx_new].des1 &= cpu_to_le32(TD_TER);
1905     lp->tx_ring[lp->tx_new].des1 |= cpu_to_le32(flags);
1906     lp->tx_skb[lp->tx_new] = skb;
1907     lp->tx_ring[entry].des1 &= cpu_to_le32(~TD_IC);
1908     barrier();
1909
1910     lp->tx_ring[lp->tx_new].status = cpu_to_le32(T_OWN);
1911     barrier();
1912 }
1913
1914 /*
1915 ** Set or clear the multicast filter for this adaptor.
1916 */
1917 static void
1918 set_multicast_list(struct net_device *dev)
1919 {
1920     struct de4x5_private *lp = netdev_priv(dev);
1921     u_long iobase = dev->base_addr;
1922
1923     /* First, double check that the adapter is open */
1924     if (lp->state == OPEN) {
1925         if (dev->flags & IFF_PROMISC) {         /* set promiscuous mode */
1926             u32 omr;
1927             omr = inl(DE4X5_OMR);
1928             omr |= OMR_PR;
1929             outl(omr, DE4X5_OMR);
1930         } else {
1931             SetMulticastFilter(dev);
1932             load_packet(dev, lp->setup_frame, TD_IC | PERFECT_F | TD_SET |
1933                                                         SETUP_FRAME_LEN, (struct sk_buff *)1);
1934
1935             lp->tx_new = (++lp->tx_new) % lp->txRingSize;
1936             outl(POLL_DEMAND, DE4X5_TPD);       /* Start the TX */
1937             dev->trans_start = jiffies;
1938         }
1939     }
1940 }
1941
1942 /*
1943 ** Calculate the hash code and update the logical address filter
1944 ** from a list of ethernet multicast addresses.
1945 ** Little endian crc one liner from Matt Thomas, DEC.
1946 */
1947 static void
1948 SetMulticastFilter(struct net_device *dev)
1949 {
1950     struct de4x5_private *lp = netdev_priv(dev);
1951     struct dev_mc_list *dmi=dev->mc_list;
1952     u_long iobase = dev->base_addr;
1953     int i, j, bit, byte;
1954     u16 hashcode;
1955     u32 omr, crc;
1956     char *pa;
1957     unsigned char *addrs;
1958
1959     omr = inl(DE4X5_OMR);
1960     omr &= ~(OMR_PR | OMR_PM);
1961     pa = build_setup_frame(dev, ALL);        /* Build the basic frame */
1962
1963     if ((dev->flags & IFF_ALLMULTI) || (dev->mc_count > 14)) {
1964         omr |= OMR_PM;                       /* Pass all multicasts */
1965     } else if (lp->setup_f == HASH_PERF) {   /* Hash Filtering */
1966         for (i=0;i<dev->mc_count;i++) {      /* for each address in the list */
1967             addrs=dmi->dmi_addr;
1968             dmi=dmi->next;
1969             if ((*addrs & 0x01) == 1) {      /* multicast address? */
1970                 crc = ether_crc_le(ETH_ALEN, addrs);
1971                 hashcode = crc & HASH_BITS;  /* hashcode is 9 LSb of CRC */
1972
1973                 byte = hashcode >> 3;        /* bit[3-8] -> byte in filter */
1974                 bit = 1 << (hashcode & 0x07);/* bit[0-2] -> bit in byte */
1975
1976                 byte <<= 1;                  /* calc offset into setup frame */
1977                 if (byte & 0x02) {
1978                     byte -= 1;
1979                 }
1980                 lp->setup_frame[byte] |= bit;
1981             }
1982         }
1983     } else {                                 /* Perfect filtering */
1984         for (j=0; j<dev->mc_count; j++) {
1985             addrs=dmi->dmi_addr;
1986             dmi=dmi->next;
1987             for (i=0; i<ETH_ALEN; i++) {
1988                 *(pa + (i&1)) = *addrs++;
1989                 if (i & 0x01) pa += 4;
1990             }
1991         }
1992     }
1993     outl(omr, DE4X5_OMR);
1994
1995     return;
1996 }
1997
1998 #ifdef CONFIG_EISA
1999
2000 static u_char de4x5_irq[] = EISA_ALLOWED_IRQ_LIST;
2001
2002 static int __init de4x5_eisa_probe (struct device *gendev)
2003 {
2004         struct eisa_device *edev;
2005         u_long iobase;
2006         u_char irq, regval;
2007         u_short vendor;
2008         u32 cfid;
2009         int status, device;
2010         struct net_device *dev;
2011         struct de4x5_private *lp;
2012
2013         edev = to_eisa_device (gendev);
2014         iobase = edev->base_addr;
2015
2016         if (!request_region (iobase, DE4X5_EISA_TOTAL_SIZE, "de4x5"))
2017                 return -EBUSY;
2018
2019         if (!request_region (iobase + DE4X5_EISA_IO_PORTS,
2020                              DE4X5_EISA_TOTAL_SIZE, "de4x5")) {
2021                 status = -EBUSY;
2022                 goto release_reg_1;
2023         }
2024
2025         if (!(dev = alloc_etherdev (sizeof (struct de4x5_private)))) {
2026                 status = -ENOMEM;
2027                 goto release_reg_2;
2028         }
2029         lp = netdev_priv(dev);
2030
2031         cfid = (u32) inl(PCI_CFID);
2032         lp->cfrv = (u_short) inl(PCI_CFRV);
2033         device = (cfid >> 8) & 0x00ffff00;
2034         vendor = (u_short) cfid;
2035
2036         /* Read the EISA Configuration Registers */
2037         regval = inb(EISA_REG0) & (ER0_INTL | ER0_INTT);
2038 #ifdef CONFIG_ALPHA
2039         /* Looks like the Jensen firmware (rev 2.2) doesn't really
2040          * care about the EISA configuration, and thus doesn't
2041          * configure the PLX bridge properly. Oh well... Simply mimic
2042          * the EISA config file to sort it out. */
2043
2044         /* EISA REG1: Assert DecChip 21040 HW Reset */
2045         outb (ER1_IAM | 1, EISA_REG1);
2046         mdelay (1);
2047
2048         /* EISA REG1: Deassert DecChip 21040 HW Reset */
2049         outb (ER1_IAM, EISA_REG1);
2050         mdelay (1);
2051
2052         /* EISA REG3: R/W Burst Transfer Enable */
2053         outb (ER3_BWE | ER3_BRE, EISA_REG3);
2054
2055         /* 32_bit slave/master, Preempt Time=23 bclks, Unlatched Interrupt */
2056         outb (ER0_BSW | ER0_BMW | ER0_EPT | regval, EISA_REG0);
2057 #endif
2058         irq = de4x5_irq[(regval >> 1) & 0x03];
2059
2060         if (is_DC2114x) {
2061             device = ((lp->cfrv & CFRV_RN) < DC2114x_BRK ? DC21142 : DC21143);
2062         }
2063         lp->chipset = device;
2064         lp->bus = EISA;
2065
2066         /* Write the PCI Configuration Registers */
2067         outl(PCI_COMMAND_IO | PCI_COMMAND_MASTER, PCI_CFCS);
2068         outl(0x00006000, PCI_CFLT);
2069         outl(iobase, PCI_CBIO);
2070
2071         DevicePresent(dev, EISA_APROM);
2072
2073         dev->irq = irq;
2074
2075         if (!(status = de4x5_hw_init (dev, iobase, gendev))) {
2076                 return 0;
2077         }
2078
2079         free_netdev (dev);
2080  release_reg_2:
2081         release_region (iobase + DE4X5_EISA_IO_PORTS, DE4X5_EISA_TOTAL_SIZE);
2082  release_reg_1:
2083         release_region (iobase, DE4X5_EISA_TOTAL_SIZE);
2084
2085         return status;
2086 }
2087
2088 static int __devexit de4x5_eisa_remove (struct device *device)
2089 {
2090         struct net_device *dev;
2091         u_long iobase;
2092
2093         dev = device->driver_data;
2094         iobase = dev->base_addr;
2095
2096         unregister_netdev (dev);
2097         free_netdev (dev);
2098         release_region (iobase + DE4X5_EISA_IO_PORTS, DE4X5_EISA_TOTAL_SIZE);
2099         release_region (iobase, DE4X5_EISA_TOTAL_SIZE);
2100
2101         return 0;
2102 }
2103
2104 static struct eisa_device_id de4x5_eisa_ids[] = {
2105         { "DEC4250", 0 },       /* 0 is the board name index... */
2106         { "" }
2107 };
2108 MODULE_DEVICE_TABLE(eisa, de4x5_eisa_ids);
2109
2110 static struct eisa_driver de4x5_eisa_driver = {
2111         .id_table = de4x5_eisa_ids,
2112         .driver   = {
2113                 .name    = "de4x5",
2114                 .probe   = de4x5_eisa_probe,
2115                 .remove  = __devexit_p (de4x5_eisa_remove),
2116         }
2117 };
2118 MODULE_DEVICE_TABLE(eisa, de4x5_eisa_ids);
2119 #endif
2120
2121 #ifdef CONFIG_PCI
2122
2123 /*
2124 ** This function searches the current bus (which is >0) for a DECchip with an
2125 ** SROM, so that in multiport cards that have one SROM shared between multiple
2126 ** DECchips, we can find the base SROM irrespective of the BIOS scan direction.
2127 ** For single port cards this is a time waster...
2128 */
2129 static void __devinit
2130 srom_search(struct net_device *dev, struct pci_dev *pdev)
2131 {
2132     u_char pb;
2133     u_short vendor, status;
2134     u_int irq = 0, device;
2135     u_long iobase = 0;                     /* Clear upper 32 bits in Alphas */
2136     int i, j;
2137     struct de4x5_private *lp = netdev_priv(dev);
2138     struct list_head *walk;
2139
2140     list_for_each(walk, &pdev->bus_list) {
2141         struct pci_dev *this_dev = pci_dev_b(walk);
2142
2143         /* Skip the pci_bus list entry */
2144         if (list_entry(walk, struct pci_bus, devices) == pdev->bus) continue;
2145
2146         vendor = this_dev->vendor;
2147         device = this_dev->device << 8;
2148         if (!(is_DC21040 || is_DC21041 || is_DC21140 || is_DC2114x)) continue;
2149
2150         /* Get the chip configuration revision register */
2151         pb = this_dev->bus->number;
2152
2153         /* Set the device number information */
2154         lp->device = PCI_SLOT(this_dev->devfn);
2155         lp->bus_num = pb;
2156
2157         /* Set the chipset information */
2158         if (is_DC2114x) {
2159             device = ((this_dev->revision & CFRV_RN) < DC2114x_BRK
2160                       ? DC21142 : DC21143);
2161         }
2162         lp->chipset = device;
2163
2164         /* Get the board I/O address (64 bits on sparc64) */
2165         iobase = pci_resource_start(this_dev, 0);
2166
2167         /* Fetch the IRQ to be used */
2168         irq = this_dev->irq;
2169         if ((irq == 0) || (irq == 0xff) || ((int)irq == -1)) continue;
2170
2171         /* Check if I/O accesses are enabled */
2172         pci_read_config_word(this_dev, PCI_COMMAND, &status);
2173         if (!(status & PCI_COMMAND_IO)) continue;
2174
2175         /* Search for a valid SROM attached to this DECchip */
2176         DevicePresent(dev, DE4X5_APROM);
2177         for (j=0, i=0; i<ETH_ALEN; i++) {
2178             j += (u_char) *((u_char *)&lp->srom + SROM_HWADD + i);
2179         }
2180         if ((j != 0) && (j != 0x5fa)) {
2181             last.chipset = device;
2182             last.bus = pb;
2183             last.irq = irq;
2184             for (i=0; i<ETH_ALEN; i++) {
2185                 last.addr[i] = (u_char)*((u_char *)&lp->srom + SROM_HWADD + i);
2186             }
2187             return;
2188         }
2189     }
2190
2191     return;
2192 }
2193
2194 /*
2195 ** PCI bus I/O device probe
2196 ** NB: PCI I/O accesses and Bus Mastering are enabled by the PCI BIOS, not
2197 ** the driver. Some PCI BIOS's, pre V2.1, need the slot + features to be
2198 ** enabled by the user first in the set up utility. Hence we just check for
2199 ** enabled features and silently ignore the card if they're not.
2200 **
2201 ** STOP PRESS: Some BIOS's __require__ the driver to enable the bus mastering
2202 ** bit. Here, check for I/O accesses and then set BM. If you put the card in
2203 ** a non BM slot, you're on your own (and complain to the PC vendor that your
2204 ** PC doesn't conform to the PCI standard)!
2205 **
2206 ** This function is only compatible with the *latest* 2.1.x kernels. For 2.0.x
2207 ** kernels use the V0.535[n] drivers.
2208 */
2209
2210 static int __devinit de4x5_pci_probe (struct pci_dev *pdev,
2211                                    const struct pci_device_id *ent)
2212 {
2213         u_char pb, pbus = 0, dev_num, dnum = 0, timer;
2214         u_short vendor, status;
2215         u_int irq = 0, device;
2216         u_long iobase = 0;      /* Clear upper 32 bits in Alphas */
2217         int error;
2218         struct net_device *dev;
2219         struct de4x5_private *lp;
2220
2221         dev_num = PCI_SLOT(pdev->devfn);
2222         pb = pdev->bus->number;
2223
2224         if (io) { /* probe a single PCI device */
2225                 pbus = (u_short)(io >> 8);
2226                 dnum = (u_short)(io & 0xff);
2227                 if ((pbus != pb) || (dnum != dev_num))
2228                         return -ENODEV;
2229         }
2230
2231         vendor = pdev->vendor;
2232         device = pdev->device << 8;
2233         if (!(is_DC21040 || is_DC21041 || is_DC21140 || is_DC2114x))
2234                 return -ENODEV;
2235
2236         /* Ok, the device seems to be for us. */
2237         if ((error = pci_enable_device (pdev)))
2238                 return error;
2239
2240         if (!(dev = alloc_etherdev (sizeof (struct de4x5_private)))) {
2241                 error = -ENOMEM;
2242                 goto disable_dev;
2243         }
2244
2245         lp = netdev_priv(dev);
2246         lp->bus = PCI;
2247         lp->bus_num = 0;
2248
2249         /* Search for an SROM on this bus */
2250         if (lp->bus_num != pb) {
2251             lp->bus_num = pb;
2252             srom_search(dev, pdev);
2253         }
2254
2255         /* Get the chip configuration revision register */
2256         lp->cfrv = pdev->revision;
2257
2258         /* Set the device number information */
2259         lp->device = dev_num;
2260         lp->bus_num = pb;
2261
2262         /* Set the chipset information */
2263         if (is_DC2114x) {
2264             device = ((lp->cfrv & CFRV_RN) < DC2114x_BRK ? DC21142 : DC21143);
2265         }
2266         lp->chipset = device;
2267
2268         /* Get the board I/O address (64 bits on sparc64) */
2269         iobase = pci_resource_start(pdev, 0);
2270
2271         /* Fetch the IRQ to be used */
2272         irq = pdev->irq;
2273         if ((irq == 0) || (irq == 0xff) || ((int)irq == -1)) {
2274                 error = -ENODEV;
2275                 goto free_dev;
2276         }
2277
2278         /* Check if I/O accesses and Bus Mastering are enabled */
2279         pci_read_config_word(pdev, PCI_COMMAND, &status);
2280 #ifdef __powerpc__
2281         if (!(status & PCI_COMMAND_IO)) {
2282             status |= PCI_COMMAND_IO;
2283             pci_write_config_word(pdev, PCI_COMMAND, status);
2284             pci_read_config_word(pdev, PCI_COMMAND, &status);
2285         }
2286 #endif /* __powerpc__ */
2287         if (!(status & PCI_COMMAND_IO)) {
2288                 error = -ENODEV;
2289                 goto free_dev;
2290         }
2291
2292         if (!(status & PCI_COMMAND_MASTER)) {
2293             status |= PCI_COMMAND_MASTER;
2294             pci_write_config_word(pdev, PCI_COMMAND, status);
2295             pci_read_config_word(pdev, PCI_COMMAND, &status);
2296         }
2297         if (!(status & PCI_COMMAND_MASTER)) {
2298                 error = -ENODEV;
2299                 goto free_dev;
2300         }
2301
2302         /* Check the latency timer for values >= 0x60 */
2303         pci_read_config_byte(pdev, PCI_LATENCY_TIMER, &timer);
2304         if (timer < 0x60) {
2305             pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0x60);
2306         }
2307
2308         DevicePresent(dev, DE4X5_APROM);
2309
2310         if (!request_region (iobase, DE4X5_PCI_TOTAL_SIZE, "de4x5")) {
2311                 error = -EBUSY;
2312                 goto free_dev;
2313         }
2314
2315         dev->irq = irq;
2316
2317         if ((error = de4x5_hw_init(dev, iobase, &pdev->dev))) {
2318                 goto release;
2319         }
2320
2321         return 0;
2322
2323  release:
2324         release_region (iobase, DE4X5_PCI_TOTAL_SIZE);
2325  free_dev:
2326         free_netdev (dev);
2327  disable_dev:
2328         pci_disable_device (pdev);
2329         return error;
2330 }
2331
2332 static void __devexit de4x5_pci_remove (struct pci_dev *pdev)
2333 {
2334         struct net_device *dev;
2335         u_long iobase;
2336
2337         dev = pdev->dev.driver_data;
2338         iobase = dev->base_addr;
2339
2340         unregister_netdev (dev);
2341         free_netdev (dev);
2342         release_region (iobase, DE4X5_PCI_TOTAL_SIZE);
2343         pci_disable_device (pdev);
2344 }
2345
2346 static struct pci_device_id de4x5_pci_tbl[] = {
2347         { PCI_VENDOR_ID_DEC, PCI_DEVICE_ID_DEC_TULIP,
2348           PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0 },
2349         { PCI_VENDOR_ID_DEC, PCI_DEVICE_ID_DEC_TULIP_PLUS,
2350           PCI_ANY_ID, PCI_ANY_ID, 0, 0, 1 },
2351         { PCI_VENDOR_ID_DEC, PCI_DEVICE_ID_DEC_TULIP_FAST,
2352           PCI_ANY_ID, PCI_ANY_ID, 0, 0, 2 },
2353         { PCI_VENDOR_ID_DEC, PCI_DEVICE_ID_DEC_21142,
2354           PCI_ANY_ID, PCI_ANY_ID, 0, 0, 3 },
2355         { },
2356 };
2357
2358 static struct pci_driver de4x5_pci_driver = {
2359         .name           = "de4x5",
2360         .id_table       = de4x5_pci_tbl,
2361         .probe          = de4x5_pci_probe,
2362         .remove         = __devexit_p (de4x5_pci_remove),
2363 };
2364
2365 #endif
2366
2367 /*
2368 ** Auto configure the media here rather than setting the port at compile
2369 ** time. This routine is called by de4x5_init() and when a loss of media is
2370 ** detected (excessive collisions, loss of carrier, no carrier or link fail
2371 ** [TP] or no recent receive activity) to check whether the user has been
2372 ** sneaky and changed the port on us.
2373 */
2374 static int
2375 autoconf_media(struct net_device *dev)
2376 {
2377     struct de4x5_private *lp = netdev_priv(dev);
2378     u_long iobase = dev->base_addr;
2379     int next_tick = DE4X5_AUTOSENSE_MS;
2380
2381     lp->linkOK = 0;
2382     lp->c_media = AUTO;                     /* Bogus last media */
2383     disable_ast(dev);
2384     inl(DE4X5_MFC);                         /* Zero the lost frames counter */
2385     lp->media = INIT;
2386     lp->tcount = 0;
2387
2388     if (lp->useSROM) {
2389         next_tick = srom_autoconf(dev);
2390     } else if (lp->chipset == DC21040) {
2391         next_tick = dc21040_autoconf(dev);
2392     } else if (lp->chipset == DC21041) {
2393         next_tick = dc21041_autoconf(dev);
2394     } else if (lp->chipset == DC21140) {
2395         next_tick = dc21140m_autoconf(dev);
2396     }
2397
2398     enable_ast(dev, next_tick);
2399
2400     return (lp->media);
2401 }
2402
2403 /*
2404 ** Autoconfigure the media when using the DC21040. AUI cannot be distinguished
2405 ** from BNC as the port has a jumper to set thick or thin wire. When set for
2406 ** BNC, the BNC port will indicate activity if it's not terminated correctly.
2407 ** The only way to test for that is to place a loopback packet onto the
2408 ** network and watch for errors. Since we're messing with the interrupt mask
2409 ** register, disable the board interrupts and do not allow any more packets to
2410 ** be queued to the hardware. Re-enable everything only when the media is
2411 ** found.
2412 ** I may have to "age out" locally queued packets so that the higher layer
2413 ** timeouts don't effectively duplicate packets on the network.
2414 */
2415 static int
2416 dc21040_autoconf(struct net_device *dev)
2417 {
2418     struct de4x5_private *lp = netdev_priv(dev);
2419     u_long iobase = dev->base_addr;
2420     int next_tick = DE4X5_AUTOSENSE_MS;
2421     s32 imr;
2422
2423     switch (lp->media) {
2424     case INIT:
2425         DISABLE_IRQs;
2426         lp->tx_enable = false;
2427         lp->timeout = -1;
2428         de4x5_save_skbs(dev);
2429         if ((lp->autosense == AUTO) || (lp->autosense == TP)) {
2430             lp->media = TP;
2431         } else if ((lp->autosense == BNC) || (lp->autosense == AUI) || (lp->autosense == BNC_AUI)) {
2432             lp->media = BNC_AUI;
2433         } else if (lp->autosense == EXT_SIA) {
2434             lp->media = EXT_SIA;
2435         } else {
2436             lp->media = NC;
2437         }
2438         lp->local_state = 0;
2439         next_tick = dc21040_autoconf(dev);
2440         break;
2441
2442     case TP:
2443         next_tick = dc21040_state(dev, 0x8f01, 0xffff, 0x0000, 3000, BNC_AUI,
2444                                                          TP_SUSPECT, test_tp);
2445         break;
2446
2447     case TP_SUSPECT:
2448         next_tick = de4x5_suspect_state(dev, 1000, TP, test_tp, dc21040_autoconf);
2449         break;
2450
2451     case BNC:
2452     case AUI:
2453     case BNC_AUI:
2454         next_tick = dc21040_state(dev, 0x8f09, 0x0705, 0x0006, 3000, EXT_SIA,
2455                                                   BNC_AUI_SUSPECT, ping_media);
2456         break;
2457
2458     case BNC_AUI_SUSPECT:
2459         next_tick = de4x5_suspect_state(dev, 1000, BNC_AUI, ping_media, dc21040_autoconf);
2460         break;
2461
2462     case EXT_SIA:
2463         next_tick = dc21040_state(dev, 0x3041, 0x0000, 0x0006, 3000,
2464                                               NC, EXT_SIA_SUSPECT, ping_media);
2465         break;
2466
2467     case EXT_SIA_SUSPECT:
2468         next_tick = de4x5_suspect_state(dev, 1000, EXT_SIA, ping_media, dc21040_autoconf);
2469         break;
2470
2471     case NC:
2472         /* default to TP for all */
2473         reset_init_sia(dev, 0x8f01, 0xffff, 0x0000);
2474         if (lp->media != lp->c_media) {
2475             de4x5_dbg_media(dev);
2476             lp->c_media = lp->media;
2477         }
2478         lp->media = INIT;
2479         lp->tx_enable = false;
2480         break;
2481     }
2482
2483     return next_tick;
2484 }
2485
2486 static int
2487 dc21040_state(struct net_device *dev, int csr13, int csr14, int csr15, int timeout,
2488               int next_state, int suspect_state,
2489               int (*fn)(struct net_device *, int))
2490 {
2491     struct de4x5_private *lp = netdev_priv(dev);
2492     int next_tick = DE4X5_AUTOSENSE_MS;
2493     int linkBad;
2494
2495     switch (lp->local_state) {
2496     case 0:
2497         reset_init_sia(dev, csr13, csr14, csr15);
2498         lp->local_state++;
2499         next_tick = 500;
2500         break;
2501
2502     case 1:
2503         if (!lp->tx_enable) {
2504             linkBad = fn(dev, timeout);
2505             if (linkBad < 0) {
2506                 next_tick = linkBad & ~TIMER_CB;
2507             } else {
2508                 if (linkBad && (lp->autosense == AUTO)) {
2509                     lp->local_state = 0;
2510                     lp->media = next_state;
2511                 } else {
2512                     de4x5_init_connection(dev);
2513                 }
2514             }
2515         } else if (!lp->linkOK && (lp->autosense == AUTO)) {
2516             lp->media = suspect_state;
2517             next_tick = 3000;
2518         }
2519         break;
2520     }
2521
2522     return next_tick;
2523 }
2524
2525 static int
2526 de4x5_suspect_state(struct net_device *dev, int timeout, int prev_state,
2527                       int (*fn)(struct net_device *, int),
2528                       int (*asfn)(struct net_device *))
2529 {
2530     struct de4x5_private *lp = netdev_priv(dev);
2531     int next_tick = DE4X5_AUTOSENSE_MS;
2532     int linkBad;
2533
2534     switch (lp->local_state) {
2535     case 1:
2536         if (lp->linkOK) {
2537             lp->media = prev_state;
2538         } else {
2539             lp->local_state++;
2540             next_tick = asfn(dev);
2541         }
2542         break;
2543
2544     case 2:
2545         linkBad = fn(dev, timeout);
2546         if (linkBad < 0) {
2547             next_tick = linkBad & ~TIMER_CB;
2548         } else if (!linkBad) {
2549             lp->local_state--;
2550             lp->media = prev_state;
2551         } else {
2552             lp->media = INIT;
2553             lp->tcount++;
2554         }
2555     }
2556
2557     return next_tick;
2558 }
2559
2560 /*
2561 ** Autoconfigure the media when using the DC21041. AUI needs to be tested
2562 ** before BNC, because the BNC port will indicate activity if it's not
2563 ** terminated correctly. The only way to test for that is to place a loopback
2564 ** packet onto the network and watch for errors. Since we're messing with
2565 ** the interrupt mask register, disable the board interrupts and do not allow
2566 ** any more packets to be queued to the hardware. Re-enable everything only
2567 ** when the media is found.
2568 */
2569 static int
2570 dc21041_autoconf(struct net_device *dev)
2571 {
2572     struct de4x5_private *lp = netdev_priv(dev);
2573     u_long iobase = dev->base_addr;
2574     s32 sts, irqs, irq_mask, imr, omr;
2575     int next_tick = DE4X5_AUTOSENSE_MS;
2576
2577     switch (lp->media) {
2578     case INIT:
2579         DISABLE_IRQs;
2580         lp->tx_enable = false;
2581         lp->timeout = -1;
2582         de4x5_save_skbs(dev);          /* Save non transmitted skb's */
2583         if ((lp->autosense == AUTO) || (lp->autosense == TP_NW)) {
2584             lp->media = TP;            /* On chip auto negotiation is broken */
2585         } else if (lp->autosense == TP) {
2586             lp->media = TP;
2587         } else if (lp->autosense == BNC) {
2588             lp->media = BNC;
2589         } else if (lp->autosense == AUI) {
2590             lp->media = AUI;
2591         } else {
2592             lp->media = NC;
2593         }
2594         lp->local_state = 0;
2595         next_tick = dc21041_autoconf(dev);
2596         break;
2597
2598     case TP_NW:
2599         if (lp->timeout < 0) {
2600             omr = inl(DE4X5_OMR);/* Set up full duplex for the autonegotiate */
2601             outl(omr | OMR_FDX, DE4X5_OMR);
2602         }
2603         irqs = STS_LNF | STS_LNP;
2604         irq_mask = IMR_LFM | IMR_LPM;
2605         sts = test_media(dev, irqs, irq_mask, 0xef01, 0xffff, 0x0008, 2400);
2606         if (sts < 0) {
2607             next_tick = sts & ~TIMER_CB;
2608         } else {
2609             if (sts & STS_LNP) {
2610                 lp->media = ANS;
2611             } else {
2612                 lp->media = AUI;
2613             }
2614             next_tick = dc21041_autoconf(dev);
2615         }
2616         break;
2617
2618     case ANS:
2619         if (!lp->tx_enable) {
2620             irqs = STS_LNP;
2621             irq_mask = IMR_LPM;
2622             sts = test_ans(dev, irqs, irq_mask, 3000);
2623             if (sts < 0) {
2624                 next_tick = sts & ~TIMER_CB;
2625             } else {
2626                 if (!(sts & STS_LNP) && (lp->autosense == AUTO)) {
2627                     lp->media = TP;
2628                     next_tick = dc21041_autoconf(dev);
2629                 } else {
2630                     lp->local_state = 1;
2631                     de4x5_init_connection(dev);
2632                 }
2633             }
2634         } else if (!lp->linkOK && (lp->autosense == AUTO)) {
2635             lp->media = ANS_SUSPECT;
2636             next_tick = 3000;
2637         }
2638         break;
2639
2640     case ANS_SUSPECT:
2641         next_tick = de4x5_suspect_state(dev, 1000, ANS, test_tp, dc21041_autoconf);
2642         break;
2643
2644     case TP:
2645         if (!lp->tx_enable) {
2646             if (lp->timeout < 0) {
2647                 omr = inl(DE4X5_OMR);          /* Set up half duplex for TP */
2648                 outl(omr & ~OMR_FDX, DE4X5_OMR);
2649             }
2650             irqs = STS_LNF | STS_LNP;
2651             irq_mask = IMR_LFM | IMR_LPM;
2652             sts = test_media(dev,irqs, irq_mask, 0xef01, 0xff3f, 0x0008, 2400);
2653             if (sts < 0) {
2654                 next_tick = sts & ~TIMER_CB;
2655             } else {
2656                 if (!(sts & STS_LNP) && (lp->autosense == AUTO)) {
2657                     if (inl(DE4X5_SISR) & SISR_NRA) {
2658                         lp->media = AUI;       /* Non selected port activity */
2659                     } else {
2660                         lp->media = BNC;
2661                     }
2662                     next_tick = dc21041_autoconf(dev);
2663                 } else {
2664                     lp->local_state = 1;
2665                     de4x5_init_connection(dev);
2666                 }
2667             }
2668         } else if (!lp->linkOK && (lp->autosense == AUTO)) {
2669             lp->media = TP_SUSPECT;
2670             next_tick = 3000;
2671         }
2672         break;
2673
2674     case TP_SUSPECT:
2675         next_tick = de4x5_suspect_state(dev, 1000, TP, test_tp, dc21041_autoconf);
2676         break;
2677
2678     case AUI:
2679         if (!lp->tx_enable) {
2680             if (lp->timeout < 0) {
2681                 omr = inl(DE4X5_OMR);          /* Set up half duplex for AUI */
2682                 outl(omr & ~OMR_FDX, DE4X5_OMR);
2683             }
2684             irqs = 0;
2685             irq_mask = 0;
2686             sts = test_media(dev,irqs, irq_mask, 0xef09, 0xf73d, 0x000e, 1000);
2687             if (sts < 0) {
2688                 next_tick = sts & ~TIMER_CB;
2689             } else {
2690                 if (!(inl(DE4X5_SISR) & SISR_SRA) && (lp->autosense == AUTO)) {
2691                     lp->media = BNC;
2692                     next_tick = dc21041_autoconf(dev);
2693                 } else {
2694                     lp->local_state = 1;
2695                     de4x5_init_connection(dev);
2696                 }
2697             }
2698         } else if (!lp->linkOK && (lp->autosense == AUTO)) {
2699             lp->media = AUI_SUSPECT;
2700             next_tick = 3000;
2701         }
2702         break;
2703
2704     case AUI_SUSPECT:
2705         next_tick = de4x5_suspect_state(dev, 1000, AUI, ping_media, dc21041_autoconf);
2706         break;
2707
2708     case BNC:
2709         switch (lp->local_state) {
2710         case 0:
2711             if (lp->timeout < 0) {
2712                 omr = inl(DE4X5_OMR);          /* Set up half duplex for BNC */
2713                 outl(omr & ~OMR_FDX, DE4X5_OMR);
2714             }
2715             irqs = 0;
2716             irq_mask = 0;
2717             sts = test_media(dev,irqs, irq_mask, 0xef09, 0xf73d, 0x0006, 1000);
2718             if (sts < 0) {
2719                 next_tick = sts & ~TIMER_CB;
2720             } else {
2721                 lp->local_state++;             /* Ensure media connected */
2722                 next_tick = dc21041_autoconf(dev);
2723             }
2724             break;
2725
2726         case 1:
2727             if (!lp->tx_enable) {
2728                 if ((sts = ping_media(dev, 3000)) < 0) {
2729                     next_tick = sts & ~TIMER_CB;
2730                 } else {
2731                     if (sts) {
2732                         lp->local_state = 0;
2733                         lp->media = NC;
2734                     } else {
2735                         de4x5_init_connection(dev);
2736                     }
2737                 }
2738             } else if (!lp->linkOK && (lp->autosense == AUTO)) {
2739                 lp->media = BNC_SUSPECT;
2740                 next_tick = 3000;
2741             }
2742             break;
2743         }
2744         break;
2745
2746     case BNC_SUSPECT:
2747         next_tick = de4x5_suspect_state(dev, 1000, BNC, ping_media, dc21041_autoconf);
2748         break;
2749
2750     case NC:
2751         omr = inl(DE4X5_OMR);    /* Set up full duplex for the autonegotiate */
2752         outl(omr | OMR_FDX, DE4X5_OMR);
2753         reset_init_sia(dev, 0xef01, 0xffff, 0x0008);/* Initialise the SIA */
2754         if (lp->media != lp->c_media) {
2755             de4x5_dbg_media(dev);
2756             lp->c_media = lp->media;
2757         }
2758         lp->media = INIT;
2759         lp->tx_enable = false;
2760         break;
2761     }
2762
2763     return next_tick;
2764 }
2765
2766 /*
2767 ** Some autonegotiation chips are broken in that they do not return the
2768 ** acknowledge bit (anlpa & MII_ANLPA_ACK) in the link partner advertisement
2769 ** register, except at the first power up negotiation.
2770 */
2771 static int
2772 dc21140m_autoconf(struct net_device *dev)
2773 {
2774     struct de4x5_private *lp = netdev_priv(dev);
2775     int ana, anlpa, cap, cr, slnk, sr;
2776     int next_tick = DE4X5_AUTOSENSE_MS;
2777     u_long imr, omr, iobase = dev->base_addr;
2778
2779     switch(lp->media) {
2780     case INIT:
2781         if (lp->timeout < 0) {
2782             DISABLE_IRQs;
2783             lp->tx_enable = false;
2784             lp->linkOK = 0;
2785             de4x5_save_skbs(dev);          /* Save non transmitted skb's */
2786         }
2787         if ((next_tick = de4x5_reset_phy(dev)) < 0) {
2788             next_tick &= ~TIMER_CB;
2789         } else {
2790             if (lp->useSROM) {
2791                 if (srom_map_media(dev) < 0) {
2792                     lp->tcount++;
2793                     return next_tick;
2794                 }
2795                 srom_exec(dev, lp->phy[lp->active].gep);
2796                 if (lp->infoblock_media == ANS) {
2797                     ana = lp->phy[lp->active].ana | MII_ANA_CSMA;
2798                     mii_wr(ana, MII_ANA, lp->phy[lp->active].addr, DE4X5_MII);
2799                 }
2800             } else {
2801                 lp->tmp = MII_SR_ASSC;     /* Fake out the MII speed set */
2802                 SET_10Mb;
2803                 if (lp->autosense == _100Mb) {
2804                     lp->media = _100Mb;
2805                 } else if (lp->autosense == _10Mb) {
2806                     lp->media = _10Mb;
2807                 } else if ((lp->autosense == AUTO) &&
2808                                     ((sr=is_anc_capable(dev)) & MII_SR_ANC)) {
2809                     ana = (((sr >> 6) & MII_ANA_TAF) | MII_ANA_CSMA);
2810                     ana &= (lp->fdx ? ~0 : ~MII_ANA_FDAM);
2811                     mii_wr(ana, MII_ANA, lp->phy[lp->active].addr, DE4X5_MII);
2812                     lp->media = ANS;
2813                 } else if (lp->autosense == AUTO) {
2814                     lp->media = SPD_DET;
2815                 } else if (is_spd_100(dev) && is_100_up(dev)) {
2816                     lp->media = _100Mb;
2817                 } else {
2818                     lp->media = NC;
2819                 }
2820             }
2821             lp->local_state = 0;
2822             next_tick = dc21140m_autoconf(dev);
2823         }
2824         break;
2825
2826     case ANS:
2827         switch (lp->local_state) {
2828         case 0:
2829             if (lp->timeout < 0) {
2830                 mii_wr(MII_CR_ASSE | MII_CR_RAN, MII_CR, lp->phy[lp->active].addr, DE4X5_MII);
2831             }
2832             cr = test_mii_reg(dev, MII_CR, MII_CR_RAN, false, 500);
2833             if (cr < 0) {
2834                 next_tick = cr & ~TIMER_CB;
2835             } else {
2836                 if (cr) {
2837                     lp->local_state = 0;
2838                     lp->media = SPD_DET;
2839                 } else {
2840                     lp->local_state++;
2841                 }
2842                 next_tick = dc21140m_autoconf(dev);
2843             }
2844             break;
2845
2846         case 1:
2847             if ((sr=test_mii_reg(dev, MII_SR, MII_SR_ASSC, true, 2000)) < 0) {
2848                 next_tick = sr & ~TIMER_CB;
2849             } else {
2850                 lp->media = SPD_DET;
2851                 lp->local_state = 0;
2852                 if (sr) {                         /* Success! */
2853                     lp->tmp = MII_SR_ASSC;
2854                     anlpa = mii_rd(MII_ANLPA, lp->phy[lp->active].addr, DE4X5_MII);
2855                     ana = mii_rd(MII_ANA, lp->phy[lp->active].addr, DE4X5_MII);
2856                     if (!(anlpa & MII_ANLPA_RF) &&
2857                          (cap = anlpa & MII_ANLPA_TAF & ana)) {
2858                         if (cap & MII_ANA_100M) {
2859                             lp->fdx = (ana & anlpa & MII_ANA_FDAM & MII_ANA_100M) != 0;
2860                             lp->media = _100Mb;
2861                         } else if (cap & MII_ANA_10M) {
2862                             lp->fdx = (ana & anlpa & MII_ANA_FDAM & MII_ANA_10M) != 0;
2863
2864                             lp->media = _10Mb;
2865                         }
2866                     }
2867                 }                       /* Auto Negotiation failed to finish */
2868                 next_tick = dc21140m_autoconf(dev);
2869             }                           /* Auto Negotiation failed to start */
2870             break;
2871         }
2872         break;
2873
2874     case SPD_DET:                              /* Choose 10Mb/s or 100Mb/s */
2875         if (lp->timeout < 0) {
2876             lp->tmp = (lp->phy[lp->active].id ? MII_SR_LKS :
2877                                                   (~gep_rd(dev) & GEP_LNP));
2878             SET_100Mb_PDET;
2879         }
2880         if ((slnk = test_for_100Mb(dev, 6500)) < 0) {
2881             next_tick = slnk & ~TIMER_CB;
2882         } else {
2883             if (is_spd_100(dev) && is_100_up(dev)) {
2884                 lp->media = _100Mb;
2885             } else if ((!is_spd_100(dev) && (is_10_up(dev) & lp->tmp))) {
2886                 lp->media = _10Mb;
2887             } else {
2888                 lp->media = NC;
2889             }
2890             next_tick = dc21140m_autoconf(dev);
2891         }
2892         break;
2893
2894     case _100Mb:                               /* Set 100Mb/s */
2895         next_tick = 3000;
2896         if (!lp->tx_enable) {
2897             SET_100Mb;
2898             de4x5_init_connection(dev);
2899         } else {
2900             if (!lp->linkOK && (lp->autosense == AUTO)) {
2901                 if (!is_100_up(dev) || (!lp->useSROM && !is_spd_100(dev))) {
2902                     lp->media = INIT;
2903                     lp->tcount++;
2904                     next_tick = DE4X5_AUTOSENSE_MS;
2905                 }
2906             }
2907         }
2908         break;
2909
2910     case BNC:
2911     case AUI:
2912     case _10Mb:                                /* Set 10Mb/s */
2913         next_tick = 3000;
2914         if (!lp->tx_enable) {
2915             SET_10Mb;
2916             de4x5_init_connection(dev);
2917         } else {
2918             if (!lp->linkOK && (lp->autosense == AUTO)) {
2919                 if (!is_10_up(dev) || (!lp->useSROM && is_spd_100(dev))) {
2920                     lp->media = INIT;
2921                     lp->tcount++;
2922                     next_tick = DE4X5_AUTOSENSE_MS;
2923                 }
2924             }
2925         }
2926         break;
2927
2928     case NC:
2929         if (lp->media != lp->c_media) {
2930             de4x5_dbg_media(dev);
2931             lp->c_media = lp->media;
2932         }
2933         lp->media = INIT;
2934         lp->tx_enable = false;
2935         break;
2936     }
2937
2938     return next_tick;
2939 }
2940
2941 /*
2942 ** This routine may be merged into dc21140m_autoconf() sometime as I'm
2943 ** changing how I figure out the media - but trying to keep it backwards
2944 ** compatible with the de500-xa and de500-aa.
2945 ** Whether it's BNC, AUI, SYM or MII is sorted out in the infoblock
2946 ** functions and set during de4x5_mac_port() and/or de4x5_reset_phy().
2947 ** This routine just has to figure out whether 10Mb/s or 100Mb/s is
2948 ** active.
2949 ** When autonegotiation is working, the ANS part searches the SROM for
2950 ** the highest common speed (TP) link that both can run and if that can
2951 ** be full duplex. That infoblock is executed and then the link speed set.
2952 **
2953 ** Only _10Mb and _100Mb are tested here.
2954 */
2955 static int
2956 dc2114x_autoconf(struct net_device *dev)
2957 {
2958     struct de4x5_private *lp = netdev_priv(dev);
2959     u_long iobase = dev->base_addr;
2960     s32 cr, anlpa, ana, cap, irqs, irq_mask, imr, omr, slnk, sr, sts;
2961     int next_tick = DE4X5_AUTOSENSE_MS;
2962
2963     switch (lp->media) {
2964     case INIT:
2965         if (lp->timeout < 0) {
2966             DISABLE_IRQs;
2967             lp->tx_enable = false;
2968             lp->linkOK = 0;
2969             lp->timeout = -1;
2970             de4x5_save_skbs(dev);            /* Save non transmitted skb's */
2971             if (lp->params.autosense & ~AUTO) {
2972                 srom_map_media(dev);         /* Fixed media requested      */
2973                 if (lp->media != lp->params.autosense) {
2974                     lp->tcount++;
2975                     lp->media = INIT;
2976                     return next_tick;
2977                 }
2978                 lp->media = INIT;
2979             }
2980         }
2981         if ((next_tick = de4x5_reset_phy(dev)) < 0) {
2982             next_tick &= ~TIMER_CB;
2983         } else {
2984             if (lp->autosense == _100Mb) {
2985                 lp->media = _100Mb;
2986             } else if (lp->autosense == _10Mb) {
2987                 lp->media = _10Mb;
2988             } else if (lp->autosense == TP) {
2989                 lp->media = TP;
2990             } else if (lp->autosense == BNC) {
2991                 lp->media = BNC;
2992             } else if (lp->autosense == AUI) {
2993                 lp->media = AUI;
2994             } else {
2995                 lp->media = SPD_DET;
2996                 if ((lp->infoblock_media == ANS) &&
2997                                     ((sr=is_anc_capable(dev)) & MII_SR_ANC)) {
2998                     ana = (((sr >> 6) & MII_ANA_TAF) | MII_ANA_CSMA);
2999                     ana &= (lp->fdx ? ~0 : ~MII_ANA_FDAM);
3000                     mii_wr(ana, MII_ANA, lp->phy[lp->active].addr, DE4X5_MII);
3001                     lp->media = ANS;
3002                 }
3003             }
3004             lp->local_state = 0;
3005             next_tick = dc2114x_autoconf(dev);
3006         }
3007         break;
3008
3009     case ANS:
3010         switch (lp->local_state) {
3011         case 0:
3012             if (lp->timeout < 0) {
3013                 mii_wr(MII_CR_ASSE | MII_CR_RAN, MII_CR, lp->phy[lp->active].addr, DE4X5_MII);
3014             }
3015             cr = test_mii_reg(dev, MII_CR, MII_CR_RAN, false, 500);
3016             if (cr < 0) {
3017                 next_tick = cr & ~TIMER_CB;
3018             } else {
3019                 if (cr) {
3020                     lp->local_state = 0;
3021                     lp->media = SPD_DET;
3022                 } else {
3023                     lp->local_state++;
3024                 }
3025                 next_tick = dc2114x_autoconf(dev);
3026             }
3027             break;
3028
3029         case 1:
3030             sr = test_mii_reg(dev, MII_SR, MII_SR_ASSC, true, 2000);
3031             if (sr < 0) {
3032                 next_tick = sr & ~TIMER_CB;
3033             } else {
3034                 lp->media = SPD_DET;
3035                 lp->local_state = 0;
3036                 if (sr) {                         /* Success! */
3037                     lp->tmp = MII_SR_ASSC;
3038                     anlpa = mii_rd(MII_ANLPA, lp->phy[lp->active].addr, DE4X5_MII);
3039                     ana = mii_rd(MII_ANA, lp->phy[lp->active].addr, DE4X5_MII);
3040                     if (!(anlpa & MII_ANLPA_RF) &&
3041                          (cap = anlpa & MII_ANLPA_TAF & ana)) {
3042                         if (cap & MII_ANA_100M) {
3043                             lp->fdx = (ana & anlpa & MII_ANA_FDAM & MII_ANA_100M) != 0;
3044                             lp->media = _100Mb;
3045                         } else if (cap & MII_ANA_10M) {
3046                             lp->fdx = (ana & anlpa & MII_ANA_FDAM & MII_ANA_10M) != 0;
3047                             lp->media = _10Mb;
3048                         }
3049                     }
3050                 }                       /* Auto Negotiation failed to finish */
3051                 next_tick = dc2114x_autoconf(dev);
3052             }                           /* Auto Negotiation failed to start  */
3053             break;
3054         }
3055         break;
3056
3057     case AUI:
3058         if (!lp->tx_enable) {
3059             if (lp->timeout < 0) {
3060                 omr = inl(DE4X5_OMR);   /* Set up half duplex for AUI        */
3061                 outl(omr & ~OMR_FDX, DE4X5_OMR);
3062             }
3063             irqs = 0;
3064             irq_mask = 0;
3065             sts = test_media(dev,irqs, irq_mask, 0, 0, 0, 1000);
3066             if (sts < 0) {
3067                 next_tick = sts & ~TIMER_CB;
3068             } else {
3069                 if (!(inl(DE4X5_SISR) & SISR_SRA) && (lp->autosense == AUTO)) {
3070                     lp->media = BNC;
3071                     next_tick = dc2114x_autoconf(dev);
3072                 } else {
3073                     lp->local_state = 1;
3074                     de4x5_init_connection(dev);
3075                 }
3076             }
3077         } else if (!lp->linkOK && (lp->autosense == AUTO)) {
3078             lp->media = AUI_SUSPECT;
3079             next_tick = 3000;
3080         }
3081         break;
3082
3083     case AUI_SUSPECT:
3084         next_tick = de4x5_suspect_state(dev, 1000, AUI, ping_media, dc2114x_autoconf);
3085         break;
3086
3087     case BNC:
3088         switch (lp->local_state) {
3089         case 0:
3090             if (lp->timeout < 0) {
3091                 omr = inl(DE4X5_OMR);          /* Set up half duplex for BNC */
3092                 outl(omr & ~OMR_FDX, DE4X5_OMR);
3093             }
3094             irqs = 0;
3095             irq_mask = 0;
3096             sts = test_media(dev,irqs, irq_mask, 0, 0, 0, 1000);
3097             if (sts < 0) {
3098                 next_tick = sts & ~TIMER_CB;
3099             } else {
3100                 lp->local_state++;             /* Ensure media connected */
3101                 next_tick = dc2114x_autoconf(dev);
3102             }
3103             break;
3104
3105         case 1:
3106             if (!lp->tx_enable) {
3107                 if ((sts = ping_media(dev, 3000)) < 0) {
3108                     next_tick = sts & ~TIMER_CB;
3109                 } else {
3110                     if (sts) {
3111                         lp->local_state = 0;
3112                         lp->tcount++;
3113                         lp->media = INIT;
3114                     } else {
3115                         de4x5_init_connection(dev);
3116                     }
3117                 }
3118             } else if (!lp->linkOK && (lp->autosense == AUTO)) {
3119                 lp->media = BNC_SUSPECT;
3120                 next_tick = 3000;
3121             }
3122             break;
3123         }
3124         break;
3125
3126     case BNC_SUSPECT:
3127         next_tick = de4x5_suspect_state(dev, 1000, BNC, ping_media, dc2114x_autoconf);
3128         break;
3129
3130     case SPD_DET:                              /* Choose 10Mb/s or 100Mb/s */
3131           if (srom_map_media(dev) < 0) {
3132               lp->tcount++;
3133               lp->media = INIT;
3134               return next_tick;
3135           }
3136           if (lp->media == _100Mb) {
3137               if ((slnk = test_for_100Mb(dev, 6500)) < 0) {
3138                   lp->media = SPD_DET;
3139                   return  (slnk & ~TIMER_CB);
3140               }
3141           } else {
3142               if (wait_for_link(dev) < 0) {
3143                   lp->media = SPD_DET;
3144                   return PDET_LINK_WAIT;
3145               }
3146           }
3147           if (lp->media == ANS) {           /* Do MII parallel detection */
3148               if (is_spd_100(dev)) {
3149                   lp->media = _100Mb;
3150               } else {
3151                   lp->media = _10Mb;
3152               }
3153               next_tick = dc2114x_autoconf(dev);
3154           } else if (((lp->media == _100Mb) && is_100_up(dev)) ||
3155                      (((lp->media == _10Mb) || (lp->media == TP) ||
3156                        (lp->media == BNC)   || (lp->media == AUI)) &&
3157                       is_10_up(dev))) {
3158               next_tick = dc2114x_autoconf(dev);
3159           } else {
3160               lp->tcount++;
3161               lp->media = INIT;
3162           }
3163           break;
3164
3165     case _10Mb:
3166         next_tick = 3000;
3167         if (!lp->tx_enable) {
3168             SET_10Mb;
3169             de4x5_init_connection(dev);
3170         } else {
3171             if (!lp->linkOK && (lp->autosense == AUTO)) {
3172                 if (!is_10_up(dev) || (!lp->useSROM && is_spd_100(dev))) {
3173                     lp->media = INIT;
3174                     lp->tcount++;
3175                     next_tick = DE4X5_AUTOSENSE_MS;
3176                 }
3177             }
3178         }
3179         break;
3180
3181     case _100Mb:
3182         next_tick = 3000;
3183         if (!lp->tx_enable) {
3184             SET_100Mb;
3185             de4x5_init_connection(dev);
3186         } else {
3187             if (!lp->linkOK && (lp->autosense == AUTO)) {
3188                 if (!is_100_up(dev) || (!lp->useSROM && !is_spd_100(dev))) {
3189                     lp->media = INIT;
3190                     lp->tcount++;
3191                     next_tick = DE4X5_AUTOSENSE_MS;
3192                 }
3193             }
3194         }
3195         break;
3196
3197     default:
3198         lp->tcount++;
3199 printk("Huh?: media:%02x\n", lp->media);
3200         lp->media = INIT;
3201         break;
3202     }
3203
3204     return next_tick;
3205 }
3206
3207 static int
3208 srom_autoconf(struct net_device *dev)
3209 {
3210     struct de4x5_private *lp = netdev_priv(dev);
3211
3212     return lp->infoleaf_fn(dev);
3213 }
3214
3215 /*
3216 ** This mapping keeps the original media codes and FDX flag unchanged.
3217 ** While it isn't strictly necessary, it helps me for the moment...
3218 ** The early return avoids a media state / SROM media space clash.
3219 */
3220 static int
3221 srom_map_media(struct net_device *dev)
3222 {
3223     struct de4x5_private *lp = netdev_priv(dev);
3224
3225     lp->fdx = false;
3226     if (lp->infoblock_media == lp->media)
3227       return 0;
3228
3229     switch(lp->infoblock_media) {
3230       case SROM_10BASETF:
3231         if (!lp->params.fdx) return -1;
3232         lp->fdx = true;
3233       case SROM_10BASET:
3234         if (lp->params.fdx && !lp->fdx) return -1;
3235         if ((lp->chipset == DC21140) || ((lp->chipset & ~0x00ff) == DC2114x)) {
3236             lp->media = _10Mb;
3237         } else {
3238             lp->media = TP;
3239         }
3240         break;
3241
3242       case SROM_10BASE2:
3243         lp->media = BNC;
3244         break;
3245
3246       case SROM_10BASE5:
3247         lp->media = AUI;
3248         break;
3249
3250       case SROM_100BASETF:
3251         if (!lp->params.fdx) return -1;
3252         lp->fdx = true;
3253       case SROM_100BASET:
3254         if (lp->params.fdx && !lp->fdx) return -1;
3255         lp->media = _100Mb;
3256         break;
3257
3258       case SROM_100BASET4:
3259         lp->media = _100Mb;
3260         break;
3261
3262       case SROM_100BASEFF:
3263         if (!lp->params.fdx) return -1;
3264         lp->fdx = true;
3265       case SROM_100BASEF:
3266         if (lp->params.fdx && !lp->fdx) return -1;
3267         lp->media = _100Mb;
3268         break;
3269
3270       case ANS:
3271         lp->media = ANS;
3272         lp->fdx = lp->params.fdx;
3273         break;
3274
3275       default:
3276         printk("%s: Bad media code [%d] detected in SROM!\n", dev->name,
3277                                                           lp->infoblock_media);
3278         return -1;
3279         break;
3280     }
3281
3282     return 0;
3283 }
3284
3285 static void
3286 de4x5_init_connection(struct net_device *dev)
3287 {
3288     struct de4x5_private *lp = netdev_priv(dev);
3289     u_long iobase = dev->base_addr;
3290     u_long flags = 0;
3291
3292     if (lp->media != lp->c_media) {
3293         de4x5_dbg_media(dev);
3294         lp->c_media = lp->media;          /* Stop scrolling media messages */
3295     }
3296
3297     spin_lock_irqsave(&lp->lock, flags);
3298     de4x5_rst_desc_ring(dev);
3299     de4x5_setup_intr(dev);
3300     lp->tx_enable = true;
3301     spin_unlock_irqrestore(&lp->lock, flags);
3302     outl(POLL_DEMAND, DE4X5_TPD);
3303
3304     netif_wake_queue(dev);
3305
3306     return;
3307 }
3308
3309 /*
3310 ** General PHY reset function. Some MII devices don't reset correctly
3311 ** since their MII address pins can float at voltages that are dependent
3312 ** on the signal pin use. Do a double reset to ensure a reset.
3313 */
3314 static int
3315 de4x5_reset_phy(struct net_device *dev)
3316 {
3317     struct de4x5_private *lp = netdev_priv(dev);
3318     u_long iobase = dev->base_addr;
3319     int next_tick = 0;
3320
3321     if ((lp->useSROM) || (lp->phy[lp->active].id)) {
3322         if (lp->timeout < 0) {
3323             if (lp->useSROM) {
3324                 if (lp->phy[lp->active].rst) {
3325                     srom_exec(dev, lp->phy[lp->active].rst);
3326                     srom_exec(dev, lp->phy[lp->active].rst);
3327                 } else if (lp->rst) {          /* Type 5 infoblock reset */
3328                     srom_exec(dev, lp->rst);
3329                     srom_exec(dev, lp->rst);
3330                 }
3331             } else {
3332                 PHY_HARD_RESET;
3333             }
3334             if (lp->useMII) {
3335                 mii_wr(MII_CR_RST, MII_CR, lp->phy[lp->active].addr, DE4X5_MII);
3336             }
3337         }
3338         if (lp->useMII) {
3339             next_tick = test_mii_reg(dev, MII_CR, MII_CR_RST, false, 500);
3340         }
3341     } else if (lp->chipset == DC21140) {
3342         PHY_HARD_RESET;
3343     }
3344
3345     return next_tick;
3346 }
3347
3348 static int
3349 test_media(struct net_device *dev, s32 irqs, s32 irq_mask, s32 csr13, s32 csr14, s32 csr15, s32 msec)
3350 {
3351     struct de4x5_private *lp = netdev_priv(dev);
3352     u_long iobase = dev->base_addr;
3353     s32 sts, csr12;
3354
3355     if (lp->timeout < 0) {
3356         lp->timeout = msec/100;
3357         if (!lp->useSROM) {      /* Already done if by SROM, else dc2104[01] */
3358             reset_init_sia(dev, csr13, csr14, csr15);
3359         }
3360
3361         /* set up the interrupt mask */
3362         outl(irq_mask, DE4X5_IMR);
3363
3364         /* clear all pending interrupts */
3365         sts = inl(DE4X5_STS);
3366         outl(sts, DE4X5_STS);
3367
3368         /* clear csr12 NRA and SRA bits */
3369         if ((lp->chipset == DC21041) || lp->useSROM) {
3370             csr12 = inl(DE4X5_SISR);
3371             outl(csr12, DE4X5_SISR);
3372         }
3373     }
3374
3375     sts = inl(DE4X5_STS) & ~TIMER_CB;
3376
3377     if (!(sts & irqs) && --lp->timeout) {
3378         sts = 100 | TIMER_CB;
3379     } else {
3380         lp->timeout = -1;
3381     }
3382
3383     return sts;
3384 }
3385
3386 static int
3387 test_tp(struct net_device *dev, s32 msec)
3388 {
3389     struct de4x5_private *lp = netdev_priv(dev);
3390     u_long iobase = dev->base_addr;
3391     int sisr;
3392
3393     if (lp->timeout < 0) {
3394         lp->timeout = msec/100;
3395     }
3396
3397     sisr = (inl(DE4X5_SISR) & ~TIMER_CB) & (SISR_LKF | SISR_NCR);
3398
3399     if (sisr && --lp->timeout) {
3400         sisr = 100 | TIMER_CB;
3401     } else {
3402         lp->timeout = -1;
3403     }
3404
3405     return sisr;
3406 }
3407
3408 /*
3409 ** Samples the 100Mb Link State Signal. The sample interval is important
3410 ** because too fast a rate can give erroneous results and confuse the
3411 ** speed sense algorithm.
3412 */
3413 #define SAMPLE_INTERVAL 500  /* ms */
3414 #define SAMPLE_DELAY    2000 /* ms */
3415 static int
3416 test_for_100Mb(struct net_device *dev, int msec)
3417 {
3418     struct de4x5_private *lp = netdev_priv(dev);
3419     int gep = 0, ret = ((lp->chipset & ~0x00ff)==DC2114x? -1 :GEP_SLNK);
3420
3421     if (lp->timeout < 0) {
3422         if ((msec/SAMPLE_INTERVAL) <= 0) return 0;
3423         if (msec > SAMPLE_DELAY) {
3424             lp->timeout = (msec - SAMPLE_DELAY)/SAMPLE_INTERVAL;
3425             gep = SAMPLE_DELAY | TIMER_CB;
3426             return gep;
3427         } else {
3428             lp->timeout = msec/SAMPLE_INTERVAL;
3429         }
3430     }
3431
3432     if (lp->phy[lp->active].id || lp->useSROM) {
3433         gep = is_100_up(dev) | is_spd_100(dev);
3434     } else {
3435         gep = (~gep_rd(dev) & (GEP_SLNK | GEP_LNP));
3436     }
3437     if (!(gep & ret) && --lp->timeout) {
3438         gep = SAMPLE_INTERVAL | TIMER_CB;
3439     } else {
3440         lp->timeout = -1;
3441     }
3442
3443     return gep;
3444 }
3445
3446 static int
3447 wait_for_link(struct net_device *dev)
3448 {
3449     struct de4x5_private *lp = netdev_priv(dev);
3450
3451     if (lp->timeout < 0) {
3452         lp->timeout = 1;
3453     }
3454
3455     if (lp->timeout--) {
3456         return TIMER_CB;
3457     } else {
3458         lp->timeout = -1;
3459     }
3460
3461     return 0;
3462 }
3463
3464 /*
3465 **
3466 **
3467 */
3468 static int
3469 test_mii_reg(struct net_device *dev, int reg, int mask, bool pol, long msec)
3470 {
3471     struct de4x5_private *lp = netdev_priv(dev);
3472     int test;
3473     u_long iobase = dev->base_addr;
3474
3475     if (lp->timeout < 0) {
3476         lp->timeout = msec/100;
3477     }
3478
3479     reg = mii_rd((u_char)reg, lp->phy[lp->active].addr, DE4X5_MII) & mask;
3480     test = (reg ^ (pol ? ~0 : 0)) & mask;
3481
3482     if (test && --lp->timeout) {
3483         reg = 100 | TIMER_CB;
3484     } else {
3485         lp->timeout = -1;
3486     }
3487
3488     return reg;
3489 }
3490
3491 static int
3492 is_spd_100(struct net_device *dev)
3493 {
3494     struct de4x5_private *lp = netdev_priv(dev);
3495     u_long iobase = dev->base_addr;
3496     int spd;
3497
3498     if (lp->useMII) {
3499         spd = mii_rd(lp->phy[lp->active].spd.reg, lp->phy[lp->active].addr, DE4X5_MII);
3500         spd = ~(spd ^ lp->phy[lp->active].spd.value);
3501         spd &= lp->phy[lp->active].spd.mask;
3502     } else if (!lp->useSROM) {                      /* de500-xa */
3503         spd = ((~gep_rd(dev)) & GEP_SLNK);
3504     } else {
3505         if ((lp->ibn == 2) || !lp->asBitValid)
3506             return ((lp->chipset == DC21143)?(~inl(DE4X5_SISR)&SISR_LS100):0);
3507
3508         spd = (lp->asBitValid & (lp->asPolarity ^ (gep_rd(dev) & lp->asBit))) |
3509                   (lp->linkOK & ~lp->asBitValid);
3510     }
3511
3512     return spd;
3513 }
3514
3515 static int
3516 is_100_up(struct net_device *dev)
3517 {
3518     struct de4x5_private *lp = netdev_priv(dev);
3519     u_long iobase = dev->base_addr;
3520
3521     if (lp->useMII) {
3522         /* Double read for sticky bits & temporary drops */
3523         mii_rd(MII_SR, lp->phy[lp->active].addr, DE4X5_MII);
3524         return (mii_rd(MII_SR, lp->phy[lp->active].addr, DE4X5_MII) & MII_SR_LKS);
3525     } else if (!lp->useSROM) {                       /* de500-xa */
3526         return ((~gep_rd(dev)) & GEP_SLNK);
3527     } else {
3528         if ((lp->ibn == 2) || !lp->asBitValid)
3529             return ((lp->chipset == DC21143)?(~inl(DE4X5_SISR)&SISR_LS100):0);
3530
3531         return ((lp->asBitValid&(lp->asPolarity^(gep_rd(dev)&lp->asBit))) |
3532                 (lp->linkOK & ~lp->asBitValid));
3533     }
3534 }
3535
3536 static int
3537 is_10_up(struct net_device *dev)
3538 {
3539     struct de4x5_private *lp = netdev_priv(dev);
3540     u_long iobase = dev->base_addr;
3541
3542     if (lp->useMII) {
3543         /* Double read for sticky bits & temporary drops */
3544         mii_rd(MII_SR, lp->phy[lp->active].addr, DE4X5_MII);
3545         return (mii_rd(MII_SR, lp->phy[lp->active].addr, DE4X5_MII) & MII_SR_LKS);
3546     } else if (!lp->useSROM) {                       /* de500-xa */
3547         return ((~gep_rd(dev)) & GEP_LNP);
3548     } else {
3549         if ((lp->ibn == 2) || !lp->asBitValid)
3550             return (((lp->chipset & ~0x00ff) == DC2114x) ?
3551                     (~inl(DE4X5_SISR)&SISR_LS10):
3552                     0);
3553
3554         return ((lp->asBitValid&(lp->asPolarity^(gep_rd(dev)&lp->asBit))) |
3555                 (lp->linkOK & ~lp->asBitValid));
3556     }
3557 }
3558
3559 static int
3560 is_anc_capable(struct net_device *dev)
3561 {
3562     struct de4x5_private *lp = netdev_priv(dev);
3563     u_long iobase = dev->base_addr;
3564
3565     if (lp->phy[lp->active].id && (!lp->useSROM || lp->useMII)) {
3566         return (mii_rd(MII_SR, lp->phy[lp->active].addr, DE4X5_MII));
3567     } else if ((lp->chipset & ~0x00ff) == DC2114x) {
3568         return (inl(DE4X5_SISR) & SISR_LPN) >> 12;
3569     } else {
3570         return 0;
3571     }
3572 }
3573
3574 /*
3575 ** Send a packet onto the media and watch for send errors that indicate the
3576 ** media is bad or unconnected.
3577 */
3578 static int
3579 ping_media(struct net_device *dev, int msec)
3580 {
3581     struct de4x5_private *lp = netdev_priv(dev);
3582     u_long iobase = dev->base_addr;
3583     int sisr;
3584
3585     if (lp->timeout < 0) {
3586         lp->timeout = msec/100;
3587
3588         lp->tmp = lp->tx_new;                /* Remember the ring position */
3589         load_packet(dev, lp->frame, TD_LS | TD_FS | sizeof(lp->frame), (struct sk_buff *)1);
3590         lp->tx_new = (++lp->tx_new) % lp->txRingSize;
3591         outl(POLL_DEMAND, DE4X5_TPD);
3592     }
3593
3594     sisr = inl(DE4X5_SISR);
3595
3596     if ((!(sisr & SISR_NCR)) &&
3597         ((s32)le32_to_cpu(lp->tx_ring[lp->tmp].status) < 0) &&
3598          (--lp->timeout)) {
3599         sisr = 100 | TIMER_CB;
3600     } else {
3601         if ((!(sisr & SISR_NCR)) &&
3602             !(le32_to_cpu(lp->tx_ring[lp->tmp].status) & (T_OWN | TD_ES)) &&
3603             lp->timeout) {
3604             sisr = 0;
3605         } else {
3606             sisr = 1;
3607         }
3608         lp->timeout = -1;
3609     }
3610
3611     return sisr;
3612 }
3613
3614 /*
3615 ** This function does 2 things: on Intels it kmalloc's another buffer to
3616 ** replace the one about to be passed up. On Alpha's it kmallocs a buffer
3617 ** into which the packet is copied.
3618 */
3619 static struct sk_buff *
3620 de4x5_alloc_rx_buff(struct net_device *dev, int index, int len)
3621 {
3622     struct de4x5_private *lp = netdev_priv(dev);
3623     struct sk_buff *p;
3624
3625 #if !defined(__alpha__) && !defined(__powerpc__) && !defined(CONFIG_SPARC) && !defined(DE4X5_DO_MEMCPY)
3626     struct sk_buff *ret;
3627     u_long i=0, tmp;
3628
3629     p = dev_alloc_skb(IEEE802_3_SZ + DE4X5_ALIGN + 2);
3630     if (!p) return NULL;
3631
3632     tmp = virt_to_bus(p->data);
3633     i = ((tmp + DE4X5_ALIGN) & ~DE4X5_ALIGN) - tmp;
3634     skb_reserve(p, i);
3635     lp->rx_ring[index].buf = cpu_to_le32(tmp + i);
3636
3637     ret = lp->rx_skb[index];
3638     lp->rx_skb[index] = p;
3639
3640     if ((u_long) ret > 1) {
3641         skb_put(ret, len);
3642     }
3643
3644     return ret;
3645
3646 #else
3647     if (lp->state != OPEN) return (struct sk_buff *)1; /* Fake out the open */
3648
3649     p = dev_alloc_skb(len + 2);
3650     if (!p) return NULL;
3651
3652     skb_reserve(p, 2);                                 /* Align */
3653     if (index < lp->rx_old) {                          /* Wrapped buffer */
3654         short tlen = (lp->rxRingSize - lp->rx_old) * RX_BUFF_SZ;
3655         memcpy(skb_put(p,tlen),lp->rx_bufs + lp->rx_old * RX_BUFF_SZ,tlen);
3656         memcpy(skb_put(p,len-tlen),lp->rx_bufs,len-tlen);
3657     } else {                                           /* Linear buffer */
3658         memcpy(skb_put(p,len),lp->rx_bufs + lp->rx_old * RX_BUFF_SZ,len);
3659     }
3660
3661     return p;
3662 #endif
3663 }
3664
3665 static void
3666 de4x5_free_rx_buffs(struct net_device *dev)
3667 {
3668     struct de4x5_private *lp = netdev_priv(dev);
3669     int i;
3670
3671     for (i=0; i<lp->rxRingSize; i++) {
3672         if ((u_long) lp->rx_skb[i] > 1) {
3673             dev_kfree_skb(lp->rx_skb[i]);
3674         }
3675         lp->rx_ring[i].status = 0;
3676         lp->rx_skb[i] = (struct sk_buff *)1;    /* Dummy entry */
3677     }
3678
3679     return;
3680 }
3681
3682 static void
3683 de4x5_free_tx_buffs(struct net_device *dev)
3684 {
3685     struct de4x5_private *lp = netdev_priv(dev);
3686     int i;
3687
3688     for (i=0; i<lp->txRingSize; i++) {
3689         if (lp->tx_skb[i])
3690             de4x5_free_tx_buff(lp, i);
3691         lp->tx_ring[i].status = 0;
3692     }
3693
3694     /* Unload the locally queued packets */
3695     while (lp->cache.skb) {
3696         dev_kfree_skb(de4x5_get_cache(dev));
3697     }
3698
3699     return;
3700 }
3701
3702 /*
3703 ** When a user pulls a connection, the DECchip can end up in a
3704 ** 'running - waiting for end of transmission' state. This means that we
3705 ** have to perform a chip soft reset to ensure that we can synchronize
3706 ** the hardware and software and make any media probes using a loopback
3707 ** packet meaningful.
3708 */
3709 static void
3710 de4x5_save_skbs(struct net_device *dev)
3711 {
3712     struct de4x5_private *lp = netdev_priv(dev);
3713     u_long iobase = dev->base_addr;
3714     s32 omr;
3715
3716     if (!lp->cache.save_cnt) {
3717         STOP_DE4X5;
3718         de4x5_tx(dev);                          /* Flush any sent skb's */
3719         de4x5_free_tx_buffs(dev);
3720         de4x5_cache_state(dev, DE4X5_SAVE_STATE);
3721         de4x5_sw_reset(dev);
3722         de4x5_cache_state(dev, DE4X5_RESTORE_STATE);
3723         lp->cache.save_cnt++;
3724         START_DE4X5;
3725     }
3726
3727     return;
3728 }
3729
3730 static void
3731 de4x5_rst_desc_ring(struct net_device *dev)
3732 {
3733     struct de4x5_private *lp = netdev_priv(dev);
3734     u_long iobase = dev->base_addr;
3735     int i;
3736     s32 omr;
3737
3738     if (lp->cache.save_cnt) {
3739         STOP_DE4X5;
3740         outl(lp->dma_rings, DE4X5_RRBA);
3741         outl(lp->dma_rings + NUM_RX_DESC * sizeof(struct de4x5_desc),
3742              DE4X5_TRBA);
3743
3744         lp->rx_new = lp->rx_old = 0;
3745         lp->tx_new = lp->tx_old = 0;
3746
3747         for (i = 0; i < lp->rxRingSize; i++) {
3748             lp->rx_ring[i].status = cpu_to_le32(R_OWN);
3749         }
3750
3751         for (i = 0; i < lp->txRingSize; i++) {
3752             lp->tx_ring[i].status = cpu_to_le32(0);
3753         }
3754
3755         barrier();
3756         lp->cache.save_cnt--;
3757         START_DE4X5;
3758     }
3759
3760     return;
3761 }
3762
3763 static void
3764 de4x5_cache_state(struct net_device *dev, int flag)
3765 {
3766     struct de4x5_private *lp = netdev_priv(dev);
3767     u_long iobase = dev->base_addr;
3768
3769     switch(flag) {
3770       case DE4X5_SAVE_STATE:
3771         lp->cache.csr0 = inl(DE4X5_BMR);
3772         lp->cache.csr6 = (inl(DE4X5_OMR) & ~(OMR_ST | OMR_SR));
3773         lp->cache.csr7 = inl(DE4X5_IMR);
3774         break;
3775
3776       case DE4X5_RESTORE_STATE:
3777         outl(lp->cache.csr0, DE4X5_BMR);
3778         outl(lp->cache.csr6, DE4X5_OMR);
3779         outl(lp->cache.csr7, DE4X5_IMR);
3780         if (lp->chipset == DC21140) {
3781             gep_wr(lp->cache.gepc, dev);
3782             gep_wr(lp->cache.gep, dev);
3783         } else {
3784             reset_init_sia(dev, lp->cache.csr13, lp->cache.csr14,
3785                                                               lp->cache.csr15);
3786         }
3787         break;
3788     }
3789
3790     return;
3791 }
3792
3793 static void
3794 de4x5_put_cache(struct net_device *dev, struct sk_buff *skb)
3795 {
3796     struct de4x5_private *lp = netdev_priv(dev);
3797     struct sk_buff *p;
3798
3799     if (lp->cache.skb) {
3800         for (p=lp->cache.skb; p->next; p=p->next);
3801         p->next = skb;
3802     } else {
3803         lp->cache.skb = skb;
3804     }
3805     skb->next = NULL;
3806
3807     return;
3808 }
3809
3810 static void
3811 de4x5_putb_cache(struct net_device *dev, struct sk_buff *skb)
3812 {
3813     struct de4x5_private *lp = netdev_priv(dev);
3814     struct sk_buff *p = lp->cache.skb;
3815
3816     lp->cache.skb = skb;
3817     skb->next = p;
3818
3819     return;
3820 }
3821
3822 static struct sk_buff *
3823 de4x5_get_cache(struct net_device *dev)
3824 {
3825     struct de4x5_private *lp = netdev_priv(dev);
3826     struct sk_buff *p = lp->cache.skb;
3827
3828     if (p) {
3829         lp->cache.skb = p->next;
3830         p->next = NULL;
3831     }
3832
3833     return p;
3834 }
3835
3836 /*
3837 ** Check the Auto Negotiation State. Return OK when a link pass interrupt
3838 ** is received and the auto-negotiation status is NWAY OK.
3839 */
3840 static int
3841 test_ans(struct net_device *dev, s32 irqs, s32 irq_mask, s32 msec)
3842 {
3843     struct de4x5_private *lp = netdev_priv(dev);
3844     u_long iobase = dev->base_addr;
3845     s32 sts, ans;
3846
3847     if (lp->timeout < 0) {
3848         lp->timeout = msec/100;
3849         outl(irq_mask, DE4X5_IMR);
3850
3851         /* clear all pending interrupts */
3852         sts = inl(DE4X5_STS);
3853         outl(sts, DE4X5_STS);
3854     }
3855
3856     ans = inl(DE4X5_SISR) & SISR_ANS;
3857     sts = inl(DE4X5_STS) & ~TIMER_CB;
3858
3859     if (!(sts & irqs) && (ans ^ ANS_NWOK) && --lp->timeout) {
3860         sts = 100 | TIMER_CB;
3861     } else {
3862         lp->timeout = -1;
3863     }
3864
3865     return sts;
3866 }
3867
3868 static void
3869 de4x5_setup_intr(struct net_device *dev)
3870 {
3871     struct de4x5_private *lp = netdev_priv(dev);
3872     u_long iobase = dev->base_addr;
3873     s32 imr, sts;
3874
3875     if (inl(DE4X5_OMR) & OMR_SR) {   /* Only unmask if TX/RX is enabled */
3876         imr = 0;
3877         UNMASK_IRQs;
3878         sts = inl(DE4X5_STS);        /* Reset any pending (stale) interrupts */
3879         outl(sts, DE4X5_STS);
3880         ENABLE_IRQs;
3881     }
3882
3883     return;
3884 }
3885
3886 /*
3887 **
3888 */
3889 static void
3890 reset_init_sia(struct net_device *dev, s32 csr13, s32 csr14, s32 csr15)
3891 {
3892     struct de4x5_private *lp = netdev_priv(dev);
3893     u_long iobase = dev->base_addr;
3894
3895     RESET_SIA;
3896     if (lp->useSROM) {
3897         if (lp->ibn == 3) {
3898             srom_exec(dev, lp->phy[lp->active].rst);
3899             srom_exec(dev, lp->phy[lp->active].gep);
3900             outl(1, DE4X5_SICR);
3901             return;
3902         } else {
3903             csr15 = lp->cache.csr15;
3904             csr14 = lp->cache.csr14;
3905             csr13 = lp->cache.csr13;
3906             outl(csr15 | lp->cache.gepc, DE4X5_SIGR);
3907             outl(csr15 | lp->cache.gep, DE4X5_SIGR);
3908         }
3909     } else {
3910         outl(csr15, DE4X5_SIGR);
3911     }
3912     outl(csr14, DE4X5_STRR);
3913     outl(csr13, DE4X5_SICR);
3914
3915     mdelay(10);
3916
3917     return;
3918 }
3919
3920 /*
3921 ** Create a loopback ethernet packet
3922 */
3923 static void
3924 create_packet(struct net_device *dev, char *frame, int len)
3925 {
3926     int i;
3927     char *buf = frame;
3928
3929     for (i=0; i<ETH_ALEN; i++) {             /* Use this source address */
3930         *buf++ = dev->dev_addr[i];
3931     }
3932     for (i=0; i<ETH_ALEN; i++) {             /* Use this destination address */
3933         *buf++ = dev->dev_addr[i];
3934     }
3935
3936     *buf++ = 0;                              /* Packet length (2 bytes) */
3937     *buf++ = 1;
3938
3939     return;
3940 }
3941
3942 /*
3943 ** Look for a particular board name in the EISA configuration space
3944 */
3945 static int
3946 EISA_signature(char *name, struct device *device)
3947 {
3948     int i, status = 0, siglen = sizeof(de4x5_signatures)/sizeof(c_char *);
3949     struct eisa_device *edev;
3950
3951     *name = '\0';
3952     edev = to_eisa_device (device);
3953     i = edev->id.driver_data;
3954
3955     if (i >= 0 && i < siglen) {
3956             strcpy (name, de4x5_signatures[i]);
3957             status = 1;
3958     }
3959
3960     return status;                         /* return the device name string */
3961 }
3962
3963 /*
3964 ** Look for a particular board name in the PCI configuration space
3965 */
3966 static int
3967 PCI_signature(char *name, struct de4x5_private *lp)
3968 {
3969     int i, status = 0, siglen = sizeof(de4x5_signatures)/sizeof(c_char *);
3970
3971     if (lp->chipset == DC21040) {
3972         strcpy(name, "DE434/5");
3973         return status;
3974     } else {                           /* Search for a DEC name in the SROM */
3975         int i = *((char *)&lp->srom + 19) * 3;
3976         strncpy(name, (char *)&lp->srom + 26 + i, 8);
3977     }
3978     name[8] = '\0';
3979     for (i=0; i<siglen; i++) {
3980         if (strstr(name,de4x5_signatures[i])!=NULL) break;
3981     }
3982     if (i == siglen) {
3983         if (dec_only) {
3984             *name = '\0';
3985         } else {                        /* Use chip name to avoid confusion */
3986             strcpy(name, (((lp->chipset == DC21040) ? "DC21040" :
3987                            ((lp->chipset == DC21041) ? "DC21041" :
3988                             ((lp->chipset == DC21140) ? "DC21140" :
3989                              ((lp->chipset == DC21142) ? "DC21142" :
3990                               ((lp->chipset == DC21143) ? "DC21143" : "UNKNOWN"
3991                              )))))));
3992         }
3993         if (lp->chipset != DC21041) {
3994             lp->useSROM = true;             /* card is not recognisably DEC */
3995         }
3996     } else if ((lp->chipset & ~0x00ff) == DC2114x) {
3997         lp->useSROM = true;
3998     }
3999
4000     return status;
4001 }
4002
4003 /*
4004 ** Set up the Ethernet PROM counter to the start of the Ethernet address on
4005 ** the DC21040, else  read the SROM for the other chips.
4006 ** The SROM may not be present in a multi-MAC card, so first read the
4007 ** MAC address and check for a bad address. If there is a bad one then exit
4008 ** immediately with the prior srom contents intact (the h/w address will
4009 ** be fixed up later).
4010 */
4011 static void
4012 DevicePresent(struct net_device *dev, u_long aprom_addr)
4013 {
4014     int i, j=0;
4015     struct de4x5_private *lp = netdev_priv(dev);
4016
4017     if (lp->chipset == DC21040) {
4018         if (lp->bus == EISA) {
4019             enet_addr_rst(aprom_addr); /* Reset Ethernet Address ROM Pointer */
4020         } else {
4021             outl(0, aprom_addr);       /* Reset Ethernet Address ROM Pointer */
4022         }
4023     } else {                           /* Read new srom */
4024         u_short tmp, *p = (short *)((char *)&lp->srom + SROM_HWADD);
4025         for (i=0; i<(ETH_ALEN>>1); i++) {
4026             tmp = srom_rd(aprom_addr, (SROM_HWADD>>1) + i);
4027             *p = le16_to_cpu(tmp);
4028             j += *p++;
4029         }
4030         if ((j == 0) || (j == 0x2fffd)) {
4031             return;
4032         }
4033
4034         p=(short *)&lp->srom;
4035         for (i=0; i<(sizeof(struct de4x5_srom)>>1); i++) {
4036             tmp = srom_rd(aprom_addr, i);
4037             *p++ = le16_to_cpu(tmp);
4038         }
4039         de4x5_dbg_srom((struct de4x5_srom *)&lp->srom);
4040     }
4041
4042     return;
4043 }
4044
4045 /*
4046 ** Since the write on the Enet PROM register doesn't seem to reset the PROM
4047 ** pointer correctly (at least on my DE425 EISA card), this routine should do
4048 ** it...from depca.c.
4049 */
4050 static void
4051 enet_addr_rst(u_long aprom_addr)
4052 {
4053     union {
4054         struct {
4055             u32 a;
4056             u32 b;
4057         } llsig;
4058         char Sig[sizeof(u32) << 1];
4059     } dev;
4060     short sigLength=0;
4061     s8 data;
4062     int i, j;
4063
4064     dev.llsig.a = ETH_PROM_SIG;
4065     dev.llsig.b = ETH_PROM_SIG;
4066     sigLength = sizeof(u32) << 1;
4067
4068     for (i=0,j=0;j<sigLength && i<PROBE_LENGTH+sigLength-1;i++) {
4069         data = inb(aprom_addr);
4070         if (dev.Sig[j] == data) {    /* track signature */
4071             j++;
4072         } else {                     /* lost signature; begin search again */
4073             if (data == dev.Sig[0]) {  /* rare case.... */
4074                 j=1;
4075             } else {
4076                 j=0;
4077             }
4078         }
4079     }
4080
4081     return;
4082 }
4083
4084 /*
4085 ** For the bad status case and no SROM, then add one to the previous
4086 ** address. However, need to add one backwards in case we have 0xff
4087 ** as one or more of the bytes. Only the last 3 bytes should be checked
4088 ** as the first three are invariant - assigned to an organisation.
4089 */
4090 static int
4091 get_hw_addr(struct net_device *dev)
4092 {
4093     u_long iobase = dev->base_addr;
4094     int broken, i, k, tmp, status = 0;
4095     u_short j,chksum;
4096     struct de4x5_private *lp = netdev_priv(dev);
4097
4098     broken = de4x5_bad_srom(lp);
4099
4100     for (i=0,k=0,j=0;j<3;j++) {
4101         k <<= 1;
4102         if (k > 0xffff) k-=0xffff;
4103
4104         if (lp->bus == PCI) {
4105             if (lp->chipset == DC21040) {
4106                 while ((tmp = inl(DE4X5_APROM)) < 0);
4107                 k += (u_char) tmp;
4108                 dev->dev_addr[i++] = (u_char) tmp;
4109                 while ((tmp = inl(DE4X5_APROM)) < 0);
4110                 k += (u_short) (tmp << 8);
4111                 dev->dev_addr[i++] = (u_char) tmp;
4112             } else if (!broken) {
4113                 dev->dev_addr[i] = (u_char) lp->srom.ieee_addr[i]; i++;
4114                 dev->dev_addr[i] = (u_char) lp->srom.ieee_addr[i]; i++;
4115             } else if ((broken == SMC) || (broken == ACCTON)) {
4116                 dev->dev_addr[i] = *((u_char *)&lp->srom + i); i++;
4117                 dev->dev_addr[i] = *((u_char *)&lp->srom + i); i++;
4118             }
4119         } else {
4120             k += (u_char) (tmp = inb(EISA_APROM));
4121             dev->dev_addr[i++] = (u_char) tmp;
4122             k += (u_short) ((tmp = inb(EISA_APROM)) << 8);
4123             dev->dev_addr[i++] = (u_char) tmp;
4124         }
4125
4126         if (k > 0xffff) k-=0xffff;
4127     }
4128     if (k == 0xffff) k=0;
4129
4130     if (lp->bus == PCI) {
4131         if (lp->chipset == DC21040) {
4132             while ((tmp = inl(DE4X5_APROM)) < 0);
4133             chksum = (u_char) tmp;
4134             while ((tmp = inl(DE4X5_APROM)) < 0);
4135             chksum |= (u_short) (tmp << 8);
4136             if ((k != chksum) && (dec_only)) status = -1;
4137         }
4138     } else {
4139         chksum = (u_char) inb(EISA_APROM);
4140         chksum |= (u_short) (inb(EISA_APROM) << 8);
4141         if ((k != chksum) && (dec_only)) status = -1;
4142     }
4143
4144     /* If possible, try to fix a broken card - SMC only so far */
4145     srom_repair(dev, broken);
4146
4147 #ifdef CONFIG_PPC_PMAC
4148     /*
4149     ** If the address starts with 00 a0, we have to bit-reverse
4150     ** each byte of the address.
4151     */
4152     if ( machine_is(powermac) &&
4153          (dev->dev_addr[0] == 0) &&
4154          (dev->dev_addr[1] == 0xa0) )
4155     {
4156             for (i = 0; i < ETH_ALEN; ++i)
4157             {
4158                     int x = dev->dev_addr[i];
4159                     x = ((x & 0xf) << 4) + ((x & 0xf0) >> 4);
4160                     x = ((x & 0x33) << 2) + ((x & 0xcc) >> 2);
4161                     dev->dev_addr[i] = ((x & 0x55) << 1) + ((x & 0xaa) >> 1);
4162             }
4163     }
4164 #endif /* CONFIG_PPC_PMAC */
4165
4166     /* Test for a bad enet address */
4167     status = test_bad_enet(dev, status);
4168
4169     return status;
4170 }
4171
4172 /*
4173 ** Test for enet addresses in the first 32 bytes. The built-in strncmp
4174 ** didn't seem to work here...?
4175 */
4176 static int
4177 de4x5_bad_srom(struct de4x5_private *lp)
4178 {
4179     int i, status = 0;
4180
4181     for (i=0; i<sizeof(enet_det)/ETH_ALEN; i++) {
4182         if (!de4x5_strncmp((char *)&lp->srom, (char *)&enet_det[i], 3) &&
4183             !de4x5_strncmp((char *)&lp->srom+0x10, (char *)&enet_det[i], 3)) {
4184             if (i == 0) {
4185                 status = SMC;
4186             } else if (i == 1) {
4187                 status = ACCTON;
4188             }
4189             break;
4190         }
4191     }
4192
4193     return status;
4194 }
4195
4196 static int
4197 de4x5_strncmp(char *a, char *b, int n)
4198 {
4199     int ret=0;
4200
4201     for (;n && !ret;n--) {
4202         ret = *a++ - *b++;
4203     }
4204
4205     return ret;
4206 }
4207
4208 static void
4209 srom_repair(struct net_device *dev, int card)
4210 {
4211     struct de4x5_private *lp = netdev_priv(dev);
4212
4213     switch(card) {
4214       case SMC:
4215         memset((char *)&lp->srom, 0, sizeof(struct de4x5_srom));
4216         memcpy(lp->srom.ieee_addr, (char *)dev->dev_addr, ETH_ALEN);
4217         memcpy(lp->srom.info, (char *)&srom_repair_info[SMC-1], 100);
4218         lp->useSROM = true;
4219         break;
4220     }
4221
4222     return;
4223 }
4224
4225 /*
4226 ** Assume that the irq's do not follow the PCI spec - this is seems
4227 ** to be true so far (2 for 2).
4228 */
4229 static int
4230 test_bad_enet(struct net_device *dev, int status)
4231 {
4232     struct de4x5_private *lp = netdev_priv(dev);
4233     int i, tmp;
4234
4235     for (tmp=0,i=0; i<ETH_ALEN; i++) tmp += (u_char)dev->dev_addr[i];
4236     if ((tmp == 0) || (tmp == 0x5fa)) {
4237         if ((lp->chipset == last.chipset) &&
4238             (lp->bus_num == last.bus) && (lp->bus_num > 0)) {
4239             for (i=0; i<ETH_ALEN; i++) dev->dev_addr[i] = last.addr[i];
4240             for (i=ETH_ALEN-1; i>2; --i) {
4241                 dev->dev_addr[i] += 1;
4242                 if (dev->dev_addr[i] != 0) break;
4243             }
4244             for (i=0; i<ETH_ALEN; i++) last.addr[i] = dev->dev_addr[i];
4245             if (!an_exception(lp)) {
4246                 dev->irq = last.irq;
4247             }
4248
4249             status = 0;
4250         }
4251     } else if (!status) {
4252         last.chipset = lp->chipset;
4253         last.bus = lp->bus_num;
4254         last.irq = dev->irq;
4255         for (i=0; i<ETH_ALEN; i++) last.addr[i] = dev->dev_addr[i];
4256     }
4257
4258     return status;
4259 }
4260
4261 /*
4262 ** List of board exceptions with correctly wired IRQs
4263 */
4264 static int
4265 an_exception(struct de4x5_private *lp)
4266 {
4267     if ((*(u_short *)lp->srom.sub_vendor_id == 0x00c0) &&
4268         (*(u_short *)lp->srom.sub_system_id == 0x95e0)) {
4269         return -1;
4270     }
4271
4272     return 0;
4273 }
4274
4275 /*
4276 ** SROM Read
4277 */
4278 static short
4279 srom_rd(u_long addr, u_char offset)
4280 {
4281     sendto_srom(SROM_RD | SROM_SR, addr);
4282
4283     srom_latch(SROM_RD | SROM_SR | DT_CS, addr);
4284     srom_command(SROM_RD | SROM_SR | DT_IN | DT_CS, addr);
4285     srom_address(SROM_RD | SROM_SR | DT_CS, addr, offset);
4286
4287     return srom_data(SROM_RD | SROM_SR | DT_CS, addr);
4288 }
4289
4290 static void
4291 srom_latch(u_int command, u_long addr)
4292 {
4293     sendto_srom(command, addr);
4294     sendto_srom(command | DT_CLK, addr);
4295     sendto_srom(command, addr);
4296
4297     return;
4298 }
4299
4300 static void
4301 srom_command(u_int command, u_long addr)
4302 {
4303     srom_latch(command, addr);
4304     srom_latch(command, addr);
4305     srom_latch((command & 0x0000ff00) | DT_CS, addr);
4306
4307     return;
4308 }
4309
4310 static void
4311 srom_address(u_int command, u_long addr, u_char offset)
4312 {
4313     int i, a;
4314
4315     a = offset << 2;
4316     for (i=0; i<6; i++, a <<= 1) {
4317         srom_latch(command | ((a & 0x80) ? DT_IN : 0), addr);
4318     }
4319     udelay(1);
4320
4321     i = (getfrom_srom(addr) >> 3) & 0x01;
4322
4323     return;
4324 }
4325
4326 static short
4327 srom_data(u_int command, u_long addr)
4328 {
4329     int i;
4330     short word = 0;
4331     s32 tmp;
4332
4333     for (i=0; i<16; i++) {
4334         sendto_srom(command  | DT_CLK, addr);
4335         tmp = getfrom_srom(addr);
4336         sendto_srom(command, addr);
4337
4338         word = (word << 1) | ((tmp >> 3) & 0x01);
4339     }
4340
4341     sendto_srom(command & 0x0000ff00, addr);
4342
4343     return word;
4344 }
4345
4346 /*
4347 static void
4348 srom_busy(u_int command, u_long addr)
4349 {
4350    sendto_srom((command & 0x0000ff00) | DT_CS, addr);
4351
4352    while (!((getfrom_srom(addr) >> 3) & 0x01)) {
4353        mdelay(1);
4354    }
4355
4356    sendto_srom(command & 0x0000ff00, addr);
4357
4358    return;
4359 }
4360 */
4361
4362 static void
4363 sendto_srom(u_int command, u_long addr)
4364 {
4365     outl(command, addr);
4366     udelay(1);
4367
4368     return;
4369 }
4370
4371 static int
4372 getfrom_srom(u_long addr)
4373 {
4374     s32 tmp;
4375
4376     tmp = inl(addr);
4377     udelay(1);
4378
4379     return tmp;
4380 }
4381
4382 static int
4383 srom_infoleaf_info(struct net_device *dev)
4384 {
4385     struct de4x5_private *lp = netdev_priv(dev);
4386     int i, count;
4387     u_char *p;
4388
4389     /* Find the infoleaf decoder function that matches this chipset */
4390     for (i=0; i<INFOLEAF_SIZE; i++) {
4391         if (lp->chipset == infoleaf_array[i].chipset) break;
4392     }
4393     if (i == INFOLEAF_SIZE) {
4394         lp->useSROM = false;
4395         printk("%s: Cannot find correct chipset for SROM decoding!\n",
4396                                                                   dev->name);
4397         return -ENXIO;
4398     }
4399
4400     lp->infoleaf_fn = infoleaf_array[i].fn;
4401
4402     /* Find the information offset that this function should use */
4403     count = *((u_char *)&lp->srom + 19);
4404     p  = (u_char *)&lp->srom + 26;
4405
4406     if (count > 1) {
4407         for (i=count; i; --i, p+=3) {
4408             if (lp->device == *p) break;
4409         }
4410         if (i == 0) {
4411             lp->useSROM = false;
4412             printk("%s: Cannot find correct PCI device [%d] for SROM decoding!\n",
4413                                                        dev->name, lp->device);
4414             return -ENXIO;
4415         }
4416     }
4417
4418     lp->infoleaf_offset = TWIDDLE(p+1);
4419
4420     return 0;
4421 }
4422
4423 /*
4424 ** This routine loads any type 1 or 3 MII info into the mii device
4425 ** struct and executes any type 5 code to reset PHY devices for this
4426 ** controller.
4427 ** The info for the MII devices will be valid since the index used
4428 ** will follow the discovery process from MII address 1-31 then 0.
4429 */
4430 static void
4431 srom_init(struct net_device *dev)
4432 {
4433     struct de4x5_private *lp = netdev_priv(dev);
4434     u_char *p = (u_char *)&lp->srom + lp->infoleaf_offset;
4435     u_char count;
4436
4437     p+=2;
4438     if (lp->chipset == DC21140) {
4439         lp->cache.gepc = (*p++ | GEP_CTRL);
4440         gep_wr(lp->cache.gepc, dev);
4441     }
4442
4443     /* Block count */
4444     count = *p++;
4445
4446     /* Jump the infoblocks to find types */
4447     for (;count; --count) {
4448         if (*p < 128) {
4449             p += COMPACT_LEN;
4450         } else if (*(p+1) == 5) {
4451             type5_infoblock(dev, 1, p);
4452             p += ((*p & BLOCK_LEN) + 1);
4453         } else if (*(p+1) == 4) {
4454             p += ((*p & BLOCK_LEN) + 1);
4455         } else if (*(p+1) == 3) {
4456             type3_infoblock(dev, 1, p);
4457             p += ((*p & BLOCK_LEN) + 1);
4458         } else if (*(p+1) == 2) {
4459             p += ((*p & BLOCK_LEN) + 1);
4460         } else if (*(p+1) == 1) {
4461             type1_infoblock(dev, 1, p);
4462             p += ((*p & BLOCK_LEN) + 1);
4463         } else {
4464             p += ((*p & BLOCK_LEN) + 1);
4465         }
4466     }
4467
4468     return;
4469 }
4470
4471 /*
4472 ** A generic routine that writes GEP control, data and reset information
4473 ** to the GEP register (21140) or csr15 GEP portion (2114[23]).
4474 */
4475 static void
4476 srom_exec(struct net_device *dev, u_char *p)
4477 {
4478     struct de4x5_private *lp = netdev_priv(dev);
4479     u_long iobase = dev->base_addr;
4480     u_char count = (p ? *p++ : 0);
4481     u_short *w = (u_short *)p;
4482
4483     if (((lp->ibn != 1) && (lp->ibn != 3) && (lp->ibn != 5)) || !count) return;
4484
4485     if (lp->chipset != DC21140) RESET_SIA;
4486
4487     while (count--) {
4488         gep_wr(((lp->chipset==DC21140) && (lp->ibn!=5) ?
4489                                                    *p++ : TWIDDLE(w++)), dev);
4490         mdelay(2);                          /* 2ms per action */
4491     }
4492
4493     if (lp->chipset != DC21140) {
4494         outl(lp->cache.csr14, DE4X5_STRR);
4495         outl(lp->cache.csr13, DE4X5_SICR);
4496     }
4497
4498     return;
4499 }
4500
4501 /*
4502 ** Basically this function is a NOP since it will never be called,
4503 ** unless I implement the DC21041 SROM functions. There's no need
4504 ** since the existing code will be satisfactory for all boards.
4505 */
4506 static int
4507 dc21041_infoleaf(struct net_device *dev)
4508 {
4509     return DE4X5_AUTOSENSE_MS;
4510 }
4511
4512 static int
4513 dc21140_infoleaf(struct net_device *dev)
4514 {
4515     struct de4x5_private *lp = netdev_priv(dev);
4516     u_char count = 0;
4517     u_char *p = (u_char *)&lp->srom + lp->infoleaf_offset;
4518     int next_tick = DE4X5_AUTOSENSE_MS;
4519
4520     /* Read the connection type */
4521     p+=2;
4522
4523     /* GEP control */
4524     lp->cache.gepc = (*p++ | GEP_CTRL);
4525
4526     /* Block count */
4527     count = *p++;
4528
4529     /* Recursively figure out the info blocks */
4530     if (*p < 128) {
4531         next_tick = dc_infoblock[COMPACT](dev, count, p);
4532     } else {
4533         next_tick = dc_infoblock[*(p+1)](dev, count, p);
4534     }
4535
4536     if (lp->tcount == count) {
4537         lp->media = NC;
4538         if (lp->media != lp->c_media) {
4539             de4x5_dbg_media(dev);
4540             lp->c_media = lp->media;
4541         }
4542         lp->media = INIT;
4543         lp->tcount = 0;
4544         lp->tx_enable = false;
4545     }
4546
4547     return next_tick & ~TIMER_CB;
4548 }
4549
4550 static int
4551 dc21142_infoleaf(struct net_device *dev)
4552 {
4553     struct de4x5_private *lp = netdev_priv(dev);
4554     u_char count = 0;
4555     u_char *p = (u_char *)&lp->srom + lp->infoleaf_offset;
4556     int next_tick = DE4X5_AUTOSENSE_MS;
4557
4558     /* Read the connection type */
4559     p+=2;
4560
4561     /* Block count */
4562     count = *p++;
4563
4564     /* Recursively figure out the info blocks */
4565     if (*p < 128) {
4566         next_tick = dc_infoblock[COMPACT](dev, count, p);
4567     } else {
4568         next_tick = dc_infoblock[*(p+1)](dev, count, p);
4569     }
4570
4571     if (lp->tcount == count) {
4572         lp->media = NC;
4573         if (lp->media != lp->c_media) {
4574             de4x5_dbg_media(dev);
4575             lp->c_media = lp->media;
4576         }
4577         lp->media = INIT;
4578         lp->tcount = 0;
4579         lp->tx_enable = false;
4580     }
4581
4582     return next_tick & ~TIMER_CB;
4583 }
4584
4585 static int
4586 dc21143_infoleaf(struct net_device *dev)
4587 {
4588     struct de4x5_private *lp = netdev_priv(dev);
4589     u_char count = 0;
4590     u_char *p = (u_char *)&lp->srom + lp->infoleaf_offset;
4591     int next_tick = DE4X5_AUTOSENSE_MS;
4592
4593     /* Read the connection type */
4594     p+=2;
4595
4596     /* Block count */
4597     count = *p++;
4598
4599     /* Recursively figure out the info blocks */
4600     if (*p < 128) {
4601         next_tick = dc_infoblock[COMPACT](dev, count, p);
4602     } else {
4603         next_tick = dc_infoblock[*(p+1)](dev, count, p);
4604     }
4605     if (lp->tcount == count) {
4606         lp->media = NC;
4607         if (lp->media != lp->c_media) {
4608             de4x5_dbg_media(dev);
4609             lp->c_media = lp->media;
4610         }
4611         lp->media = INIT;
4612         lp->tcount = 0;
4613         lp->tx_enable = false;
4614     }
4615
4616     return next_tick & ~TIMER_CB;
4617 }
4618
4619 /*
4620 ** The compact infoblock is only designed for DC21140[A] chips, so
4621 ** we'll reuse the dc21140m_autoconf function. Non MII media only.
4622 */
4623 static int
4624 compact_infoblock(struct net_device *dev, u_char count, u_char *p)
4625 {
4626     struct de4x5_private *lp = netdev_priv(dev);
4627     u_char flags, csr6;
4628
4629     /* Recursively figure out the info blocks */
4630     if (--count > lp->tcount) {
4631         if (*(p+COMPACT_LEN) < 128) {
4632             return dc_infoblock[COMPACT](dev, count, p+COMPACT_LEN);
4633         } else {
4634             return dc_infoblock[*(p+COMPACT_LEN+1)](dev, count, p+COMPACT_LEN);
4635         }
4636     }
4637
4638     if ((lp->media == INIT) && (lp->timeout < 0)) {
4639         lp->ibn = COMPACT;
4640         lp->active = 0;
4641         gep_wr(lp->cache.gepc, dev);
4642         lp->infoblock_media = (*p++) & COMPACT_MC;
4643         lp->cache.gep = *p++;
4644         csr6 = *p++;
4645         flags = *p++;
4646
4647         lp->asBitValid = (flags & 0x80) ? 0 : -1;
4648         lp->defMedium = (flags & 0x40) ? -1 : 0;
4649         lp->asBit = 1 << ((csr6 >> 1) & 0x07);
4650         lp->asPolarity = ((csr6 & 0x80) ? -1 : 0) & lp->asBit;
4651         lp->infoblock_csr6 = OMR_DEF | ((csr6 & 0x71) << 18);
4652         lp->useMII = false;
4653
4654         de4x5_switch_mac_port(dev);
4655     }
4656
4657     return dc21140m_autoconf(dev);
4658 }
4659
4660 /*
4661 ** This block describes non MII media for the DC21140[A] only.
4662 */
4663 static int
4664 type0_infoblock(struct net_device *dev, u_char count, u_char *p)
4665 {
4666     struct de4x5_private *lp = netdev_priv(dev);
4667     u_char flags, csr6, len = (*p & BLOCK_LEN)+1;
4668
4669     /* Recursively figure out the info blocks */
4670     if (--count > lp->tcount) {
4671         if (*(p+len) < 128) {
4672             return dc_infoblock[COMPACT](dev, count, p+len);
4673         } else {
4674             return dc_infoblock[*(p+len+1)](dev, count, p+len);
4675         }
4676     }
4677
4678     if ((lp->media == INIT) && (lp->timeout < 0)) {
4679         lp->ibn = 0;
4680         lp->active = 0;
4681         gep_wr(lp->cache.gepc, dev);
4682         p+=2;
4683         lp->infoblock_media = (*p++) & BLOCK0_MC;
4684         lp->cache.gep = *p++;
4685         csr6 = *p++;
4686         flags = *p++;
4687
4688         lp->asBitValid = (flags & 0x80) ? 0 : -1;
4689         lp->defMedium = (flags & 0x40) ? -1 : 0;
4690         lp->asBit = 1 << ((csr6 >> 1) & 0x07);
4691         lp->asPolarity = ((csr6 & 0x80) ? -1 : 0) & lp->asBit;
4692         lp->infoblock_csr6 = OMR_DEF | ((csr6 & 0x71) << 18);
4693         lp->useMII = false;
4694
4695         de4x5_switch_mac_port(dev);
4696     }
4697
4698     return dc21140m_autoconf(dev);
4699 }
4700
4701 /* These functions are under construction! */
4702
4703 static int
4704 type1_infoblock(struct net_device *dev, u_char count, u_char *p)
4705 {
4706     struct de4x5_private *lp = netdev_priv(dev);
4707     u_char len = (*p & BLOCK_LEN)+1;
4708
4709     /* Recursively figure out the info blocks */
4710     if (--count > lp->tcount) {
4711         if (*(p+len) < 128) {
4712             return dc_infoblock[COMPACT](dev, count, p+len);
4713         } else {
4714             return dc_infoblock[*(p+len+1)](dev, count, p+len);
4715         }
4716     }
4717
4718     p += 2;
4719     if (lp->state == INITIALISED) {
4720         lp->ibn = 1;
4721         lp->active = *p++;
4722         lp->phy[lp->active].gep = (*p ? p : NULL); p += (*p + 1);
4723         lp->phy[lp->active].rst = (*p ? p : NULL); p += (*p + 1);
4724         lp->phy[lp->active].mc  = TWIDDLE(p); p += 2;
4725         lp->phy[lp->active].ana = TWIDDLE(p); p += 2;
4726         lp->phy[lp->active].fdx = TWIDDLE(p); p += 2;
4727         lp->phy[lp->active].ttm = TWIDDLE(p);
4728         return 0;
4729     } else if ((lp->media == INIT) && (lp->timeout < 0)) {
4730         lp->ibn = 1;
4731         lp->active = *p;
4732         lp->infoblock_csr6 = OMR_MII_100;
4733         lp->useMII = true;
4734         lp->infoblock_media = ANS;
4735
4736         de4x5_switch_mac_port(dev);
4737     }
4738
4739     return dc21140m_autoconf(dev);
4740 }
4741
4742 static int
4743 type2_infoblock(struct net_device *dev, u_char count, u_char *p)
4744 {
4745     struct de4x5_private *lp = netdev_priv(dev);
4746     u_char len = (*p & BLOCK_LEN)+1;
4747
4748     /* Recursively figure out the info blocks */
4749     if (--count > lp->tcount) {
4750         if (*(p+len) < 128) {
4751             return dc_infoblock[COMPACT](dev, count, p+len);
4752         } else {
4753             return dc_infoblock[*(p+len+1)](dev, count, p+len);
4754         }
4755     }
4756
4757     if ((lp->media == INIT) && (lp->timeout < 0)) {
4758         lp->ibn = 2;
4759         lp->active = 0;
4760         p += 2;
4761         lp->infoblock_media = (*p) & MEDIA_CODE;
4762
4763         if ((*p++) & EXT_FIELD) {
4764             lp->cache.csr13 = TWIDDLE(p); p += 2;
4765             lp->cache.csr14 = TWIDDLE(p); p += 2;
4766             lp->cache.csr15 = TWIDDLE(p); p += 2;
4767         } else {
4768             lp->cache.csr13 = CSR13;
4769             lp->cache.csr14 = CSR14;
4770             lp->cache.csr15 = CSR15;
4771         }
4772         lp->cache.gepc = ((s32)(TWIDDLE(p)) << 16); p += 2;
4773         lp->cache.gep  = ((s32)(TWIDDLE(p)) << 16);
4774         lp->infoblock_csr6 = OMR_SIA;
4775         lp->useMII = false;
4776
4777         de4x5_switch_mac_port(dev);
4778     }
4779
4780     return dc2114x_autoconf(dev);
4781 }
4782
4783 static int
4784 type3_infoblock(struct net_device *dev, u_char count, u_char *p)
4785 {
4786     struct de4x5_private *lp = netdev_priv(dev);
4787     u_char len = (*p & BLOCK_LEN)+1;
4788
4789     /* Recursively figure out the info blocks */
4790     if (--count > lp->tcount) {
4791         if (*(p+len) < 128) {
4792             return dc_infoblock[COMPACT](dev, count, p+len);
4793         } else {
4794             return dc_infoblock[*(p+len+1)](dev, count, p+len);
4795         }
4796     }
4797
4798     p += 2;
4799     if (lp->state == INITIALISED) {
4800         lp->ibn = 3;
4801         lp->active = *p++;
4802         if (MOTO_SROM_BUG) lp->active = 0;
4803         lp->phy[lp->active].gep = (*p ? p : NULL); p += (2 * (*p) + 1);
4804         lp->phy[lp->active].rst = (*p ? p : NULL); p += (2 * (*p) + 1);
4805         lp->phy[lp->active].mc  = TWIDDLE(p); p += 2;
4806         lp->phy[lp->active].ana = TWIDDLE(p); p += 2;
4807         lp->phy[lp->active].fdx = TWIDDLE(p); p += 2;
4808         lp->phy[lp->active].ttm = TWIDDLE(p); p += 2;
4809         lp->phy[lp->active].mci = *p;
4810         return 0;
4811     } else if ((lp->media == INIT) && (lp->timeout < 0)) {
4812         lp->ibn = 3;
4813         lp->active = *p;
4814         if (MOTO_SROM_BUG) lp->active = 0;
4815         lp->infoblock_csr6 = OMR_MII_100;
4816         lp->useMII = true;
4817         lp->infoblock_media = ANS;
4818
4819         de4x5_switch_mac_port(dev);
4820     }
4821
4822     return dc2114x_autoconf(dev);
4823 }
4824
4825 static int
4826 type4_infoblock(struct net_device *dev, u_char count, u_char *p)
4827 {
4828     struct de4x5_private *lp = netdev_priv(dev);
4829     u_char flags, csr6, len = (*p & BLOCK_LEN)+1;
4830
4831     /* Recursively figure out the info blocks */
4832     if (--count > lp->tcount) {
4833         if (*(p+len) < 128) {
4834             return dc_infoblock[COMPACT](dev, count, p+len);
4835         } else {
4836             return dc_infoblock[*(p+len+1)](dev, count, p+len);
4837         }
4838     }
4839
4840     if ((lp->media == INIT) && (lp->timeout < 0)) {
4841         lp->ibn = 4;
4842         lp->active = 0;
4843         p+=2;
4844         lp->infoblock_media = (*p++) & MEDIA_CODE;
4845         lp->cache.csr13 = CSR13;              /* Hard coded defaults */
4846         lp->cache.csr14 = CSR14;
4847         lp->cache.csr15 = CSR15;
4848         lp->cache.gepc = ((s32)(TWIDDLE(p)) << 16); p += 2;
4849         lp->cache.gep  = ((s32)(TWIDDLE(p)) << 16); p += 2;
4850         csr6 = *p++;
4851         flags = *p++;
4852
4853         lp->asBitValid = (flags & 0x80) ? 0 : -1;
4854         lp->defMedium = (flags & 0x40) ? -1 : 0;
4855         lp->asBit = 1 << ((csr6 >> 1) & 0x07);
4856         lp->asPolarity = ((csr6 & 0x80) ? -1 : 0) & lp->asBit;
4857         lp->infoblock_csr6 = OMR_DEF | ((csr6 & 0x71) << 18);
4858         lp->useMII = false;
4859
4860         de4x5_switch_mac_port(dev);
4861     }
4862
4863     return dc2114x_autoconf(dev);
4864 }
4865
4866 /*
4867 ** This block type provides information for resetting external devices
4868 ** (chips) through the General Purpose Register.
4869 */
4870 static int
4871 type5_infoblock(struct net_device *dev, u_char count, u_char *p)
4872 {
4873     struct de4x5_private *lp = netdev_priv(dev);
4874     u_char len = (*p & BLOCK_LEN)+1;
4875
4876     /* Recursively figure out the info blocks */
4877     if (--count > lp->tcount) {
4878         if (*(p+len) < 128) {
4879             return dc_infoblock[COMPACT](dev, count, p+len);
4880         } else {
4881             return dc_infoblock[*(p+len+1)](dev, count, p+len);
4882         }
4883     }
4884
4885     /* Must be initializing to run this code */
4886     if ((lp->state == INITIALISED) || (lp->media == INIT)) {
4887         p+=2;
4888         lp->rst = p;
4889         srom_exec(dev, lp->rst);
4890     }
4891
4892     return DE4X5_AUTOSENSE_MS;
4893 }
4894
4895 /*
4896 ** MII Read/Write
4897 */
4898
4899 static int
4900 mii_rd(u_char phyreg, u_char phyaddr, u_long ioaddr)
4901 {
4902     mii_wdata(MII_PREAMBLE,  2, ioaddr);   /* Start of 34 bit preamble...    */
4903     mii_wdata(MII_PREAMBLE, 32, ioaddr);   /* ...continued                   */
4904     mii_wdata(MII_STRD, 4, ioaddr);        /* SFD and Read operation         */
4905     mii_address(phyaddr, ioaddr);          /* PHY address to be accessed     */
4906     mii_address(phyreg, ioaddr);           /* PHY Register to read           */
4907     mii_ta(MII_STRD, ioaddr);              /* Turn around time - 2 MDC       */
4908
4909     return mii_rdata(ioaddr);              /* Read data                      */
4910 }
4911
4912 static void
4913 mii_wr(int data, u_char phyreg, u_char phyaddr, u_long ioaddr)
4914 {
4915     mii_wdata(MII_PREAMBLE,  2, ioaddr);   /* Start of 34 bit preamble...    */
4916     mii_wdata(MII_PREAMBLE, 32, ioaddr);   /* ...continued                   */
4917     mii_wdata(MII_STWR, 4, ioaddr);        /* SFD and Write operation        */
4918     mii_address(phyaddr, ioaddr);          /* PHY address to be accessed     */
4919     mii_address(phyreg, ioaddr);           /* PHY Register to write          */
4920     mii_ta(MII_STWR, ioaddr);              /* Turn around time - 2 MDC       */
4921     data = mii_swap(data, 16);             /* Swap data bit ordering         */
4922     mii_wdata(data, 16, ioaddr);           /* Write data                     */
4923
4924     return;
4925 }
4926
4927 static int
4928 mii_rdata(u_long ioaddr)
4929 {
4930     int i;
4931     s32 tmp = 0;
4932
4933     for (i=0; i<16; i++) {
4934         tmp <<= 1;
4935         tmp |= getfrom_mii(MII_MRD | MII_RD, ioaddr);
4936     }
4937
4938     return tmp;
4939 }
4940
4941 static void
4942 mii_wdata(int data, int len, u_long ioaddr)
4943 {
4944     int i;
4945
4946     for (i=0; i<len; i++) {
4947         sendto_mii(MII_MWR | MII_WR, data, ioaddr);
4948         data >>= 1;
4949     }
4950
4951     return;
4952 }
4953
4954 static void
4955 mii_address(u_char addr, u_long ioaddr)
4956 {
4957     int i;
4958
4959     addr = mii_swap(addr, 5);
4960     for (i=0; i<5; i++) {
4961         sendto_mii(MII_MWR | MII_WR, addr, ioaddr);
4962         addr >>= 1;
4963     }
4964
4965     return;
4966 }
4967
4968 static void
4969 mii_ta(u_long rw, u_long ioaddr)
4970 {
4971     if (rw == MII_STWR) {
4972         sendto_mii(MII_MWR | MII_WR, 1, ioaddr);
4973         sendto_mii(MII_MWR | MII_WR, 0, ioaddr);
4974     } else {
4975         getfrom_mii(MII_MRD | MII_RD, ioaddr);        /* Tri-state MDIO */
4976     }
4977
4978     return;
4979 }
4980
4981 static int
4982 mii_swap(int data, int len)
4983 {
4984     int i, tmp = 0;
4985
4986     for (i=0; i<len; i++) {
4987         tmp <<= 1;
4988         tmp |= (data & 1);
4989         data >>= 1;
4990     }
4991
4992     return tmp;
4993 }
4994
4995 static void
4996 sendto_mii(u32 command, int data, u_long ioaddr)
4997 {
4998     u32 j;
4999
5000     j = (data & 1) << 17;
5001     outl(command | j, ioaddr);
5002     udelay(1);
5003     outl(command | MII_MDC | j, ioaddr);
5004     udelay(1);
5005
5006     return;
5007 }
5008
5009 static int
5010 getfrom_mii(u32 command, u_long ioaddr)
5011 {
5012     outl(command, ioaddr);
5013     udelay(1);
5014     outl(command | MII_MDC, ioaddr);
5015     udelay(1);
5016
5017     return ((inl(ioaddr) >> 19) & 1);
5018 }
5019
5020 /*
5021 ** Here's 3 ways to calculate the OUI from the ID registers.
5022 */
5023 static int
5024 mii_get_oui(u_char phyaddr, u_long ioaddr)
5025 {
5026 /*
5027     union {
5028         u_short reg;
5029         u_char breg[2];
5030     } a;
5031     int i, r2, r3, ret=0;*/
5032     int r2, r3;
5033
5034     /* Read r2 and r3 */
5035     r2 = mii_rd(MII_ID0, phyaddr, ioaddr);
5036     r3 = mii_rd(MII_ID1, phyaddr, ioaddr);
5037                                                 /* SEEQ and Cypress way * /
5038     / * Shuffle r2 and r3 * /
5039     a.reg=0;
5040     r3 = ((r3>>10)|(r2<<6))&0x0ff;
5041     r2 = ((r2>>2)&0x3fff);
5042
5043     / * Bit reverse r3 * /
5044     for (i=0;i<8;i++) {
5045         ret<<=1;
5046         ret |= (r3&1);
5047         r3>>=1;
5048     }
5049
5050     / * Bit reverse r2 * /
5051     for (i=0;i<16;i++) {
5052         a.reg<<=1;
5053         a.reg |= (r2&1);
5054         r2>>=1;
5055     }
5056
5057     / * Swap r2 bytes * /
5058     i=a.breg[0];
5059     a.breg[0]=a.breg[1];
5060     a.breg[1]=i;
5061
5062     return ((a.reg<<8)|ret); */                 /* SEEQ and Cypress way */
5063 /*    return ((r2<<6)|(u_int)(r3>>10)); */      /* NATIONAL and BROADCOM way */
5064     return r2;                                  /* (I did it) My way */
5065 }
5066
5067 /*
5068 ** The SROM spec forces us to search addresses [1-31 0]. Bummer.
5069 */
5070 static int
5071 mii_get_phy(struct net_device *dev)
5072 {
5073     struct de4x5_private *lp = netdev_priv(dev);
5074     u_long iobase = dev->base_addr;
5075     int i, j, k, n, limit=sizeof(phy_info)/sizeof(struct phy_table);
5076     int id;
5077
5078     lp->active = 0;
5079     lp->useMII = true;
5080
5081     /* Search the MII address space for possible PHY devices */
5082     for (n=0, lp->mii_cnt=0, i=1; !((i==1) && (n==1)); i=(i+1)%DE4X5_MAX_MII) {
5083         lp->phy[lp->active].addr = i;
5084         if (i==0) n++;                             /* Count cycles */
5085         while (de4x5_reset_phy(dev)<0) udelay(100);/* Wait for reset */
5086         id = mii_get_oui(i, DE4X5_MII);
5087         if ((id == 0) || (id == 65535)) continue;  /* Valid ID? */
5088         for (j=0; j<limit; j++) {                  /* Search PHY table */
5089             if (id != phy_info[j].id) continue;    /* ID match? */
5090             for (k=0; lp->phy[k].id && (k < DE4X5_MAX_PHY); k++);
5091             if (k < DE4X5_MAX_PHY) {
5092                 memcpy((char *)&lp->phy[k],
5093                        (char *)&phy_info[j], sizeof(struct phy_table));
5094                 lp->phy[k].addr = i;
5095                 lp->mii_cnt++;
5096                 lp->active++;
5097             } else {
5098                 goto purgatory;                    /* Stop the search */
5099             }
5100             break;
5101         }
5102         if ((j == limit) && (i < DE4X5_MAX_MII)) {
5103             for (k=0; lp->phy[k].id && (k < DE4X5_MAX_PHY); k++);
5104             lp->phy[k].addr = i;
5105             lp->phy[k].id = id;
5106             lp->phy[k].spd.reg = GENERIC_REG;      /* ANLPA register         */
5107             lp->phy[k].spd.mask = GENERIC_MASK;    /* 100Mb/s technologies   */
5108             lp->phy[k].spd.value = GENERIC_VALUE;  /* TX & T4, H/F Duplex    */
5109             lp->mii_cnt++;
5110             lp->active++;
5111             printk("%s: Using generic MII device control. If the board doesn't operate, \nplease mail the following dump to the author:\n", dev->name);
5112             j = de4x5_debug;
5113             de4x5_debug |= DEBUG_MII;
5114             de4x5_dbg_mii(dev, k);
5115             de4x5_debug = j;
5116             printk("\n");
5117         }
5118     }
5119   purgatory:
5120     lp->active = 0;
5121     if (lp->phy[0].id) {                           /* Reset the PHY devices */
5122         for (k=0; lp->phy[k].id && (k < DE4X5_MAX_PHY); k++) { /*For each PHY*/
5123             mii_wr(MII_CR_RST, MII_CR, lp->phy[k].addr, DE4X5_MII);
5124             while (mii_rd(MII_CR, lp->phy[k].addr, DE4X5_MII) & MII_CR_RST);
5125
5126             de4x5_dbg_mii(dev, k);
5127         }
5128     }
5129     if (!lp->mii_cnt) lp->useMII = false;
5130
5131     return lp->mii_cnt;
5132 }
5133
5134 static char *
5135 build_setup_frame(struct net_device *dev, int mode)
5136 {
5137     struct de4x5_private *lp = netdev_priv(dev);
5138     int i;
5139     char *pa = lp->setup_frame;
5140
5141     /* Initialise the setup frame */
5142     if (mode == ALL) {
5143         memset(lp->setup_frame, 0, SETUP_FRAME_LEN);
5144     }
5145
5146     if (lp->setup_f == HASH_PERF) {
5147         for (pa=lp->setup_frame+IMPERF_PA_OFFSET, i=0; i<ETH_ALEN; i++) {
5148             *(pa + i) = dev->dev_addr[i];                 /* Host address */
5149             if (i & 0x01) pa += 2;
5150         }
5151         *(lp->setup_frame + (HASH_TABLE_LEN >> 3) - 3) = 0x80;
5152     } else {
5153         for (i=0; i<ETH_ALEN; i++) { /* Host address */
5154             *(pa + (i&1)) = dev->dev_addr[i];
5155             if (i & 0x01) pa += 4;
5156         }
5157         for (i=0; i<ETH_ALEN; i++) { /* Broadcast address */
5158             *(pa + (i&1)) = (char) 0xff;
5159             if (i & 0x01) pa += 4;
5160         }
5161     }
5162
5163     return pa;                     /* Points to the next entry */
5164 }
5165
5166 static void
5167 enable_ast(struct net_device *dev, u32 time_out)
5168 {
5169     timeout(dev, (void *)&de4x5_ast, (u_long)dev, time_out);
5170
5171     return;
5172 }
5173
5174 static void
5175 disable_ast(struct net_device *dev)
5176 {
5177     struct de4x5_private *lp = netdev_priv(dev);
5178
5179     del_timer(&lp->timer);
5180
5181     return;
5182 }
5183
5184 static long
5185 de4x5_switch_mac_port(struct net_device *dev)
5186 {
5187     struct de4x5_private *lp = netdev_priv(dev);
5188     u_long iobase = dev->base_addr;
5189     s32 omr;
5190
5191     STOP_DE4X5;
5192
5193     /* Assert the OMR_PS bit in CSR6 */
5194     omr = (inl(DE4X5_OMR) & ~(OMR_PS | OMR_HBD | OMR_TTM | OMR_PCS | OMR_SCR |
5195                                                                      OMR_FDX));
5196     omr |= lp->infoblock_csr6;
5197     if (omr & OMR_PS) omr |= OMR_HBD;
5198     outl(omr, DE4X5_OMR);
5199
5200     /* Soft Reset */
5201     RESET_DE4X5;
5202
5203     /* Restore the GEP - especially for COMPACT and Type 0 Infoblocks */
5204     if (lp->chipset == DC21140) {
5205         gep_wr(lp->cache.gepc, dev);
5206         gep_wr(lp->cache.gep, dev);
5207     } else if ((lp->chipset & ~0x0ff) == DC2114x) {
5208         reset_init_sia(dev, lp->cache.csr13, lp->cache.csr14, lp->cache.csr15);
5209     }
5210
5211     /* Restore CSR6 */
5212     outl(omr, DE4X5_OMR);
5213
5214     /* Reset CSR8 */
5215     inl(DE4X5_MFC);
5216
5217     return omr;
5218 }
5219
5220 static void
5221 gep_wr(s32 data, struct net_device *dev)
5222 {
5223     struct de4x5_private *lp = netdev_priv(dev);
5224     u_long iobase = dev->base_addr;
5225
5226     if (lp->chipset == DC21140) {
5227         outl(data, DE4X5_GEP);
5228     } else if ((lp->chipset & ~0x00ff) == DC2114x) {
5229         outl((data<<16) | lp->cache.csr15, DE4X5_SIGR);
5230     }
5231
5232     return;
5233 }
5234
5235 static int
5236 gep_rd(struct net_device *dev)
5237 {
5238     struct de4x5_private *lp = netdev_priv(dev);
5239     u_long iobase = dev->base_addr;
5240
5241     if (lp->chipset == DC21140) {
5242         return inl(DE4X5_GEP);
5243     } else if ((lp->chipset & ~0x00ff) == DC2114x) {
5244         return (inl(DE4X5_SIGR) & 0x000fffff);
5245     }
5246
5247     return 0;
5248 }
5249
5250 static void
5251 timeout(struct net_device *dev, void (*fn)(u_long data), u_long data, u_long msec)
5252 {
5253     struct de4x5_private *lp = netdev_priv(dev);
5254     int dt;
5255
5256     /* First, cancel any pending timer events */
5257     del_timer(&lp->timer);
5258
5259     /* Convert msec to ticks */
5260     dt = (msec * HZ) / 1000;
5261     if (dt==0) dt=1;
5262
5263     /* Set up timer */
5264     init_timer(&lp->timer);
5265     lp->timer.expires = jiffies + dt;
5266     lp->timer.function = fn;
5267     lp->timer.data = data;
5268     add_timer(&lp->timer);
5269
5270     return;
5271 }
5272
5273 static void
5274 yawn(struct net_device *dev, int state)
5275 {
5276     struct de4x5_private *lp = netdev_priv(dev);
5277     u_long iobase = dev->base_addr;
5278
5279     if ((lp->chipset == DC21040) || (lp->chipset == DC21140)) return;
5280
5281     if(lp->bus == EISA) {
5282         switch(state) {
5283           case WAKEUP:
5284             outb(WAKEUP, PCI_CFPM);
5285             mdelay(10);
5286             break;
5287
5288           case SNOOZE:
5289             outb(SNOOZE, PCI_CFPM);
5290             break;
5291
5292           case SLEEP:
5293             outl(0, DE4X5_SICR);
5294             outb(SLEEP, PCI_CFPM);
5295             break;
5296         }
5297     } else {
5298         struct pci_dev *pdev = to_pci_dev (lp->gendev);
5299         switch(state) {
5300           case WAKEUP:
5301             pci_write_config_byte(pdev, PCI_CFDA_PSM, WAKEUP);
5302             mdelay(10);
5303             break;
5304
5305           case SNOOZE:
5306             pci_write_config_byte(pdev, PCI_CFDA_PSM, SNOOZE);
5307             break;
5308
5309           case SLEEP:
5310             outl(0, DE4X5_SICR);
5311             pci_write_config_byte(pdev, PCI_CFDA_PSM, SLEEP);
5312             break;
5313         }
5314     }
5315
5316     return;
5317 }
5318
5319 static void
5320 de4x5_parse_params(struct net_device *dev)
5321 {
5322     struct de4x5_private *lp = netdev_priv(dev);
5323     char *p, *q, t;
5324
5325     lp->params.fdx = 0;
5326     lp->params.autosense = AUTO;
5327
5328     if (args == NULL) return;
5329
5330     if ((p = strstr(args, dev->name))) {
5331         if (!(q = strstr(p+strlen(dev->name), "eth"))) q = p + strlen(p);
5332         t = *q;
5333         *q = '\0';
5334
5335         if (strstr(p, "fdx") || strstr(p, "FDX")) lp->params.fdx = 1;
5336
5337         if (strstr(p, "autosense") || strstr(p, "AUTOSENSE")) {
5338             if (strstr(p, "TP")) {
5339                 lp->params.autosense = TP;
5340             } else if (strstr(p, "TP_NW")) {
5341                 lp->params.autosense = TP_NW;
5342             } else if (strstr(p, "BNC")) {
5343                 lp->params.autosense = BNC;
5344             } else if (strstr(p, "AUI")) {
5345                 lp->params.autosense = AUI;
5346             } else if (strstr(p, "BNC_AUI")) {
5347                 lp->params.autosense = BNC;
5348             } else if (strstr(p, "10Mb")) {
5349                 lp->params.autosense = _10Mb;
5350             } else if (strstr(p, "100Mb")) {
5351                 lp->params.autosense = _100Mb;
5352             } else if (strstr(p, "AUTO")) {
5353                 lp->params.autosense = AUTO;
5354             }
5355         }
5356         *q = t;
5357     }
5358
5359     return;
5360 }
5361
5362 static void
5363 de4x5_dbg_open(struct net_device *dev)
5364 {
5365     struct de4x5_private *lp = netdev_priv(dev);
5366     int i;
5367
5368     if (de4x5_debug & DEBUG_OPEN) {
5369         printk("%s: de4x5 opening with irq %d\n",dev->name,dev->irq);
5370         printk("\tphysical address: ");
5371         for (i=0;i<6;i++) {
5372             printk("%2.2x:",(short)dev->dev_addr[i]);
5373         }
5374         printk("\n");
5375         printk("Descriptor head addresses:\n");
5376         printk("\t0x%8.8lx  0x%8.8lx\n",(u_long)lp->rx_ring,(u_long)lp->tx_ring);
5377         printk("Descriptor addresses:\nRX: ");
5378         for (i=0;i<lp->rxRingSize-1;i++){
5379             if (i < 3) {
5380                 printk("0x%8.8lx  ",(u_long)&lp->rx_ring[i].status);
5381             }
5382         }
5383         printk("...0x%8.8lx\n",(u_long)&lp->rx_ring[i].status);
5384         printk("TX: ");
5385         for (i=0;i<lp->txRingSize-1;i++){
5386             if (i < 3) {
5387                 printk("0x%8.8lx  ", (u_long)&lp->tx_ring[i].status);
5388             }
5389         }
5390         printk("...0x%8.8lx\n", (u_long)&lp->tx_ring[i].status);
5391         printk("Descriptor buffers:\nRX: ");
5392         for (i=0;i<lp->rxRingSize-1;i++){
5393             if (i < 3) {
5394                 printk("0x%8.8x  ",le32_to_cpu(lp->rx_ring[i].buf));
5395             }
5396         }
5397         printk("...0x%8.8x\n",le32_to_cpu(lp->rx_ring[i].buf));
5398         printk("TX: ");
5399         for (i=0;i<lp->txRingSize-1;i++){
5400             if (i < 3) {
5401                 printk("0x%8.8x  ", le32_to_cpu(lp->tx_ring[i].buf));
5402             }
5403         }
5404         printk("...0x%8.8x\n", le32_to_cpu(lp->tx_ring[i].buf));
5405         printk("Ring size: \nRX: %d\nTX: %d\n",
5406                (short)lp->rxRingSize,
5407                (short)lp->txRingSize);
5408     }
5409
5410     return;
5411 }
5412
5413 static void
5414 de4x5_dbg_mii(struct net_device *dev, int k)
5415 {
5416     struct de4x5_private *lp = netdev_priv(dev);
5417     u_long iobase = dev->base_addr;
5418
5419     if (de4x5_debug & DEBUG_MII) {
5420         printk("\nMII device address: %d\n", lp->phy[k].addr);
5421         printk("MII CR:  %x\n",mii_rd(MII_CR,lp->phy[k].addr,DE4X5_MII));
5422         printk("MII SR:  %x\n",mii_rd(MII_SR,lp->phy[k].addr,DE4X5_MII));
5423         printk("MII ID0: %x\n",mii_rd(MII_ID0,lp->phy[k].addr,DE4X5_MII));
5424         printk("MII ID1: %x\n",mii_rd(MII_ID1,lp->phy[k].addr,DE4X5_MII));
5425         if (lp->phy[k].id != BROADCOM_T4) {
5426             printk("MII ANA: %x\n",mii_rd(0x04,lp->phy[k].addr,DE4X5_MII));
5427             printk("MII ANC: %x\n",mii_rd(0x05,lp->phy[k].addr,DE4X5_MII));
5428         }
5429         printk("MII 16:  %x\n",mii_rd(0x10,lp->phy[k].addr,DE4X5_MII));
5430         if (lp->phy[k].id != BROADCOM_T4) {
5431             printk("MII 17:  %x\n",mii_rd(0x11,lp->phy[k].addr,DE4X5_MII));
5432             printk("MII 18:  %x\n",mii_rd(0x12,lp->phy[k].addr,DE4X5_MII));
5433         } else {
5434             printk("MII 20:  %x\n",mii_rd(0x14,lp->phy[k].addr,DE4X5_MII));
5435         }
5436     }
5437
5438     return;
5439 }
5440
5441 static void
5442 de4x5_dbg_media(struct net_device *dev)
5443 {
5444     struct de4x5_private *lp = netdev_priv(dev);
5445
5446     if (lp->media != lp->c_media) {
5447         if (de4x5_debug & DEBUG_MEDIA) {
5448             printk("%s: media is %s%s\n", dev->name,
5449                    (lp->media == NC  ? "unconnected, link down or incompatible connection" :
5450                     (lp->media == TP  ? "TP" :
5451                      (lp->media == ANS ? "TP/Nway" :
5452                       (lp->media == BNC ? "BNC" :
5453                        (lp->media == AUI ? "AUI" :
5454                         (lp->media == BNC_AUI ? "BNC/AUI" :
5455                          (lp->media == EXT_SIA ? "EXT SIA" :
5456                           (lp->media == _100Mb  ? "100Mb/s" :
5457                            (lp->media == _10Mb   ? "10Mb/s" :
5458                             "???"
5459                             ))))))))), (lp->fdx?" full duplex.":"."));
5460         }
5461         lp->c_media = lp->media;
5462     }
5463
5464     return;
5465 }
5466
5467 static void
5468 de4x5_dbg_srom(struct de4x5_srom *p)
5469 {
5470     int i;
5471
5472     if (de4x5_debug & DEBUG_SROM) {
5473         printk("Sub-system Vendor ID: %04x\n", *((u_short *)p->sub_vendor_id));
5474         printk("Sub-system ID:        %04x\n", *((u_short *)p->sub_system_id));
5475         printk("ID Block CRC:         %02x\n", (u_char)(p->id_block_crc));
5476         printk("SROM version:         %02x\n", (u_char)(p->version));
5477         printk("# controllers:         %02x\n", (u_char)(p->num_controllers));
5478
5479         printk("Hardware Address:     ");
5480         for (i=0;i<ETH_ALEN-1;i++) {
5481             printk("%02x:", (u_char)*(p->ieee_addr+i));
5482         }
5483         printk("%02x\n", (u_char)*(p->ieee_addr+i));
5484         printk("CRC checksum:         %04x\n", (u_short)(p->chksum));
5485         for (i=0; i<64; i++) {
5486             printk("%3d %04x\n", i<<1, (u_short)*((u_short *)p+i));
5487         }
5488     }
5489
5490     return;
5491 }
5492
5493 static void
5494 de4x5_dbg_rx(struct sk_buff *skb, int len)
5495 {
5496     int i, j;
5497
5498     if (de4x5_debug & DEBUG_RX) {
5499         printk("R: %02x:%02x:%02x:%02x:%02x:%02x <- %02x:%02x:%02x:%02x:%02x:%02x len/SAP:%02x%02x [%d]\n",
5500                (u_char)skb->data[0],
5501                (u_char)skb->data[1],
5502                (u_char)skb->data[2],
5503                (u_char)skb->data[3],
5504                (u_char)skb->data[4],
5505                (u_char)skb->data[5],
5506                (u_char)skb->data[6],
5507                (u_char)skb->data[7],
5508                (u_char)skb->data[8],
5509                (u_char)skb->data[9],
5510                (u_char)skb->data[10],
5511                (u_char)skb->data[11],
5512                (u_char)skb->data[12],
5513                (u_char)skb->data[13],
5514                len);
5515         for (j=0; len>0;j+=16, len-=16) {
5516           printk("    %03x: ",j);
5517           for (i=0; i<16 && i<len; i++) {
5518             printk("%02x ",(u_char)skb->data[i+j]);
5519           }
5520           printk("\n");
5521         }
5522     }
5523
5524     return;
5525 }
5526
5527 /*
5528 ** Perform IOCTL call functions here. Some are privileged operations and the
5529 ** effective uid is checked in those cases. In the normal course of events
5530 ** this function is only used for my testing.
5531 */
5532 static int
5533 de4x5_ioctl(struct net_device *dev, struct ifreq *rq, int cmd)
5534 {
5535     struct de4x5_private *lp = netdev_priv(dev);
5536     struct de4x5_ioctl *ioc = (struct de4x5_ioctl *) &rq->ifr_ifru;
5537     u_long iobase = dev->base_addr;
5538     int i, j, status = 0;
5539     s32 omr;
5540     union {
5541         u8  addr[144];
5542         u16 sval[72];
5543         u32 lval[36];
5544     } tmp;
5545     u_long flags = 0;
5546
5547     switch(ioc->cmd) {
5548     case DE4X5_GET_HWADDR:           /* Get the hardware address */
5549         ioc->len = ETH_ALEN;
5550         for (i=0; i<ETH_ALEN; i++) {
5551             tmp.addr[i] = dev->dev_addr[i];
5552         }
5553         if (copy_to_user(ioc->data, tmp.addr, ioc->len)) return -EFAULT;
5554         break;
5555
5556     case DE4X5_SET_HWADDR:           /* Set the hardware address */
5557         if (!capable(CAP_NET_ADMIN)) return -EPERM;
5558         if (copy_from_user(tmp.addr, ioc->data, ETH_ALEN)) return -EFAULT;
5559         if (netif_queue_stopped(dev))
5560                 return -EBUSY;
5561         netif_stop_queue(dev);
5562         for (i=0; i<ETH_ALEN; i++) {
5563             dev->dev_addr[i] = tmp.addr[i];
5564         }
5565         build_setup_frame(dev, PHYS_ADDR_ONLY);
5566         /* Set up the descriptor and give ownership to the card */
5567         load_packet(dev, lp->setup_frame, TD_IC | PERFECT_F | TD_SET |
5568                                                        SETUP_FRAME_LEN, (struct sk_buff *)1);
5569         lp->tx_new = (++lp->tx_new) % lp->txRingSize;
5570         outl(POLL_DEMAND, DE4X5_TPD);                /* Start the TX */
5571         netif_wake_queue(dev);                      /* Unlock the TX ring */
5572         break;
5573
5574     case DE4X5_SET_PROM:             /* Set Promiscuous Mode */
5575         if (!capable(CAP_NET_ADMIN)) return -EPERM;
5576         omr = inl(DE4X5_OMR);
5577         omr |= OMR_PR;
5578         outl(omr, DE4X5_OMR);
5579         dev->flags |= IFF_PROMISC;
5580         break;
5581
5582     case DE4X5_CLR_PROM:             /* Clear Promiscuous Mode */
5583         if (!capable(CAP_NET_ADMIN)) return -EPERM;
5584         omr = inl(DE4X5_OMR);
5585         omr &= ~OMR_PR;
5586         outl(omr, DE4X5_OMR);
5587         dev->flags &= ~IFF_PROMISC;
5588         break;
5589
5590     case DE4X5_SAY_BOO:              /* Say "Boo!" to the kernel log file */
5591         if (!capable(CAP_NET_ADMIN)) return -EPERM;
5592         printk("%s: Boo!\n", dev->name);
5593         break;
5594
5595     case DE4X5_MCA_EN:               /* Enable pass all multicast addressing */
5596         if (!capable(CAP_NET_ADMIN)) return -EPERM;
5597         omr = inl(DE4X5_OMR);
5598         omr |= OMR_PM;
5599         outl(omr, DE4X5_OMR);
5600         break;
5601
5602     case DE4X5_GET_STATS:            /* Get the driver statistics */
5603     {
5604         struct pkt_stats statbuf;
5605         ioc->len = sizeof(statbuf);
5606         spin_lock_irqsave(&lp->lock, flags);
5607         memcpy(&statbuf, &lp->pktStats, ioc->len);
5608         spin_unlock_irqrestore(&lp->lock, flags);
5609         if (copy_to_user(ioc->data, &statbuf, ioc->len))
5610                 return -EFAULT;
5611         break;
5612     }
5613     case DE4X5_CLR_STATS:            /* Zero out the driver statistics */
5614         if (!capable(CAP_NET_ADMIN)) return -EPERM;
5615         spin_lock_irqsave(&lp->lock, flags);
5616         memset(&lp->pktStats, 0, sizeof(lp->pktStats));
5617         spin_unlock_irqrestore(&lp->lock, flags);
5618         break;
5619
5620     case DE4X5_GET_OMR:              /* Get the OMR Register contents */
5621         tmp.addr[0] = inl(DE4X5_OMR);
5622         if (copy_to_user(ioc->data, tmp.addr, 1)) return -EFAULT;
5623         break;
5624
5625     case DE4X5_SET_OMR:              /* Set the OMR Register contents */
5626         if (!capable(CAP_NET_ADMIN)) return -EPERM;
5627         if (copy_from_user(tmp.addr, ioc->data, 1)) return -EFAULT;
5628         outl(tmp.addr[0], DE4X5_OMR);
5629         break;
5630
5631     case DE4X5_GET_REG:              /* Get the DE4X5 Registers */
5632         j = 0;
5633         tmp.lval[0] = inl(DE4X5_STS); j+=4;
5634         tmp.lval[1] = inl(DE4X5_BMR); j+=4;
5635         tmp.lval[2] = inl(DE4X5_IMR); j+=4;
5636         tmp.lval[3] = inl(DE4X5_OMR); j+=4;
5637         tmp.lval[4] = inl(DE4X5_SISR); j+=4;
5638         tmp.lval[5] = inl(DE4X5_SICR); j+=4;
5639         tmp.lval[6] = inl(DE4X5_STRR); j+=4;
5640         tmp.lval[7] = inl(DE4X5_SIGR); j+=4;
5641         ioc->len = j;
5642         if (copy_to_user(ioc->data, tmp.addr, ioc->len)) return -EFAULT;
5643         break;
5644
5645 #define DE4X5_DUMP              0x0f /* Dump the DE4X5 Status */
5646 /*
5647       case DE4X5_DUMP:
5648         j = 0;
5649         tmp.addr[j++] = dev->irq;
5650         for (i=0; i<ETH_ALEN; i++) {
5651             tmp.addr[j++] = dev->dev_addr[i];
5652         }
5653         tmp.addr[j++] = lp->rxRingSize;
5654         tmp.lval[j>>2] = (long)lp->rx_ring; j+=4;
5655         tmp.lval[j>>2] = (long)lp->tx_ring; j+=4;
5656
5657         for (i=0;i<lp->rxRingSize-1;i++){
5658             if (i < 3) {
5659                 tmp.lval[j>>2] = (long)&lp->rx_ring[i].status; j+=4;
5660             }
5661         }
5662         tmp.lval[j>>2] = (long)&lp->rx_ring[i].status; j+=4;
5663         for (i=0;i<lp->txRingSize-1;i++){
5664             if (i < 3) {
5665                 tmp.lval[j>>2] = (long)&lp->tx_ring[i].status; j+=4;
5666             }
5667         }
5668         tmp.lval[j>>2] = (long)&lp->tx_ring[i].status; j+=4;
5669
5670         for (i=0;i<lp->rxRingSize-1;i++){
5671             if (i < 3) {
5672                 tmp.lval[j>>2] = (s32)le32_to_cpu(lp->rx_ring[i].buf); j+=4;
5673             }
5674         }
5675         tmp.lval[j>>2] = (s32)le32_to_cpu(lp->rx_ring[i].buf); j+=4;
5676         for (i=0;i<lp->txRingSize-1;i++){
5677             if (i < 3) {
5678                 tmp.lval[j>>2] = (s32)le32_to_cpu(lp->tx_ring[i].buf); j+=4;
5679             }
5680         }
5681         tmp.lval[j>>2] = (s32)le32_to_cpu(lp->tx_ring[i].buf); j+=4;
5682
5683         for (i=0;i<lp->rxRingSize;i++){
5684             tmp.lval[j>>2] = le32_to_cpu(lp->rx_ring[i].status); j+=4;
5685         }
5686         for (i=0;i<lp->txRingSize;i++){
5687             tmp.lval[j>>2] = le32_to_cpu(lp->tx_ring[i].status); j+=4;
5688         }
5689
5690         tmp.lval[j>>2] = inl(DE4X5_BMR);  j+=4;
5691         tmp.lval[j>>2] = inl(DE4X5_TPD);  j+=4;
5692         tmp.lval[j>>2] = inl(DE4X5_RPD);  j+=4;
5693         tmp.lval[j>>2] = inl(DE4X5_RRBA); j+=4;
5694         tmp.lval[j>>2] = inl(DE4X5_TRBA); j+=4;
5695         tmp.lval[j>>2] = inl(DE4X5_STS);  j+=4;
5696         tmp.lval[j>>2] = inl(DE4X5_OMR);  j+=4;
5697         tmp.lval[j>>2] = inl(DE4X5_IMR);  j+=4;
5698         tmp.lval[j>>2] = lp->chipset; j+=4;
5699         if (lp->chipset == DC21140) {
5700             tmp.lval[j>>2] = gep_rd(dev);  j+=4;
5701         } else {
5702             tmp.lval[j>>2] = inl(DE4X5_SISR); j+=4;
5703             tmp.lval[j>>2] = inl(DE4X5_SICR); j+=4;
5704             tmp.lval[j>>2] = inl(DE4X5_STRR); j+=4;
5705             tmp.lval[j>>2] = inl(DE4X5_SIGR); j+=4;
5706         }
5707         tmp.lval[j>>2] = lp->phy[lp->active].id; j+=4;
5708         if (lp->phy[lp->active].id && (!lp->useSROM || lp->useMII)) {
5709             tmp.lval[j>>2] = lp->active; j+=4;
5710             tmp.lval[j>>2]=mii_rd(MII_CR,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5711             tmp.lval[j>>2]=mii_rd(MII_SR,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5712             tmp.lval[j>>2]=mii_rd(MII_ID0,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5713             tmp.lval[j>>2]=mii_rd(MII_ID1,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5714             if (lp->phy[lp->active].id != BROADCOM_T4) {
5715                 tmp.lval[j>>2]=mii_rd(MII_ANA,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5716                 tmp.lval[j>>2]=mii_rd(MII_ANLPA,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5717             }
5718             tmp.lval[j>>2]=mii_rd(0x10,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5719             if (lp->phy[lp->active].id != BROADCOM_T4) {
5720                 tmp.lval[j>>2]=mii_rd(0x11,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5721                 tmp.lval[j>>2]=mii_rd(0x12,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5722             } else {
5723                 tmp.lval[j>>2]=mii_rd(0x14,lp->phy[lp->active].addr,DE4X5_MII); j+=4;
5724             }
5725         }
5726
5727         tmp.addr[j++] = lp->txRingSize;
5728         tmp.addr[j++] = netif_queue_stopped(dev);
5729
5730         ioc->len = j;
5731         if (copy_to_user(ioc->data, tmp.addr, ioc->len)) return -EFAULT;
5732         break;
5733
5734 */
5735     default:
5736         return -EOPNOTSUPP;
5737     }
5738
5739     return status;
5740 }
5741
5742 static int __init de4x5_module_init (void)
5743 {
5744         int err = 0;
5745
5746 #ifdef CONFIG_PCI
5747         err = pci_register_driver(&de4x5_pci_driver);
5748 #endif
5749 #ifdef CONFIG_EISA
5750         err |= eisa_driver_register (&de4x5_eisa_driver);
5751 #endif
5752
5753         return err;
5754 }
5755
5756 static void __exit de4x5_module_exit (void)
5757 {
5758 #ifdef CONFIG_PCI
5759         pci_unregister_driver (&de4x5_pci_driver);
5760 #endif
5761 #ifdef CONFIG_EISA
5762         eisa_driver_unregister (&de4x5_eisa_driver);
5763 #endif
5764 }
5765
5766 module_init (de4x5_module_init);
5767 module_exit (de4x5_module_exit);