x86/PCI: truncate _CRS windows with _LEN > _MAX - _MIN + 1
[linux-2.6.git] / drivers / net / tehuti.c
1 /*
2  * Tehuti Networks(R) Network Driver
3  * ethtool interface implementation
4  * Copyright (C) 2007 Tehuti Networks Ltd. All rights reserved
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  */
11
12 /*
13  * RX HW/SW interaction overview
14  * ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
15  * There are 2 types of RX communication channels betwean driver and NIC.
16  * 1) RX Free Fifo - RXF - holds descriptors of empty buffers to accept incoming
17  * traffic. This Fifo is filled by SW and is readen by HW. Each descriptor holds
18  * info about buffer's location, size and ID. An ID field is used to identify a
19  * buffer when it's returned with data via RXD Fifo (see below)
20  * 2) RX Data Fifo - RXD - holds descriptors of full buffers. This Fifo is
21  * filled by HW and is readen by SW. Each descriptor holds status and ID.
22  * HW pops descriptor from RXF Fifo, stores ID, fills buffer with incoming data,
23  * via dma moves it into host memory, builds new RXD descriptor with same ID,
24  * pushes it into RXD Fifo and raises interrupt to indicate new RX data.
25  *
26  * Current NIC configuration (registers + firmware) makes NIC use 2 RXF Fifos.
27  * One holds 1.5K packets and another - 26K packets. Depending on incoming
28  * packet size, HW desides on a RXF Fifo to pop buffer from. When packet is
29  * filled with data, HW builds new RXD descriptor for it and push it into single
30  * RXD Fifo.
31  *
32  * RX SW Data Structures
33  * ~~~~~~~~~~~~~~~~~~~~~
34  * skb db - used to keep track of all skbs owned by SW and their dma addresses.
35  * For RX case, ownership lasts from allocating new empty skb for RXF until
36  * accepting full skb from RXD and passing it to OS. Each RXF Fifo has its own
37  * skb db. Implemented as array with bitmask.
38  * fifo - keeps info about fifo's size and location, relevant HW registers,
39  * usage and skb db. Each RXD and RXF Fifo has its own fifo structure.
40  * Implemented as simple struct.
41  *
42  * RX SW Execution Flow
43  * ~~~~~~~~~~~~~~~~~~~~
44  * Upon initialization (ifconfig up) driver creates RX fifos and initializes
45  * relevant registers. At the end of init phase, driver enables interrupts.
46  * NIC sees that there is no RXF buffers and raises
47  * RD_INTR interrupt, isr fills skbs and Rx begins.
48  * Driver has two receive operation modes:
49  *    NAPI - interrupt-driven mixed with polling
50  *    interrupt-driven only
51  *
52  * Interrupt-driven only flow is following. When buffer is ready, HW raises
53  * interrupt and isr is called. isr collects all available packets
54  * (bdx_rx_receive), refills skbs (bdx_rx_alloc_skbs) and exit.
55
56  * Rx buffer allocation note
57  * ~~~~~~~~~~~~~~~~~~~~~~~~~
58  * Driver cares to feed such amount of RxF descriptors that respective amount of
59  * RxD descriptors can not fill entire RxD fifo. The main reason is lack of
60  * overflow check in Bordeaux for RxD fifo free/used size.
61  * FIXME: this is NOT fully implemented, more work should be done
62  *
63  */
64
65 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
66
67 #include "tehuti.h"
68
69 static DEFINE_PCI_DEVICE_TABLE(bdx_pci_tbl) = {
70         {0x1FC9, 0x3009, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
71         {0x1FC9, 0x3010, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
72         {0x1FC9, 0x3014, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
73         {0}
74 };
75
76 MODULE_DEVICE_TABLE(pci, bdx_pci_tbl);
77
78 /* Definitions needed by ISR or NAPI functions */
79 static void bdx_rx_alloc_skbs(struct bdx_priv *priv, struct rxf_fifo *f);
80 static void bdx_tx_cleanup(struct bdx_priv *priv);
81 static int bdx_rx_receive(struct bdx_priv *priv, struct rxd_fifo *f, int budget);
82
83 /* Definitions needed by FW loading */
84 static void bdx_tx_push_desc_safe(struct bdx_priv *priv, void *data, int size);
85
86 /* Definitions needed by hw_start */
87 static int bdx_tx_init(struct bdx_priv *priv);
88 static int bdx_rx_init(struct bdx_priv *priv);
89
90 /* Definitions needed by bdx_close */
91 static void bdx_rx_free(struct bdx_priv *priv);
92 static void bdx_tx_free(struct bdx_priv *priv);
93
94 /* Definitions needed by bdx_probe */
95 static void bdx_ethtool_ops(struct net_device *netdev);
96
97 /*************************************************************************
98  *    Print Info                                                         *
99  *************************************************************************/
100
101 static void print_hw_id(struct pci_dev *pdev)
102 {
103         struct pci_nic *nic = pci_get_drvdata(pdev);
104         u16 pci_link_status = 0;
105         u16 pci_ctrl = 0;
106
107         pci_read_config_word(pdev, PCI_LINK_STATUS_REG, &pci_link_status);
108         pci_read_config_word(pdev, PCI_DEV_CTRL_REG, &pci_ctrl);
109
110         pr_info("%s%s\n", BDX_NIC_NAME,
111                 nic->port_num == 1 ? "" : ", 2-Port");
112         pr_info("srom 0x%x fpga %d build %u lane# %d max_pl 0x%x mrrs 0x%x\n",
113                 readl(nic->regs + SROM_VER), readl(nic->regs + FPGA_VER) & 0xFFF,
114                 readl(nic->regs + FPGA_SEED),
115                 GET_LINK_STATUS_LANES(pci_link_status),
116                 GET_DEV_CTRL_MAXPL(pci_ctrl), GET_DEV_CTRL_MRRS(pci_ctrl));
117 }
118
119 static void print_fw_id(struct pci_nic *nic)
120 {
121         pr_info("fw 0x%x\n", readl(nic->regs + FW_VER));
122 }
123
124 static void print_eth_id(struct net_device *ndev)
125 {
126         netdev_info(ndev, "%s, Port %c\n",
127                     BDX_NIC_NAME, (ndev->if_port == 0) ? 'A' : 'B');
128
129 }
130
131 /*************************************************************************
132  *    Code                                                               *
133  *************************************************************************/
134
135 #define bdx_enable_interrupts(priv)     \
136         do { WRITE_REG(priv, regIMR, IR_RUN); } while (0)
137 #define bdx_disable_interrupts(priv)    \
138         do { WRITE_REG(priv, regIMR, 0); } while (0)
139
140 /* bdx_fifo_init
141  * create TX/RX descriptor fifo for host-NIC communication.
142  * 1K extra space is allocated at the end of the fifo to simplify
143  * processing of descriptors that wraps around fifo's end
144  * @priv - NIC private structure
145  * @f - fifo to initialize
146  * @fsz_type - fifo size type: 0-4KB, 1-8KB, 2-16KB, 3-32KB
147  * @reg_XXX - offsets of registers relative to base address
148  *
149  * Returns 0 on success, negative value on failure
150  *
151  */
152 static int
153 bdx_fifo_init(struct bdx_priv *priv, struct fifo *f, int fsz_type,
154               u16 reg_CFG0, u16 reg_CFG1, u16 reg_RPTR, u16 reg_WPTR)
155 {
156         u16 memsz = FIFO_SIZE * (1 << fsz_type);
157
158         memset(f, 0, sizeof(struct fifo));
159         /* pci_alloc_consistent gives us 4k-aligned memory */
160         f->va = pci_alloc_consistent(priv->pdev,
161                                      memsz + FIFO_EXTRA_SPACE, &f->da);
162         if (!f->va) {
163                 pr_err("pci_alloc_consistent failed\n");
164                 RET(-ENOMEM);
165         }
166         f->reg_CFG0 = reg_CFG0;
167         f->reg_CFG1 = reg_CFG1;
168         f->reg_RPTR = reg_RPTR;
169         f->reg_WPTR = reg_WPTR;
170         f->rptr = 0;
171         f->wptr = 0;
172         f->memsz = memsz;
173         f->size_mask = memsz - 1;
174         WRITE_REG(priv, reg_CFG0, (u32) ((f->da & TX_RX_CFG0_BASE) | fsz_type));
175         WRITE_REG(priv, reg_CFG1, H32_64(f->da));
176
177         RET(0);
178 }
179
180 /* bdx_fifo_free - free all resources used by fifo
181  * @priv - NIC private structure
182  * @f - fifo to release
183  */
184 static void bdx_fifo_free(struct bdx_priv *priv, struct fifo *f)
185 {
186         ENTER;
187         if (f->va) {
188                 pci_free_consistent(priv->pdev,
189                                     f->memsz + FIFO_EXTRA_SPACE, f->va, f->da);
190                 f->va = NULL;
191         }
192         RET();
193 }
194
195 /*
196  * bdx_link_changed - notifies OS about hw link state.
197  * @bdx_priv - hw adapter structure
198  */
199 static void bdx_link_changed(struct bdx_priv *priv)
200 {
201         u32 link = READ_REG(priv, regMAC_LNK_STAT) & MAC_LINK_STAT;
202
203         if (!link) {
204                 if (netif_carrier_ok(priv->ndev)) {
205                         netif_stop_queue(priv->ndev);
206                         netif_carrier_off(priv->ndev);
207                         netdev_err(priv->ndev, "Link Down\n");
208                 }
209         } else {
210                 if (!netif_carrier_ok(priv->ndev)) {
211                         netif_wake_queue(priv->ndev);
212                         netif_carrier_on(priv->ndev);
213                         netdev_err(priv->ndev, "Link Up\n");
214                 }
215         }
216 }
217
218 static void bdx_isr_extra(struct bdx_priv *priv, u32 isr)
219 {
220         if (isr & IR_RX_FREE_0) {
221                 bdx_rx_alloc_skbs(priv, &priv->rxf_fifo0);
222                 DBG("RX_FREE_0\n");
223         }
224
225         if (isr & IR_LNKCHG0)
226                 bdx_link_changed(priv);
227
228         if (isr & IR_PCIE_LINK)
229                 netdev_err(priv->ndev, "PCI-E Link Fault\n");
230
231         if (isr & IR_PCIE_TOUT)
232                 netdev_err(priv->ndev, "PCI-E Time Out\n");
233
234 }
235
236 /* bdx_isr - Interrupt Service Routine for Bordeaux NIC
237  * @irq - interrupt number
238  * @ndev - network device
239  * @regs - CPU registers
240  *
241  * Return IRQ_NONE if it was not our interrupt, IRQ_HANDLED - otherwise
242  *
243  * It reads ISR register to know interrupt reasons, and proceed them one by one.
244  * Reasons of interest are:
245  *    RX_DESC - new packet has arrived and RXD fifo holds its descriptor
246  *    RX_FREE - number of free Rx buffers in RXF fifo gets low
247  *    TX_FREE - packet was transmited and RXF fifo holds its descriptor
248  */
249
250 static irqreturn_t bdx_isr_napi(int irq, void *dev)
251 {
252         struct net_device *ndev = dev;
253         struct bdx_priv *priv = netdev_priv(ndev);
254         u32 isr;
255
256         ENTER;
257         isr = (READ_REG(priv, regISR) & IR_RUN);
258         if (unlikely(!isr)) {
259                 bdx_enable_interrupts(priv);
260                 return IRQ_NONE;        /* Not our interrupt */
261         }
262
263         if (isr & IR_EXTRA)
264                 bdx_isr_extra(priv, isr);
265
266         if (isr & (IR_RX_DESC_0 | IR_TX_FREE_0)) {
267                 if (likely(napi_schedule_prep(&priv->napi))) {
268                         __napi_schedule(&priv->napi);
269                         RET(IRQ_HANDLED);
270                 } else {
271                         /* NOTE: we get here if intr has slipped into window
272                          * between these lines in bdx_poll:
273                          *    bdx_enable_interrupts(priv);
274                          *    return 0;
275                          * currently intrs are disabled (since we read ISR),
276                          * and we have failed to register next poll.
277                          * so we read the regs to trigger chip
278                          * and allow further interupts. */
279                         READ_REG(priv, regTXF_WPTR_0);
280                         READ_REG(priv, regRXD_WPTR_0);
281                 }
282         }
283
284         bdx_enable_interrupts(priv);
285         RET(IRQ_HANDLED);
286 }
287
288 static int bdx_poll(struct napi_struct *napi, int budget)
289 {
290         struct bdx_priv *priv = container_of(napi, struct bdx_priv, napi);
291         int work_done;
292
293         ENTER;
294         bdx_tx_cleanup(priv);
295         work_done = bdx_rx_receive(priv, &priv->rxd_fifo0, budget);
296         if ((work_done < budget) ||
297             (priv->napi_stop++ >= 30)) {
298                 DBG("rx poll is done. backing to isr-driven\n");
299
300                 /* from time to time we exit to let NAPI layer release
301                  * device lock and allow waiting tasks (eg rmmod) to advance) */
302                 priv->napi_stop = 0;
303
304                 napi_complete(napi);
305                 bdx_enable_interrupts(priv);
306         }
307         return work_done;
308 }
309
310 /* bdx_fw_load - loads firmware to NIC
311  * @priv - NIC private structure
312  * Firmware is loaded via TXD fifo, so it must be initialized first.
313  * Firware must be loaded once per NIC not per PCI device provided by NIC (NIC
314  * can have few of them). So all drivers use semaphore register to choose one
315  * that will actually load FW to NIC.
316  */
317
318 static int bdx_fw_load(struct bdx_priv *priv)
319 {
320         const struct firmware *fw = NULL;
321         int master, i;
322         int rc;
323
324         ENTER;
325         master = READ_REG(priv, regINIT_SEMAPHORE);
326         if (!READ_REG(priv, regINIT_STATUS) && master) {
327                 rc = request_firmware(&fw, "tehuti/firmware.bin", &priv->pdev->dev);
328                 if (rc)
329                         goto out;
330                 bdx_tx_push_desc_safe(priv, (char *)fw->data, fw->size);
331                 mdelay(100);
332         }
333         for (i = 0; i < 200; i++) {
334                 if (READ_REG(priv, regINIT_STATUS)) {
335                         rc = 0;
336                         goto out;
337                 }
338                 mdelay(2);
339         }
340         rc = -EIO;
341 out:
342         if (master)
343                 WRITE_REG(priv, regINIT_SEMAPHORE, 1);
344         if (fw)
345                 release_firmware(fw);
346
347         if (rc) {
348                 netdev_err(priv->ndev, "firmware loading failed\n");
349                 if (rc == -EIO)
350                         DBG("VPC = 0x%x VIC = 0x%x INIT_STATUS = 0x%x i=%d\n",
351                             READ_REG(priv, regVPC),
352                             READ_REG(priv, regVIC),
353                             READ_REG(priv, regINIT_STATUS), i);
354                 RET(rc);
355         } else {
356                 DBG("%s: firmware loading success\n", priv->ndev->name);
357                 RET(0);
358         }
359 }
360
361 static void bdx_restore_mac(struct net_device *ndev, struct bdx_priv *priv)
362 {
363         u32 val;
364
365         ENTER;
366         DBG("mac0=%x mac1=%x mac2=%x\n",
367             READ_REG(priv, regUNC_MAC0_A),
368             READ_REG(priv, regUNC_MAC1_A), READ_REG(priv, regUNC_MAC2_A));
369
370         val = (ndev->dev_addr[0] << 8) | (ndev->dev_addr[1]);
371         WRITE_REG(priv, regUNC_MAC2_A, val);
372         val = (ndev->dev_addr[2] << 8) | (ndev->dev_addr[3]);
373         WRITE_REG(priv, regUNC_MAC1_A, val);
374         val = (ndev->dev_addr[4] << 8) | (ndev->dev_addr[5]);
375         WRITE_REG(priv, regUNC_MAC0_A, val);
376
377         DBG("mac0=%x mac1=%x mac2=%x\n",
378             READ_REG(priv, regUNC_MAC0_A),
379             READ_REG(priv, regUNC_MAC1_A), READ_REG(priv, regUNC_MAC2_A));
380         RET();
381 }
382
383 /* bdx_hw_start - inits registers and starts HW's Rx and Tx engines
384  * @priv - NIC private structure
385  */
386 static int bdx_hw_start(struct bdx_priv *priv)
387 {
388         int rc = -EIO;
389         struct net_device *ndev = priv->ndev;
390
391         ENTER;
392         bdx_link_changed(priv);
393
394         /* 10G overall max length (vlan, eth&ip header, ip payload, crc) */
395         WRITE_REG(priv, regFRM_LENGTH, 0X3FE0);
396         WRITE_REG(priv, regPAUSE_QUANT, 0x96);
397         WRITE_REG(priv, regRX_FIFO_SECTION, 0x800010);
398         WRITE_REG(priv, regTX_FIFO_SECTION, 0xE00010);
399         WRITE_REG(priv, regRX_FULLNESS, 0);
400         WRITE_REG(priv, regTX_FULLNESS, 0);
401         WRITE_REG(priv, regCTRLST,
402                   regCTRLST_BASE | regCTRLST_RX_ENA | regCTRLST_TX_ENA);
403
404         WRITE_REG(priv, regVGLB, 0);
405         WRITE_REG(priv, regMAX_FRAME_A,
406                   priv->rxf_fifo0.m.pktsz & MAX_FRAME_AB_VAL);
407
408         DBG("RDINTCM=%08x\n", priv->rdintcm);   /*NOTE: test script uses this */
409         WRITE_REG(priv, regRDINTCM0, priv->rdintcm);
410         WRITE_REG(priv, regRDINTCM2, 0);        /*cpu_to_le32(rcm.val)); */
411
412         DBG("TDINTCM=%08x\n", priv->tdintcm);   /*NOTE: test script uses this */
413         WRITE_REG(priv, regTDINTCM0, priv->tdintcm);    /* old val = 0x300064 */
414
415         /* Enable timer interrupt once in 2 secs. */
416         /*WRITE_REG(priv, regGTMR0, ((GTMR_SEC * 2) & GTMR_DATA)); */
417         bdx_restore_mac(priv->ndev, priv);
418
419         WRITE_REG(priv, regGMAC_RXF_A, GMAC_RX_FILTER_OSEN |
420                   GMAC_RX_FILTER_AM | GMAC_RX_FILTER_AB);
421
422 #define BDX_IRQ_TYPE    ((priv->nic->irq_type == IRQ_MSI) ? 0 : IRQF_SHARED)
423
424         rc = request_irq(priv->pdev->irq, bdx_isr_napi, BDX_IRQ_TYPE,
425                          ndev->name, ndev);
426         if (rc)
427                 goto err_irq;
428         bdx_enable_interrupts(priv);
429
430         RET(0);
431
432 err_irq:
433         RET(rc);
434 }
435
436 static void bdx_hw_stop(struct bdx_priv *priv)
437 {
438         ENTER;
439         bdx_disable_interrupts(priv);
440         free_irq(priv->pdev->irq, priv->ndev);
441
442         netif_carrier_off(priv->ndev);
443         netif_stop_queue(priv->ndev);
444
445         RET();
446 }
447
448 static int bdx_hw_reset_direct(void __iomem *regs)
449 {
450         u32 val, i;
451         ENTER;
452
453         /* reset sequences: read, write 1, read, write 0 */
454         val = readl(regs + regCLKPLL);
455         writel((val | CLKPLL_SFTRST) + 0x8, regs + regCLKPLL);
456         udelay(50);
457         val = readl(regs + regCLKPLL);
458         writel(val & ~CLKPLL_SFTRST, regs + regCLKPLL);
459
460         /* check that the PLLs are locked and reset ended */
461         for (i = 0; i < 70; i++, mdelay(10))
462                 if ((readl(regs + regCLKPLL) & CLKPLL_LKD) == CLKPLL_LKD) {
463                         /* do any PCI-E read transaction */
464                         readl(regs + regRXD_CFG0_0);
465                         return 0;
466                 }
467         pr_err("HW reset failed\n");
468         return 1;               /* failure */
469 }
470
471 static int bdx_hw_reset(struct bdx_priv *priv)
472 {
473         u32 val, i;
474         ENTER;
475
476         if (priv->port == 0) {
477                 /* reset sequences: read, write 1, read, write 0 */
478                 val = READ_REG(priv, regCLKPLL);
479                 WRITE_REG(priv, regCLKPLL, (val | CLKPLL_SFTRST) + 0x8);
480                 udelay(50);
481                 val = READ_REG(priv, regCLKPLL);
482                 WRITE_REG(priv, regCLKPLL, val & ~CLKPLL_SFTRST);
483         }
484         /* check that the PLLs are locked and reset ended */
485         for (i = 0; i < 70; i++, mdelay(10))
486                 if ((READ_REG(priv, regCLKPLL) & CLKPLL_LKD) == CLKPLL_LKD) {
487                         /* do any PCI-E read transaction */
488                         READ_REG(priv, regRXD_CFG0_0);
489                         return 0;
490                 }
491         pr_err("HW reset failed\n");
492         return 1;               /* failure */
493 }
494
495 static int bdx_sw_reset(struct bdx_priv *priv)
496 {
497         int i;
498
499         ENTER;
500         /* 1. load MAC (obsolete) */
501         /* 2. disable Rx (and Tx) */
502         WRITE_REG(priv, regGMAC_RXF_A, 0);
503         mdelay(100);
504         /* 3. disable port */
505         WRITE_REG(priv, regDIS_PORT, 1);
506         /* 4. disable queue */
507         WRITE_REG(priv, regDIS_QU, 1);
508         /* 5. wait until hw is disabled */
509         for (i = 0; i < 50; i++) {
510                 if (READ_REG(priv, regRST_PORT) & 1)
511                         break;
512                 mdelay(10);
513         }
514         if (i == 50)
515                 netdev_err(priv->ndev, "SW reset timeout. continuing anyway\n");
516
517         /* 6. disable intrs */
518         WRITE_REG(priv, regRDINTCM0, 0);
519         WRITE_REG(priv, regTDINTCM0, 0);
520         WRITE_REG(priv, regIMR, 0);
521         READ_REG(priv, regISR);
522
523         /* 7. reset queue */
524         WRITE_REG(priv, regRST_QU, 1);
525         /* 8. reset port */
526         WRITE_REG(priv, regRST_PORT, 1);
527         /* 9. zero all read and write pointers */
528         for (i = regTXD_WPTR_0; i <= regTXF_RPTR_3; i += 0x10)
529                 DBG("%x = %x\n", i, READ_REG(priv, i) & TXF_WPTR_WR_PTR);
530         for (i = regTXD_WPTR_0; i <= regTXF_RPTR_3; i += 0x10)
531                 WRITE_REG(priv, i, 0);
532         /* 10. unseet port disable */
533         WRITE_REG(priv, regDIS_PORT, 0);
534         /* 11. unset queue disable */
535         WRITE_REG(priv, regDIS_QU, 0);
536         /* 12. unset queue reset */
537         WRITE_REG(priv, regRST_QU, 0);
538         /* 13. unset port reset */
539         WRITE_REG(priv, regRST_PORT, 0);
540         /* 14. enable Rx */
541         /* skiped. will be done later */
542         /* 15. save MAC (obsolete) */
543         for (i = regTXD_WPTR_0; i <= regTXF_RPTR_3; i += 0x10)
544                 DBG("%x = %x\n", i, READ_REG(priv, i) & TXF_WPTR_WR_PTR);
545
546         RET(0);
547 }
548
549 /* bdx_reset - performs right type of reset depending on hw type */
550 static int bdx_reset(struct bdx_priv *priv)
551 {
552         ENTER;
553         RET((priv->pdev->device == 0x3009)
554             ? bdx_hw_reset(priv)
555             : bdx_sw_reset(priv));
556 }
557
558 /**
559  * bdx_close - Disables a network interface
560  * @netdev: network interface device structure
561  *
562  * Returns 0, this is not allowed to fail
563  *
564  * The close entry point is called when an interface is de-activated
565  * by the OS.  The hardware is still under the drivers control, but
566  * needs to be disabled.  A global MAC reset is issued to stop the
567  * hardware, and all transmit and receive resources are freed.
568  **/
569 static int bdx_close(struct net_device *ndev)
570 {
571         struct bdx_priv *priv = NULL;
572
573         ENTER;
574         priv = netdev_priv(ndev);
575
576         napi_disable(&priv->napi);
577
578         bdx_reset(priv);
579         bdx_hw_stop(priv);
580         bdx_rx_free(priv);
581         bdx_tx_free(priv);
582         RET(0);
583 }
584
585 /**
586  * bdx_open - Called when a network interface is made active
587  * @netdev: network interface device structure
588  *
589  * Returns 0 on success, negative value on failure
590  *
591  * The open entry point is called when a network interface is made
592  * active by the system (IFF_UP).  At this point all resources needed
593  * for transmit and receive operations are allocated, the interrupt
594  * handler is registered with the OS, the watchdog timer is started,
595  * and the stack is notified that the interface is ready.
596  **/
597 static int bdx_open(struct net_device *ndev)
598 {
599         struct bdx_priv *priv;
600         int rc;
601
602         ENTER;
603         priv = netdev_priv(ndev);
604         bdx_reset(priv);
605         if (netif_running(ndev))
606                 netif_stop_queue(priv->ndev);
607
608         if ((rc = bdx_tx_init(priv)) ||
609             (rc = bdx_rx_init(priv)) ||
610             (rc = bdx_fw_load(priv)))
611                 goto err;
612
613         bdx_rx_alloc_skbs(priv, &priv->rxf_fifo0);
614
615         rc = bdx_hw_start(priv);
616         if (rc)
617                 goto err;
618
619         napi_enable(&priv->napi);
620
621         print_fw_id(priv->nic);
622
623         RET(0);
624
625 err:
626         bdx_close(ndev);
627         RET(rc);
628 }
629
630 static int bdx_range_check(struct bdx_priv *priv, u32 offset)
631 {
632         return (offset > (u32) (BDX_REGS_SIZE / priv->nic->port_num)) ?
633                 -EINVAL : 0;
634 }
635
636 static int bdx_ioctl_priv(struct net_device *ndev, struct ifreq *ifr, int cmd)
637 {
638         struct bdx_priv *priv = netdev_priv(ndev);
639         u32 data[3];
640         int error;
641
642         ENTER;
643
644         DBG("jiffies=%ld cmd=%d\n", jiffies, cmd);
645         if (cmd != SIOCDEVPRIVATE) {
646                 error = copy_from_user(data, ifr->ifr_data, sizeof(data));
647                 if (error) {
648                         pr_err("cant copy from user\n");
649                         RET(error);
650                 }
651                 DBG("%d 0x%x 0x%x\n", data[0], data[1], data[2]);
652         }
653
654         if (!capable(CAP_SYS_RAWIO))
655                 return -EPERM;
656
657         switch (data[0]) {
658
659         case BDX_OP_READ:
660                 error = bdx_range_check(priv, data[1]);
661                 if (error < 0)
662                         return error;
663                 data[2] = READ_REG(priv, data[1]);
664                 DBG("read_reg(0x%x)=0x%x (dec %d)\n", data[1], data[2],
665                     data[2]);
666                 error = copy_to_user(ifr->ifr_data, data, sizeof(data));
667                 if (error)
668                         RET(error);
669                 break;
670
671         case BDX_OP_WRITE:
672                 error = bdx_range_check(priv, data[1]);
673                 if (error < 0)
674                         return error;
675                 WRITE_REG(priv, data[1], data[2]);
676                 DBG("write_reg(0x%x, 0x%x)\n", data[1], data[2]);
677                 break;
678
679         default:
680                 RET(-EOPNOTSUPP);
681         }
682         return 0;
683 }
684
685 static int bdx_ioctl(struct net_device *ndev, struct ifreq *ifr, int cmd)
686 {
687         ENTER;
688         if (cmd >= SIOCDEVPRIVATE && cmd <= (SIOCDEVPRIVATE + 15))
689                 RET(bdx_ioctl_priv(ndev, ifr, cmd));
690         else
691                 RET(-EOPNOTSUPP);
692 }
693
694 /*
695  * __bdx_vlan_rx_vid - private helper for adding/killing VLAN vid
696  *                     by passing VLAN filter table to hardware
697  * @ndev network device
698  * @vid  VLAN vid
699  * @op   add or kill operation
700  */
701 static void __bdx_vlan_rx_vid(struct net_device *ndev, uint16_t vid, int enable)
702 {
703         struct bdx_priv *priv = netdev_priv(ndev);
704         u32 reg, bit, val;
705
706         ENTER;
707         DBG2("vid=%d value=%d\n", (int)vid, enable);
708         if (unlikely(vid >= 4096)) {
709                 pr_err("invalid VID: %u (> 4096)\n", vid);
710                 RET();
711         }
712         reg = regVLAN_0 + (vid / 32) * 4;
713         bit = 1 << vid % 32;
714         val = READ_REG(priv, reg);
715         DBG2("reg=%x, val=%x, bit=%d\n", reg, val, bit);
716         if (enable)
717                 val |= bit;
718         else
719                 val &= ~bit;
720         DBG2("new val %x\n", val);
721         WRITE_REG(priv, reg, val);
722         RET();
723 }
724
725 /*
726  * bdx_vlan_rx_add_vid - kernel hook for adding VLAN vid to hw filtering table
727  * @ndev network device
728  * @vid  VLAN vid to add
729  */
730 static void bdx_vlan_rx_add_vid(struct net_device *ndev, uint16_t vid)
731 {
732         __bdx_vlan_rx_vid(ndev, vid, 1);
733 }
734
735 /*
736  * bdx_vlan_rx_kill_vid - kernel hook for killing VLAN vid in hw filtering table
737  * @ndev network device
738  * @vid  VLAN vid to kill
739  */
740 static void bdx_vlan_rx_kill_vid(struct net_device *ndev, unsigned short vid)
741 {
742         __bdx_vlan_rx_vid(ndev, vid, 0);
743 }
744
745 /*
746  * bdx_vlan_rx_register - kernel hook for adding VLAN group
747  * @ndev network device
748  * @grp  VLAN group
749  */
750 static void
751 bdx_vlan_rx_register(struct net_device *ndev, struct vlan_group *grp)
752 {
753         struct bdx_priv *priv = netdev_priv(ndev);
754
755         ENTER;
756         DBG("device='%s', group='%p'\n", ndev->name, grp);
757         priv->vlgrp = grp;
758         RET();
759 }
760
761 /**
762  * bdx_change_mtu - Change the Maximum Transfer Unit
763  * @netdev: network interface device structure
764  * @new_mtu: new value for maximum frame size
765  *
766  * Returns 0 on success, negative on failure
767  */
768 static int bdx_change_mtu(struct net_device *ndev, int new_mtu)
769 {
770         ENTER;
771
772         if (new_mtu == ndev->mtu)
773                 RET(0);
774
775         /* enforce minimum frame size */
776         if (new_mtu < ETH_ZLEN) {
777                 netdev_err(ndev, "mtu %d is less then minimal %d\n",
778                            new_mtu, ETH_ZLEN);
779                 RET(-EINVAL);
780         }
781
782         ndev->mtu = new_mtu;
783         if (netif_running(ndev)) {
784                 bdx_close(ndev);
785                 bdx_open(ndev);
786         }
787         RET(0);
788 }
789
790 static void bdx_setmulti(struct net_device *ndev)
791 {
792         struct bdx_priv *priv = netdev_priv(ndev);
793
794         u32 rxf_val =
795             GMAC_RX_FILTER_AM | GMAC_RX_FILTER_AB | GMAC_RX_FILTER_OSEN;
796         int i;
797
798         ENTER;
799         /* IMF - imperfect (hash) rx multicat filter */
800         /* PMF - perfect rx multicat filter */
801
802         /* FIXME: RXE(OFF) */
803         if (ndev->flags & IFF_PROMISC) {
804                 rxf_val |= GMAC_RX_FILTER_PRM;
805         } else if (ndev->flags & IFF_ALLMULTI) {
806                 /* set IMF to accept all multicast frmaes */
807                 for (i = 0; i < MAC_MCST_HASH_NUM; i++)
808                         WRITE_REG(priv, regRX_MCST_HASH0 + i * 4, ~0);
809         } else if (!netdev_mc_empty(ndev)) {
810                 u8 hash;
811                 struct dev_mc_list *mclist;
812                 u32 reg, val;
813
814                 /* set IMF to deny all multicast frames */
815                 for (i = 0; i < MAC_MCST_HASH_NUM; i++)
816                         WRITE_REG(priv, regRX_MCST_HASH0 + i * 4, 0);
817                 /* set PMF to deny all multicast frames */
818                 for (i = 0; i < MAC_MCST_NUM; i++) {
819                         WRITE_REG(priv, regRX_MAC_MCST0 + i * 8, 0);
820                         WRITE_REG(priv, regRX_MAC_MCST1 + i * 8, 0);
821                 }
822
823                 /* use PMF to accept first MAC_MCST_NUM (15) addresses */
824                 /* TBD: sort addreses and write them in ascending order
825                  * into RX_MAC_MCST regs. we skip this phase now and accept ALL
826                  * multicast frames throu IMF */
827                 /* accept the rest of addresses throu IMF */
828                 netdev_for_each_mc_addr(mclist, ndev) {
829                         hash = 0;
830                         for (i = 0; i < ETH_ALEN; i++)
831                                 hash ^= mclist->dmi_addr[i];
832                         reg = regRX_MCST_HASH0 + ((hash >> 5) << 2);
833                         val = READ_REG(priv, reg);
834                         val |= (1 << (hash % 32));
835                         WRITE_REG(priv, reg, val);
836                 }
837
838         } else {
839                 DBG("only own mac %d\n", netdev_mc_count(ndev));
840                 rxf_val |= GMAC_RX_FILTER_AB;
841         }
842         WRITE_REG(priv, regGMAC_RXF_A, rxf_val);
843         /* enable RX */
844         /* FIXME: RXE(ON) */
845         RET();
846 }
847
848 static int bdx_set_mac(struct net_device *ndev, void *p)
849 {
850         struct bdx_priv *priv = netdev_priv(ndev);
851         struct sockaddr *addr = p;
852
853         ENTER;
854         /*
855            if (netif_running(dev))
856            return -EBUSY
857          */
858         memcpy(ndev->dev_addr, addr->sa_data, ndev->addr_len);
859         bdx_restore_mac(ndev, priv);
860         RET(0);
861 }
862
863 static int bdx_read_mac(struct bdx_priv *priv)
864 {
865         u16 macAddress[3], i;
866         ENTER;
867
868         macAddress[2] = READ_REG(priv, regUNC_MAC0_A);
869         macAddress[2] = READ_REG(priv, regUNC_MAC0_A);
870         macAddress[1] = READ_REG(priv, regUNC_MAC1_A);
871         macAddress[1] = READ_REG(priv, regUNC_MAC1_A);
872         macAddress[0] = READ_REG(priv, regUNC_MAC2_A);
873         macAddress[0] = READ_REG(priv, regUNC_MAC2_A);
874         for (i = 0; i < 3; i++) {
875                 priv->ndev->dev_addr[i * 2 + 1] = macAddress[i];
876                 priv->ndev->dev_addr[i * 2] = macAddress[i] >> 8;
877         }
878         RET(0);
879 }
880
881 static u64 bdx_read_l2stat(struct bdx_priv *priv, int reg)
882 {
883         u64 val;
884
885         val = READ_REG(priv, reg);
886         val |= ((u64) READ_REG(priv, reg + 8)) << 32;
887         return val;
888 }
889
890 /*Do the statistics-update work*/
891 static void bdx_update_stats(struct bdx_priv *priv)
892 {
893         struct bdx_stats *stats = &priv->hw_stats;
894         u64 *stats_vector = (u64 *) stats;
895         int i;
896         int addr;
897
898         /*Fill HW structure */
899         addr = 0x7200;
900         /*First 12 statistics - 0x7200 - 0x72B0 */
901         for (i = 0; i < 12; i++) {
902                 stats_vector[i] = bdx_read_l2stat(priv, addr);
903                 addr += 0x10;
904         }
905         BDX_ASSERT(addr != 0x72C0);
906         /* 0x72C0-0x72E0 RSRV */
907         addr = 0x72F0;
908         for (; i < 16; i++) {
909                 stats_vector[i] = bdx_read_l2stat(priv, addr);
910                 addr += 0x10;
911         }
912         BDX_ASSERT(addr != 0x7330);
913         /* 0x7330-0x7360 RSRV */
914         addr = 0x7370;
915         for (; i < 19; i++) {
916                 stats_vector[i] = bdx_read_l2stat(priv, addr);
917                 addr += 0x10;
918         }
919         BDX_ASSERT(addr != 0x73A0);
920         /* 0x73A0-0x73B0 RSRV */
921         addr = 0x73C0;
922         for (; i < 23; i++) {
923                 stats_vector[i] = bdx_read_l2stat(priv, addr);
924                 addr += 0x10;
925         }
926         BDX_ASSERT(addr != 0x7400);
927         BDX_ASSERT((sizeof(struct bdx_stats) / sizeof(u64)) != i);
928 }
929
930 static struct net_device_stats *bdx_get_stats(struct net_device *ndev)
931 {
932         struct bdx_priv *priv = netdev_priv(ndev);
933         struct net_device_stats *net_stat = &priv->net_stats;
934         return net_stat;
935 }
936
937 static void print_rxdd(struct rxd_desc *rxdd, u32 rxd_val1, u16 len,
938                        u16 rxd_vlan);
939 static void print_rxfd(struct rxf_desc *rxfd);
940
941 /*************************************************************************
942  *     Rx DB                                                             *
943  *************************************************************************/
944
945 static void bdx_rxdb_destroy(struct rxdb *db)
946 {
947         vfree(db);
948 }
949
950 static struct rxdb *bdx_rxdb_create(int nelem)
951 {
952         struct rxdb *db;
953         int i;
954
955         db = vmalloc(sizeof(struct rxdb)
956                      + (nelem * sizeof(int))
957                      + (nelem * sizeof(struct rx_map)));
958         if (likely(db != NULL)) {
959                 db->stack = (int *)(db + 1);
960                 db->elems = (void *)(db->stack + nelem);
961                 db->nelem = nelem;
962                 db->top = nelem;
963                 for (i = 0; i < nelem; i++)
964                         db->stack[i] = nelem - i - 1;   /* to make first allocs
965                                                            close to db struct*/
966         }
967
968         return db;
969 }
970
971 static inline int bdx_rxdb_alloc_elem(struct rxdb *db)
972 {
973         BDX_ASSERT(db->top <= 0);
974         return db->stack[--(db->top)];
975 }
976
977 static inline void *bdx_rxdb_addr_elem(struct rxdb *db, int n)
978 {
979         BDX_ASSERT((n < 0) || (n >= db->nelem));
980         return db->elems + n;
981 }
982
983 static inline int bdx_rxdb_available(struct rxdb *db)
984 {
985         return db->top;
986 }
987
988 static inline void bdx_rxdb_free_elem(struct rxdb *db, int n)
989 {
990         BDX_ASSERT((n >= db->nelem) || (n < 0));
991         db->stack[(db->top)++] = n;
992 }
993
994 /*************************************************************************
995  *     Rx Init                                                           *
996  *************************************************************************/
997
998 /* bdx_rx_init - initialize RX all related HW and SW resources
999  * @priv - NIC private structure
1000  *
1001  * Returns 0 on success, negative value on failure
1002  *
1003  * It creates rxf and rxd fifos, update relevant HW registers, preallocate
1004  * skb for rx. It assumes that Rx is desabled in HW
1005  * funcs are grouped for better cache usage
1006  *
1007  * RxD fifo is smaller than RxF fifo by design. Upon high load, RxD will be
1008  * filled and packets will be dropped by nic without getting into host or
1009  * cousing interrupt. Anyway, in that condition, host has no chance to proccess
1010  * all packets, but dropping in nic is cheaper, since it takes 0 cpu cycles
1011  */
1012
1013 /* TBD: ensure proper packet size */
1014
1015 static int bdx_rx_init(struct bdx_priv *priv)
1016 {
1017         ENTER;
1018
1019         if (bdx_fifo_init(priv, &priv->rxd_fifo0.m, priv->rxd_size,
1020                           regRXD_CFG0_0, regRXD_CFG1_0,
1021                           regRXD_RPTR_0, regRXD_WPTR_0))
1022                 goto err_mem;
1023         if (bdx_fifo_init(priv, &priv->rxf_fifo0.m, priv->rxf_size,
1024                           regRXF_CFG0_0, regRXF_CFG1_0,
1025                           regRXF_RPTR_0, regRXF_WPTR_0))
1026                 goto err_mem;
1027         priv->rxdb = bdx_rxdb_create(priv->rxf_fifo0.m.memsz /
1028                                      sizeof(struct rxf_desc));
1029         if (!priv->rxdb)
1030                 goto err_mem;
1031
1032         priv->rxf_fifo0.m.pktsz = priv->ndev->mtu + VLAN_ETH_HLEN;
1033         return 0;
1034
1035 err_mem:
1036         netdev_err(priv->ndev, "Rx init failed\n");
1037         return -ENOMEM;
1038 }
1039
1040 /* bdx_rx_free_skbs - frees and unmaps all skbs allocated for the fifo
1041  * @priv - NIC private structure
1042  * @f - RXF fifo
1043  */
1044 static void bdx_rx_free_skbs(struct bdx_priv *priv, struct rxf_fifo *f)
1045 {
1046         struct rx_map *dm;
1047         struct rxdb *db = priv->rxdb;
1048         u16 i;
1049
1050         ENTER;
1051         DBG("total=%d free=%d busy=%d\n", db->nelem, bdx_rxdb_available(db),
1052             db->nelem - bdx_rxdb_available(db));
1053         while (bdx_rxdb_available(db) > 0) {
1054                 i = bdx_rxdb_alloc_elem(db);
1055                 dm = bdx_rxdb_addr_elem(db, i);
1056                 dm->dma = 0;
1057         }
1058         for (i = 0; i < db->nelem; i++) {
1059                 dm = bdx_rxdb_addr_elem(db, i);
1060                 if (dm->dma) {
1061                         pci_unmap_single(priv->pdev,
1062                                          dm->dma, f->m.pktsz,
1063                                          PCI_DMA_FROMDEVICE);
1064                         dev_kfree_skb(dm->skb);
1065                 }
1066         }
1067 }
1068
1069 /* bdx_rx_free - release all Rx resources
1070  * @priv - NIC private structure
1071  * It assumes that Rx is desabled in HW
1072  */
1073 static void bdx_rx_free(struct bdx_priv *priv)
1074 {
1075         ENTER;
1076         if (priv->rxdb) {
1077                 bdx_rx_free_skbs(priv, &priv->rxf_fifo0);
1078                 bdx_rxdb_destroy(priv->rxdb);
1079                 priv->rxdb = NULL;
1080         }
1081         bdx_fifo_free(priv, &priv->rxf_fifo0.m);
1082         bdx_fifo_free(priv, &priv->rxd_fifo0.m);
1083
1084         RET();
1085 }
1086
1087 /*************************************************************************
1088  *     Rx Engine                                                         *
1089  *************************************************************************/
1090
1091 /* bdx_rx_alloc_skbs - fill rxf fifo with new skbs
1092  * @priv - nic's private structure
1093  * @f - RXF fifo that needs skbs
1094  * It allocates skbs, build rxf descs and push it (rxf descr) into rxf fifo.
1095  * skb's virtual and physical addresses are stored in skb db.
1096  * To calculate free space, func uses cached values of RPTR and WPTR
1097  * When needed, it also updates RPTR and WPTR.
1098  */
1099
1100 /* TBD: do not update WPTR if no desc were written */
1101
1102 static void bdx_rx_alloc_skbs(struct bdx_priv *priv, struct rxf_fifo *f)
1103 {
1104         struct sk_buff *skb;
1105         struct rxf_desc *rxfd;
1106         struct rx_map *dm;
1107         int dno, delta, idx;
1108         struct rxdb *db = priv->rxdb;
1109
1110         ENTER;
1111         dno = bdx_rxdb_available(db) - 1;
1112         while (dno > 0) {
1113                 skb = dev_alloc_skb(f->m.pktsz + NET_IP_ALIGN);
1114                 if (!skb) {
1115                         pr_err("NO MEM: dev_alloc_skb failed\n");
1116                         break;
1117                 }
1118                 skb->dev = priv->ndev;
1119                 skb_reserve(skb, NET_IP_ALIGN);
1120
1121                 idx = bdx_rxdb_alloc_elem(db);
1122                 dm = bdx_rxdb_addr_elem(db, idx);
1123                 dm->dma = pci_map_single(priv->pdev,
1124                                          skb->data, f->m.pktsz,
1125                                          PCI_DMA_FROMDEVICE);
1126                 dm->skb = skb;
1127                 rxfd = (struct rxf_desc *)(f->m.va + f->m.wptr);
1128                 rxfd->info = CPU_CHIP_SWAP32(0x10003);  /* INFO=1 BC=3 */
1129                 rxfd->va_lo = idx;
1130                 rxfd->pa_lo = CPU_CHIP_SWAP32(L32_64(dm->dma));
1131                 rxfd->pa_hi = CPU_CHIP_SWAP32(H32_64(dm->dma));
1132                 rxfd->len = CPU_CHIP_SWAP32(f->m.pktsz);
1133                 print_rxfd(rxfd);
1134
1135                 f->m.wptr += sizeof(struct rxf_desc);
1136                 delta = f->m.wptr - f->m.memsz;
1137                 if (unlikely(delta >= 0)) {
1138                         f->m.wptr = delta;
1139                         if (delta > 0) {
1140                                 memcpy(f->m.va, f->m.va + f->m.memsz, delta);
1141                                 DBG("wrapped descriptor\n");
1142                         }
1143                 }
1144                 dno--;
1145         }
1146         /*TBD: to do - delayed rxf wptr like in txd */
1147         WRITE_REG(priv, f->m.reg_WPTR, f->m.wptr & TXF_WPTR_WR_PTR);
1148         RET();
1149 }
1150
1151 static inline void
1152 NETIF_RX_MUX(struct bdx_priv *priv, u32 rxd_val1, u16 rxd_vlan,
1153              struct sk_buff *skb)
1154 {
1155         ENTER;
1156         DBG("rxdd->flags.bits.vtag=%d vlgrp=%p\n", GET_RXD_VTAG(rxd_val1),
1157             priv->vlgrp);
1158         if (priv->vlgrp && GET_RXD_VTAG(rxd_val1)) {
1159                 DBG("%s: vlan rcv vlan '%x' vtag '%x', device name '%s'\n",
1160                     priv->ndev->name,
1161                     GET_RXD_VLAN_ID(rxd_vlan),
1162                     GET_RXD_VTAG(rxd_val1),
1163                     vlan_group_get_device(priv->vlgrp,
1164                                           GET_RXD_VLAN_ID(rxd_vlan))->name);
1165                 /* NAPI variant of receive functions */
1166                 vlan_hwaccel_receive_skb(skb, priv->vlgrp,
1167                                          GET_RXD_VLAN_TCI(rxd_vlan));
1168         } else {
1169                 netif_receive_skb(skb);
1170         }
1171 }
1172
1173 static void bdx_recycle_skb(struct bdx_priv *priv, struct rxd_desc *rxdd)
1174 {
1175         struct rxf_desc *rxfd;
1176         struct rx_map *dm;
1177         struct rxf_fifo *f;
1178         struct rxdb *db;
1179         struct sk_buff *skb;
1180         int delta;
1181
1182         ENTER;
1183         DBG("priv=%p rxdd=%p\n", priv, rxdd);
1184         f = &priv->rxf_fifo0;
1185         db = priv->rxdb;
1186         DBG("db=%p f=%p\n", db, f);
1187         dm = bdx_rxdb_addr_elem(db, rxdd->va_lo);
1188         DBG("dm=%p\n", dm);
1189         skb = dm->skb;
1190         rxfd = (struct rxf_desc *)(f->m.va + f->m.wptr);
1191         rxfd->info = CPU_CHIP_SWAP32(0x10003);  /* INFO=1 BC=3 */
1192         rxfd->va_lo = rxdd->va_lo;
1193         rxfd->pa_lo = CPU_CHIP_SWAP32(L32_64(dm->dma));
1194         rxfd->pa_hi = CPU_CHIP_SWAP32(H32_64(dm->dma));
1195         rxfd->len = CPU_CHIP_SWAP32(f->m.pktsz);
1196         print_rxfd(rxfd);
1197
1198         f->m.wptr += sizeof(struct rxf_desc);
1199         delta = f->m.wptr - f->m.memsz;
1200         if (unlikely(delta >= 0)) {
1201                 f->m.wptr = delta;
1202                 if (delta > 0) {
1203                         memcpy(f->m.va, f->m.va + f->m.memsz, delta);
1204                         DBG("wrapped descriptor\n");
1205                 }
1206         }
1207         RET();
1208 }
1209
1210 /* bdx_rx_receive - recieves full packets from RXD fifo and pass them to OS
1211  * NOTE: a special treatment is given to non-continous descriptors
1212  * that start near the end, wraps around and continue at the beginning. a second
1213  * part is copied right after the first, and then descriptor is interpreted as
1214  * normal. fifo has an extra space to allow such operations
1215  * @priv - nic's private structure
1216  * @f - RXF fifo that needs skbs
1217  */
1218
1219 /* TBD: replace memcpy func call by explicite inline asm */
1220
1221 static int bdx_rx_receive(struct bdx_priv *priv, struct rxd_fifo *f, int budget)
1222 {
1223         struct sk_buff *skb, *skb2;
1224         struct rxd_desc *rxdd;
1225         struct rx_map *dm;
1226         struct rxf_fifo *rxf_fifo;
1227         int tmp_len, size;
1228         int done = 0;
1229         int max_done = BDX_MAX_RX_DONE;
1230         struct rxdb *db = NULL;
1231         /* Unmarshalled descriptor - copy of descriptor in host order */
1232         u32 rxd_val1;
1233         u16 len;
1234         u16 rxd_vlan;
1235
1236         ENTER;
1237         max_done = budget;
1238
1239         f->m.wptr = READ_REG(priv, f->m.reg_WPTR) & TXF_WPTR_WR_PTR;
1240
1241         size = f->m.wptr - f->m.rptr;
1242         if (size < 0)
1243                 size = f->m.memsz + size;       /* size is negative :-) */
1244
1245         while (size > 0) {
1246
1247                 rxdd = (struct rxd_desc *)(f->m.va + f->m.rptr);
1248                 rxd_val1 = CPU_CHIP_SWAP32(rxdd->rxd_val1);
1249
1250                 len = CPU_CHIP_SWAP16(rxdd->len);
1251
1252                 rxd_vlan = CPU_CHIP_SWAP16(rxdd->rxd_vlan);
1253
1254                 print_rxdd(rxdd, rxd_val1, len, rxd_vlan);
1255
1256                 tmp_len = GET_RXD_BC(rxd_val1) << 3;
1257                 BDX_ASSERT(tmp_len <= 0);
1258                 size -= tmp_len;
1259                 if (size < 0)   /* test for partially arrived descriptor */
1260                         break;
1261
1262                 f->m.rptr += tmp_len;
1263
1264                 tmp_len = f->m.rptr - f->m.memsz;
1265                 if (unlikely(tmp_len >= 0)) {
1266                         f->m.rptr = tmp_len;
1267                         if (tmp_len > 0) {
1268                                 DBG("wrapped desc rptr=%d tmp_len=%d\n",
1269                                     f->m.rptr, tmp_len);
1270                                 memcpy(f->m.va + f->m.memsz, f->m.va, tmp_len);
1271                         }
1272                 }
1273
1274                 if (unlikely(GET_RXD_ERR(rxd_val1))) {
1275                         DBG("rxd_err = 0x%x\n", GET_RXD_ERR(rxd_val1));
1276                         priv->net_stats.rx_errors++;
1277                         bdx_recycle_skb(priv, rxdd);
1278                         continue;
1279                 }
1280
1281                 rxf_fifo = &priv->rxf_fifo0;
1282                 db = priv->rxdb;
1283                 dm = bdx_rxdb_addr_elem(db, rxdd->va_lo);
1284                 skb = dm->skb;
1285
1286                 if (len < BDX_COPYBREAK &&
1287                     (skb2 = dev_alloc_skb(len + NET_IP_ALIGN))) {
1288                         skb_reserve(skb2, NET_IP_ALIGN);
1289                         /*skb_put(skb2, len); */
1290                         pci_dma_sync_single_for_cpu(priv->pdev,
1291                                                     dm->dma, rxf_fifo->m.pktsz,
1292                                                     PCI_DMA_FROMDEVICE);
1293                         memcpy(skb2->data, skb->data, len);
1294                         bdx_recycle_skb(priv, rxdd);
1295                         skb = skb2;
1296                 } else {
1297                         pci_unmap_single(priv->pdev,
1298                                          dm->dma, rxf_fifo->m.pktsz,
1299                                          PCI_DMA_FROMDEVICE);
1300                         bdx_rxdb_free_elem(db, rxdd->va_lo);
1301                 }
1302
1303                 priv->net_stats.rx_bytes += len;
1304
1305                 skb_put(skb, len);
1306                 skb->dev = priv->ndev;
1307                 skb->ip_summed = CHECKSUM_UNNECESSARY;
1308                 skb->protocol = eth_type_trans(skb, priv->ndev);
1309
1310                 /* Non-IP packets aren't checksum-offloaded */
1311                 if (GET_RXD_PKT_ID(rxd_val1) == 0)
1312                         skb->ip_summed = CHECKSUM_NONE;
1313
1314                 NETIF_RX_MUX(priv, rxd_val1, rxd_vlan, skb);
1315
1316                 if (++done >= max_done)
1317                         break;
1318         }
1319
1320         priv->net_stats.rx_packets += done;
1321
1322         /* FIXME: do smth to minimize pci accesses    */
1323         WRITE_REG(priv, f->m.reg_RPTR, f->m.rptr & TXF_WPTR_WR_PTR);
1324
1325         bdx_rx_alloc_skbs(priv, &priv->rxf_fifo0);
1326
1327         RET(done);
1328 }
1329
1330 /*************************************************************************
1331  * Debug / Temprorary Code                                               *
1332  *************************************************************************/
1333 static void print_rxdd(struct rxd_desc *rxdd, u32 rxd_val1, u16 len,
1334                        u16 rxd_vlan)
1335 {
1336         DBG("ERROR: rxdd bc %d rxfq %d to %d type %d err %d rxp %d pkt_id %d vtag %d len %d vlan_id %d cfi %d prio %d va_lo %d va_hi %d\n",
1337             GET_RXD_BC(rxd_val1), GET_RXD_RXFQ(rxd_val1), GET_RXD_TO(rxd_val1),
1338             GET_RXD_TYPE(rxd_val1), GET_RXD_ERR(rxd_val1),
1339             GET_RXD_RXP(rxd_val1), GET_RXD_PKT_ID(rxd_val1),
1340             GET_RXD_VTAG(rxd_val1), len, GET_RXD_VLAN_ID(rxd_vlan),
1341             GET_RXD_CFI(rxd_vlan), GET_RXD_PRIO(rxd_vlan), rxdd->va_lo,
1342             rxdd->va_hi);
1343 }
1344
1345 static void print_rxfd(struct rxf_desc *rxfd)
1346 {
1347         DBG("=== RxF desc CHIP ORDER/ENDIANESS =============\n"
1348             "info 0x%x va_lo %u pa_lo 0x%x pa_hi 0x%x len 0x%x\n",
1349             rxfd->info, rxfd->va_lo, rxfd->pa_lo, rxfd->pa_hi, rxfd->len);
1350 }
1351
1352 /*
1353  * TX HW/SW interaction overview
1354  * ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
1355  * There are 2 types of TX communication channels betwean driver and NIC.
1356  * 1) TX Free Fifo - TXF - holds ack descriptors for sent packets
1357  * 2) TX Data Fifo - TXD - holds descriptors of full buffers.
1358  *
1359  * Currently NIC supports TSO, checksuming and gather DMA
1360  * UFO and IP fragmentation is on the way
1361  *
1362  * RX SW Data Structures
1363  * ~~~~~~~~~~~~~~~~~~~~~
1364  * txdb - used to keep track of all skbs owned by SW and their dma addresses.
1365  * For TX case, ownership lasts from geting packet via hard_xmit and until HW
1366  * acknowledges sent by TXF descriptors.
1367  * Implemented as cyclic buffer.
1368  * fifo - keeps info about fifo's size and location, relevant HW registers,
1369  * usage and skb db. Each RXD and RXF Fifo has its own fifo structure.
1370  * Implemented as simple struct.
1371  *
1372  * TX SW Execution Flow
1373  * ~~~~~~~~~~~~~~~~~~~~
1374  * OS calls driver's hard_xmit method with packet to sent.
1375  * Driver creates DMA mappings, builds TXD descriptors and kicks HW
1376  * by updating TXD WPTR.
1377  * When packet is sent, HW write us TXF descriptor and SW frees original skb.
1378  * To prevent TXD fifo overflow without reading HW registers every time,
1379  * SW deploys "tx level" technique.
1380  * Upon strart up, tx level is initialized to TXD fifo length.
1381  * For every sent packet, SW gets its TXD descriptor sizei
1382  * (from precalculated array) and substructs it from tx level.
1383  * The size is also stored in txdb. When TXF ack arrives, SW fetch size of
1384  * original TXD descriptor from txdb and adds it to tx level.
1385  * When Tx level drops under some predefined treshhold, the driver
1386  * stops the TX queue. When TX level rises above that level,
1387  * the tx queue is enabled again.
1388  *
1389  * This technique avoids eccessive reading of RPTR and WPTR registers.
1390  * As our benchmarks shows, it adds 1.5 Gbit/sec to NIS's throuput.
1391  */
1392
1393 /*************************************************************************
1394  *     Tx DB                                                             *
1395  *************************************************************************/
1396 static inline int bdx_tx_db_size(struct txdb *db)
1397 {
1398         int taken = db->wptr - db->rptr;
1399         if (taken < 0)
1400                 taken = db->size + 1 + taken;   /* (size + 1) equals memsz */
1401
1402         return db->size - taken;
1403 }
1404
1405 /* __bdx_tx_ptr_next - helper function, increment read/write pointer + wrap
1406  * @d   - tx data base
1407  * @ptr - read or write pointer
1408  */
1409 static inline void __bdx_tx_db_ptr_next(struct txdb *db, struct tx_map **pptr)
1410 {
1411         BDX_ASSERT(db == NULL || pptr == NULL); /* sanity */
1412
1413         BDX_ASSERT(*pptr != db->rptr && /* expect either read */
1414                    *pptr != db->wptr);  /* or write pointer */
1415
1416         BDX_ASSERT(*pptr < db->start || /* pointer has to be */
1417                    *pptr >= db->end);   /* in range */
1418
1419         ++*pptr;
1420         if (unlikely(*pptr == db->end))
1421                 *pptr = db->start;
1422 }
1423
1424 /* bdx_tx_db_inc_rptr - increment read pointer
1425  * @d   - tx data base
1426  */
1427 static inline void bdx_tx_db_inc_rptr(struct txdb *db)
1428 {
1429         BDX_ASSERT(db->rptr == db->wptr);       /* can't read from empty db */
1430         __bdx_tx_db_ptr_next(db, &db->rptr);
1431 }
1432
1433 /* bdx_tx_db_inc_rptr - increment write pointer
1434  * @d   - tx data base
1435  */
1436 static inline void bdx_tx_db_inc_wptr(struct txdb *db)
1437 {
1438         __bdx_tx_db_ptr_next(db, &db->wptr);
1439         BDX_ASSERT(db->rptr == db->wptr);       /* we can not get empty db as
1440                                                    a result of write */
1441 }
1442
1443 /* bdx_tx_db_init - creates and initializes tx db
1444  * @d       - tx data base
1445  * @sz_type - size of tx fifo
1446  * Returns 0 on success, error code otherwise
1447  */
1448 static int bdx_tx_db_init(struct txdb *d, int sz_type)
1449 {
1450         int memsz = FIFO_SIZE * (1 << (sz_type + 1));
1451
1452         d->start = vmalloc(memsz);
1453         if (!d->start)
1454                 return -ENOMEM;
1455
1456         /*
1457          * In order to differentiate between db is empty and db is full
1458          * states at least one element should always be empty in order to
1459          * avoid rptr == wptr which means db is empty
1460          */
1461         d->size = memsz / sizeof(struct tx_map) - 1;
1462         d->end = d->start + d->size + 1;        /* just after last element */
1463
1464         /* all dbs are created equally empty */
1465         d->rptr = d->start;
1466         d->wptr = d->start;
1467
1468         return 0;
1469 }
1470
1471 /* bdx_tx_db_close - closes tx db and frees all memory
1472  * @d - tx data base
1473  */
1474 static void bdx_tx_db_close(struct txdb *d)
1475 {
1476         BDX_ASSERT(d == NULL);
1477
1478         vfree(d->start);
1479         d->start = NULL;
1480 }
1481
1482 /*************************************************************************
1483  *     Tx Engine                                                         *
1484  *************************************************************************/
1485
1486 /* sizes of tx desc (including padding if needed) as function
1487  * of skb's frag number */
1488 static struct {
1489         u16 bytes;
1490         u16 qwords;             /* qword = 64 bit */
1491 } txd_sizes[MAX_SKB_FRAGS + 1];
1492
1493 /* txdb_map_skb - creates and stores dma mappings for skb's data blocks
1494  * @priv - NIC private structure
1495  * @skb  - socket buffer to map
1496  *
1497  * It makes dma mappings for skb's data blocks and writes them to PBL of
1498  * new tx descriptor. It also stores them in the tx db, so they could be
1499  * unmaped after data was sent. It is reponsibility of a caller to make
1500  * sure that there is enough space in the tx db. Last element holds pointer
1501  * to skb itself and marked with zero length
1502  */
1503 static inline void
1504 bdx_tx_map_skb(struct bdx_priv *priv, struct sk_buff *skb,
1505                struct txd_desc *txdd)
1506 {
1507         struct txdb *db = &priv->txdb;
1508         struct pbl *pbl = &txdd->pbl[0];
1509         int nr_frags = skb_shinfo(skb)->nr_frags;
1510         int i;
1511
1512         db->wptr->len = skb->len - skb->data_len;
1513         db->wptr->addr.dma = pci_map_single(priv->pdev, skb->data,
1514                                             db->wptr->len, PCI_DMA_TODEVICE);
1515         pbl->len = CPU_CHIP_SWAP32(db->wptr->len);
1516         pbl->pa_lo = CPU_CHIP_SWAP32(L32_64(db->wptr->addr.dma));
1517         pbl->pa_hi = CPU_CHIP_SWAP32(H32_64(db->wptr->addr.dma));
1518         DBG("=== pbl   len: 0x%x ================\n", pbl->len);
1519         DBG("=== pbl pa_lo: 0x%x ================\n", pbl->pa_lo);
1520         DBG("=== pbl pa_hi: 0x%x ================\n", pbl->pa_hi);
1521         bdx_tx_db_inc_wptr(db);
1522
1523         for (i = 0; i < nr_frags; i++) {
1524                 struct skb_frag_struct *frag;
1525
1526                 frag = &skb_shinfo(skb)->frags[i];
1527                 db->wptr->len = frag->size;
1528                 db->wptr->addr.dma =
1529                     pci_map_page(priv->pdev, frag->page, frag->page_offset,
1530                                  frag->size, PCI_DMA_TODEVICE);
1531
1532                 pbl++;
1533                 pbl->len = CPU_CHIP_SWAP32(db->wptr->len);
1534                 pbl->pa_lo = CPU_CHIP_SWAP32(L32_64(db->wptr->addr.dma));
1535                 pbl->pa_hi = CPU_CHIP_SWAP32(H32_64(db->wptr->addr.dma));
1536                 bdx_tx_db_inc_wptr(db);
1537         }
1538
1539         /* add skb clean up info. */
1540         db->wptr->len = -txd_sizes[nr_frags].bytes;
1541         db->wptr->addr.skb = skb;
1542         bdx_tx_db_inc_wptr(db);
1543 }
1544
1545 /* init_txd_sizes - precalculate sizes of descriptors for skbs up to 16 frags
1546  * number of frags is used as index to fetch correct descriptors size,
1547  * instead of calculating it each time */
1548 static void __init init_txd_sizes(void)
1549 {
1550         int i, lwords;
1551
1552         /* 7 - is number of lwords in txd with one phys buffer
1553          * 3 - is number of lwords used for every additional phys buffer */
1554         for (i = 0; i < MAX_SKB_FRAGS + 1; i++) {
1555                 lwords = 7 + (i * 3);
1556                 if (lwords & 1)
1557                         lwords++;       /* pad it with 1 lword */
1558                 txd_sizes[i].qwords = lwords >> 1;
1559                 txd_sizes[i].bytes = lwords << 2;
1560         }
1561 }
1562
1563 /* bdx_tx_init - initialize all Tx related stuff.
1564  * Namely, TXD and TXF fifos, database etc */
1565 static int bdx_tx_init(struct bdx_priv *priv)
1566 {
1567         if (bdx_fifo_init(priv, &priv->txd_fifo0.m, priv->txd_size,
1568                           regTXD_CFG0_0,
1569                           regTXD_CFG1_0, regTXD_RPTR_0, regTXD_WPTR_0))
1570                 goto err_mem;
1571         if (bdx_fifo_init(priv, &priv->txf_fifo0.m, priv->txf_size,
1572                           regTXF_CFG0_0,
1573                           regTXF_CFG1_0, regTXF_RPTR_0, regTXF_WPTR_0))
1574                 goto err_mem;
1575
1576         /* The TX db has to keep mappings for all packets sent (on TxD)
1577          * and not yet reclaimed (on TxF) */
1578         if (bdx_tx_db_init(&priv->txdb, max(priv->txd_size, priv->txf_size)))
1579                 goto err_mem;
1580
1581         priv->tx_level = BDX_MAX_TX_LEVEL;
1582 #ifdef BDX_DELAY_WPTR
1583         priv->tx_update_mark = priv->tx_level - 1024;
1584 #endif
1585         return 0;
1586
1587 err_mem:
1588         netdev_err(priv->ndev, "Tx init failed\n");
1589         return -ENOMEM;
1590 }
1591
1592 /*
1593  * bdx_tx_space - calculates avalable space in TX fifo
1594  * @priv - NIC private structure
1595  * Returns avaliable space in TX fifo in bytes
1596  */
1597 static inline int bdx_tx_space(struct bdx_priv *priv)
1598 {
1599         struct txd_fifo *f = &priv->txd_fifo0;
1600         int fsize;
1601
1602         f->m.rptr = READ_REG(priv, f->m.reg_RPTR) & TXF_WPTR_WR_PTR;
1603         fsize = f->m.rptr - f->m.wptr;
1604         if (fsize <= 0)
1605                 fsize = f->m.memsz + fsize;
1606         return fsize;
1607 }
1608
1609 /* bdx_tx_transmit - send packet to NIC
1610  * @skb - packet to send
1611  * ndev - network device assigned to NIC
1612  * Return codes:
1613  * o NETDEV_TX_OK everything ok.
1614  * o NETDEV_TX_BUSY Cannot transmit packet, try later
1615  *   Usually a bug, means queue start/stop flow control is broken in
1616  *   the driver. Note: the driver must NOT put the skb in its DMA ring.
1617  * o NETDEV_TX_LOCKED Locking failed, please retry quickly.
1618  */
1619 static netdev_tx_t bdx_tx_transmit(struct sk_buff *skb,
1620                                    struct net_device *ndev)
1621 {
1622         struct bdx_priv *priv = netdev_priv(ndev);
1623         struct txd_fifo *f = &priv->txd_fifo0;
1624         int txd_checksum = 7;   /* full checksum */
1625         int txd_lgsnd = 0;
1626         int txd_vlan_id = 0;
1627         int txd_vtag = 0;
1628         int txd_mss = 0;
1629
1630         int nr_frags = skb_shinfo(skb)->nr_frags;
1631         struct txd_desc *txdd;
1632         int len;
1633         unsigned long flags;
1634
1635         ENTER;
1636         local_irq_save(flags);
1637         if (!spin_trylock(&priv->tx_lock)) {
1638                 local_irq_restore(flags);
1639                 DBG("%s[%s]: TX locked, returning NETDEV_TX_LOCKED\n",
1640                     BDX_DRV_NAME, ndev->name);
1641                 return NETDEV_TX_LOCKED;
1642         }
1643
1644         /* build tx descriptor */
1645         BDX_ASSERT(f->m.wptr >= f->m.memsz);    /* started with valid wptr */
1646         txdd = (struct txd_desc *)(f->m.va + f->m.wptr);
1647         if (unlikely(skb->ip_summed != CHECKSUM_PARTIAL))
1648                 txd_checksum = 0;
1649
1650         if (skb_shinfo(skb)->gso_size) {
1651                 txd_mss = skb_shinfo(skb)->gso_size;
1652                 txd_lgsnd = 1;
1653                 DBG("skb %p skb len %d gso size = %d\n", skb, skb->len,
1654                     txd_mss);
1655         }
1656
1657         if (vlan_tx_tag_present(skb)) {
1658                 /*Cut VLAN ID to 12 bits */
1659                 txd_vlan_id = vlan_tx_tag_get(skb) & BITS_MASK(12);
1660                 txd_vtag = 1;
1661         }
1662
1663         txdd->length = CPU_CHIP_SWAP16(skb->len);
1664         txdd->mss = CPU_CHIP_SWAP16(txd_mss);
1665         txdd->txd_val1 =
1666             CPU_CHIP_SWAP32(TXD_W1_VAL
1667                             (txd_sizes[nr_frags].qwords, txd_checksum, txd_vtag,
1668                              txd_lgsnd, txd_vlan_id));
1669         DBG("=== TxD desc =====================\n");
1670         DBG("=== w1: 0x%x ================\n", txdd->txd_val1);
1671         DBG("=== w2: mss 0x%x len 0x%x\n", txdd->mss, txdd->length);
1672
1673         bdx_tx_map_skb(priv, skb, txdd);
1674
1675         /* increment TXD write pointer. In case of
1676            fifo wrapping copy reminder of the descriptor
1677            to the beginning */
1678         f->m.wptr += txd_sizes[nr_frags].bytes;
1679         len = f->m.wptr - f->m.memsz;
1680         if (unlikely(len >= 0)) {
1681                 f->m.wptr = len;
1682                 if (len > 0) {
1683                         BDX_ASSERT(len > f->m.memsz);
1684                         memcpy(f->m.va, f->m.va + f->m.memsz, len);
1685                 }
1686         }
1687         BDX_ASSERT(f->m.wptr >= f->m.memsz);    /* finished with valid wptr */
1688
1689         priv->tx_level -= txd_sizes[nr_frags].bytes;
1690         BDX_ASSERT(priv->tx_level <= 0 || priv->tx_level > BDX_MAX_TX_LEVEL);
1691 #ifdef BDX_DELAY_WPTR
1692         if (priv->tx_level > priv->tx_update_mark) {
1693                 /* Force memory writes to complete before letting h/w
1694                    know there are new descriptors to fetch.
1695                    (might be needed on platforms like IA64)
1696                    wmb(); */
1697                 WRITE_REG(priv, f->m.reg_WPTR, f->m.wptr & TXF_WPTR_WR_PTR);
1698         } else {
1699                 if (priv->tx_noupd++ > BDX_NO_UPD_PACKETS) {
1700                         priv->tx_noupd = 0;
1701                         WRITE_REG(priv, f->m.reg_WPTR,
1702                                   f->m.wptr & TXF_WPTR_WR_PTR);
1703                 }
1704         }
1705 #else
1706         /* Force memory writes to complete before letting h/w
1707            know there are new descriptors to fetch.
1708            (might be needed on platforms like IA64)
1709            wmb(); */
1710         WRITE_REG(priv, f->m.reg_WPTR, f->m.wptr & TXF_WPTR_WR_PTR);
1711
1712 #endif
1713 #ifdef BDX_LLTX
1714         ndev->trans_start = jiffies; /* NETIF_F_LLTX driver :( */
1715 #endif
1716         priv->net_stats.tx_packets++;
1717         priv->net_stats.tx_bytes += skb->len;
1718
1719         if (priv->tx_level < BDX_MIN_TX_LEVEL) {
1720                 DBG("%s: %s: TX Q STOP level %d\n",
1721                     BDX_DRV_NAME, ndev->name, priv->tx_level);
1722                 netif_stop_queue(ndev);
1723         }
1724
1725         spin_unlock_irqrestore(&priv->tx_lock, flags);
1726         return NETDEV_TX_OK;
1727 }
1728
1729 /* bdx_tx_cleanup - clean TXF fifo, run in the context of IRQ.
1730  * @priv - bdx adapter
1731  * It scans TXF fifo for descriptors, frees DMA mappings and reports to OS
1732  * that those packets were sent
1733  */
1734 static void bdx_tx_cleanup(struct bdx_priv *priv)
1735 {
1736         struct txf_fifo *f = &priv->txf_fifo0;
1737         struct txdb *db = &priv->txdb;
1738         int tx_level = 0;
1739
1740         ENTER;
1741         f->m.wptr = READ_REG(priv, f->m.reg_WPTR) & TXF_WPTR_MASK;
1742         BDX_ASSERT(f->m.rptr >= f->m.memsz);    /* started with valid rptr */
1743
1744         while (f->m.wptr != f->m.rptr) {
1745                 f->m.rptr += BDX_TXF_DESC_SZ;
1746                 f->m.rptr &= f->m.size_mask;
1747
1748                 /* unmap all the fragments */
1749                 /* first has to come tx_maps containing dma */
1750                 BDX_ASSERT(db->rptr->len == 0);
1751                 do {
1752                         BDX_ASSERT(db->rptr->addr.dma == 0);
1753                         pci_unmap_page(priv->pdev, db->rptr->addr.dma,
1754                                        db->rptr->len, PCI_DMA_TODEVICE);
1755                         bdx_tx_db_inc_rptr(db);
1756                 } while (db->rptr->len > 0);
1757                 tx_level -= db->rptr->len;      /* '-' koz len is negative */
1758
1759                 /* now should come skb pointer - free it */
1760                 dev_kfree_skb_irq(db->rptr->addr.skb);
1761                 bdx_tx_db_inc_rptr(db);
1762         }
1763
1764         /* let h/w know which TXF descriptors were cleaned */
1765         BDX_ASSERT((f->m.wptr & TXF_WPTR_WR_PTR) >= f->m.memsz);
1766         WRITE_REG(priv, f->m.reg_RPTR, f->m.rptr & TXF_WPTR_WR_PTR);
1767
1768         /* We reclaimed resources, so in case the Q is stopped by xmit callback,
1769          * we resume the transmition and use tx_lock to synchronize with xmit.*/
1770         spin_lock(&priv->tx_lock);
1771         priv->tx_level += tx_level;
1772         BDX_ASSERT(priv->tx_level <= 0 || priv->tx_level > BDX_MAX_TX_LEVEL);
1773 #ifdef BDX_DELAY_WPTR
1774         if (priv->tx_noupd) {
1775                 priv->tx_noupd = 0;
1776                 WRITE_REG(priv, priv->txd_fifo0.m.reg_WPTR,
1777                           priv->txd_fifo0.m.wptr & TXF_WPTR_WR_PTR);
1778         }
1779 #endif
1780
1781         if (unlikely(netif_queue_stopped(priv->ndev) &&
1782                      netif_carrier_ok(priv->ndev) &&
1783                      (priv->tx_level >= BDX_MIN_TX_LEVEL))) {
1784                 DBG("%s: %s: TX Q WAKE level %d\n",
1785                     BDX_DRV_NAME, priv->ndev->name, priv->tx_level);
1786                 netif_wake_queue(priv->ndev);
1787         }
1788         spin_unlock(&priv->tx_lock);
1789 }
1790
1791 /* bdx_tx_free_skbs - frees all skbs from TXD fifo.
1792  * It gets called when OS stops this dev, eg upon "ifconfig down" or rmmod
1793  */
1794 static void bdx_tx_free_skbs(struct bdx_priv *priv)
1795 {
1796         struct txdb *db = &priv->txdb;
1797
1798         ENTER;
1799         while (db->rptr != db->wptr) {
1800                 if (likely(db->rptr->len))
1801                         pci_unmap_page(priv->pdev, db->rptr->addr.dma,
1802                                        db->rptr->len, PCI_DMA_TODEVICE);
1803                 else
1804                         dev_kfree_skb(db->rptr->addr.skb);
1805                 bdx_tx_db_inc_rptr(db);
1806         }
1807         RET();
1808 }
1809
1810 /* bdx_tx_free - frees all Tx resources */
1811 static void bdx_tx_free(struct bdx_priv *priv)
1812 {
1813         ENTER;
1814         bdx_tx_free_skbs(priv);
1815         bdx_fifo_free(priv, &priv->txd_fifo0.m);
1816         bdx_fifo_free(priv, &priv->txf_fifo0.m);
1817         bdx_tx_db_close(&priv->txdb);
1818 }
1819
1820 /* bdx_tx_push_desc - push descriptor to TxD fifo
1821  * @priv - NIC private structure
1822  * @data - desc's data
1823  * @size - desc's size
1824  *
1825  * Pushes desc to TxD fifo and overlaps it if needed.
1826  * NOTE: this func does not check for available space. this is responsibility
1827  *    of the caller. Neither does it check that data size is smaller than
1828  *    fifo size.
1829  */
1830 static void bdx_tx_push_desc(struct bdx_priv *priv, void *data, int size)
1831 {
1832         struct txd_fifo *f = &priv->txd_fifo0;
1833         int i = f->m.memsz - f->m.wptr;
1834
1835         if (size == 0)
1836                 return;
1837
1838         if (i > size) {
1839                 memcpy(f->m.va + f->m.wptr, data, size);
1840                 f->m.wptr += size;
1841         } else {
1842                 memcpy(f->m.va + f->m.wptr, data, i);
1843                 f->m.wptr = size - i;
1844                 memcpy(f->m.va, data + i, f->m.wptr);
1845         }
1846         WRITE_REG(priv, f->m.reg_WPTR, f->m.wptr & TXF_WPTR_WR_PTR);
1847 }
1848
1849 /* bdx_tx_push_desc_safe - push descriptor to TxD fifo in a safe way
1850  * @priv - NIC private structure
1851  * @data - desc's data
1852  * @size - desc's size
1853  *
1854  * NOTE: this func does check for available space and, if necessary, waits for
1855  *   NIC to read existing data before writing new one.
1856  */
1857 static void bdx_tx_push_desc_safe(struct bdx_priv *priv, void *data, int size)
1858 {
1859         int timer = 0;
1860         ENTER;
1861
1862         while (size > 0) {
1863                 /* we substruct 8 because when fifo is full rptr == wptr
1864                    which also means that fifo is empty, we can understand
1865                    the difference, but could hw do the same ??? :) */
1866                 int avail = bdx_tx_space(priv) - 8;
1867                 if (avail <= 0) {
1868                         if (timer++ > 300) {    /* prevent endless loop */
1869                                 DBG("timeout while writing desc to TxD fifo\n");
1870                                 break;
1871                         }
1872                         udelay(50);     /* give hw a chance to clean fifo */
1873                         continue;
1874                 }
1875                 avail = min(avail, size);
1876                 DBG("about to push  %d bytes starting %p size %d\n", avail,
1877                     data, size);
1878                 bdx_tx_push_desc(priv, data, avail);
1879                 size -= avail;
1880                 data += avail;
1881         }
1882         RET();
1883 }
1884
1885 static const struct net_device_ops bdx_netdev_ops = {
1886         .ndo_open               = bdx_open,
1887         .ndo_stop               = bdx_close,
1888         .ndo_start_xmit         = bdx_tx_transmit,
1889         .ndo_validate_addr      = eth_validate_addr,
1890         .ndo_do_ioctl           = bdx_ioctl,
1891         .ndo_set_multicast_list = bdx_setmulti,
1892         .ndo_get_stats          = bdx_get_stats,
1893         .ndo_change_mtu         = bdx_change_mtu,
1894         .ndo_set_mac_address    = bdx_set_mac,
1895         .ndo_vlan_rx_register   = bdx_vlan_rx_register,
1896         .ndo_vlan_rx_add_vid    = bdx_vlan_rx_add_vid,
1897         .ndo_vlan_rx_kill_vid   = bdx_vlan_rx_kill_vid,
1898 };
1899
1900 /**
1901  * bdx_probe - Device Initialization Routine
1902  * @pdev: PCI device information struct
1903  * @ent: entry in bdx_pci_tbl
1904  *
1905  * Returns 0 on success, negative on failure
1906  *
1907  * bdx_probe initializes an adapter identified by a pci_dev structure.
1908  * The OS initialization, configuring of the adapter private structure,
1909  * and a hardware reset occur.
1910  *
1911  * functions and their order used as explained in
1912  * /usr/src/linux/Documentation/DMA-{API,mapping}.txt
1913  *
1914  */
1915
1916 /* TBD: netif_msg should be checked and implemented. I disable it for now */
1917 static int __devinit
1918 bdx_probe(struct pci_dev *pdev, const struct pci_device_id *ent)
1919 {
1920         struct net_device *ndev;
1921         struct bdx_priv *priv;
1922         int err, pci_using_dac, port;
1923         unsigned long pciaddr;
1924         u32 regionSize;
1925         struct pci_nic *nic;
1926
1927         ENTER;
1928
1929         nic = vmalloc(sizeof(*nic));
1930         if (!nic)
1931                 RET(-ENOMEM);
1932
1933     /************** pci *****************/
1934         err = pci_enable_device(pdev);
1935         if (err)                        /* it triggers interrupt, dunno why. */
1936                 goto err_pci;           /* it's not a problem though */
1937
1938         if (!(err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) &&
1939             !(err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64)))) {
1940                 pci_using_dac = 1;
1941         } else {
1942                 if ((err = pci_set_dma_mask(pdev, DMA_BIT_MASK(32))) ||
1943                     (err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(32)))) {
1944                         pr_err("No usable DMA configuration, aborting\n");
1945                         goto err_dma;
1946                 }
1947                 pci_using_dac = 0;
1948         }
1949
1950         err = pci_request_regions(pdev, BDX_DRV_NAME);
1951         if (err)
1952                 goto err_dma;
1953
1954         pci_set_master(pdev);
1955
1956         pciaddr = pci_resource_start(pdev, 0);
1957         if (!pciaddr) {
1958                 err = -EIO;
1959                 pr_err("no MMIO resource\n");
1960                 goto err_out_res;
1961         }
1962         regionSize = pci_resource_len(pdev, 0);
1963         if (regionSize < BDX_REGS_SIZE) {
1964                 err = -EIO;
1965                 pr_err("MMIO resource (%x) too small\n", regionSize);
1966                 goto err_out_res;
1967         }
1968
1969         nic->regs = ioremap(pciaddr, regionSize);
1970         if (!nic->regs) {
1971                 err = -EIO;
1972                 pr_err("ioremap failed\n");
1973                 goto err_out_res;
1974         }
1975
1976         if (pdev->irq < 2) {
1977                 err = -EIO;
1978                 pr_err("invalid irq (%d)\n", pdev->irq);
1979                 goto err_out_iomap;
1980         }
1981         pci_set_drvdata(pdev, nic);
1982
1983         if (pdev->device == 0x3014)
1984                 nic->port_num = 2;
1985         else
1986                 nic->port_num = 1;
1987
1988         print_hw_id(pdev);
1989
1990         bdx_hw_reset_direct(nic->regs);
1991
1992         nic->irq_type = IRQ_INTX;
1993 #ifdef BDX_MSI
1994         if ((readl(nic->regs + FPGA_VER) & 0xFFF) >= 378) {
1995                 err = pci_enable_msi(pdev);
1996                 if (err)
1997                         pr_err("Can't eneble msi. error is %d\n", err);
1998                 else
1999                         nic->irq_type = IRQ_MSI;
2000         } else
2001                 DBG("HW does not support MSI\n");
2002 #endif
2003
2004     /************** netdev **************/
2005         for (port = 0; port < nic->port_num; port++) {
2006                 ndev = alloc_etherdev(sizeof(struct bdx_priv));
2007                 if (!ndev) {
2008                         err = -ENOMEM;
2009                         pr_err("alloc_etherdev failed\n");
2010                         goto err_out_iomap;
2011                 }
2012
2013                 ndev->netdev_ops = &bdx_netdev_ops;
2014                 ndev->tx_queue_len = BDX_NDEV_TXQ_LEN;
2015
2016                 bdx_ethtool_ops(ndev);  /* ethtool interface */
2017
2018                 /* these fields are used for info purposes only
2019                  * so we can have them same for all ports of the board */
2020                 ndev->if_port = port;
2021                 ndev->base_addr = pciaddr;
2022                 ndev->mem_start = pciaddr;
2023                 ndev->mem_end = pciaddr + regionSize;
2024                 ndev->irq = pdev->irq;
2025                 ndev->features = NETIF_F_IP_CSUM | NETIF_F_SG | NETIF_F_TSO
2026                     | NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX |
2027                     NETIF_F_HW_VLAN_FILTER
2028                     /*| NETIF_F_FRAGLIST */
2029                     ;
2030
2031                 if (pci_using_dac)
2032                         ndev->features |= NETIF_F_HIGHDMA;
2033
2034         /************** priv ****************/
2035                 priv = nic->priv[port] = netdev_priv(ndev);
2036
2037                 memset(priv, 0, sizeof(struct bdx_priv));
2038                 priv->pBdxRegs = nic->regs + port * 0x8000;
2039                 priv->port = port;
2040                 priv->pdev = pdev;
2041                 priv->ndev = ndev;
2042                 priv->nic = nic;
2043                 priv->msg_enable = BDX_DEF_MSG_ENABLE;
2044
2045                 netif_napi_add(ndev, &priv->napi, bdx_poll, 64);
2046
2047                 if ((readl(nic->regs + FPGA_VER) & 0xFFF) == 308) {
2048                         DBG("HW statistics not supported\n");
2049                         priv->stats_flag = 0;
2050                 } else {
2051                         priv->stats_flag = 1;
2052                 }
2053
2054                 /* Initialize fifo sizes. */
2055                 priv->txd_size = 2;
2056                 priv->txf_size = 2;
2057                 priv->rxd_size = 2;
2058                 priv->rxf_size = 3;
2059
2060                 /* Initialize the initial coalescing registers. */
2061                 priv->rdintcm = INT_REG_VAL(0x20, 1, 4, 12);
2062                 priv->tdintcm = INT_REG_VAL(0x20, 1, 0, 12);
2063
2064                 /* ndev->xmit_lock spinlock is not used.
2065                  * Private priv->tx_lock is used for synchronization
2066                  * between transmit and TX irq cleanup.  In addition
2067                  * set multicast list callback has to use priv->tx_lock.
2068                  */
2069 #ifdef BDX_LLTX
2070                 ndev->features |= NETIF_F_LLTX;
2071 #endif
2072                 spin_lock_init(&priv->tx_lock);
2073
2074                 /*bdx_hw_reset(priv); */
2075                 if (bdx_read_mac(priv)) {
2076                         pr_err("load MAC address failed\n");
2077                         goto err_out_iomap;
2078                 }
2079                 SET_NETDEV_DEV(ndev, &pdev->dev);
2080                 err = register_netdev(ndev);
2081                 if (err) {
2082                         pr_err("register_netdev failed\n");
2083                         goto err_out_free;
2084                 }
2085                 netif_carrier_off(ndev);
2086                 netif_stop_queue(ndev);
2087
2088                 print_eth_id(ndev);
2089         }
2090         RET(0);
2091
2092 err_out_free:
2093         free_netdev(ndev);
2094 err_out_iomap:
2095         iounmap(nic->regs);
2096 err_out_res:
2097         pci_release_regions(pdev);
2098 err_dma:
2099         pci_disable_device(pdev);
2100 err_pci:
2101         vfree(nic);
2102
2103         RET(err);
2104 }
2105
2106 /****************** Ethtool interface *********************/
2107 /* get strings for statistics counters */
2108 static const char
2109  bdx_stat_names[][ETH_GSTRING_LEN] = {
2110         "InUCast",              /* 0x7200 */
2111         "InMCast",              /* 0x7210 */
2112         "InBCast",              /* 0x7220 */
2113         "InPkts",               /* 0x7230 */
2114         "InErrors",             /* 0x7240 */
2115         "InDropped",            /* 0x7250 */
2116         "FrameTooLong",         /* 0x7260 */
2117         "FrameSequenceErrors",  /* 0x7270 */
2118         "InVLAN",               /* 0x7280 */
2119         "InDroppedDFE",         /* 0x7290 */
2120         "InDroppedIntFull",     /* 0x72A0 */
2121         "InFrameAlignErrors",   /* 0x72B0 */
2122
2123         /* 0x72C0-0x72E0 RSRV */
2124
2125         "OutUCast",             /* 0x72F0 */
2126         "OutMCast",             /* 0x7300 */
2127         "OutBCast",             /* 0x7310 */
2128         "OutPkts",              /* 0x7320 */
2129
2130         /* 0x7330-0x7360 RSRV */
2131
2132         "OutVLAN",              /* 0x7370 */
2133         "InUCastOctects",       /* 0x7380 */
2134         "OutUCastOctects",      /* 0x7390 */
2135
2136         /* 0x73A0-0x73B0 RSRV */
2137
2138         "InBCastOctects",       /* 0x73C0 */
2139         "OutBCastOctects",      /* 0x73D0 */
2140         "InOctects",            /* 0x73E0 */
2141         "OutOctects",           /* 0x73F0 */
2142 };
2143
2144 /*
2145  * bdx_get_settings - get device-specific settings
2146  * @netdev
2147  * @ecmd
2148  */
2149 static int bdx_get_settings(struct net_device *netdev, struct ethtool_cmd *ecmd)
2150 {
2151         u32 rdintcm;
2152         u32 tdintcm;
2153         struct bdx_priv *priv = netdev_priv(netdev);
2154
2155         rdintcm = priv->rdintcm;
2156         tdintcm = priv->tdintcm;
2157
2158         ecmd->supported = (SUPPORTED_10000baseT_Full | SUPPORTED_FIBRE);
2159         ecmd->advertising = (ADVERTISED_10000baseT_Full | ADVERTISED_FIBRE);
2160         ecmd->speed = SPEED_10000;
2161         ecmd->duplex = DUPLEX_FULL;
2162         ecmd->port = PORT_FIBRE;
2163         ecmd->transceiver = XCVR_EXTERNAL;      /* what does it mean? */
2164         ecmd->autoneg = AUTONEG_DISABLE;
2165
2166         /* PCK_TH measures in multiples of FIFO bytes
2167            We translate to packets */
2168         ecmd->maxtxpkt =
2169             ((GET_PCK_TH(tdintcm) * PCK_TH_MULT) / BDX_TXF_DESC_SZ);
2170         ecmd->maxrxpkt =
2171             ((GET_PCK_TH(rdintcm) * PCK_TH_MULT) / sizeof(struct rxf_desc));
2172
2173         return 0;
2174 }
2175
2176 /*
2177  * bdx_get_drvinfo - report driver information
2178  * @netdev
2179  * @drvinfo
2180  */
2181 static void
2182 bdx_get_drvinfo(struct net_device *netdev, struct ethtool_drvinfo *drvinfo)
2183 {
2184         struct bdx_priv *priv = netdev_priv(netdev);
2185
2186         strlcat(drvinfo->driver, BDX_DRV_NAME, sizeof(drvinfo->driver));
2187         strlcat(drvinfo->version, BDX_DRV_VERSION, sizeof(drvinfo->version));
2188         strlcat(drvinfo->fw_version, "N/A", sizeof(drvinfo->fw_version));
2189         strlcat(drvinfo->bus_info, pci_name(priv->pdev),
2190                 sizeof(drvinfo->bus_info));
2191
2192         drvinfo->n_stats = ((priv->stats_flag) ? ARRAY_SIZE(bdx_stat_names) : 0);
2193         drvinfo->testinfo_len = 0;
2194         drvinfo->regdump_len = 0;
2195         drvinfo->eedump_len = 0;
2196 }
2197
2198 /*
2199  * bdx_get_rx_csum - report whether receive checksums are turned on or off
2200  * @netdev
2201  */
2202 static u32 bdx_get_rx_csum(struct net_device *netdev)
2203 {
2204         return 1;               /* always on */
2205 }
2206
2207 /*
2208  * bdx_get_tx_csum - report whether transmit checksums are turned on or off
2209  * @netdev
2210  */
2211 static u32 bdx_get_tx_csum(struct net_device *netdev)
2212 {
2213         return (netdev->features & NETIF_F_IP_CSUM) != 0;
2214 }
2215
2216 /*
2217  * bdx_get_coalesce - get interrupt coalescing parameters
2218  * @netdev
2219  * @ecoal
2220  */
2221 static int
2222 bdx_get_coalesce(struct net_device *netdev, struct ethtool_coalesce *ecoal)
2223 {
2224         u32 rdintcm;
2225         u32 tdintcm;
2226         struct bdx_priv *priv = netdev_priv(netdev);
2227
2228         rdintcm = priv->rdintcm;
2229         tdintcm = priv->tdintcm;
2230
2231         /* PCK_TH measures in multiples of FIFO bytes
2232            We translate to packets */
2233         ecoal->rx_coalesce_usecs = GET_INT_COAL(rdintcm) * INT_COAL_MULT;
2234         ecoal->rx_max_coalesced_frames =
2235             ((GET_PCK_TH(rdintcm) * PCK_TH_MULT) / sizeof(struct rxf_desc));
2236
2237         ecoal->tx_coalesce_usecs = GET_INT_COAL(tdintcm) * INT_COAL_MULT;
2238         ecoal->tx_max_coalesced_frames =
2239             ((GET_PCK_TH(tdintcm) * PCK_TH_MULT) / BDX_TXF_DESC_SZ);
2240
2241         /* adaptive parameters ignored */
2242         return 0;
2243 }
2244
2245 /*
2246  * bdx_set_coalesce - set interrupt coalescing parameters
2247  * @netdev
2248  * @ecoal
2249  */
2250 static int
2251 bdx_set_coalesce(struct net_device *netdev, struct ethtool_coalesce *ecoal)
2252 {
2253         u32 rdintcm;
2254         u32 tdintcm;
2255         struct bdx_priv *priv = netdev_priv(netdev);
2256         int rx_coal;
2257         int tx_coal;
2258         int rx_max_coal;
2259         int tx_max_coal;
2260
2261         /* Check for valid input */
2262         rx_coal = ecoal->rx_coalesce_usecs / INT_COAL_MULT;
2263         tx_coal = ecoal->tx_coalesce_usecs / INT_COAL_MULT;
2264         rx_max_coal = ecoal->rx_max_coalesced_frames;
2265         tx_max_coal = ecoal->tx_max_coalesced_frames;
2266
2267         /* Translate from packets to multiples of FIFO bytes */
2268         rx_max_coal =
2269             (((rx_max_coal * sizeof(struct rxf_desc)) + PCK_TH_MULT - 1)
2270              / PCK_TH_MULT);
2271         tx_max_coal =
2272             (((tx_max_coal * BDX_TXF_DESC_SZ) + PCK_TH_MULT - 1)
2273              / PCK_TH_MULT);
2274
2275         if ((rx_coal > 0x7FFF) || (tx_coal > 0x7FFF) ||
2276             (rx_max_coal > 0xF) || (tx_max_coal > 0xF))
2277                 return -EINVAL;
2278
2279         rdintcm = INT_REG_VAL(rx_coal, GET_INT_COAL_RC(priv->rdintcm),
2280                               GET_RXF_TH(priv->rdintcm), rx_max_coal);
2281         tdintcm = INT_REG_VAL(tx_coal, GET_INT_COAL_RC(priv->tdintcm), 0,
2282                               tx_max_coal);
2283
2284         priv->rdintcm = rdintcm;
2285         priv->tdintcm = tdintcm;
2286
2287         WRITE_REG(priv, regRDINTCM0, rdintcm);
2288         WRITE_REG(priv, regTDINTCM0, tdintcm);
2289
2290         return 0;
2291 }
2292
2293 /* Convert RX fifo size to number of pending packets */
2294 static inline int bdx_rx_fifo_size_to_packets(int rx_size)
2295 {
2296         return (FIFO_SIZE * (1 << rx_size)) / sizeof(struct rxf_desc);
2297 }
2298
2299 /* Convert TX fifo size to number of pending packets */
2300 static inline int bdx_tx_fifo_size_to_packets(int tx_size)
2301 {
2302         return (FIFO_SIZE * (1 << tx_size)) / BDX_TXF_DESC_SZ;
2303 }
2304
2305 /*
2306  * bdx_get_ringparam - report ring sizes
2307  * @netdev
2308  * @ring
2309  */
2310 static void
2311 bdx_get_ringparam(struct net_device *netdev, struct ethtool_ringparam *ring)
2312 {
2313         struct bdx_priv *priv = netdev_priv(netdev);
2314
2315         /*max_pending - the maximum-sized FIFO we allow */
2316         ring->rx_max_pending = bdx_rx_fifo_size_to_packets(3);
2317         ring->tx_max_pending = bdx_tx_fifo_size_to_packets(3);
2318         ring->rx_pending = bdx_rx_fifo_size_to_packets(priv->rxf_size);
2319         ring->tx_pending = bdx_tx_fifo_size_to_packets(priv->txd_size);
2320 }
2321
2322 /*
2323  * bdx_set_ringparam - set ring sizes
2324  * @netdev
2325  * @ring
2326  */
2327 static int
2328 bdx_set_ringparam(struct net_device *netdev, struct ethtool_ringparam *ring)
2329 {
2330         struct bdx_priv *priv = netdev_priv(netdev);
2331         int rx_size = 0;
2332         int tx_size = 0;
2333
2334         for (; rx_size < 4; rx_size++) {
2335                 if (bdx_rx_fifo_size_to_packets(rx_size) >= ring->rx_pending)
2336                         break;
2337         }
2338         if (rx_size == 4)
2339                 rx_size = 3;
2340
2341         for (; tx_size < 4; tx_size++) {
2342                 if (bdx_tx_fifo_size_to_packets(tx_size) >= ring->tx_pending)
2343                         break;
2344         }
2345         if (tx_size == 4)
2346                 tx_size = 3;
2347
2348         /*Is there anything to do? */
2349         if ((rx_size == priv->rxf_size) &&
2350             (tx_size == priv->txd_size))
2351                 return 0;
2352
2353         priv->rxf_size = rx_size;
2354         if (rx_size > 1)
2355                 priv->rxd_size = rx_size - 1;
2356         else
2357                 priv->rxd_size = rx_size;
2358
2359         priv->txf_size = priv->txd_size = tx_size;
2360
2361         if (netif_running(netdev)) {
2362                 bdx_close(netdev);
2363                 bdx_open(netdev);
2364         }
2365         return 0;
2366 }
2367
2368 /*
2369  * bdx_get_strings - return a set of strings that describe the requested objects
2370  * @netdev
2371  * @data
2372  */
2373 static void bdx_get_strings(struct net_device *netdev, u32 stringset, u8 *data)
2374 {
2375         switch (stringset) {
2376         case ETH_SS_STATS:
2377                 memcpy(data, *bdx_stat_names, sizeof(bdx_stat_names));
2378                 break;
2379         }
2380 }
2381
2382 /*
2383  * bdx_get_sset_count - return number of statistics or tests
2384  * @netdev
2385  */
2386 static int bdx_get_sset_count(struct net_device *netdev, int stringset)
2387 {
2388         struct bdx_priv *priv = netdev_priv(netdev);
2389
2390         switch (stringset) {
2391         case ETH_SS_STATS:
2392                 BDX_ASSERT(ARRAY_SIZE(bdx_stat_names)
2393                            != sizeof(struct bdx_stats) / sizeof(u64));
2394                 return (priv->stats_flag) ? ARRAY_SIZE(bdx_stat_names)  : 0;
2395         }
2396
2397         return -EINVAL;
2398 }
2399
2400 /*
2401  * bdx_get_ethtool_stats - return device's hardware L2 statistics
2402  * @netdev
2403  * @stats
2404  * @data
2405  */
2406 static void bdx_get_ethtool_stats(struct net_device *netdev,
2407                                   struct ethtool_stats *stats, u64 *data)
2408 {
2409         struct bdx_priv *priv = netdev_priv(netdev);
2410
2411         if (priv->stats_flag) {
2412
2413                 /* Update stats from HW */
2414                 bdx_update_stats(priv);
2415
2416                 /* Copy data to user buffer */
2417                 memcpy(data, &priv->hw_stats, sizeof(priv->hw_stats));
2418         }
2419 }
2420
2421 /*
2422  * bdx_ethtool_ops - ethtool interface implementation
2423  * @netdev
2424  */
2425 static void bdx_ethtool_ops(struct net_device *netdev)
2426 {
2427         static const struct ethtool_ops bdx_ethtool_ops = {
2428                 .get_settings = bdx_get_settings,
2429                 .get_drvinfo = bdx_get_drvinfo,
2430                 .get_link = ethtool_op_get_link,
2431                 .get_coalesce = bdx_get_coalesce,
2432                 .set_coalesce = bdx_set_coalesce,
2433                 .get_ringparam = bdx_get_ringparam,
2434                 .set_ringparam = bdx_set_ringparam,
2435                 .get_rx_csum = bdx_get_rx_csum,
2436                 .get_tx_csum = bdx_get_tx_csum,
2437                 .get_sg = ethtool_op_get_sg,
2438                 .get_tso = ethtool_op_get_tso,
2439                 .get_strings = bdx_get_strings,
2440                 .get_sset_count = bdx_get_sset_count,
2441                 .get_ethtool_stats = bdx_get_ethtool_stats,
2442         };
2443
2444         SET_ETHTOOL_OPS(netdev, &bdx_ethtool_ops);
2445 }
2446
2447 /**
2448  * bdx_remove - Device Removal Routine
2449  * @pdev: PCI device information struct
2450  *
2451  * bdx_remove is called by the PCI subsystem to alert the driver
2452  * that it should release a PCI device.  The could be caused by a
2453  * Hot-Plug event, or because the driver is going to be removed from
2454  * memory.
2455  **/
2456 static void __devexit bdx_remove(struct pci_dev *pdev)
2457 {
2458         struct pci_nic *nic = pci_get_drvdata(pdev);
2459         struct net_device *ndev;
2460         int port;
2461
2462         for (port = 0; port < nic->port_num; port++) {
2463                 ndev = nic->priv[port]->ndev;
2464                 unregister_netdev(ndev);
2465                 free_netdev(ndev);
2466         }
2467
2468         /*bdx_hw_reset_direct(nic->regs); */
2469 #ifdef BDX_MSI
2470         if (nic->irq_type == IRQ_MSI)
2471                 pci_disable_msi(pdev);
2472 #endif
2473
2474         iounmap(nic->regs);
2475         pci_release_regions(pdev);
2476         pci_disable_device(pdev);
2477         pci_set_drvdata(pdev, NULL);
2478         vfree(nic);
2479
2480         RET();
2481 }
2482
2483 static struct pci_driver bdx_pci_driver = {
2484         .name = BDX_DRV_NAME,
2485         .id_table = bdx_pci_tbl,
2486         .probe = bdx_probe,
2487         .remove = __devexit_p(bdx_remove),
2488 };
2489
2490 /*
2491  * print_driver_id - print parameters of the driver build
2492  */
2493 static void __init print_driver_id(void)
2494 {
2495         pr_info("%s, %s\n", BDX_DRV_DESC, BDX_DRV_VERSION);
2496         pr_info("Options: hw_csum %s\n", BDX_MSI_STRING);
2497 }
2498
2499 static int __init bdx_module_init(void)
2500 {
2501         ENTER;
2502         init_txd_sizes();
2503         print_driver_id();
2504         RET(pci_register_driver(&bdx_pci_driver));
2505 }
2506
2507 module_init(bdx_module_init);
2508
2509 static void __exit bdx_module_exit(void)
2510 {
2511         ENTER;
2512         pci_unregister_driver(&bdx_pci_driver);
2513         RET();
2514 }
2515
2516 module_exit(bdx_module_exit);
2517
2518 MODULE_LICENSE("GPL");
2519 MODULE_AUTHOR(DRIVER_AUTHOR);
2520 MODULE_DESCRIPTION(BDX_DRV_DESC);
2521 MODULE_FIRMWARE("tehuti/firmware.bin");