dma-mapping: replace all DMA_64BIT_MASK macro with DMA_BIT_MASK(64)
[linux-2.6.git] / drivers / net / tehuti.c
1 /*
2  * Tehuti Networks(R) Network Driver
3  * ethtool interface implementation
4  * Copyright (C) 2007 Tehuti Networks Ltd. All rights reserved
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  */
11
12 /*
13  * RX HW/SW interaction overview
14  * ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
15  * There are 2 types of RX communication channels betwean driver and NIC.
16  * 1) RX Free Fifo - RXF - holds descriptors of empty buffers to accept incoming
17  * traffic. This Fifo is filled by SW and is readen by HW. Each descriptor holds
18  * info about buffer's location, size and ID. An ID field is used to identify a
19  * buffer when it's returned with data via RXD Fifo (see below)
20  * 2) RX Data Fifo - RXD - holds descriptors of full buffers. This Fifo is
21  * filled by HW and is readen by SW. Each descriptor holds status and ID.
22  * HW pops descriptor from RXF Fifo, stores ID, fills buffer with incoming data,
23  * via dma moves it into host memory, builds new RXD descriptor with same ID,
24  * pushes it into RXD Fifo and raises interrupt to indicate new RX data.
25  *
26  * Current NIC configuration (registers + firmware) makes NIC use 2 RXF Fifos.
27  * One holds 1.5K packets and another - 26K packets. Depending on incoming
28  * packet size, HW desides on a RXF Fifo to pop buffer from. When packet is
29  * filled with data, HW builds new RXD descriptor for it and push it into single
30  * RXD Fifo.
31  *
32  * RX SW Data Structures
33  * ~~~~~~~~~~~~~~~~~~~~~
34  * skb db - used to keep track of all skbs owned by SW and their dma addresses.
35  * For RX case, ownership lasts from allocating new empty skb for RXF until
36  * accepting full skb from RXD and passing it to OS. Each RXF Fifo has its own
37  * skb db. Implemented as array with bitmask.
38  * fifo - keeps info about fifo's size and location, relevant HW registers,
39  * usage and skb db. Each RXD and RXF Fifo has its own fifo structure.
40  * Implemented as simple struct.
41  *
42  * RX SW Execution Flow
43  * ~~~~~~~~~~~~~~~~~~~~
44  * Upon initialization (ifconfig up) driver creates RX fifos and initializes
45  * relevant registers. At the end of init phase, driver enables interrupts.
46  * NIC sees that there is no RXF buffers and raises
47  * RD_INTR interrupt, isr fills skbs and Rx begins.
48  * Driver has two receive operation modes:
49  *    NAPI - interrupt-driven mixed with polling
50  *    interrupt-driven only
51  *
52  * Interrupt-driven only flow is following. When buffer is ready, HW raises
53  * interrupt and isr is called. isr collects all available packets
54  * (bdx_rx_receive), refills skbs (bdx_rx_alloc_skbs) and exit.
55
56  * Rx buffer allocation note
57  * ~~~~~~~~~~~~~~~~~~~~~~~~~
58  * Driver cares to feed such amount of RxF descriptors that respective amount of
59  * RxD descriptors can not fill entire RxD fifo. The main reason is lack of
60  * overflow check in Bordeaux for RxD fifo free/used size.
61  * FIXME: this is NOT fully implemented, more work should be done
62  *
63  */
64
65 #include "tehuti.h"
66
67 static struct pci_device_id __devinitdata bdx_pci_tbl[] = {
68         {0x1FC9, 0x3009, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
69         {0x1FC9, 0x3010, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
70         {0x1FC9, 0x3014, PCI_ANY_ID, PCI_ANY_ID, 0, 0, 0},
71         {0}
72 };
73
74 MODULE_DEVICE_TABLE(pci, bdx_pci_tbl);
75
76 /* Definitions needed by ISR or NAPI functions */
77 static void bdx_rx_alloc_skbs(struct bdx_priv *priv, struct rxf_fifo *f);
78 static void bdx_tx_cleanup(struct bdx_priv *priv);
79 static int bdx_rx_receive(struct bdx_priv *priv, struct rxd_fifo *f, int budget);
80
81 /* Definitions needed by FW loading */
82 static void bdx_tx_push_desc_safe(struct bdx_priv *priv, void *data, int size);
83
84 /* Definitions needed by hw_start */
85 static int bdx_tx_init(struct bdx_priv *priv);
86 static int bdx_rx_init(struct bdx_priv *priv);
87
88 /* Definitions needed by bdx_close */
89 static void bdx_rx_free(struct bdx_priv *priv);
90 static void bdx_tx_free(struct bdx_priv *priv);
91
92 /* Definitions needed by bdx_probe */
93 static void bdx_ethtool_ops(struct net_device *netdev);
94
95 /*************************************************************************
96  *    Print Info                                                         *
97  *************************************************************************/
98
99 static void print_hw_id(struct pci_dev *pdev)
100 {
101         struct pci_nic *nic = pci_get_drvdata(pdev);
102         u16 pci_link_status = 0;
103         u16 pci_ctrl = 0;
104
105         pci_read_config_word(pdev, PCI_LINK_STATUS_REG, &pci_link_status);
106         pci_read_config_word(pdev, PCI_DEV_CTRL_REG, &pci_ctrl);
107
108         printk(KERN_INFO "tehuti: %s%s\n", BDX_NIC_NAME,
109                nic->port_num == 1 ? "" : ", 2-Port");
110         printk(KERN_INFO
111                "tehuti: srom 0x%x fpga %d build %u lane# %d"
112                " max_pl 0x%x mrrs 0x%x\n",
113                readl(nic->regs + SROM_VER), readl(nic->regs + FPGA_VER) & 0xFFF,
114                readl(nic->regs + FPGA_SEED),
115                GET_LINK_STATUS_LANES(pci_link_status),
116                GET_DEV_CTRL_MAXPL(pci_ctrl), GET_DEV_CTRL_MRRS(pci_ctrl));
117 }
118
119 static void print_fw_id(struct pci_nic *nic)
120 {
121         printk(KERN_INFO "tehuti: fw 0x%x\n", readl(nic->regs + FW_VER));
122 }
123
124 static void print_eth_id(struct net_device *ndev)
125 {
126         printk(KERN_INFO "%s: %s, Port %c\n", ndev->name, BDX_NIC_NAME,
127                (ndev->if_port == 0) ? 'A' : 'B');
128
129 }
130
131 /*************************************************************************
132  *    Code                                                               *
133  *************************************************************************/
134
135 #define bdx_enable_interrupts(priv)     \
136         do { WRITE_REG(priv, regIMR, IR_RUN); } while (0)
137 #define bdx_disable_interrupts(priv)    \
138         do { WRITE_REG(priv, regIMR, 0); } while (0)
139
140 /* bdx_fifo_init
141  * create TX/RX descriptor fifo for host-NIC communication.
142  * 1K extra space is allocated at the end of the fifo to simplify
143  * processing of descriptors that wraps around fifo's end
144  * @priv - NIC private structure
145  * @f - fifo to initialize
146  * @fsz_type - fifo size type: 0-4KB, 1-8KB, 2-16KB, 3-32KB
147  * @reg_XXX - offsets of registers relative to base address
148  *
149  * Returns 0 on success, negative value on failure
150  *
151  */
152 static int
153 bdx_fifo_init(struct bdx_priv *priv, struct fifo *f, int fsz_type,
154               u16 reg_CFG0, u16 reg_CFG1, u16 reg_RPTR, u16 reg_WPTR)
155 {
156         u16 memsz = FIFO_SIZE * (1 << fsz_type);
157
158         memset(f, 0, sizeof(struct fifo));
159         /* pci_alloc_consistent gives us 4k-aligned memory */
160         f->va = pci_alloc_consistent(priv->pdev,
161                                      memsz + FIFO_EXTRA_SPACE, &f->da);
162         if (!f->va) {
163                 ERR("pci_alloc_consistent failed\n");
164                 RET(-ENOMEM);
165         }
166         f->reg_CFG0 = reg_CFG0;
167         f->reg_CFG1 = reg_CFG1;
168         f->reg_RPTR = reg_RPTR;
169         f->reg_WPTR = reg_WPTR;
170         f->rptr = 0;
171         f->wptr = 0;
172         f->memsz = memsz;
173         f->size_mask = memsz - 1;
174         WRITE_REG(priv, reg_CFG0, (u32) ((f->da & TX_RX_CFG0_BASE) | fsz_type));
175         WRITE_REG(priv, reg_CFG1, H32_64(f->da));
176
177         RET(0);
178 }
179
180 /* bdx_fifo_free - free all resources used by fifo
181  * @priv - NIC private structure
182  * @f - fifo to release
183  */
184 static void bdx_fifo_free(struct bdx_priv *priv, struct fifo *f)
185 {
186         ENTER;
187         if (f->va) {
188                 pci_free_consistent(priv->pdev,
189                                     f->memsz + FIFO_EXTRA_SPACE, f->va, f->da);
190                 f->va = NULL;
191         }
192         RET();
193 }
194
195 /*
196  * bdx_link_changed - notifies OS about hw link state.
197  * @bdx_priv - hw adapter structure
198  */
199 static void bdx_link_changed(struct bdx_priv *priv)
200 {
201         u32 link = READ_REG(priv, regMAC_LNK_STAT) & MAC_LINK_STAT;
202
203         if (!link) {
204                 if (netif_carrier_ok(priv->ndev)) {
205                         netif_stop_queue(priv->ndev);
206                         netif_carrier_off(priv->ndev);
207                         ERR("%s: Link Down\n", priv->ndev->name);
208                 }
209         } else {
210                 if (!netif_carrier_ok(priv->ndev)) {
211                         netif_wake_queue(priv->ndev);
212                         netif_carrier_on(priv->ndev);
213                         ERR("%s: Link Up\n", priv->ndev->name);
214                 }
215         }
216 }
217
218 static void bdx_isr_extra(struct bdx_priv *priv, u32 isr)
219 {
220         if (isr & IR_RX_FREE_0) {
221                 bdx_rx_alloc_skbs(priv, &priv->rxf_fifo0);
222                 DBG("RX_FREE_0\n");
223         }
224
225         if (isr & IR_LNKCHG0)
226                 bdx_link_changed(priv);
227
228         if (isr & IR_PCIE_LINK)
229                 ERR("%s: PCI-E Link Fault\n", priv->ndev->name);
230
231         if (isr & IR_PCIE_TOUT)
232                 ERR("%s: PCI-E Time Out\n", priv->ndev->name);
233
234 }
235
236 /* bdx_isr - Interrupt Service Routine for Bordeaux NIC
237  * @irq - interrupt number
238  * @ndev - network device
239  * @regs - CPU registers
240  *
241  * Return IRQ_NONE if it was not our interrupt, IRQ_HANDLED - otherwise
242  *
243  * It reads ISR register to know interrupt reasons, and proceed them one by one.
244  * Reasons of interest are:
245  *    RX_DESC - new packet has arrived and RXD fifo holds its descriptor
246  *    RX_FREE - number of free Rx buffers in RXF fifo gets low
247  *    TX_FREE - packet was transmited and RXF fifo holds its descriptor
248  */
249
250 static irqreturn_t bdx_isr_napi(int irq, void *dev)
251 {
252         struct net_device *ndev = dev;
253         struct bdx_priv *priv = netdev_priv(ndev);
254         u32 isr;
255
256         ENTER;
257         isr = (READ_REG(priv, regISR) & IR_RUN);
258         if (unlikely(!isr)) {
259                 bdx_enable_interrupts(priv);
260                 return IRQ_NONE;        /* Not our interrupt */
261         }
262
263         if (isr & IR_EXTRA)
264                 bdx_isr_extra(priv, isr);
265
266         if (isr & (IR_RX_DESC_0 | IR_TX_FREE_0)) {
267                 if (likely(napi_schedule_prep(&priv->napi))) {
268                         __napi_schedule(&priv->napi);
269                         RET(IRQ_HANDLED);
270                 } else {
271                         /* NOTE: we get here if intr has slipped into window
272                          * between these lines in bdx_poll:
273                          *    bdx_enable_interrupts(priv);
274                          *    return 0;
275                          * currently intrs are disabled (since we read ISR),
276                          * and we have failed to register next poll.
277                          * so we read the regs to trigger chip
278                          * and allow further interupts. */
279                         READ_REG(priv, regTXF_WPTR_0);
280                         READ_REG(priv, regRXD_WPTR_0);
281                 }
282         }
283
284         bdx_enable_interrupts(priv);
285         RET(IRQ_HANDLED);
286 }
287
288 static int bdx_poll(struct napi_struct *napi, int budget)
289 {
290         struct bdx_priv *priv = container_of(napi, struct bdx_priv, napi);
291         int work_done;
292
293         ENTER;
294         bdx_tx_cleanup(priv);
295         work_done = bdx_rx_receive(priv, &priv->rxd_fifo0, budget);
296         if ((work_done < budget) ||
297             (priv->napi_stop++ >= 30)) {
298                 DBG("rx poll is done. backing to isr-driven\n");
299
300                 /* from time to time we exit to let NAPI layer release
301                  * device lock and allow waiting tasks (eg rmmod) to advance) */
302                 priv->napi_stop = 0;
303
304                 napi_complete(napi);
305                 bdx_enable_interrupts(priv);
306         }
307         return work_done;
308 }
309
310 /* bdx_fw_load - loads firmware to NIC
311  * @priv - NIC private structure
312  * Firmware is loaded via TXD fifo, so it must be initialized first.
313  * Firware must be loaded once per NIC not per PCI device provided by NIC (NIC
314  * can have few of them). So all drivers use semaphore register to choose one
315  * that will actually load FW to NIC.
316  */
317
318 static int bdx_fw_load(struct bdx_priv *priv)
319 {
320         const struct firmware *fw = NULL;
321         int master, i;
322         int rc;
323
324         ENTER;
325         master = READ_REG(priv, regINIT_SEMAPHORE);
326         if (!READ_REG(priv, regINIT_STATUS) && master) {
327                 rc = request_firmware(&fw, "tehuti/firmware.bin", &priv->pdev->dev);
328                 if (rc)
329                         goto out;
330                 bdx_tx_push_desc_safe(priv, (char *)fw->data, fw->size);
331                 mdelay(100);
332         }
333         for (i = 0; i < 200; i++) {
334                 if (READ_REG(priv, regINIT_STATUS)) {
335                         rc = 0;
336                         goto out;
337                 }
338                 mdelay(2);
339         }
340         rc = -EIO;
341 out:
342         if (master)
343                 WRITE_REG(priv, regINIT_SEMAPHORE, 1);
344         if (fw)
345                 release_firmware(fw);
346
347         if (rc) {
348                 ERR("%s: firmware loading failed\n", priv->ndev->name);
349                 if (rc == -EIO)
350                         DBG("VPC = 0x%x VIC = 0x%x INIT_STATUS = 0x%x i=%d\n",
351                             READ_REG(priv, regVPC),
352                             READ_REG(priv, regVIC),
353                             READ_REG(priv, regINIT_STATUS), i);
354                 RET(rc);
355         } else {
356                 DBG("%s: firmware loading success\n", priv->ndev->name);
357                 RET(0);
358         }
359 }
360
361 static void bdx_restore_mac(struct net_device *ndev, struct bdx_priv *priv)
362 {
363         u32 val;
364
365         ENTER;
366         DBG("mac0=%x mac1=%x mac2=%x\n",
367             READ_REG(priv, regUNC_MAC0_A),
368             READ_REG(priv, regUNC_MAC1_A), READ_REG(priv, regUNC_MAC2_A));
369
370         val = (ndev->dev_addr[0] << 8) | (ndev->dev_addr[1]);
371         WRITE_REG(priv, regUNC_MAC2_A, val);
372         val = (ndev->dev_addr[2] << 8) | (ndev->dev_addr[3]);
373         WRITE_REG(priv, regUNC_MAC1_A, val);
374         val = (ndev->dev_addr[4] << 8) | (ndev->dev_addr[5]);
375         WRITE_REG(priv, regUNC_MAC0_A, val);
376
377         DBG("mac0=%x mac1=%x mac2=%x\n",
378             READ_REG(priv, regUNC_MAC0_A),
379             READ_REG(priv, regUNC_MAC1_A), READ_REG(priv, regUNC_MAC2_A));
380         RET();
381 }
382
383 /* bdx_hw_start - inits registers and starts HW's Rx and Tx engines
384  * @priv - NIC private structure
385  */
386 static int bdx_hw_start(struct bdx_priv *priv)
387 {
388         int rc = -EIO;
389         struct net_device *ndev = priv->ndev;
390
391         ENTER;
392         bdx_link_changed(priv);
393
394         /* 10G overall max length (vlan, eth&ip header, ip payload, crc) */
395         WRITE_REG(priv, regFRM_LENGTH, 0X3FE0);
396         WRITE_REG(priv, regPAUSE_QUANT, 0x96);
397         WRITE_REG(priv, regRX_FIFO_SECTION, 0x800010);
398         WRITE_REG(priv, regTX_FIFO_SECTION, 0xE00010);
399         WRITE_REG(priv, regRX_FULLNESS, 0);
400         WRITE_REG(priv, regTX_FULLNESS, 0);
401         WRITE_REG(priv, regCTRLST,
402                   regCTRLST_BASE | regCTRLST_RX_ENA | regCTRLST_TX_ENA);
403
404         WRITE_REG(priv, regVGLB, 0);
405         WRITE_REG(priv, regMAX_FRAME_A,
406                   priv->rxf_fifo0.m.pktsz & MAX_FRAME_AB_VAL);
407
408         DBG("RDINTCM=%08x\n", priv->rdintcm);   /*NOTE: test script uses this */
409         WRITE_REG(priv, regRDINTCM0, priv->rdintcm);
410         WRITE_REG(priv, regRDINTCM2, 0);        /*cpu_to_le32(rcm.val)); */
411
412         DBG("TDINTCM=%08x\n", priv->tdintcm);   /*NOTE: test script uses this */
413         WRITE_REG(priv, regTDINTCM0, priv->tdintcm);    /* old val = 0x300064 */
414
415         /* Enable timer interrupt once in 2 secs. */
416         /*WRITE_REG(priv, regGTMR0, ((GTMR_SEC * 2) & GTMR_DATA)); */
417         bdx_restore_mac(priv->ndev, priv);
418
419         WRITE_REG(priv, regGMAC_RXF_A, GMAC_RX_FILTER_OSEN |
420                   GMAC_RX_FILTER_AM | GMAC_RX_FILTER_AB);
421
422 #define BDX_IRQ_TYPE    ((priv->nic->irq_type == IRQ_MSI)?0:IRQF_SHARED)
423         if ((rc = request_irq(priv->pdev->irq, &bdx_isr_napi, BDX_IRQ_TYPE,
424                          ndev->name, ndev)))
425                 goto err_irq;
426         bdx_enable_interrupts(priv);
427
428         RET(0);
429
430 err_irq:
431         RET(rc);
432 }
433
434 static void bdx_hw_stop(struct bdx_priv *priv)
435 {
436         ENTER;
437         bdx_disable_interrupts(priv);
438         free_irq(priv->pdev->irq, priv->ndev);
439
440         netif_carrier_off(priv->ndev);
441         netif_stop_queue(priv->ndev);
442
443         RET();
444 }
445
446 static int bdx_hw_reset_direct(void __iomem *regs)
447 {
448         u32 val, i;
449         ENTER;
450
451         /* reset sequences: read, write 1, read, write 0 */
452         val = readl(regs + regCLKPLL);
453         writel((val | CLKPLL_SFTRST) + 0x8, regs + regCLKPLL);
454         udelay(50);
455         val = readl(regs + regCLKPLL);
456         writel(val & ~CLKPLL_SFTRST, regs + regCLKPLL);
457
458         /* check that the PLLs are locked and reset ended */
459         for (i = 0; i < 70; i++, mdelay(10))
460                 if ((readl(regs + regCLKPLL) & CLKPLL_LKD) == CLKPLL_LKD) {
461                         /* do any PCI-E read transaction */
462                         readl(regs + regRXD_CFG0_0);
463                         return 0;
464                 }
465         ERR("tehuti: HW reset failed\n");
466         return 1;               /* failure */
467 }
468
469 static int bdx_hw_reset(struct bdx_priv *priv)
470 {
471         u32 val, i;
472         ENTER;
473
474         if (priv->port == 0) {
475                 /* reset sequences: read, write 1, read, write 0 */
476                 val = READ_REG(priv, regCLKPLL);
477                 WRITE_REG(priv, regCLKPLL, (val | CLKPLL_SFTRST) + 0x8);
478                 udelay(50);
479                 val = READ_REG(priv, regCLKPLL);
480                 WRITE_REG(priv, regCLKPLL, val & ~CLKPLL_SFTRST);
481         }
482         /* check that the PLLs are locked and reset ended */
483         for (i = 0; i < 70; i++, mdelay(10))
484                 if ((READ_REG(priv, regCLKPLL) & CLKPLL_LKD) == CLKPLL_LKD) {
485                         /* do any PCI-E read transaction */
486                         READ_REG(priv, regRXD_CFG0_0);
487                         return 0;
488                 }
489         ERR("tehuti: HW reset failed\n");
490         return 1;               /* failure */
491 }
492
493 static int bdx_sw_reset(struct bdx_priv *priv)
494 {
495         int i;
496
497         ENTER;
498         /* 1. load MAC (obsolete) */
499         /* 2. disable Rx (and Tx) */
500         WRITE_REG(priv, regGMAC_RXF_A, 0);
501         mdelay(100);
502         /* 3. disable port */
503         WRITE_REG(priv, regDIS_PORT, 1);
504         /* 4. disable queue */
505         WRITE_REG(priv, regDIS_QU, 1);
506         /* 5. wait until hw is disabled */
507         for (i = 0; i < 50; i++) {
508                 if (READ_REG(priv, regRST_PORT) & 1)
509                         break;
510                 mdelay(10);
511         }
512         if (i == 50)
513                 ERR("%s: SW reset timeout. continuing anyway\n",
514                     priv->ndev->name);
515
516         /* 6. disable intrs */
517         WRITE_REG(priv, regRDINTCM0, 0);
518         WRITE_REG(priv, regTDINTCM0, 0);
519         WRITE_REG(priv, regIMR, 0);
520         READ_REG(priv, regISR);
521
522         /* 7. reset queue */
523         WRITE_REG(priv, regRST_QU, 1);
524         /* 8. reset port */
525         WRITE_REG(priv, regRST_PORT, 1);
526         /* 9. zero all read and write pointers */
527         for (i = regTXD_WPTR_0; i <= regTXF_RPTR_3; i += 0x10)
528                 DBG("%x = %x\n", i, READ_REG(priv, i) & TXF_WPTR_WR_PTR);
529         for (i = regTXD_WPTR_0; i <= regTXF_RPTR_3; i += 0x10)
530                 WRITE_REG(priv, i, 0);
531         /* 10. unseet port disable */
532         WRITE_REG(priv, regDIS_PORT, 0);
533         /* 11. unset queue disable */
534         WRITE_REG(priv, regDIS_QU, 0);
535         /* 12. unset queue reset */
536         WRITE_REG(priv, regRST_QU, 0);
537         /* 13. unset port reset */
538         WRITE_REG(priv, regRST_PORT, 0);
539         /* 14. enable Rx */
540         /* skiped. will be done later */
541         /* 15. save MAC (obsolete) */
542         for (i = regTXD_WPTR_0; i <= regTXF_RPTR_3; i += 0x10)
543                 DBG("%x = %x\n", i, READ_REG(priv, i) & TXF_WPTR_WR_PTR);
544
545         RET(0);
546 }
547
548 /* bdx_reset - performs right type of reset depending on hw type */
549 static int bdx_reset(struct bdx_priv *priv)
550 {
551         ENTER;
552         RET((priv->pdev->device == 0x3009)
553             ? bdx_hw_reset(priv)
554             : bdx_sw_reset(priv));
555 }
556
557 /**
558  * bdx_close - Disables a network interface
559  * @netdev: network interface device structure
560  *
561  * Returns 0, this is not allowed to fail
562  *
563  * The close entry point is called when an interface is de-activated
564  * by the OS.  The hardware is still under the drivers control, but
565  * needs to be disabled.  A global MAC reset is issued to stop the
566  * hardware, and all transmit and receive resources are freed.
567  **/
568 static int bdx_close(struct net_device *ndev)
569 {
570         struct bdx_priv *priv = NULL;
571
572         ENTER;
573         priv = netdev_priv(ndev);
574
575         napi_disable(&priv->napi);
576
577         bdx_reset(priv);
578         bdx_hw_stop(priv);
579         bdx_rx_free(priv);
580         bdx_tx_free(priv);
581         RET(0);
582 }
583
584 /**
585  * bdx_open - Called when a network interface is made active
586  * @netdev: network interface device structure
587  *
588  * Returns 0 on success, negative value on failure
589  *
590  * The open entry point is called when a network interface is made
591  * active by the system (IFF_UP).  At this point all resources needed
592  * for transmit and receive operations are allocated, the interrupt
593  * handler is registered with the OS, the watchdog timer is started,
594  * and the stack is notified that the interface is ready.
595  **/
596 static int bdx_open(struct net_device *ndev)
597 {
598         struct bdx_priv *priv;
599         int rc;
600
601         ENTER;
602         priv = netdev_priv(ndev);
603         bdx_reset(priv);
604         if (netif_running(ndev))
605                 netif_stop_queue(priv->ndev);
606
607         if ((rc = bdx_tx_init(priv)))
608                 goto err;
609
610         if ((rc = bdx_rx_init(priv)))
611                 goto err;
612
613         if ((rc = bdx_fw_load(priv)))
614                 goto err;
615
616         bdx_rx_alloc_skbs(priv, &priv->rxf_fifo0);
617
618         if ((rc = bdx_hw_start(priv)))
619                 goto err;
620
621         napi_enable(&priv->napi);
622
623         print_fw_id(priv->nic);
624
625         RET(0);
626
627 err:
628         bdx_close(ndev);
629         RET(rc);
630 }
631
632 static int bdx_range_check(struct bdx_priv *priv, u32 offset)
633 {
634         return (offset > (u32) (BDX_REGS_SIZE / priv->nic->port_num)) ?
635                 -EINVAL : 0;
636 }
637
638 static int bdx_ioctl_priv(struct net_device *ndev, struct ifreq *ifr, int cmd)
639 {
640         struct bdx_priv *priv = netdev_priv(ndev);
641         u32 data[3];
642         int error;
643
644         ENTER;
645
646         DBG("jiffies=%ld cmd=%d\n", jiffies, cmd);
647         if (cmd != SIOCDEVPRIVATE) {
648                 error = copy_from_user(data, ifr->ifr_data, sizeof(data));
649                 if (error) {
650                         ERR("cant copy from user\n");
651                         RET(error);
652                 }
653                 DBG("%d 0x%x 0x%x\n", data[0], data[1], data[2]);
654         }
655
656         if (!capable(CAP_SYS_RAWIO))
657                 return -EPERM;
658
659         switch (data[0]) {
660
661         case BDX_OP_READ:
662                 error = bdx_range_check(priv, data[1]);
663                 if (error < 0)
664                         return error;
665                 data[2] = READ_REG(priv, data[1]);
666                 DBG("read_reg(0x%x)=0x%x (dec %d)\n", data[1], data[2],
667                     data[2]);
668                 error = copy_to_user(ifr->ifr_data, data, sizeof(data));
669                 if (error)
670                         RET(error);
671                 break;
672
673         case BDX_OP_WRITE:
674                 error = bdx_range_check(priv, data[1]);
675                 if (error < 0)
676                         return error;
677                 WRITE_REG(priv, data[1], data[2]);
678                 DBG("write_reg(0x%x, 0x%x)\n", data[1], data[2]);
679                 break;
680
681         default:
682                 RET(-EOPNOTSUPP);
683         }
684         return 0;
685 }
686
687 static int bdx_ioctl(struct net_device *ndev, struct ifreq *ifr, int cmd)
688 {
689         ENTER;
690         if (cmd >= SIOCDEVPRIVATE && cmd <= (SIOCDEVPRIVATE + 15))
691                 RET(bdx_ioctl_priv(ndev, ifr, cmd));
692         else
693                 RET(-EOPNOTSUPP);
694 }
695
696 /*
697  * __bdx_vlan_rx_vid - private helper for adding/killing VLAN vid
698  *                     by passing VLAN filter table to hardware
699  * @ndev network device
700  * @vid  VLAN vid
701  * @op   add or kill operation
702  */
703 static void __bdx_vlan_rx_vid(struct net_device *ndev, uint16_t vid, int enable)
704 {
705         struct bdx_priv *priv = netdev_priv(ndev);
706         u32 reg, bit, val;
707
708         ENTER;
709         DBG2("vid=%d value=%d\n", (int)vid, enable);
710         if (unlikely(vid >= 4096)) {
711                 ERR("tehuti: invalid VID: %u (> 4096)\n", vid);
712                 RET();
713         }
714         reg = regVLAN_0 + (vid / 32) * 4;
715         bit = 1 << vid % 32;
716         val = READ_REG(priv, reg);
717         DBG2("reg=%x, val=%x, bit=%d\n", reg, val, bit);
718         if (enable)
719                 val |= bit;
720         else
721                 val &= ~bit;
722         DBG2("new val %x\n", val);
723         WRITE_REG(priv, reg, val);
724         RET();
725 }
726
727 /*
728  * bdx_vlan_rx_add_vid - kernel hook for adding VLAN vid to hw filtering table
729  * @ndev network device
730  * @vid  VLAN vid to add
731  */
732 static void bdx_vlan_rx_add_vid(struct net_device *ndev, uint16_t vid)
733 {
734         __bdx_vlan_rx_vid(ndev, vid, 1);
735 }
736
737 /*
738  * bdx_vlan_rx_kill_vid - kernel hook for killing VLAN vid in hw filtering table
739  * @ndev network device
740  * @vid  VLAN vid to kill
741  */
742 static void bdx_vlan_rx_kill_vid(struct net_device *ndev, unsigned short vid)
743 {
744         __bdx_vlan_rx_vid(ndev, vid, 0);
745 }
746
747 /*
748  * bdx_vlan_rx_register - kernel hook for adding VLAN group
749  * @ndev network device
750  * @grp  VLAN group
751  */
752 static void
753 bdx_vlan_rx_register(struct net_device *ndev, struct vlan_group *grp)
754 {
755         struct bdx_priv *priv = netdev_priv(ndev);
756
757         ENTER;
758         DBG("device='%s', group='%p'\n", ndev->name, grp);
759         priv->vlgrp = grp;
760         RET();
761 }
762
763 /**
764  * bdx_change_mtu - Change the Maximum Transfer Unit
765  * @netdev: network interface device structure
766  * @new_mtu: new value for maximum frame size
767  *
768  * Returns 0 on success, negative on failure
769  */
770 static int bdx_change_mtu(struct net_device *ndev, int new_mtu)
771 {
772         ENTER;
773
774         if (new_mtu == ndev->mtu)
775                 RET(0);
776
777         /* enforce minimum frame size */
778         if (new_mtu < ETH_ZLEN) {
779                 ERR("%s: %s mtu %d is less then minimal %d\n",
780                     BDX_DRV_NAME, ndev->name, new_mtu, ETH_ZLEN);
781                 RET(-EINVAL);
782         }
783
784         ndev->mtu = new_mtu;
785         if (netif_running(ndev)) {
786                 bdx_close(ndev);
787                 bdx_open(ndev);
788         }
789         RET(0);
790 }
791
792 static void bdx_setmulti(struct net_device *ndev)
793 {
794         struct bdx_priv *priv = netdev_priv(ndev);
795
796         u32 rxf_val =
797             GMAC_RX_FILTER_AM | GMAC_RX_FILTER_AB | GMAC_RX_FILTER_OSEN;
798         int i;
799
800         ENTER;
801         /* IMF - imperfect (hash) rx multicat filter */
802         /* PMF - perfect rx multicat filter */
803
804         /* FIXME: RXE(OFF) */
805         if (ndev->flags & IFF_PROMISC) {
806                 rxf_val |= GMAC_RX_FILTER_PRM;
807         } else if (ndev->flags & IFF_ALLMULTI) {
808                 /* set IMF to accept all multicast frmaes */
809                 for (i = 0; i < MAC_MCST_HASH_NUM; i++)
810                         WRITE_REG(priv, regRX_MCST_HASH0 + i * 4, ~0);
811         } else if (ndev->mc_count) {
812                 u8 hash;
813                 struct dev_mc_list *mclist;
814                 u32 reg, val;
815
816                 /* set IMF to deny all multicast frames */
817                 for (i = 0; i < MAC_MCST_HASH_NUM; i++)
818                         WRITE_REG(priv, regRX_MCST_HASH0 + i * 4, 0);
819                 /* set PMF to deny all multicast frames */
820                 for (i = 0; i < MAC_MCST_NUM; i++) {
821                         WRITE_REG(priv, regRX_MAC_MCST0 + i * 8, 0);
822                         WRITE_REG(priv, regRX_MAC_MCST1 + i * 8, 0);
823                 }
824
825                 /* use PMF to accept first MAC_MCST_NUM (15) addresses */
826                 /* TBD: sort addreses and write them in ascending order
827                  * into RX_MAC_MCST regs. we skip this phase now and accept ALL
828                  * multicast frames throu IMF */
829                 mclist = ndev->mc_list;
830
831                 /* accept the rest of addresses throu IMF */
832                 for (; mclist; mclist = mclist->next) {
833                         hash = 0;
834                         for (i = 0; i < ETH_ALEN; i++)
835                                 hash ^= mclist->dmi_addr[i];
836                         reg = regRX_MCST_HASH0 + ((hash >> 5) << 2);
837                         val = READ_REG(priv, reg);
838                         val |= (1 << (hash % 32));
839                         WRITE_REG(priv, reg, val);
840                 }
841
842         } else {
843                 DBG("only own mac %d\n", ndev->mc_count);
844                 rxf_val |= GMAC_RX_FILTER_AB;
845         }
846         WRITE_REG(priv, regGMAC_RXF_A, rxf_val);
847         /* enable RX */
848         /* FIXME: RXE(ON) */
849         RET();
850 }
851
852 static int bdx_set_mac(struct net_device *ndev, void *p)
853 {
854         struct bdx_priv *priv = netdev_priv(ndev);
855         struct sockaddr *addr = p;
856
857         ENTER;
858         /*
859            if (netif_running(dev))
860            return -EBUSY
861          */
862         memcpy(ndev->dev_addr, addr->sa_data, ndev->addr_len);
863         bdx_restore_mac(ndev, priv);
864         RET(0);
865 }
866
867 static int bdx_read_mac(struct bdx_priv *priv)
868 {
869         u16 macAddress[3], i;
870         ENTER;
871
872         macAddress[2] = READ_REG(priv, regUNC_MAC0_A);
873         macAddress[2] = READ_REG(priv, regUNC_MAC0_A);
874         macAddress[1] = READ_REG(priv, regUNC_MAC1_A);
875         macAddress[1] = READ_REG(priv, regUNC_MAC1_A);
876         macAddress[0] = READ_REG(priv, regUNC_MAC2_A);
877         macAddress[0] = READ_REG(priv, regUNC_MAC2_A);
878         for (i = 0; i < 3; i++) {
879                 priv->ndev->dev_addr[i * 2 + 1] = macAddress[i];
880                 priv->ndev->dev_addr[i * 2] = macAddress[i] >> 8;
881         }
882         RET(0);
883 }
884
885 static u64 bdx_read_l2stat(struct bdx_priv *priv, int reg)
886 {
887         u64 val;
888
889         val = READ_REG(priv, reg);
890         val |= ((u64) READ_REG(priv, reg + 8)) << 32;
891         return val;
892 }
893
894 /*Do the statistics-update work*/
895 static void bdx_update_stats(struct bdx_priv *priv)
896 {
897         struct bdx_stats *stats = &priv->hw_stats;
898         u64 *stats_vector = (u64 *) stats;
899         int i;
900         int addr;
901
902         /*Fill HW structure */
903         addr = 0x7200;
904         /*First 12 statistics - 0x7200 - 0x72B0 */
905         for (i = 0; i < 12; i++) {
906                 stats_vector[i] = bdx_read_l2stat(priv, addr);
907                 addr += 0x10;
908         }
909         BDX_ASSERT(addr != 0x72C0);
910         /* 0x72C0-0x72E0 RSRV */
911         addr = 0x72F0;
912         for (; i < 16; i++) {
913                 stats_vector[i] = bdx_read_l2stat(priv, addr);
914                 addr += 0x10;
915         }
916         BDX_ASSERT(addr != 0x7330);
917         /* 0x7330-0x7360 RSRV */
918         addr = 0x7370;
919         for (; i < 19; i++) {
920                 stats_vector[i] = bdx_read_l2stat(priv, addr);
921                 addr += 0x10;
922         }
923         BDX_ASSERT(addr != 0x73A0);
924         /* 0x73A0-0x73B0 RSRV */
925         addr = 0x73C0;
926         for (; i < 23; i++) {
927                 stats_vector[i] = bdx_read_l2stat(priv, addr);
928                 addr += 0x10;
929         }
930         BDX_ASSERT(addr != 0x7400);
931         BDX_ASSERT((sizeof(struct bdx_stats) / sizeof(u64)) != i);
932 }
933
934 static struct net_device_stats *bdx_get_stats(struct net_device *ndev)
935 {
936         struct bdx_priv *priv = netdev_priv(ndev);
937         struct net_device_stats *net_stat = &priv->net_stats;
938         return net_stat;
939 }
940
941 static void print_rxdd(struct rxd_desc *rxdd, u32 rxd_val1, u16 len,
942                        u16 rxd_vlan);
943 static void print_rxfd(struct rxf_desc *rxfd);
944
945 /*************************************************************************
946  *     Rx DB                                                             *
947  *************************************************************************/
948
949 static void bdx_rxdb_destroy(struct rxdb *db)
950 {
951         if (db)
952                 vfree(db);
953 }
954
955 static struct rxdb *bdx_rxdb_create(int nelem)
956 {
957         struct rxdb *db;
958         int i;
959
960         db = vmalloc(sizeof(struct rxdb)
961                      + (nelem * sizeof(int))
962                      + (nelem * sizeof(struct rx_map)));
963         if (likely(db != NULL)) {
964                 db->stack = (int *)(db + 1);
965                 db->elems = (void *)(db->stack + nelem);
966                 db->nelem = nelem;
967                 db->top = nelem;
968                 for (i = 0; i < nelem; i++)
969                         db->stack[i] = nelem - i - 1;   /* to make first allocs
970                                                            close to db struct*/
971         }
972
973         return db;
974 }
975
976 static inline int bdx_rxdb_alloc_elem(struct rxdb *db)
977 {
978         BDX_ASSERT(db->top <= 0);
979         return db->stack[--(db->top)];
980 }
981
982 static inline void *bdx_rxdb_addr_elem(struct rxdb *db, int n)
983 {
984         BDX_ASSERT((n < 0) || (n >= db->nelem));
985         return db->elems + n;
986 }
987
988 static inline int bdx_rxdb_available(struct rxdb *db)
989 {
990         return db->top;
991 }
992
993 static inline void bdx_rxdb_free_elem(struct rxdb *db, int n)
994 {
995         BDX_ASSERT((n >= db->nelem) || (n < 0));
996         db->stack[(db->top)++] = n;
997 }
998
999 /*************************************************************************
1000  *     Rx Init                                                           *
1001  *************************************************************************/
1002
1003 /* bdx_rx_init - initialize RX all related HW and SW resources
1004  * @priv - NIC private structure
1005  *
1006  * Returns 0 on success, negative value on failure
1007  *
1008  * It creates rxf and rxd fifos, update relevant HW registers, preallocate
1009  * skb for rx. It assumes that Rx is desabled in HW
1010  * funcs are grouped for better cache usage
1011  *
1012  * RxD fifo is smaller than RxF fifo by design. Upon high load, RxD will be
1013  * filled and packets will be dropped by nic without getting into host or
1014  * cousing interrupt. Anyway, in that condition, host has no chance to proccess
1015  * all packets, but dropping in nic is cheaper, since it takes 0 cpu cycles
1016  */
1017
1018 /* TBD: ensure proper packet size */
1019
1020 static int bdx_rx_init(struct bdx_priv *priv)
1021 {
1022         ENTER;
1023
1024         if (bdx_fifo_init(priv, &priv->rxd_fifo0.m, priv->rxd_size,
1025                           regRXD_CFG0_0, regRXD_CFG1_0,
1026                           regRXD_RPTR_0, regRXD_WPTR_0))
1027                 goto err_mem;
1028         if (bdx_fifo_init(priv, &priv->rxf_fifo0.m, priv->rxf_size,
1029                           regRXF_CFG0_0, regRXF_CFG1_0,
1030                           regRXF_RPTR_0, regRXF_WPTR_0))
1031                 goto err_mem;
1032         if (!
1033             (priv->rxdb =
1034              bdx_rxdb_create(priv->rxf_fifo0.m.memsz /
1035                              sizeof(struct rxf_desc))))
1036                 goto err_mem;
1037
1038         priv->rxf_fifo0.m.pktsz = priv->ndev->mtu + VLAN_ETH_HLEN;
1039         return 0;
1040
1041 err_mem:
1042         ERR("%s: %s: Rx init failed\n", BDX_DRV_NAME, priv->ndev->name);
1043         return -ENOMEM;
1044 }
1045
1046 /* bdx_rx_free_skbs - frees and unmaps all skbs allocated for the fifo
1047  * @priv - NIC private structure
1048  * @f - RXF fifo
1049  */
1050 static void bdx_rx_free_skbs(struct bdx_priv *priv, struct rxf_fifo *f)
1051 {
1052         struct rx_map *dm;
1053         struct rxdb *db = priv->rxdb;
1054         u16 i;
1055
1056         ENTER;
1057         DBG("total=%d free=%d busy=%d\n", db->nelem, bdx_rxdb_available(db),
1058             db->nelem - bdx_rxdb_available(db));
1059         while (bdx_rxdb_available(db) > 0) {
1060                 i = bdx_rxdb_alloc_elem(db);
1061                 dm = bdx_rxdb_addr_elem(db, i);
1062                 dm->dma = 0;
1063         }
1064         for (i = 0; i < db->nelem; i++) {
1065                 dm = bdx_rxdb_addr_elem(db, i);
1066                 if (dm->dma) {
1067                         pci_unmap_single(priv->pdev,
1068                                          dm->dma, f->m.pktsz,
1069                                          PCI_DMA_FROMDEVICE);
1070                         dev_kfree_skb(dm->skb);
1071                 }
1072         }
1073 }
1074
1075 /* bdx_rx_free - release all Rx resources
1076  * @priv - NIC private structure
1077  * It assumes that Rx is desabled in HW
1078  */
1079 static void bdx_rx_free(struct bdx_priv *priv)
1080 {
1081         ENTER;
1082         if (priv->rxdb) {
1083                 bdx_rx_free_skbs(priv, &priv->rxf_fifo0);
1084                 bdx_rxdb_destroy(priv->rxdb);
1085                 priv->rxdb = NULL;
1086         }
1087         bdx_fifo_free(priv, &priv->rxf_fifo0.m);
1088         bdx_fifo_free(priv, &priv->rxd_fifo0.m);
1089
1090         RET();
1091 }
1092
1093 /*************************************************************************
1094  *     Rx Engine                                                         *
1095  *************************************************************************/
1096
1097 /* bdx_rx_alloc_skbs - fill rxf fifo with new skbs
1098  * @priv - nic's private structure
1099  * @f - RXF fifo that needs skbs
1100  * It allocates skbs, build rxf descs and push it (rxf descr) into rxf fifo.
1101  * skb's virtual and physical addresses are stored in skb db.
1102  * To calculate free space, func uses cached values of RPTR and WPTR
1103  * When needed, it also updates RPTR and WPTR.
1104  */
1105
1106 /* TBD: do not update WPTR if no desc were written */
1107
1108 static void bdx_rx_alloc_skbs(struct bdx_priv *priv, struct rxf_fifo *f)
1109 {
1110         struct sk_buff *skb;
1111         struct rxf_desc *rxfd;
1112         struct rx_map *dm;
1113         int dno, delta, idx;
1114         struct rxdb *db = priv->rxdb;
1115
1116         ENTER;
1117         dno = bdx_rxdb_available(db) - 1;
1118         while (dno > 0) {
1119                 if (!(skb = dev_alloc_skb(f->m.pktsz + NET_IP_ALIGN))) {
1120                         ERR("NO MEM: dev_alloc_skb failed\n");
1121                         break;
1122                 }
1123                 skb->dev = priv->ndev;
1124                 skb_reserve(skb, NET_IP_ALIGN);
1125
1126                 idx = bdx_rxdb_alloc_elem(db);
1127                 dm = bdx_rxdb_addr_elem(db, idx);
1128                 dm->dma = pci_map_single(priv->pdev,
1129                                          skb->data, f->m.pktsz,
1130                                          PCI_DMA_FROMDEVICE);
1131                 dm->skb = skb;
1132                 rxfd = (struct rxf_desc *)(f->m.va + f->m.wptr);
1133                 rxfd->info = CPU_CHIP_SWAP32(0x10003);  /* INFO=1 BC=3 */
1134                 rxfd->va_lo = idx;
1135                 rxfd->pa_lo = CPU_CHIP_SWAP32(L32_64(dm->dma));
1136                 rxfd->pa_hi = CPU_CHIP_SWAP32(H32_64(dm->dma));
1137                 rxfd->len = CPU_CHIP_SWAP32(f->m.pktsz);
1138                 print_rxfd(rxfd);
1139
1140                 f->m.wptr += sizeof(struct rxf_desc);
1141                 delta = f->m.wptr - f->m.memsz;
1142                 if (unlikely(delta >= 0)) {
1143                         f->m.wptr = delta;
1144                         if (delta > 0) {
1145                                 memcpy(f->m.va, f->m.va + f->m.memsz, delta);
1146                                 DBG("wrapped descriptor\n");
1147                         }
1148                 }
1149                 dno--;
1150         }
1151         /*TBD: to do - delayed rxf wptr like in txd */
1152         WRITE_REG(priv, f->m.reg_WPTR, f->m.wptr & TXF_WPTR_WR_PTR);
1153         RET();
1154 }
1155
1156 static inline void
1157 NETIF_RX_MUX(struct bdx_priv *priv, u32 rxd_val1, u16 rxd_vlan,
1158              struct sk_buff *skb)
1159 {
1160         ENTER;
1161         DBG("rxdd->flags.bits.vtag=%d vlgrp=%p\n", GET_RXD_VTAG(rxd_val1),
1162             priv->vlgrp);
1163         if (priv->vlgrp && GET_RXD_VTAG(rxd_val1)) {
1164                 DBG("%s: vlan rcv vlan '%x' vtag '%x', device name '%s'\n",
1165                     priv->ndev->name,
1166                     GET_RXD_VLAN_ID(rxd_vlan),
1167                     GET_RXD_VTAG(rxd_val1),
1168                     vlan_group_get_device(priv->vlgrp,
1169                                           GET_RXD_VLAN_ID(rxd_vlan))->name);
1170                 /* NAPI variant of receive functions */
1171                 vlan_hwaccel_receive_skb(skb, priv->vlgrp,
1172                                          GET_RXD_VLAN_TCI(rxd_vlan));
1173         } else {
1174                 netif_receive_skb(skb);
1175         }
1176 }
1177
1178 static void bdx_recycle_skb(struct bdx_priv *priv, struct rxd_desc *rxdd)
1179 {
1180         struct rxf_desc *rxfd;
1181         struct rx_map *dm;
1182         struct rxf_fifo *f;
1183         struct rxdb *db;
1184         struct sk_buff *skb;
1185         int delta;
1186
1187         ENTER;
1188         DBG("priv=%p rxdd=%p\n", priv, rxdd);
1189         f = &priv->rxf_fifo0;
1190         db = priv->rxdb;
1191         DBG("db=%p f=%p\n", db, f);
1192         dm = bdx_rxdb_addr_elem(db, rxdd->va_lo);
1193         DBG("dm=%p\n", dm);
1194         skb = dm->skb;
1195         rxfd = (struct rxf_desc *)(f->m.va + f->m.wptr);
1196         rxfd->info = CPU_CHIP_SWAP32(0x10003);  /* INFO=1 BC=3 */
1197         rxfd->va_lo = rxdd->va_lo;
1198         rxfd->pa_lo = CPU_CHIP_SWAP32(L32_64(dm->dma));
1199         rxfd->pa_hi = CPU_CHIP_SWAP32(H32_64(dm->dma));
1200         rxfd->len = CPU_CHIP_SWAP32(f->m.pktsz);
1201         print_rxfd(rxfd);
1202
1203         f->m.wptr += sizeof(struct rxf_desc);
1204         delta = f->m.wptr - f->m.memsz;
1205         if (unlikely(delta >= 0)) {
1206                 f->m.wptr = delta;
1207                 if (delta > 0) {
1208                         memcpy(f->m.va, f->m.va + f->m.memsz, delta);
1209                         DBG("wrapped descriptor\n");
1210                 }
1211         }
1212         RET();
1213 }
1214
1215 /* bdx_rx_receive - recieves full packets from RXD fifo and pass them to OS
1216  * NOTE: a special treatment is given to non-continous descriptors
1217  * that start near the end, wraps around and continue at the beginning. a second
1218  * part is copied right after the first, and then descriptor is interpreted as
1219  * normal. fifo has an extra space to allow such operations
1220  * @priv - nic's private structure
1221  * @f - RXF fifo that needs skbs
1222  */
1223
1224 /* TBD: replace memcpy func call by explicite inline asm */
1225
1226 static int bdx_rx_receive(struct bdx_priv *priv, struct rxd_fifo *f, int budget)
1227 {
1228         struct sk_buff *skb, *skb2;
1229         struct rxd_desc *rxdd;
1230         struct rx_map *dm;
1231         struct rxf_fifo *rxf_fifo;
1232         int tmp_len, size;
1233         int done = 0;
1234         int max_done = BDX_MAX_RX_DONE;
1235         struct rxdb *db = NULL;
1236         /* Unmarshalled descriptor - copy of descriptor in host order */
1237         u32 rxd_val1;
1238         u16 len;
1239         u16 rxd_vlan;
1240
1241         ENTER;
1242         max_done = budget;
1243
1244         f->m.wptr = READ_REG(priv, f->m.reg_WPTR) & TXF_WPTR_WR_PTR;
1245
1246         size = f->m.wptr - f->m.rptr;
1247         if (size < 0)
1248                 size = f->m.memsz + size;       /* size is negative :-) */
1249
1250         while (size > 0) {
1251
1252                 rxdd = (struct rxd_desc *)(f->m.va + f->m.rptr);
1253                 rxd_val1 = CPU_CHIP_SWAP32(rxdd->rxd_val1);
1254
1255                 len = CPU_CHIP_SWAP16(rxdd->len);
1256
1257                 rxd_vlan = CPU_CHIP_SWAP16(rxdd->rxd_vlan);
1258
1259                 print_rxdd(rxdd, rxd_val1, len, rxd_vlan);
1260
1261                 tmp_len = GET_RXD_BC(rxd_val1) << 3;
1262                 BDX_ASSERT(tmp_len <= 0);
1263                 size -= tmp_len;
1264                 if (size < 0)   /* test for partially arrived descriptor */
1265                         break;
1266
1267                 f->m.rptr += tmp_len;
1268
1269                 tmp_len = f->m.rptr - f->m.memsz;
1270                 if (unlikely(tmp_len >= 0)) {
1271                         f->m.rptr = tmp_len;
1272                         if (tmp_len > 0) {
1273                                 DBG("wrapped desc rptr=%d tmp_len=%d\n",
1274                                     f->m.rptr, tmp_len);
1275                                 memcpy(f->m.va + f->m.memsz, f->m.va, tmp_len);
1276                         }
1277                 }
1278
1279                 if (unlikely(GET_RXD_ERR(rxd_val1))) {
1280                         DBG("rxd_err = 0x%x\n", GET_RXD_ERR(rxd_val1));
1281                         priv->net_stats.rx_errors++;
1282                         bdx_recycle_skb(priv, rxdd);
1283                         continue;
1284                 }
1285
1286                 rxf_fifo = &priv->rxf_fifo0;
1287                 db = priv->rxdb;
1288                 dm = bdx_rxdb_addr_elem(db, rxdd->va_lo);
1289                 skb = dm->skb;
1290
1291                 if (len < BDX_COPYBREAK &&
1292                     (skb2 = dev_alloc_skb(len + NET_IP_ALIGN))) {
1293                         skb_reserve(skb2, NET_IP_ALIGN);
1294                         /*skb_put(skb2, len); */
1295                         pci_dma_sync_single_for_cpu(priv->pdev,
1296                                                     dm->dma, rxf_fifo->m.pktsz,
1297                                                     PCI_DMA_FROMDEVICE);
1298                         memcpy(skb2->data, skb->data, len);
1299                         bdx_recycle_skb(priv, rxdd);
1300                         skb = skb2;
1301                 } else {
1302                         pci_unmap_single(priv->pdev,
1303                                          dm->dma, rxf_fifo->m.pktsz,
1304                                          PCI_DMA_FROMDEVICE);
1305                         bdx_rxdb_free_elem(db, rxdd->va_lo);
1306                 }
1307
1308                 priv->net_stats.rx_bytes += len;
1309
1310                 skb_put(skb, len);
1311                 skb->dev = priv->ndev;
1312                 skb->ip_summed = CHECKSUM_UNNECESSARY;
1313                 skb->protocol = eth_type_trans(skb, priv->ndev);
1314
1315                 /* Non-IP packets aren't checksum-offloaded */
1316                 if (GET_RXD_PKT_ID(rxd_val1) == 0)
1317                         skb->ip_summed = CHECKSUM_NONE;
1318
1319                 NETIF_RX_MUX(priv, rxd_val1, rxd_vlan, skb);
1320
1321                 if (++done >= max_done)
1322                         break;
1323         }
1324
1325         priv->net_stats.rx_packets += done;
1326
1327         /* FIXME: do smth to minimize pci accesses    */
1328         WRITE_REG(priv, f->m.reg_RPTR, f->m.rptr & TXF_WPTR_WR_PTR);
1329
1330         bdx_rx_alloc_skbs(priv, &priv->rxf_fifo0);
1331
1332         RET(done);
1333 }
1334
1335 /*************************************************************************
1336  * Debug / Temprorary Code                                               *
1337  *************************************************************************/
1338 static void print_rxdd(struct rxd_desc *rxdd, u32 rxd_val1, u16 len,
1339                        u16 rxd_vlan)
1340 {
1341         DBG("ERROR: rxdd bc %d rxfq %d to %d type %d err %d rxp %d "
1342             "pkt_id %d vtag %d len %d vlan_id %d cfi %d prio %d "
1343             "va_lo %d va_hi %d\n",
1344             GET_RXD_BC(rxd_val1), GET_RXD_RXFQ(rxd_val1), GET_RXD_TO(rxd_val1),
1345             GET_RXD_TYPE(rxd_val1), GET_RXD_ERR(rxd_val1),
1346             GET_RXD_RXP(rxd_val1), GET_RXD_PKT_ID(rxd_val1),
1347             GET_RXD_VTAG(rxd_val1), len, GET_RXD_VLAN_ID(rxd_vlan),
1348             GET_RXD_CFI(rxd_vlan), GET_RXD_PRIO(rxd_vlan), rxdd->va_lo,
1349             rxdd->va_hi);
1350 }
1351
1352 static void print_rxfd(struct rxf_desc *rxfd)
1353 {
1354         DBG("=== RxF desc CHIP ORDER/ENDIANESS =============\n"
1355             "info 0x%x va_lo %u pa_lo 0x%x pa_hi 0x%x len 0x%x\n",
1356             rxfd->info, rxfd->va_lo, rxfd->pa_lo, rxfd->pa_hi, rxfd->len);
1357 }
1358
1359 /*
1360  * TX HW/SW interaction overview
1361  * ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
1362  * There are 2 types of TX communication channels betwean driver and NIC.
1363  * 1) TX Free Fifo - TXF - holds ack descriptors for sent packets
1364  * 2) TX Data Fifo - TXD - holds descriptors of full buffers.
1365  *
1366  * Currently NIC supports TSO, checksuming and gather DMA
1367  * UFO and IP fragmentation is on the way
1368  *
1369  * RX SW Data Structures
1370  * ~~~~~~~~~~~~~~~~~~~~~
1371  * txdb - used to keep track of all skbs owned by SW and their dma addresses.
1372  * For TX case, ownership lasts from geting packet via hard_xmit and until HW
1373  * acknowledges sent by TXF descriptors.
1374  * Implemented as cyclic buffer.
1375  * fifo - keeps info about fifo's size and location, relevant HW registers,
1376  * usage and skb db. Each RXD and RXF Fifo has its own fifo structure.
1377  * Implemented as simple struct.
1378  *
1379  * TX SW Execution Flow
1380  * ~~~~~~~~~~~~~~~~~~~~
1381  * OS calls driver's hard_xmit method with packet to sent.
1382  * Driver creates DMA mappings, builds TXD descriptors and kicks HW
1383  * by updating TXD WPTR.
1384  * When packet is sent, HW write us TXF descriptor and SW frees original skb.
1385  * To prevent TXD fifo overflow without reading HW registers every time,
1386  * SW deploys "tx level" technique.
1387  * Upon strart up, tx level is initialized to TXD fifo length.
1388  * For every sent packet, SW gets its TXD descriptor sizei
1389  * (from precalculated array) and substructs it from tx level.
1390  * The size is also stored in txdb. When TXF ack arrives, SW fetch size of
1391  * original TXD descriptor from txdb and adds it to tx level.
1392  * When Tx level drops under some predefined treshhold, the driver
1393  * stops the TX queue. When TX level rises above that level,
1394  * the tx queue is enabled again.
1395  *
1396  * This technique avoids eccessive reading of RPTR and WPTR registers.
1397  * As our benchmarks shows, it adds 1.5 Gbit/sec to NIS's throuput.
1398  */
1399
1400 /*************************************************************************
1401  *     Tx DB                                                             *
1402  *************************************************************************/
1403 static inline int bdx_tx_db_size(struct txdb *db)
1404 {
1405         int taken = db->wptr - db->rptr;
1406         if (taken < 0)
1407                 taken = db->size + 1 + taken;   /* (size + 1) equals memsz */
1408
1409         return db->size - taken;
1410 }
1411
1412 /* __bdx_tx_ptr_next - helper function, increment read/write pointer + wrap
1413  * @d   - tx data base
1414  * @ptr - read or write pointer
1415  */
1416 static inline void __bdx_tx_db_ptr_next(struct txdb *db, struct tx_map **pptr)
1417 {
1418         BDX_ASSERT(db == NULL || pptr == NULL); /* sanity */
1419
1420         BDX_ASSERT(*pptr != db->rptr && /* expect either read */
1421                    *pptr != db->wptr);  /* or write pointer */
1422
1423         BDX_ASSERT(*pptr < db->start || /* pointer has to be */
1424                    *pptr >= db->end);   /* in range */
1425
1426         ++*pptr;
1427         if (unlikely(*pptr == db->end))
1428                 *pptr = db->start;
1429 }
1430
1431 /* bdx_tx_db_inc_rptr - increment read pointer
1432  * @d   - tx data base
1433  */
1434 static inline void bdx_tx_db_inc_rptr(struct txdb *db)
1435 {
1436         BDX_ASSERT(db->rptr == db->wptr);       /* can't read from empty db */
1437         __bdx_tx_db_ptr_next(db, &db->rptr);
1438 }
1439
1440 /* bdx_tx_db_inc_rptr - increment write pointer
1441  * @d   - tx data base
1442  */
1443 static inline void bdx_tx_db_inc_wptr(struct txdb *db)
1444 {
1445         __bdx_tx_db_ptr_next(db, &db->wptr);
1446         BDX_ASSERT(db->rptr == db->wptr);       /* we can not get empty db as
1447                                                    a result of write */
1448 }
1449
1450 /* bdx_tx_db_init - creates and initializes tx db
1451  * @d       - tx data base
1452  * @sz_type - size of tx fifo
1453  * Returns 0 on success, error code otherwise
1454  */
1455 static int bdx_tx_db_init(struct txdb *d, int sz_type)
1456 {
1457         int memsz = FIFO_SIZE * (1 << (sz_type + 1));
1458
1459         d->start = vmalloc(memsz);
1460         if (!d->start)
1461                 return -ENOMEM;
1462
1463         /*
1464          * In order to differentiate between db is empty and db is full
1465          * states at least one element should always be empty in order to
1466          * avoid rptr == wptr which means db is empty
1467          */
1468         d->size = memsz / sizeof(struct tx_map) - 1;
1469         d->end = d->start + d->size + 1;        /* just after last element */
1470
1471         /* all dbs are created equally empty */
1472         d->rptr = d->start;
1473         d->wptr = d->start;
1474
1475         return 0;
1476 }
1477
1478 /* bdx_tx_db_close - closes tx db and frees all memory
1479  * @d - tx data base
1480  */
1481 static void bdx_tx_db_close(struct txdb *d)
1482 {
1483         BDX_ASSERT(d == NULL);
1484
1485         if (d->start) {
1486                 vfree(d->start);
1487                 d->start = NULL;
1488         }
1489 }
1490
1491 /*************************************************************************
1492  *     Tx Engine                                                         *
1493  *************************************************************************/
1494
1495 /* sizes of tx desc (including padding if needed) as function
1496  * of skb's frag number */
1497 static struct {
1498         u16 bytes;
1499         u16 qwords;             /* qword = 64 bit */
1500 } txd_sizes[MAX_SKB_FRAGS + 1];
1501
1502 /* txdb_map_skb - creates and stores dma mappings for skb's data blocks
1503  * @priv - NIC private structure
1504  * @skb  - socket buffer to map
1505  *
1506  * It makes dma mappings for skb's data blocks and writes them to PBL of
1507  * new tx descriptor. It also stores them in the tx db, so they could be
1508  * unmaped after data was sent. It is reponsibility of a caller to make
1509  * sure that there is enough space in the tx db. Last element holds pointer
1510  * to skb itself and marked with zero length
1511  */
1512 static inline void
1513 bdx_tx_map_skb(struct bdx_priv *priv, struct sk_buff *skb,
1514                struct txd_desc *txdd)
1515 {
1516         struct txdb *db = &priv->txdb;
1517         struct pbl *pbl = &txdd->pbl[0];
1518         int nr_frags = skb_shinfo(skb)->nr_frags;
1519         int i;
1520
1521         db->wptr->len = skb->len - skb->data_len;
1522         db->wptr->addr.dma = pci_map_single(priv->pdev, skb->data,
1523                                             db->wptr->len, PCI_DMA_TODEVICE);
1524         pbl->len = CPU_CHIP_SWAP32(db->wptr->len);
1525         pbl->pa_lo = CPU_CHIP_SWAP32(L32_64(db->wptr->addr.dma));
1526         pbl->pa_hi = CPU_CHIP_SWAP32(H32_64(db->wptr->addr.dma));
1527         DBG("=== pbl   len: 0x%x ================\n", pbl->len);
1528         DBG("=== pbl pa_lo: 0x%x ================\n", pbl->pa_lo);
1529         DBG("=== pbl pa_hi: 0x%x ================\n", pbl->pa_hi);
1530         bdx_tx_db_inc_wptr(db);
1531
1532         for (i = 0; i < nr_frags; i++) {
1533                 struct skb_frag_struct *frag;
1534
1535                 frag = &skb_shinfo(skb)->frags[i];
1536                 db->wptr->len = frag->size;
1537                 db->wptr->addr.dma =
1538                     pci_map_page(priv->pdev, frag->page, frag->page_offset,
1539                                  frag->size, PCI_DMA_TODEVICE);
1540
1541                 pbl++;
1542                 pbl->len = CPU_CHIP_SWAP32(db->wptr->len);
1543                 pbl->pa_lo = CPU_CHIP_SWAP32(L32_64(db->wptr->addr.dma));
1544                 pbl->pa_hi = CPU_CHIP_SWAP32(H32_64(db->wptr->addr.dma));
1545                 bdx_tx_db_inc_wptr(db);
1546         }
1547
1548         /* add skb clean up info. */
1549         db->wptr->len = -txd_sizes[nr_frags].bytes;
1550         db->wptr->addr.skb = skb;
1551         bdx_tx_db_inc_wptr(db);
1552 }
1553
1554 /* init_txd_sizes - precalculate sizes of descriptors for skbs up to 16 frags
1555  * number of frags is used as index to fetch correct descriptors size,
1556  * instead of calculating it each time */
1557 static void __init init_txd_sizes(void)
1558 {
1559         int i, lwords;
1560
1561         /* 7 - is number of lwords in txd with one phys buffer
1562          * 3 - is number of lwords used for every additional phys buffer */
1563         for (i = 0; i < MAX_SKB_FRAGS + 1; i++) {
1564                 lwords = 7 + (i * 3);
1565                 if (lwords & 1)
1566                         lwords++;       /* pad it with 1 lword */
1567                 txd_sizes[i].qwords = lwords >> 1;
1568                 txd_sizes[i].bytes = lwords << 2;
1569         }
1570 }
1571
1572 /* bdx_tx_init - initialize all Tx related stuff.
1573  * Namely, TXD and TXF fifos, database etc */
1574 static int bdx_tx_init(struct bdx_priv *priv)
1575 {
1576         if (bdx_fifo_init(priv, &priv->txd_fifo0.m, priv->txd_size,
1577                           regTXD_CFG0_0,
1578                           regTXD_CFG1_0, regTXD_RPTR_0, regTXD_WPTR_0))
1579                 goto err_mem;
1580         if (bdx_fifo_init(priv, &priv->txf_fifo0.m, priv->txf_size,
1581                           regTXF_CFG0_0,
1582                           regTXF_CFG1_0, regTXF_RPTR_0, regTXF_WPTR_0))
1583                 goto err_mem;
1584
1585         /* The TX db has to keep mappings for all packets sent (on TxD)
1586          * and not yet reclaimed (on TxF) */
1587         if (bdx_tx_db_init(&priv->txdb, max(priv->txd_size, priv->txf_size)))
1588                 goto err_mem;
1589
1590         priv->tx_level = BDX_MAX_TX_LEVEL;
1591 #ifdef BDX_DELAY_WPTR
1592         priv->tx_update_mark = priv->tx_level - 1024;
1593 #endif
1594         return 0;
1595
1596 err_mem:
1597         ERR("tehuti: %s: Tx init failed\n", priv->ndev->name);
1598         return -ENOMEM;
1599 }
1600
1601 /*
1602  * bdx_tx_space - calculates avalable space in TX fifo
1603  * @priv - NIC private structure
1604  * Returns avaliable space in TX fifo in bytes
1605  */
1606 static inline int bdx_tx_space(struct bdx_priv *priv)
1607 {
1608         struct txd_fifo *f = &priv->txd_fifo0;
1609         int fsize;
1610
1611         f->m.rptr = READ_REG(priv, f->m.reg_RPTR) & TXF_WPTR_WR_PTR;
1612         fsize = f->m.rptr - f->m.wptr;
1613         if (fsize <= 0)
1614                 fsize = f->m.memsz + fsize;
1615         return (fsize);
1616 }
1617
1618 /* bdx_tx_transmit - send packet to NIC
1619  * @skb - packet to send
1620  * ndev - network device assigned to NIC
1621  * Return codes:
1622  * o NETDEV_TX_OK everything ok.
1623  * o NETDEV_TX_BUSY Cannot transmit packet, try later
1624  *   Usually a bug, means queue start/stop flow control is broken in
1625  *   the driver. Note: the driver must NOT put the skb in its DMA ring.
1626  * o NETDEV_TX_LOCKED Locking failed, please retry quickly.
1627  */
1628 static int bdx_tx_transmit(struct sk_buff *skb, struct net_device *ndev)
1629 {
1630         struct bdx_priv *priv = netdev_priv(ndev);
1631         struct txd_fifo *f = &priv->txd_fifo0;
1632         int txd_checksum = 7;   /* full checksum */
1633         int txd_lgsnd = 0;
1634         int txd_vlan_id = 0;
1635         int txd_vtag = 0;
1636         int txd_mss = 0;
1637
1638         int nr_frags = skb_shinfo(skb)->nr_frags;
1639         struct txd_desc *txdd;
1640         int len;
1641         unsigned long flags;
1642
1643         ENTER;
1644         local_irq_save(flags);
1645         if (!spin_trylock(&priv->tx_lock)) {
1646                 local_irq_restore(flags);
1647                 DBG("%s[%s]: TX locked, returning NETDEV_TX_LOCKED\n",
1648                     BDX_DRV_NAME, ndev->name);
1649                 return NETDEV_TX_LOCKED;
1650         }
1651
1652         /* build tx descriptor */
1653         BDX_ASSERT(f->m.wptr >= f->m.memsz);    /* started with valid wptr */
1654         txdd = (struct txd_desc *)(f->m.va + f->m.wptr);
1655         if (unlikely(skb->ip_summed != CHECKSUM_PARTIAL))
1656                 txd_checksum = 0;
1657
1658         if (skb_shinfo(skb)->gso_size) {
1659                 txd_mss = skb_shinfo(skb)->gso_size;
1660                 txd_lgsnd = 1;
1661                 DBG("skb %p skb len %d gso size = %d\n", skb, skb->len,
1662                     txd_mss);
1663         }
1664
1665         if (vlan_tx_tag_present(skb)) {
1666                 /*Cut VLAN ID to 12 bits */
1667                 txd_vlan_id = vlan_tx_tag_get(skb) & BITS_MASK(12);
1668                 txd_vtag = 1;
1669         }
1670
1671         txdd->length = CPU_CHIP_SWAP16(skb->len);
1672         txdd->mss = CPU_CHIP_SWAP16(txd_mss);
1673         txdd->txd_val1 =
1674             CPU_CHIP_SWAP32(TXD_W1_VAL
1675                             (txd_sizes[nr_frags].qwords, txd_checksum, txd_vtag,
1676                              txd_lgsnd, txd_vlan_id));
1677         DBG("=== TxD desc =====================\n");
1678         DBG("=== w1: 0x%x ================\n", txdd->txd_val1);
1679         DBG("=== w2: mss 0x%x len 0x%x\n", txdd->mss, txdd->length);
1680
1681         bdx_tx_map_skb(priv, skb, txdd);
1682
1683         /* increment TXD write pointer. In case of
1684            fifo wrapping copy reminder of the descriptor
1685            to the beginning */
1686         f->m.wptr += txd_sizes[nr_frags].bytes;
1687         len = f->m.wptr - f->m.memsz;
1688         if (unlikely(len >= 0)) {
1689                 f->m.wptr = len;
1690                 if (len > 0) {
1691                         BDX_ASSERT(len > f->m.memsz);
1692                         memcpy(f->m.va, f->m.va + f->m.memsz, len);
1693                 }
1694         }
1695         BDX_ASSERT(f->m.wptr >= f->m.memsz);    /* finished with valid wptr */
1696
1697         priv->tx_level -= txd_sizes[nr_frags].bytes;
1698         BDX_ASSERT(priv->tx_level <= 0 || priv->tx_level > BDX_MAX_TX_LEVEL);
1699 #ifdef BDX_DELAY_WPTR
1700         if (priv->tx_level > priv->tx_update_mark) {
1701                 /* Force memory writes to complete before letting h/w
1702                    know there are new descriptors to fetch.
1703                    (might be needed on platforms like IA64)
1704                    wmb(); */
1705                 WRITE_REG(priv, f->m.reg_WPTR, f->m.wptr & TXF_WPTR_WR_PTR);
1706         } else {
1707                 if (priv->tx_noupd++ > BDX_NO_UPD_PACKETS) {
1708                         priv->tx_noupd = 0;
1709                         WRITE_REG(priv, f->m.reg_WPTR,
1710                                   f->m.wptr & TXF_WPTR_WR_PTR);
1711                 }
1712         }
1713 #else
1714         /* Force memory writes to complete before letting h/w
1715            know there are new descriptors to fetch.
1716            (might be needed on platforms like IA64)
1717            wmb(); */
1718         WRITE_REG(priv, f->m.reg_WPTR, f->m.wptr & TXF_WPTR_WR_PTR);
1719
1720 #endif
1721         ndev->trans_start = jiffies;
1722
1723         priv->net_stats.tx_packets++;
1724         priv->net_stats.tx_bytes += skb->len;
1725
1726         if (priv->tx_level < BDX_MIN_TX_LEVEL) {
1727                 DBG("%s: %s: TX Q STOP level %d\n",
1728                     BDX_DRV_NAME, ndev->name, priv->tx_level);
1729                 netif_stop_queue(ndev);
1730         }
1731
1732         spin_unlock_irqrestore(&priv->tx_lock, flags);
1733         return NETDEV_TX_OK;
1734 }
1735
1736 /* bdx_tx_cleanup - clean TXF fifo, run in the context of IRQ.
1737  * @priv - bdx adapter
1738  * It scans TXF fifo for descriptors, frees DMA mappings and reports to OS
1739  * that those packets were sent
1740  */
1741 static void bdx_tx_cleanup(struct bdx_priv *priv)
1742 {
1743         struct txf_fifo *f = &priv->txf_fifo0;
1744         struct txdb *db = &priv->txdb;
1745         int tx_level = 0;
1746
1747         ENTER;
1748         f->m.wptr = READ_REG(priv, f->m.reg_WPTR) & TXF_WPTR_MASK;
1749         BDX_ASSERT(f->m.rptr >= f->m.memsz);    /* started with valid rptr */
1750
1751         while (f->m.wptr != f->m.rptr) {
1752                 f->m.rptr += BDX_TXF_DESC_SZ;
1753                 f->m.rptr &= f->m.size_mask;
1754
1755                 /* unmap all the fragments */
1756                 /* first has to come tx_maps containing dma */
1757                 BDX_ASSERT(db->rptr->len == 0);
1758                 do {
1759                         BDX_ASSERT(db->rptr->addr.dma == 0);
1760                         pci_unmap_page(priv->pdev, db->rptr->addr.dma,
1761                                        db->rptr->len, PCI_DMA_TODEVICE);
1762                         bdx_tx_db_inc_rptr(db);
1763                 } while (db->rptr->len > 0);
1764                 tx_level -= db->rptr->len;      /* '-' koz len is negative */
1765
1766                 /* now should come skb pointer - free it */
1767                 dev_kfree_skb_irq(db->rptr->addr.skb);
1768                 bdx_tx_db_inc_rptr(db);
1769         }
1770
1771         /* let h/w know which TXF descriptors were cleaned */
1772         BDX_ASSERT((f->m.wptr & TXF_WPTR_WR_PTR) >= f->m.memsz);
1773         WRITE_REG(priv, f->m.reg_RPTR, f->m.rptr & TXF_WPTR_WR_PTR);
1774
1775         /* We reclaimed resources, so in case the Q is stopped by xmit callback,
1776          * we resume the transmition and use tx_lock to synchronize with xmit.*/
1777         spin_lock(&priv->tx_lock);
1778         priv->tx_level += tx_level;
1779         BDX_ASSERT(priv->tx_level <= 0 || priv->tx_level > BDX_MAX_TX_LEVEL);
1780 #ifdef BDX_DELAY_WPTR
1781         if (priv->tx_noupd) {
1782                 priv->tx_noupd = 0;
1783                 WRITE_REG(priv, priv->txd_fifo0.m.reg_WPTR,
1784                           priv->txd_fifo0.m.wptr & TXF_WPTR_WR_PTR);
1785         }
1786 #endif
1787
1788         if (unlikely(netif_queue_stopped(priv->ndev)
1789                      && netif_carrier_ok(priv->ndev)
1790                      && (priv->tx_level >= BDX_MIN_TX_LEVEL))) {
1791                 DBG("%s: %s: TX Q WAKE level %d\n",
1792                     BDX_DRV_NAME, priv->ndev->name, priv->tx_level);
1793                 netif_wake_queue(priv->ndev);
1794         }
1795         spin_unlock(&priv->tx_lock);
1796 }
1797
1798 /* bdx_tx_free_skbs - frees all skbs from TXD fifo.
1799  * It gets called when OS stops this dev, eg upon "ifconfig down" or rmmod
1800  */
1801 static void bdx_tx_free_skbs(struct bdx_priv *priv)
1802 {
1803         struct txdb *db = &priv->txdb;
1804
1805         ENTER;
1806         while (db->rptr != db->wptr) {
1807                 if (likely(db->rptr->len))
1808                         pci_unmap_page(priv->pdev, db->rptr->addr.dma,
1809                                        db->rptr->len, PCI_DMA_TODEVICE);
1810                 else
1811                         dev_kfree_skb(db->rptr->addr.skb);
1812                 bdx_tx_db_inc_rptr(db);
1813         }
1814         RET();
1815 }
1816
1817 /* bdx_tx_free - frees all Tx resources */
1818 static void bdx_tx_free(struct bdx_priv *priv)
1819 {
1820         ENTER;
1821         bdx_tx_free_skbs(priv);
1822         bdx_fifo_free(priv, &priv->txd_fifo0.m);
1823         bdx_fifo_free(priv, &priv->txf_fifo0.m);
1824         bdx_tx_db_close(&priv->txdb);
1825 }
1826
1827 /* bdx_tx_push_desc - push descriptor to TxD fifo
1828  * @priv - NIC private structure
1829  * @data - desc's data
1830  * @size - desc's size
1831  *
1832  * Pushes desc to TxD fifo and overlaps it if needed.
1833  * NOTE: this func does not check for available space. this is responsibility
1834  *    of the caller. Neither does it check that data size is smaller than
1835  *    fifo size.
1836  */
1837 static void bdx_tx_push_desc(struct bdx_priv *priv, void *data, int size)
1838 {
1839         struct txd_fifo *f = &priv->txd_fifo0;
1840         int i = f->m.memsz - f->m.wptr;
1841
1842         if (size == 0)
1843                 return;
1844
1845         if (i > size) {
1846                 memcpy(f->m.va + f->m.wptr, data, size);
1847                 f->m.wptr += size;
1848         } else {
1849                 memcpy(f->m.va + f->m.wptr, data, i);
1850                 f->m.wptr = size - i;
1851                 memcpy(f->m.va, data + i, f->m.wptr);
1852         }
1853         WRITE_REG(priv, f->m.reg_WPTR, f->m.wptr & TXF_WPTR_WR_PTR);
1854 }
1855
1856 /* bdx_tx_push_desc_safe - push descriptor to TxD fifo in a safe way
1857  * @priv - NIC private structure
1858  * @data - desc's data
1859  * @size - desc's size
1860  *
1861  * NOTE: this func does check for available space and, if neccessary, waits for
1862  *   NIC to read existing data before writing new one.
1863  */
1864 static void bdx_tx_push_desc_safe(struct bdx_priv *priv, void *data, int size)
1865 {
1866         int timer = 0;
1867         ENTER;
1868
1869         while (size > 0) {
1870                 /* we substruct 8 because when fifo is full rptr == wptr
1871                    which also means that fifo is empty, we can understand
1872                    the difference, but could hw do the same ??? :) */
1873                 int avail = bdx_tx_space(priv) - 8;
1874                 if (avail <= 0) {
1875                         if (timer++ > 300) {    /* prevent endless loop */
1876                                 DBG("timeout while writing desc to TxD fifo\n");
1877                                 break;
1878                         }
1879                         udelay(50);     /* give hw a chance to clean fifo */
1880                         continue;
1881                 }
1882                 avail = MIN(avail, size);
1883                 DBG("about to push  %d bytes starting %p size %d\n", avail,
1884                     data, size);
1885                 bdx_tx_push_desc(priv, data, avail);
1886                 size -= avail;
1887                 data += avail;
1888         }
1889         RET();
1890 }
1891
1892 static const struct net_device_ops bdx_netdev_ops = {
1893         .ndo_open               = bdx_open,
1894         .ndo_stop               = bdx_close,
1895         .ndo_start_xmit         = bdx_tx_transmit,
1896         .ndo_validate_addr      = eth_validate_addr,
1897         .ndo_do_ioctl           = bdx_ioctl,
1898         .ndo_set_multicast_list = bdx_setmulti,
1899         .ndo_get_stats          = bdx_get_stats,
1900         .ndo_change_mtu         = bdx_change_mtu,
1901         .ndo_set_mac_address    = bdx_set_mac,
1902         .ndo_vlan_rx_register   = bdx_vlan_rx_register,
1903         .ndo_vlan_rx_add_vid    = bdx_vlan_rx_add_vid,
1904         .ndo_vlan_rx_kill_vid   = bdx_vlan_rx_kill_vid,
1905 };
1906
1907 /**
1908  * bdx_probe - Device Initialization Routine
1909  * @pdev: PCI device information struct
1910  * @ent: entry in bdx_pci_tbl
1911  *
1912  * Returns 0 on success, negative on failure
1913  *
1914  * bdx_probe initializes an adapter identified by a pci_dev structure.
1915  * The OS initialization, configuring of the adapter private structure,
1916  * and a hardware reset occur.
1917  *
1918  * functions and their order used as explained in
1919  * /usr/src/linux/Documentation/DMA-{API,mapping}.txt
1920  *
1921  */
1922
1923 /* TBD: netif_msg should be checked and implemented. I disable it for now */
1924 static int __devinit
1925 bdx_probe(struct pci_dev *pdev, const struct pci_device_id *ent)
1926 {
1927         struct net_device *ndev;
1928         struct bdx_priv *priv;
1929         int err, pci_using_dac, port;
1930         unsigned long pciaddr;
1931         u32 regionSize;
1932         struct pci_nic *nic;
1933
1934         ENTER;
1935
1936         nic = vmalloc(sizeof(*nic));
1937         if (!nic)
1938                 RET(-ENOMEM);
1939
1940     /************** pci *****************/
1941         if ((err = pci_enable_device(pdev)))    /* it trigers interrupt, dunno why. */
1942                 goto err_pci;                   /* it's not a problem though */
1943
1944         if (!(err = pci_set_dma_mask(pdev, DMA_BIT_MASK(64))) &&
1945             !(err = pci_set_consistent_dma_mask(pdev, DMA_BIT_MASK(64)))) {
1946                 pci_using_dac = 1;
1947         } else {
1948                 if ((err = pci_set_dma_mask(pdev, DMA_32BIT_MASK)) ||
1949                     (err = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK))) {
1950                         printk(KERN_ERR "tehuti: No usable DMA configuration"
1951                                         ", aborting\n");
1952                         goto err_dma;
1953                 }
1954                 pci_using_dac = 0;
1955         }
1956
1957         if ((err = pci_request_regions(pdev, BDX_DRV_NAME)))
1958                 goto err_dma;
1959
1960         pci_set_master(pdev);
1961
1962         pciaddr = pci_resource_start(pdev, 0);
1963         if (!pciaddr) {
1964                 err = -EIO;
1965                 ERR("tehuti: no MMIO resource\n");
1966                 goto err_out_res;
1967         }
1968         if ((regionSize = pci_resource_len(pdev, 0)) < BDX_REGS_SIZE) {
1969                 err = -EIO;
1970                 ERR("tehuti: MMIO resource (%x) too small\n", regionSize);
1971                 goto err_out_res;
1972         }
1973
1974         nic->regs = ioremap(pciaddr, regionSize);
1975         if (!nic->regs) {
1976                 err = -EIO;
1977                 ERR("tehuti: ioremap failed\n");
1978                 goto err_out_res;
1979         }
1980
1981         if (pdev->irq < 2) {
1982                 err = -EIO;
1983                 ERR("tehuti: invalid irq (%d)\n", pdev->irq);
1984                 goto err_out_iomap;
1985         }
1986         pci_set_drvdata(pdev, nic);
1987
1988         if (pdev->device == 0x3014)
1989                 nic->port_num = 2;
1990         else
1991                 nic->port_num = 1;
1992
1993         print_hw_id(pdev);
1994
1995         bdx_hw_reset_direct(nic->regs);
1996
1997         nic->irq_type = IRQ_INTX;
1998 #ifdef BDX_MSI
1999         if ((readl(nic->regs + FPGA_VER) & 0xFFF) >= 378) {
2000                 if ((err = pci_enable_msi(pdev)))
2001                         ERR("Tehuti: Can't eneble msi. error is %d\n", err);
2002                 else
2003                         nic->irq_type = IRQ_MSI;
2004         } else
2005                 DBG("HW does not support MSI\n");
2006 #endif
2007
2008     /************** netdev **************/
2009         for (port = 0; port < nic->port_num; port++) {
2010                 if (!(ndev = alloc_etherdev(sizeof(struct bdx_priv)))) {
2011                         err = -ENOMEM;
2012                         printk(KERN_ERR "tehuti: alloc_etherdev failed\n");
2013                         goto err_out_iomap;
2014                 }
2015
2016                 ndev->netdev_ops = &bdx_netdev_ops;
2017                 ndev->tx_queue_len = BDX_NDEV_TXQ_LEN;
2018
2019                 bdx_ethtool_ops(ndev);  /* ethtool interface */
2020
2021                 /* these fields are used for info purposes only
2022                  * so we can have them same for all ports of the board */
2023                 ndev->if_port = port;
2024                 ndev->base_addr = pciaddr;
2025                 ndev->mem_start = pciaddr;
2026                 ndev->mem_end = pciaddr + regionSize;
2027                 ndev->irq = pdev->irq;
2028                 ndev->features = NETIF_F_IP_CSUM | NETIF_F_SG | NETIF_F_TSO
2029                     | NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX |
2030                     NETIF_F_HW_VLAN_FILTER
2031                     /*| NETIF_F_FRAGLIST */
2032                     ;
2033
2034                 if (pci_using_dac)
2035                         ndev->features |= NETIF_F_HIGHDMA;
2036
2037         /************** priv ****************/
2038                 priv = nic->priv[port] = netdev_priv(ndev);
2039
2040                 memset(priv, 0, sizeof(struct bdx_priv));
2041                 priv->pBdxRegs = nic->regs + port * 0x8000;
2042                 priv->port = port;
2043                 priv->pdev = pdev;
2044                 priv->ndev = ndev;
2045                 priv->nic = nic;
2046                 priv->msg_enable = BDX_DEF_MSG_ENABLE;
2047
2048                 netif_napi_add(ndev, &priv->napi, bdx_poll, 64);
2049
2050                 if ((readl(nic->regs + FPGA_VER) & 0xFFF) == 308) {
2051                         DBG("HW statistics not supported\n");
2052                         priv->stats_flag = 0;
2053                 } else {
2054                         priv->stats_flag = 1;
2055                 }
2056
2057                 /* Initialize fifo sizes. */
2058                 priv->txd_size = 2;
2059                 priv->txf_size = 2;
2060                 priv->rxd_size = 2;
2061                 priv->rxf_size = 3;
2062
2063                 /* Initialize the initial coalescing registers. */
2064                 priv->rdintcm = INT_REG_VAL(0x20, 1, 4, 12);
2065                 priv->tdintcm = INT_REG_VAL(0x20, 1, 0, 12);
2066
2067                 /* ndev->xmit_lock spinlock is not used.
2068                  * Private priv->tx_lock is used for synchronization
2069                  * between transmit and TX irq cleanup.  In addition
2070                  * set multicast list callback has to use priv->tx_lock.
2071                  */
2072 #ifdef BDX_LLTX
2073                 ndev->features |= NETIF_F_LLTX;
2074 #endif
2075                 spin_lock_init(&priv->tx_lock);
2076
2077                 /*bdx_hw_reset(priv); */
2078                 if (bdx_read_mac(priv)) {
2079                         printk(KERN_ERR "tehuti: load MAC address failed\n");
2080                         goto err_out_iomap;
2081                 }
2082                 SET_NETDEV_DEV(ndev, &pdev->dev);
2083                 if ((err = register_netdev(ndev))) {
2084                         printk(KERN_ERR "tehuti: register_netdev failed\n");
2085                         goto err_out_free;
2086                 }
2087                 netif_carrier_off(ndev);
2088                 netif_stop_queue(ndev);
2089
2090                 print_eth_id(ndev);
2091         }
2092         RET(0);
2093
2094 err_out_free:
2095         free_netdev(ndev);
2096 err_out_iomap:
2097         iounmap(nic->regs);
2098 err_out_res:
2099         pci_release_regions(pdev);
2100 err_dma:
2101         pci_disable_device(pdev);
2102 err_pci:
2103         vfree(nic);
2104
2105         RET(err);
2106 }
2107
2108 /****************** Ethtool interface *********************/
2109 /* get strings for tests */
2110 static const char
2111  bdx_test_names[][ETH_GSTRING_LEN] = {
2112         "No tests defined"
2113 };
2114
2115 /* get strings for statistics counters */
2116 static const char
2117  bdx_stat_names[][ETH_GSTRING_LEN] = {
2118         "InUCast",              /* 0x7200 */
2119         "InMCast",              /* 0x7210 */
2120         "InBCast",              /* 0x7220 */
2121         "InPkts",               /* 0x7230 */
2122         "InErrors",             /* 0x7240 */
2123         "InDropped",            /* 0x7250 */
2124         "FrameTooLong",         /* 0x7260 */
2125         "FrameSequenceErrors",  /* 0x7270 */
2126         "InVLAN",               /* 0x7280 */
2127         "InDroppedDFE",         /* 0x7290 */
2128         "InDroppedIntFull",     /* 0x72A0 */
2129         "InFrameAlignErrors",   /* 0x72B0 */
2130
2131         /* 0x72C0-0x72E0 RSRV */
2132
2133         "OutUCast",             /* 0x72F0 */
2134         "OutMCast",             /* 0x7300 */
2135         "OutBCast",             /* 0x7310 */
2136         "OutPkts",              /* 0x7320 */
2137
2138         /* 0x7330-0x7360 RSRV */
2139
2140         "OutVLAN",              /* 0x7370 */
2141         "InUCastOctects",       /* 0x7380 */
2142         "OutUCastOctects",      /* 0x7390 */
2143
2144         /* 0x73A0-0x73B0 RSRV */
2145
2146         "InBCastOctects",       /* 0x73C0 */
2147         "OutBCastOctects",      /* 0x73D0 */
2148         "InOctects",            /* 0x73E0 */
2149         "OutOctects",           /* 0x73F0 */
2150 };
2151
2152 /*
2153  * bdx_get_settings - get device-specific settings
2154  * @netdev
2155  * @ecmd
2156  */
2157 static int bdx_get_settings(struct net_device *netdev, struct ethtool_cmd *ecmd)
2158 {
2159         u32 rdintcm;
2160         u32 tdintcm;
2161         struct bdx_priv *priv = netdev_priv(netdev);
2162
2163         rdintcm = priv->rdintcm;
2164         tdintcm = priv->tdintcm;
2165
2166         ecmd->supported = (SUPPORTED_10000baseT_Full | SUPPORTED_FIBRE);
2167         ecmd->advertising = (ADVERTISED_10000baseT_Full | ADVERTISED_FIBRE);
2168         ecmd->speed = SPEED_10000;
2169         ecmd->duplex = DUPLEX_FULL;
2170         ecmd->port = PORT_FIBRE;
2171         ecmd->transceiver = XCVR_EXTERNAL;      /* what does it mean? */
2172         ecmd->autoneg = AUTONEG_DISABLE;
2173
2174         /* PCK_TH measures in multiples of FIFO bytes
2175            We translate to packets */
2176         ecmd->maxtxpkt =
2177             ((GET_PCK_TH(tdintcm) * PCK_TH_MULT) / BDX_TXF_DESC_SZ);
2178         ecmd->maxrxpkt =
2179             ((GET_PCK_TH(rdintcm) * PCK_TH_MULT) / sizeof(struct rxf_desc));
2180
2181         return 0;
2182 }
2183
2184 /*
2185  * bdx_get_drvinfo - report driver information
2186  * @netdev
2187  * @drvinfo
2188  */
2189 static void
2190 bdx_get_drvinfo(struct net_device *netdev, struct ethtool_drvinfo *drvinfo)
2191 {
2192         struct bdx_priv *priv = netdev_priv(netdev);
2193
2194         strlcat(drvinfo->driver, BDX_DRV_NAME, sizeof(drvinfo->driver));
2195         strlcat(drvinfo->version, BDX_DRV_VERSION, sizeof(drvinfo->version));
2196         strlcat(drvinfo->fw_version, "N/A", sizeof(drvinfo->fw_version));
2197         strlcat(drvinfo->bus_info, pci_name(priv->pdev),
2198                 sizeof(drvinfo->bus_info));
2199
2200         drvinfo->n_stats = ((priv->stats_flag) ? ARRAY_SIZE(bdx_stat_names) : 0);
2201         drvinfo->testinfo_len = 0;
2202         drvinfo->regdump_len = 0;
2203         drvinfo->eedump_len = 0;
2204 }
2205
2206 /*
2207  * bdx_get_rx_csum - report whether receive checksums are turned on or off
2208  * @netdev
2209  */
2210 static u32 bdx_get_rx_csum(struct net_device *netdev)
2211 {
2212         return 1;               /* always on */
2213 }
2214
2215 /*
2216  * bdx_get_tx_csum - report whether transmit checksums are turned on or off
2217  * @netdev
2218  */
2219 static u32 bdx_get_tx_csum(struct net_device *netdev)
2220 {
2221         return (netdev->features & NETIF_F_IP_CSUM) != 0;
2222 }
2223
2224 /*
2225  * bdx_get_coalesce - get interrupt coalescing parameters
2226  * @netdev
2227  * @ecoal
2228  */
2229 static int
2230 bdx_get_coalesce(struct net_device *netdev, struct ethtool_coalesce *ecoal)
2231 {
2232         u32 rdintcm;
2233         u32 tdintcm;
2234         struct bdx_priv *priv = netdev_priv(netdev);
2235
2236         rdintcm = priv->rdintcm;
2237         tdintcm = priv->tdintcm;
2238
2239         /* PCK_TH measures in multiples of FIFO bytes
2240            We translate to packets */
2241         ecoal->rx_coalesce_usecs = GET_INT_COAL(rdintcm) * INT_COAL_MULT;
2242         ecoal->rx_max_coalesced_frames =
2243             ((GET_PCK_TH(rdintcm) * PCK_TH_MULT) / sizeof(struct rxf_desc));
2244
2245         ecoal->tx_coalesce_usecs = GET_INT_COAL(tdintcm) * INT_COAL_MULT;
2246         ecoal->tx_max_coalesced_frames =
2247             ((GET_PCK_TH(tdintcm) * PCK_TH_MULT) / BDX_TXF_DESC_SZ);
2248
2249         /* adaptive parameters ignored */
2250         return 0;
2251 }
2252
2253 /*
2254  * bdx_set_coalesce - set interrupt coalescing parameters
2255  * @netdev
2256  * @ecoal
2257  */
2258 static int
2259 bdx_set_coalesce(struct net_device *netdev, struct ethtool_coalesce *ecoal)
2260 {
2261         u32 rdintcm;
2262         u32 tdintcm;
2263         struct bdx_priv *priv = netdev_priv(netdev);
2264         int rx_coal;
2265         int tx_coal;
2266         int rx_max_coal;
2267         int tx_max_coal;
2268
2269         /* Check for valid input */
2270         rx_coal = ecoal->rx_coalesce_usecs / INT_COAL_MULT;
2271         tx_coal = ecoal->tx_coalesce_usecs / INT_COAL_MULT;
2272         rx_max_coal = ecoal->rx_max_coalesced_frames;
2273         tx_max_coal = ecoal->tx_max_coalesced_frames;
2274
2275         /* Translate from packets to multiples of FIFO bytes */
2276         rx_max_coal =
2277             (((rx_max_coal * sizeof(struct rxf_desc)) + PCK_TH_MULT - 1)
2278              / PCK_TH_MULT);
2279         tx_max_coal =
2280             (((tx_max_coal * BDX_TXF_DESC_SZ) + PCK_TH_MULT - 1)
2281              / PCK_TH_MULT);
2282
2283         if ((rx_coal > 0x7FFF) || (tx_coal > 0x7FFF)
2284             || (rx_max_coal > 0xF) || (tx_max_coal > 0xF))
2285                 return -EINVAL;
2286
2287         rdintcm = INT_REG_VAL(rx_coal, GET_INT_COAL_RC(priv->rdintcm),
2288                               GET_RXF_TH(priv->rdintcm), rx_max_coal);
2289         tdintcm = INT_REG_VAL(tx_coal, GET_INT_COAL_RC(priv->tdintcm), 0,
2290                               tx_max_coal);
2291
2292         priv->rdintcm = rdintcm;
2293         priv->tdintcm = tdintcm;
2294
2295         WRITE_REG(priv, regRDINTCM0, rdintcm);
2296         WRITE_REG(priv, regTDINTCM0, tdintcm);
2297
2298         return 0;
2299 }
2300
2301 /* Convert RX fifo size to number of pending packets */
2302 static inline int bdx_rx_fifo_size_to_packets(int rx_size)
2303 {
2304         return ((FIFO_SIZE * (1 << rx_size)) / sizeof(struct rxf_desc));
2305 }
2306
2307 /* Convert TX fifo size to number of pending packets */
2308 static inline int bdx_tx_fifo_size_to_packets(int tx_size)
2309 {
2310         return ((FIFO_SIZE * (1 << tx_size)) / BDX_TXF_DESC_SZ);
2311 }
2312
2313 /*
2314  * bdx_get_ringparam - report ring sizes
2315  * @netdev
2316  * @ring
2317  */
2318 static void
2319 bdx_get_ringparam(struct net_device *netdev, struct ethtool_ringparam *ring)
2320 {
2321         struct bdx_priv *priv = netdev_priv(netdev);
2322
2323         /*max_pending - the maximum-sized FIFO we allow */
2324         ring->rx_max_pending = bdx_rx_fifo_size_to_packets(3);
2325         ring->tx_max_pending = bdx_tx_fifo_size_to_packets(3);
2326         ring->rx_pending = bdx_rx_fifo_size_to_packets(priv->rxf_size);
2327         ring->tx_pending = bdx_tx_fifo_size_to_packets(priv->txd_size);
2328 }
2329
2330 /*
2331  * bdx_set_ringparam - set ring sizes
2332  * @netdev
2333  * @ring
2334  */
2335 static int
2336 bdx_set_ringparam(struct net_device *netdev, struct ethtool_ringparam *ring)
2337 {
2338         struct bdx_priv *priv = netdev_priv(netdev);
2339         int rx_size = 0;
2340         int tx_size = 0;
2341
2342         for (; rx_size < 4; rx_size++) {
2343                 if (bdx_rx_fifo_size_to_packets(rx_size) >= ring->rx_pending)
2344                         break;
2345         }
2346         if (rx_size == 4)
2347                 rx_size = 3;
2348
2349         for (; tx_size < 4; tx_size++) {
2350                 if (bdx_tx_fifo_size_to_packets(tx_size) >= ring->tx_pending)
2351                         break;
2352         }
2353         if (tx_size == 4)
2354                 tx_size = 3;
2355
2356         /*Is there anything to do? */
2357         if ((rx_size == priv->rxf_size)
2358             && (tx_size == priv->txd_size))
2359                 return 0;
2360
2361         priv->rxf_size = rx_size;
2362         if (rx_size > 1)
2363                 priv->rxd_size = rx_size - 1;
2364         else
2365                 priv->rxd_size = rx_size;
2366
2367         priv->txf_size = priv->txd_size = tx_size;
2368
2369         if (netif_running(netdev)) {
2370                 bdx_close(netdev);
2371                 bdx_open(netdev);
2372         }
2373         return 0;
2374 }
2375
2376 /*
2377  * bdx_get_strings - return a set of strings that describe the requested objects
2378  * @netdev
2379  * @data
2380  */
2381 static void bdx_get_strings(struct net_device *netdev, u32 stringset, u8 *data)
2382 {
2383         switch (stringset) {
2384         case ETH_SS_TEST:
2385                 memcpy(data, *bdx_test_names, sizeof(bdx_test_names));
2386                 break;
2387         case ETH_SS_STATS:
2388                 memcpy(data, *bdx_stat_names, sizeof(bdx_stat_names));
2389                 break;
2390         }
2391 }
2392
2393 /*
2394  * bdx_get_stats_count - return number of 64bit statistics counters
2395  * @netdev
2396  */
2397 static int bdx_get_stats_count(struct net_device *netdev)
2398 {
2399         struct bdx_priv *priv = netdev_priv(netdev);
2400         BDX_ASSERT(ARRAY_SIZE(bdx_stat_names)
2401                    != sizeof(struct bdx_stats) / sizeof(u64));
2402         return ((priv->stats_flag) ? ARRAY_SIZE(bdx_stat_names) : 0);
2403 }
2404
2405 /*
2406  * bdx_get_ethtool_stats - return device's hardware L2 statistics
2407  * @netdev
2408  * @stats
2409  * @data
2410  */
2411 static void bdx_get_ethtool_stats(struct net_device *netdev,
2412                                   struct ethtool_stats *stats, u64 *data)
2413 {
2414         struct bdx_priv *priv = netdev_priv(netdev);
2415
2416         if (priv->stats_flag) {
2417
2418                 /* Update stats from HW */
2419                 bdx_update_stats(priv);
2420
2421                 /* Copy data to user buffer */
2422                 memcpy(data, &priv->hw_stats, sizeof(priv->hw_stats));
2423         }
2424 }
2425
2426 /*
2427  * bdx_ethtool_ops - ethtool interface implementation
2428  * @netdev
2429  */
2430 static void bdx_ethtool_ops(struct net_device *netdev)
2431 {
2432         static struct ethtool_ops bdx_ethtool_ops = {
2433                 .get_settings = bdx_get_settings,
2434                 .get_drvinfo = bdx_get_drvinfo,
2435                 .get_link = ethtool_op_get_link,
2436                 .get_coalesce = bdx_get_coalesce,
2437                 .set_coalesce = bdx_set_coalesce,
2438                 .get_ringparam = bdx_get_ringparam,
2439                 .set_ringparam = bdx_set_ringparam,
2440                 .get_rx_csum = bdx_get_rx_csum,
2441                 .get_tx_csum = bdx_get_tx_csum,
2442                 .get_sg = ethtool_op_get_sg,
2443                 .get_tso = ethtool_op_get_tso,
2444                 .get_strings = bdx_get_strings,
2445                 .get_stats_count = bdx_get_stats_count,
2446                 .get_ethtool_stats = bdx_get_ethtool_stats,
2447         };
2448
2449         SET_ETHTOOL_OPS(netdev, &bdx_ethtool_ops);
2450 }
2451
2452 /**
2453  * bdx_remove - Device Removal Routine
2454  * @pdev: PCI device information struct
2455  *
2456  * bdx_remove is called by the PCI subsystem to alert the driver
2457  * that it should release a PCI device.  The could be caused by a
2458  * Hot-Plug event, or because the driver is going to be removed from
2459  * memory.
2460  **/
2461 static void __devexit bdx_remove(struct pci_dev *pdev)
2462 {
2463         struct pci_nic *nic = pci_get_drvdata(pdev);
2464         struct net_device *ndev;
2465         int port;
2466
2467         for (port = 0; port < nic->port_num; port++) {
2468                 ndev = nic->priv[port]->ndev;
2469                 unregister_netdev(ndev);
2470                 free_netdev(ndev);
2471         }
2472
2473         /*bdx_hw_reset_direct(nic->regs); */
2474 #ifdef BDX_MSI
2475         if (nic->irq_type == IRQ_MSI)
2476                 pci_disable_msi(pdev);
2477 #endif
2478
2479         iounmap(nic->regs);
2480         pci_release_regions(pdev);
2481         pci_disable_device(pdev);
2482         pci_set_drvdata(pdev, NULL);
2483         vfree(nic);
2484
2485         RET();
2486 }
2487
2488 static struct pci_driver bdx_pci_driver = {
2489         .name = BDX_DRV_NAME,
2490         .id_table = bdx_pci_tbl,
2491         .probe = bdx_probe,
2492         .remove = __devexit_p(bdx_remove),
2493 };
2494
2495 /*
2496  * print_driver_id - print parameters of the driver build
2497  */
2498 static void __init print_driver_id(void)
2499 {
2500         printk(KERN_INFO "%s: %s, %s\n", BDX_DRV_NAME, BDX_DRV_DESC,
2501                BDX_DRV_VERSION);
2502         printk(KERN_INFO "%s: Options: hw_csum %s\n", BDX_DRV_NAME,
2503                BDX_MSI_STRING);
2504 }
2505
2506 static int __init bdx_module_init(void)
2507 {
2508         ENTER;
2509         init_txd_sizes();
2510         print_driver_id();
2511         RET(pci_register_driver(&bdx_pci_driver));
2512 }
2513
2514 module_init(bdx_module_init);
2515
2516 static void __exit bdx_module_exit(void)
2517 {
2518         ENTER;
2519         pci_unregister_driver(&bdx_pci_driver);
2520         RET();
2521 }
2522
2523 module_exit(bdx_module_exit);
2524
2525 MODULE_LICENSE("GPL");
2526 MODULE_AUTHOR(DRIVER_AUTHOR);
2527 MODULE_DESCRIPTION(BDX_DRV_DESC);
2528 MODULE_FIRMWARE("tehuti/firmware.bin");