Merge branch 'master' of git://git.kernel.org/pub/scm/linux/kernel/git/linville/wirel...
[linux-2.6.git] / drivers / net / sfc / net_driver.h
1 /****************************************************************************
2  * Driver for Solarflare Solarstorm network controllers and boards
3  * Copyright 2005-2006 Fen Systems Ltd.
4  * Copyright 2005-2009 Solarflare Communications Inc.
5  *
6  * This program is free software; you can redistribute it and/or modify it
7  * under the terms of the GNU General Public License version 2 as published
8  * by the Free Software Foundation, incorporated herein by reference.
9  */
10
11 /* Common definitions for all Efx net driver code */
12
13 #ifndef EFX_NET_DRIVER_H
14 #define EFX_NET_DRIVER_H
15
16 #if defined(EFX_ENABLE_DEBUG) && !defined(DEBUG)
17 #define DEBUG
18 #endif
19
20 #include <linux/version.h>
21 #include <linux/netdevice.h>
22 #include <linux/etherdevice.h>
23 #include <linux/ethtool.h>
24 #include <linux/if_vlan.h>
25 #include <linux/timer.h>
26 #include <linux/mdio.h>
27 #include <linux/list.h>
28 #include <linux/pci.h>
29 #include <linux/device.h>
30 #include <linux/highmem.h>
31 #include <linux/workqueue.h>
32 #include <linux/vmalloc.h>
33 #include <linux/i2c.h>
34
35 #include "enum.h"
36 #include "bitfield.h"
37
38 /**************************************************************************
39  *
40  * Build definitions
41  *
42  **************************************************************************/
43
44 #define EFX_DRIVER_VERSION      "3.0"
45
46 #ifdef EFX_ENABLE_DEBUG
47 #define EFX_BUG_ON_PARANOID(x) BUG_ON(x)
48 #define EFX_WARN_ON_PARANOID(x) WARN_ON(x)
49 #else
50 #define EFX_BUG_ON_PARANOID(x) do {} while (0)
51 #define EFX_WARN_ON_PARANOID(x) do {} while (0)
52 #endif
53
54 /**************************************************************************
55  *
56  * Efx data structures
57  *
58  **************************************************************************/
59
60 #define EFX_MAX_CHANNELS 32
61 #define EFX_MAX_RX_QUEUES EFX_MAX_CHANNELS
62
63 /* Checksum generation is a per-queue option in hardware, so each
64  * queue visible to the networking core is backed by two hardware TX
65  * queues. */
66 #define EFX_MAX_TX_TC           2
67 #define EFX_MAX_CORE_TX_QUEUES  (EFX_MAX_TX_TC * EFX_MAX_CHANNELS)
68 #define EFX_TXQ_TYPE_OFFLOAD    1       /* flag */
69 #define EFX_TXQ_TYPE_HIGHPRI    2       /* flag */
70 #define EFX_TXQ_TYPES           4
71 #define EFX_MAX_TX_QUEUES       (EFX_TXQ_TYPES * EFX_MAX_CHANNELS)
72
73 /**
74  * struct efx_special_buffer - An Efx special buffer
75  * @addr: CPU base address of the buffer
76  * @dma_addr: DMA base address of the buffer
77  * @len: Buffer length, in bytes
78  * @index: Buffer index within controller;s buffer table
79  * @entries: Number of buffer table entries
80  *
81  * Special buffers are used for the event queues and the TX and RX
82  * descriptor queues for each channel.  They are *not* used for the
83  * actual transmit and receive buffers.
84  */
85 struct efx_special_buffer {
86         void *addr;
87         dma_addr_t dma_addr;
88         unsigned int len;
89         int index;
90         int entries;
91 };
92
93 enum efx_flush_state {
94         FLUSH_NONE,
95         FLUSH_PENDING,
96         FLUSH_FAILED,
97         FLUSH_DONE,
98 };
99
100 /**
101  * struct efx_tx_buffer - An Efx TX buffer
102  * @skb: The associated socket buffer.
103  *      Set only on the final fragment of a packet; %NULL for all other
104  *      fragments.  When this fragment completes, then we can free this
105  *      skb.
106  * @tsoh: The associated TSO header structure, or %NULL if this
107  *      buffer is not a TSO header.
108  * @dma_addr: DMA address of the fragment.
109  * @len: Length of this fragment.
110  *      This field is zero when the queue slot is empty.
111  * @continuation: True if this fragment is not the end of a packet.
112  * @unmap_single: True if pci_unmap_single should be used.
113  * @unmap_len: Length of this fragment to unmap
114  */
115 struct efx_tx_buffer {
116         const struct sk_buff *skb;
117         struct efx_tso_header *tsoh;
118         dma_addr_t dma_addr;
119         unsigned short len;
120         bool continuation;
121         bool unmap_single;
122         unsigned short unmap_len;
123 };
124
125 /**
126  * struct efx_tx_queue - An Efx TX queue
127  *
128  * This is a ring buffer of TX fragments.
129  * Since the TX completion path always executes on the same
130  * CPU and the xmit path can operate on different CPUs,
131  * performance is increased by ensuring that the completion
132  * path and the xmit path operate on different cache lines.
133  * This is particularly important if the xmit path is always
134  * executing on one CPU which is different from the completion
135  * path.  There is also a cache line for members which are
136  * read but not written on the fast path.
137  *
138  * @efx: The associated Efx NIC
139  * @queue: DMA queue number
140  * @channel: The associated channel
141  * @core_txq: The networking core TX queue structure
142  * @buffer: The software buffer ring
143  * @txd: The hardware descriptor ring
144  * @ptr_mask: The size of the ring minus 1.
145  * @initialised: Has hardware queue been initialised?
146  * @flushed: Used when handling queue flushing
147  * @read_count: Current read pointer.
148  *      This is the number of buffers that have been removed from both rings.
149  * @old_write_count: The value of @write_count when last checked.
150  *      This is here for performance reasons.  The xmit path will
151  *      only get the up-to-date value of @write_count if this
152  *      variable indicates that the queue is empty.  This is to
153  *      avoid cache-line ping-pong between the xmit path and the
154  *      completion path.
155  * @insert_count: Current insert pointer
156  *      This is the number of buffers that have been added to the
157  *      software ring.
158  * @write_count: Current write pointer
159  *      This is the number of buffers that have been added to the
160  *      hardware ring.
161  * @old_read_count: The value of read_count when last checked.
162  *      This is here for performance reasons.  The xmit path will
163  *      only get the up-to-date value of read_count if this
164  *      variable indicates that the queue is full.  This is to
165  *      avoid cache-line ping-pong between the xmit path and the
166  *      completion path.
167  * @tso_headers_free: A list of TSO headers allocated for this TX queue
168  *      that are not in use, and so available for new TSO sends. The list
169  *      is protected by the TX queue lock.
170  * @tso_bursts: Number of times TSO xmit invoked by kernel
171  * @tso_long_headers: Number of packets with headers too long for standard
172  *      blocks
173  * @tso_packets: Number of packets via the TSO xmit path
174  * @pushes: Number of times the TX push feature has been used
175  * @empty_read_count: If the completion path has seen the queue as empty
176  *      and the transmission path has not yet checked this, the value of
177  *      @read_count bitwise-added to %EFX_EMPTY_COUNT_VALID; otherwise 0.
178  */
179 struct efx_tx_queue {
180         /* Members which don't change on the fast path */
181         struct efx_nic *efx ____cacheline_aligned_in_smp;
182         unsigned queue;
183         struct efx_channel *channel;
184         struct netdev_queue *core_txq;
185         struct efx_tx_buffer *buffer;
186         struct efx_special_buffer txd;
187         unsigned int ptr_mask;
188         bool initialised;
189         enum efx_flush_state flushed;
190
191         /* Members used mainly on the completion path */
192         unsigned int read_count ____cacheline_aligned_in_smp;
193         unsigned int old_write_count;
194
195         /* Members used only on the xmit path */
196         unsigned int insert_count ____cacheline_aligned_in_smp;
197         unsigned int write_count;
198         unsigned int old_read_count;
199         struct efx_tso_header *tso_headers_free;
200         unsigned int tso_bursts;
201         unsigned int tso_long_headers;
202         unsigned int tso_packets;
203         unsigned int pushes;
204
205         /* Members shared between paths and sometimes updated */
206         unsigned int empty_read_count ____cacheline_aligned_in_smp;
207 #define EFX_EMPTY_COUNT_VALID 0x80000000
208 };
209
210 /**
211  * struct efx_rx_buffer - An Efx RX data buffer
212  * @dma_addr: DMA base address of the buffer
213  * @skb: The associated socket buffer, if any.
214  *      If both this and page are %NULL, the buffer slot is currently free.
215  * @page: The associated page buffer, if any.
216  *      If both this and skb are %NULL, the buffer slot is currently free.
217  * @data: Pointer to ethernet header
218  * @len: Buffer length, in bytes.
219  */
220 struct efx_rx_buffer {
221         dma_addr_t dma_addr;
222         struct sk_buff *skb;
223         struct page *page;
224         char *data;
225         unsigned int len;
226 };
227
228 /**
229  * struct efx_rx_page_state - Page-based rx buffer state
230  *
231  * Inserted at the start of every page allocated for receive buffers.
232  * Used to facilitate sharing dma mappings between recycled rx buffers
233  * and those passed up to the kernel.
234  *
235  * @refcnt: Number of struct efx_rx_buffer's referencing this page.
236  *      When refcnt falls to zero, the page is unmapped for dma
237  * @dma_addr: The dma address of this page.
238  */
239 struct efx_rx_page_state {
240         unsigned refcnt;
241         dma_addr_t dma_addr;
242
243         unsigned int __pad[0] ____cacheline_aligned;
244 };
245
246 /**
247  * struct efx_rx_queue - An Efx RX queue
248  * @efx: The associated Efx NIC
249  * @buffer: The software buffer ring
250  * @rxd: The hardware descriptor ring
251  * @ptr_mask: The size of the ring minus 1.
252  * @added_count: Number of buffers added to the receive queue.
253  * @notified_count: Number of buffers given to NIC (<= @added_count).
254  * @removed_count: Number of buffers removed from the receive queue.
255  * @max_fill: RX descriptor maximum fill level (<= ring size)
256  * @fast_fill_trigger: RX descriptor fill level that will trigger a fast fill
257  *      (<= @max_fill)
258  * @fast_fill_limit: The level to which a fast fill will fill
259  *      (@fast_fill_trigger <= @fast_fill_limit <= @max_fill)
260  * @min_fill: RX descriptor minimum non-zero fill level.
261  *      This records the minimum fill level observed when a ring
262  *      refill was triggered.
263  * @alloc_page_count: RX allocation strategy counter.
264  * @alloc_skb_count: RX allocation strategy counter.
265  * @slow_fill: Timer used to defer efx_nic_generate_fill_event().
266  * @flushed: Use when handling queue flushing
267  */
268 struct efx_rx_queue {
269         struct efx_nic *efx;
270         struct efx_rx_buffer *buffer;
271         struct efx_special_buffer rxd;
272         unsigned int ptr_mask;
273
274         int added_count;
275         int notified_count;
276         int removed_count;
277         unsigned int max_fill;
278         unsigned int fast_fill_trigger;
279         unsigned int fast_fill_limit;
280         unsigned int min_fill;
281         unsigned int min_overfill;
282         unsigned int alloc_page_count;
283         unsigned int alloc_skb_count;
284         struct timer_list slow_fill;
285         unsigned int slow_fill_count;
286
287         enum efx_flush_state flushed;
288 };
289
290 /**
291  * struct efx_buffer - An Efx general-purpose buffer
292  * @addr: host base address of the buffer
293  * @dma_addr: DMA base address of the buffer
294  * @len: Buffer length, in bytes
295  *
296  * The NIC uses these buffers for its interrupt status registers and
297  * MAC stats dumps.
298  */
299 struct efx_buffer {
300         void *addr;
301         dma_addr_t dma_addr;
302         unsigned int len;
303 };
304
305
306 enum efx_rx_alloc_method {
307         RX_ALLOC_METHOD_AUTO = 0,
308         RX_ALLOC_METHOD_SKB = 1,
309         RX_ALLOC_METHOD_PAGE = 2,
310 };
311
312 /**
313  * struct efx_channel - An Efx channel
314  *
315  * A channel comprises an event queue, at least one TX queue, at least
316  * one RX queue, and an associated tasklet for processing the event
317  * queue.
318  *
319  * @efx: Associated Efx NIC
320  * @channel: Channel instance number
321  * @enabled: Channel enabled indicator
322  * @irq: IRQ number (MSI and MSI-X only)
323  * @irq_moderation: IRQ moderation value (in hardware ticks)
324  * @napi_dev: Net device used with NAPI
325  * @napi_str: NAPI control structure
326  * @work_pending: Is work pending via NAPI?
327  * @eventq: Event queue buffer
328  * @eventq_mask: Event queue pointer mask
329  * @eventq_read_ptr: Event queue read pointer
330  * @last_eventq_read_ptr: Last event queue read pointer value.
331  * @magic_count: Event queue test event count
332  * @irq_count: Number of IRQs since last adaptive moderation decision
333  * @irq_mod_score: IRQ moderation score
334  * @rx_alloc_level: Watermark based heuristic counter for pushing descriptors
335  *      and diagnostic counters
336  * @rx_alloc_push_pages: RX allocation method currently in use for pushing
337  *      descriptors
338  * @n_rx_tobe_disc: Count of RX_TOBE_DISC errors
339  * @n_rx_ip_hdr_chksum_err: Count of RX IP header checksum errors
340  * @n_rx_tcp_udp_chksum_err: Count of RX TCP and UDP checksum errors
341  * @n_rx_mcast_mismatch: Count of unmatched multicast frames
342  * @n_rx_frm_trunc: Count of RX_FRM_TRUNC errors
343  * @n_rx_overlength: Count of RX_OVERLENGTH errors
344  * @n_skbuff_leaks: Count of skbuffs leaked due to RX overrun
345  * @rx_queue: RX queue for this channel
346  * @tx_queue: TX queues for this channel
347  */
348 struct efx_channel {
349         struct efx_nic *efx;
350         int channel;
351         bool enabled;
352         int irq;
353         unsigned int irq_moderation;
354         struct net_device *napi_dev;
355         struct napi_struct napi_str;
356         bool work_pending;
357         struct efx_special_buffer eventq;
358         unsigned int eventq_mask;
359         unsigned int eventq_read_ptr;
360         unsigned int last_eventq_read_ptr;
361         unsigned int magic_count;
362
363         unsigned int irq_count;
364         unsigned int irq_mod_score;
365 #ifdef CONFIG_RFS_ACCEL
366         unsigned int rfs_filters_added;
367 #endif
368
369         int rx_alloc_level;
370         int rx_alloc_push_pages;
371
372         unsigned n_rx_tobe_disc;
373         unsigned n_rx_ip_hdr_chksum_err;
374         unsigned n_rx_tcp_udp_chksum_err;
375         unsigned n_rx_mcast_mismatch;
376         unsigned n_rx_frm_trunc;
377         unsigned n_rx_overlength;
378         unsigned n_skbuff_leaks;
379
380         /* Used to pipeline received packets in order to optimise memory
381          * access with prefetches.
382          */
383         struct efx_rx_buffer *rx_pkt;
384         bool rx_pkt_csummed;
385
386         struct efx_rx_queue rx_queue;
387         struct efx_tx_queue tx_queue[EFX_TXQ_TYPES];
388 };
389
390 enum efx_led_mode {
391         EFX_LED_OFF     = 0,
392         EFX_LED_ON      = 1,
393         EFX_LED_DEFAULT = 2
394 };
395
396 #define STRING_TABLE_LOOKUP(val, member) \
397         ((val) < member ## _max) ? member ## _names[val] : "(invalid)"
398
399 extern const char *efx_loopback_mode_names[];
400 extern const unsigned int efx_loopback_mode_max;
401 #define LOOPBACK_MODE(efx) \
402         STRING_TABLE_LOOKUP((efx)->loopback_mode, efx_loopback_mode)
403
404 extern const char *efx_reset_type_names[];
405 extern const unsigned int efx_reset_type_max;
406 #define RESET_TYPE(type) \
407         STRING_TABLE_LOOKUP(type, efx_reset_type)
408
409 enum efx_int_mode {
410         /* Be careful if altering to correct macro below */
411         EFX_INT_MODE_MSIX = 0,
412         EFX_INT_MODE_MSI = 1,
413         EFX_INT_MODE_LEGACY = 2,
414         EFX_INT_MODE_MAX        /* Insert any new items before this */
415 };
416 #define EFX_INT_MODE_USE_MSI(x) (((x)->interrupt_mode) <= EFX_INT_MODE_MSI)
417
418 enum nic_state {
419         STATE_INIT = 0,
420         STATE_RUNNING = 1,
421         STATE_FINI = 2,
422         STATE_DISABLED = 3,
423         STATE_MAX,
424 };
425
426 /*
427  * Alignment of page-allocated RX buffers
428  *
429  * Controls the number of bytes inserted at the start of an RX buffer.
430  * This is the equivalent of NET_IP_ALIGN [which controls the alignment
431  * of the skb->head for hardware DMA].
432  */
433 #ifdef CONFIG_HAVE_EFFICIENT_UNALIGNED_ACCESS
434 #define EFX_PAGE_IP_ALIGN 0
435 #else
436 #define EFX_PAGE_IP_ALIGN NET_IP_ALIGN
437 #endif
438
439 /*
440  * Alignment of the skb->head which wraps a page-allocated RX buffer
441  *
442  * The skb allocated to wrap an rx_buffer can have this alignment. Since
443  * the data is memcpy'd from the rx_buf, it does not need to be equal to
444  * EFX_PAGE_IP_ALIGN.
445  */
446 #define EFX_PAGE_SKB_ALIGN 2
447
448 /* Forward declaration */
449 struct efx_nic;
450
451 /* Pseudo bit-mask flow control field */
452 enum efx_fc_type {
453         EFX_FC_RX = FLOW_CTRL_RX,
454         EFX_FC_TX = FLOW_CTRL_TX,
455         EFX_FC_AUTO = 4,
456 };
457
458 /**
459  * struct efx_link_state - Current state of the link
460  * @up: Link is up
461  * @fd: Link is full-duplex
462  * @fc: Actual flow control flags
463  * @speed: Link speed (Mbps)
464  */
465 struct efx_link_state {
466         bool up;
467         bool fd;
468         enum efx_fc_type fc;
469         unsigned int speed;
470 };
471
472 static inline bool efx_link_state_equal(const struct efx_link_state *left,
473                                         const struct efx_link_state *right)
474 {
475         return left->up == right->up && left->fd == right->fd &&
476                 left->fc == right->fc && left->speed == right->speed;
477 }
478
479 /**
480  * struct efx_mac_operations - Efx MAC operations table
481  * @reconfigure: Reconfigure MAC. Serialised by the mac_lock
482  * @update_stats: Update statistics
483  * @check_fault: Check fault state. True if fault present.
484  */
485 struct efx_mac_operations {
486         int (*reconfigure) (struct efx_nic *efx);
487         void (*update_stats) (struct efx_nic *efx);
488         bool (*check_fault)(struct efx_nic *efx);
489 };
490
491 /**
492  * struct efx_phy_operations - Efx PHY operations table
493  * @probe: Probe PHY and initialise efx->mdio.mode_support, efx->mdio.mmds,
494  *      efx->loopback_modes.
495  * @init: Initialise PHY
496  * @fini: Shut down PHY
497  * @reconfigure: Reconfigure PHY (e.g. for new link parameters)
498  * @poll: Update @link_state and report whether it changed.
499  *      Serialised by the mac_lock.
500  * @get_settings: Get ethtool settings. Serialised by the mac_lock.
501  * @set_settings: Set ethtool settings. Serialised by the mac_lock.
502  * @set_npage_adv: Set abilities advertised in (Extended) Next Page
503  *      (only needed where AN bit is set in mmds)
504  * @test_alive: Test that PHY is 'alive' (online)
505  * @test_name: Get the name of a PHY-specific test/result
506  * @run_tests: Run tests and record results as appropriate (offline).
507  *      Flags are the ethtool tests flags.
508  */
509 struct efx_phy_operations {
510         int (*probe) (struct efx_nic *efx);
511         int (*init) (struct efx_nic *efx);
512         void (*fini) (struct efx_nic *efx);
513         void (*remove) (struct efx_nic *efx);
514         int (*reconfigure) (struct efx_nic *efx);
515         bool (*poll) (struct efx_nic *efx);
516         void (*get_settings) (struct efx_nic *efx,
517                               struct ethtool_cmd *ecmd);
518         int (*set_settings) (struct efx_nic *efx,
519                              struct ethtool_cmd *ecmd);
520         void (*set_npage_adv) (struct efx_nic *efx, u32);
521         int (*test_alive) (struct efx_nic *efx);
522         const char *(*test_name) (struct efx_nic *efx, unsigned int index);
523         int (*run_tests) (struct efx_nic *efx, int *results, unsigned flags);
524 };
525
526 /**
527  * @enum efx_phy_mode - PHY operating mode flags
528  * @PHY_MODE_NORMAL: on and should pass traffic
529  * @PHY_MODE_TX_DISABLED: on with TX disabled
530  * @PHY_MODE_LOW_POWER: set to low power through MDIO
531  * @PHY_MODE_OFF: switched off through external control
532  * @PHY_MODE_SPECIAL: on but will not pass traffic
533  */
534 enum efx_phy_mode {
535         PHY_MODE_NORMAL         = 0,
536         PHY_MODE_TX_DISABLED    = 1,
537         PHY_MODE_LOW_POWER      = 2,
538         PHY_MODE_OFF            = 4,
539         PHY_MODE_SPECIAL        = 8,
540 };
541
542 static inline bool efx_phy_mode_disabled(enum efx_phy_mode mode)
543 {
544         return !!(mode & ~PHY_MODE_TX_DISABLED);
545 }
546
547 /*
548  * Efx extended statistics
549  *
550  * Not all statistics are provided by all supported MACs.  The purpose
551  * is this structure is to contain the raw statistics provided by each
552  * MAC.
553  */
554 struct efx_mac_stats {
555         u64 tx_bytes;
556         u64 tx_good_bytes;
557         u64 tx_bad_bytes;
558         unsigned long tx_packets;
559         unsigned long tx_bad;
560         unsigned long tx_pause;
561         unsigned long tx_control;
562         unsigned long tx_unicast;
563         unsigned long tx_multicast;
564         unsigned long tx_broadcast;
565         unsigned long tx_lt64;
566         unsigned long tx_64;
567         unsigned long tx_65_to_127;
568         unsigned long tx_128_to_255;
569         unsigned long tx_256_to_511;
570         unsigned long tx_512_to_1023;
571         unsigned long tx_1024_to_15xx;
572         unsigned long tx_15xx_to_jumbo;
573         unsigned long tx_gtjumbo;
574         unsigned long tx_collision;
575         unsigned long tx_single_collision;
576         unsigned long tx_multiple_collision;
577         unsigned long tx_excessive_collision;
578         unsigned long tx_deferred;
579         unsigned long tx_late_collision;
580         unsigned long tx_excessive_deferred;
581         unsigned long tx_non_tcpudp;
582         unsigned long tx_mac_src_error;
583         unsigned long tx_ip_src_error;
584         u64 rx_bytes;
585         u64 rx_good_bytes;
586         u64 rx_bad_bytes;
587         unsigned long rx_packets;
588         unsigned long rx_good;
589         unsigned long rx_bad;
590         unsigned long rx_pause;
591         unsigned long rx_control;
592         unsigned long rx_unicast;
593         unsigned long rx_multicast;
594         unsigned long rx_broadcast;
595         unsigned long rx_lt64;
596         unsigned long rx_64;
597         unsigned long rx_65_to_127;
598         unsigned long rx_128_to_255;
599         unsigned long rx_256_to_511;
600         unsigned long rx_512_to_1023;
601         unsigned long rx_1024_to_15xx;
602         unsigned long rx_15xx_to_jumbo;
603         unsigned long rx_gtjumbo;
604         unsigned long rx_bad_lt64;
605         unsigned long rx_bad_64_to_15xx;
606         unsigned long rx_bad_15xx_to_jumbo;
607         unsigned long rx_bad_gtjumbo;
608         unsigned long rx_overflow;
609         unsigned long rx_missed;
610         unsigned long rx_false_carrier;
611         unsigned long rx_symbol_error;
612         unsigned long rx_align_error;
613         unsigned long rx_length_error;
614         unsigned long rx_internal_error;
615         unsigned long rx_good_lt64;
616 };
617
618 /* Number of bits used in a multicast filter hash address */
619 #define EFX_MCAST_HASH_BITS 8
620
621 /* Number of (single-bit) entries in a multicast filter hash */
622 #define EFX_MCAST_HASH_ENTRIES (1 << EFX_MCAST_HASH_BITS)
623
624 /* An Efx multicast filter hash */
625 union efx_multicast_hash {
626         u8 byte[EFX_MCAST_HASH_ENTRIES / 8];
627         efx_oword_t oword[EFX_MCAST_HASH_ENTRIES / sizeof(efx_oword_t) / 8];
628 };
629
630 struct efx_filter_state;
631
632 /**
633  * struct efx_nic - an Efx NIC
634  * @name: Device name (net device name or bus id before net device registered)
635  * @pci_dev: The PCI device
636  * @type: Controller type attributes
637  * @legacy_irq: IRQ number
638  * @legacy_irq_enabled: Are IRQs enabled on NIC (INT_EN_KER register)?
639  * @workqueue: Workqueue for port reconfigures and the HW monitor.
640  *      Work items do not hold and must not acquire RTNL.
641  * @workqueue_name: Name of workqueue
642  * @reset_work: Scheduled reset workitem
643  * @membase_phys: Memory BAR value as physical address
644  * @membase: Memory BAR value
645  * @interrupt_mode: Interrupt mode
646  * @irq_rx_adaptive: Adaptive IRQ moderation enabled for RX event queues
647  * @irq_rx_moderation: IRQ moderation time for RX event queues
648  * @msg_enable: Log message enable flags
649  * @state: Device state flag. Serialised by the rtnl_lock.
650  * @reset_pending: Pending reset method (normally RESET_TYPE_NONE)
651  * @tx_queue: TX DMA queues
652  * @rx_queue: RX DMA queues
653  * @channel: Channels
654  * @channel_name: Names for channels and their IRQs
655  * @rxq_entries: Size of receive queues requested by user.
656  * @txq_entries: Size of transmit queues requested by user.
657  * @next_buffer_table: First available buffer table id
658  * @n_channels: Number of channels in use
659  * @n_rx_channels: Number of channels used for RX (= number of RX queues)
660  * @n_tx_channels: Number of channels used for TX
661  * @rx_buffer_len: RX buffer length
662  * @rx_buffer_order: Order (log2) of number of pages for each RX buffer
663  * @rx_hash_key: Toeplitz hash key for RSS
664  * @rx_indir_table: Indirection table for RSS
665  * @int_error_count: Number of internal errors seen recently
666  * @int_error_expire: Time at which error count will be expired
667  * @irq_status: Interrupt status buffer
668  * @irq_zero_count: Number of legacy IRQs seen with queue flags == 0
669  * @fatal_irq_level: IRQ level (bit number) used for serious errors
670  * @mtd_list: List of MTDs attached to the NIC
671  * @nic_data: Hardware dependant state
672  * @mac_lock: MAC access lock. Protects @port_enabled, @phy_mode,
673  *      @port_inhibited, efx_monitor() and efx_reconfigure_port()
674  * @port_enabled: Port enabled indicator.
675  *      Serialises efx_stop_all(), efx_start_all(), efx_monitor() and
676  *      efx_mac_work() with kernel interfaces. Safe to read under any
677  *      one of the rtnl_lock, mac_lock, or netif_tx_lock, but all three must
678  *      be held to modify it.
679  * @port_inhibited: If set, the netif_carrier is always off. Hold the mac_lock
680  * @port_initialized: Port initialized?
681  * @net_dev: Operating system network device. Consider holding the rtnl lock
682  * @rx_checksum_enabled: RX checksumming enabled
683  * @stats_buffer: DMA buffer for statistics
684  * @mac_op: MAC interface
685  * @phy_type: PHY type
686  * @phy_op: PHY interface
687  * @phy_data: PHY private data (including PHY-specific stats)
688  * @mdio: PHY MDIO interface
689  * @mdio_bus: PHY MDIO bus ID (only used by Siena)
690  * @phy_mode: PHY operating mode. Serialised by @mac_lock.
691  * @link_advertising: Autonegotiation advertising flags
692  * @link_state: Current state of the link
693  * @n_link_state_changes: Number of times the link has changed state
694  * @promiscuous: Promiscuous flag. Protected by netif_tx_lock.
695  * @multicast_hash: Multicast hash table
696  * @wanted_fc: Wanted flow control flags
697  * @mac_work: Work item for changing MAC promiscuity and multicast hash
698  * @loopback_mode: Loopback status
699  * @loopback_modes: Supported loopback mode bitmask
700  * @loopback_selftest: Offline self-test private state
701  * @monitor_work: Hardware monitor workitem
702  * @biu_lock: BIU (bus interface unit) lock
703  * @last_irq_cpu: Last CPU to handle interrupt.
704  *      This register is written with the SMP processor ID whenever an
705  *      interrupt is handled.  It is used by efx_nic_test_interrupt()
706  *      to verify that an interrupt has occurred.
707  * @n_rx_nodesc_drop_cnt: RX no descriptor drop count
708  * @mac_stats: MAC statistics. These include all statistics the MACs
709  *      can provide.  Generic code converts these into a standard
710  *      &struct net_device_stats.
711  * @stats_lock: Statistics update lock. Serialises statistics fetches
712  *
713  * This is stored in the private area of the &struct net_device.
714  */
715 struct efx_nic {
716         /* The following fields should be written very rarely */
717
718         char name[IFNAMSIZ];
719         struct pci_dev *pci_dev;
720         const struct efx_nic_type *type;
721         int legacy_irq;
722         bool legacy_irq_enabled;
723         struct workqueue_struct *workqueue;
724         char workqueue_name[16];
725         struct work_struct reset_work;
726         resource_size_t membase_phys;
727         void __iomem *membase;
728
729         enum efx_int_mode interrupt_mode;
730         bool irq_rx_adaptive;
731         unsigned int irq_rx_moderation;
732         u32 msg_enable;
733
734         enum nic_state state;
735         enum reset_type reset_pending;
736
737         struct efx_channel *channel[EFX_MAX_CHANNELS];
738         char channel_name[EFX_MAX_CHANNELS][IFNAMSIZ + 6];
739
740         unsigned rxq_entries;
741         unsigned txq_entries;
742         unsigned next_buffer_table;
743         unsigned n_channels;
744         unsigned n_rx_channels;
745         unsigned tx_channel_offset;
746         unsigned n_tx_channels;
747         unsigned int rx_buffer_len;
748         unsigned int rx_buffer_order;
749         u8 rx_hash_key[40];
750         u32 rx_indir_table[128];
751
752         unsigned int_error_count;
753         unsigned long int_error_expire;
754
755         struct efx_buffer irq_status;
756         unsigned irq_zero_count;
757         unsigned fatal_irq_level;
758
759 #ifdef CONFIG_SFC_MTD
760         struct list_head mtd_list;
761 #endif
762
763         void *nic_data;
764
765         struct mutex mac_lock;
766         struct work_struct mac_work;
767         bool port_enabled;
768         bool port_inhibited;
769
770         bool port_initialized;
771         struct net_device *net_dev;
772         bool rx_checksum_enabled;
773
774         struct efx_buffer stats_buffer;
775
776         struct efx_mac_operations *mac_op;
777
778         unsigned int phy_type;
779         struct efx_phy_operations *phy_op;
780         void *phy_data;
781         struct mdio_if_info mdio;
782         unsigned int mdio_bus;
783         enum efx_phy_mode phy_mode;
784
785         u32 link_advertising;
786         struct efx_link_state link_state;
787         unsigned int n_link_state_changes;
788
789         bool promiscuous;
790         union efx_multicast_hash multicast_hash;
791         enum efx_fc_type wanted_fc;
792
793         atomic_t rx_reset;
794         enum efx_loopback_mode loopback_mode;
795         u64 loopback_modes;
796
797         void *loopback_selftest;
798
799         struct efx_filter_state *filter_state;
800
801         /* The following fields may be written more often */
802
803         struct delayed_work monitor_work ____cacheline_aligned_in_smp;
804         spinlock_t biu_lock;
805         volatile signed int last_irq_cpu;
806         unsigned n_rx_nodesc_drop_cnt;
807         struct efx_mac_stats mac_stats;
808         spinlock_t stats_lock;
809 };
810
811 static inline int efx_dev_registered(struct efx_nic *efx)
812 {
813         return efx->net_dev->reg_state == NETREG_REGISTERED;
814 }
815
816 /* Net device name, for inclusion in log messages if it has been registered.
817  * Use efx->name not efx->net_dev->name so that races with (un)registration
818  * are harmless.
819  */
820 static inline const char *efx_dev_name(struct efx_nic *efx)
821 {
822         return efx_dev_registered(efx) ? efx->name : "";
823 }
824
825 static inline unsigned int efx_port_num(struct efx_nic *efx)
826 {
827         return efx->net_dev->dev_id;
828 }
829
830 /**
831  * struct efx_nic_type - Efx device type definition
832  * @probe: Probe the controller
833  * @remove: Free resources allocated by probe()
834  * @init: Initialise the controller
835  * @fini: Shut down the controller
836  * @monitor: Periodic function for polling link state and hardware monitor
837  * @reset: Reset the controller hardware and possibly the PHY.  This will
838  *      be called while the controller is uninitialised.
839  * @probe_port: Probe the MAC and PHY
840  * @remove_port: Free resources allocated by probe_port()
841  * @handle_global_event: Handle a "global" event (may be %NULL)
842  * @prepare_flush: Prepare the hardware for flushing the DMA queues
843  * @update_stats: Update statistics not provided by event handling
844  * @start_stats: Start the regular fetching of statistics
845  * @stop_stats: Stop the regular fetching of statistics
846  * @set_id_led: Set state of identifying LED or revert to automatic function
847  * @push_irq_moderation: Apply interrupt moderation value
848  * @push_multicast_hash: Apply multicast hash table
849  * @reconfigure_port: Push loopback/power/txdis changes to the MAC and PHY
850  * @get_wol: Get WoL configuration from driver state
851  * @set_wol: Push WoL configuration to the NIC
852  * @resume_wol: Synchronise WoL state between driver and MC (e.g. after resume)
853  * @test_registers: Test read/write functionality of control registers
854  * @test_nvram: Test validity of NVRAM contents
855  * @default_mac_ops: efx_mac_operations to set at startup
856  * @revision: Hardware architecture revision
857  * @mem_map_size: Memory BAR mapped size
858  * @txd_ptr_tbl_base: TX descriptor ring base address
859  * @rxd_ptr_tbl_base: RX descriptor ring base address
860  * @buf_tbl_base: Buffer table base address
861  * @evq_ptr_tbl_base: Event queue pointer table base address
862  * @evq_rptr_tbl_base: Event queue read-pointer table base address
863  * @max_dma_mask: Maximum possible DMA mask
864  * @rx_buffer_hash_size: Size of hash at start of RX buffer
865  * @rx_buffer_padding: Size of padding at end of RX buffer
866  * @max_interrupt_mode: Highest capability interrupt mode supported
867  *      from &enum efx_init_mode.
868  * @phys_addr_channels: Number of channels with physically addressed
869  *      descriptors
870  * @tx_dc_base: Base address in SRAM of TX queue descriptor caches
871  * @rx_dc_base: Base address in SRAM of RX queue descriptor caches
872  * @offload_features: net_device feature flags for protocol offload
873  *      features implemented in hardware
874  * @reset_world_flags: Flags for additional components covered by
875  *      reset method RESET_TYPE_WORLD
876  */
877 struct efx_nic_type {
878         int (*probe)(struct efx_nic *efx);
879         void (*remove)(struct efx_nic *efx);
880         int (*init)(struct efx_nic *efx);
881         void (*fini)(struct efx_nic *efx);
882         void (*monitor)(struct efx_nic *efx);
883         int (*reset)(struct efx_nic *efx, enum reset_type method);
884         int (*probe_port)(struct efx_nic *efx);
885         void (*remove_port)(struct efx_nic *efx);
886         bool (*handle_global_event)(struct efx_channel *channel, efx_qword_t *);
887         void (*prepare_flush)(struct efx_nic *efx);
888         void (*update_stats)(struct efx_nic *efx);
889         void (*start_stats)(struct efx_nic *efx);
890         void (*stop_stats)(struct efx_nic *efx);
891         void (*set_id_led)(struct efx_nic *efx, enum efx_led_mode mode);
892         void (*push_irq_moderation)(struct efx_channel *channel);
893         void (*push_multicast_hash)(struct efx_nic *efx);
894         int (*reconfigure_port)(struct efx_nic *efx);
895         void (*get_wol)(struct efx_nic *efx, struct ethtool_wolinfo *wol);
896         int (*set_wol)(struct efx_nic *efx, u32 type);
897         void (*resume_wol)(struct efx_nic *efx);
898         int (*test_registers)(struct efx_nic *efx);
899         int (*test_nvram)(struct efx_nic *efx);
900         struct efx_mac_operations *default_mac_ops;
901
902         int revision;
903         unsigned int mem_map_size;
904         unsigned int txd_ptr_tbl_base;
905         unsigned int rxd_ptr_tbl_base;
906         unsigned int buf_tbl_base;
907         unsigned int evq_ptr_tbl_base;
908         unsigned int evq_rptr_tbl_base;
909         u64 max_dma_mask;
910         unsigned int rx_buffer_hash_size;
911         unsigned int rx_buffer_padding;
912         unsigned int max_interrupt_mode;
913         unsigned int phys_addr_channels;
914         unsigned int tx_dc_base;
915         unsigned int rx_dc_base;
916         u32 offload_features;
917         u32 reset_world_flags;
918 };
919
920 /**************************************************************************
921  *
922  * Prototypes and inline functions
923  *
924  *************************************************************************/
925
926 static inline struct efx_channel *
927 efx_get_channel(struct efx_nic *efx, unsigned index)
928 {
929         EFX_BUG_ON_PARANOID(index >= efx->n_channels);
930         return efx->channel[index];
931 }
932
933 /* Iterate over all used channels */
934 #define efx_for_each_channel(_channel, _efx)                            \
935         for (_channel = (_efx)->channel[0];                             \
936              _channel;                                                  \
937              _channel = (_channel->channel + 1 < (_efx)->n_channels) ?  \
938                      (_efx)->channel[_channel->channel + 1] : NULL)
939
940 static inline struct efx_tx_queue *
941 efx_get_tx_queue(struct efx_nic *efx, unsigned index, unsigned type)
942 {
943         EFX_BUG_ON_PARANOID(index >= efx->n_tx_channels ||
944                             type >= EFX_TXQ_TYPES);
945         return &efx->channel[efx->tx_channel_offset + index]->tx_queue[type];
946 }
947
948 static inline bool efx_channel_has_tx_queues(struct efx_channel *channel)
949 {
950         return channel->channel - channel->efx->tx_channel_offset <
951                 channel->efx->n_tx_channels;
952 }
953
954 static inline struct efx_tx_queue *
955 efx_channel_get_tx_queue(struct efx_channel *channel, unsigned type)
956 {
957         EFX_BUG_ON_PARANOID(!efx_channel_has_tx_queues(channel) ||
958                             type >= EFX_TXQ_TYPES);
959         return &channel->tx_queue[type];
960 }
961
962 static inline bool efx_tx_queue_used(struct efx_tx_queue *tx_queue)
963 {
964         return !(tx_queue->efx->net_dev->num_tc < 2 &&
965                  tx_queue->queue & EFX_TXQ_TYPE_HIGHPRI);
966 }
967
968 /* Iterate over all TX queues belonging to a channel */
969 #define efx_for_each_channel_tx_queue(_tx_queue, _channel)              \
970         if (!efx_channel_has_tx_queues(_channel))                       \
971                 ;                                                       \
972         else                                                            \
973                 for (_tx_queue = (_channel)->tx_queue;                  \
974                      _tx_queue < (_channel)->tx_queue + EFX_TXQ_TYPES && \
975                              efx_tx_queue_used(_tx_queue);              \
976                      _tx_queue++)
977
978 /* Iterate over all possible TX queues belonging to a channel */
979 #define efx_for_each_possible_channel_tx_queue(_tx_queue, _channel)     \
980         for (_tx_queue = (_channel)->tx_queue;                          \
981              _tx_queue < (_channel)->tx_queue + EFX_TXQ_TYPES;          \
982              _tx_queue++)
983
984 static inline struct efx_rx_queue *
985 efx_get_rx_queue(struct efx_nic *efx, unsigned index)
986 {
987         EFX_BUG_ON_PARANOID(index >= efx->n_rx_channels);
988         return &efx->channel[index]->rx_queue;
989 }
990
991 static inline bool efx_channel_has_rx_queue(struct efx_channel *channel)
992 {
993         return channel->channel < channel->efx->n_rx_channels;
994 }
995
996 static inline struct efx_rx_queue *
997 efx_channel_get_rx_queue(struct efx_channel *channel)
998 {
999         EFX_BUG_ON_PARANOID(!efx_channel_has_rx_queue(channel));
1000         return &channel->rx_queue;
1001 }
1002
1003 /* Iterate over all RX queues belonging to a channel */
1004 #define efx_for_each_channel_rx_queue(_rx_queue, _channel)              \
1005         if (!efx_channel_has_rx_queue(_channel))                        \
1006                 ;                                                       \
1007         else                                                            \
1008                 for (_rx_queue = &(_channel)->rx_queue;                 \
1009                      _rx_queue;                                         \
1010                      _rx_queue = NULL)
1011
1012 static inline struct efx_channel *
1013 efx_rx_queue_channel(struct efx_rx_queue *rx_queue)
1014 {
1015         return container_of(rx_queue, struct efx_channel, rx_queue);
1016 }
1017
1018 static inline int efx_rx_queue_index(struct efx_rx_queue *rx_queue)
1019 {
1020         return efx_rx_queue_channel(rx_queue)->channel;
1021 }
1022
1023 /* Returns a pointer to the specified receive buffer in the RX
1024  * descriptor queue.
1025  */
1026 static inline struct efx_rx_buffer *efx_rx_buffer(struct efx_rx_queue *rx_queue,
1027                                                   unsigned int index)
1028 {
1029         return &rx_queue->buffer[index];
1030 }
1031
1032 /* Set bit in a little-endian bitfield */
1033 static inline void set_bit_le(unsigned nr, unsigned char *addr)
1034 {
1035         addr[nr / 8] |= (1 << (nr % 8));
1036 }
1037
1038 /* Clear bit in a little-endian bitfield */
1039 static inline void clear_bit_le(unsigned nr, unsigned char *addr)
1040 {
1041         addr[nr / 8] &= ~(1 << (nr % 8));
1042 }
1043
1044
1045 /**
1046  * EFX_MAX_FRAME_LEN - calculate maximum frame length
1047  *
1048  * This calculates the maximum frame length that will be used for a
1049  * given MTU.  The frame length will be equal to the MTU plus a
1050  * constant amount of header space and padding.  This is the quantity
1051  * that the net driver will program into the MAC as the maximum frame
1052  * length.
1053  *
1054  * The 10G MAC requires 8-byte alignment on the frame
1055  * length, so we round up to the nearest 8.
1056  *
1057  * Re-clocking by the XGXS on RX can reduce an IPG to 32 bits (half an
1058  * XGMII cycle).  If the frame length reaches the maximum value in the
1059  * same cycle, the XMAC can miss the IPG altogether.  We work around
1060  * this by adding a further 16 bytes.
1061  */
1062 #define EFX_MAX_FRAME_LEN(mtu) \
1063         ((((mtu) + ETH_HLEN + VLAN_HLEN + 4/* FCS */ + 7) & ~7) + 16)
1064
1065
1066 #endif /* EFX_NET_DRIVER_H */