mv643xx_eth: make napi unconditional
[linux-2.6.git] / drivers / net / mv643xx_eth.c
1 /*
2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
4  *
5  * Based on the 64360 driver from:
6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
7  *                    Rabeeh Khoury <rabeeh@marvell.com>
8  *
9  * Copyright (C) 2003 PMC-Sierra, Inc.,
10  *      written by Manish Lachwani
11  *
12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
13  *
14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
15  *                         Dale Farnsworth <dale@farnsworth.org>
16  *
17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
18  *                                   <sjhill@realitydiluted.com>
19  *
20  * Copyright (C) 2007-2008 Marvell Semiconductor
21  *                         Lennert Buytenhek <buytenh@marvell.com>
22  *
23  * This program is free software; you can redistribute it and/or
24  * modify it under the terms of the GNU General Public License
25  * as published by the Free Software Foundation; either version 2
26  * of the License, or (at your option) any later version.
27  *
28  * This program is distributed in the hope that it will be useful,
29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
31  * GNU General Public License for more details.
32  *
33  * You should have received a copy of the GNU General Public License
34  * along with this program; if not, write to the Free Software
35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
36  */
37
38 #include <linux/init.h>
39 #include <linux/dma-mapping.h>
40 #include <linux/in.h>
41 #include <linux/tcp.h>
42 #include <linux/udp.h>
43 #include <linux/etherdevice.h>
44 #include <linux/delay.h>
45 #include <linux/ethtool.h>
46 #include <linux/platform_device.h>
47 #include <linux/module.h>
48 #include <linux/kernel.h>
49 #include <linux/spinlock.h>
50 #include <linux/workqueue.h>
51 #include <linux/mii.h>
52 #include <linux/mv643xx_eth.h>
53 #include <asm/io.h>
54 #include <asm/types.h>
55 #include <asm/system.h>
56
57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
58 static char mv643xx_eth_driver_version[] = "1.3";
59
60 #define MV643XX_ETH_CHECKSUM_OFFLOAD_TX
61 #define MV643XX_ETH_TX_FAST_REFILL
62
63 #ifdef MV643XX_ETH_CHECKSUM_OFFLOAD_TX
64 #define MAX_DESCS_PER_SKB       (MAX_SKB_FRAGS + 1)
65 #else
66 #define MAX_DESCS_PER_SKB       1
67 #endif
68
69 /*
70  * Registers shared between all ports.
71  */
72 #define PHY_ADDR                        0x0000
73 #define SMI_REG                         0x0004
74 #define  SMI_BUSY                       0x10000000
75 #define  SMI_READ_VALID                 0x08000000
76 #define  SMI_OPCODE_READ                0x04000000
77 #define  SMI_OPCODE_WRITE               0x00000000
78 #define ERR_INT_CAUSE                   0x0080
79 #define  ERR_INT_SMI_DONE               0x00000010
80 #define ERR_INT_MASK                    0x0084
81 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
82 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
83 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
84 #define WINDOW_BAR_ENABLE               0x0290
85 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
86
87 /*
88  * Per-port registers.
89  */
90 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
91 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
92 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
93 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
94 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
95 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
96 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
97 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
98 #define  TX_FIFO_EMPTY                  0x00000400
99 #define  TX_IN_PROGRESS                 0x00000080
100 #define  PORT_SPEED_MASK                0x00000030
101 #define  PORT_SPEED_1000                0x00000010
102 #define  PORT_SPEED_100                 0x00000020
103 #define  PORT_SPEED_10                  0x00000000
104 #define  FLOW_CONTROL_ENABLED           0x00000008
105 #define  FULL_DUPLEX                    0x00000004
106 #define  LINK_UP                        0x00000002
107 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
108 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
109 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
110 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
111 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
112 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
113 #define  INT_TX_END_0                   0x00080000
114 #define  INT_TX_END                     0x07f80000
115 #define  INT_RX                         0x0007fbfc
116 #define  INT_EXT                        0x00000002
117 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
118 #define  INT_EXT_LINK                   0x00100000
119 #define  INT_EXT_PHY                    0x00010000
120 #define  INT_EXT_TX_ERROR_0             0x00000100
121 #define  INT_EXT_TX_0                   0x00000001
122 #define  INT_EXT_TX                     0x0000ffff
123 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
124 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
125 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
126 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
127 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
128 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
129 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
130 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
131 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
132 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
133 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
134 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
135 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
136 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
137 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
138 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
139 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
140
141
142 /*
143  * SDMA configuration register.
144  */
145 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
146 #define BLM_RX_NO_SWAP                  (1 << 4)
147 #define BLM_TX_NO_SWAP                  (1 << 5)
148 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
149
150 #if defined(__BIG_ENDIAN)
151 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
152                 RX_BURST_SIZE_16_64BIT  |       \
153                 TX_BURST_SIZE_16_64BIT
154 #elif defined(__LITTLE_ENDIAN)
155 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
156                 RX_BURST_SIZE_16_64BIT  |       \
157                 BLM_RX_NO_SWAP          |       \
158                 BLM_TX_NO_SWAP          |       \
159                 TX_BURST_SIZE_16_64BIT
160 #else
161 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
162 #endif
163
164
165 /*
166  * Port serial control register.
167  */
168 #define SET_MII_SPEED_TO_100                    (1 << 24)
169 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
170 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
171 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
172 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
173 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
174 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
175 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
176 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
177 #define FORCE_LINK_PASS                         (1 << 1)
178 #define SERIAL_PORT_ENABLE                      (1 << 0)
179
180 #define DEFAULT_RX_QUEUE_SIZE           400
181 #define DEFAULT_TX_QUEUE_SIZE           800
182
183
184 /*
185  * RX/TX descriptors.
186  */
187 #if defined(__BIG_ENDIAN)
188 struct rx_desc {
189         u16 byte_cnt;           /* Descriptor buffer byte count         */
190         u16 buf_size;           /* Buffer size                          */
191         u32 cmd_sts;            /* Descriptor command status            */
192         u32 next_desc_ptr;      /* Next descriptor pointer              */
193         u32 buf_ptr;            /* Descriptor buffer pointer            */
194 };
195
196 struct tx_desc {
197         u16 byte_cnt;           /* buffer byte count                    */
198         u16 l4i_chk;            /* CPU provided TCP checksum            */
199         u32 cmd_sts;            /* Command/status field                 */
200         u32 next_desc_ptr;      /* Pointer to next descriptor           */
201         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
202 };
203 #elif defined(__LITTLE_ENDIAN)
204 struct rx_desc {
205         u32 cmd_sts;            /* Descriptor command status            */
206         u16 buf_size;           /* Buffer size                          */
207         u16 byte_cnt;           /* Descriptor buffer byte count         */
208         u32 buf_ptr;            /* Descriptor buffer pointer            */
209         u32 next_desc_ptr;      /* Next descriptor pointer              */
210 };
211
212 struct tx_desc {
213         u32 cmd_sts;            /* Command/status field                 */
214         u16 l4i_chk;            /* CPU provided TCP checksum            */
215         u16 byte_cnt;           /* buffer byte count                    */
216         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
217         u32 next_desc_ptr;      /* Pointer to next descriptor           */
218 };
219 #else
220 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
221 #endif
222
223 /* RX & TX descriptor command */
224 #define BUFFER_OWNED_BY_DMA             0x80000000
225
226 /* RX & TX descriptor status */
227 #define ERROR_SUMMARY                   0x00000001
228
229 /* RX descriptor status */
230 #define LAYER_4_CHECKSUM_OK             0x40000000
231 #define RX_ENABLE_INTERRUPT             0x20000000
232 #define RX_FIRST_DESC                   0x08000000
233 #define RX_LAST_DESC                    0x04000000
234
235 /* TX descriptor command */
236 #define TX_ENABLE_INTERRUPT             0x00800000
237 #define GEN_CRC                         0x00400000
238 #define TX_FIRST_DESC                   0x00200000
239 #define TX_LAST_DESC                    0x00100000
240 #define ZERO_PADDING                    0x00080000
241 #define GEN_IP_V4_CHECKSUM              0x00040000
242 #define GEN_TCP_UDP_CHECKSUM            0x00020000
243 #define UDP_FRAME                       0x00010000
244 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
245 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
246
247 #define TX_IHL_SHIFT                    11
248
249
250 /* global *******************************************************************/
251 struct mv643xx_eth_shared_private {
252         /*
253          * Ethernet controller base address.
254          */
255         void __iomem *base;
256
257         /*
258          * Protects access to SMI_REG, which is shared between ports.
259          */
260         struct mutex phy_lock;
261
262         /*
263          * If we have access to the error interrupt pin (which is
264          * somewhat misnamed as it not only reflects internal errors
265          * but also reflects SMI completion), use that to wait for
266          * SMI access completion instead of polling the SMI busy bit.
267          */
268         int err_interrupt;
269         wait_queue_head_t smi_busy_wait;
270
271         /*
272          * Per-port MBUS window access register value.
273          */
274         u32 win_protect;
275
276         /*
277          * Hardware-specific parameters.
278          */
279         unsigned int t_clk;
280         int extended_rx_coal_limit;
281         int tx_bw_control_moved;
282 };
283
284
285 /* per-port *****************************************************************/
286 struct mib_counters {
287         u64 good_octets_received;
288         u32 bad_octets_received;
289         u32 internal_mac_transmit_err;
290         u32 good_frames_received;
291         u32 bad_frames_received;
292         u32 broadcast_frames_received;
293         u32 multicast_frames_received;
294         u32 frames_64_octets;
295         u32 frames_65_to_127_octets;
296         u32 frames_128_to_255_octets;
297         u32 frames_256_to_511_octets;
298         u32 frames_512_to_1023_octets;
299         u32 frames_1024_to_max_octets;
300         u64 good_octets_sent;
301         u32 good_frames_sent;
302         u32 excessive_collision;
303         u32 multicast_frames_sent;
304         u32 broadcast_frames_sent;
305         u32 unrec_mac_control_received;
306         u32 fc_sent;
307         u32 good_fc_received;
308         u32 bad_fc_received;
309         u32 undersize_received;
310         u32 fragments_received;
311         u32 oversize_received;
312         u32 jabber_received;
313         u32 mac_receive_error;
314         u32 bad_crc_event;
315         u32 collision;
316         u32 late_collision;
317 };
318
319 struct rx_queue {
320         int index;
321
322         int rx_ring_size;
323
324         int rx_desc_count;
325         int rx_curr_desc;
326         int rx_used_desc;
327
328         struct rx_desc *rx_desc_area;
329         dma_addr_t rx_desc_dma;
330         int rx_desc_area_size;
331         struct sk_buff **rx_skb;
332
333         struct timer_list rx_oom;
334 };
335
336 struct tx_queue {
337         int index;
338
339         int tx_ring_size;
340
341         int tx_desc_count;
342         int tx_curr_desc;
343         int tx_used_desc;
344
345         struct tx_desc *tx_desc_area;
346         dma_addr_t tx_desc_dma;
347         int tx_desc_area_size;
348         struct sk_buff **tx_skb;
349 };
350
351 struct mv643xx_eth_private {
352         struct mv643xx_eth_shared_private *shared;
353         int port_num;
354
355         struct net_device *dev;
356
357         struct mv643xx_eth_shared_private *shared_smi;
358         int phy_addr;
359
360         spinlock_t lock;
361
362         struct mib_counters mib_counters;
363         struct work_struct tx_timeout_task;
364         struct mii_if_info mii;
365
366         /*
367          * RX state.
368          */
369         int default_rx_ring_size;
370         unsigned long rx_desc_sram_addr;
371         int rx_desc_sram_size;
372         u8 rxq_mask;
373         int rxq_primary;
374         struct napi_struct napi;
375         struct rx_queue rxq[8];
376
377         /*
378          * TX state.
379          */
380         int default_tx_ring_size;
381         unsigned long tx_desc_sram_addr;
382         int tx_desc_sram_size;
383         u8 txq_mask;
384         int txq_primary;
385         struct tx_queue txq[8];
386 #ifdef MV643XX_ETH_TX_FAST_REFILL
387         int tx_clean_threshold;
388 #endif
389 };
390
391
392 /* port register accessors **************************************************/
393 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
394 {
395         return readl(mp->shared->base + offset);
396 }
397
398 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
399 {
400         writel(data, mp->shared->base + offset);
401 }
402
403
404 /* rxq/txq helper functions *************************************************/
405 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
406 {
407         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
408 }
409
410 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
411 {
412         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
413 }
414
415 static void rxq_enable(struct rx_queue *rxq)
416 {
417         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
418         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
419 }
420
421 static void rxq_disable(struct rx_queue *rxq)
422 {
423         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
424         u8 mask = 1 << rxq->index;
425
426         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
427         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
428                 udelay(10);
429 }
430
431 static void txq_reset_hw_ptr(struct tx_queue *txq)
432 {
433         struct mv643xx_eth_private *mp = txq_to_mp(txq);
434         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
435         u32 addr;
436
437         addr = (u32)txq->tx_desc_dma;
438         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
439         wrl(mp, off, addr);
440 }
441
442 static void txq_enable(struct tx_queue *txq)
443 {
444         struct mv643xx_eth_private *mp = txq_to_mp(txq);
445         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
446 }
447
448 static void txq_disable(struct tx_queue *txq)
449 {
450         struct mv643xx_eth_private *mp = txq_to_mp(txq);
451         u8 mask = 1 << txq->index;
452
453         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
454         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
455                 udelay(10);
456 }
457
458 static void __txq_maybe_wake(struct tx_queue *txq)
459 {
460         struct mv643xx_eth_private *mp = txq_to_mp(txq);
461
462         /*
463          * netif_{stop,wake}_queue() flow control only applies to
464          * the primary queue.
465          */
466         BUG_ON(txq->index != mp->txq_primary);
467
468         if (txq->tx_ring_size - txq->tx_desc_count >= MAX_DESCS_PER_SKB)
469                 netif_wake_queue(mp->dev);
470 }
471
472
473 /* rx ***********************************************************************/
474 static void txq_reclaim(struct tx_queue *txq, int force);
475
476 static void rxq_refill(struct rx_queue *rxq)
477 {
478         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
479         unsigned long flags;
480
481         spin_lock_irqsave(&mp->lock, flags);
482
483         while (rxq->rx_desc_count < rxq->rx_ring_size) {
484                 int skb_size;
485                 struct sk_buff *skb;
486                 int unaligned;
487                 int rx;
488
489                 /*
490                  * Reserve 2+14 bytes for an ethernet header (the
491                  * hardware automatically prepends 2 bytes of dummy
492                  * data to each received packet), 16 bytes for up to
493                  * four VLAN tags, and 4 bytes for the trailing FCS
494                  * -- 36 bytes total.
495                  */
496                 skb_size = mp->dev->mtu + 36;
497
498                 /*
499                  * Make sure that the skb size is a multiple of 8
500                  * bytes, as the lower three bits of the receive
501                  * descriptor's buffer size field are ignored by
502                  * the hardware.
503                  */
504                 skb_size = (skb_size + 7) & ~7;
505
506                 skb = dev_alloc_skb(skb_size + dma_get_cache_alignment() - 1);
507                 if (skb == NULL)
508                         break;
509
510                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
511                 if (unaligned)
512                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
513
514                 rxq->rx_desc_count++;
515
516                 rx = rxq->rx_used_desc++;
517                 if (rxq->rx_used_desc == rxq->rx_ring_size)
518                         rxq->rx_used_desc = 0;
519
520                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
521                                                 skb_size, DMA_FROM_DEVICE);
522                 rxq->rx_desc_area[rx].buf_size = skb_size;
523                 rxq->rx_skb[rx] = skb;
524                 wmb();
525                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
526                                                 RX_ENABLE_INTERRUPT;
527                 wmb();
528
529                 /*
530                  * The hardware automatically prepends 2 bytes of
531                  * dummy data to each received packet, so that the
532                  * IP header ends up 16-byte aligned.
533                  */
534                 skb_reserve(skb, 2);
535         }
536
537         if (rxq->rx_desc_count != rxq->rx_ring_size)
538                 mod_timer(&rxq->rx_oom, jiffies + (HZ / 10));
539
540         spin_unlock_irqrestore(&mp->lock, flags);
541 }
542
543 static inline void rxq_refill_timer_wrapper(unsigned long data)
544 {
545         rxq_refill((struct rx_queue *)data);
546 }
547
548 static int rxq_process(struct rx_queue *rxq, int budget)
549 {
550         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
551         struct net_device_stats *stats = &mp->dev->stats;
552         int rx;
553
554         rx = 0;
555         while (rx < budget && rxq->rx_desc_count) {
556                 struct rx_desc *rx_desc;
557                 unsigned int cmd_sts;
558                 struct sk_buff *skb;
559                 unsigned long flags;
560
561                 spin_lock_irqsave(&mp->lock, flags);
562
563                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
564
565                 cmd_sts = rx_desc->cmd_sts;
566                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
567                         spin_unlock_irqrestore(&mp->lock, flags);
568                         break;
569                 }
570                 rmb();
571
572                 skb = rxq->rx_skb[rxq->rx_curr_desc];
573                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
574
575                 rxq->rx_curr_desc++;
576                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
577                         rxq->rx_curr_desc = 0;
578
579                 spin_unlock_irqrestore(&mp->lock, flags);
580
581                 dma_unmap_single(NULL, rx_desc->buf_ptr,
582                                  rx_desc->buf_size, DMA_FROM_DEVICE);
583                 rxq->rx_desc_count--;
584                 rx++;
585
586                 /*
587                  * Update statistics.
588                  *
589                  * Note that the descriptor byte count includes 2 dummy
590                  * bytes automatically inserted by the hardware at the
591                  * start of the packet (which we don't count), and a 4
592                  * byte CRC at the end of the packet (which we do count).
593                  */
594                 stats->rx_packets++;
595                 stats->rx_bytes += rx_desc->byte_cnt - 2;
596
597                 /*
598                  * In case we received a packet without first / last bits
599                  * on, or the error summary bit is set, the packet needs
600                  * to be dropped.
601                  */
602                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
603                                         (RX_FIRST_DESC | RX_LAST_DESC))
604                                 || (cmd_sts & ERROR_SUMMARY)) {
605                         stats->rx_dropped++;
606
607                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
608                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
609                                 if (net_ratelimit())
610                                         dev_printk(KERN_ERR, &mp->dev->dev,
611                                                    "received packet spanning "
612                                                    "multiple descriptors\n");
613                         }
614
615                         if (cmd_sts & ERROR_SUMMARY)
616                                 stats->rx_errors++;
617
618                         dev_kfree_skb(skb);
619                 } else {
620                         /*
621                          * The -4 is for the CRC in the trailer of the
622                          * received packet
623                          */
624                         skb_put(skb, rx_desc->byte_cnt - 2 - 4);
625
626                         if (cmd_sts & LAYER_4_CHECKSUM_OK) {
627                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
628                                 skb->csum = htons(
629                                         (cmd_sts & 0x0007fff8) >> 3);
630                         }
631                         skb->protocol = eth_type_trans(skb, mp->dev);
632                         netif_receive_skb(skb);
633                 }
634
635                 mp->dev->last_rx = jiffies;
636         }
637
638         rxq_refill(rxq);
639
640         return rx;
641 }
642
643 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
644 {
645         struct mv643xx_eth_private *mp;
646         int rx;
647         int i;
648
649         mp = container_of(napi, struct mv643xx_eth_private, napi);
650
651 #ifdef MV643XX_ETH_TX_FAST_REFILL
652         if (++mp->tx_clean_threshold > 5) {
653                 mp->tx_clean_threshold = 0;
654                 for (i = 0; i < 8; i++)
655                         if (mp->txq_mask & (1 << i))
656                                 txq_reclaim(mp->txq + i, 0);
657
658                 if (netif_carrier_ok(mp->dev)) {
659                         spin_lock_irq(&mp->lock);
660                         __txq_maybe_wake(mp->txq + mp->txq_primary);
661                         spin_unlock_irq(&mp->lock);
662                 }
663         }
664 #endif
665
666         rx = 0;
667         for (i = 7; rx < budget && i >= 0; i--)
668                 if (mp->rxq_mask & (1 << i))
669                         rx += rxq_process(mp->rxq + i, budget - rx);
670
671         if (rx < budget) {
672                 netif_rx_complete(mp->dev, napi);
673                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
674         }
675
676         return rx;
677 }
678
679
680 /* tx ***********************************************************************/
681 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
682 {
683         int frag;
684
685         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
686                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
687                 if (fragp->size <= 8 && fragp->page_offset & 7)
688                         return 1;
689         }
690
691         return 0;
692 }
693
694 static int txq_alloc_desc_index(struct tx_queue *txq)
695 {
696         int tx_desc_curr;
697
698         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
699
700         tx_desc_curr = txq->tx_curr_desc++;
701         if (txq->tx_curr_desc == txq->tx_ring_size)
702                 txq->tx_curr_desc = 0;
703
704         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
705
706         return tx_desc_curr;
707 }
708
709 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
710 {
711         int nr_frags = skb_shinfo(skb)->nr_frags;
712         int frag;
713
714         for (frag = 0; frag < nr_frags; frag++) {
715                 skb_frag_t *this_frag;
716                 int tx_index;
717                 struct tx_desc *desc;
718
719                 this_frag = &skb_shinfo(skb)->frags[frag];
720                 tx_index = txq_alloc_desc_index(txq);
721                 desc = &txq->tx_desc_area[tx_index];
722
723                 /*
724                  * The last fragment will generate an interrupt
725                  * which will free the skb on TX completion.
726                  */
727                 if (frag == nr_frags - 1) {
728                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
729                                         ZERO_PADDING | TX_LAST_DESC |
730                                         TX_ENABLE_INTERRUPT;
731                         txq->tx_skb[tx_index] = skb;
732                 } else {
733                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
734                         txq->tx_skb[tx_index] = NULL;
735                 }
736
737                 desc->l4i_chk = 0;
738                 desc->byte_cnt = this_frag->size;
739                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
740                                                 this_frag->page_offset,
741                                                 this_frag->size,
742                                                 DMA_TO_DEVICE);
743         }
744 }
745
746 static inline __be16 sum16_as_be(__sum16 sum)
747 {
748         return (__force __be16)sum;
749 }
750
751 static void txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
752 {
753         struct mv643xx_eth_private *mp = txq_to_mp(txq);
754         int nr_frags = skb_shinfo(skb)->nr_frags;
755         int tx_index;
756         struct tx_desc *desc;
757         u32 cmd_sts;
758         int length;
759
760         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
761
762         tx_index = txq_alloc_desc_index(txq);
763         desc = &txq->tx_desc_area[tx_index];
764
765         if (nr_frags) {
766                 txq_submit_frag_skb(txq, skb);
767
768                 length = skb_headlen(skb);
769                 txq->tx_skb[tx_index] = NULL;
770         } else {
771                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
772                 length = skb->len;
773                 txq->tx_skb[tx_index] = skb;
774         }
775
776         desc->byte_cnt = length;
777         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
778
779         if (skb->ip_summed == CHECKSUM_PARTIAL) {
780                 int mac_hdr_len;
781
782                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
783                        skb->protocol != htons(ETH_P_8021Q));
784
785                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
786                            GEN_IP_V4_CHECKSUM   |
787                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
788
789                 mac_hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
790                 switch (mac_hdr_len - ETH_HLEN) {
791                 case 0:
792                         break;
793                 case 4:
794                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
795                         break;
796                 case 8:
797                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
798                         break;
799                 case 12:
800                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
801                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
802                         break;
803                 default:
804                         if (net_ratelimit())
805                                 dev_printk(KERN_ERR, &txq_to_mp(txq)->dev->dev,
806                                    "mac header length is %d?!\n", mac_hdr_len);
807                         break;
808                 }
809
810                 switch (ip_hdr(skb)->protocol) {
811                 case IPPROTO_UDP:
812                         cmd_sts |= UDP_FRAME;
813                         desc->l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
814                         break;
815                 case IPPROTO_TCP:
816                         desc->l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
817                         break;
818                 default:
819                         BUG();
820                 }
821         } else {
822                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
823                 cmd_sts |= 5 << TX_IHL_SHIFT;
824                 desc->l4i_chk = 0;
825         }
826
827         /* ensure all other descriptors are written before first cmd_sts */
828         wmb();
829         desc->cmd_sts = cmd_sts;
830
831         /* clear TX_END interrupt status */
832         wrl(mp, INT_CAUSE(mp->port_num), ~(INT_TX_END_0 << txq->index));
833         rdl(mp, INT_CAUSE(mp->port_num));
834
835         /* ensure all descriptors are written before poking hardware */
836         wmb();
837         txq_enable(txq);
838
839         txq->tx_desc_count += nr_frags + 1;
840 }
841
842 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
843 {
844         struct mv643xx_eth_private *mp = netdev_priv(dev);
845         struct net_device_stats *stats = &dev->stats;
846         struct tx_queue *txq;
847         unsigned long flags;
848
849         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
850                 stats->tx_dropped++;
851                 dev_printk(KERN_DEBUG, &dev->dev,
852                            "failed to linearize skb with tiny "
853                            "unaligned fragment\n");
854                 return NETDEV_TX_BUSY;
855         }
856
857         spin_lock_irqsave(&mp->lock, flags);
858
859         txq = mp->txq + mp->txq_primary;
860
861         if (txq->tx_ring_size - txq->tx_desc_count < MAX_DESCS_PER_SKB) {
862                 spin_unlock_irqrestore(&mp->lock, flags);
863                 if (txq->index == mp->txq_primary && net_ratelimit())
864                         dev_printk(KERN_ERR, &dev->dev,
865                                    "primary tx queue full?!\n");
866                 kfree_skb(skb);
867                 return NETDEV_TX_OK;
868         }
869
870         txq_submit_skb(txq, skb);
871         stats->tx_bytes += skb->len;
872         stats->tx_packets++;
873         dev->trans_start = jiffies;
874
875         if (txq->index == mp->txq_primary) {
876                 int entries_left;
877
878                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
879                 if (entries_left < MAX_DESCS_PER_SKB)
880                         netif_stop_queue(dev);
881         }
882
883         spin_unlock_irqrestore(&mp->lock, flags);
884
885         return NETDEV_TX_OK;
886 }
887
888
889 /* tx rate control **********************************************************/
890 /*
891  * Set total maximum TX rate (shared by all TX queues for this port)
892  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
893  */
894 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
895 {
896         int token_rate;
897         int mtu;
898         int bucket_size;
899
900         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
901         if (token_rate > 1023)
902                 token_rate = 1023;
903
904         mtu = (mp->dev->mtu + 255) >> 8;
905         if (mtu > 63)
906                 mtu = 63;
907
908         bucket_size = (burst + 255) >> 8;
909         if (bucket_size > 65535)
910                 bucket_size = 65535;
911
912         if (mp->shared->tx_bw_control_moved) {
913                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
914                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
915                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
916         } else {
917                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
918                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
919                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
920         }
921 }
922
923 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
924 {
925         struct mv643xx_eth_private *mp = txq_to_mp(txq);
926         int token_rate;
927         int bucket_size;
928
929         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
930         if (token_rate > 1023)
931                 token_rate = 1023;
932
933         bucket_size = (burst + 255) >> 8;
934         if (bucket_size > 65535)
935                 bucket_size = 65535;
936
937         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
938         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
939                         (bucket_size << 10) | token_rate);
940 }
941
942 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
943 {
944         struct mv643xx_eth_private *mp = txq_to_mp(txq);
945         int off;
946         u32 val;
947
948         /*
949          * Turn on fixed priority mode.
950          */
951         if (mp->shared->tx_bw_control_moved)
952                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
953         else
954                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
955
956         val = rdl(mp, off);
957         val |= 1 << txq->index;
958         wrl(mp, off, val);
959 }
960
961 static void txq_set_wrr(struct tx_queue *txq, int weight)
962 {
963         struct mv643xx_eth_private *mp = txq_to_mp(txq);
964         int off;
965         u32 val;
966
967         /*
968          * Turn off fixed priority mode.
969          */
970         if (mp->shared->tx_bw_control_moved)
971                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
972         else
973                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
974
975         val = rdl(mp, off);
976         val &= ~(1 << txq->index);
977         wrl(mp, off, val);
978
979         /*
980          * Configure WRR weight for this queue.
981          */
982         off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
983
984         val = rdl(mp, off);
985         val = (val & ~0xff) | (weight & 0xff);
986         wrl(mp, off, val);
987 }
988
989
990 /* mii management interface *************************************************/
991 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
992 {
993         struct mv643xx_eth_shared_private *msp = dev_id;
994
995         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
996                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
997                 wake_up(&msp->smi_busy_wait);
998                 return IRQ_HANDLED;
999         }
1000
1001         return IRQ_NONE;
1002 }
1003
1004 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1005 {
1006         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1007 }
1008
1009 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1010 {
1011         if (msp->err_interrupt == NO_IRQ) {
1012                 int i;
1013
1014                 for (i = 0; !smi_is_done(msp); i++) {
1015                         if (i == 10)
1016                                 return -ETIMEDOUT;
1017                         msleep(10);
1018                 }
1019
1020                 return 0;
1021         }
1022
1023         if (!wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1024                                 msecs_to_jiffies(100)))
1025                 return -ETIMEDOUT;
1026
1027         return 0;
1028 }
1029
1030 static int smi_reg_read(struct mv643xx_eth_private *mp,
1031                         unsigned int addr, unsigned int reg)
1032 {
1033         struct mv643xx_eth_shared_private *msp = mp->shared_smi;
1034         void __iomem *smi_reg = msp->base + SMI_REG;
1035         int ret;
1036
1037         mutex_lock(&msp->phy_lock);
1038
1039         if (smi_wait_ready(msp)) {
1040                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1041                 ret = -ETIMEDOUT;
1042                 goto out;
1043         }
1044
1045         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1046
1047         if (smi_wait_ready(msp)) {
1048                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1049                 ret = -ETIMEDOUT;
1050                 goto out;
1051         }
1052
1053         ret = readl(smi_reg);
1054         if (!(ret & SMI_READ_VALID)) {
1055                 printk("%s: SMI bus read not valid\n", mp->dev->name);
1056                 ret = -ENODEV;
1057                 goto out;
1058         }
1059
1060         ret &= 0xffff;
1061
1062 out:
1063         mutex_unlock(&msp->phy_lock);
1064
1065         return ret;
1066 }
1067
1068 static int smi_reg_write(struct mv643xx_eth_private *mp, unsigned int addr,
1069                          unsigned int reg, unsigned int value)
1070 {
1071         struct mv643xx_eth_shared_private *msp = mp->shared_smi;
1072         void __iomem *smi_reg = msp->base + SMI_REG;
1073
1074         mutex_lock(&msp->phy_lock);
1075
1076         if (smi_wait_ready(msp)) {
1077                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1078                 mutex_unlock(&msp->phy_lock);
1079                 return -ETIMEDOUT;
1080         }
1081
1082         writel(SMI_OPCODE_WRITE | (reg << 21) |
1083                 (addr << 16) | (value & 0xffff), smi_reg);
1084
1085         mutex_unlock(&msp->phy_lock);
1086
1087         return 0;
1088 }
1089
1090
1091 /* mib counters *************************************************************/
1092 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1093 {
1094         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1095 }
1096
1097 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1098 {
1099         int i;
1100
1101         for (i = 0; i < 0x80; i += 4)
1102                 mib_read(mp, i);
1103 }
1104
1105 static void mib_counters_update(struct mv643xx_eth_private *mp)
1106 {
1107         struct mib_counters *p = &mp->mib_counters;
1108
1109         p->good_octets_received += mib_read(mp, 0x00);
1110         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1111         p->bad_octets_received += mib_read(mp, 0x08);
1112         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1113         p->good_frames_received += mib_read(mp, 0x10);
1114         p->bad_frames_received += mib_read(mp, 0x14);
1115         p->broadcast_frames_received += mib_read(mp, 0x18);
1116         p->multicast_frames_received += mib_read(mp, 0x1c);
1117         p->frames_64_octets += mib_read(mp, 0x20);
1118         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1119         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1120         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1121         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1122         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1123         p->good_octets_sent += mib_read(mp, 0x38);
1124         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1125         p->good_frames_sent += mib_read(mp, 0x40);
1126         p->excessive_collision += mib_read(mp, 0x44);
1127         p->multicast_frames_sent += mib_read(mp, 0x48);
1128         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1129         p->unrec_mac_control_received += mib_read(mp, 0x50);
1130         p->fc_sent += mib_read(mp, 0x54);
1131         p->good_fc_received += mib_read(mp, 0x58);
1132         p->bad_fc_received += mib_read(mp, 0x5c);
1133         p->undersize_received += mib_read(mp, 0x60);
1134         p->fragments_received += mib_read(mp, 0x64);
1135         p->oversize_received += mib_read(mp, 0x68);
1136         p->jabber_received += mib_read(mp, 0x6c);
1137         p->mac_receive_error += mib_read(mp, 0x70);
1138         p->bad_crc_event += mib_read(mp, 0x74);
1139         p->collision += mib_read(mp, 0x78);
1140         p->late_collision += mib_read(mp, 0x7c);
1141 }
1142
1143
1144 /* ethtool ******************************************************************/
1145 struct mv643xx_eth_stats {
1146         char stat_string[ETH_GSTRING_LEN];
1147         int sizeof_stat;
1148         int netdev_off;
1149         int mp_off;
1150 };
1151
1152 #define SSTAT(m)                                                \
1153         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1154           offsetof(struct net_device, stats.m), -1 }
1155
1156 #define MIBSTAT(m)                                              \
1157         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1158           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1159
1160 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1161         SSTAT(rx_packets),
1162         SSTAT(tx_packets),
1163         SSTAT(rx_bytes),
1164         SSTAT(tx_bytes),
1165         SSTAT(rx_errors),
1166         SSTAT(tx_errors),
1167         SSTAT(rx_dropped),
1168         SSTAT(tx_dropped),
1169         MIBSTAT(good_octets_received),
1170         MIBSTAT(bad_octets_received),
1171         MIBSTAT(internal_mac_transmit_err),
1172         MIBSTAT(good_frames_received),
1173         MIBSTAT(bad_frames_received),
1174         MIBSTAT(broadcast_frames_received),
1175         MIBSTAT(multicast_frames_received),
1176         MIBSTAT(frames_64_octets),
1177         MIBSTAT(frames_65_to_127_octets),
1178         MIBSTAT(frames_128_to_255_octets),
1179         MIBSTAT(frames_256_to_511_octets),
1180         MIBSTAT(frames_512_to_1023_octets),
1181         MIBSTAT(frames_1024_to_max_octets),
1182         MIBSTAT(good_octets_sent),
1183         MIBSTAT(good_frames_sent),
1184         MIBSTAT(excessive_collision),
1185         MIBSTAT(multicast_frames_sent),
1186         MIBSTAT(broadcast_frames_sent),
1187         MIBSTAT(unrec_mac_control_received),
1188         MIBSTAT(fc_sent),
1189         MIBSTAT(good_fc_received),
1190         MIBSTAT(bad_fc_received),
1191         MIBSTAT(undersize_received),
1192         MIBSTAT(fragments_received),
1193         MIBSTAT(oversize_received),
1194         MIBSTAT(jabber_received),
1195         MIBSTAT(mac_receive_error),
1196         MIBSTAT(bad_crc_event),
1197         MIBSTAT(collision),
1198         MIBSTAT(late_collision),
1199 };
1200
1201 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1202 {
1203         struct mv643xx_eth_private *mp = netdev_priv(dev);
1204         int err;
1205
1206         err = mii_ethtool_gset(&mp->mii, cmd);
1207
1208         /*
1209          * The MAC does not support 1000baseT_Half.
1210          */
1211         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1212         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1213
1214         return err;
1215 }
1216
1217 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1218 {
1219         struct mv643xx_eth_private *mp = netdev_priv(dev);
1220         u32 port_status;
1221
1222         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1223
1224         cmd->supported = SUPPORTED_MII;
1225         cmd->advertising = ADVERTISED_MII;
1226         switch (port_status & PORT_SPEED_MASK) {
1227         case PORT_SPEED_10:
1228                 cmd->speed = SPEED_10;
1229                 break;
1230         case PORT_SPEED_100:
1231                 cmd->speed = SPEED_100;
1232                 break;
1233         case PORT_SPEED_1000:
1234                 cmd->speed = SPEED_1000;
1235                 break;
1236         default:
1237                 cmd->speed = -1;
1238                 break;
1239         }
1240         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1241         cmd->port = PORT_MII;
1242         cmd->phy_address = 0;
1243         cmd->transceiver = XCVR_INTERNAL;
1244         cmd->autoneg = AUTONEG_DISABLE;
1245         cmd->maxtxpkt = 1;
1246         cmd->maxrxpkt = 1;
1247
1248         return 0;
1249 }
1250
1251 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1252 {
1253         struct mv643xx_eth_private *mp = netdev_priv(dev);
1254
1255         /*
1256          * The MAC does not support 1000baseT_Half.
1257          */
1258         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1259
1260         return mii_ethtool_sset(&mp->mii, cmd);
1261 }
1262
1263 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1264 {
1265         return -EINVAL;
1266 }
1267
1268 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1269                                     struct ethtool_drvinfo *drvinfo)
1270 {
1271         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1272         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1273         strncpy(drvinfo->fw_version, "N/A", 32);
1274         strncpy(drvinfo->bus_info, "platform", 32);
1275         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1276 }
1277
1278 static int mv643xx_eth_nway_reset(struct net_device *dev)
1279 {
1280         struct mv643xx_eth_private *mp = netdev_priv(dev);
1281
1282         return mii_nway_restart(&mp->mii);
1283 }
1284
1285 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1286 {
1287         return -EINVAL;
1288 }
1289
1290 static u32 mv643xx_eth_get_link(struct net_device *dev)
1291 {
1292         struct mv643xx_eth_private *mp = netdev_priv(dev);
1293
1294         return mii_link_ok(&mp->mii);
1295 }
1296
1297 static u32 mv643xx_eth_get_link_phyless(struct net_device *dev)
1298 {
1299         return 1;
1300 }
1301
1302 static void mv643xx_eth_get_strings(struct net_device *dev,
1303                                     uint32_t stringset, uint8_t *data)
1304 {
1305         int i;
1306
1307         if (stringset == ETH_SS_STATS) {
1308                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1309                         memcpy(data + i * ETH_GSTRING_LEN,
1310                                 mv643xx_eth_stats[i].stat_string,
1311                                 ETH_GSTRING_LEN);
1312                 }
1313         }
1314 }
1315
1316 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1317                                           struct ethtool_stats *stats,
1318                                           uint64_t *data)
1319 {
1320         struct mv643xx_eth_private *mp = netdev_priv(dev);
1321         int i;
1322
1323         mib_counters_update(mp);
1324
1325         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1326                 const struct mv643xx_eth_stats *stat;
1327                 void *p;
1328
1329                 stat = mv643xx_eth_stats + i;
1330
1331                 if (stat->netdev_off >= 0)
1332                         p = ((void *)mp->dev) + stat->netdev_off;
1333                 else
1334                         p = ((void *)mp) + stat->mp_off;
1335
1336                 data[i] = (stat->sizeof_stat == 8) ?
1337                                 *(uint64_t *)p : *(uint32_t *)p;
1338         }
1339 }
1340
1341 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1342 {
1343         if (sset == ETH_SS_STATS)
1344                 return ARRAY_SIZE(mv643xx_eth_stats);
1345
1346         return -EOPNOTSUPP;
1347 }
1348
1349 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1350         .get_settings           = mv643xx_eth_get_settings,
1351         .set_settings           = mv643xx_eth_set_settings,
1352         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1353         .nway_reset             = mv643xx_eth_nway_reset,
1354         .get_link               = mv643xx_eth_get_link,
1355         .set_sg                 = ethtool_op_set_sg,
1356         .get_strings            = mv643xx_eth_get_strings,
1357         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1358         .get_sset_count         = mv643xx_eth_get_sset_count,
1359 };
1360
1361 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1362         .get_settings           = mv643xx_eth_get_settings_phyless,
1363         .set_settings           = mv643xx_eth_set_settings_phyless,
1364         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1365         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1366         .get_link               = mv643xx_eth_get_link_phyless,
1367         .set_sg                 = ethtool_op_set_sg,
1368         .get_strings            = mv643xx_eth_get_strings,
1369         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1370         .get_sset_count         = mv643xx_eth_get_sset_count,
1371 };
1372
1373
1374 /* address handling *********************************************************/
1375 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1376 {
1377         unsigned int mac_h;
1378         unsigned int mac_l;
1379
1380         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1381         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1382
1383         addr[0] = (mac_h >> 24) & 0xff;
1384         addr[1] = (mac_h >> 16) & 0xff;
1385         addr[2] = (mac_h >> 8) & 0xff;
1386         addr[3] = mac_h & 0xff;
1387         addr[4] = (mac_l >> 8) & 0xff;
1388         addr[5] = mac_l & 0xff;
1389 }
1390
1391 static void init_mac_tables(struct mv643xx_eth_private *mp)
1392 {
1393         int i;
1394
1395         for (i = 0; i < 0x100; i += 4) {
1396                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1397                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1398         }
1399
1400         for (i = 0; i < 0x10; i += 4)
1401                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1402 }
1403
1404 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1405                                    int table, unsigned char entry)
1406 {
1407         unsigned int table_reg;
1408
1409         /* Set "accepts frame bit" at specified table entry */
1410         table_reg = rdl(mp, table + (entry & 0xfc));
1411         table_reg |= 0x01 << (8 * (entry & 3));
1412         wrl(mp, table + (entry & 0xfc), table_reg);
1413 }
1414
1415 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1416 {
1417         unsigned int mac_h;
1418         unsigned int mac_l;
1419         int table;
1420
1421         mac_l = (addr[4] << 8) | addr[5];
1422         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1423
1424         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1425         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1426
1427         table = UNICAST_TABLE(mp->port_num);
1428         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1429 }
1430
1431 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1432 {
1433         struct mv643xx_eth_private *mp = netdev_priv(dev);
1434
1435         /* +2 is for the offset of the HW addr type */
1436         memcpy(dev->dev_addr, addr + 2, 6);
1437
1438         init_mac_tables(mp);
1439         uc_addr_set(mp, dev->dev_addr);
1440
1441         return 0;
1442 }
1443
1444 static int addr_crc(unsigned char *addr)
1445 {
1446         int crc = 0;
1447         int i;
1448
1449         for (i = 0; i < 6; i++) {
1450                 int j;
1451
1452                 crc = (crc ^ addr[i]) << 8;
1453                 for (j = 7; j >= 0; j--) {
1454                         if (crc & (0x100 << j))
1455                                 crc ^= 0x107 << j;
1456                 }
1457         }
1458
1459         return crc;
1460 }
1461
1462 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1463 {
1464         struct mv643xx_eth_private *mp = netdev_priv(dev);
1465         u32 port_config;
1466         struct dev_addr_list *addr;
1467         int i;
1468
1469         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1470         if (dev->flags & IFF_PROMISC)
1471                 port_config |= UNICAST_PROMISCUOUS_MODE;
1472         else
1473                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1474         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1475
1476         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1477                 int port_num = mp->port_num;
1478                 u32 accept = 0x01010101;
1479
1480                 for (i = 0; i < 0x100; i += 4) {
1481                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1482                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1483                 }
1484                 return;
1485         }
1486
1487         for (i = 0; i < 0x100; i += 4) {
1488                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1489                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1490         }
1491
1492         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1493                 u8 *a = addr->da_addr;
1494                 int table;
1495
1496                 if (addr->da_addrlen != 6)
1497                         continue;
1498
1499                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1500                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1501                         set_filter_table_entry(mp, table, a[5]);
1502                 } else {
1503                         int crc = addr_crc(a);
1504
1505                         table = OTHER_MCAST_TABLE(mp->port_num);
1506                         set_filter_table_entry(mp, table, crc);
1507                 }
1508         }
1509 }
1510
1511
1512 /* rx/tx queue initialisation ***********************************************/
1513 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1514 {
1515         struct rx_queue *rxq = mp->rxq + index;
1516         struct rx_desc *rx_desc;
1517         int size;
1518         int i;
1519
1520         rxq->index = index;
1521
1522         rxq->rx_ring_size = mp->default_rx_ring_size;
1523
1524         rxq->rx_desc_count = 0;
1525         rxq->rx_curr_desc = 0;
1526         rxq->rx_used_desc = 0;
1527
1528         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1529
1530         if (index == mp->rxq_primary && size <= mp->rx_desc_sram_size) {
1531                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1532                                                 mp->rx_desc_sram_size);
1533                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1534         } else {
1535                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1536                                                         &rxq->rx_desc_dma,
1537                                                         GFP_KERNEL);
1538         }
1539
1540         if (rxq->rx_desc_area == NULL) {
1541                 dev_printk(KERN_ERR, &mp->dev->dev,
1542                            "can't allocate rx ring (%d bytes)\n", size);
1543                 goto out;
1544         }
1545         memset(rxq->rx_desc_area, 0, size);
1546
1547         rxq->rx_desc_area_size = size;
1548         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1549                                                                 GFP_KERNEL);
1550         if (rxq->rx_skb == NULL) {
1551                 dev_printk(KERN_ERR, &mp->dev->dev,
1552                            "can't allocate rx skb ring\n");
1553                 goto out_free;
1554         }
1555
1556         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1557         for (i = 0; i < rxq->rx_ring_size; i++) {
1558                 int nexti;
1559
1560                 nexti = i + 1;
1561                 if (nexti == rxq->rx_ring_size)
1562                         nexti = 0;
1563
1564                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1565                                         nexti * sizeof(struct rx_desc);
1566         }
1567
1568         init_timer(&rxq->rx_oom);
1569         rxq->rx_oom.data = (unsigned long)rxq;
1570         rxq->rx_oom.function = rxq_refill_timer_wrapper;
1571
1572         return 0;
1573
1574
1575 out_free:
1576         if (index == mp->rxq_primary && size <= mp->rx_desc_sram_size)
1577                 iounmap(rxq->rx_desc_area);
1578         else
1579                 dma_free_coherent(NULL, size,
1580                                   rxq->rx_desc_area,
1581                                   rxq->rx_desc_dma);
1582
1583 out:
1584         return -ENOMEM;
1585 }
1586
1587 static void rxq_deinit(struct rx_queue *rxq)
1588 {
1589         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1590         int i;
1591
1592         rxq_disable(rxq);
1593
1594         del_timer_sync(&rxq->rx_oom);
1595
1596         for (i = 0; i < rxq->rx_ring_size; i++) {
1597                 if (rxq->rx_skb[i]) {
1598                         dev_kfree_skb(rxq->rx_skb[i]);
1599                         rxq->rx_desc_count--;
1600                 }
1601         }
1602
1603         if (rxq->rx_desc_count) {
1604                 dev_printk(KERN_ERR, &mp->dev->dev,
1605                            "error freeing rx ring -- %d skbs stuck\n",
1606                            rxq->rx_desc_count);
1607         }
1608
1609         if (rxq->index == mp->rxq_primary &&
1610             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1611                 iounmap(rxq->rx_desc_area);
1612         else
1613                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1614                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1615
1616         kfree(rxq->rx_skb);
1617 }
1618
1619 static int txq_init(struct mv643xx_eth_private *mp, int index)
1620 {
1621         struct tx_queue *txq = mp->txq + index;
1622         struct tx_desc *tx_desc;
1623         int size;
1624         int i;
1625
1626         txq->index = index;
1627
1628         txq->tx_ring_size = mp->default_tx_ring_size;
1629
1630         txq->tx_desc_count = 0;
1631         txq->tx_curr_desc = 0;
1632         txq->tx_used_desc = 0;
1633
1634         size = txq->tx_ring_size * sizeof(struct tx_desc);
1635
1636         if (index == mp->txq_primary && size <= mp->tx_desc_sram_size) {
1637                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1638                                                 mp->tx_desc_sram_size);
1639                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1640         } else {
1641                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1642                                                         &txq->tx_desc_dma,
1643                                                         GFP_KERNEL);
1644         }
1645
1646         if (txq->tx_desc_area == NULL) {
1647                 dev_printk(KERN_ERR, &mp->dev->dev,
1648                            "can't allocate tx ring (%d bytes)\n", size);
1649                 goto out;
1650         }
1651         memset(txq->tx_desc_area, 0, size);
1652
1653         txq->tx_desc_area_size = size;
1654         txq->tx_skb = kmalloc(txq->tx_ring_size * sizeof(*txq->tx_skb),
1655                                                                 GFP_KERNEL);
1656         if (txq->tx_skb == NULL) {
1657                 dev_printk(KERN_ERR, &mp->dev->dev,
1658                            "can't allocate tx skb ring\n");
1659                 goto out_free;
1660         }
1661
1662         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1663         for (i = 0; i < txq->tx_ring_size; i++) {
1664                 struct tx_desc *txd = tx_desc + i;
1665                 int nexti;
1666
1667                 nexti = i + 1;
1668                 if (nexti == txq->tx_ring_size)
1669                         nexti = 0;
1670
1671                 txd->cmd_sts = 0;
1672                 txd->next_desc_ptr = txq->tx_desc_dma +
1673                                         nexti * sizeof(struct tx_desc);
1674         }
1675
1676         return 0;
1677
1678
1679 out_free:
1680         if (index == mp->txq_primary && size <= mp->tx_desc_sram_size)
1681                 iounmap(txq->tx_desc_area);
1682         else
1683                 dma_free_coherent(NULL, size,
1684                                   txq->tx_desc_area,
1685                                   txq->tx_desc_dma);
1686
1687 out:
1688         return -ENOMEM;
1689 }
1690
1691 static void txq_reclaim(struct tx_queue *txq, int force)
1692 {
1693         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1694         unsigned long flags;
1695
1696         spin_lock_irqsave(&mp->lock, flags);
1697         while (txq->tx_desc_count > 0) {
1698                 int tx_index;
1699                 struct tx_desc *desc;
1700                 u32 cmd_sts;
1701                 struct sk_buff *skb;
1702                 dma_addr_t addr;
1703                 int count;
1704
1705                 tx_index = txq->tx_used_desc;
1706                 desc = &txq->tx_desc_area[tx_index];
1707                 cmd_sts = desc->cmd_sts;
1708
1709                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
1710                         if (!force)
1711                                 break;
1712                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
1713                 }
1714
1715                 txq->tx_used_desc = tx_index + 1;
1716                 if (txq->tx_used_desc == txq->tx_ring_size)
1717                         txq->tx_used_desc = 0;
1718                 txq->tx_desc_count--;
1719
1720                 addr = desc->buf_ptr;
1721                 count = desc->byte_cnt;
1722                 skb = txq->tx_skb[tx_index];
1723                 txq->tx_skb[tx_index] = NULL;
1724
1725                 if (cmd_sts & ERROR_SUMMARY) {
1726                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
1727                         mp->dev->stats.tx_errors++;
1728                 }
1729
1730                 /*
1731                  * Drop mp->lock while we free the skb.
1732                  */
1733                 spin_unlock_irqrestore(&mp->lock, flags);
1734
1735                 if (cmd_sts & TX_FIRST_DESC)
1736                         dma_unmap_single(NULL, addr, count, DMA_TO_DEVICE);
1737                 else
1738                         dma_unmap_page(NULL, addr, count, DMA_TO_DEVICE);
1739
1740                 if (skb)
1741                         dev_kfree_skb_irq(skb);
1742
1743                 spin_lock_irqsave(&mp->lock, flags);
1744         }
1745         spin_unlock_irqrestore(&mp->lock, flags);
1746 }
1747
1748 static void txq_deinit(struct tx_queue *txq)
1749 {
1750         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1751
1752         txq_disable(txq);
1753         txq_reclaim(txq, 1);
1754
1755         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1756
1757         if (txq->index == mp->txq_primary &&
1758             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1759                 iounmap(txq->tx_desc_area);
1760         else
1761                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1762                                   txq->tx_desc_area, txq->tx_desc_dma);
1763
1764         kfree(txq->tx_skb);
1765 }
1766
1767
1768 /* netdev ops and related ***************************************************/
1769 static void handle_link_event(struct mv643xx_eth_private *mp)
1770 {
1771         struct net_device *dev = mp->dev;
1772         u32 port_status;
1773         int speed;
1774         int duplex;
1775         int fc;
1776
1777         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1778         if (!(port_status & LINK_UP)) {
1779                 if (netif_carrier_ok(dev)) {
1780                         int i;
1781
1782                         printk(KERN_INFO "%s: link down\n", dev->name);
1783
1784                         netif_carrier_off(dev);
1785                         netif_stop_queue(dev);
1786
1787                         for (i = 0; i < 8; i++) {
1788                                 struct tx_queue *txq = mp->txq + i;
1789
1790                                 if (mp->txq_mask & (1 << i)) {
1791                                         txq_reclaim(txq, 1);
1792                                         txq_reset_hw_ptr(txq);
1793                                 }
1794                         }
1795                 }
1796                 return;
1797         }
1798
1799         switch (port_status & PORT_SPEED_MASK) {
1800         case PORT_SPEED_10:
1801                 speed = 10;
1802                 break;
1803         case PORT_SPEED_100:
1804                 speed = 100;
1805                 break;
1806         case PORT_SPEED_1000:
1807                 speed = 1000;
1808                 break;
1809         default:
1810                 speed = -1;
1811                 break;
1812         }
1813         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1814         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1815
1816         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1817                          "flow control %sabled\n", dev->name,
1818                          speed, duplex ? "full" : "half",
1819                          fc ? "en" : "dis");
1820
1821         if (!netif_carrier_ok(dev)) {
1822                 netif_carrier_on(dev);
1823                 netif_wake_queue(dev);
1824         }
1825 }
1826
1827 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1828 {
1829         struct net_device *dev = (struct net_device *)dev_id;
1830         struct mv643xx_eth_private *mp = netdev_priv(dev);
1831         u32 int_cause;
1832         u32 int_cause_ext;
1833
1834         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1835                         (INT_TX_END | INT_RX | INT_EXT);
1836         if (int_cause == 0)
1837                 return IRQ_NONE;
1838
1839         int_cause_ext = 0;
1840         if (int_cause & INT_EXT) {
1841                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num))
1842                                 & (INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
1843                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1844         }
1845
1846         if (int_cause_ext & (INT_EXT_PHY | INT_EXT_LINK))
1847                 handle_link_event(mp);
1848
1849         /*
1850          * RxBuffer or RxError set for any of the 8 queues?
1851          */
1852         if (int_cause & INT_RX) {
1853                 wrl(mp, INT_CAUSE(mp->port_num), ~(int_cause & INT_RX));
1854                 wrl(mp, INT_MASK(mp->port_num), 0x00000000);
1855                 rdl(mp, INT_MASK(mp->port_num));
1856
1857                 netif_rx_schedule(dev, &mp->napi);
1858         }
1859
1860         /*
1861          * TxBuffer or TxError set for any of the 8 queues?
1862          */
1863         if (int_cause_ext & INT_EXT_TX) {
1864                 int i;
1865
1866                 for (i = 0; i < 8; i++)
1867                         if (mp->txq_mask & (1 << i))
1868                                 txq_reclaim(mp->txq + i, 0);
1869
1870                 /*
1871                  * Enough space again in the primary TX queue for a
1872                  * full packet?
1873                  */
1874                 if (netif_carrier_ok(dev)) {
1875                         spin_lock(&mp->lock);
1876                         __txq_maybe_wake(mp->txq + mp->txq_primary);
1877                         spin_unlock(&mp->lock);
1878                 }
1879         }
1880
1881         /*
1882          * Any TxEnd interrupts?
1883          */
1884         if (int_cause & INT_TX_END) {
1885                 int i;
1886
1887                 wrl(mp, INT_CAUSE(mp->port_num), ~(int_cause & INT_TX_END));
1888
1889                 spin_lock(&mp->lock);
1890                 for (i = 0; i < 8; i++) {
1891                         struct tx_queue *txq = mp->txq + i;
1892                         u32 hw_desc_ptr;
1893                         u32 expected_ptr;
1894
1895                         if ((int_cause & (INT_TX_END_0 << i)) == 0)
1896                                 continue;
1897
1898                         hw_desc_ptr =
1899                                 rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, i));
1900                         expected_ptr = (u32)txq->tx_desc_dma +
1901                                 txq->tx_curr_desc * sizeof(struct tx_desc);
1902
1903                         if (hw_desc_ptr != expected_ptr)
1904                                 txq_enable(txq);
1905                 }
1906                 spin_unlock(&mp->lock);
1907         }
1908
1909         return IRQ_HANDLED;
1910 }
1911
1912 static void phy_reset(struct mv643xx_eth_private *mp)
1913 {
1914         int data;
1915
1916         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1917         if (data < 0)
1918                 return;
1919
1920         data |= BMCR_RESET;
1921         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data) < 0)
1922                 return;
1923
1924         do {
1925                 data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1926         } while (data >= 0 && data & BMCR_RESET);
1927 }
1928
1929 static void port_start(struct mv643xx_eth_private *mp)
1930 {
1931         u32 pscr;
1932         int i;
1933
1934         /*
1935          * Perform PHY reset, if there is a PHY.
1936          */
1937         if (mp->phy_addr != -1) {
1938                 struct ethtool_cmd cmd;
1939
1940                 mv643xx_eth_get_settings(mp->dev, &cmd);
1941                 phy_reset(mp);
1942                 mv643xx_eth_set_settings(mp->dev, &cmd);
1943         }
1944
1945         /*
1946          * Configure basic link parameters.
1947          */
1948         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1949
1950         pscr |= SERIAL_PORT_ENABLE;
1951         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1952
1953         pscr |= DO_NOT_FORCE_LINK_FAIL;
1954         if (mp->phy_addr == -1)
1955                 pscr |= FORCE_LINK_PASS;
1956         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1957
1958         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1959
1960         /*
1961          * Configure TX path and queues.
1962          */
1963         tx_set_rate(mp, 1000000000, 16777216);
1964         for (i = 0; i < 8; i++) {
1965                 struct tx_queue *txq = mp->txq + i;
1966
1967                 if ((mp->txq_mask & (1 << i)) == 0)
1968                         continue;
1969
1970                 txq_reset_hw_ptr(txq);
1971                 txq_set_rate(txq, 1000000000, 16777216);
1972                 txq_set_fixed_prio_mode(txq);
1973         }
1974
1975         /*
1976          * Add configured unicast address to address filter table.
1977          */
1978         uc_addr_set(mp, mp->dev->dev_addr);
1979
1980         /*
1981          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1982          * frames to RX queue #0.
1983          */
1984         wrl(mp, PORT_CONFIG(mp->port_num), 0x00000000);
1985
1986         /*
1987          * Treat BPDUs as normal multicasts, and disable partition mode.
1988          */
1989         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
1990
1991         /*
1992          * Enable the receive queues.
1993          */
1994         for (i = 0; i < 8; i++) {
1995                 struct rx_queue *rxq = mp->rxq + i;
1996                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
1997                 u32 addr;
1998
1999                 if ((mp->rxq_mask & (1 << i)) == 0)
2000                         continue;
2001
2002                 addr = (u32)rxq->rx_desc_dma;
2003                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2004                 wrl(mp, off, addr);
2005
2006                 rxq_enable(rxq);
2007         }
2008 }
2009
2010 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2011 {
2012         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2013         u32 val;
2014
2015         val = rdl(mp, SDMA_CONFIG(mp->port_num));
2016         if (mp->shared->extended_rx_coal_limit) {
2017                 if (coal > 0xffff)
2018                         coal = 0xffff;
2019                 val &= ~0x023fff80;
2020                 val |= (coal & 0x8000) << 10;
2021                 val |= (coal & 0x7fff) << 7;
2022         } else {
2023                 if (coal > 0x3fff)
2024                         coal = 0x3fff;
2025                 val &= ~0x003fff00;
2026                 val |= (coal & 0x3fff) << 8;
2027         }
2028         wrl(mp, SDMA_CONFIG(mp->port_num), val);
2029 }
2030
2031 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2032 {
2033         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2034
2035         if (coal > 0x3fff)
2036                 coal = 0x3fff;
2037         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
2038 }
2039
2040 static int mv643xx_eth_open(struct net_device *dev)
2041 {
2042         struct mv643xx_eth_private *mp = netdev_priv(dev);
2043         int err;
2044         int i;
2045
2046         wrl(mp, INT_CAUSE(mp->port_num), 0);
2047         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
2048         rdl(mp, INT_CAUSE_EXT(mp->port_num));
2049
2050         err = request_irq(dev->irq, mv643xx_eth_irq,
2051                           IRQF_SHARED, dev->name, dev);
2052         if (err) {
2053                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2054                 return -EAGAIN;
2055         }
2056
2057         init_mac_tables(mp);
2058
2059         for (i = 0; i < 8; i++) {
2060                 if ((mp->rxq_mask & (1 << i)) == 0)
2061                         continue;
2062
2063                 err = rxq_init(mp, i);
2064                 if (err) {
2065                         while (--i >= 0)
2066                                 if (mp->rxq_mask & (1 << i))
2067                                         rxq_deinit(mp->rxq + i);
2068                         goto out;
2069                 }
2070
2071                 rxq_refill(mp->rxq + i);
2072         }
2073
2074         for (i = 0; i < 8; i++) {
2075                 if ((mp->txq_mask & (1 << i)) == 0)
2076                         continue;
2077
2078                 err = txq_init(mp, i);
2079                 if (err) {
2080                         while (--i >= 0)
2081                                 if (mp->txq_mask & (1 << i))
2082                                         txq_deinit(mp->txq + i);
2083                         goto out_free;
2084                 }
2085         }
2086
2087         napi_enable(&mp->napi);
2088
2089         netif_carrier_off(dev);
2090         netif_stop_queue(dev);
2091
2092         port_start(mp);
2093
2094         set_rx_coal(mp, 0);
2095         set_tx_coal(mp, 0);
2096
2097         wrl(mp, INT_MASK_EXT(mp->port_num),
2098             INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
2099
2100         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2101
2102         return 0;
2103
2104
2105 out_free:
2106         for (i = 0; i < 8; i++)
2107                 if (mp->rxq_mask & (1 << i))
2108                         rxq_deinit(mp->rxq + i);
2109 out:
2110         free_irq(dev->irq, dev);
2111
2112         return err;
2113 }
2114
2115 static void port_reset(struct mv643xx_eth_private *mp)
2116 {
2117         unsigned int data;
2118         int i;
2119
2120         for (i = 0; i < 8; i++) {
2121                 if (mp->rxq_mask & (1 << i))
2122                         rxq_disable(mp->rxq + i);
2123                 if (mp->txq_mask & (1 << i))
2124                         txq_disable(mp->txq + i);
2125         }
2126
2127         while (1) {
2128                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2129
2130                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2131                         break;
2132                 udelay(10);
2133         }
2134
2135         /* Reset the Enable bit in the Configuration Register */
2136         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2137         data &= ~(SERIAL_PORT_ENABLE            |
2138                   DO_NOT_FORCE_LINK_FAIL        |
2139                   FORCE_LINK_PASS);
2140         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2141 }
2142
2143 static int mv643xx_eth_stop(struct net_device *dev)
2144 {
2145         struct mv643xx_eth_private *mp = netdev_priv(dev);
2146         int i;
2147
2148         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2149         rdl(mp, INT_MASK(mp->port_num));
2150
2151         napi_disable(&mp->napi);
2152
2153         netif_carrier_off(dev);
2154         netif_stop_queue(dev);
2155
2156         free_irq(dev->irq, dev);
2157
2158         port_reset(mp);
2159         mib_counters_update(mp);
2160
2161         for (i = 0; i < 8; i++) {
2162                 if (mp->rxq_mask & (1 << i))
2163                         rxq_deinit(mp->rxq + i);
2164                 if (mp->txq_mask & (1 << i))
2165                         txq_deinit(mp->txq + i);
2166         }
2167
2168         return 0;
2169 }
2170
2171 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2172 {
2173         struct mv643xx_eth_private *mp = netdev_priv(dev);
2174
2175         if (mp->phy_addr != -1)
2176                 return generic_mii_ioctl(&mp->mii, if_mii(ifr), cmd, NULL);
2177
2178         return -EOPNOTSUPP;
2179 }
2180
2181 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2182 {
2183         struct mv643xx_eth_private *mp = netdev_priv(dev);
2184
2185         if (new_mtu < 64 || new_mtu > 9500)
2186                 return -EINVAL;
2187
2188         dev->mtu = new_mtu;
2189         tx_set_rate(mp, 1000000000, 16777216);
2190
2191         if (!netif_running(dev))
2192                 return 0;
2193
2194         /*
2195          * Stop and then re-open the interface. This will allocate RX
2196          * skbs of the new MTU.
2197          * There is a possible danger that the open will not succeed,
2198          * due to memory being full.
2199          */
2200         mv643xx_eth_stop(dev);
2201         if (mv643xx_eth_open(dev)) {
2202                 dev_printk(KERN_ERR, &dev->dev,
2203                            "fatal error on re-opening device after "
2204                            "MTU change\n");
2205         }
2206
2207         return 0;
2208 }
2209
2210 static void tx_timeout_task(struct work_struct *ugly)
2211 {
2212         struct mv643xx_eth_private *mp;
2213
2214         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2215         if (netif_running(mp->dev)) {
2216                 netif_stop_queue(mp->dev);
2217
2218                 port_reset(mp);
2219                 port_start(mp);
2220
2221                 __txq_maybe_wake(mp->txq + mp->txq_primary);
2222         }
2223 }
2224
2225 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2226 {
2227         struct mv643xx_eth_private *mp = netdev_priv(dev);
2228
2229         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2230
2231         schedule_work(&mp->tx_timeout_task);
2232 }
2233
2234 #ifdef CONFIG_NET_POLL_CONTROLLER
2235 static void mv643xx_eth_netpoll(struct net_device *dev)
2236 {
2237         struct mv643xx_eth_private *mp = netdev_priv(dev);
2238
2239         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2240         rdl(mp, INT_MASK(mp->port_num));
2241
2242         mv643xx_eth_irq(dev->irq, dev);
2243
2244         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2245 }
2246 #endif
2247
2248 static int mv643xx_eth_mdio_read(struct net_device *dev, int addr, int reg)
2249 {
2250         struct mv643xx_eth_private *mp = netdev_priv(dev);
2251         return smi_reg_read(mp, addr, reg);
2252 }
2253
2254 static void mv643xx_eth_mdio_write(struct net_device *dev, int addr, int reg, int val)
2255 {
2256         struct mv643xx_eth_private *mp = netdev_priv(dev);
2257         smi_reg_write(mp, addr, reg, val);
2258 }
2259
2260
2261 /* platform glue ************************************************************/
2262 static void
2263 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2264                               struct mbus_dram_target_info *dram)
2265 {
2266         void __iomem *base = msp->base;
2267         u32 win_enable;
2268         u32 win_protect;
2269         int i;
2270
2271         for (i = 0; i < 6; i++) {
2272                 writel(0, base + WINDOW_BASE(i));
2273                 writel(0, base + WINDOW_SIZE(i));
2274                 if (i < 4)
2275                         writel(0, base + WINDOW_REMAP_HIGH(i));
2276         }
2277
2278         win_enable = 0x3f;
2279         win_protect = 0;
2280
2281         for (i = 0; i < dram->num_cs; i++) {
2282                 struct mbus_dram_window *cs = dram->cs + i;
2283
2284                 writel((cs->base & 0xffff0000) |
2285                         (cs->mbus_attr << 8) |
2286                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2287                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2288
2289                 win_enable &= ~(1 << i);
2290                 win_protect |= 3 << (2 * i);
2291         }
2292
2293         writel(win_enable, base + WINDOW_BAR_ENABLE);
2294         msp->win_protect = win_protect;
2295 }
2296
2297 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2298 {
2299         /*
2300          * Check whether we have a 14-bit coal limit field in bits
2301          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2302          * SDMA config register.
2303          */
2304         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2305         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2306                 msp->extended_rx_coal_limit = 1;
2307         else
2308                 msp->extended_rx_coal_limit = 0;
2309
2310         /*
2311          * Check whether the TX rate control registers are in the
2312          * old or the new place.
2313          */
2314         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2315         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1)
2316                 msp->tx_bw_control_moved = 1;
2317         else
2318                 msp->tx_bw_control_moved = 0;
2319 }
2320
2321 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2322 {
2323         static int mv643xx_eth_version_printed = 0;
2324         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2325         struct mv643xx_eth_shared_private *msp;
2326         struct resource *res;
2327         int ret;
2328
2329         if (!mv643xx_eth_version_printed++)
2330                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2331                         "driver version %s\n", mv643xx_eth_driver_version);
2332
2333         ret = -EINVAL;
2334         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2335         if (res == NULL)
2336                 goto out;
2337
2338         ret = -ENOMEM;
2339         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2340         if (msp == NULL)
2341                 goto out;
2342         memset(msp, 0, sizeof(*msp));
2343
2344         msp->base = ioremap(res->start, res->end - res->start + 1);
2345         if (msp->base == NULL)
2346                 goto out_free;
2347
2348         mutex_init(&msp->phy_lock);
2349
2350         msp->err_interrupt = NO_IRQ;
2351         init_waitqueue_head(&msp->smi_busy_wait);
2352
2353         /*
2354          * Check whether the error interrupt is hooked up.
2355          */
2356         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2357         if (res != NULL) {
2358                 int err;
2359
2360                 err = request_irq(res->start, mv643xx_eth_err_irq,
2361                                   IRQF_SHARED, "mv643xx_eth", msp);
2362                 if (!err) {
2363                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2364                         msp->err_interrupt = res->start;
2365                 }
2366         }
2367
2368         /*
2369          * (Re-)program MBUS remapping windows if we are asked to.
2370          */
2371         if (pd != NULL && pd->dram != NULL)
2372                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2373
2374         /*
2375          * Detect hardware parameters.
2376          */
2377         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2378         infer_hw_params(msp);
2379
2380         platform_set_drvdata(pdev, msp);
2381
2382         return 0;
2383
2384 out_free:
2385         kfree(msp);
2386 out:
2387         return ret;
2388 }
2389
2390 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2391 {
2392         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2393
2394         if (msp->err_interrupt != NO_IRQ)
2395                 free_irq(msp->err_interrupt, msp);
2396         iounmap(msp->base);
2397         kfree(msp);
2398
2399         return 0;
2400 }
2401
2402 static struct platform_driver mv643xx_eth_shared_driver = {
2403         .probe          = mv643xx_eth_shared_probe,
2404         .remove         = mv643xx_eth_shared_remove,
2405         .driver = {
2406                 .name   = MV643XX_ETH_SHARED_NAME,
2407                 .owner  = THIS_MODULE,
2408         },
2409 };
2410
2411 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2412 {
2413         int addr_shift = 5 * mp->port_num;
2414         u32 data;
2415
2416         data = rdl(mp, PHY_ADDR);
2417         data &= ~(0x1f << addr_shift);
2418         data |= (phy_addr & 0x1f) << addr_shift;
2419         wrl(mp, PHY_ADDR, data);
2420 }
2421
2422 static int phy_addr_get(struct mv643xx_eth_private *mp)
2423 {
2424         unsigned int data;
2425
2426         data = rdl(mp, PHY_ADDR);
2427
2428         return (data >> (5 * mp->port_num)) & 0x1f;
2429 }
2430
2431 static void set_params(struct mv643xx_eth_private *mp,
2432                        struct mv643xx_eth_platform_data *pd)
2433 {
2434         struct net_device *dev = mp->dev;
2435
2436         if (is_valid_ether_addr(pd->mac_addr))
2437                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2438         else
2439                 uc_addr_get(mp, dev->dev_addr);
2440
2441         if (pd->phy_addr == -1) {
2442                 mp->shared_smi = NULL;
2443                 mp->phy_addr = -1;
2444         } else {
2445                 mp->shared_smi = mp->shared;
2446                 if (pd->shared_smi != NULL)
2447                         mp->shared_smi = platform_get_drvdata(pd->shared_smi);
2448
2449                 if (pd->force_phy_addr || pd->phy_addr) {
2450                         mp->phy_addr = pd->phy_addr & 0x3f;
2451                         phy_addr_set(mp, mp->phy_addr);
2452                 } else {
2453                         mp->phy_addr = phy_addr_get(mp);
2454                 }
2455         }
2456
2457         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2458         if (pd->rx_queue_size)
2459                 mp->default_rx_ring_size = pd->rx_queue_size;
2460         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2461         mp->rx_desc_sram_size = pd->rx_sram_size;
2462
2463         if (pd->rx_queue_mask)
2464                 mp->rxq_mask = pd->rx_queue_mask;
2465         else
2466                 mp->rxq_mask = 0x01;
2467         mp->rxq_primary = fls(mp->rxq_mask) - 1;
2468
2469         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2470         if (pd->tx_queue_size)
2471                 mp->default_tx_ring_size = pd->tx_queue_size;
2472         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2473         mp->tx_desc_sram_size = pd->tx_sram_size;
2474
2475         if (pd->tx_queue_mask)
2476                 mp->txq_mask = pd->tx_queue_mask;
2477         else
2478                 mp->txq_mask = 0x01;
2479         mp->txq_primary = fls(mp->txq_mask) - 1;
2480 }
2481
2482 static int phy_detect(struct mv643xx_eth_private *mp)
2483 {
2484         int data;
2485         int data2;
2486
2487         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2488         if (data < 0)
2489                 return -ENODEV;
2490
2491         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data ^ BMCR_ANENABLE) < 0)
2492                 return -ENODEV;
2493
2494         data2 = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2495         if (data2 < 0)
2496                 return -ENODEV;
2497
2498         if (((data ^ data2) & BMCR_ANENABLE) == 0)
2499                 return -ENODEV;
2500
2501         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
2502
2503         return 0;
2504 }
2505
2506 static int phy_init(struct mv643xx_eth_private *mp,
2507                     struct mv643xx_eth_platform_data *pd)
2508 {
2509         struct ethtool_cmd cmd;
2510         int err;
2511
2512         err = phy_detect(mp);
2513         if (err) {
2514                 dev_printk(KERN_INFO, &mp->dev->dev,
2515                            "no PHY detected at addr %d\n", mp->phy_addr);
2516                 return err;
2517         }
2518         phy_reset(mp);
2519
2520         mp->mii.phy_id = mp->phy_addr;
2521         mp->mii.phy_id_mask = 0x3f;
2522         mp->mii.reg_num_mask = 0x1f;
2523         mp->mii.dev = mp->dev;
2524         mp->mii.mdio_read = mv643xx_eth_mdio_read;
2525         mp->mii.mdio_write = mv643xx_eth_mdio_write;
2526
2527         mp->mii.supports_gmii = mii_check_gmii_support(&mp->mii);
2528
2529         memset(&cmd, 0, sizeof(cmd));
2530
2531         cmd.port = PORT_MII;
2532         cmd.transceiver = XCVR_INTERNAL;
2533         cmd.phy_address = mp->phy_addr;
2534         if (pd->speed == 0) {
2535                 cmd.autoneg = AUTONEG_ENABLE;
2536                 cmd.speed = SPEED_100;
2537                 cmd.advertising = ADVERTISED_10baseT_Half  |
2538                                   ADVERTISED_10baseT_Full  |
2539                                   ADVERTISED_100baseT_Half |
2540                                   ADVERTISED_100baseT_Full;
2541                 if (mp->mii.supports_gmii)
2542                         cmd.advertising |= ADVERTISED_1000baseT_Full;
2543         } else {
2544                 cmd.autoneg = AUTONEG_DISABLE;
2545                 cmd.speed = pd->speed;
2546                 cmd.duplex = pd->duplex;
2547         }
2548
2549         mv643xx_eth_set_settings(mp->dev, &cmd);
2550
2551         return 0;
2552 }
2553
2554 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2555 {
2556         u32 pscr;
2557
2558         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2559         if (pscr & SERIAL_PORT_ENABLE) {
2560                 pscr &= ~SERIAL_PORT_ENABLE;
2561                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2562         }
2563
2564         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2565         if (mp->phy_addr == -1) {
2566                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2567                 if (speed == SPEED_1000)
2568                         pscr |= SET_GMII_SPEED_TO_1000;
2569                 else if (speed == SPEED_100)
2570                         pscr |= SET_MII_SPEED_TO_100;
2571
2572                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2573
2574                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2575                 if (duplex == DUPLEX_FULL)
2576                         pscr |= SET_FULL_DUPLEX_MODE;
2577         }
2578
2579         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2580 }
2581
2582 static int mv643xx_eth_probe(struct platform_device *pdev)
2583 {
2584         struct mv643xx_eth_platform_data *pd;
2585         struct mv643xx_eth_private *mp;
2586         struct net_device *dev;
2587         struct resource *res;
2588         DECLARE_MAC_BUF(mac);
2589         int err;
2590
2591         pd = pdev->dev.platform_data;
2592         if (pd == NULL) {
2593                 dev_printk(KERN_ERR, &pdev->dev,
2594                            "no mv643xx_eth_platform_data\n");
2595                 return -ENODEV;
2596         }
2597
2598         if (pd->shared == NULL) {
2599                 dev_printk(KERN_ERR, &pdev->dev,
2600                            "no mv643xx_eth_platform_data->shared\n");
2601                 return -ENODEV;
2602         }
2603
2604         dev = alloc_etherdev(sizeof(struct mv643xx_eth_private));
2605         if (!dev)
2606                 return -ENOMEM;
2607
2608         mp = netdev_priv(dev);
2609         platform_set_drvdata(pdev, mp);
2610
2611         mp->shared = platform_get_drvdata(pd->shared);
2612         mp->port_num = pd->port_number;
2613
2614         mp->dev = dev;
2615
2616         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 64);
2617
2618         set_params(mp, pd);
2619
2620         spin_lock_init(&mp->lock);
2621
2622         mib_counters_clear(mp);
2623         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2624
2625         if (mp->phy_addr != -1) {
2626                 err = phy_init(mp, pd);
2627                 if (err)
2628                         goto out;
2629
2630                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2631         } else {
2632                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2633         }
2634         init_pscr(mp, pd->speed, pd->duplex);
2635
2636
2637         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2638         BUG_ON(!res);
2639         dev->irq = res->start;
2640
2641         dev->hard_start_xmit = mv643xx_eth_xmit;
2642         dev->open = mv643xx_eth_open;
2643         dev->stop = mv643xx_eth_stop;
2644         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2645         dev->set_mac_address = mv643xx_eth_set_mac_address;
2646         dev->do_ioctl = mv643xx_eth_ioctl;
2647         dev->change_mtu = mv643xx_eth_change_mtu;
2648         dev->tx_timeout = mv643xx_eth_tx_timeout;
2649 #ifdef CONFIG_NET_POLL_CONTROLLER
2650         dev->poll_controller = mv643xx_eth_netpoll;
2651 #endif
2652         dev->watchdog_timeo = 2 * HZ;
2653         dev->base_addr = 0;
2654
2655 #ifdef MV643XX_ETH_CHECKSUM_OFFLOAD_TX
2656         /*
2657          * Zero copy can only work if we use Discovery II memory. Else, we will
2658          * have to map the buffers to ISA memory which is only 16 MB
2659          */
2660         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2661         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2662 #endif
2663
2664         SET_NETDEV_DEV(dev, &pdev->dev);
2665
2666         if (mp->shared->win_protect)
2667                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2668
2669         err = register_netdev(dev);
2670         if (err)
2671                 goto out;
2672
2673         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2674                    mp->port_num, print_mac(mac, dev->dev_addr));
2675
2676         if (dev->features & NETIF_F_SG)
2677                 dev_printk(KERN_NOTICE, &dev->dev, "scatter/gather enabled\n");
2678
2679         if (dev->features & NETIF_F_IP_CSUM)
2680                 dev_printk(KERN_NOTICE, &dev->dev, "tx checksum offload\n");
2681
2682         if (mp->tx_desc_sram_size > 0)
2683                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2684
2685         return 0;
2686
2687 out:
2688         free_netdev(dev);
2689
2690         return err;
2691 }
2692
2693 static int mv643xx_eth_remove(struct platform_device *pdev)
2694 {
2695         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2696
2697         unregister_netdev(mp->dev);
2698         flush_scheduled_work();
2699         free_netdev(mp->dev);
2700
2701         platform_set_drvdata(pdev, NULL);
2702
2703         return 0;
2704 }
2705
2706 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2707 {
2708         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2709
2710         /* Mask all interrupts on ethernet port */
2711         wrl(mp, INT_MASK(mp->port_num), 0);
2712         rdl(mp, INT_MASK(mp->port_num));
2713
2714         if (netif_running(mp->dev))
2715                 port_reset(mp);
2716 }
2717
2718 static struct platform_driver mv643xx_eth_driver = {
2719         .probe          = mv643xx_eth_probe,
2720         .remove         = mv643xx_eth_remove,
2721         .shutdown       = mv643xx_eth_shutdown,
2722         .driver = {
2723                 .name   = MV643XX_ETH_NAME,
2724                 .owner  = THIS_MODULE,
2725         },
2726 };
2727
2728 static int __init mv643xx_eth_init_module(void)
2729 {
2730         int rc;
2731
2732         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2733         if (!rc) {
2734                 rc = platform_driver_register(&mv643xx_eth_driver);
2735                 if (rc)
2736                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2737         }
2738
2739         return rc;
2740 }
2741 module_init(mv643xx_eth_init_module);
2742
2743 static void __exit mv643xx_eth_cleanup_module(void)
2744 {
2745         platform_driver_unregister(&mv643xx_eth_driver);
2746         platform_driver_unregister(&mv643xx_eth_shared_driver);
2747 }
2748 module_exit(mv643xx_eth_cleanup_module);
2749
2750 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2751               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2752 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2753 MODULE_LICENSE("GPL");
2754 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2755 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);