mv643xx_eth: avoid reading ->byte_cnt twice during receive processing
[linux-2.6.git] / drivers / net / mv643xx_eth.c
1 /*
2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
4  *
5  * Based on the 64360 driver from:
6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
7  *                    Rabeeh Khoury <rabeeh@marvell.com>
8  *
9  * Copyright (C) 2003 PMC-Sierra, Inc.,
10  *      written by Manish Lachwani
11  *
12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
13  *
14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
15  *                         Dale Farnsworth <dale@farnsworth.org>
16  *
17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
18  *                                   <sjhill@realitydiluted.com>
19  *
20  * Copyright (C) 2007-2008 Marvell Semiconductor
21  *                         Lennert Buytenhek <buytenh@marvell.com>
22  *
23  * This program is free software; you can redistribute it and/or
24  * modify it under the terms of the GNU General Public License
25  * as published by the Free Software Foundation; either version 2
26  * of the License, or (at your option) any later version.
27  *
28  * This program is distributed in the hope that it will be useful,
29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
31  * GNU General Public License for more details.
32  *
33  * You should have received a copy of the GNU General Public License
34  * along with this program; if not, write to the Free Software
35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
36  */
37
38 #include <linux/init.h>
39 #include <linux/dma-mapping.h>
40 #include <linux/in.h>
41 #include <linux/tcp.h>
42 #include <linux/udp.h>
43 #include <linux/etherdevice.h>
44 #include <linux/delay.h>
45 #include <linux/ethtool.h>
46 #include <linux/platform_device.h>
47 #include <linux/module.h>
48 #include <linux/kernel.h>
49 #include <linux/spinlock.h>
50 #include <linux/workqueue.h>
51 #include <linux/mii.h>
52 #include <linux/mv643xx_eth.h>
53 #include <asm/io.h>
54 #include <asm/types.h>
55 #include <asm/system.h>
56
57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
58 static char mv643xx_eth_driver_version[] = "1.3";
59
60
61 /*
62  * Registers shared between all ports.
63  */
64 #define PHY_ADDR                        0x0000
65 #define SMI_REG                         0x0004
66 #define  SMI_BUSY                       0x10000000
67 #define  SMI_READ_VALID                 0x08000000
68 #define  SMI_OPCODE_READ                0x04000000
69 #define  SMI_OPCODE_WRITE               0x00000000
70 #define ERR_INT_CAUSE                   0x0080
71 #define  ERR_INT_SMI_DONE               0x00000010
72 #define ERR_INT_MASK                    0x0084
73 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
74 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
75 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
76 #define WINDOW_BAR_ENABLE               0x0290
77 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
78
79 /*
80  * Per-port registers.
81  */
82 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
83 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
84 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
85 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
86 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
87 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
88 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
89 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
90 #define  TX_FIFO_EMPTY                  0x00000400
91 #define  TX_IN_PROGRESS                 0x00000080
92 #define  PORT_SPEED_MASK                0x00000030
93 #define  PORT_SPEED_1000                0x00000010
94 #define  PORT_SPEED_100                 0x00000020
95 #define  PORT_SPEED_10                  0x00000000
96 #define  FLOW_CONTROL_ENABLED           0x00000008
97 #define  FULL_DUPLEX                    0x00000004
98 #define  LINK_UP                        0x00000002
99 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
100 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
101 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
102 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
103 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
104 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
105 #define  INT_TX_END                     0x07f80000
106 #define  INT_RX                         0x000003fc
107 #define  INT_EXT                        0x00000002
108 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
109 #define  INT_EXT_LINK_PHY               0x00110000
110 #define  INT_EXT_TX                     0x000000ff
111 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
112 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
113 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
114 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
115 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
116 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
117 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
118 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
119 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
120 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
121 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
122 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
123 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
124 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
125 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
126 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
127 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
128
129
130 /*
131  * SDMA configuration register.
132  */
133 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
134 #define BLM_RX_NO_SWAP                  (1 << 4)
135 #define BLM_TX_NO_SWAP                  (1 << 5)
136 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
137
138 #if defined(__BIG_ENDIAN)
139 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
140                 RX_BURST_SIZE_16_64BIT  |       \
141                 TX_BURST_SIZE_16_64BIT
142 #elif defined(__LITTLE_ENDIAN)
143 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
144                 RX_BURST_SIZE_16_64BIT  |       \
145                 BLM_RX_NO_SWAP          |       \
146                 BLM_TX_NO_SWAP          |       \
147                 TX_BURST_SIZE_16_64BIT
148 #else
149 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
150 #endif
151
152
153 /*
154  * Port serial control register.
155  */
156 #define SET_MII_SPEED_TO_100                    (1 << 24)
157 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
158 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
159 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
160 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
161 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
162 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
163 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
164 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
165 #define FORCE_LINK_PASS                         (1 << 1)
166 #define SERIAL_PORT_ENABLE                      (1 << 0)
167
168 #define DEFAULT_RX_QUEUE_SIZE           128
169 #define DEFAULT_TX_QUEUE_SIZE           256
170
171
172 /*
173  * RX/TX descriptors.
174  */
175 #if defined(__BIG_ENDIAN)
176 struct rx_desc {
177         u16 byte_cnt;           /* Descriptor buffer byte count         */
178         u16 buf_size;           /* Buffer size                          */
179         u32 cmd_sts;            /* Descriptor command status            */
180         u32 next_desc_ptr;      /* Next descriptor pointer              */
181         u32 buf_ptr;            /* Descriptor buffer pointer            */
182 };
183
184 struct tx_desc {
185         u16 byte_cnt;           /* buffer byte count                    */
186         u16 l4i_chk;            /* CPU provided TCP checksum            */
187         u32 cmd_sts;            /* Command/status field                 */
188         u32 next_desc_ptr;      /* Pointer to next descriptor           */
189         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
190 };
191 #elif defined(__LITTLE_ENDIAN)
192 struct rx_desc {
193         u32 cmd_sts;            /* Descriptor command status            */
194         u16 buf_size;           /* Buffer size                          */
195         u16 byte_cnt;           /* Descriptor buffer byte count         */
196         u32 buf_ptr;            /* Descriptor buffer pointer            */
197         u32 next_desc_ptr;      /* Next descriptor pointer              */
198 };
199
200 struct tx_desc {
201         u32 cmd_sts;            /* Command/status field                 */
202         u16 l4i_chk;            /* CPU provided TCP checksum            */
203         u16 byte_cnt;           /* buffer byte count                    */
204         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
205         u32 next_desc_ptr;      /* Pointer to next descriptor           */
206 };
207 #else
208 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
209 #endif
210
211 /* RX & TX descriptor command */
212 #define BUFFER_OWNED_BY_DMA             0x80000000
213
214 /* RX & TX descriptor status */
215 #define ERROR_SUMMARY                   0x00000001
216
217 /* RX descriptor status */
218 #define LAYER_4_CHECKSUM_OK             0x40000000
219 #define RX_ENABLE_INTERRUPT             0x20000000
220 #define RX_FIRST_DESC                   0x08000000
221 #define RX_LAST_DESC                    0x04000000
222
223 /* TX descriptor command */
224 #define TX_ENABLE_INTERRUPT             0x00800000
225 #define GEN_CRC                         0x00400000
226 #define TX_FIRST_DESC                   0x00200000
227 #define TX_LAST_DESC                    0x00100000
228 #define ZERO_PADDING                    0x00080000
229 #define GEN_IP_V4_CHECKSUM              0x00040000
230 #define GEN_TCP_UDP_CHECKSUM            0x00020000
231 #define UDP_FRAME                       0x00010000
232 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
233 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
234
235 #define TX_IHL_SHIFT                    11
236
237
238 /* global *******************************************************************/
239 struct mv643xx_eth_shared_private {
240         /*
241          * Ethernet controller base address.
242          */
243         void __iomem *base;
244
245         /*
246          * Points at the right SMI instance to use.
247          */
248         struct mv643xx_eth_shared_private *smi;
249
250         /*
251          * Protects access to SMI_REG, which is shared between ports.
252          */
253         struct mutex phy_lock;
254
255         /*
256          * If we have access to the error interrupt pin (which is
257          * somewhat misnamed as it not only reflects internal errors
258          * but also reflects SMI completion), use that to wait for
259          * SMI access completion instead of polling the SMI busy bit.
260          */
261         int err_interrupt;
262         wait_queue_head_t smi_busy_wait;
263
264         /*
265          * Per-port MBUS window access register value.
266          */
267         u32 win_protect;
268
269         /*
270          * Hardware-specific parameters.
271          */
272         unsigned int t_clk;
273         int extended_rx_coal_limit;
274         int tx_bw_control_moved;
275 };
276
277
278 /* per-port *****************************************************************/
279 struct mib_counters {
280         u64 good_octets_received;
281         u32 bad_octets_received;
282         u32 internal_mac_transmit_err;
283         u32 good_frames_received;
284         u32 bad_frames_received;
285         u32 broadcast_frames_received;
286         u32 multicast_frames_received;
287         u32 frames_64_octets;
288         u32 frames_65_to_127_octets;
289         u32 frames_128_to_255_octets;
290         u32 frames_256_to_511_octets;
291         u32 frames_512_to_1023_octets;
292         u32 frames_1024_to_max_octets;
293         u64 good_octets_sent;
294         u32 good_frames_sent;
295         u32 excessive_collision;
296         u32 multicast_frames_sent;
297         u32 broadcast_frames_sent;
298         u32 unrec_mac_control_received;
299         u32 fc_sent;
300         u32 good_fc_received;
301         u32 bad_fc_received;
302         u32 undersize_received;
303         u32 fragments_received;
304         u32 oversize_received;
305         u32 jabber_received;
306         u32 mac_receive_error;
307         u32 bad_crc_event;
308         u32 collision;
309         u32 late_collision;
310 };
311
312 struct rx_queue {
313         int index;
314
315         int rx_ring_size;
316
317         int rx_desc_count;
318         int rx_curr_desc;
319         int rx_used_desc;
320
321         struct rx_desc *rx_desc_area;
322         dma_addr_t rx_desc_dma;
323         int rx_desc_area_size;
324         struct sk_buff **rx_skb;
325 };
326
327 struct tx_queue {
328         int index;
329
330         int tx_ring_size;
331
332         int tx_desc_count;
333         int tx_curr_desc;
334         int tx_used_desc;
335
336         struct tx_desc *tx_desc_area;
337         dma_addr_t tx_desc_dma;
338         int tx_desc_area_size;
339
340         struct sk_buff_head tx_skb;
341
342         unsigned long tx_packets;
343         unsigned long tx_bytes;
344         unsigned long tx_dropped;
345 };
346
347 struct mv643xx_eth_private {
348         struct mv643xx_eth_shared_private *shared;
349         int port_num;
350
351         struct net_device *dev;
352
353         int phy_addr;
354
355         struct mib_counters mib_counters;
356         struct work_struct tx_timeout_task;
357         struct mii_if_info mii;
358
359         struct napi_struct napi;
360         u8 work_link;
361         u8 work_tx;
362         u8 work_tx_end;
363         u8 work_rx;
364         u8 work_rx_refill;
365         u8 work_rx_oom;
366
367         /*
368          * RX state.
369          */
370         int default_rx_ring_size;
371         unsigned long rx_desc_sram_addr;
372         int rx_desc_sram_size;
373         int rxq_count;
374         struct timer_list rx_oom;
375         struct rx_queue rxq[8];
376
377         /*
378          * TX state.
379          */
380         int default_tx_ring_size;
381         unsigned long tx_desc_sram_addr;
382         int tx_desc_sram_size;
383         int txq_count;
384         struct tx_queue txq[8];
385 };
386
387
388 /* port register accessors **************************************************/
389 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
390 {
391         return readl(mp->shared->base + offset);
392 }
393
394 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
395 {
396         writel(data, mp->shared->base + offset);
397 }
398
399
400 /* rxq/txq helper functions *************************************************/
401 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
402 {
403         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
404 }
405
406 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
407 {
408         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
409 }
410
411 static void rxq_enable(struct rx_queue *rxq)
412 {
413         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
414         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
415 }
416
417 static void rxq_disable(struct rx_queue *rxq)
418 {
419         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
420         u8 mask = 1 << rxq->index;
421
422         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
423         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
424                 udelay(10);
425 }
426
427 static void txq_reset_hw_ptr(struct tx_queue *txq)
428 {
429         struct mv643xx_eth_private *mp = txq_to_mp(txq);
430         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
431         u32 addr;
432
433         addr = (u32)txq->tx_desc_dma;
434         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
435         wrl(mp, off, addr);
436 }
437
438 static void txq_enable(struct tx_queue *txq)
439 {
440         struct mv643xx_eth_private *mp = txq_to_mp(txq);
441         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
442 }
443
444 static void txq_disable(struct tx_queue *txq)
445 {
446         struct mv643xx_eth_private *mp = txq_to_mp(txq);
447         u8 mask = 1 << txq->index;
448
449         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
450         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
451                 udelay(10);
452 }
453
454 static void txq_maybe_wake(struct tx_queue *txq)
455 {
456         struct mv643xx_eth_private *mp = txq_to_mp(txq);
457         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
458
459         if (netif_tx_queue_stopped(nq)) {
460                 __netif_tx_lock(nq, smp_processor_id());
461                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
462                         netif_tx_wake_queue(nq);
463                 __netif_tx_unlock(nq);
464         }
465 }
466
467
468 /* rx napi ******************************************************************/
469 static int rxq_process(struct rx_queue *rxq, int budget)
470 {
471         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
472         struct net_device_stats *stats = &mp->dev->stats;
473         int rx;
474
475         rx = 0;
476         while (rx < budget && rxq->rx_desc_count) {
477                 struct rx_desc *rx_desc;
478                 unsigned int cmd_sts;
479                 struct sk_buff *skb;
480                 u16 byte_cnt;
481
482                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
483
484                 cmd_sts = rx_desc->cmd_sts;
485                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
486                         break;
487                 rmb();
488
489                 skb = rxq->rx_skb[rxq->rx_curr_desc];
490                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
491
492                 rxq->rx_curr_desc++;
493                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
494                         rxq->rx_curr_desc = 0;
495
496                 dma_unmap_single(NULL, rx_desc->buf_ptr,
497                                  rx_desc->buf_size, DMA_FROM_DEVICE);
498                 rxq->rx_desc_count--;
499                 rx++;
500
501                 mp->work_rx_refill |= 1 << rxq->index;
502
503                 byte_cnt = rx_desc->byte_cnt;
504
505                 /*
506                  * Update statistics.
507                  *
508                  * Note that the descriptor byte count includes 2 dummy
509                  * bytes automatically inserted by the hardware at the
510                  * start of the packet (which we don't count), and a 4
511                  * byte CRC at the end of the packet (which we do count).
512                  */
513                 stats->rx_packets++;
514                 stats->rx_bytes += byte_cnt - 2;
515
516                 /*
517                  * In case we received a packet without first / last bits
518                  * on, or the error summary bit is set, the packet needs
519                  * to be dropped.
520                  */
521                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
522                                         (RX_FIRST_DESC | RX_LAST_DESC))
523                                 || (cmd_sts & ERROR_SUMMARY)) {
524                         stats->rx_dropped++;
525
526                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
527                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
528                                 if (net_ratelimit())
529                                         dev_printk(KERN_ERR, &mp->dev->dev,
530                                                    "received packet spanning "
531                                                    "multiple descriptors\n");
532                         }
533
534                         if (cmd_sts & ERROR_SUMMARY)
535                                 stats->rx_errors++;
536
537                         dev_kfree_skb(skb);
538                 } else {
539                         /*
540                          * The -4 is for the CRC in the trailer of the
541                          * received packet
542                          */
543                         skb_put(skb, byte_cnt - 2 - 4);
544
545                         if (cmd_sts & LAYER_4_CHECKSUM_OK) {
546                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
547                                 skb->csum = htons(
548                                         (cmd_sts & 0x0007fff8) >> 3);
549                         }
550                         skb->protocol = eth_type_trans(skb, mp->dev);
551                         netif_receive_skb(skb);
552                 }
553
554                 mp->dev->last_rx = jiffies;
555         }
556
557         if (rx < budget)
558                 mp->work_rx &= ~(1 << rxq->index);
559
560         return rx;
561 }
562
563 static int rxq_refill(struct rx_queue *rxq, int budget)
564 {
565         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
566         int skb_size;
567         int refilled;
568
569         /*
570          * Reserve 2+14 bytes for an ethernet header (the hardware
571          * automatically prepends 2 bytes of dummy data to each
572          * received packet), 16 bytes for up to four VLAN tags, and
573          * 4 bytes for the trailing FCS -- 36 bytes total.
574          */
575         skb_size = rxq_to_mp(rxq)->dev->mtu + 36;
576
577         /*
578          * Make sure that the skb size is a multiple of 8 bytes, as
579          * the lower three bits of the receive descriptor's buffer
580          * size field are ignored by the hardware.
581          */
582         skb_size = (skb_size + 7) & ~7;
583
584         refilled = 0;
585         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
586                 struct sk_buff *skb;
587                 int unaligned;
588                 int rx;
589
590                 skb = dev_alloc_skb(skb_size + dma_get_cache_alignment() - 1);
591                 if (skb == NULL) {
592                         mp->work_rx_oom |= 1 << rxq->index;
593                         goto oom;
594                 }
595
596                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
597                 if (unaligned)
598                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
599
600                 refilled++;
601                 rxq->rx_desc_count++;
602
603                 rx = rxq->rx_used_desc++;
604                 if (rxq->rx_used_desc == rxq->rx_ring_size)
605                         rxq->rx_used_desc = 0;
606
607                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
608                                                 skb_size, DMA_FROM_DEVICE);
609                 rxq->rx_desc_area[rx].buf_size = skb_size;
610                 rxq->rx_skb[rx] = skb;
611                 wmb();
612                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
613                                                 RX_ENABLE_INTERRUPT;
614                 wmb();
615
616                 /*
617                  * The hardware automatically prepends 2 bytes of
618                  * dummy data to each received packet, so that the
619                  * IP header ends up 16-byte aligned.
620                  */
621                 skb_reserve(skb, 2);
622         }
623
624         if (refilled < budget)
625                 mp->work_rx_refill &= ~(1 << rxq->index);
626
627 oom:
628         return refilled;
629 }
630
631
632 /* tx ***********************************************************************/
633 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
634 {
635         int frag;
636
637         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
638                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
639                 if (fragp->size <= 8 && fragp->page_offset & 7)
640                         return 1;
641         }
642
643         return 0;
644 }
645
646 static int txq_alloc_desc_index(struct tx_queue *txq)
647 {
648         int tx_desc_curr;
649
650         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
651
652         tx_desc_curr = txq->tx_curr_desc++;
653         if (txq->tx_curr_desc == txq->tx_ring_size)
654                 txq->tx_curr_desc = 0;
655
656         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
657
658         return tx_desc_curr;
659 }
660
661 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
662 {
663         int nr_frags = skb_shinfo(skb)->nr_frags;
664         int frag;
665
666         for (frag = 0; frag < nr_frags; frag++) {
667                 skb_frag_t *this_frag;
668                 int tx_index;
669                 struct tx_desc *desc;
670
671                 this_frag = &skb_shinfo(skb)->frags[frag];
672                 tx_index = txq_alloc_desc_index(txq);
673                 desc = &txq->tx_desc_area[tx_index];
674
675                 /*
676                  * The last fragment will generate an interrupt
677                  * which will free the skb on TX completion.
678                  */
679                 if (frag == nr_frags - 1) {
680                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
681                                         ZERO_PADDING | TX_LAST_DESC |
682                                         TX_ENABLE_INTERRUPT;
683                 } else {
684                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
685                 }
686
687                 desc->l4i_chk = 0;
688                 desc->byte_cnt = this_frag->size;
689                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
690                                                 this_frag->page_offset,
691                                                 this_frag->size,
692                                                 DMA_TO_DEVICE);
693         }
694 }
695
696 static inline __be16 sum16_as_be(__sum16 sum)
697 {
698         return (__force __be16)sum;
699 }
700
701 static void txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
702 {
703         struct mv643xx_eth_private *mp = txq_to_mp(txq);
704         int nr_frags = skb_shinfo(skb)->nr_frags;
705         int tx_index;
706         struct tx_desc *desc;
707         u32 cmd_sts;
708         int length;
709
710         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
711
712         tx_index = txq_alloc_desc_index(txq);
713         desc = &txq->tx_desc_area[tx_index];
714
715         if (nr_frags) {
716                 txq_submit_frag_skb(txq, skb);
717                 length = skb_headlen(skb);
718         } else {
719                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
720                 length = skb->len;
721         }
722
723         desc->byte_cnt = length;
724         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
725
726         if (skb->ip_summed == CHECKSUM_PARTIAL) {
727                 int mac_hdr_len;
728
729                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
730                        skb->protocol != htons(ETH_P_8021Q));
731
732                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
733                            GEN_IP_V4_CHECKSUM   |
734                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
735
736                 mac_hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
737                 switch (mac_hdr_len - ETH_HLEN) {
738                 case 0:
739                         break;
740                 case 4:
741                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
742                         break;
743                 case 8:
744                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
745                         break;
746                 case 12:
747                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
748                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
749                         break;
750                 default:
751                         if (net_ratelimit())
752                                 dev_printk(KERN_ERR, &txq_to_mp(txq)->dev->dev,
753                                    "mac header length is %d?!\n", mac_hdr_len);
754                         break;
755                 }
756
757                 switch (ip_hdr(skb)->protocol) {
758                 case IPPROTO_UDP:
759                         cmd_sts |= UDP_FRAME;
760                         desc->l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
761                         break;
762                 case IPPROTO_TCP:
763                         desc->l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
764                         break;
765                 default:
766                         BUG();
767                 }
768         } else {
769                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
770                 cmd_sts |= 5 << TX_IHL_SHIFT;
771                 desc->l4i_chk = 0;
772         }
773
774         __skb_queue_tail(&txq->tx_skb, skb);
775
776         /* ensure all other descriptors are written before first cmd_sts */
777         wmb();
778         desc->cmd_sts = cmd_sts;
779
780         /* clear TX_END status */
781         mp->work_tx_end &= ~(1 << txq->index);
782
783         /* ensure all descriptors are written before poking hardware */
784         wmb();
785         txq_enable(txq);
786
787         txq->tx_desc_count += nr_frags + 1;
788 }
789
790 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
791 {
792         struct mv643xx_eth_private *mp = netdev_priv(dev);
793         int queue;
794         struct tx_queue *txq;
795         struct netdev_queue *nq;
796         int entries_left;
797
798         queue = skb_get_queue_mapping(skb);
799         txq = mp->txq + queue;
800         nq = netdev_get_tx_queue(dev, queue);
801
802         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
803                 txq->tx_dropped++;
804                 dev_printk(KERN_DEBUG, &dev->dev,
805                            "failed to linearize skb with tiny "
806                            "unaligned fragment\n");
807                 return NETDEV_TX_BUSY;
808         }
809
810         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
811                 if (net_ratelimit())
812                         dev_printk(KERN_ERR, &dev->dev, "tx queue full?!\n");
813                 kfree_skb(skb);
814                 return NETDEV_TX_OK;
815         }
816
817         txq_submit_skb(txq, skb);
818         txq->tx_bytes += skb->len;
819         txq->tx_packets++;
820         dev->trans_start = jiffies;
821
822         entries_left = txq->tx_ring_size - txq->tx_desc_count;
823         if (entries_left < MAX_SKB_FRAGS + 1)
824                 netif_tx_stop_queue(nq);
825
826         return NETDEV_TX_OK;
827 }
828
829
830 /* tx napi ******************************************************************/
831 static void txq_kick(struct tx_queue *txq)
832 {
833         struct mv643xx_eth_private *mp = txq_to_mp(txq);
834         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
835         u32 hw_desc_ptr;
836         u32 expected_ptr;
837
838         __netif_tx_lock(nq, smp_processor_id());
839
840         if (rdl(mp, TXQ_COMMAND(mp->port_num)) & (1 << txq->index))
841                 goto out;
842
843         hw_desc_ptr = rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index));
844         expected_ptr = (u32)txq->tx_desc_dma +
845                                 txq->tx_curr_desc * sizeof(struct tx_desc);
846
847         if (hw_desc_ptr != expected_ptr)
848                 txq_enable(txq);
849
850 out:
851         __netif_tx_unlock(nq);
852
853         mp->work_tx_end &= ~(1 << txq->index);
854 }
855
856 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
857 {
858         struct mv643xx_eth_private *mp = txq_to_mp(txq);
859         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
860         int reclaimed;
861
862         __netif_tx_lock(nq, smp_processor_id());
863
864         reclaimed = 0;
865         while (reclaimed < budget && txq->tx_desc_count > 0) {
866                 int tx_index;
867                 struct tx_desc *desc;
868                 u32 cmd_sts;
869                 struct sk_buff *skb;
870
871                 tx_index = txq->tx_used_desc;
872                 desc = &txq->tx_desc_area[tx_index];
873                 cmd_sts = desc->cmd_sts;
874
875                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
876                         if (!force)
877                                 break;
878                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
879                 }
880
881                 txq->tx_used_desc = tx_index + 1;
882                 if (txq->tx_used_desc == txq->tx_ring_size)
883                         txq->tx_used_desc = 0;
884
885                 reclaimed++;
886                 txq->tx_desc_count--;
887
888                 skb = NULL;
889                 if (cmd_sts & TX_LAST_DESC)
890                         skb = __skb_dequeue(&txq->tx_skb);
891
892                 if (cmd_sts & ERROR_SUMMARY) {
893                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
894                         mp->dev->stats.tx_errors++;
895                 }
896
897                 if (cmd_sts & TX_FIRST_DESC) {
898                         dma_unmap_single(NULL, desc->buf_ptr,
899                                          desc->byte_cnt, DMA_TO_DEVICE);
900                 } else {
901                         dma_unmap_page(NULL, desc->buf_ptr,
902                                        desc->byte_cnt, DMA_TO_DEVICE);
903                 }
904
905                 if (skb)
906                         dev_kfree_skb(skb);
907         }
908
909         __netif_tx_unlock(nq);
910
911         if (reclaimed < budget)
912                 mp->work_tx &= ~(1 << txq->index);
913
914         return reclaimed;
915 }
916
917
918 /* tx rate control **********************************************************/
919 /*
920  * Set total maximum TX rate (shared by all TX queues for this port)
921  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
922  */
923 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
924 {
925         int token_rate;
926         int mtu;
927         int bucket_size;
928
929         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
930         if (token_rate > 1023)
931                 token_rate = 1023;
932
933         mtu = (mp->dev->mtu + 255) >> 8;
934         if (mtu > 63)
935                 mtu = 63;
936
937         bucket_size = (burst + 255) >> 8;
938         if (bucket_size > 65535)
939                 bucket_size = 65535;
940
941         if (mp->shared->tx_bw_control_moved) {
942                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
943                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
944                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
945         } else {
946                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
947                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
948                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
949         }
950 }
951
952 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
953 {
954         struct mv643xx_eth_private *mp = txq_to_mp(txq);
955         int token_rate;
956         int bucket_size;
957
958         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
959         if (token_rate > 1023)
960                 token_rate = 1023;
961
962         bucket_size = (burst + 255) >> 8;
963         if (bucket_size > 65535)
964                 bucket_size = 65535;
965
966         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
967         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
968                         (bucket_size << 10) | token_rate);
969 }
970
971 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
972 {
973         struct mv643xx_eth_private *mp = txq_to_mp(txq);
974         int off;
975         u32 val;
976
977         /*
978          * Turn on fixed priority mode.
979          */
980         if (mp->shared->tx_bw_control_moved)
981                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
982         else
983                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
984
985         val = rdl(mp, off);
986         val |= 1 << txq->index;
987         wrl(mp, off, val);
988 }
989
990 static void txq_set_wrr(struct tx_queue *txq, int weight)
991 {
992         struct mv643xx_eth_private *mp = txq_to_mp(txq);
993         int off;
994         u32 val;
995
996         /*
997          * Turn off fixed priority mode.
998          */
999         if (mp->shared->tx_bw_control_moved)
1000                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
1001         else
1002                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
1003
1004         val = rdl(mp, off);
1005         val &= ~(1 << txq->index);
1006         wrl(mp, off, val);
1007
1008         /*
1009          * Configure WRR weight for this queue.
1010          */
1011         off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
1012
1013         val = rdl(mp, off);
1014         val = (val & ~0xff) | (weight & 0xff);
1015         wrl(mp, off, val);
1016 }
1017
1018
1019 /* mii management interface *************************************************/
1020 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
1021 {
1022         struct mv643xx_eth_shared_private *msp = dev_id;
1023
1024         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
1025                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
1026                 wake_up(&msp->smi_busy_wait);
1027                 return IRQ_HANDLED;
1028         }
1029
1030         return IRQ_NONE;
1031 }
1032
1033 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1034 {
1035         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1036 }
1037
1038 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1039 {
1040         if (msp->err_interrupt == NO_IRQ) {
1041                 int i;
1042
1043                 for (i = 0; !smi_is_done(msp); i++) {
1044                         if (i == 10)
1045                                 return -ETIMEDOUT;
1046                         msleep(10);
1047                 }
1048
1049                 return 0;
1050         }
1051
1052         if (!wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1053                                 msecs_to_jiffies(100)))
1054                 return -ETIMEDOUT;
1055
1056         return 0;
1057 }
1058
1059 static int smi_reg_read(struct mv643xx_eth_private *mp,
1060                         unsigned int addr, unsigned int reg)
1061 {
1062         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1063         void __iomem *smi_reg = msp->base + SMI_REG;
1064         int ret;
1065
1066         mutex_lock(&msp->phy_lock);
1067
1068         if (smi_wait_ready(msp)) {
1069                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1070                 ret = -ETIMEDOUT;
1071                 goto out;
1072         }
1073
1074         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1075
1076         if (smi_wait_ready(msp)) {
1077                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1078                 ret = -ETIMEDOUT;
1079                 goto out;
1080         }
1081
1082         ret = readl(smi_reg);
1083         if (!(ret & SMI_READ_VALID)) {
1084                 printk("%s: SMI bus read not valid\n", mp->dev->name);
1085                 ret = -ENODEV;
1086                 goto out;
1087         }
1088
1089         ret &= 0xffff;
1090
1091 out:
1092         mutex_unlock(&msp->phy_lock);
1093
1094         return ret;
1095 }
1096
1097 static int smi_reg_write(struct mv643xx_eth_private *mp, unsigned int addr,
1098                          unsigned int reg, unsigned int value)
1099 {
1100         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1101         void __iomem *smi_reg = msp->base + SMI_REG;
1102
1103         mutex_lock(&msp->phy_lock);
1104
1105         if (smi_wait_ready(msp)) {
1106                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1107                 mutex_unlock(&msp->phy_lock);
1108                 return -ETIMEDOUT;
1109         }
1110
1111         writel(SMI_OPCODE_WRITE | (reg << 21) |
1112                 (addr << 16) | (value & 0xffff), smi_reg);
1113
1114         mutex_unlock(&msp->phy_lock);
1115
1116         return 0;
1117 }
1118
1119
1120 /* statistics ***************************************************************/
1121 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1122 {
1123         struct mv643xx_eth_private *mp = netdev_priv(dev);
1124         struct net_device_stats *stats = &dev->stats;
1125         unsigned long tx_packets = 0;
1126         unsigned long tx_bytes = 0;
1127         unsigned long tx_dropped = 0;
1128         int i;
1129
1130         for (i = 0; i < mp->txq_count; i++) {
1131                 struct tx_queue *txq = mp->txq + i;
1132
1133                 tx_packets += txq->tx_packets;
1134                 tx_bytes += txq->tx_bytes;
1135                 tx_dropped += txq->tx_dropped;
1136         }
1137
1138         stats->tx_packets = tx_packets;
1139         stats->tx_bytes = tx_bytes;
1140         stats->tx_dropped = tx_dropped;
1141
1142         return stats;
1143 }
1144
1145 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1146 {
1147         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1148 }
1149
1150 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1151 {
1152         int i;
1153
1154         for (i = 0; i < 0x80; i += 4)
1155                 mib_read(mp, i);
1156 }
1157
1158 static void mib_counters_update(struct mv643xx_eth_private *mp)
1159 {
1160         struct mib_counters *p = &mp->mib_counters;
1161
1162         p->good_octets_received += mib_read(mp, 0x00);
1163         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1164         p->bad_octets_received += mib_read(mp, 0x08);
1165         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1166         p->good_frames_received += mib_read(mp, 0x10);
1167         p->bad_frames_received += mib_read(mp, 0x14);
1168         p->broadcast_frames_received += mib_read(mp, 0x18);
1169         p->multicast_frames_received += mib_read(mp, 0x1c);
1170         p->frames_64_octets += mib_read(mp, 0x20);
1171         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1172         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1173         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1174         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1175         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1176         p->good_octets_sent += mib_read(mp, 0x38);
1177         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1178         p->good_frames_sent += mib_read(mp, 0x40);
1179         p->excessive_collision += mib_read(mp, 0x44);
1180         p->multicast_frames_sent += mib_read(mp, 0x48);
1181         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1182         p->unrec_mac_control_received += mib_read(mp, 0x50);
1183         p->fc_sent += mib_read(mp, 0x54);
1184         p->good_fc_received += mib_read(mp, 0x58);
1185         p->bad_fc_received += mib_read(mp, 0x5c);
1186         p->undersize_received += mib_read(mp, 0x60);
1187         p->fragments_received += mib_read(mp, 0x64);
1188         p->oversize_received += mib_read(mp, 0x68);
1189         p->jabber_received += mib_read(mp, 0x6c);
1190         p->mac_receive_error += mib_read(mp, 0x70);
1191         p->bad_crc_event += mib_read(mp, 0x74);
1192         p->collision += mib_read(mp, 0x78);
1193         p->late_collision += mib_read(mp, 0x7c);
1194 }
1195
1196
1197 /* ethtool ******************************************************************/
1198 struct mv643xx_eth_stats {
1199         char stat_string[ETH_GSTRING_LEN];
1200         int sizeof_stat;
1201         int netdev_off;
1202         int mp_off;
1203 };
1204
1205 #define SSTAT(m)                                                \
1206         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1207           offsetof(struct net_device, stats.m), -1 }
1208
1209 #define MIBSTAT(m)                                              \
1210         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1211           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1212
1213 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1214         SSTAT(rx_packets),
1215         SSTAT(tx_packets),
1216         SSTAT(rx_bytes),
1217         SSTAT(tx_bytes),
1218         SSTAT(rx_errors),
1219         SSTAT(tx_errors),
1220         SSTAT(rx_dropped),
1221         SSTAT(tx_dropped),
1222         MIBSTAT(good_octets_received),
1223         MIBSTAT(bad_octets_received),
1224         MIBSTAT(internal_mac_transmit_err),
1225         MIBSTAT(good_frames_received),
1226         MIBSTAT(bad_frames_received),
1227         MIBSTAT(broadcast_frames_received),
1228         MIBSTAT(multicast_frames_received),
1229         MIBSTAT(frames_64_octets),
1230         MIBSTAT(frames_65_to_127_octets),
1231         MIBSTAT(frames_128_to_255_octets),
1232         MIBSTAT(frames_256_to_511_octets),
1233         MIBSTAT(frames_512_to_1023_octets),
1234         MIBSTAT(frames_1024_to_max_octets),
1235         MIBSTAT(good_octets_sent),
1236         MIBSTAT(good_frames_sent),
1237         MIBSTAT(excessive_collision),
1238         MIBSTAT(multicast_frames_sent),
1239         MIBSTAT(broadcast_frames_sent),
1240         MIBSTAT(unrec_mac_control_received),
1241         MIBSTAT(fc_sent),
1242         MIBSTAT(good_fc_received),
1243         MIBSTAT(bad_fc_received),
1244         MIBSTAT(undersize_received),
1245         MIBSTAT(fragments_received),
1246         MIBSTAT(oversize_received),
1247         MIBSTAT(jabber_received),
1248         MIBSTAT(mac_receive_error),
1249         MIBSTAT(bad_crc_event),
1250         MIBSTAT(collision),
1251         MIBSTAT(late_collision),
1252 };
1253
1254 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1255 {
1256         struct mv643xx_eth_private *mp = netdev_priv(dev);
1257         int err;
1258
1259         err = mii_ethtool_gset(&mp->mii, cmd);
1260
1261         /*
1262          * The MAC does not support 1000baseT_Half.
1263          */
1264         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1265         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1266
1267         return err;
1268 }
1269
1270 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1271 {
1272         struct mv643xx_eth_private *mp = netdev_priv(dev);
1273         u32 port_status;
1274
1275         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1276
1277         cmd->supported = SUPPORTED_MII;
1278         cmd->advertising = ADVERTISED_MII;
1279         switch (port_status & PORT_SPEED_MASK) {
1280         case PORT_SPEED_10:
1281                 cmd->speed = SPEED_10;
1282                 break;
1283         case PORT_SPEED_100:
1284                 cmd->speed = SPEED_100;
1285                 break;
1286         case PORT_SPEED_1000:
1287                 cmd->speed = SPEED_1000;
1288                 break;
1289         default:
1290                 cmd->speed = -1;
1291                 break;
1292         }
1293         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1294         cmd->port = PORT_MII;
1295         cmd->phy_address = 0;
1296         cmd->transceiver = XCVR_INTERNAL;
1297         cmd->autoneg = AUTONEG_DISABLE;
1298         cmd->maxtxpkt = 1;
1299         cmd->maxrxpkt = 1;
1300
1301         return 0;
1302 }
1303
1304 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1305 {
1306         struct mv643xx_eth_private *mp = netdev_priv(dev);
1307
1308         /*
1309          * The MAC does not support 1000baseT_Half.
1310          */
1311         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1312
1313         return mii_ethtool_sset(&mp->mii, cmd);
1314 }
1315
1316 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1317 {
1318         return -EINVAL;
1319 }
1320
1321 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1322                                     struct ethtool_drvinfo *drvinfo)
1323 {
1324         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1325         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1326         strncpy(drvinfo->fw_version, "N/A", 32);
1327         strncpy(drvinfo->bus_info, "platform", 32);
1328         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1329 }
1330
1331 static int mv643xx_eth_nway_reset(struct net_device *dev)
1332 {
1333         struct mv643xx_eth_private *mp = netdev_priv(dev);
1334
1335         return mii_nway_restart(&mp->mii);
1336 }
1337
1338 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1339 {
1340         return -EINVAL;
1341 }
1342
1343 static u32 mv643xx_eth_get_link(struct net_device *dev)
1344 {
1345         struct mv643xx_eth_private *mp = netdev_priv(dev);
1346
1347         return mii_link_ok(&mp->mii);
1348 }
1349
1350 static u32 mv643xx_eth_get_link_phyless(struct net_device *dev)
1351 {
1352         return 1;
1353 }
1354
1355 static void mv643xx_eth_get_strings(struct net_device *dev,
1356                                     uint32_t stringset, uint8_t *data)
1357 {
1358         int i;
1359
1360         if (stringset == ETH_SS_STATS) {
1361                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1362                         memcpy(data + i * ETH_GSTRING_LEN,
1363                                 mv643xx_eth_stats[i].stat_string,
1364                                 ETH_GSTRING_LEN);
1365                 }
1366         }
1367 }
1368
1369 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1370                                           struct ethtool_stats *stats,
1371                                           uint64_t *data)
1372 {
1373         struct mv643xx_eth_private *mp = netdev_priv(dev);
1374         int i;
1375
1376         mv643xx_eth_get_stats(dev);
1377         mib_counters_update(mp);
1378
1379         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1380                 const struct mv643xx_eth_stats *stat;
1381                 void *p;
1382
1383                 stat = mv643xx_eth_stats + i;
1384
1385                 if (stat->netdev_off >= 0)
1386                         p = ((void *)mp->dev) + stat->netdev_off;
1387                 else
1388                         p = ((void *)mp) + stat->mp_off;
1389
1390                 data[i] = (stat->sizeof_stat == 8) ?
1391                                 *(uint64_t *)p : *(uint32_t *)p;
1392         }
1393 }
1394
1395 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1396 {
1397         if (sset == ETH_SS_STATS)
1398                 return ARRAY_SIZE(mv643xx_eth_stats);
1399
1400         return -EOPNOTSUPP;
1401 }
1402
1403 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1404         .get_settings           = mv643xx_eth_get_settings,
1405         .set_settings           = mv643xx_eth_set_settings,
1406         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1407         .nway_reset             = mv643xx_eth_nway_reset,
1408         .get_link               = mv643xx_eth_get_link,
1409         .set_sg                 = ethtool_op_set_sg,
1410         .get_strings            = mv643xx_eth_get_strings,
1411         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1412         .get_sset_count         = mv643xx_eth_get_sset_count,
1413 };
1414
1415 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1416         .get_settings           = mv643xx_eth_get_settings_phyless,
1417         .set_settings           = mv643xx_eth_set_settings_phyless,
1418         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1419         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1420         .get_link               = mv643xx_eth_get_link_phyless,
1421         .set_sg                 = ethtool_op_set_sg,
1422         .get_strings            = mv643xx_eth_get_strings,
1423         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1424         .get_sset_count         = mv643xx_eth_get_sset_count,
1425 };
1426
1427
1428 /* address handling *********************************************************/
1429 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1430 {
1431         unsigned int mac_h;
1432         unsigned int mac_l;
1433
1434         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1435         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1436
1437         addr[0] = (mac_h >> 24) & 0xff;
1438         addr[1] = (mac_h >> 16) & 0xff;
1439         addr[2] = (mac_h >> 8) & 0xff;
1440         addr[3] = mac_h & 0xff;
1441         addr[4] = (mac_l >> 8) & 0xff;
1442         addr[5] = mac_l & 0xff;
1443 }
1444
1445 static void init_mac_tables(struct mv643xx_eth_private *mp)
1446 {
1447         int i;
1448
1449         for (i = 0; i < 0x100; i += 4) {
1450                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1451                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1452         }
1453
1454         for (i = 0; i < 0x10; i += 4)
1455                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1456 }
1457
1458 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1459                                    int table, unsigned char entry)
1460 {
1461         unsigned int table_reg;
1462
1463         /* Set "accepts frame bit" at specified table entry */
1464         table_reg = rdl(mp, table + (entry & 0xfc));
1465         table_reg |= 0x01 << (8 * (entry & 3));
1466         wrl(mp, table + (entry & 0xfc), table_reg);
1467 }
1468
1469 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1470 {
1471         unsigned int mac_h;
1472         unsigned int mac_l;
1473         int table;
1474
1475         mac_l = (addr[4] << 8) | addr[5];
1476         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1477
1478         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1479         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1480
1481         table = UNICAST_TABLE(mp->port_num);
1482         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1483 }
1484
1485 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1486 {
1487         struct mv643xx_eth_private *mp = netdev_priv(dev);
1488
1489         /* +2 is for the offset of the HW addr type */
1490         memcpy(dev->dev_addr, addr + 2, 6);
1491
1492         init_mac_tables(mp);
1493         uc_addr_set(mp, dev->dev_addr);
1494
1495         return 0;
1496 }
1497
1498 static int addr_crc(unsigned char *addr)
1499 {
1500         int crc = 0;
1501         int i;
1502
1503         for (i = 0; i < 6; i++) {
1504                 int j;
1505
1506                 crc = (crc ^ addr[i]) << 8;
1507                 for (j = 7; j >= 0; j--) {
1508                         if (crc & (0x100 << j))
1509                                 crc ^= 0x107 << j;
1510                 }
1511         }
1512
1513         return crc;
1514 }
1515
1516 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1517 {
1518         struct mv643xx_eth_private *mp = netdev_priv(dev);
1519         u32 port_config;
1520         struct dev_addr_list *addr;
1521         int i;
1522
1523         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1524         if (dev->flags & IFF_PROMISC)
1525                 port_config |= UNICAST_PROMISCUOUS_MODE;
1526         else
1527                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1528         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1529
1530         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1531                 int port_num = mp->port_num;
1532                 u32 accept = 0x01010101;
1533
1534                 for (i = 0; i < 0x100; i += 4) {
1535                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1536                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1537                 }
1538                 return;
1539         }
1540
1541         for (i = 0; i < 0x100; i += 4) {
1542                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1543                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1544         }
1545
1546         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1547                 u8 *a = addr->da_addr;
1548                 int table;
1549
1550                 if (addr->da_addrlen != 6)
1551                         continue;
1552
1553                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1554                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1555                         set_filter_table_entry(mp, table, a[5]);
1556                 } else {
1557                         int crc = addr_crc(a);
1558
1559                         table = OTHER_MCAST_TABLE(mp->port_num);
1560                         set_filter_table_entry(mp, table, crc);
1561                 }
1562         }
1563 }
1564
1565
1566 /* rx/tx queue initialisation ***********************************************/
1567 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1568 {
1569         struct rx_queue *rxq = mp->rxq + index;
1570         struct rx_desc *rx_desc;
1571         int size;
1572         int i;
1573
1574         rxq->index = index;
1575
1576         rxq->rx_ring_size = mp->default_rx_ring_size;
1577
1578         rxq->rx_desc_count = 0;
1579         rxq->rx_curr_desc = 0;
1580         rxq->rx_used_desc = 0;
1581
1582         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1583
1584         if (index == 0 && size <= mp->rx_desc_sram_size) {
1585                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1586                                                 mp->rx_desc_sram_size);
1587                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1588         } else {
1589                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1590                                                         &rxq->rx_desc_dma,
1591                                                         GFP_KERNEL);
1592         }
1593
1594         if (rxq->rx_desc_area == NULL) {
1595                 dev_printk(KERN_ERR, &mp->dev->dev,
1596                            "can't allocate rx ring (%d bytes)\n", size);
1597                 goto out;
1598         }
1599         memset(rxq->rx_desc_area, 0, size);
1600
1601         rxq->rx_desc_area_size = size;
1602         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1603                                                                 GFP_KERNEL);
1604         if (rxq->rx_skb == NULL) {
1605                 dev_printk(KERN_ERR, &mp->dev->dev,
1606                            "can't allocate rx skb ring\n");
1607                 goto out_free;
1608         }
1609
1610         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1611         for (i = 0; i < rxq->rx_ring_size; i++) {
1612                 int nexti;
1613
1614                 nexti = i + 1;
1615                 if (nexti == rxq->rx_ring_size)
1616                         nexti = 0;
1617
1618                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1619                                         nexti * sizeof(struct rx_desc);
1620         }
1621
1622         return 0;
1623
1624
1625 out_free:
1626         if (index == 0 && size <= mp->rx_desc_sram_size)
1627                 iounmap(rxq->rx_desc_area);
1628         else
1629                 dma_free_coherent(NULL, size,
1630                                   rxq->rx_desc_area,
1631                                   rxq->rx_desc_dma);
1632
1633 out:
1634         return -ENOMEM;
1635 }
1636
1637 static void rxq_deinit(struct rx_queue *rxq)
1638 {
1639         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1640         int i;
1641
1642         rxq_disable(rxq);
1643
1644         for (i = 0; i < rxq->rx_ring_size; i++) {
1645                 if (rxq->rx_skb[i]) {
1646                         dev_kfree_skb(rxq->rx_skb[i]);
1647                         rxq->rx_desc_count--;
1648                 }
1649         }
1650
1651         if (rxq->rx_desc_count) {
1652                 dev_printk(KERN_ERR, &mp->dev->dev,
1653                            "error freeing rx ring -- %d skbs stuck\n",
1654                            rxq->rx_desc_count);
1655         }
1656
1657         if (rxq->index == 0 &&
1658             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1659                 iounmap(rxq->rx_desc_area);
1660         else
1661                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1662                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1663
1664         kfree(rxq->rx_skb);
1665 }
1666
1667 static int txq_init(struct mv643xx_eth_private *mp, int index)
1668 {
1669         struct tx_queue *txq = mp->txq + index;
1670         struct tx_desc *tx_desc;
1671         int size;
1672         int i;
1673
1674         txq->index = index;
1675
1676         txq->tx_ring_size = mp->default_tx_ring_size;
1677
1678         txq->tx_desc_count = 0;
1679         txq->tx_curr_desc = 0;
1680         txq->tx_used_desc = 0;
1681
1682         size = txq->tx_ring_size * sizeof(struct tx_desc);
1683
1684         if (index == 0 && size <= mp->tx_desc_sram_size) {
1685                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1686                                                 mp->tx_desc_sram_size);
1687                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1688         } else {
1689                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1690                                                         &txq->tx_desc_dma,
1691                                                         GFP_KERNEL);
1692         }
1693
1694         if (txq->tx_desc_area == NULL) {
1695                 dev_printk(KERN_ERR, &mp->dev->dev,
1696                            "can't allocate tx ring (%d bytes)\n", size);
1697                 return -ENOMEM;
1698         }
1699         memset(txq->tx_desc_area, 0, size);
1700
1701         txq->tx_desc_area_size = size;
1702
1703         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1704         for (i = 0; i < txq->tx_ring_size; i++) {
1705                 struct tx_desc *txd = tx_desc + i;
1706                 int nexti;
1707
1708                 nexti = i + 1;
1709                 if (nexti == txq->tx_ring_size)
1710                         nexti = 0;
1711
1712                 txd->cmd_sts = 0;
1713                 txd->next_desc_ptr = txq->tx_desc_dma +
1714                                         nexti * sizeof(struct tx_desc);
1715         }
1716
1717         skb_queue_head_init(&txq->tx_skb);
1718
1719         return 0;
1720 }
1721
1722 static void txq_deinit(struct tx_queue *txq)
1723 {
1724         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1725
1726         txq_disable(txq);
1727         txq_reclaim(txq, txq->tx_ring_size, 1);
1728
1729         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1730
1731         if (txq->index == 0 &&
1732             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1733                 iounmap(txq->tx_desc_area);
1734         else
1735                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1736                                   txq->tx_desc_area, txq->tx_desc_dma);
1737 }
1738
1739
1740 /* netdev ops and related ***************************************************/
1741 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1742 {
1743         u32 int_cause;
1744         u32 int_cause_ext;
1745
1746         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1747                         (INT_TX_END | INT_RX | INT_EXT);
1748         if (int_cause == 0)
1749                 return 0;
1750
1751         int_cause_ext = 0;
1752         if (int_cause & INT_EXT)
1753                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num));
1754
1755         int_cause &= INT_TX_END | INT_RX;
1756         if (int_cause) {
1757                 wrl(mp, INT_CAUSE(mp->port_num), ~int_cause);
1758                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
1759                                 ~(rdl(mp, TXQ_COMMAND(mp->port_num)) & 0xff);
1760                 mp->work_rx |= (int_cause & INT_RX) >> 2;
1761         }
1762
1763         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
1764         if (int_cause_ext) {
1765                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1766                 if (int_cause_ext & INT_EXT_LINK_PHY)
1767                         mp->work_link = 1;
1768                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
1769         }
1770
1771         return 1;
1772 }
1773
1774 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1775 {
1776         struct net_device *dev = (struct net_device *)dev_id;
1777         struct mv643xx_eth_private *mp = netdev_priv(dev);
1778
1779         if (unlikely(!mv643xx_eth_collect_events(mp)))
1780                 return IRQ_NONE;
1781
1782         wrl(mp, INT_MASK(mp->port_num), 0);
1783         napi_schedule(&mp->napi);
1784
1785         return IRQ_HANDLED;
1786 }
1787
1788 static void handle_link_event(struct mv643xx_eth_private *mp)
1789 {
1790         struct net_device *dev = mp->dev;
1791         u32 port_status;
1792         int speed;
1793         int duplex;
1794         int fc;
1795
1796         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1797         if (!(port_status & LINK_UP)) {
1798                 if (netif_carrier_ok(dev)) {
1799                         int i;
1800
1801                         printk(KERN_INFO "%s: link down\n", dev->name);
1802
1803                         netif_carrier_off(dev);
1804
1805                         for (i = 0; i < mp->txq_count; i++) {
1806                                 struct tx_queue *txq = mp->txq + i;
1807
1808                                 txq_reclaim(txq, txq->tx_ring_size, 1);
1809                                 txq_reset_hw_ptr(txq);
1810                         }
1811                 }
1812                 return;
1813         }
1814
1815         switch (port_status & PORT_SPEED_MASK) {
1816         case PORT_SPEED_10:
1817                 speed = 10;
1818                 break;
1819         case PORT_SPEED_100:
1820                 speed = 100;
1821                 break;
1822         case PORT_SPEED_1000:
1823                 speed = 1000;
1824                 break;
1825         default:
1826                 speed = -1;
1827                 break;
1828         }
1829         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1830         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1831
1832         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1833                          "flow control %sabled\n", dev->name,
1834                          speed, duplex ? "full" : "half",
1835                          fc ? "en" : "dis");
1836
1837         if (!netif_carrier_ok(dev))
1838                 netif_carrier_on(dev);
1839 }
1840
1841 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
1842 {
1843         struct mv643xx_eth_private *mp;
1844         int work_done;
1845
1846         mp = container_of(napi, struct mv643xx_eth_private, napi);
1847
1848         mp->work_rx_refill |= mp->work_rx_oom;
1849         mp->work_rx_oom = 0;
1850
1851         work_done = 0;
1852         while (work_done < budget) {
1853                 u8 queue_mask;
1854                 int queue;
1855                 int work_tbd;
1856
1857                 if (mp->work_link) {
1858                         mp->work_link = 0;
1859                         handle_link_event(mp);
1860                         continue;
1861                 }
1862
1863                 queue_mask = mp->work_tx | mp->work_tx_end |
1864                                 mp->work_rx | mp->work_rx_refill;
1865                 if (!queue_mask) {
1866                         if (mv643xx_eth_collect_events(mp))
1867                                 continue;
1868                         break;
1869                 }
1870
1871                 queue = fls(queue_mask) - 1;
1872                 queue_mask = 1 << queue;
1873
1874                 work_tbd = budget - work_done;
1875                 if (work_tbd > 16)
1876                         work_tbd = 16;
1877
1878                 if (mp->work_tx_end & queue_mask) {
1879                         txq_kick(mp->txq + queue);
1880                 } else if (mp->work_tx & queue_mask) {
1881                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
1882                         txq_maybe_wake(mp->txq + queue);
1883                 } else if (mp->work_rx & queue_mask) {
1884                         work_done += rxq_process(mp->rxq + queue, work_tbd);
1885                 } else if (mp->work_rx_refill & queue_mask) {
1886                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
1887                 } else {
1888                         BUG();
1889                 }
1890         }
1891
1892         if (work_done < budget) {
1893                 if (mp->work_rx_oom)
1894                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
1895                 napi_complete(napi);
1896                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
1897         }
1898
1899         return work_done;
1900 }
1901
1902 static inline void oom_timer_wrapper(unsigned long data)
1903 {
1904         struct mv643xx_eth_private *mp = (void *)data;
1905
1906         napi_schedule(&mp->napi);
1907 }
1908
1909 static void phy_reset(struct mv643xx_eth_private *mp)
1910 {
1911         int data;
1912
1913         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1914         if (data < 0)
1915                 return;
1916
1917         data |= BMCR_RESET;
1918         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data) < 0)
1919                 return;
1920
1921         do {
1922                 data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1923         } while (data >= 0 && data & BMCR_RESET);
1924 }
1925
1926 static void port_start(struct mv643xx_eth_private *mp)
1927 {
1928         u32 pscr;
1929         int i;
1930
1931         /*
1932          * Perform PHY reset, if there is a PHY.
1933          */
1934         if (mp->phy_addr != -1) {
1935                 struct ethtool_cmd cmd;
1936
1937                 mv643xx_eth_get_settings(mp->dev, &cmd);
1938                 phy_reset(mp);
1939                 mv643xx_eth_set_settings(mp->dev, &cmd);
1940         }
1941
1942         /*
1943          * Configure basic link parameters.
1944          */
1945         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1946
1947         pscr |= SERIAL_PORT_ENABLE;
1948         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1949
1950         pscr |= DO_NOT_FORCE_LINK_FAIL;
1951         if (mp->phy_addr == -1)
1952                 pscr |= FORCE_LINK_PASS;
1953         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1954
1955         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1956
1957         /*
1958          * Configure TX path and queues.
1959          */
1960         tx_set_rate(mp, 1000000000, 16777216);
1961         for (i = 0; i < mp->txq_count; i++) {
1962                 struct tx_queue *txq = mp->txq + i;
1963
1964                 txq_reset_hw_ptr(txq);
1965                 txq_set_rate(txq, 1000000000, 16777216);
1966                 txq_set_fixed_prio_mode(txq);
1967         }
1968
1969         /*
1970          * Add configured unicast address to address filter table.
1971          */
1972         uc_addr_set(mp, mp->dev->dev_addr);
1973
1974         /*
1975          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1976          * frames to RX queue #0.
1977          */
1978         wrl(mp, PORT_CONFIG(mp->port_num), 0x00000000);
1979
1980         /*
1981          * Treat BPDUs as normal multicasts, and disable partition mode.
1982          */
1983         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
1984
1985         /*
1986          * Enable the receive queues.
1987          */
1988         for (i = 0; i < mp->rxq_count; i++) {
1989                 struct rx_queue *rxq = mp->rxq + i;
1990                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
1991                 u32 addr;
1992
1993                 addr = (u32)rxq->rx_desc_dma;
1994                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
1995                 wrl(mp, off, addr);
1996
1997                 rxq_enable(rxq);
1998         }
1999 }
2000
2001 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2002 {
2003         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2004         u32 val;
2005
2006         val = rdl(mp, SDMA_CONFIG(mp->port_num));
2007         if (mp->shared->extended_rx_coal_limit) {
2008                 if (coal > 0xffff)
2009                         coal = 0xffff;
2010                 val &= ~0x023fff80;
2011                 val |= (coal & 0x8000) << 10;
2012                 val |= (coal & 0x7fff) << 7;
2013         } else {
2014                 if (coal > 0x3fff)
2015                         coal = 0x3fff;
2016                 val &= ~0x003fff00;
2017                 val |= (coal & 0x3fff) << 8;
2018         }
2019         wrl(mp, SDMA_CONFIG(mp->port_num), val);
2020 }
2021
2022 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2023 {
2024         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2025
2026         if (coal > 0x3fff)
2027                 coal = 0x3fff;
2028         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
2029 }
2030
2031 static int mv643xx_eth_open(struct net_device *dev)
2032 {
2033         struct mv643xx_eth_private *mp = netdev_priv(dev);
2034         int err;
2035         int i;
2036
2037         wrl(mp, INT_CAUSE(mp->port_num), 0);
2038         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
2039         rdl(mp, INT_CAUSE_EXT(mp->port_num));
2040
2041         err = request_irq(dev->irq, mv643xx_eth_irq,
2042                           IRQF_SHARED, dev->name, dev);
2043         if (err) {
2044                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2045                 return -EAGAIN;
2046         }
2047
2048         init_mac_tables(mp);
2049
2050         napi_enable(&mp->napi);
2051
2052         for (i = 0; i < mp->rxq_count; i++) {
2053                 err = rxq_init(mp, i);
2054                 if (err) {
2055                         while (--i >= 0)
2056                                 rxq_deinit(mp->rxq + i);
2057                         goto out;
2058                 }
2059
2060                 rxq_refill(mp->rxq + i, INT_MAX);
2061         }
2062
2063         if (mp->work_rx_oom) {
2064                 mp->rx_oom.expires = jiffies + (HZ / 10);
2065                 add_timer(&mp->rx_oom);
2066         }
2067
2068         for (i = 0; i < mp->txq_count; i++) {
2069                 err = txq_init(mp, i);
2070                 if (err) {
2071                         while (--i >= 0)
2072                                 txq_deinit(mp->txq + i);
2073                         goto out_free;
2074                 }
2075         }
2076
2077         netif_carrier_off(dev);
2078
2079         port_start(mp);
2080
2081         set_rx_coal(mp, 0);
2082         set_tx_coal(mp, 0);
2083
2084         wrl(mp, INT_MASK_EXT(mp->port_num), INT_EXT_LINK_PHY | INT_EXT_TX);
2085         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2086
2087         return 0;
2088
2089
2090 out_free:
2091         for (i = 0; i < mp->rxq_count; i++)
2092                 rxq_deinit(mp->rxq + i);
2093 out:
2094         free_irq(dev->irq, dev);
2095
2096         return err;
2097 }
2098
2099 static void port_reset(struct mv643xx_eth_private *mp)
2100 {
2101         unsigned int data;
2102         int i;
2103
2104         for (i = 0; i < mp->rxq_count; i++)
2105                 rxq_disable(mp->rxq + i);
2106         for (i = 0; i < mp->txq_count; i++)
2107                 txq_disable(mp->txq + i);
2108
2109         while (1) {
2110                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2111
2112                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2113                         break;
2114                 udelay(10);
2115         }
2116
2117         /* Reset the Enable bit in the Configuration Register */
2118         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2119         data &= ~(SERIAL_PORT_ENABLE            |
2120                   DO_NOT_FORCE_LINK_FAIL        |
2121                   FORCE_LINK_PASS);
2122         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2123 }
2124
2125 static int mv643xx_eth_stop(struct net_device *dev)
2126 {
2127         struct mv643xx_eth_private *mp = netdev_priv(dev);
2128         int i;
2129
2130         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2131         rdl(mp, INT_MASK(mp->port_num));
2132
2133         napi_disable(&mp->napi);
2134
2135         del_timer_sync(&mp->rx_oom);
2136
2137         netif_carrier_off(dev);
2138
2139         free_irq(dev->irq, dev);
2140
2141         port_reset(mp);
2142         mv643xx_eth_get_stats(dev);
2143         mib_counters_update(mp);
2144
2145         for (i = 0; i < mp->rxq_count; i++)
2146                 rxq_deinit(mp->rxq + i);
2147         for (i = 0; i < mp->txq_count; i++)
2148                 txq_deinit(mp->txq + i);
2149
2150         return 0;
2151 }
2152
2153 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2154 {
2155         struct mv643xx_eth_private *mp = netdev_priv(dev);
2156
2157         if (mp->phy_addr != -1)
2158                 return generic_mii_ioctl(&mp->mii, if_mii(ifr), cmd, NULL);
2159
2160         return -EOPNOTSUPP;
2161 }
2162
2163 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2164 {
2165         struct mv643xx_eth_private *mp = netdev_priv(dev);
2166
2167         if (new_mtu < 64 || new_mtu > 9500)
2168                 return -EINVAL;
2169
2170         dev->mtu = new_mtu;
2171         tx_set_rate(mp, 1000000000, 16777216);
2172
2173         if (!netif_running(dev))
2174                 return 0;
2175
2176         /*
2177          * Stop and then re-open the interface. This will allocate RX
2178          * skbs of the new MTU.
2179          * There is a possible danger that the open will not succeed,
2180          * due to memory being full.
2181          */
2182         mv643xx_eth_stop(dev);
2183         if (mv643xx_eth_open(dev)) {
2184                 dev_printk(KERN_ERR, &dev->dev,
2185                            "fatal error on re-opening device after "
2186                            "MTU change\n");
2187         }
2188
2189         return 0;
2190 }
2191
2192 static void tx_timeout_task(struct work_struct *ugly)
2193 {
2194         struct mv643xx_eth_private *mp;
2195
2196         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2197         if (netif_running(mp->dev)) {
2198                 netif_tx_stop_all_queues(mp->dev);
2199                 port_reset(mp);
2200                 port_start(mp);
2201                 netif_tx_wake_all_queues(mp->dev);
2202         }
2203 }
2204
2205 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2206 {
2207         struct mv643xx_eth_private *mp = netdev_priv(dev);
2208
2209         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2210
2211         schedule_work(&mp->tx_timeout_task);
2212 }
2213
2214 #ifdef CONFIG_NET_POLL_CONTROLLER
2215 static void mv643xx_eth_netpoll(struct net_device *dev)
2216 {
2217         struct mv643xx_eth_private *mp = netdev_priv(dev);
2218
2219         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2220         rdl(mp, INT_MASK(mp->port_num));
2221
2222         mv643xx_eth_irq(dev->irq, dev);
2223
2224         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2225 }
2226 #endif
2227
2228 static int mv643xx_eth_mdio_read(struct net_device *dev, int addr, int reg)
2229 {
2230         struct mv643xx_eth_private *mp = netdev_priv(dev);
2231         return smi_reg_read(mp, addr, reg);
2232 }
2233
2234 static void mv643xx_eth_mdio_write(struct net_device *dev, int addr, int reg, int val)
2235 {
2236         struct mv643xx_eth_private *mp = netdev_priv(dev);
2237         smi_reg_write(mp, addr, reg, val);
2238 }
2239
2240
2241 /* platform glue ************************************************************/
2242 static void
2243 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2244                               struct mbus_dram_target_info *dram)
2245 {
2246         void __iomem *base = msp->base;
2247         u32 win_enable;
2248         u32 win_protect;
2249         int i;
2250
2251         for (i = 0; i < 6; i++) {
2252                 writel(0, base + WINDOW_BASE(i));
2253                 writel(0, base + WINDOW_SIZE(i));
2254                 if (i < 4)
2255                         writel(0, base + WINDOW_REMAP_HIGH(i));
2256         }
2257
2258         win_enable = 0x3f;
2259         win_protect = 0;
2260
2261         for (i = 0; i < dram->num_cs; i++) {
2262                 struct mbus_dram_window *cs = dram->cs + i;
2263
2264                 writel((cs->base & 0xffff0000) |
2265                         (cs->mbus_attr << 8) |
2266                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2267                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2268
2269                 win_enable &= ~(1 << i);
2270                 win_protect |= 3 << (2 * i);
2271         }
2272
2273         writel(win_enable, base + WINDOW_BAR_ENABLE);
2274         msp->win_protect = win_protect;
2275 }
2276
2277 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2278 {
2279         /*
2280          * Check whether we have a 14-bit coal limit field in bits
2281          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2282          * SDMA config register.
2283          */
2284         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2285         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2286                 msp->extended_rx_coal_limit = 1;
2287         else
2288                 msp->extended_rx_coal_limit = 0;
2289
2290         /*
2291          * Check whether the TX rate control registers are in the
2292          * old or the new place.
2293          */
2294         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2295         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1)
2296                 msp->tx_bw_control_moved = 1;
2297         else
2298                 msp->tx_bw_control_moved = 0;
2299 }
2300
2301 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2302 {
2303         static int mv643xx_eth_version_printed = 0;
2304         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2305         struct mv643xx_eth_shared_private *msp;
2306         struct resource *res;
2307         int ret;
2308
2309         if (!mv643xx_eth_version_printed++)
2310                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2311                         "driver version %s\n", mv643xx_eth_driver_version);
2312
2313         ret = -EINVAL;
2314         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2315         if (res == NULL)
2316                 goto out;
2317
2318         ret = -ENOMEM;
2319         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2320         if (msp == NULL)
2321                 goto out;
2322         memset(msp, 0, sizeof(*msp));
2323
2324         msp->base = ioremap(res->start, res->end - res->start + 1);
2325         if (msp->base == NULL)
2326                 goto out_free;
2327
2328         msp->smi = msp;
2329         if (pd != NULL && pd->shared_smi != NULL)
2330                 msp->smi = platform_get_drvdata(pd->shared_smi);
2331
2332         mutex_init(&msp->phy_lock);
2333
2334         msp->err_interrupt = NO_IRQ;
2335         init_waitqueue_head(&msp->smi_busy_wait);
2336
2337         /*
2338          * Check whether the error interrupt is hooked up.
2339          */
2340         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2341         if (res != NULL) {
2342                 int err;
2343
2344                 err = request_irq(res->start, mv643xx_eth_err_irq,
2345                                   IRQF_SHARED, "mv643xx_eth", msp);
2346                 if (!err) {
2347                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2348                         msp->err_interrupt = res->start;
2349                 }
2350         }
2351
2352         /*
2353          * (Re-)program MBUS remapping windows if we are asked to.
2354          */
2355         if (pd != NULL && pd->dram != NULL)
2356                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2357
2358         /*
2359          * Detect hardware parameters.
2360          */
2361         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2362         infer_hw_params(msp);
2363
2364         platform_set_drvdata(pdev, msp);
2365
2366         return 0;
2367
2368 out_free:
2369         kfree(msp);
2370 out:
2371         return ret;
2372 }
2373
2374 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2375 {
2376         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2377
2378         if (msp->err_interrupt != NO_IRQ)
2379                 free_irq(msp->err_interrupt, msp);
2380         iounmap(msp->base);
2381         kfree(msp);
2382
2383         return 0;
2384 }
2385
2386 static struct platform_driver mv643xx_eth_shared_driver = {
2387         .probe          = mv643xx_eth_shared_probe,
2388         .remove         = mv643xx_eth_shared_remove,
2389         .driver = {
2390                 .name   = MV643XX_ETH_SHARED_NAME,
2391                 .owner  = THIS_MODULE,
2392         },
2393 };
2394
2395 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2396 {
2397         int addr_shift = 5 * mp->port_num;
2398         u32 data;
2399
2400         data = rdl(mp, PHY_ADDR);
2401         data &= ~(0x1f << addr_shift);
2402         data |= (phy_addr & 0x1f) << addr_shift;
2403         wrl(mp, PHY_ADDR, data);
2404 }
2405
2406 static int phy_addr_get(struct mv643xx_eth_private *mp)
2407 {
2408         unsigned int data;
2409
2410         data = rdl(mp, PHY_ADDR);
2411
2412         return (data >> (5 * mp->port_num)) & 0x1f;
2413 }
2414
2415 static void set_params(struct mv643xx_eth_private *mp,
2416                        struct mv643xx_eth_platform_data *pd)
2417 {
2418         struct net_device *dev = mp->dev;
2419
2420         if (is_valid_ether_addr(pd->mac_addr))
2421                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2422         else
2423                 uc_addr_get(mp, dev->dev_addr);
2424
2425         if (pd->phy_addr == MV643XX_ETH_PHY_NONE) {
2426                 mp->phy_addr = -1;
2427         } else {
2428                 if (pd->phy_addr != MV643XX_ETH_PHY_ADDR_DEFAULT) {
2429                         mp->phy_addr = pd->phy_addr & 0x3f;
2430                         phy_addr_set(mp, mp->phy_addr);
2431                 } else {
2432                         mp->phy_addr = phy_addr_get(mp);
2433                 }
2434         }
2435
2436         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2437         if (pd->rx_queue_size)
2438                 mp->default_rx_ring_size = pd->rx_queue_size;
2439         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2440         mp->rx_desc_sram_size = pd->rx_sram_size;
2441
2442         mp->rxq_count = pd->rx_queue_count ? : 1;
2443
2444         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2445         if (pd->tx_queue_size)
2446                 mp->default_tx_ring_size = pd->tx_queue_size;
2447         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2448         mp->tx_desc_sram_size = pd->tx_sram_size;
2449
2450         mp->txq_count = pd->tx_queue_count ? : 1;
2451 }
2452
2453 static int phy_detect(struct mv643xx_eth_private *mp)
2454 {
2455         int data;
2456         int data2;
2457
2458         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2459         if (data < 0)
2460                 return -ENODEV;
2461
2462         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data ^ BMCR_ANENABLE) < 0)
2463                 return -ENODEV;
2464
2465         data2 = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2466         if (data2 < 0)
2467                 return -ENODEV;
2468
2469         if (((data ^ data2) & BMCR_ANENABLE) == 0)
2470                 return -ENODEV;
2471
2472         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
2473
2474         return 0;
2475 }
2476
2477 static int phy_init(struct mv643xx_eth_private *mp,
2478                     struct mv643xx_eth_platform_data *pd)
2479 {
2480         struct ethtool_cmd cmd;
2481         int err;
2482
2483         err = phy_detect(mp);
2484         if (err) {
2485                 dev_printk(KERN_INFO, &mp->dev->dev,
2486                            "no PHY detected at addr %d\n", mp->phy_addr);
2487                 return err;
2488         }
2489         phy_reset(mp);
2490
2491         mp->mii.phy_id = mp->phy_addr;
2492         mp->mii.phy_id_mask = 0x3f;
2493         mp->mii.reg_num_mask = 0x1f;
2494         mp->mii.dev = mp->dev;
2495         mp->mii.mdio_read = mv643xx_eth_mdio_read;
2496         mp->mii.mdio_write = mv643xx_eth_mdio_write;
2497
2498         mp->mii.supports_gmii = mii_check_gmii_support(&mp->mii);
2499
2500         memset(&cmd, 0, sizeof(cmd));
2501
2502         cmd.port = PORT_MII;
2503         cmd.transceiver = XCVR_INTERNAL;
2504         cmd.phy_address = mp->phy_addr;
2505         if (pd->speed == 0) {
2506                 cmd.autoneg = AUTONEG_ENABLE;
2507                 cmd.speed = SPEED_100;
2508                 cmd.advertising = ADVERTISED_10baseT_Half  |
2509                                   ADVERTISED_10baseT_Full  |
2510                                   ADVERTISED_100baseT_Half |
2511                                   ADVERTISED_100baseT_Full;
2512                 if (mp->mii.supports_gmii)
2513                         cmd.advertising |= ADVERTISED_1000baseT_Full;
2514         } else {
2515                 cmd.autoneg = AUTONEG_DISABLE;
2516                 cmd.speed = pd->speed;
2517                 cmd.duplex = pd->duplex;
2518         }
2519
2520         mv643xx_eth_set_settings(mp->dev, &cmd);
2521
2522         return 0;
2523 }
2524
2525 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2526 {
2527         u32 pscr;
2528
2529         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2530         if (pscr & SERIAL_PORT_ENABLE) {
2531                 pscr &= ~SERIAL_PORT_ENABLE;
2532                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2533         }
2534
2535         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2536         if (mp->phy_addr == -1) {
2537                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2538                 if (speed == SPEED_1000)
2539                         pscr |= SET_GMII_SPEED_TO_1000;
2540                 else if (speed == SPEED_100)
2541                         pscr |= SET_MII_SPEED_TO_100;
2542
2543                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2544
2545                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2546                 if (duplex == DUPLEX_FULL)
2547                         pscr |= SET_FULL_DUPLEX_MODE;
2548         }
2549
2550         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2551 }
2552
2553 static int mv643xx_eth_probe(struct platform_device *pdev)
2554 {
2555         struct mv643xx_eth_platform_data *pd;
2556         struct mv643xx_eth_private *mp;
2557         struct net_device *dev;
2558         struct resource *res;
2559         DECLARE_MAC_BUF(mac);
2560         int err;
2561
2562         pd = pdev->dev.platform_data;
2563         if (pd == NULL) {
2564                 dev_printk(KERN_ERR, &pdev->dev,
2565                            "no mv643xx_eth_platform_data\n");
2566                 return -ENODEV;
2567         }
2568
2569         if (pd->shared == NULL) {
2570                 dev_printk(KERN_ERR, &pdev->dev,
2571                            "no mv643xx_eth_platform_data->shared\n");
2572                 return -ENODEV;
2573         }
2574
2575         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2576         if (!dev)
2577                 return -ENOMEM;
2578
2579         mp = netdev_priv(dev);
2580         platform_set_drvdata(pdev, mp);
2581
2582         mp->shared = platform_get_drvdata(pd->shared);
2583         mp->port_num = pd->port_number;
2584
2585         mp->dev = dev;
2586
2587         set_params(mp, pd);
2588         dev->real_num_tx_queues = mp->txq_count;
2589
2590         mib_counters_clear(mp);
2591         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2592
2593         if (mp->phy_addr != -1) {
2594                 err = phy_init(mp, pd);
2595                 if (err)
2596                         goto out;
2597
2598                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2599         } else {
2600                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2601         }
2602         init_pscr(mp, pd->speed, pd->duplex);
2603
2604         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2605
2606         init_timer(&mp->rx_oom);
2607         mp->rx_oom.data = (unsigned long)mp;
2608         mp->rx_oom.function = oom_timer_wrapper;
2609
2610
2611         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2612         BUG_ON(!res);
2613         dev->irq = res->start;
2614
2615         dev->get_stats = mv643xx_eth_get_stats;
2616         dev->hard_start_xmit = mv643xx_eth_xmit;
2617         dev->open = mv643xx_eth_open;
2618         dev->stop = mv643xx_eth_stop;
2619         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2620         dev->set_mac_address = mv643xx_eth_set_mac_address;
2621         dev->do_ioctl = mv643xx_eth_ioctl;
2622         dev->change_mtu = mv643xx_eth_change_mtu;
2623         dev->tx_timeout = mv643xx_eth_tx_timeout;
2624 #ifdef CONFIG_NET_POLL_CONTROLLER
2625         dev->poll_controller = mv643xx_eth_netpoll;
2626 #endif
2627         dev->watchdog_timeo = 2 * HZ;
2628         dev->base_addr = 0;
2629
2630         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2631         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2632
2633         SET_NETDEV_DEV(dev, &pdev->dev);
2634
2635         if (mp->shared->win_protect)
2636                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2637
2638         err = register_netdev(dev);
2639         if (err)
2640                 goto out;
2641
2642         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2643                    mp->port_num, print_mac(mac, dev->dev_addr));
2644
2645         if (mp->tx_desc_sram_size > 0)
2646                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2647
2648         return 0;
2649
2650 out:
2651         free_netdev(dev);
2652
2653         return err;
2654 }
2655
2656 static int mv643xx_eth_remove(struct platform_device *pdev)
2657 {
2658         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2659
2660         unregister_netdev(mp->dev);
2661         flush_scheduled_work();
2662         free_netdev(mp->dev);
2663
2664         platform_set_drvdata(pdev, NULL);
2665
2666         return 0;
2667 }
2668
2669 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2670 {
2671         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2672
2673         /* Mask all interrupts on ethernet port */
2674         wrl(mp, INT_MASK(mp->port_num), 0);
2675         rdl(mp, INT_MASK(mp->port_num));
2676
2677         if (netif_running(mp->dev))
2678                 port_reset(mp);
2679 }
2680
2681 static struct platform_driver mv643xx_eth_driver = {
2682         .probe          = mv643xx_eth_probe,
2683         .remove         = mv643xx_eth_remove,
2684         .shutdown       = mv643xx_eth_shutdown,
2685         .driver = {
2686                 .name   = MV643XX_ETH_NAME,
2687                 .owner  = THIS_MODULE,
2688         },
2689 };
2690
2691 static int __init mv643xx_eth_init_module(void)
2692 {
2693         int rc;
2694
2695         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2696         if (!rc) {
2697                 rc = platform_driver_register(&mv643xx_eth_driver);
2698                 if (rc)
2699                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2700         }
2701
2702         return rc;
2703 }
2704 module_init(mv643xx_eth_init_module);
2705
2706 static void __exit mv643xx_eth_cleanup_module(void)
2707 {
2708         platform_driver_unregister(&mv643xx_eth_driver);
2709         platform_driver_unregister(&mv643xx_eth_shared_driver);
2710 }
2711 module_exit(mv643xx_eth_cleanup_module);
2712
2713 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2714               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2715 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2716 MODULE_LICENSE("GPL");
2717 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2718 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);