mv643xx_eth: get rid of netif_{stop,wake}_queue() calls on link down/up
[linux-2.6.git] / drivers / net / mv643xx_eth.c
1 /*
2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
4  *
5  * Based on the 64360 driver from:
6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
7  *                    Rabeeh Khoury <rabeeh@marvell.com>
8  *
9  * Copyright (C) 2003 PMC-Sierra, Inc.,
10  *      written by Manish Lachwani
11  *
12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
13  *
14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
15  *                         Dale Farnsworth <dale@farnsworth.org>
16  *
17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
18  *                                   <sjhill@realitydiluted.com>
19  *
20  * Copyright (C) 2007-2008 Marvell Semiconductor
21  *                         Lennert Buytenhek <buytenh@marvell.com>
22  *
23  * This program is free software; you can redistribute it and/or
24  * modify it under the terms of the GNU General Public License
25  * as published by the Free Software Foundation; either version 2
26  * of the License, or (at your option) any later version.
27  *
28  * This program is distributed in the hope that it will be useful,
29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
31  * GNU General Public License for more details.
32  *
33  * You should have received a copy of the GNU General Public License
34  * along with this program; if not, write to the Free Software
35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
36  */
37
38 #include <linux/init.h>
39 #include <linux/dma-mapping.h>
40 #include <linux/in.h>
41 #include <linux/tcp.h>
42 #include <linux/udp.h>
43 #include <linux/etherdevice.h>
44 #include <linux/delay.h>
45 #include <linux/ethtool.h>
46 #include <linux/platform_device.h>
47 #include <linux/module.h>
48 #include <linux/kernel.h>
49 #include <linux/spinlock.h>
50 #include <linux/workqueue.h>
51 #include <linux/mii.h>
52 #include <linux/mv643xx_eth.h>
53 #include <asm/io.h>
54 #include <asm/types.h>
55 #include <asm/system.h>
56
57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
58 static char mv643xx_eth_driver_version[] = "1.3";
59
60 #define MV643XX_ETH_TX_FAST_REFILL
61
62 /*
63  * Registers shared between all ports.
64  */
65 #define PHY_ADDR                        0x0000
66 #define SMI_REG                         0x0004
67 #define  SMI_BUSY                       0x10000000
68 #define  SMI_READ_VALID                 0x08000000
69 #define  SMI_OPCODE_READ                0x04000000
70 #define  SMI_OPCODE_WRITE               0x00000000
71 #define ERR_INT_CAUSE                   0x0080
72 #define  ERR_INT_SMI_DONE               0x00000010
73 #define ERR_INT_MASK                    0x0084
74 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
75 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
76 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
77 #define WINDOW_BAR_ENABLE               0x0290
78 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
79
80 /*
81  * Per-port registers.
82  */
83 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
84 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
85 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
86 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
87 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
88 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
89 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
90 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
91 #define  TX_FIFO_EMPTY                  0x00000400
92 #define  TX_IN_PROGRESS                 0x00000080
93 #define  PORT_SPEED_MASK                0x00000030
94 #define  PORT_SPEED_1000                0x00000010
95 #define  PORT_SPEED_100                 0x00000020
96 #define  PORT_SPEED_10                  0x00000000
97 #define  FLOW_CONTROL_ENABLED           0x00000008
98 #define  FULL_DUPLEX                    0x00000004
99 #define  LINK_UP                        0x00000002
100 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
101 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
102 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
103 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
104 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
105 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
106 #define  INT_TX_END_0                   0x00080000
107 #define  INT_TX_END                     0x07f80000
108 #define  INT_RX                         0x0007fbfc
109 #define  INT_EXT                        0x00000002
110 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
111 #define  INT_EXT_LINK                   0x00100000
112 #define  INT_EXT_PHY                    0x00010000
113 #define  INT_EXT_TX_ERROR_0             0x00000100
114 #define  INT_EXT_TX_0                   0x00000001
115 #define  INT_EXT_TX                     0x0000ffff
116 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
117 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
118 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
119 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
120 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
121 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
122 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
123 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
124 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
125 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
126 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
127 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
128 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
129 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
130 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
131 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
132 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
133
134
135 /*
136  * SDMA configuration register.
137  */
138 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
139 #define BLM_RX_NO_SWAP                  (1 << 4)
140 #define BLM_TX_NO_SWAP                  (1 << 5)
141 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
142
143 #if defined(__BIG_ENDIAN)
144 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
145                 RX_BURST_SIZE_16_64BIT  |       \
146                 TX_BURST_SIZE_16_64BIT
147 #elif defined(__LITTLE_ENDIAN)
148 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
149                 RX_BURST_SIZE_16_64BIT  |       \
150                 BLM_RX_NO_SWAP          |       \
151                 BLM_TX_NO_SWAP          |       \
152                 TX_BURST_SIZE_16_64BIT
153 #else
154 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
155 #endif
156
157
158 /*
159  * Port serial control register.
160  */
161 #define SET_MII_SPEED_TO_100                    (1 << 24)
162 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
163 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
164 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
165 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
166 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
167 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
168 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
169 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
170 #define FORCE_LINK_PASS                         (1 << 1)
171 #define SERIAL_PORT_ENABLE                      (1 << 0)
172
173 #define DEFAULT_RX_QUEUE_SIZE           400
174 #define DEFAULT_TX_QUEUE_SIZE           800
175
176
177 /*
178  * RX/TX descriptors.
179  */
180 #if defined(__BIG_ENDIAN)
181 struct rx_desc {
182         u16 byte_cnt;           /* Descriptor buffer byte count         */
183         u16 buf_size;           /* Buffer size                          */
184         u32 cmd_sts;            /* Descriptor command status            */
185         u32 next_desc_ptr;      /* Next descriptor pointer              */
186         u32 buf_ptr;            /* Descriptor buffer pointer            */
187 };
188
189 struct tx_desc {
190         u16 byte_cnt;           /* buffer byte count                    */
191         u16 l4i_chk;            /* CPU provided TCP checksum            */
192         u32 cmd_sts;            /* Command/status field                 */
193         u32 next_desc_ptr;      /* Pointer to next descriptor           */
194         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
195 };
196 #elif defined(__LITTLE_ENDIAN)
197 struct rx_desc {
198         u32 cmd_sts;            /* Descriptor command status            */
199         u16 buf_size;           /* Buffer size                          */
200         u16 byte_cnt;           /* Descriptor buffer byte count         */
201         u32 buf_ptr;            /* Descriptor buffer pointer            */
202         u32 next_desc_ptr;      /* Next descriptor pointer              */
203 };
204
205 struct tx_desc {
206         u32 cmd_sts;            /* Command/status field                 */
207         u16 l4i_chk;            /* CPU provided TCP checksum            */
208         u16 byte_cnt;           /* buffer byte count                    */
209         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
210         u32 next_desc_ptr;      /* Pointer to next descriptor           */
211 };
212 #else
213 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
214 #endif
215
216 /* RX & TX descriptor command */
217 #define BUFFER_OWNED_BY_DMA             0x80000000
218
219 /* RX & TX descriptor status */
220 #define ERROR_SUMMARY                   0x00000001
221
222 /* RX descriptor status */
223 #define LAYER_4_CHECKSUM_OK             0x40000000
224 #define RX_ENABLE_INTERRUPT             0x20000000
225 #define RX_FIRST_DESC                   0x08000000
226 #define RX_LAST_DESC                    0x04000000
227
228 /* TX descriptor command */
229 #define TX_ENABLE_INTERRUPT             0x00800000
230 #define GEN_CRC                         0x00400000
231 #define TX_FIRST_DESC                   0x00200000
232 #define TX_LAST_DESC                    0x00100000
233 #define ZERO_PADDING                    0x00080000
234 #define GEN_IP_V4_CHECKSUM              0x00040000
235 #define GEN_TCP_UDP_CHECKSUM            0x00020000
236 #define UDP_FRAME                       0x00010000
237 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
238 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
239
240 #define TX_IHL_SHIFT                    11
241
242
243 /* global *******************************************************************/
244 struct mv643xx_eth_shared_private {
245         /*
246          * Ethernet controller base address.
247          */
248         void __iomem *base;
249
250         /*
251          * Points at the right SMI instance to use.
252          */
253         struct mv643xx_eth_shared_private *smi;
254
255         /*
256          * Protects access to SMI_REG, which is shared between ports.
257          */
258         struct mutex phy_lock;
259
260         /*
261          * If we have access to the error interrupt pin (which is
262          * somewhat misnamed as it not only reflects internal errors
263          * but also reflects SMI completion), use that to wait for
264          * SMI access completion instead of polling the SMI busy bit.
265          */
266         int err_interrupt;
267         wait_queue_head_t smi_busy_wait;
268
269         /*
270          * Per-port MBUS window access register value.
271          */
272         u32 win_protect;
273
274         /*
275          * Hardware-specific parameters.
276          */
277         unsigned int t_clk;
278         int extended_rx_coal_limit;
279         int tx_bw_control_moved;
280 };
281
282
283 /* per-port *****************************************************************/
284 struct mib_counters {
285         u64 good_octets_received;
286         u32 bad_octets_received;
287         u32 internal_mac_transmit_err;
288         u32 good_frames_received;
289         u32 bad_frames_received;
290         u32 broadcast_frames_received;
291         u32 multicast_frames_received;
292         u32 frames_64_octets;
293         u32 frames_65_to_127_octets;
294         u32 frames_128_to_255_octets;
295         u32 frames_256_to_511_octets;
296         u32 frames_512_to_1023_octets;
297         u32 frames_1024_to_max_octets;
298         u64 good_octets_sent;
299         u32 good_frames_sent;
300         u32 excessive_collision;
301         u32 multicast_frames_sent;
302         u32 broadcast_frames_sent;
303         u32 unrec_mac_control_received;
304         u32 fc_sent;
305         u32 good_fc_received;
306         u32 bad_fc_received;
307         u32 undersize_received;
308         u32 fragments_received;
309         u32 oversize_received;
310         u32 jabber_received;
311         u32 mac_receive_error;
312         u32 bad_crc_event;
313         u32 collision;
314         u32 late_collision;
315 };
316
317 struct rx_queue {
318         int index;
319
320         int rx_ring_size;
321
322         int rx_desc_count;
323         int rx_curr_desc;
324         int rx_used_desc;
325
326         struct rx_desc *rx_desc_area;
327         dma_addr_t rx_desc_dma;
328         int rx_desc_area_size;
329         struct sk_buff **rx_skb;
330 };
331
332 struct tx_queue {
333         int index;
334
335         int tx_ring_size;
336
337         int tx_desc_count;
338         int tx_curr_desc;
339         int tx_used_desc;
340
341         struct tx_desc *tx_desc_area;
342         dma_addr_t tx_desc_dma;
343         int tx_desc_area_size;
344         struct sk_buff **tx_skb;
345 };
346
347 struct mv643xx_eth_private {
348         struct mv643xx_eth_shared_private *shared;
349         int port_num;
350
351         struct net_device *dev;
352
353         int phy_addr;
354
355         spinlock_t lock;
356
357         struct mib_counters mib_counters;
358         struct work_struct tx_timeout_task;
359         struct mii_if_info mii;
360
361         /*
362          * RX state.
363          */
364         int default_rx_ring_size;
365         unsigned long rx_desc_sram_addr;
366         int rx_desc_sram_size;
367         int rxq_count;
368         struct napi_struct napi;
369         struct timer_list rx_oom;
370         struct rx_queue rxq[8];
371
372         /*
373          * TX state.
374          */
375         int default_tx_ring_size;
376         unsigned long tx_desc_sram_addr;
377         int tx_desc_sram_size;
378         int txq_count;
379         struct tx_queue txq[8];
380 #ifdef MV643XX_ETH_TX_FAST_REFILL
381         int tx_clean_threshold;
382 #endif
383 };
384
385
386 /* port register accessors **************************************************/
387 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
388 {
389         return readl(mp->shared->base + offset);
390 }
391
392 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
393 {
394         writel(data, mp->shared->base + offset);
395 }
396
397
398 /* rxq/txq helper functions *************************************************/
399 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
400 {
401         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
402 }
403
404 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
405 {
406         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
407 }
408
409 static void rxq_enable(struct rx_queue *rxq)
410 {
411         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
412         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
413 }
414
415 static void rxq_disable(struct rx_queue *rxq)
416 {
417         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
418         u8 mask = 1 << rxq->index;
419
420         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
421         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
422                 udelay(10);
423 }
424
425 static void txq_reset_hw_ptr(struct tx_queue *txq)
426 {
427         struct mv643xx_eth_private *mp = txq_to_mp(txq);
428         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
429         u32 addr;
430
431         addr = (u32)txq->tx_desc_dma;
432         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
433         wrl(mp, off, addr);
434 }
435
436 static void txq_enable(struct tx_queue *txq)
437 {
438         struct mv643xx_eth_private *mp = txq_to_mp(txq);
439         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
440 }
441
442 static void txq_disable(struct tx_queue *txq)
443 {
444         struct mv643xx_eth_private *mp = txq_to_mp(txq);
445         u8 mask = 1 << txq->index;
446
447         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
448         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
449                 udelay(10);
450 }
451
452 static void __txq_maybe_wake(struct tx_queue *txq)
453 {
454         struct mv643xx_eth_private *mp = txq_to_mp(txq);
455
456         /*
457          * netif_{stop,wake}_queue() flow control only applies to
458          * the primary queue.
459          */
460         BUG_ON(txq->index != 0);
461
462         if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
463                 netif_wake_queue(mp->dev);
464 }
465
466
467 /* rx ***********************************************************************/
468 static void txq_reclaim(struct tx_queue *txq, int force);
469
470 static int rxq_refill(struct rx_queue *rxq, int budget, int *oom)
471 {
472         int skb_size;
473         int refilled;
474
475         /*
476          * Reserve 2+14 bytes for an ethernet header (the hardware
477          * automatically prepends 2 bytes of dummy data to each
478          * received packet), 16 bytes for up to four VLAN tags, and
479          * 4 bytes for the trailing FCS -- 36 bytes total.
480          */
481         skb_size = rxq_to_mp(rxq)->dev->mtu + 36;
482
483         /*
484          * Make sure that the skb size is a multiple of 8 bytes, as
485          * the lower three bits of the receive descriptor's buffer
486          * size field are ignored by the hardware.
487          */
488         skb_size = (skb_size + 7) & ~7;
489
490         refilled = 0;
491         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
492                 struct sk_buff *skb;
493                 int unaligned;
494                 int rx;
495
496                 skb = dev_alloc_skb(skb_size + dma_get_cache_alignment() - 1);
497                 if (skb == NULL) {
498                         *oom = 1;
499                         break;
500                 }
501
502                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
503                 if (unaligned)
504                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
505
506                 refilled++;
507                 rxq->rx_desc_count++;
508
509                 rx = rxq->rx_used_desc++;
510                 if (rxq->rx_used_desc == rxq->rx_ring_size)
511                         rxq->rx_used_desc = 0;
512
513                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
514                                                 skb_size, DMA_FROM_DEVICE);
515                 rxq->rx_desc_area[rx].buf_size = skb_size;
516                 rxq->rx_skb[rx] = skb;
517                 wmb();
518                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
519                                                 RX_ENABLE_INTERRUPT;
520                 wmb();
521
522                 /*
523                  * The hardware automatically prepends 2 bytes of
524                  * dummy data to each received packet, so that the
525                  * IP header ends up 16-byte aligned.
526                  */
527                 skb_reserve(skb, 2);
528         }
529
530         return refilled;
531 }
532
533 static int rxq_process(struct rx_queue *rxq, int budget)
534 {
535         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
536         struct net_device_stats *stats = &mp->dev->stats;
537         int rx;
538
539         rx = 0;
540         while (rx < budget && rxq->rx_desc_count) {
541                 struct rx_desc *rx_desc;
542                 unsigned int cmd_sts;
543                 struct sk_buff *skb;
544
545                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
546
547                 cmd_sts = rx_desc->cmd_sts;
548                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
549                         break;
550                 rmb();
551
552                 skb = rxq->rx_skb[rxq->rx_curr_desc];
553                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
554
555                 rxq->rx_curr_desc++;
556                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
557                         rxq->rx_curr_desc = 0;
558
559                 dma_unmap_single(NULL, rx_desc->buf_ptr,
560                                  rx_desc->buf_size, DMA_FROM_DEVICE);
561                 rxq->rx_desc_count--;
562                 rx++;
563
564                 /*
565                  * Update statistics.
566                  *
567                  * Note that the descriptor byte count includes 2 dummy
568                  * bytes automatically inserted by the hardware at the
569                  * start of the packet (which we don't count), and a 4
570                  * byte CRC at the end of the packet (which we do count).
571                  */
572                 stats->rx_packets++;
573                 stats->rx_bytes += rx_desc->byte_cnt - 2;
574
575                 /*
576                  * In case we received a packet without first / last bits
577                  * on, or the error summary bit is set, the packet needs
578                  * to be dropped.
579                  */
580                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
581                                         (RX_FIRST_DESC | RX_LAST_DESC))
582                                 || (cmd_sts & ERROR_SUMMARY)) {
583                         stats->rx_dropped++;
584
585                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
586                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
587                                 if (net_ratelimit())
588                                         dev_printk(KERN_ERR, &mp->dev->dev,
589                                                    "received packet spanning "
590                                                    "multiple descriptors\n");
591                         }
592
593                         if (cmd_sts & ERROR_SUMMARY)
594                                 stats->rx_errors++;
595
596                         dev_kfree_skb(skb);
597                 } else {
598                         /*
599                          * The -4 is for the CRC in the trailer of the
600                          * received packet
601                          */
602                         skb_put(skb, rx_desc->byte_cnt - 2 - 4);
603
604                         if (cmd_sts & LAYER_4_CHECKSUM_OK) {
605                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
606                                 skb->csum = htons(
607                                         (cmd_sts & 0x0007fff8) >> 3);
608                         }
609                         skb->protocol = eth_type_trans(skb, mp->dev);
610                         netif_receive_skb(skb);
611                 }
612
613                 mp->dev->last_rx = jiffies;
614         }
615
616         return rx;
617 }
618
619 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
620 {
621         struct mv643xx_eth_private *mp;
622         int work_done;
623         int oom;
624         int i;
625
626         mp = container_of(napi, struct mv643xx_eth_private, napi);
627
628 #ifdef MV643XX_ETH_TX_FAST_REFILL
629         if (++mp->tx_clean_threshold > 5) {
630                 mp->tx_clean_threshold = 0;
631                 for (i = 0; i < mp->txq_count; i++)
632                         txq_reclaim(mp->txq + i, 0);
633
634                 spin_lock_irq(&mp->lock);
635                 __txq_maybe_wake(mp->txq);
636                 spin_unlock_irq(&mp->lock);
637         }
638 #endif
639
640         work_done = 0;
641         oom = 0;
642         for (i = mp->rxq_count - 1; work_done < budget && i >= 0; i--) {
643                 struct rx_queue *rxq = mp->rxq + i;
644
645                 work_done += rxq_process(rxq, budget - work_done);
646                 work_done += rxq_refill(rxq, budget - work_done, &oom);
647         }
648
649         if (work_done < budget) {
650                 if (oom)
651                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
652                 netif_rx_complete(mp->dev, napi);
653                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
654         }
655
656         return work_done;
657 }
658
659 static inline void oom_timer_wrapper(unsigned long data)
660 {
661         struct mv643xx_eth_private *mp = (void *)data;
662
663         napi_schedule(&mp->napi);
664 }
665
666
667 /* tx ***********************************************************************/
668 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
669 {
670         int frag;
671
672         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
673                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
674                 if (fragp->size <= 8 && fragp->page_offset & 7)
675                         return 1;
676         }
677
678         return 0;
679 }
680
681 static int txq_alloc_desc_index(struct tx_queue *txq)
682 {
683         int tx_desc_curr;
684
685         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
686
687         tx_desc_curr = txq->tx_curr_desc++;
688         if (txq->tx_curr_desc == txq->tx_ring_size)
689                 txq->tx_curr_desc = 0;
690
691         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
692
693         return tx_desc_curr;
694 }
695
696 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
697 {
698         int nr_frags = skb_shinfo(skb)->nr_frags;
699         int frag;
700
701         for (frag = 0; frag < nr_frags; frag++) {
702                 skb_frag_t *this_frag;
703                 int tx_index;
704                 struct tx_desc *desc;
705
706                 this_frag = &skb_shinfo(skb)->frags[frag];
707                 tx_index = txq_alloc_desc_index(txq);
708                 desc = &txq->tx_desc_area[tx_index];
709
710                 /*
711                  * The last fragment will generate an interrupt
712                  * which will free the skb on TX completion.
713                  */
714                 if (frag == nr_frags - 1) {
715                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
716                                         ZERO_PADDING | TX_LAST_DESC |
717                                         TX_ENABLE_INTERRUPT;
718                         txq->tx_skb[tx_index] = skb;
719                 } else {
720                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
721                         txq->tx_skb[tx_index] = NULL;
722                 }
723
724                 desc->l4i_chk = 0;
725                 desc->byte_cnt = this_frag->size;
726                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
727                                                 this_frag->page_offset,
728                                                 this_frag->size,
729                                                 DMA_TO_DEVICE);
730         }
731 }
732
733 static inline __be16 sum16_as_be(__sum16 sum)
734 {
735         return (__force __be16)sum;
736 }
737
738 static void txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
739 {
740         struct mv643xx_eth_private *mp = txq_to_mp(txq);
741         int nr_frags = skb_shinfo(skb)->nr_frags;
742         int tx_index;
743         struct tx_desc *desc;
744         u32 cmd_sts;
745         int length;
746
747         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
748
749         tx_index = txq_alloc_desc_index(txq);
750         desc = &txq->tx_desc_area[tx_index];
751
752         if (nr_frags) {
753                 txq_submit_frag_skb(txq, skb);
754
755                 length = skb_headlen(skb);
756                 txq->tx_skb[tx_index] = NULL;
757         } else {
758                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
759                 length = skb->len;
760                 txq->tx_skb[tx_index] = skb;
761         }
762
763         desc->byte_cnt = length;
764         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
765
766         if (skb->ip_summed == CHECKSUM_PARTIAL) {
767                 int mac_hdr_len;
768
769                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
770                        skb->protocol != htons(ETH_P_8021Q));
771
772                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
773                            GEN_IP_V4_CHECKSUM   |
774                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
775
776                 mac_hdr_len = (void *)ip_hdr(skb) - (void *)skb->data;
777                 switch (mac_hdr_len - ETH_HLEN) {
778                 case 0:
779                         break;
780                 case 4:
781                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
782                         break;
783                 case 8:
784                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
785                         break;
786                 case 12:
787                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
788                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
789                         break;
790                 default:
791                         if (net_ratelimit())
792                                 dev_printk(KERN_ERR, &txq_to_mp(txq)->dev->dev,
793                                    "mac header length is %d?!\n", mac_hdr_len);
794                         break;
795                 }
796
797                 switch (ip_hdr(skb)->protocol) {
798                 case IPPROTO_UDP:
799                         cmd_sts |= UDP_FRAME;
800                         desc->l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
801                         break;
802                 case IPPROTO_TCP:
803                         desc->l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
804                         break;
805                 default:
806                         BUG();
807                 }
808         } else {
809                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
810                 cmd_sts |= 5 << TX_IHL_SHIFT;
811                 desc->l4i_chk = 0;
812         }
813
814         /* ensure all other descriptors are written before first cmd_sts */
815         wmb();
816         desc->cmd_sts = cmd_sts;
817
818         /* clear TX_END interrupt status */
819         wrl(mp, INT_CAUSE(mp->port_num), ~(INT_TX_END_0 << txq->index));
820         rdl(mp, INT_CAUSE(mp->port_num));
821
822         /* ensure all descriptors are written before poking hardware */
823         wmb();
824         txq_enable(txq);
825
826         txq->tx_desc_count += nr_frags + 1;
827 }
828
829 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
830 {
831         struct mv643xx_eth_private *mp = netdev_priv(dev);
832         struct net_device_stats *stats = &dev->stats;
833         struct tx_queue *txq;
834         unsigned long flags;
835
836         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
837                 stats->tx_dropped++;
838                 dev_printk(KERN_DEBUG, &dev->dev,
839                            "failed to linearize skb with tiny "
840                            "unaligned fragment\n");
841                 return NETDEV_TX_BUSY;
842         }
843
844         spin_lock_irqsave(&mp->lock, flags);
845
846         txq = mp->txq;
847
848         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
849                 spin_unlock_irqrestore(&mp->lock, flags);
850                 if (txq->index == 0 && net_ratelimit())
851                         dev_printk(KERN_ERR, &dev->dev,
852                                    "primary tx queue full?!\n");
853                 kfree_skb(skb);
854                 return NETDEV_TX_OK;
855         }
856
857         txq_submit_skb(txq, skb);
858         stats->tx_bytes += skb->len;
859         stats->tx_packets++;
860         dev->trans_start = jiffies;
861
862         if (txq->index == 0) {
863                 int entries_left;
864
865                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
866                 if (entries_left < MAX_SKB_FRAGS + 1)
867                         netif_stop_queue(dev);
868         }
869
870         spin_unlock_irqrestore(&mp->lock, flags);
871
872         return NETDEV_TX_OK;
873 }
874
875
876 /* tx rate control **********************************************************/
877 /*
878  * Set total maximum TX rate (shared by all TX queues for this port)
879  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
880  */
881 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
882 {
883         int token_rate;
884         int mtu;
885         int bucket_size;
886
887         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
888         if (token_rate > 1023)
889                 token_rate = 1023;
890
891         mtu = (mp->dev->mtu + 255) >> 8;
892         if (mtu > 63)
893                 mtu = 63;
894
895         bucket_size = (burst + 255) >> 8;
896         if (bucket_size > 65535)
897                 bucket_size = 65535;
898
899         if (mp->shared->tx_bw_control_moved) {
900                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
901                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
902                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
903         } else {
904                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
905                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
906                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
907         }
908 }
909
910 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
911 {
912         struct mv643xx_eth_private *mp = txq_to_mp(txq);
913         int token_rate;
914         int bucket_size;
915
916         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
917         if (token_rate > 1023)
918                 token_rate = 1023;
919
920         bucket_size = (burst + 255) >> 8;
921         if (bucket_size > 65535)
922                 bucket_size = 65535;
923
924         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
925         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
926                         (bucket_size << 10) | token_rate);
927 }
928
929 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
930 {
931         struct mv643xx_eth_private *mp = txq_to_mp(txq);
932         int off;
933         u32 val;
934
935         /*
936          * Turn on fixed priority mode.
937          */
938         if (mp->shared->tx_bw_control_moved)
939                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
940         else
941                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
942
943         val = rdl(mp, off);
944         val |= 1 << txq->index;
945         wrl(mp, off, val);
946 }
947
948 static void txq_set_wrr(struct tx_queue *txq, int weight)
949 {
950         struct mv643xx_eth_private *mp = txq_to_mp(txq);
951         int off;
952         u32 val;
953
954         /*
955          * Turn off fixed priority mode.
956          */
957         if (mp->shared->tx_bw_control_moved)
958                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
959         else
960                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
961
962         val = rdl(mp, off);
963         val &= ~(1 << txq->index);
964         wrl(mp, off, val);
965
966         /*
967          * Configure WRR weight for this queue.
968          */
969         off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
970
971         val = rdl(mp, off);
972         val = (val & ~0xff) | (weight & 0xff);
973         wrl(mp, off, val);
974 }
975
976
977 /* mii management interface *************************************************/
978 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
979 {
980         struct mv643xx_eth_shared_private *msp = dev_id;
981
982         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
983                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
984                 wake_up(&msp->smi_busy_wait);
985                 return IRQ_HANDLED;
986         }
987
988         return IRQ_NONE;
989 }
990
991 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
992 {
993         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
994 }
995
996 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
997 {
998         if (msp->err_interrupt == NO_IRQ) {
999                 int i;
1000
1001                 for (i = 0; !smi_is_done(msp); i++) {
1002                         if (i == 10)
1003                                 return -ETIMEDOUT;
1004                         msleep(10);
1005                 }
1006
1007                 return 0;
1008         }
1009
1010         if (!wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1011                                 msecs_to_jiffies(100)))
1012                 return -ETIMEDOUT;
1013
1014         return 0;
1015 }
1016
1017 static int smi_reg_read(struct mv643xx_eth_private *mp,
1018                         unsigned int addr, unsigned int reg)
1019 {
1020         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1021         void __iomem *smi_reg = msp->base + SMI_REG;
1022         int ret;
1023
1024         mutex_lock(&msp->phy_lock);
1025
1026         if (smi_wait_ready(msp)) {
1027                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1028                 ret = -ETIMEDOUT;
1029                 goto out;
1030         }
1031
1032         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1033
1034         if (smi_wait_ready(msp)) {
1035                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1036                 ret = -ETIMEDOUT;
1037                 goto out;
1038         }
1039
1040         ret = readl(smi_reg);
1041         if (!(ret & SMI_READ_VALID)) {
1042                 printk("%s: SMI bus read not valid\n", mp->dev->name);
1043                 ret = -ENODEV;
1044                 goto out;
1045         }
1046
1047         ret &= 0xffff;
1048
1049 out:
1050         mutex_unlock(&msp->phy_lock);
1051
1052         return ret;
1053 }
1054
1055 static int smi_reg_write(struct mv643xx_eth_private *mp, unsigned int addr,
1056                          unsigned int reg, unsigned int value)
1057 {
1058         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1059         void __iomem *smi_reg = msp->base + SMI_REG;
1060
1061         mutex_lock(&msp->phy_lock);
1062
1063         if (smi_wait_ready(msp)) {
1064                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1065                 mutex_unlock(&msp->phy_lock);
1066                 return -ETIMEDOUT;
1067         }
1068
1069         writel(SMI_OPCODE_WRITE | (reg << 21) |
1070                 (addr << 16) | (value & 0xffff), smi_reg);
1071
1072         mutex_unlock(&msp->phy_lock);
1073
1074         return 0;
1075 }
1076
1077
1078 /* mib counters *************************************************************/
1079 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1080 {
1081         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1082 }
1083
1084 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1085 {
1086         int i;
1087
1088         for (i = 0; i < 0x80; i += 4)
1089                 mib_read(mp, i);
1090 }
1091
1092 static void mib_counters_update(struct mv643xx_eth_private *mp)
1093 {
1094         struct mib_counters *p = &mp->mib_counters;
1095
1096         p->good_octets_received += mib_read(mp, 0x00);
1097         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1098         p->bad_octets_received += mib_read(mp, 0x08);
1099         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1100         p->good_frames_received += mib_read(mp, 0x10);
1101         p->bad_frames_received += mib_read(mp, 0x14);
1102         p->broadcast_frames_received += mib_read(mp, 0x18);
1103         p->multicast_frames_received += mib_read(mp, 0x1c);
1104         p->frames_64_octets += mib_read(mp, 0x20);
1105         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1106         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1107         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1108         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1109         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1110         p->good_octets_sent += mib_read(mp, 0x38);
1111         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1112         p->good_frames_sent += mib_read(mp, 0x40);
1113         p->excessive_collision += mib_read(mp, 0x44);
1114         p->multicast_frames_sent += mib_read(mp, 0x48);
1115         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1116         p->unrec_mac_control_received += mib_read(mp, 0x50);
1117         p->fc_sent += mib_read(mp, 0x54);
1118         p->good_fc_received += mib_read(mp, 0x58);
1119         p->bad_fc_received += mib_read(mp, 0x5c);
1120         p->undersize_received += mib_read(mp, 0x60);
1121         p->fragments_received += mib_read(mp, 0x64);
1122         p->oversize_received += mib_read(mp, 0x68);
1123         p->jabber_received += mib_read(mp, 0x6c);
1124         p->mac_receive_error += mib_read(mp, 0x70);
1125         p->bad_crc_event += mib_read(mp, 0x74);
1126         p->collision += mib_read(mp, 0x78);
1127         p->late_collision += mib_read(mp, 0x7c);
1128 }
1129
1130
1131 /* ethtool ******************************************************************/
1132 struct mv643xx_eth_stats {
1133         char stat_string[ETH_GSTRING_LEN];
1134         int sizeof_stat;
1135         int netdev_off;
1136         int mp_off;
1137 };
1138
1139 #define SSTAT(m)                                                \
1140         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1141           offsetof(struct net_device, stats.m), -1 }
1142
1143 #define MIBSTAT(m)                                              \
1144         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1145           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1146
1147 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1148         SSTAT(rx_packets),
1149         SSTAT(tx_packets),
1150         SSTAT(rx_bytes),
1151         SSTAT(tx_bytes),
1152         SSTAT(rx_errors),
1153         SSTAT(tx_errors),
1154         SSTAT(rx_dropped),
1155         SSTAT(tx_dropped),
1156         MIBSTAT(good_octets_received),
1157         MIBSTAT(bad_octets_received),
1158         MIBSTAT(internal_mac_transmit_err),
1159         MIBSTAT(good_frames_received),
1160         MIBSTAT(bad_frames_received),
1161         MIBSTAT(broadcast_frames_received),
1162         MIBSTAT(multicast_frames_received),
1163         MIBSTAT(frames_64_octets),
1164         MIBSTAT(frames_65_to_127_octets),
1165         MIBSTAT(frames_128_to_255_octets),
1166         MIBSTAT(frames_256_to_511_octets),
1167         MIBSTAT(frames_512_to_1023_octets),
1168         MIBSTAT(frames_1024_to_max_octets),
1169         MIBSTAT(good_octets_sent),
1170         MIBSTAT(good_frames_sent),
1171         MIBSTAT(excessive_collision),
1172         MIBSTAT(multicast_frames_sent),
1173         MIBSTAT(broadcast_frames_sent),
1174         MIBSTAT(unrec_mac_control_received),
1175         MIBSTAT(fc_sent),
1176         MIBSTAT(good_fc_received),
1177         MIBSTAT(bad_fc_received),
1178         MIBSTAT(undersize_received),
1179         MIBSTAT(fragments_received),
1180         MIBSTAT(oversize_received),
1181         MIBSTAT(jabber_received),
1182         MIBSTAT(mac_receive_error),
1183         MIBSTAT(bad_crc_event),
1184         MIBSTAT(collision),
1185         MIBSTAT(late_collision),
1186 };
1187
1188 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1189 {
1190         struct mv643xx_eth_private *mp = netdev_priv(dev);
1191         int err;
1192
1193         err = mii_ethtool_gset(&mp->mii, cmd);
1194
1195         /*
1196          * The MAC does not support 1000baseT_Half.
1197          */
1198         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1199         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1200
1201         return err;
1202 }
1203
1204 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1205 {
1206         struct mv643xx_eth_private *mp = netdev_priv(dev);
1207         u32 port_status;
1208
1209         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1210
1211         cmd->supported = SUPPORTED_MII;
1212         cmd->advertising = ADVERTISED_MII;
1213         switch (port_status & PORT_SPEED_MASK) {
1214         case PORT_SPEED_10:
1215                 cmd->speed = SPEED_10;
1216                 break;
1217         case PORT_SPEED_100:
1218                 cmd->speed = SPEED_100;
1219                 break;
1220         case PORT_SPEED_1000:
1221                 cmd->speed = SPEED_1000;
1222                 break;
1223         default:
1224                 cmd->speed = -1;
1225                 break;
1226         }
1227         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1228         cmd->port = PORT_MII;
1229         cmd->phy_address = 0;
1230         cmd->transceiver = XCVR_INTERNAL;
1231         cmd->autoneg = AUTONEG_DISABLE;
1232         cmd->maxtxpkt = 1;
1233         cmd->maxrxpkt = 1;
1234
1235         return 0;
1236 }
1237
1238 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1239 {
1240         struct mv643xx_eth_private *mp = netdev_priv(dev);
1241
1242         /*
1243          * The MAC does not support 1000baseT_Half.
1244          */
1245         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1246
1247         return mii_ethtool_sset(&mp->mii, cmd);
1248 }
1249
1250 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1251 {
1252         return -EINVAL;
1253 }
1254
1255 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1256                                     struct ethtool_drvinfo *drvinfo)
1257 {
1258         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1259         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1260         strncpy(drvinfo->fw_version, "N/A", 32);
1261         strncpy(drvinfo->bus_info, "platform", 32);
1262         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1263 }
1264
1265 static int mv643xx_eth_nway_reset(struct net_device *dev)
1266 {
1267         struct mv643xx_eth_private *mp = netdev_priv(dev);
1268
1269         return mii_nway_restart(&mp->mii);
1270 }
1271
1272 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1273 {
1274         return -EINVAL;
1275 }
1276
1277 static u32 mv643xx_eth_get_link(struct net_device *dev)
1278 {
1279         struct mv643xx_eth_private *mp = netdev_priv(dev);
1280
1281         return mii_link_ok(&mp->mii);
1282 }
1283
1284 static u32 mv643xx_eth_get_link_phyless(struct net_device *dev)
1285 {
1286         return 1;
1287 }
1288
1289 static void mv643xx_eth_get_strings(struct net_device *dev,
1290                                     uint32_t stringset, uint8_t *data)
1291 {
1292         int i;
1293
1294         if (stringset == ETH_SS_STATS) {
1295                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1296                         memcpy(data + i * ETH_GSTRING_LEN,
1297                                 mv643xx_eth_stats[i].stat_string,
1298                                 ETH_GSTRING_LEN);
1299                 }
1300         }
1301 }
1302
1303 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1304                                           struct ethtool_stats *stats,
1305                                           uint64_t *data)
1306 {
1307         struct mv643xx_eth_private *mp = netdev_priv(dev);
1308         int i;
1309
1310         mib_counters_update(mp);
1311
1312         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1313                 const struct mv643xx_eth_stats *stat;
1314                 void *p;
1315
1316                 stat = mv643xx_eth_stats + i;
1317
1318                 if (stat->netdev_off >= 0)
1319                         p = ((void *)mp->dev) + stat->netdev_off;
1320                 else
1321                         p = ((void *)mp) + stat->mp_off;
1322
1323                 data[i] = (stat->sizeof_stat == 8) ?
1324                                 *(uint64_t *)p : *(uint32_t *)p;
1325         }
1326 }
1327
1328 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1329 {
1330         if (sset == ETH_SS_STATS)
1331                 return ARRAY_SIZE(mv643xx_eth_stats);
1332
1333         return -EOPNOTSUPP;
1334 }
1335
1336 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1337         .get_settings           = mv643xx_eth_get_settings,
1338         .set_settings           = mv643xx_eth_set_settings,
1339         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1340         .nway_reset             = mv643xx_eth_nway_reset,
1341         .get_link               = mv643xx_eth_get_link,
1342         .set_sg                 = ethtool_op_set_sg,
1343         .get_strings            = mv643xx_eth_get_strings,
1344         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1345         .get_sset_count         = mv643xx_eth_get_sset_count,
1346 };
1347
1348 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1349         .get_settings           = mv643xx_eth_get_settings_phyless,
1350         .set_settings           = mv643xx_eth_set_settings_phyless,
1351         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1352         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1353         .get_link               = mv643xx_eth_get_link_phyless,
1354         .set_sg                 = ethtool_op_set_sg,
1355         .get_strings            = mv643xx_eth_get_strings,
1356         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1357         .get_sset_count         = mv643xx_eth_get_sset_count,
1358 };
1359
1360
1361 /* address handling *********************************************************/
1362 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1363 {
1364         unsigned int mac_h;
1365         unsigned int mac_l;
1366
1367         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1368         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1369
1370         addr[0] = (mac_h >> 24) & 0xff;
1371         addr[1] = (mac_h >> 16) & 0xff;
1372         addr[2] = (mac_h >> 8) & 0xff;
1373         addr[3] = mac_h & 0xff;
1374         addr[4] = (mac_l >> 8) & 0xff;
1375         addr[5] = mac_l & 0xff;
1376 }
1377
1378 static void init_mac_tables(struct mv643xx_eth_private *mp)
1379 {
1380         int i;
1381
1382         for (i = 0; i < 0x100; i += 4) {
1383                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1384                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1385         }
1386
1387         for (i = 0; i < 0x10; i += 4)
1388                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1389 }
1390
1391 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1392                                    int table, unsigned char entry)
1393 {
1394         unsigned int table_reg;
1395
1396         /* Set "accepts frame bit" at specified table entry */
1397         table_reg = rdl(mp, table + (entry & 0xfc));
1398         table_reg |= 0x01 << (8 * (entry & 3));
1399         wrl(mp, table + (entry & 0xfc), table_reg);
1400 }
1401
1402 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1403 {
1404         unsigned int mac_h;
1405         unsigned int mac_l;
1406         int table;
1407
1408         mac_l = (addr[4] << 8) | addr[5];
1409         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1410
1411         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1412         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1413
1414         table = UNICAST_TABLE(mp->port_num);
1415         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1416 }
1417
1418 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1419 {
1420         struct mv643xx_eth_private *mp = netdev_priv(dev);
1421
1422         /* +2 is for the offset of the HW addr type */
1423         memcpy(dev->dev_addr, addr + 2, 6);
1424
1425         init_mac_tables(mp);
1426         uc_addr_set(mp, dev->dev_addr);
1427
1428         return 0;
1429 }
1430
1431 static int addr_crc(unsigned char *addr)
1432 {
1433         int crc = 0;
1434         int i;
1435
1436         for (i = 0; i < 6; i++) {
1437                 int j;
1438
1439                 crc = (crc ^ addr[i]) << 8;
1440                 for (j = 7; j >= 0; j--) {
1441                         if (crc & (0x100 << j))
1442                                 crc ^= 0x107 << j;
1443                 }
1444         }
1445
1446         return crc;
1447 }
1448
1449 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1450 {
1451         struct mv643xx_eth_private *mp = netdev_priv(dev);
1452         u32 port_config;
1453         struct dev_addr_list *addr;
1454         int i;
1455
1456         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1457         if (dev->flags & IFF_PROMISC)
1458                 port_config |= UNICAST_PROMISCUOUS_MODE;
1459         else
1460                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1461         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1462
1463         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1464                 int port_num = mp->port_num;
1465                 u32 accept = 0x01010101;
1466
1467                 for (i = 0; i < 0x100; i += 4) {
1468                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1469                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1470                 }
1471                 return;
1472         }
1473
1474         for (i = 0; i < 0x100; i += 4) {
1475                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1476                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1477         }
1478
1479         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1480                 u8 *a = addr->da_addr;
1481                 int table;
1482
1483                 if (addr->da_addrlen != 6)
1484                         continue;
1485
1486                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1487                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1488                         set_filter_table_entry(mp, table, a[5]);
1489                 } else {
1490                         int crc = addr_crc(a);
1491
1492                         table = OTHER_MCAST_TABLE(mp->port_num);
1493                         set_filter_table_entry(mp, table, crc);
1494                 }
1495         }
1496 }
1497
1498
1499 /* rx/tx queue initialisation ***********************************************/
1500 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1501 {
1502         struct rx_queue *rxq = mp->rxq + index;
1503         struct rx_desc *rx_desc;
1504         int size;
1505         int i;
1506
1507         rxq->index = index;
1508
1509         rxq->rx_ring_size = mp->default_rx_ring_size;
1510
1511         rxq->rx_desc_count = 0;
1512         rxq->rx_curr_desc = 0;
1513         rxq->rx_used_desc = 0;
1514
1515         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1516
1517         if (index == 0 && size <= mp->rx_desc_sram_size) {
1518                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1519                                                 mp->rx_desc_sram_size);
1520                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1521         } else {
1522                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1523                                                         &rxq->rx_desc_dma,
1524                                                         GFP_KERNEL);
1525         }
1526
1527         if (rxq->rx_desc_area == NULL) {
1528                 dev_printk(KERN_ERR, &mp->dev->dev,
1529                            "can't allocate rx ring (%d bytes)\n", size);
1530                 goto out;
1531         }
1532         memset(rxq->rx_desc_area, 0, size);
1533
1534         rxq->rx_desc_area_size = size;
1535         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1536                                                                 GFP_KERNEL);
1537         if (rxq->rx_skb == NULL) {
1538                 dev_printk(KERN_ERR, &mp->dev->dev,
1539                            "can't allocate rx skb ring\n");
1540                 goto out_free;
1541         }
1542
1543         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1544         for (i = 0; i < rxq->rx_ring_size; i++) {
1545                 int nexti;
1546
1547                 nexti = i + 1;
1548                 if (nexti == rxq->rx_ring_size)
1549                         nexti = 0;
1550
1551                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1552                                         nexti * sizeof(struct rx_desc);
1553         }
1554
1555         return 0;
1556
1557
1558 out_free:
1559         if (index == 0 && size <= mp->rx_desc_sram_size)
1560                 iounmap(rxq->rx_desc_area);
1561         else
1562                 dma_free_coherent(NULL, size,
1563                                   rxq->rx_desc_area,
1564                                   rxq->rx_desc_dma);
1565
1566 out:
1567         return -ENOMEM;
1568 }
1569
1570 static void rxq_deinit(struct rx_queue *rxq)
1571 {
1572         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1573         int i;
1574
1575         rxq_disable(rxq);
1576
1577         for (i = 0; i < rxq->rx_ring_size; i++) {
1578                 if (rxq->rx_skb[i]) {
1579                         dev_kfree_skb(rxq->rx_skb[i]);
1580                         rxq->rx_desc_count--;
1581                 }
1582         }
1583
1584         if (rxq->rx_desc_count) {
1585                 dev_printk(KERN_ERR, &mp->dev->dev,
1586                            "error freeing rx ring -- %d skbs stuck\n",
1587                            rxq->rx_desc_count);
1588         }
1589
1590         if (rxq->index == 0 &&
1591             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1592                 iounmap(rxq->rx_desc_area);
1593         else
1594                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1595                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1596
1597         kfree(rxq->rx_skb);
1598 }
1599
1600 static int txq_init(struct mv643xx_eth_private *mp, int index)
1601 {
1602         struct tx_queue *txq = mp->txq + index;
1603         struct tx_desc *tx_desc;
1604         int size;
1605         int i;
1606
1607         txq->index = index;
1608
1609         txq->tx_ring_size = mp->default_tx_ring_size;
1610
1611         txq->tx_desc_count = 0;
1612         txq->tx_curr_desc = 0;
1613         txq->tx_used_desc = 0;
1614
1615         size = txq->tx_ring_size * sizeof(struct tx_desc);
1616
1617         if (index == 0 && size <= mp->tx_desc_sram_size) {
1618                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1619                                                 mp->tx_desc_sram_size);
1620                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1621         } else {
1622                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1623                                                         &txq->tx_desc_dma,
1624                                                         GFP_KERNEL);
1625         }
1626
1627         if (txq->tx_desc_area == NULL) {
1628                 dev_printk(KERN_ERR, &mp->dev->dev,
1629                            "can't allocate tx ring (%d bytes)\n", size);
1630                 goto out;
1631         }
1632         memset(txq->tx_desc_area, 0, size);
1633
1634         txq->tx_desc_area_size = size;
1635         txq->tx_skb = kmalloc(txq->tx_ring_size * sizeof(*txq->tx_skb),
1636                                                                 GFP_KERNEL);
1637         if (txq->tx_skb == NULL) {
1638                 dev_printk(KERN_ERR, &mp->dev->dev,
1639                            "can't allocate tx skb ring\n");
1640                 goto out_free;
1641         }
1642
1643         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1644         for (i = 0; i < txq->tx_ring_size; i++) {
1645                 struct tx_desc *txd = tx_desc + i;
1646                 int nexti;
1647
1648                 nexti = i + 1;
1649                 if (nexti == txq->tx_ring_size)
1650                         nexti = 0;
1651
1652                 txd->cmd_sts = 0;
1653                 txd->next_desc_ptr = txq->tx_desc_dma +
1654                                         nexti * sizeof(struct tx_desc);
1655         }
1656
1657         return 0;
1658
1659
1660 out_free:
1661         if (index == 0 && size <= mp->tx_desc_sram_size)
1662                 iounmap(txq->tx_desc_area);
1663         else
1664                 dma_free_coherent(NULL, size,
1665                                   txq->tx_desc_area,
1666                                   txq->tx_desc_dma);
1667
1668 out:
1669         return -ENOMEM;
1670 }
1671
1672 static void txq_reclaim(struct tx_queue *txq, int force)
1673 {
1674         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1675         unsigned long flags;
1676
1677         spin_lock_irqsave(&mp->lock, flags);
1678         while (txq->tx_desc_count > 0) {
1679                 int tx_index;
1680                 struct tx_desc *desc;
1681                 u32 cmd_sts;
1682                 struct sk_buff *skb;
1683                 dma_addr_t addr;
1684                 int count;
1685
1686                 tx_index = txq->tx_used_desc;
1687                 desc = &txq->tx_desc_area[tx_index];
1688                 cmd_sts = desc->cmd_sts;
1689
1690                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
1691                         if (!force)
1692                                 break;
1693                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
1694                 }
1695
1696                 txq->tx_used_desc = tx_index + 1;
1697                 if (txq->tx_used_desc == txq->tx_ring_size)
1698                         txq->tx_used_desc = 0;
1699                 txq->tx_desc_count--;
1700
1701                 addr = desc->buf_ptr;
1702                 count = desc->byte_cnt;
1703                 skb = txq->tx_skb[tx_index];
1704                 txq->tx_skb[tx_index] = NULL;
1705
1706                 if (cmd_sts & ERROR_SUMMARY) {
1707                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
1708                         mp->dev->stats.tx_errors++;
1709                 }
1710
1711                 /*
1712                  * Drop mp->lock while we free the skb.
1713                  */
1714                 spin_unlock_irqrestore(&mp->lock, flags);
1715
1716                 if (cmd_sts & TX_FIRST_DESC)
1717                         dma_unmap_single(NULL, addr, count, DMA_TO_DEVICE);
1718                 else
1719                         dma_unmap_page(NULL, addr, count, DMA_TO_DEVICE);
1720
1721                 if (skb)
1722                         dev_kfree_skb_irq(skb);
1723
1724                 spin_lock_irqsave(&mp->lock, flags);
1725         }
1726         spin_unlock_irqrestore(&mp->lock, flags);
1727 }
1728
1729 static void txq_deinit(struct tx_queue *txq)
1730 {
1731         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1732
1733         txq_disable(txq);
1734         txq_reclaim(txq, 1);
1735
1736         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1737
1738         if (txq->index == 0 &&
1739             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1740                 iounmap(txq->tx_desc_area);
1741         else
1742                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1743                                   txq->tx_desc_area, txq->tx_desc_dma);
1744
1745         kfree(txq->tx_skb);
1746 }
1747
1748
1749 /* netdev ops and related ***************************************************/
1750 static void handle_link_event(struct mv643xx_eth_private *mp)
1751 {
1752         struct net_device *dev = mp->dev;
1753         u32 port_status;
1754         int speed;
1755         int duplex;
1756         int fc;
1757
1758         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1759         if (!(port_status & LINK_UP)) {
1760                 if (netif_carrier_ok(dev)) {
1761                         int i;
1762
1763                         printk(KERN_INFO "%s: link down\n", dev->name);
1764
1765                         netif_carrier_off(dev);
1766
1767                         for (i = 0; i < mp->txq_count; i++) {
1768                                 struct tx_queue *txq = mp->txq + i;
1769
1770                                 txq_reclaim(txq, 1);
1771                                 txq_reset_hw_ptr(txq);
1772                         }
1773                 }
1774                 return;
1775         }
1776
1777         switch (port_status & PORT_SPEED_MASK) {
1778         case PORT_SPEED_10:
1779                 speed = 10;
1780                 break;
1781         case PORT_SPEED_100:
1782                 speed = 100;
1783                 break;
1784         case PORT_SPEED_1000:
1785                 speed = 1000;
1786                 break;
1787         default:
1788                 speed = -1;
1789                 break;
1790         }
1791         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1792         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1793
1794         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1795                          "flow control %sabled\n", dev->name,
1796                          speed, duplex ? "full" : "half",
1797                          fc ? "en" : "dis");
1798
1799         if (!netif_carrier_ok(dev))
1800                 netif_carrier_on(dev);
1801 }
1802
1803 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1804 {
1805         struct net_device *dev = (struct net_device *)dev_id;
1806         struct mv643xx_eth_private *mp = netdev_priv(dev);
1807         u32 int_cause;
1808         u32 int_cause_ext;
1809
1810         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1811                         (INT_TX_END | INT_RX | INT_EXT);
1812         if (int_cause == 0)
1813                 return IRQ_NONE;
1814
1815         int_cause_ext = 0;
1816         if (int_cause & INT_EXT) {
1817                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num))
1818                                 & (INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
1819                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1820         }
1821
1822         if (int_cause_ext & (INT_EXT_PHY | INT_EXT_LINK))
1823                 handle_link_event(mp);
1824
1825         /*
1826          * RxBuffer or RxError set for any of the 8 queues?
1827          */
1828         if (int_cause & INT_RX) {
1829                 wrl(mp, INT_CAUSE(mp->port_num), ~(int_cause & INT_RX));
1830                 wrl(mp, INT_MASK(mp->port_num), 0x00000000);
1831                 rdl(mp, INT_MASK(mp->port_num));
1832
1833                 napi_schedule(&mp->napi);
1834         }
1835
1836         /*
1837          * TxBuffer or TxError set for any of the 8 queues?
1838          */
1839         if (int_cause_ext & INT_EXT_TX) {
1840                 int i;
1841
1842                 for (i = 0; i < mp->txq_count; i++)
1843                         txq_reclaim(mp->txq + i, 0);
1844
1845                 /*
1846                  * Enough space again in the primary TX queue for a
1847                  * full packet?
1848                  */
1849                 spin_lock(&mp->lock);
1850                 __txq_maybe_wake(mp->txq);
1851                 spin_unlock(&mp->lock);
1852         }
1853
1854         /*
1855          * Any TxEnd interrupts?
1856          */
1857         if (int_cause & INT_TX_END) {
1858                 int i;
1859
1860                 wrl(mp, INT_CAUSE(mp->port_num), ~(int_cause & INT_TX_END));
1861
1862                 spin_lock(&mp->lock);
1863                 for (i = 0; i < 8; i++) {
1864                         struct tx_queue *txq = mp->txq + i;
1865                         u32 hw_desc_ptr;
1866                         u32 expected_ptr;
1867
1868                         if ((int_cause & (INT_TX_END_0 << i)) == 0)
1869                                 continue;
1870
1871                         hw_desc_ptr =
1872                                 rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, i));
1873                         expected_ptr = (u32)txq->tx_desc_dma +
1874                                 txq->tx_curr_desc * sizeof(struct tx_desc);
1875
1876                         if (hw_desc_ptr != expected_ptr)
1877                                 txq_enable(txq);
1878                 }
1879                 spin_unlock(&mp->lock);
1880         }
1881
1882         return IRQ_HANDLED;
1883 }
1884
1885 static void phy_reset(struct mv643xx_eth_private *mp)
1886 {
1887         int data;
1888
1889         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1890         if (data < 0)
1891                 return;
1892
1893         data |= BMCR_RESET;
1894         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data) < 0)
1895                 return;
1896
1897         do {
1898                 data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1899         } while (data >= 0 && data & BMCR_RESET);
1900 }
1901
1902 static void port_start(struct mv643xx_eth_private *mp)
1903 {
1904         u32 pscr;
1905         int i;
1906
1907         /*
1908          * Perform PHY reset, if there is a PHY.
1909          */
1910         if (mp->phy_addr != -1) {
1911                 struct ethtool_cmd cmd;
1912
1913                 mv643xx_eth_get_settings(mp->dev, &cmd);
1914                 phy_reset(mp);
1915                 mv643xx_eth_set_settings(mp->dev, &cmd);
1916         }
1917
1918         /*
1919          * Configure basic link parameters.
1920          */
1921         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1922
1923         pscr |= SERIAL_PORT_ENABLE;
1924         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1925
1926         pscr |= DO_NOT_FORCE_LINK_FAIL;
1927         if (mp->phy_addr == -1)
1928                 pscr |= FORCE_LINK_PASS;
1929         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1930
1931         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1932
1933         /*
1934          * Configure TX path and queues.
1935          */
1936         tx_set_rate(mp, 1000000000, 16777216);
1937         for (i = 0; i < mp->txq_count; i++) {
1938                 struct tx_queue *txq = mp->txq + i;
1939
1940                 txq_reset_hw_ptr(txq);
1941                 txq_set_rate(txq, 1000000000, 16777216);
1942                 txq_set_fixed_prio_mode(txq);
1943         }
1944
1945         /*
1946          * Add configured unicast address to address filter table.
1947          */
1948         uc_addr_set(mp, mp->dev->dev_addr);
1949
1950         /*
1951          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
1952          * frames to RX queue #0.
1953          */
1954         wrl(mp, PORT_CONFIG(mp->port_num), 0x00000000);
1955
1956         /*
1957          * Treat BPDUs as normal multicasts, and disable partition mode.
1958          */
1959         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
1960
1961         /*
1962          * Enable the receive queues.
1963          */
1964         for (i = 0; i < mp->rxq_count; i++) {
1965                 struct rx_queue *rxq = mp->rxq + i;
1966                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
1967                 u32 addr;
1968
1969                 addr = (u32)rxq->rx_desc_dma;
1970                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
1971                 wrl(mp, off, addr);
1972
1973                 rxq_enable(rxq);
1974         }
1975 }
1976
1977 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
1978 {
1979         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
1980         u32 val;
1981
1982         val = rdl(mp, SDMA_CONFIG(mp->port_num));
1983         if (mp->shared->extended_rx_coal_limit) {
1984                 if (coal > 0xffff)
1985                         coal = 0xffff;
1986                 val &= ~0x023fff80;
1987                 val |= (coal & 0x8000) << 10;
1988                 val |= (coal & 0x7fff) << 7;
1989         } else {
1990                 if (coal > 0x3fff)
1991                         coal = 0x3fff;
1992                 val &= ~0x003fff00;
1993                 val |= (coal & 0x3fff) << 8;
1994         }
1995         wrl(mp, SDMA_CONFIG(mp->port_num), val);
1996 }
1997
1998 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
1999 {
2000         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2001
2002         if (coal > 0x3fff)
2003                 coal = 0x3fff;
2004         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
2005 }
2006
2007 static int mv643xx_eth_open(struct net_device *dev)
2008 {
2009         struct mv643xx_eth_private *mp = netdev_priv(dev);
2010         int err;
2011         int oom;
2012         int i;
2013
2014         wrl(mp, INT_CAUSE(mp->port_num), 0);
2015         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
2016         rdl(mp, INT_CAUSE_EXT(mp->port_num));
2017
2018         err = request_irq(dev->irq, mv643xx_eth_irq,
2019                           IRQF_SHARED, dev->name, dev);
2020         if (err) {
2021                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2022                 return -EAGAIN;
2023         }
2024
2025         init_mac_tables(mp);
2026
2027         napi_enable(&mp->napi);
2028
2029         oom = 0;
2030         for (i = 0; i < mp->rxq_count; i++) {
2031                 err = rxq_init(mp, i);
2032                 if (err) {
2033                         while (--i >= 0)
2034                                 rxq_deinit(mp->rxq + i);
2035                         goto out;
2036                 }
2037
2038                 rxq_refill(mp->rxq + i, INT_MAX, &oom);
2039         }
2040
2041         if (oom) {
2042                 mp->rx_oom.expires = jiffies + (HZ / 10);
2043                 add_timer(&mp->rx_oom);
2044         }
2045
2046         for (i = 0; i < mp->txq_count; i++) {
2047                 err = txq_init(mp, i);
2048                 if (err) {
2049                         while (--i >= 0)
2050                                 txq_deinit(mp->txq + i);
2051                         goto out_free;
2052                 }
2053         }
2054
2055         netif_carrier_off(dev);
2056
2057         port_start(mp);
2058
2059         set_rx_coal(mp, 0);
2060         set_tx_coal(mp, 0);
2061
2062         wrl(mp, INT_MASK_EXT(mp->port_num),
2063             INT_EXT_LINK | INT_EXT_PHY | INT_EXT_TX);
2064
2065         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2066
2067         return 0;
2068
2069
2070 out_free:
2071         for (i = 0; i < mp->rxq_count; i++)
2072                 rxq_deinit(mp->rxq + i);
2073 out:
2074         free_irq(dev->irq, dev);
2075
2076         return err;
2077 }
2078
2079 static void port_reset(struct mv643xx_eth_private *mp)
2080 {
2081         unsigned int data;
2082         int i;
2083
2084         for (i = 0; i < mp->rxq_count; i++)
2085                 rxq_disable(mp->rxq + i);
2086         for (i = 0; i < mp->txq_count; i++)
2087                 txq_disable(mp->txq + i);
2088
2089         while (1) {
2090                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2091
2092                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2093                         break;
2094                 udelay(10);
2095         }
2096
2097         /* Reset the Enable bit in the Configuration Register */
2098         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2099         data &= ~(SERIAL_PORT_ENABLE            |
2100                   DO_NOT_FORCE_LINK_FAIL        |
2101                   FORCE_LINK_PASS);
2102         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2103 }
2104
2105 static int mv643xx_eth_stop(struct net_device *dev)
2106 {
2107         struct mv643xx_eth_private *mp = netdev_priv(dev);
2108         int i;
2109
2110         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2111         rdl(mp, INT_MASK(mp->port_num));
2112
2113         napi_disable(&mp->napi);
2114
2115         del_timer_sync(&mp->rx_oom);
2116
2117         netif_carrier_off(dev);
2118
2119         free_irq(dev->irq, dev);
2120
2121         port_reset(mp);
2122         mib_counters_update(mp);
2123
2124         for (i = 0; i < mp->rxq_count; i++)
2125                 rxq_deinit(mp->rxq + i);
2126         for (i = 0; i < mp->txq_count; i++)
2127                 txq_deinit(mp->txq + i);
2128
2129         return 0;
2130 }
2131
2132 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2133 {
2134         struct mv643xx_eth_private *mp = netdev_priv(dev);
2135
2136         if (mp->phy_addr != -1)
2137                 return generic_mii_ioctl(&mp->mii, if_mii(ifr), cmd, NULL);
2138
2139         return -EOPNOTSUPP;
2140 }
2141
2142 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2143 {
2144         struct mv643xx_eth_private *mp = netdev_priv(dev);
2145
2146         if (new_mtu < 64 || new_mtu > 9500)
2147                 return -EINVAL;
2148
2149         dev->mtu = new_mtu;
2150         tx_set_rate(mp, 1000000000, 16777216);
2151
2152         if (!netif_running(dev))
2153                 return 0;
2154
2155         /*
2156          * Stop and then re-open the interface. This will allocate RX
2157          * skbs of the new MTU.
2158          * There is a possible danger that the open will not succeed,
2159          * due to memory being full.
2160          */
2161         mv643xx_eth_stop(dev);
2162         if (mv643xx_eth_open(dev)) {
2163                 dev_printk(KERN_ERR, &dev->dev,
2164                            "fatal error on re-opening device after "
2165                            "MTU change\n");
2166         }
2167
2168         return 0;
2169 }
2170
2171 static void tx_timeout_task(struct work_struct *ugly)
2172 {
2173         struct mv643xx_eth_private *mp;
2174
2175         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2176         if (netif_running(mp->dev)) {
2177                 netif_stop_queue(mp->dev);
2178                 port_reset(mp);
2179                 port_start(mp);
2180                 netif_wake_queue(mp->dev);
2181         }
2182 }
2183
2184 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2185 {
2186         struct mv643xx_eth_private *mp = netdev_priv(dev);
2187
2188         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2189
2190         schedule_work(&mp->tx_timeout_task);
2191 }
2192
2193 #ifdef CONFIG_NET_POLL_CONTROLLER
2194 static void mv643xx_eth_netpoll(struct net_device *dev)
2195 {
2196         struct mv643xx_eth_private *mp = netdev_priv(dev);
2197
2198         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2199         rdl(mp, INT_MASK(mp->port_num));
2200
2201         mv643xx_eth_irq(dev->irq, dev);
2202
2203         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2204 }
2205 #endif
2206
2207 static int mv643xx_eth_mdio_read(struct net_device *dev, int addr, int reg)
2208 {
2209         struct mv643xx_eth_private *mp = netdev_priv(dev);
2210         return smi_reg_read(mp, addr, reg);
2211 }
2212
2213 static void mv643xx_eth_mdio_write(struct net_device *dev, int addr, int reg, int val)
2214 {
2215         struct mv643xx_eth_private *mp = netdev_priv(dev);
2216         smi_reg_write(mp, addr, reg, val);
2217 }
2218
2219
2220 /* platform glue ************************************************************/
2221 static void
2222 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2223                               struct mbus_dram_target_info *dram)
2224 {
2225         void __iomem *base = msp->base;
2226         u32 win_enable;
2227         u32 win_protect;
2228         int i;
2229
2230         for (i = 0; i < 6; i++) {
2231                 writel(0, base + WINDOW_BASE(i));
2232                 writel(0, base + WINDOW_SIZE(i));
2233                 if (i < 4)
2234                         writel(0, base + WINDOW_REMAP_HIGH(i));
2235         }
2236
2237         win_enable = 0x3f;
2238         win_protect = 0;
2239
2240         for (i = 0; i < dram->num_cs; i++) {
2241                 struct mbus_dram_window *cs = dram->cs + i;
2242
2243                 writel((cs->base & 0xffff0000) |
2244                         (cs->mbus_attr << 8) |
2245                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2246                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2247
2248                 win_enable &= ~(1 << i);
2249                 win_protect |= 3 << (2 * i);
2250         }
2251
2252         writel(win_enable, base + WINDOW_BAR_ENABLE);
2253         msp->win_protect = win_protect;
2254 }
2255
2256 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2257 {
2258         /*
2259          * Check whether we have a 14-bit coal limit field in bits
2260          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2261          * SDMA config register.
2262          */
2263         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2264         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2265                 msp->extended_rx_coal_limit = 1;
2266         else
2267                 msp->extended_rx_coal_limit = 0;
2268
2269         /*
2270          * Check whether the TX rate control registers are in the
2271          * old or the new place.
2272          */
2273         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2274         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1)
2275                 msp->tx_bw_control_moved = 1;
2276         else
2277                 msp->tx_bw_control_moved = 0;
2278 }
2279
2280 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2281 {
2282         static int mv643xx_eth_version_printed = 0;
2283         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2284         struct mv643xx_eth_shared_private *msp;
2285         struct resource *res;
2286         int ret;
2287
2288         if (!mv643xx_eth_version_printed++)
2289                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2290                         "driver version %s\n", mv643xx_eth_driver_version);
2291
2292         ret = -EINVAL;
2293         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2294         if (res == NULL)
2295                 goto out;
2296
2297         ret = -ENOMEM;
2298         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2299         if (msp == NULL)
2300                 goto out;
2301         memset(msp, 0, sizeof(*msp));
2302
2303         msp->base = ioremap(res->start, res->end - res->start + 1);
2304         if (msp->base == NULL)
2305                 goto out_free;
2306
2307         msp->smi = msp;
2308         if (pd != NULL && pd->shared_smi != NULL)
2309                 msp->smi = platform_get_drvdata(pd->shared_smi);
2310
2311         mutex_init(&msp->phy_lock);
2312
2313         msp->err_interrupt = NO_IRQ;
2314         init_waitqueue_head(&msp->smi_busy_wait);
2315
2316         /*
2317          * Check whether the error interrupt is hooked up.
2318          */
2319         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2320         if (res != NULL) {
2321                 int err;
2322
2323                 err = request_irq(res->start, mv643xx_eth_err_irq,
2324                                   IRQF_SHARED, "mv643xx_eth", msp);
2325                 if (!err) {
2326                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2327                         msp->err_interrupt = res->start;
2328                 }
2329         }
2330
2331         /*
2332          * (Re-)program MBUS remapping windows if we are asked to.
2333          */
2334         if (pd != NULL && pd->dram != NULL)
2335                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2336
2337         /*
2338          * Detect hardware parameters.
2339          */
2340         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2341         infer_hw_params(msp);
2342
2343         platform_set_drvdata(pdev, msp);
2344
2345         return 0;
2346
2347 out_free:
2348         kfree(msp);
2349 out:
2350         return ret;
2351 }
2352
2353 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2354 {
2355         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2356
2357         if (msp->err_interrupt != NO_IRQ)
2358                 free_irq(msp->err_interrupt, msp);
2359         iounmap(msp->base);
2360         kfree(msp);
2361
2362         return 0;
2363 }
2364
2365 static struct platform_driver mv643xx_eth_shared_driver = {
2366         .probe          = mv643xx_eth_shared_probe,
2367         .remove         = mv643xx_eth_shared_remove,
2368         .driver = {
2369                 .name   = MV643XX_ETH_SHARED_NAME,
2370                 .owner  = THIS_MODULE,
2371         },
2372 };
2373
2374 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2375 {
2376         int addr_shift = 5 * mp->port_num;
2377         u32 data;
2378
2379         data = rdl(mp, PHY_ADDR);
2380         data &= ~(0x1f << addr_shift);
2381         data |= (phy_addr & 0x1f) << addr_shift;
2382         wrl(mp, PHY_ADDR, data);
2383 }
2384
2385 static int phy_addr_get(struct mv643xx_eth_private *mp)
2386 {
2387         unsigned int data;
2388
2389         data = rdl(mp, PHY_ADDR);
2390
2391         return (data >> (5 * mp->port_num)) & 0x1f;
2392 }
2393
2394 static void set_params(struct mv643xx_eth_private *mp,
2395                        struct mv643xx_eth_platform_data *pd)
2396 {
2397         struct net_device *dev = mp->dev;
2398
2399         if (is_valid_ether_addr(pd->mac_addr))
2400                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2401         else
2402                 uc_addr_get(mp, dev->dev_addr);
2403
2404         if (pd->phy_addr == MV643XX_ETH_PHY_NONE) {
2405                 mp->phy_addr = -1;
2406         } else {
2407                 if (pd->phy_addr != MV643XX_ETH_PHY_ADDR_DEFAULT) {
2408                         mp->phy_addr = pd->phy_addr & 0x3f;
2409                         phy_addr_set(mp, mp->phy_addr);
2410                 } else {
2411                         mp->phy_addr = phy_addr_get(mp);
2412                 }
2413         }
2414
2415         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2416         if (pd->rx_queue_size)
2417                 mp->default_rx_ring_size = pd->rx_queue_size;
2418         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2419         mp->rx_desc_sram_size = pd->rx_sram_size;
2420
2421         mp->rxq_count = pd->rx_queue_count ? : 1;
2422
2423         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2424         if (pd->tx_queue_size)
2425                 mp->default_tx_ring_size = pd->tx_queue_size;
2426         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2427         mp->tx_desc_sram_size = pd->tx_sram_size;
2428
2429         mp->txq_count = pd->tx_queue_count ? : 1;
2430 }
2431
2432 static int phy_detect(struct mv643xx_eth_private *mp)
2433 {
2434         int data;
2435         int data2;
2436
2437         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2438         if (data < 0)
2439                 return -ENODEV;
2440
2441         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data ^ BMCR_ANENABLE) < 0)
2442                 return -ENODEV;
2443
2444         data2 = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2445         if (data2 < 0)
2446                 return -ENODEV;
2447
2448         if (((data ^ data2) & BMCR_ANENABLE) == 0)
2449                 return -ENODEV;
2450
2451         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
2452
2453         return 0;
2454 }
2455
2456 static int phy_init(struct mv643xx_eth_private *mp,
2457                     struct mv643xx_eth_platform_data *pd)
2458 {
2459         struct ethtool_cmd cmd;
2460         int err;
2461
2462         err = phy_detect(mp);
2463         if (err) {
2464                 dev_printk(KERN_INFO, &mp->dev->dev,
2465                            "no PHY detected at addr %d\n", mp->phy_addr);
2466                 return err;
2467         }
2468         phy_reset(mp);
2469
2470         mp->mii.phy_id = mp->phy_addr;
2471         mp->mii.phy_id_mask = 0x3f;
2472         mp->mii.reg_num_mask = 0x1f;
2473         mp->mii.dev = mp->dev;
2474         mp->mii.mdio_read = mv643xx_eth_mdio_read;
2475         mp->mii.mdio_write = mv643xx_eth_mdio_write;
2476
2477         mp->mii.supports_gmii = mii_check_gmii_support(&mp->mii);
2478
2479         memset(&cmd, 0, sizeof(cmd));
2480
2481         cmd.port = PORT_MII;
2482         cmd.transceiver = XCVR_INTERNAL;
2483         cmd.phy_address = mp->phy_addr;
2484         if (pd->speed == 0) {
2485                 cmd.autoneg = AUTONEG_ENABLE;
2486                 cmd.speed = SPEED_100;
2487                 cmd.advertising = ADVERTISED_10baseT_Half  |
2488                                   ADVERTISED_10baseT_Full  |
2489                                   ADVERTISED_100baseT_Half |
2490                                   ADVERTISED_100baseT_Full;
2491                 if (mp->mii.supports_gmii)
2492                         cmd.advertising |= ADVERTISED_1000baseT_Full;
2493         } else {
2494                 cmd.autoneg = AUTONEG_DISABLE;
2495                 cmd.speed = pd->speed;
2496                 cmd.duplex = pd->duplex;
2497         }
2498
2499         mv643xx_eth_set_settings(mp->dev, &cmd);
2500
2501         return 0;
2502 }
2503
2504 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2505 {
2506         u32 pscr;
2507
2508         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2509         if (pscr & SERIAL_PORT_ENABLE) {
2510                 pscr &= ~SERIAL_PORT_ENABLE;
2511                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2512         }
2513
2514         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2515         if (mp->phy_addr == -1) {
2516                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2517                 if (speed == SPEED_1000)
2518                         pscr |= SET_GMII_SPEED_TO_1000;
2519                 else if (speed == SPEED_100)
2520                         pscr |= SET_MII_SPEED_TO_100;
2521
2522                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2523
2524                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2525                 if (duplex == DUPLEX_FULL)
2526                         pscr |= SET_FULL_DUPLEX_MODE;
2527         }
2528
2529         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2530 }
2531
2532 static int mv643xx_eth_probe(struct platform_device *pdev)
2533 {
2534         struct mv643xx_eth_platform_data *pd;
2535         struct mv643xx_eth_private *mp;
2536         struct net_device *dev;
2537         struct resource *res;
2538         DECLARE_MAC_BUF(mac);
2539         int err;
2540
2541         pd = pdev->dev.platform_data;
2542         if (pd == NULL) {
2543                 dev_printk(KERN_ERR, &pdev->dev,
2544                            "no mv643xx_eth_platform_data\n");
2545                 return -ENODEV;
2546         }
2547
2548         if (pd->shared == NULL) {
2549                 dev_printk(KERN_ERR, &pdev->dev,
2550                            "no mv643xx_eth_platform_data->shared\n");
2551                 return -ENODEV;
2552         }
2553
2554         dev = alloc_etherdev(sizeof(struct mv643xx_eth_private));
2555         if (!dev)
2556                 return -ENOMEM;
2557
2558         mp = netdev_priv(dev);
2559         platform_set_drvdata(pdev, mp);
2560
2561         mp->shared = platform_get_drvdata(pd->shared);
2562         mp->port_num = pd->port_number;
2563
2564         mp->dev = dev;
2565
2566         set_params(mp, pd);
2567
2568         spin_lock_init(&mp->lock);
2569
2570         mib_counters_clear(mp);
2571         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2572
2573         if (mp->phy_addr != -1) {
2574                 err = phy_init(mp, pd);
2575                 if (err)
2576                         goto out;
2577
2578                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2579         } else {
2580                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2581         }
2582         init_pscr(mp, pd->speed, pd->duplex);
2583
2584         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2585
2586         init_timer(&mp->rx_oom);
2587         mp->rx_oom.data = (unsigned long)mp;
2588         mp->rx_oom.function = oom_timer_wrapper;
2589
2590
2591         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2592         BUG_ON(!res);
2593         dev->irq = res->start;
2594
2595         dev->hard_start_xmit = mv643xx_eth_xmit;
2596         dev->open = mv643xx_eth_open;
2597         dev->stop = mv643xx_eth_stop;
2598         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2599         dev->set_mac_address = mv643xx_eth_set_mac_address;
2600         dev->do_ioctl = mv643xx_eth_ioctl;
2601         dev->change_mtu = mv643xx_eth_change_mtu;
2602         dev->tx_timeout = mv643xx_eth_tx_timeout;
2603 #ifdef CONFIG_NET_POLL_CONTROLLER
2604         dev->poll_controller = mv643xx_eth_netpoll;
2605 #endif
2606         dev->watchdog_timeo = 2 * HZ;
2607         dev->base_addr = 0;
2608
2609         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2610         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2611
2612         SET_NETDEV_DEV(dev, &pdev->dev);
2613
2614         if (mp->shared->win_protect)
2615                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2616
2617         err = register_netdev(dev);
2618         if (err)
2619                 goto out;
2620
2621         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2622                    mp->port_num, print_mac(mac, dev->dev_addr));
2623
2624         if (mp->tx_desc_sram_size > 0)
2625                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2626
2627         return 0;
2628
2629 out:
2630         free_netdev(dev);
2631
2632         return err;
2633 }
2634
2635 static int mv643xx_eth_remove(struct platform_device *pdev)
2636 {
2637         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2638
2639         unregister_netdev(mp->dev);
2640         flush_scheduled_work();
2641         free_netdev(mp->dev);
2642
2643         platform_set_drvdata(pdev, NULL);
2644
2645         return 0;
2646 }
2647
2648 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2649 {
2650         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2651
2652         /* Mask all interrupts on ethernet port */
2653         wrl(mp, INT_MASK(mp->port_num), 0);
2654         rdl(mp, INT_MASK(mp->port_num));
2655
2656         if (netif_running(mp->dev))
2657                 port_reset(mp);
2658 }
2659
2660 static struct platform_driver mv643xx_eth_driver = {
2661         .probe          = mv643xx_eth_probe,
2662         .remove         = mv643xx_eth_remove,
2663         .shutdown       = mv643xx_eth_shutdown,
2664         .driver = {
2665                 .name   = MV643XX_ETH_NAME,
2666                 .owner  = THIS_MODULE,
2667         },
2668 };
2669
2670 static int __init mv643xx_eth_init_module(void)
2671 {
2672         int rc;
2673
2674         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2675         if (!rc) {
2676                 rc = platform_driver_register(&mv643xx_eth_driver);
2677                 if (rc)
2678                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2679         }
2680
2681         return rc;
2682 }
2683 module_init(mv643xx_eth_init_module);
2684
2685 static void __exit mv643xx_eth_cleanup_module(void)
2686 {
2687         platform_driver_unregister(&mv643xx_eth_driver);
2688         platform_driver_unregister(&mv643xx_eth_shared_driver);
2689 }
2690 module_exit(mv643xx_eth_cleanup_module);
2691
2692 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2693               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2694 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2695 MODULE_LICENSE("GPL");
2696 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2697 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);