d0ecc440aac2d3801d640c0ba09eef55311d2bc7
[linux-2.6.git] / drivers / net / mv643xx_eth.c
1 /*
2  * Driver for Marvell Discovery (MV643XX) and Marvell Orion ethernet ports
3  * Copyright (C) 2002 Matthew Dharm <mdharm@momenco.com>
4  *
5  * Based on the 64360 driver from:
6  * Copyright (C) 2002 Rabeeh Khoury <rabeeh@galileo.co.il>
7  *                    Rabeeh Khoury <rabeeh@marvell.com>
8  *
9  * Copyright (C) 2003 PMC-Sierra, Inc.,
10  *      written by Manish Lachwani
11  *
12  * Copyright (C) 2003 Ralf Baechle <ralf@linux-mips.org>
13  *
14  * Copyright (C) 2004-2006 MontaVista Software, Inc.
15  *                         Dale Farnsworth <dale@farnsworth.org>
16  *
17  * Copyright (C) 2004 Steven J. Hill <sjhill1@rockwellcollins.com>
18  *                                   <sjhill@realitydiluted.com>
19  *
20  * Copyright (C) 2007-2008 Marvell Semiconductor
21  *                         Lennert Buytenhek <buytenh@marvell.com>
22  *
23  * This program is free software; you can redistribute it and/or
24  * modify it under the terms of the GNU General Public License
25  * as published by the Free Software Foundation; either version 2
26  * of the License, or (at your option) any later version.
27  *
28  * This program is distributed in the hope that it will be useful,
29  * but WITHOUT ANY WARRANTY; without even the implied warranty of
30  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
31  * GNU General Public License for more details.
32  *
33  * You should have received a copy of the GNU General Public License
34  * along with this program; if not, write to the Free Software
35  * Foundation, Inc., 59 Temple Place - Suite 330, Boston, MA  02111-1307, USA.
36  */
37
38 #include <linux/init.h>
39 #include <linux/dma-mapping.h>
40 #include <linux/in.h>
41 #include <linux/tcp.h>
42 #include <linux/udp.h>
43 #include <linux/etherdevice.h>
44 #include <linux/delay.h>
45 #include <linux/ethtool.h>
46 #include <linux/platform_device.h>
47 #include <linux/module.h>
48 #include <linux/kernel.h>
49 #include <linux/spinlock.h>
50 #include <linux/workqueue.h>
51 #include <linux/mii.h>
52 #include <linux/mv643xx_eth.h>
53 #include <asm/io.h>
54 #include <asm/types.h>
55 #include <asm/system.h>
56
57 static char mv643xx_eth_driver_name[] = "mv643xx_eth";
58 static char mv643xx_eth_driver_version[] = "1.3";
59
60
61 /*
62  * Registers shared between all ports.
63  */
64 #define PHY_ADDR                        0x0000
65 #define SMI_REG                         0x0004
66 #define  SMI_BUSY                       0x10000000
67 #define  SMI_READ_VALID                 0x08000000
68 #define  SMI_OPCODE_READ                0x04000000
69 #define  SMI_OPCODE_WRITE               0x00000000
70 #define ERR_INT_CAUSE                   0x0080
71 #define  ERR_INT_SMI_DONE               0x00000010
72 #define ERR_INT_MASK                    0x0084
73 #define WINDOW_BASE(w)                  (0x0200 + ((w) << 3))
74 #define WINDOW_SIZE(w)                  (0x0204 + ((w) << 3))
75 #define WINDOW_REMAP_HIGH(w)            (0x0280 + ((w) << 2))
76 #define WINDOW_BAR_ENABLE               0x0290
77 #define WINDOW_PROTECT(w)               (0x0294 + ((w) << 4))
78
79 /*
80  * Per-port registers.
81  */
82 #define PORT_CONFIG(p)                  (0x0400 + ((p) << 10))
83 #define  UNICAST_PROMISCUOUS_MODE       0x00000001
84 #define PORT_CONFIG_EXT(p)              (0x0404 + ((p) << 10))
85 #define MAC_ADDR_LOW(p)                 (0x0414 + ((p) << 10))
86 #define MAC_ADDR_HIGH(p)                (0x0418 + ((p) << 10))
87 #define SDMA_CONFIG(p)                  (0x041c + ((p) << 10))
88 #define PORT_SERIAL_CONTROL(p)          (0x043c + ((p) << 10))
89 #define PORT_STATUS(p)                  (0x0444 + ((p) << 10))
90 #define  TX_FIFO_EMPTY                  0x00000400
91 #define  TX_IN_PROGRESS                 0x00000080
92 #define  PORT_SPEED_MASK                0x00000030
93 #define  PORT_SPEED_1000                0x00000010
94 #define  PORT_SPEED_100                 0x00000020
95 #define  PORT_SPEED_10                  0x00000000
96 #define  FLOW_CONTROL_ENABLED           0x00000008
97 #define  FULL_DUPLEX                    0x00000004
98 #define  LINK_UP                        0x00000002
99 #define TXQ_COMMAND(p)                  (0x0448 + ((p) << 10))
100 #define TXQ_FIX_PRIO_CONF(p)            (0x044c + ((p) << 10))
101 #define TX_BW_RATE(p)                   (0x0450 + ((p) << 10))
102 #define TX_BW_MTU(p)                    (0x0458 + ((p) << 10))
103 #define TX_BW_BURST(p)                  (0x045c + ((p) << 10))
104 #define INT_CAUSE(p)                    (0x0460 + ((p) << 10))
105 #define  INT_TX_END                     0x07f80000
106 #define  INT_RX                         0x000003fc
107 #define  INT_EXT                        0x00000002
108 #define INT_CAUSE_EXT(p)                (0x0464 + ((p) << 10))
109 #define  INT_EXT_LINK_PHY               0x00110000
110 #define  INT_EXT_TX                     0x000000ff
111 #define INT_MASK(p)                     (0x0468 + ((p) << 10))
112 #define INT_MASK_EXT(p)                 (0x046c + ((p) << 10))
113 #define TX_FIFO_URGENT_THRESHOLD(p)     (0x0474 + ((p) << 10))
114 #define TXQ_FIX_PRIO_CONF_MOVED(p)      (0x04dc + ((p) << 10))
115 #define TX_BW_RATE_MOVED(p)             (0x04e0 + ((p) << 10))
116 #define TX_BW_MTU_MOVED(p)              (0x04e8 + ((p) << 10))
117 #define TX_BW_BURST_MOVED(p)            (0x04ec + ((p) << 10))
118 #define RXQ_CURRENT_DESC_PTR(p, q)      (0x060c + ((p) << 10) + ((q) << 4))
119 #define RXQ_COMMAND(p)                  (0x0680 + ((p) << 10))
120 #define TXQ_CURRENT_DESC_PTR(p, q)      (0x06c0 + ((p) << 10) + ((q) << 2))
121 #define TXQ_BW_TOKENS(p, q)             (0x0700 + ((p) << 10) + ((q) << 4))
122 #define TXQ_BW_CONF(p, q)               (0x0704 + ((p) << 10) + ((q) << 4))
123 #define TXQ_BW_WRR_CONF(p, q)           (0x0708 + ((p) << 10) + ((q) << 4))
124 #define MIB_COUNTERS(p)                 (0x1000 + ((p) << 7))
125 #define SPECIAL_MCAST_TABLE(p)          (0x1400 + ((p) << 10))
126 #define OTHER_MCAST_TABLE(p)            (0x1500 + ((p) << 10))
127 #define UNICAST_TABLE(p)                (0x1600 + ((p) << 10))
128
129
130 /*
131  * SDMA configuration register.
132  */
133 #define RX_BURST_SIZE_16_64BIT          (4 << 1)
134 #define BLM_RX_NO_SWAP                  (1 << 4)
135 #define BLM_TX_NO_SWAP                  (1 << 5)
136 #define TX_BURST_SIZE_16_64BIT          (4 << 22)
137
138 #if defined(__BIG_ENDIAN)
139 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
140                 RX_BURST_SIZE_16_64BIT  |       \
141                 TX_BURST_SIZE_16_64BIT
142 #elif defined(__LITTLE_ENDIAN)
143 #define PORT_SDMA_CONFIG_DEFAULT_VALUE          \
144                 RX_BURST_SIZE_16_64BIT  |       \
145                 BLM_RX_NO_SWAP          |       \
146                 BLM_TX_NO_SWAP          |       \
147                 TX_BURST_SIZE_16_64BIT
148 #else
149 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
150 #endif
151
152
153 /*
154  * Port serial control register.
155  */
156 #define SET_MII_SPEED_TO_100                    (1 << 24)
157 #define SET_GMII_SPEED_TO_1000                  (1 << 23)
158 #define SET_FULL_DUPLEX_MODE                    (1 << 21)
159 #define MAX_RX_PACKET_9700BYTE                  (5 << 17)
160 #define DISABLE_AUTO_NEG_SPEED_GMII             (1 << 13)
161 #define DO_NOT_FORCE_LINK_FAIL                  (1 << 10)
162 #define SERIAL_PORT_CONTROL_RESERVED            (1 << 9)
163 #define DISABLE_AUTO_NEG_FOR_FLOW_CTRL          (1 << 3)
164 #define DISABLE_AUTO_NEG_FOR_DUPLEX             (1 << 2)
165 #define FORCE_LINK_PASS                         (1 << 1)
166 #define SERIAL_PORT_ENABLE                      (1 << 0)
167
168 #define DEFAULT_RX_QUEUE_SIZE           128
169 #define DEFAULT_TX_QUEUE_SIZE           256
170
171
172 /*
173  * RX/TX descriptors.
174  */
175 #if defined(__BIG_ENDIAN)
176 struct rx_desc {
177         u16 byte_cnt;           /* Descriptor buffer byte count         */
178         u16 buf_size;           /* Buffer size                          */
179         u32 cmd_sts;            /* Descriptor command status            */
180         u32 next_desc_ptr;      /* Next descriptor pointer              */
181         u32 buf_ptr;            /* Descriptor buffer pointer            */
182 };
183
184 struct tx_desc {
185         u16 byte_cnt;           /* buffer byte count                    */
186         u16 l4i_chk;            /* CPU provided TCP checksum            */
187         u32 cmd_sts;            /* Command/status field                 */
188         u32 next_desc_ptr;      /* Pointer to next descriptor           */
189         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
190 };
191 #elif defined(__LITTLE_ENDIAN)
192 struct rx_desc {
193         u32 cmd_sts;            /* Descriptor command status            */
194         u16 buf_size;           /* Buffer size                          */
195         u16 byte_cnt;           /* Descriptor buffer byte count         */
196         u32 buf_ptr;            /* Descriptor buffer pointer            */
197         u32 next_desc_ptr;      /* Next descriptor pointer              */
198 };
199
200 struct tx_desc {
201         u32 cmd_sts;            /* Command/status field                 */
202         u16 l4i_chk;            /* CPU provided TCP checksum            */
203         u16 byte_cnt;           /* buffer byte count                    */
204         u32 buf_ptr;            /* pointer to buffer for this descriptor*/
205         u32 next_desc_ptr;      /* Pointer to next descriptor           */
206 };
207 #else
208 #error One of __BIG_ENDIAN or __LITTLE_ENDIAN must be defined
209 #endif
210
211 /* RX & TX descriptor command */
212 #define BUFFER_OWNED_BY_DMA             0x80000000
213
214 /* RX & TX descriptor status */
215 #define ERROR_SUMMARY                   0x00000001
216
217 /* RX descriptor status */
218 #define LAYER_4_CHECKSUM_OK             0x40000000
219 #define RX_ENABLE_INTERRUPT             0x20000000
220 #define RX_FIRST_DESC                   0x08000000
221 #define RX_LAST_DESC                    0x04000000
222
223 /* TX descriptor command */
224 #define TX_ENABLE_INTERRUPT             0x00800000
225 #define GEN_CRC                         0x00400000
226 #define TX_FIRST_DESC                   0x00200000
227 #define TX_LAST_DESC                    0x00100000
228 #define ZERO_PADDING                    0x00080000
229 #define GEN_IP_V4_CHECKSUM              0x00040000
230 #define GEN_TCP_UDP_CHECKSUM            0x00020000
231 #define UDP_FRAME                       0x00010000
232 #define MAC_HDR_EXTRA_4_BYTES           0x00008000
233 #define MAC_HDR_EXTRA_8_BYTES           0x00000200
234
235 #define TX_IHL_SHIFT                    11
236
237
238 /* global *******************************************************************/
239 struct mv643xx_eth_shared_private {
240         /*
241          * Ethernet controller base address.
242          */
243         void __iomem *base;
244
245         /*
246          * Points at the right SMI instance to use.
247          */
248         struct mv643xx_eth_shared_private *smi;
249
250         /*
251          * Protects access to SMI_REG, which is shared between ports.
252          */
253         struct mutex phy_lock;
254
255         /*
256          * If we have access to the error interrupt pin (which is
257          * somewhat misnamed as it not only reflects internal errors
258          * but also reflects SMI completion), use that to wait for
259          * SMI access completion instead of polling the SMI busy bit.
260          */
261         int err_interrupt;
262         wait_queue_head_t smi_busy_wait;
263
264         /*
265          * Per-port MBUS window access register value.
266          */
267         u32 win_protect;
268
269         /*
270          * Hardware-specific parameters.
271          */
272         unsigned int t_clk;
273         int extended_rx_coal_limit;
274         int tx_bw_control;
275 };
276
277 #define TX_BW_CONTROL_ABSENT            0
278 #define TX_BW_CONTROL_OLD_LAYOUT        1
279 #define TX_BW_CONTROL_NEW_LAYOUT        2
280
281
282 /* per-port *****************************************************************/
283 struct mib_counters {
284         u64 good_octets_received;
285         u32 bad_octets_received;
286         u32 internal_mac_transmit_err;
287         u32 good_frames_received;
288         u32 bad_frames_received;
289         u32 broadcast_frames_received;
290         u32 multicast_frames_received;
291         u32 frames_64_octets;
292         u32 frames_65_to_127_octets;
293         u32 frames_128_to_255_octets;
294         u32 frames_256_to_511_octets;
295         u32 frames_512_to_1023_octets;
296         u32 frames_1024_to_max_octets;
297         u64 good_octets_sent;
298         u32 good_frames_sent;
299         u32 excessive_collision;
300         u32 multicast_frames_sent;
301         u32 broadcast_frames_sent;
302         u32 unrec_mac_control_received;
303         u32 fc_sent;
304         u32 good_fc_received;
305         u32 bad_fc_received;
306         u32 undersize_received;
307         u32 fragments_received;
308         u32 oversize_received;
309         u32 jabber_received;
310         u32 mac_receive_error;
311         u32 bad_crc_event;
312         u32 collision;
313         u32 late_collision;
314 };
315
316 struct rx_queue {
317         int index;
318
319         int rx_ring_size;
320
321         int rx_desc_count;
322         int rx_curr_desc;
323         int rx_used_desc;
324
325         struct rx_desc *rx_desc_area;
326         dma_addr_t rx_desc_dma;
327         int rx_desc_area_size;
328         struct sk_buff **rx_skb;
329 };
330
331 struct tx_queue {
332         int index;
333
334         int tx_ring_size;
335
336         int tx_desc_count;
337         int tx_curr_desc;
338         int tx_used_desc;
339
340         struct tx_desc *tx_desc_area;
341         dma_addr_t tx_desc_dma;
342         int tx_desc_area_size;
343
344         struct sk_buff_head tx_skb;
345
346         unsigned long tx_packets;
347         unsigned long tx_bytes;
348         unsigned long tx_dropped;
349 };
350
351 struct mv643xx_eth_private {
352         struct mv643xx_eth_shared_private *shared;
353         int port_num;
354
355         struct net_device *dev;
356
357         int phy_addr;
358
359         struct timer_list mib_counters_timer;
360         spinlock_t mib_counters_lock;
361         struct mib_counters mib_counters;
362
363         struct work_struct tx_timeout_task;
364         struct mii_if_info mii;
365
366         struct napi_struct napi;
367         u8 work_link;
368         u8 work_tx;
369         u8 work_tx_end;
370         u8 work_rx;
371         u8 work_rx_refill;
372         u8 work_rx_oom;
373
374         /*
375          * RX state.
376          */
377         int default_rx_ring_size;
378         unsigned long rx_desc_sram_addr;
379         int rx_desc_sram_size;
380         int rxq_count;
381         struct timer_list rx_oom;
382         struct rx_queue rxq[8];
383
384         /*
385          * TX state.
386          */
387         int default_tx_ring_size;
388         unsigned long tx_desc_sram_addr;
389         int tx_desc_sram_size;
390         int txq_count;
391         struct tx_queue txq[8];
392 };
393
394
395 /* port register accessors **************************************************/
396 static inline u32 rdl(struct mv643xx_eth_private *mp, int offset)
397 {
398         return readl(mp->shared->base + offset);
399 }
400
401 static inline void wrl(struct mv643xx_eth_private *mp, int offset, u32 data)
402 {
403         writel(data, mp->shared->base + offset);
404 }
405
406
407 /* rxq/txq helper functions *************************************************/
408 static struct mv643xx_eth_private *rxq_to_mp(struct rx_queue *rxq)
409 {
410         return container_of(rxq, struct mv643xx_eth_private, rxq[rxq->index]);
411 }
412
413 static struct mv643xx_eth_private *txq_to_mp(struct tx_queue *txq)
414 {
415         return container_of(txq, struct mv643xx_eth_private, txq[txq->index]);
416 }
417
418 static void rxq_enable(struct rx_queue *rxq)
419 {
420         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
421         wrl(mp, RXQ_COMMAND(mp->port_num), 1 << rxq->index);
422 }
423
424 static void rxq_disable(struct rx_queue *rxq)
425 {
426         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
427         u8 mask = 1 << rxq->index;
428
429         wrl(mp, RXQ_COMMAND(mp->port_num), mask << 8);
430         while (rdl(mp, RXQ_COMMAND(mp->port_num)) & mask)
431                 udelay(10);
432 }
433
434 static void txq_reset_hw_ptr(struct tx_queue *txq)
435 {
436         struct mv643xx_eth_private *mp = txq_to_mp(txq);
437         int off = TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index);
438         u32 addr;
439
440         addr = (u32)txq->tx_desc_dma;
441         addr += txq->tx_curr_desc * sizeof(struct tx_desc);
442         wrl(mp, off, addr);
443 }
444
445 static void txq_enable(struct tx_queue *txq)
446 {
447         struct mv643xx_eth_private *mp = txq_to_mp(txq);
448         wrl(mp, TXQ_COMMAND(mp->port_num), 1 << txq->index);
449 }
450
451 static void txq_disable(struct tx_queue *txq)
452 {
453         struct mv643xx_eth_private *mp = txq_to_mp(txq);
454         u8 mask = 1 << txq->index;
455
456         wrl(mp, TXQ_COMMAND(mp->port_num), mask << 8);
457         while (rdl(mp, TXQ_COMMAND(mp->port_num)) & mask)
458                 udelay(10);
459 }
460
461 static void txq_maybe_wake(struct tx_queue *txq)
462 {
463         struct mv643xx_eth_private *mp = txq_to_mp(txq);
464         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
465
466         if (netif_tx_queue_stopped(nq)) {
467                 __netif_tx_lock(nq, smp_processor_id());
468                 if (txq->tx_ring_size - txq->tx_desc_count >= MAX_SKB_FRAGS + 1)
469                         netif_tx_wake_queue(nq);
470                 __netif_tx_unlock(nq);
471         }
472 }
473
474
475 /* rx napi ******************************************************************/
476 static int rxq_process(struct rx_queue *rxq, int budget)
477 {
478         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
479         struct net_device_stats *stats = &mp->dev->stats;
480         int rx;
481
482         rx = 0;
483         while (rx < budget && rxq->rx_desc_count) {
484                 struct rx_desc *rx_desc;
485                 unsigned int cmd_sts;
486                 struct sk_buff *skb;
487                 u16 byte_cnt;
488
489                 rx_desc = &rxq->rx_desc_area[rxq->rx_curr_desc];
490
491                 cmd_sts = rx_desc->cmd_sts;
492                 if (cmd_sts & BUFFER_OWNED_BY_DMA)
493                         break;
494                 rmb();
495
496                 skb = rxq->rx_skb[rxq->rx_curr_desc];
497                 rxq->rx_skb[rxq->rx_curr_desc] = NULL;
498
499                 rxq->rx_curr_desc++;
500                 if (rxq->rx_curr_desc == rxq->rx_ring_size)
501                         rxq->rx_curr_desc = 0;
502
503                 dma_unmap_single(NULL, rx_desc->buf_ptr,
504                                  rx_desc->buf_size, DMA_FROM_DEVICE);
505                 rxq->rx_desc_count--;
506                 rx++;
507
508                 mp->work_rx_refill |= 1 << rxq->index;
509
510                 byte_cnt = rx_desc->byte_cnt;
511
512                 /*
513                  * Update statistics.
514                  *
515                  * Note that the descriptor byte count includes 2 dummy
516                  * bytes automatically inserted by the hardware at the
517                  * start of the packet (which we don't count), and a 4
518                  * byte CRC at the end of the packet (which we do count).
519                  */
520                 stats->rx_packets++;
521                 stats->rx_bytes += byte_cnt - 2;
522
523                 /*
524                  * In case we received a packet without first / last bits
525                  * on, or the error summary bit is set, the packet needs
526                  * to be dropped.
527                  */
528                 if (((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
529                                         (RX_FIRST_DESC | RX_LAST_DESC))
530                                 || (cmd_sts & ERROR_SUMMARY)) {
531                         stats->rx_dropped++;
532
533                         if ((cmd_sts & (RX_FIRST_DESC | RX_LAST_DESC)) !=
534                                 (RX_FIRST_DESC | RX_LAST_DESC)) {
535                                 if (net_ratelimit())
536                                         dev_printk(KERN_ERR, &mp->dev->dev,
537                                                    "received packet spanning "
538                                                    "multiple descriptors\n");
539                         }
540
541                         if (cmd_sts & ERROR_SUMMARY)
542                                 stats->rx_errors++;
543
544                         dev_kfree_skb(skb);
545                 } else {
546                         /*
547                          * The -4 is for the CRC in the trailer of the
548                          * received packet
549                          */
550                         skb_put(skb, byte_cnt - 2 - 4);
551
552                         if (cmd_sts & LAYER_4_CHECKSUM_OK)
553                                 skb->ip_summed = CHECKSUM_UNNECESSARY;
554                         skb->protocol = eth_type_trans(skb, mp->dev);
555                         netif_receive_skb(skb);
556                 }
557
558                 mp->dev->last_rx = jiffies;
559         }
560
561         if (rx < budget)
562                 mp->work_rx &= ~(1 << rxq->index);
563
564         return rx;
565 }
566
567 static int rxq_refill(struct rx_queue *rxq, int budget)
568 {
569         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
570         int skb_size;
571         int refilled;
572
573         /*
574          * Reserve 2+14 bytes for an ethernet header (the hardware
575          * automatically prepends 2 bytes of dummy data to each
576          * received packet), 16 bytes for up to four VLAN tags, and
577          * 4 bytes for the trailing FCS -- 36 bytes total.
578          */
579         skb_size = rxq_to_mp(rxq)->dev->mtu + 36;
580
581         /*
582          * Make sure that the skb size is a multiple of 8 bytes, as
583          * the lower three bits of the receive descriptor's buffer
584          * size field are ignored by the hardware.
585          */
586         skb_size = (skb_size + 7) & ~7;
587
588         refilled = 0;
589         while (refilled < budget && rxq->rx_desc_count < rxq->rx_ring_size) {
590                 struct sk_buff *skb;
591                 int unaligned;
592                 int rx;
593
594                 skb = dev_alloc_skb(skb_size + dma_get_cache_alignment() - 1);
595                 if (skb == NULL) {
596                         mp->work_rx_oom |= 1 << rxq->index;
597                         goto oom;
598                 }
599
600                 unaligned = (u32)skb->data & (dma_get_cache_alignment() - 1);
601                 if (unaligned)
602                         skb_reserve(skb, dma_get_cache_alignment() - unaligned);
603
604                 refilled++;
605                 rxq->rx_desc_count++;
606
607                 rx = rxq->rx_used_desc++;
608                 if (rxq->rx_used_desc == rxq->rx_ring_size)
609                         rxq->rx_used_desc = 0;
610
611                 rxq->rx_desc_area[rx].buf_ptr = dma_map_single(NULL, skb->data,
612                                                 skb_size, DMA_FROM_DEVICE);
613                 rxq->rx_desc_area[rx].buf_size = skb_size;
614                 rxq->rx_skb[rx] = skb;
615                 wmb();
616                 rxq->rx_desc_area[rx].cmd_sts = BUFFER_OWNED_BY_DMA |
617                                                 RX_ENABLE_INTERRUPT;
618                 wmb();
619
620                 /*
621                  * The hardware automatically prepends 2 bytes of
622                  * dummy data to each received packet, so that the
623                  * IP header ends up 16-byte aligned.
624                  */
625                 skb_reserve(skb, 2);
626         }
627
628         if (refilled < budget)
629                 mp->work_rx_refill &= ~(1 << rxq->index);
630
631 oom:
632         return refilled;
633 }
634
635
636 /* tx ***********************************************************************/
637 static inline unsigned int has_tiny_unaligned_frags(struct sk_buff *skb)
638 {
639         int frag;
640
641         for (frag = 0; frag < skb_shinfo(skb)->nr_frags; frag++) {
642                 skb_frag_t *fragp = &skb_shinfo(skb)->frags[frag];
643                 if (fragp->size <= 8 && fragp->page_offset & 7)
644                         return 1;
645         }
646
647         return 0;
648 }
649
650 static int txq_alloc_desc_index(struct tx_queue *txq)
651 {
652         int tx_desc_curr;
653
654         BUG_ON(txq->tx_desc_count >= txq->tx_ring_size);
655
656         tx_desc_curr = txq->tx_curr_desc++;
657         if (txq->tx_curr_desc == txq->tx_ring_size)
658                 txq->tx_curr_desc = 0;
659
660         BUG_ON(txq->tx_curr_desc == txq->tx_used_desc);
661
662         return tx_desc_curr;
663 }
664
665 static void txq_submit_frag_skb(struct tx_queue *txq, struct sk_buff *skb)
666 {
667         int nr_frags = skb_shinfo(skb)->nr_frags;
668         int frag;
669
670         for (frag = 0; frag < nr_frags; frag++) {
671                 skb_frag_t *this_frag;
672                 int tx_index;
673                 struct tx_desc *desc;
674
675                 this_frag = &skb_shinfo(skb)->frags[frag];
676                 tx_index = txq_alloc_desc_index(txq);
677                 desc = &txq->tx_desc_area[tx_index];
678
679                 /*
680                  * The last fragment will generate an interrupt
681                  * which will free the skb on TX completion.
682                  */
683                 if (frag == nr_frags - 1) {
684                         desc->cmd_sts = BUFFER_OWNED_BY_DMA |
685                                         ZERO_PADDING | TX_LAST_DESC |
686                                         TX_ENABLE_INTERRUPT;
687                 } else {
688                         desc->cmd_sts = BUFFER_OWNED_BY_DMA;
689                 }
690
691                 desc->l4i_chk = 0;
692                 desc->byte_cnt = this_frag->size;
693                 desc->buf_ptr = dma_map_page(NULL, this_frag->page,
694                                                 this_frag->page_offset,
695                                                 this_frag->size,
696                                                 DMA_TO_DEVICE);
697         }
698 }
699
700 static inline __be16 sum16_as_be(__sum16 sum)
701 {
702         return (__force __be16)sum;
703 }
704
705 static int txq_submit_skb(struct tx_queue *txq, struct sk_buff *skb)
706 {
707         struct mv643xx_eth_private *mp = txq_to_mp(txq);
708         int nr_frags = skb_shinfo(skb)->nr_frags;
709         int tx_index;
710         struct tx_desc *desc;
711         u32 cmd_sts;
712         u16 l4i_chk;
713         int length;
714
715         cmd_sts = TX_FIRST_DESC | GEN_CRC | BUFFER_OWNED_BY_DMA;
716         l4i_chk = 0;
717
718         if (skb->ip_summed == CHECKSUM_PARTIAL) {
719                 int tag_bytes;
720
721                 BUG_ON(skb->protocol != htons(ETH_P_IP) &&
722                        skb->protocol != htons(ETH_P_8021Q));
723
724                 tag_bytes = (void *)ip_hdr(skb) - (void *)skb->data - ETH_HLEN;
725                 if (unlikely(tag_bytes & ~12)) {
726                         if (skb_checksum_help(skb) == 0)
727                                 goto no_csum;
728                         kfree_skb(skb);
729                         return 1;
730                 }
731
732                 if (tag_bytes & 4)
733                         cmd_sts |= MAC_HDR_EXTRA_4_BYTES;
734                 if (tag_bytes & 8)
735                         cmd_sts |= MAC_HDR_EXTRA_8_BYTES;
736
737                 cmd_sts |= GEN_TCP_UDP_CHECKSUM |
738                            GEN_IP_V4_CHECKSUM   |
739                            ip_hdr(skb)->ihl << TX_IHL_SHIFT;
740
741                 switch (ip_hdr(skb)->protocol) {
742                 case IPPROTO_UDP:
743                         cmd_sts |= UDP_FRAME;
744                         l4i_chk = ntohs(sum16_as_be(udp_hdr(skb)->check));
745                         break;
746                 case IPPROTO_TCP:
747                         l4i_chk = ntohs(sum16_as_be(tcp_hdr(skb)->check));
748                         break;
749                 default:
750                         BUG();
751                 }
752         } else {
753 no_csum:
754                 /* Errata BTS #50, IHL must be 5 if no HW checksum */
755                 cmd_sts |= 5 << TX_IHL_SHIFT;
756         }
757
758         tx_index = txq_alloc_desc_index(txq);
759         desc = &txq->tx_desc_area[tx_index];
760
761         if (nr_frags) {
762                 txq_submit_frag_skb(txq, skb);
763                 length = skb_headlen(skb);
764         } else {
765                 cmd_sts |= ZERO_PADDING | TX_LAST_DESC | TX_ENABLE_INTERRUPT;
766                 length = skb->len;
767         }
768
769         desc->l4i_chk = l4i_chk;
770         desc->byte_cnt = length;
771         desc->buf_ptr = dma_map_single(NULL, skb->data, length, DMA_TO_DEVICE);
772
773         __skb_queue_tail(&txq->tx_skb, skb);
774
775         /* ensure all other descriptors are written before first cmd_sts */
776         wmb();
777         desc->cmd_sts = cmd_sts;
778
779         /* clear TX_END status */
780         mp->work_tx_end &= ~(1 << txq->index);
781
782         /* ensure all descriptors are written before poking hardware */
783         wmb();
784         txq_enable(txq);
785
786         txq->tx_desc_count += nr_frags + 1;
787
788         return 0;
789 }
790
791 static int mv643xx_eth_xmit(struct sk_buff *skb, struct net_device *dev)
792 {
793         struct mv643xx_eth_private *mp = netdev_priv(dev);
794         int queue;
795         struct tx_queue *txq;
796         struct netdev_queue *nq;
797
798         queue = skb_get_queue_mapping(skb);
799         txq = mp->txq + queue;
800         nq = netdev_get_tx_queue(dev, queue);
801
802         if (has_tiny_unaligned_frags(skb) && __skb_linearize(skb)) {
803                 txq->tx_dropped++;
804                 dev_printk(KERN_DEBUG, &dev->dev,
805                            "failed to linearize skb with tiny "
806                            "unaligned fragment\n");
807                 return NETDEV_TX_BUSY;
808         }
809
810         if (txq->tx_ring_size - txq->tx_desc_count < MAX_SKB_FRAGS + 1) {
811                 if (net_ratelimit())
812                         dev_printk(KERN_ERR, &dev->dev, "tx queue full?!\n");
813                 kfree_skb(skb);
814                 return NETDEV_TX_OK;
815         }
816
817         if (!txq_submit_skb(txq, skb)) {
818                 int entries_left;
819
820                 txq->tx_bytes += skb->len;
821                 txq->tx_packets++;
822                 dev->trans_start = jiffies;
823
824                 entries_left = txq->tx_ring_size - txq->tx_desc_count;
825                 if (entries_left < MAX_SKB_FRAGS + 1)
826                         netif_tx_stop_queue(nq);
827         }
828
829         return NETDEV_TX_OK;
830 }
831
832
833 /* tx napi ******************************************************************/
834 static void txq_kick(struct tx_queue *txq)
835 {
836         struct mv643xx_eth_private *mp = txq_to_mp(txq);
837         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
838         u32 hw_desc_ptr;
839         u32 expected_ptr;
840
841         __netif_tx_lock(nq, smp_processor_id());
842
843         if (rdl(mp, TXQ_COMMAND(mp->port_num)) & (1 << txq->index))
844                 goto out;
845
846         hw_desc_ptr = rdl(mp, TXQ_CURRENT_DESC_PTR(mp->port_num, txq->index));
847         expected_ptr = (u32)txq->tx_desc_dma +
848                                 txq->tx_curr_desc * sizeof(struct tx_desc);
849
850         if (hw_desc_ptr != expected_ptr)
851                 txq_enable(txq);
852
853 out:
854         __netif_tx_unlock(nq);
855
856         mp->work_tx_end &= ~(1 << txq->index);
857 }
858
859 static int txq_reclaim(struct tx_queue *txq, int budget, int force)
860 {
861         struct mv643xx_eth_private *mp = txq_to_mp(txq);
862         struct netdev_queue *nq = netdev_get_tx_queue(mp->dev, txq->index);
863         int reclaimed;
864
865         __netif_tx_lock(nq, smp_processor_id());
866
867         reclaimed = 0;
868         while (reclaimed < budget && txq->tx_desc_count > 0) {
869                 int tx_index;
870                 struct tx_desc *desc;
871                 u32 cmd_sts;
872                 struct sk_buff *skb;
873
874                 tx_index = txq->tx_used_desc;
875                 desc = &txq->tx_desc_area[tx_index];
876                 cmd_sts = desc->cmd_sts;
877
878                 if (cmd_sts & BUFFER_OWNED_BY_DMA) {
879                         if (!force)
880                                 break;
881                         desc->cmd_sts = cmd_sts & ~BUFFER_OWNED_BY_DMA;
882                 }
883
884                 txq->tx_used_desc = tx_index + 1;
885                 if (txq->tx_used_desc == txq->tx_ring_size)
886                         txq->tx_used_desc = 0;
887
888                 reclaimed++;
889                 txq->tx_desc_count--;
890
891                 skb = NULL;
892                 if (cmd_sts & TX_LAST_DESC)
893                         skb = __skb_dequeue(&txq->tx_skb);
894
895                 if (cmd_sts & ERROR_SUMMARY) {
896                         dev_printk(KERN_INFO, &mp->dev->dev, "tx error\n");
897                         mp->dev->stats.tx_errors++;
898                 }
899
900                 if (cmd_sts & TX_FIRST_DESC) {
901                         dma_unmap_single(NULL, desc->buf_ptr,
902                                          desc->byte_cnt, DMA_TO_DEVICE);
903                 } else {
904                         dma_unmap_page(NULL, desc->buf_ptr,
905                                        desc->byte_cnt, DMA_TO_DEVICE);
906                 }
907
908                 if (skb)
909                         dev_kfree_skb(skb);
910         }
911
912         __netif_tx_unlock(nq);
913
914         if (reclaimed < budget)
915                 mp->work_tx &= ~(1 << txq->index);
916
917         return reclaimed;
918 }
919
920
921 /* tx rate control **********************************************************/
922 /*
923  * Set total maximum TX rate (shared by all TX queues for this port)
924  * to 'rate' bits per second, with a maximum burst of 'burst' bytes.
925  */
926 static void tx_set_rate(struct mv643xx_eth_private *mp, int rate, int burst)
927 {
928         int token_rate;
929         int mtu;
930         int bucket_size;
931
932         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
933         if (token_rate > 1023)
934                 token_rate = 1023;
935
936         mtu = (mp->dev->mtu + 255) >> 8;
937         if (mtu > 63)
938                 mtu = 63;
939
940         bucket_size = (burst + 255) >> 8;
941         if (bucket_size > 65535)
942                 bucket_size = 65535;
943
944         switch (mp->shared->tx_bw_control) {
945         case TX_BW_CONTROL_OLD_LAYOUT:
946                 wrl(mp, TX_BW_RATE(mp->port_num), token_rate);
947                 wrl(mp, TX_BW_MTU(mp->port_num), mtu);
948                 wrl(mp, TX_BW_BURST(mp->port_num), bucket_size);
949                 break;
950         case TX_BW_CONTROL_NEW_LAYOUT:
951                 wrl(mp, TX_BW_RATE_MOVED(mp->port_num), token_rate);
952                 wrl(mp, TX_BW_MTU_MOVED(mp->port_num), mtu);
953                 wrl(mp, TX_BW_BURST_MOVED(mp->port_num), bucket_size);
954                 break;
955         }
956 }
957
958 static void txq_set_rate(struct tx_queue *txq, int rate, int burst)
959 {
960         struct mv643xx_eth_private *mp = txq_to_mp(txq);
961         int token_rate;
962         int bucket_size;
963
964         token_rate = ((rate / 1000) * 64) / (mp->shared->t_clk / 1000);
965         if (token_rate > 1023)
966                 token_rate = 1023;
967
968         bucket_size = (burst + 255) >> 8;
969         if (bucket_size > 65535)
970                 bucket_size = 65535;
971
972         wrl(mp, TXQ_BW_TOKENS(mp->port_num, txq->index), token_rate << 14);
973         wrl(mp, TXQ_BW_CONF(mp->port_num, txq->index),
974                         (bucket_size << 10) | token_rate);
975 }
976
977 static void txq_set_fixed_prio_mode(struct tx_queue *txq)
978 {
979         struct mv643xx_eth_private *mp = txq_to_mp(txq);
980         int off;
981         u32 val;
982
983         /*
984          * Turn on fixed priority mode.
985          */
986         off = 0;
987         switch (mp->shared->tx_bw_control) {
988         case TX_BW_CONTROL_OLD_LAYOUT:
989                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
990                 break;
991         case TX_BW_CONTROL_NEW_LAYOUT:
992                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
993                 break;
994         }
995
996         if (off) {
997                 val = rdl(mp, off);
998                 val |= 1 << txq->index;
999                 wrl(mp, off, val);
1000         }
1001 }
1002
1003 static void txq_set_wrr(struct tx_queue *txq, int weight)
1004 {
1005         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1006         int off;
1007         u32 val;
1008
1009         /*
1010          * Turn off fixed priority mode.
1011          */
1012         off = 0;
1013         switch (mp->shared->tx_bw_control) {
1014         case TX_BW_CONTROL_OLD_LAYOUT:
1015                 off = TXQ_FIX_PRIO_CONF(mp->port_num);
1016                 break;
1017         case TX_BW_CONTROL_NEW_LAYOUT:
1018                 off = TXQ_FIX_PRIO_CONF_MOVED(mp->port_num);
1019                 break;
1020         }
1021
1022         if (off) {
1023                 val = rdl(mp, off);
1024                 val &= ~(1 << txq->index);
1025                 wrl(mp, off, val);
1026
1027                 /*
1028                  * Configure WRR weight for this queue.
1029                  */
1030                 off = TXQ_BW_WRR_CONF(mp->port_num, txq->index);
1031
1032                 val = rdl(mp, off);
1033                 val = (val & ~0xff) | (weight & 0xff);
1034                 wrl(mp, off, val);
1035         }
1036 }
1037
1038
1039 /* mii management interface *************************************************/
1040 static irqreturn_t mv643xx_eth_err_irq(int irq, void *dev_id)
1041 {
1042         struct mv643xx_eth_shared_private *msp = dev_id;
1043
1044         if (readl(msp->base + ERR_INT_CAUSE) & ERR_INT_SMI_DONE) {
1045                 writel(~ERR_INT_SMI_DONE, msp->base + ERR_INT_CAUSE);
1046                 wake_up(&msp->smi_busy_wait);
1047                 return IRQ_HANDLED;
1048         }
1049
1050         return IRQ_NONE;
1051 }
1052
1053 static int smi_is_done(struct mv643xx_eth_shared_private *msp)
1054 {
1055         return !(readl(msp->base + SMI_REG) & SMI_BUSY);
1056 }
1057
1058 static int smi_wait_ready(struct mv643xx_eth_shared_private *msp)
1059 {
1060         if (msp->err_interrupt == NO_IRQ) {
1061                 int i;
1062
1063                 for (i = 0; !smi_is_done(msp); i++) {
1064                         if (i == 10)
1065                                 return -ETIMEDOUT;
1066                         msleep(10);
1067                 }
1068
1069                 return 0;
1070         }
1071
1072         if (!wait_event_timeout(msp->smi_busy_wait, smi_is_done(msp),
1073                                 msecs_to_jiffies(100)))
1074                 return -ETIMEDOUT;
1075
1076         return 0;
1077 }
1078
1079 static int smi_reg_read(struct mv643xx_eth_private *mp,
1080                         unsigned int addr, unsigned int reg)
1081 {
1082         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1083         void __iomem *smi_reg = msp->base + SMI_REG;
1084         int ret;
1085
1086         mutex_lock(&msp->phy_lock);
1087
1088         if (smi_wait_ready(msp)) {
1089                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1090                 ret = -ETIMEDOUT;
1091                 goto out;
1092         }
1093
1094         writel(SMI_OPCODE_READ | (reg << 21) | (addr << 16), smi_reg);
1095
1096         if (smi_wait_ready(msp)) {
1097                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1098                 ret = -ETIMEDOUT;
1099                 goto out;
1100         }
1101
1102         ret = readl(smi_reg);
1103         if (!(ret & SMI_READ_VALID)) {
1104                 printk("%s: SMI bus read not valid\n", mp->dev->name);
1105                 ret = -ENODEV;
1106                 goto out;
1107         }
1108
1109         ret &= 0xffff;
1110
1111 out:
1112         mutex_unlock(&msp->phy_lock);
1113
1114         return ret;
1115 }
1116
1117 static int smi_reg_write(struct mv643xx_eth_private *mp, unsigned int addr,
1118                          unsigned int reg, unsigned int value)
1119 {
1120         struct mv643xx_eth_shared_private *msp = mp->shared->smi;
1121         void __iomem *smi_reg = msp->base + SMI_REG;
1122
1123         mutex_lock(&msp->phy_lock);
1124
1125         if (smi_wait_ready(msp)) {
1126                 printk("%s: SMI bus busy timeout\n", mp->dev->name);
1127                 mutex_unlock(&msp->phy_lock);
1128                 return -ETIMEDOUT;
1129         }
1130
1131         writel(SMI_OPCODE_WRITE | (reg << 21) |
1132                 (addr << 16) | (value & 0xffff), smi_reg);
1133
1134         mutex_unlock(&msp->phy_lock);
1135
1136         return 0;
1137 }
1138
1139
1140 /* statistics ***************************************************************/
1141 static struct net_device_stats *mv643xx_eth_get_stats(struct net_device *dev)
1142 {
1143         struct mv643xx_eth_private *mp = netdev_priv(dev);
1144         struct net_device_stats *stats = &dev->stats;
1145         unsigned long tx_packets = 0;
1146         unsigned long tx_bytes = 0;
1147         unsigned long tx_dropped = 0;
1148         int i;
1149
1150         for (i = 0; i < mp->txq_count; i++) {
1151                 struct tx_queue *txq = mp->txq + i;
1152
1153                 tx_packets += txq->tx_packets;
1154                 tx_bytes += txq->tx_bytes;
1155                 tx_dropped += txq->tx_dropped;
1156         }
1157
1158         stats->tx_packets = tx_packets;
1159         stats->tx_bytes = tx_bytes;
1160         stats->tx_dropped = tx_dropped;
1161
1162         return stats;
1163 }
1164
1165 static inline u32 mib_read(struct mv643xx_eth_private *mp, int offset)
1166 {
1167         return rdl(mp, MIB_COUNTERS(mp->port_num) + offset);
1168 }
1169
1170 static void mib_counters_clear(struct mv643xx_eth_private *mp)
1171 {
1172         int i;
1173
1174         for (i = 0; i < 0x80; i += 4)
1175                 mib_read(mp, i);
1176 }
1177
1178 static void mib_counters_update(struct mv643xx_eth_private *mp)
1179 {
1180         struct mib_counters *p = &mp->mib_counters;
1181
1182         spin_lock(&mp->mib_counters_lock);
1183         p->good_octets_received += mib_read(mp, 0x00);
1184         p->good_octets_received += (u64)mib_read(mp, 0x04) << 32;
1185         p->bad_octets_received += mib_read(mp, 0x08);
1186         p->internal_mac_transmit_err += mib_read(mp, 0x0c);
1187         p->good_frames_received += mib_read(mp, 0x10);
1188         p->bad_frames_received += mib_read(mp, 0x14);
1189         p->broadcast_frames_received += mib_read(mp, 0x18);
1190         p->multicast_frames_received += mib_read(mp, 0x1c);
1191         p->frames_64_octets += mib_read(mp, 0x20);
1192         p->frames_65_to_127_octets += mib_read(mp, 0x24);
1193         p->frames_128_to_255_octets += mib_read(mp, 0x28);
1194         p->frames_256_to_511_octets += mib_read(mp, 0x2c);
1195         p->frames_512_to_1023_octets += mib_read(mp, 0x30);
1196         p->frames_1024_to_max_octets += mib_read(mp, 0x34);
1197         p->good_octets_sent += mib_read(mp, 0x38);
1198         p->good_octets_sent += (u64)mib_read(mp, 0x3c) << 32;
1199         p->good_frames_sent += mib_read(mp, 0x40);
1200         p->excessive_collision += mib_read(mp, 0x44);
1201         p->multicast_frames_sent += mib_read(mp, 0x48);
1202         p->broadcast_frames_sent += mib_read(mp, 0x4c);
1203         p->unrec_mac_control_received += mib_read(mp, 0x50);
1204         p->fc_sent += mib_read(mp, 0x54);
1205         p->good_fc_received += mib_read(mp, 0x58);
1206         p->bad_fc_received += mib_read(mp, 0x5c);
1207         p->undersize_received += mib_read(mp, 0x60);
1208         p->fragments_received += mib_read(mp, 0x64);
1209         p->oversize_received += mib_read(mp, 0x68);
1210         p->jabber_received += mib_read(mp, 0x6c);
1211         p->mac_receive_error += mib_read(mp, 0x70);
1212         p->bad_crc_event += mib_read(mp, 0x74);
1213         p->collision += mib_read(mp, 0x78);
1214         p->late_collision += mib_read(mp, 0x7c);
1215         spin_unlock(&mp->mib_counters_lock);
1216
1217         mod_timer(&mp->mib_counters_timer, jiffies + 30 * HZ);
1218 }
1219
1220 static void mib_counters_timer_wrapper(unsigned long _mp)
1221 {
1222         struct mv643xx_eth_private *mp = (void *)_mp;
1223
1224         mib_counters_update(mp);
1225 }
1226
1227
1228 /* ethtool ******************************************************************/
1229 struct mv643xx_eth_stats {
1230         char stat_string[ETH_GSTRING_LEN];
1231         int sizeof_stat;
1232         int netdev_off;
1233         int mp_off;
1234 };
1235
1236 #define SSTAT(m)                                                \
1237         { #m, FIELD_SIZEOF(struct net_device_stats, m),         \
1238           offsetof(struct net_device, stats.m), -1 }
1239
1240 #define MIBSTAT(m)                                              \
1241         { #m, FIELD_SIZEOF(struct mib_counters, m),             \
1242           -1, offsetof(struct mv643xx_eth_private, mib_counters.m) }
1243
1244 static const struct mv643xx_eth_stats mv643xx_eth_stats[] = {
1245         SSTAT(rx_packets),
1246         SSTAT(tx_packets),
1247         SSTAT(rx_bytes),
1248         SSTAT(tx_bytes),
1249         SSTAT(rx_errors),
1250         SSTAT(tx_errors),
1251         SSTAT(rx_dropped),
1252         SSTAT(tx_dropped),
1253         MIBSTAT(good_octets_received),
1254         MIBSTAT(bad_octets_received),
1255         MIBSTAT(internal_mac_transmit_err),
1256         MIBSTAT(good_frames_received),
1257         MIBSTAT(bad_frames_received),
1258         MIBSTAT(broadcast_frames_received),
1259         MIBSTAT(multicast_frames_received),
1260         MIBSTAT(frames_64_octets),
1261         MIBSTAT(frames_65_to_127_octets),
1262         MIBSTAT(frames_128_to_255_octets),
1263         MIBSTAT(frames_256_to_511_octets),
1264         MIBSTAT(frames_512_to_1023_octets),
1265         MIBSTAT(frames_1024_to_max_octets),
1266         MIBSTAT(good_octets_sent),
1267         MIBSTAT(good_frames_sent),
1268         MIBSTAT(excessive_collision),
1269         MIBSTAT(multicast_frames_sent),
1270         MIBSTAT(broadcast_frames_sent),
1271         MIBSTAT(unrec_mac_control_received),
1272         MIBSTAT(fc_sent),
1273         MIBSTAT(good_fc_received),
1274         MIBSTAT(bad_fc_received),
1275         MIBSTAT(undersize_received),
1276         MIBSTAT(fragments_received),
1277         MIBSTAT(oversize_received),
1278         MIBSTAT(jabber_received),
1279         MIBSTAT(mac_receive_error),
1280         MIBSTAT(bad_crc_event),
1281         MIBSTAT(collision),
1282         MIBSTAT(late_collision),
1283 };
1284
1285 static int mv643xx_eth_get_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1286 {
1287         struct mv643xx_eth_private *mp = netdev_priv(dev);
1288         int err;
1289
1290         err = mii_ethtool_gset(&mp->mii, cmd);
1291
1292         /*
1293          * The MAC does not support 1000baseT_Half.
1294          */
1295         cmd->supported &= ~SUPPORTED_1000baseT_Half;
1296         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1297
1298         return err;
1299 }
1300
1301 static int mv643xx_eth_get_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1302 {
1303         struct mv643xx_eth_private *mp = netdev_priv(dev);
1304         u32 port_status;
1305
1306         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1307
1308         cmd->supported = SUPPORTED_MII;
1309         cmd->advertising = ADVERTISED_MII;
1310         switch (port_status & PORT_SPEED_MASK) {
1311         case PORT_SPEED_10:
1312                 cmd->speed = SPEED_10;
1313                 break;
1314         case PORT_SPEED_100:
1315                 cmd->speed = SPEED_100;
1316                 break;
1317         case PORT_SPEED_1000:
1318                 cmd->speed = SPEED_1000;
1319                 break;
1320         default:
1321                 cmd->speed = -1;
1322                 break;
1323         }
1324         cmd->duplex = (port_status & FULL_DUPLEX) ? DUPLEX_FULL : DUPLEX_HALF;
1325         cmd->port = PORT_MII;
1326         cmd->phy_address = 0;
1327         cmd->transceiver = XCVR_INTERNAL;
1328         cmd->autoneg = AUTONEG_DISABLE;
1329         cmd->maxtxpkt = 1;
1330         cmd->maxrxpkt = 1;
1331
1332         return 0;
1333 }
1334
1335 static int mv643xx_eth_set_settings(struct net_device *dev, struct ethtool_cmd *cmd)
1336 {
1337         struct mv643xx_eth_private *mp = netdev_priv(dev);
1338
1339         /*
1340          * The MAC does not support 1000baseT_Half.
1341          */
1342         cmd->advertising &= ~ADVERTISED_1000baseT_Half;
1343
1344         return mii_ethtool_sset(&mp->mii, cmd);
1345 }
1346
1347 static int mv643xx_eth_set_settings_phyless(struct net_device *dev, struct ethtool_cmd *cmd)
1348 {
1349         return -EINVAL;
1350 }
1351
1352 static void mv643xx_eth_get_drvinfo(struct net_device *dev,
1353                                     struct ethtool_drvinfo *drvinfo)
1354 {
1355         strncpy(drvinfo->driver,  mv643xx_eth_driver_name, 32);
1356         strncpy(drvinfo->version, mv643xx_eth_driver_version, 32);
1357         strncpy(drvinfo->fw_version, "N/A", 32);
1358         strncpy(drvinfo->bus_info, "platform", 32);
1359         drvinfo->n_stats = ARRAY_SIZE(mv643xx_eth_stats);
1360 }
1361
1362 static int mv643xx_eth_nway_reset(struct net_device *dev)
1363 {
1364         struct mv643xx_eth_private *mp = netdev_priv(dev);
1365
1366         return mii_nway_restart(&mp->mii);
1367 }
1368
1369 static int mv643xx_eth_nway_reset_phyless(struct net_device *dev)
1370 {
1371         return -EINVAL;
1372 }
1373
1374 static u32 mv643xx_eth_get_link(struct net_device *dev)
1375 {
1376         struct mv643xx_eth_private *mp = netdev_priv(dev);
1377
1378         return mii_link_ok(&mp->mii);
1379 }
1380
1381 static u32 mv643xx_eth_get_link_phyless(struct net_device *dev)
1382 {
1383         return 1;
1384 }
1385
1386 static void mv643xx_eth_get_strings(struct net_device *dev,
1387                                     uint32_t stringset, uint8_t *data)
1388 {
1389         int i;
1390
1391         if (stringset == ETH_SS_STATS) {
1392                 for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1393                         memcpy(data + i * ETH_GSTRING_LEN,
1394                                 mv643xx_eth_stats[i].stat_string,
1395                                 ETH_GSTRING_LEN);
1396                 }
1397         }
1398 }
1399
1400 static void mv643xx_eth_get_ethtool_stats(struct net_device *dev,
1401                                           struct ethtool_stats *stats,
1402                                           uint64_t *data)
1403 {
1404         struct mv643xx_eth_private *mp = netdev_priv(dev);
1405         int i;
1406
1407         mv643xx_eth_get_stats(dev);
1408         mib_counters_update(mp);
1409
1410         for (i = 0; i < ARRAY_SIZE(mv643xx_eth_stats); i++) {
1411                 const struct mv643xx_eth_stats *stat;
1412                 void *p;
1413
1414                 stat = mv643xx_eth_stats + i;
1415
1416                 if (stat->netdev_off >= 0)
1417                         p = ((void *)mp->dev) + stat->netdev_off;
1418                 else
1419                         p = ((void *)mp) + stat->mp_off;
1420
1421                 data[i] = (stat->sizeof_stat == 8) ?
1422                                 *(uint64_t *)p : *(uint32_t *)p;
1423         }
1424 }
1425
1426 static int mv643xx_eth_get_sset_count(struct net_device *dev, int sset)
1427 {
1428         if (sset == ETH_SS_STATS)
1429                 return ARRAY_SIZE(mv643xx_eth_stats);
1430
1431         return -EOPNOTSUPP;
1432 }
1433
1434 static const struct ethtool_ops mv643xx_eth_ethtool_ops = {
1435         .get_settings           = mv643xx_eth_get_settings,
1436         .set_settings           = mv643xx_eth_set_settings,
1437         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1438         .nway_reset             = mv643xx_eth_nway_reset,
1439         .get_link               = mv643xx_eth_get_link,
1440         .set_sg                 = ethtool_op_set_sg,
1441         .get_strings            = mv643xx_eth_get_strings,
1442         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1443         .get_sset_count         = mv643xx_eth_get_sset_count,
1444 };
1445
1446 static const struct ethtool_ops mv643xx_eth_ethtool_ops_phyless = {
1447         .get_settings           = mv643xx_eth_get_settings_phyless,
1448         .set_settings           = mv643xx_eth_set_settings_phyless,
1449         .get_drvinfo            = mv643xx_eth_get_drvinfo,
1450         .nway_reset             = mv643xx_eth_nway_reset_phyless,
1451         .get_link               = mv643xx_eth_get_link_phyless,
1452         .set_sg                 = ethtool_op_set_sg,
1453         .get_strings            = mv643xx_eth_get_strings,
1454         .get_ethtool_stats      = mv643xx_eth_get_ethtool_stats,
1455         .get_sset_count         = mv643xx_eth_get_sset_count,
1456 };
1457
1458
1459 /* address handling *********************************************************/
1460 static void uc_addr_get(struct mv643xx_eth_private *mp, unsigned char *addr)
1461 {
1462         unsigned int mac_h;
1463         unsigned int mac_l;
1464
1465         mac_h = rdl(mp, MAC_ADDR_HIGH(mp->port_num));
1466         mac_l = rdl(mp, MAC_ADDR_LOW(mp->port_num));
1467
1468         addr[0] = (mac_h >> 24) & 0xff;
1469         addr[1] = (mac_h >> 16) & 0xff;
1470         addr[2] = (mac_h >> 8) & 0xff;
1471         addr[3] = mac_h & 0xff;
1472         addr[4] = (mac_l >> 8) & 0xff;
1473         addr[5] = mac_l & 0xff;
1474 }
1475
1476 static void init_mac_tables(struct mv643xx_eth_private *mp)
1477 {
1478         int i;
1479
1480         for (i = 0; i < 0x100; i += 4) {
1481                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1482                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1483         }
1484
1485         for (i = 0; i < 0x10; i += 4)
1486                 wrl(mp, UNICAST_TABLE(mp->port_num) + i, 0);
1487 }
1488
1489 static void set_filter_table_entry(struct mv643xx_eth_private *mp,
1490                                    int table, unsigned char entry)
1491 {
1492         unsigned int table_reg;
1493
1494         /* Set "accepts frame bit" at specified table entry */
1495         table_reg = rdl(mp, table + (entry & 0xfc));
1496         table_reg |= 0x01 << (8 * (entry & 3));
1497         wrl(mp, table + (entry & 0xfc), table_reg);
1498 }
1499
1500 static void uc_addr_set(struct mv643xx_eth_private *mp, unsigned char *addr)
1501 {
1502         unsigned int mac_h;
1503         unsigned int mac_l;
1504         int table;
1505
1506         mac_l = (addr[4] << 8) | addr[5];
1507         mac_h = (addr[0] << 24) | (addr[1] << 16) | (addr[2] << 8) | addr[3];
1508
1509         wrl(mp, MAC_ADDR_LOW(mp->port_num), mac_l);
1510         wrl(mp, MAC_ADDR_HIGH(mp->port_num), mac_h);
1511
1512         table = UNICAST_TABLE(mp->port_num);
1513         set_filter_table_entry(mp, table, addr[5] & 0x0f);
1514 }
1515
1516 static int mv643xx_eth_set_mac_address(struct net_device *dev, void *addr)
1517 {
1518         struct mv643xx_eth_private *mp = netdev_priv(dev);
1519
1520         /* +2 is for the offset of the HW addr type */
1521         memcpy(dev->dev_addr, addr + 2, 6);
1522
1523         init_mac_tables(mp);
1524         uc_addr_set(mp, dev->dev_addr);
1525
1526         return 0;
1527 }
1528
1529 static int addr_crc(unsigned char *addr)
1530 {
1531         int crc = 0;
1532         int i;
1533
1534         for (i = 0; i < 6; i++) {
1535                 int j;
1536
1537                 crc = (crc ^ addr[i]) << 8;
1538                 for (j = 7; j >= 0; j--) {
1539                         if (crc & (0x100 << j))
1540                                 crc ^= 0x107 << j;
1541                 }
1542         }
1543
1544         return crc;
1545 }
1546
1547 static void mv643xx_eth_set_rx_mode(struct net_device *dev)
1548 {
1549         struct mv643xx_eth_private *mp = netdev_priv(dev);
1550         u32 port_config;
1551         struct dev_addr_list *addr;
1552         int i;
1553
1554         port_config = rdl(mp, PORT_CONFIG(mp->port_num));
1555         if (dev->flags & IFF_PROMISC)
1556                 port_config |= UNICAST_PROMISCUOUS_MODE;
1557         else
1558                 port_config &= ~UNICAST_PROMISCUOUS_MODE;
1559         wrl(mp, PORT_CONFIG(mp->port_num), port_config);
1560
1561         if (dev->flags & (IFF_PROMISC | IFF_ALLMULTI)) {
1562                 int port_num = mp->port_num;
1563                 u32 accept = 0x01010101;
1564
1565                 for (i = 0; i < 0x100; i += 4) {
1566                         wrl(mp, SPECIAL_MCAST_TABLE(port_num) + i, accept);
1567                         wrl(mp, OTHER_MCAST_TABLE(port_num) + i, accept);
1568                 }
1569                 return;
1570         }
1571
1572         for (i = 0; i < 0x100; i += 4) {
1573                 wrl(mp, SPECIAL_MCAST_TABLE(mp->port_num) + i, 0);
1574                 wrl(mp, OTHER_MCAST_TABLE(mp->port_num) + i, 0);
1575         }
1576
1577         for (addr = dev->mc_list; addr != NULL; addr = addr->next) {
1578                 u8 *a = addr->da_addr;
1579                 int table;
1580
1581                 if (addr->da_addrlen != 6)
1582                         continue;
1583
1584                 if (memcmp(a, "\x01\x00\x5e\x00\x00", 5) == 0) {
1585                         table = SPECIAL_MCAST_TABLE(mp->port_num);
1586                         set_filter_table_entry(mp, table, a[5]);
1587                 } else {
1588                         int crc = addr_crc(a);
1589
1590                         table = OTHER_MCAST_TABLE(mp->port_num);
1591                         set_filter_table_entry(mp, table, crc);
1592                 }
1593         }
1594 }
1595
1596
1597 /* rx/tx queue initialisation ***********************************************/
1598 static int rxq_init(struct mv643xx_eth_private *mp, int index)
1599 {
1600         struct rx_queue *rxq = mp->rxq + index;
1601         struct rx_desc *rx_desc;
1602         int size;
1603         int i;
1604
1605         rxq->index = index;
1606
1607         rxq->rx_ring_size = mp->default_rx_ring_size;
1608
1609         rxq->rx_desc_count = 0;
1610         rxq->rx_curr_desc = 0;
1611         rxq->rx_used_desc = 0;
1612
1613         size = rxq->rx_ring_size * sizeof(struct rx_desc);
1614
1615         if (index == 0 && size <= mp->rx_desc_sram_size) {
1616                 rxq->rx_desc_area = ioremap(mp->rx_desc_sram_addr,
1617                                                 mp->rx_desc_sram_size);
1618                 rxq->rx_desc_dma = mp->rx_desc_sram_addr;
1619         } else {
1620                 rxq->rx_desc_area = dma_alloc_coherent(NULL, size,
1621                                                         &rxq->rx_desc_dma,
1622                                                         GFP_KERNEL);
1623         }
1624
1625         if (rxq->rx_desc_area == NULL) {
1626                 dev_printk(KERN_ERR, &mp->dev->dev,
1627                            "can't allocate rx ring (%d bytes)\n", size);
1628                 goto out;
1629         }
1630         memset(rxq->rx_desc_area, 0, size);
1631
1632         rxq->rx_desc_area_size = size;
1633         rxq->rx_skb = kmalloc(rxq->rx_ring_size * sizeof(*rxq->rx_skb),
1634                                                                 GFP_KERNEL);
1635         if (rxq->rx_skb == NULL) {
1636                 dev_printk(KERN_ERR, &mp->dev->dev,
1637                            "can't allocate rx skb ring\n");
1638                 goto out_free;
1639         }
1640
1641         rx_desc = (struct rx_desc *)rxq->rx_desc_area;
1642         for (i = 0; i < rxq->rx_ring_size; i++) {
1643                 int nexti;
1644
1645                 nexti = i + 1;
1646                 if (nexti == rxq->rx_ring_size)
1647                         nexti = 0;
1648
1649                 rx_desc[i].next_desc_ptr = rxq->rx_desc_dma +
1650                                         nexti * sizeof(struct rx_desc);
1651         }
1652
1653         return 0;
1654
1655
1656 out_free:
1657         if (index == 0 && size <= mp->rx_desc_sram_size)
1658                 iounmap(rxq->rx_desc_area);
1659         else
1660                 dma_free_coherent(NULL, size,
1661                                   rxq->rx_desc_area,
1662                                   rxq->rx_desc_dma);
1663
1664 out:
1665         return -ENOMEM;
1666 }
1667
1668 static void rxq_deinit(struct rx_queue *rxq)
1669 {
1670         struct mv643xx_eth_private *mp = rxq_to_mp(rxq);
1671         int i;
1672
1673         rxq_disable(rxq);
1674
1675         for (i = 0; i < rxq->rx_ring_size; i++) {
1676                 if (rxq->rx_skb[i]) {
1677                         dev_kfree_skb(rxq->rx_skb[i]);
1678                         rxq->rx_desc_count--;
1679                 }
1680         }
1681
1682         if (rxq->rx_desc_count) {
1683                 dev_printk(KERN_ERR, &mp->dev->dev,
1684                            "error freeing rx ring -- %d skbs stuck\n",
1685                            rxq->rx_desc_count);
1686         }
1687
1688         if (rxq->index == 0 &&
1689             rxq->rx_desc_area_size <= mp->rx_desc_sram_size)
1690                 iounmap(rxq->rx_desc_area);
1691         else
1692                 dma_free_coherent(NULL, rxq->rx_desc_area_size,
1693                                   rxq->rx_desc_area, rxq->rx_desc_dma);
1694
1695         kfree(rxq->rx_skb);
1696 }
1697
1698 static int txq_init(struct mv643xx_eth_private *mp, int index)
1699 {
1700         struct tx_queue *txq = mp->txq + index;
1701         struct tx_desc *tx_desc;
1702         int size;
1703         int i;
1704
1705         txq->index = index;
1706
1707         txq->tx_ring_size = mp->default_tx_ring_size;
1708
1709         txq->tx_desc_count = 0;
1710         txq->tx_curr_desc = 0;
1711         txq->tx_used_desc = 0;
1712
1713         size = txq->tx_ring_size * sizeof(struct tx_desc);
1714
1715         if (index == 0 && size <= mp->tx_desc_sram_size) {
1716                 txq->tx_desc_area = ioremap(mp->tx_desc_sram_addr,
1717                                                 mp->tx_desc_sram_size);
1718                 txq->tx_desc_dma = mp->tx_desc_sram_addr;
1719         } else {
1720                 txq->tx_desc_area = dma_alloc_coherent(NULL, size,
1721                                                         &txq->tx_desc_dma,
1722                                                         GFP_KERNEL);
1723         }
1724
1725         if (txq->tx_desc_area == NULL) {
1726                 dev_printk(KERN_ERR, &mp->dev->dev,
1727                            "can't allocate tx ring (%d bytes)\n", size);
1728                 return -ENOMEM;
1729         }
1730         memset(txq->tx_desc_area, 0, size);
1731
1732         txq->tx_desc_area_size = size;
1733
1734         tx_desc = (struct tx_desc *)txq->tx_desc_area;
1735         for (i = 0; i < txq->tx_ring_size; i++) {
1736                 struct tx_desc *txd = tx_desc + i;
1737                 int nexti;
1738
1739                 nexti = i + 1;
1740                 if (nexti == txq->tx_ring_size)
1741                         nexti = 0;
1742
1743                 txd->cmd_sts = 0;
1744                 txd->next_desc_ptr = txq->tx_desc_dma +
1745                                         nexti * sizeof(struct tx_desc);
1746         }
1747
1748         skb_queue_head_init(&txq->tx_skb);
1749
1750         return 0;
1751 }
1752
1753 static void txq_deinit(struct tx_queue *txq)
1754 {
1755         struct mv643xx_eth_private *mp = txq_to_mp(txq);
1756
1757         txq_disable(txq);
1758         txq_reclaim(txq, txq->tx_ring_size, 1);
1759
1760         BUG_ON(txq->tx_used_desc != txq->tx_curr_desc);
1761
1762         if (txq->index == 0 &&
1763             txq->tx_desc_area_size <= mp->tx_desc_sram_size)
1764                 iounmap(txq->tx_desc_area);
1765         else
1766                 dma_free_coherent(NULL, txq->tx_desc_area_size,
1767                                   txq->tx_desc_area, txq->tx_desc_dma);
1768 }
1769
1770
1771 /* netdev ops and related ***************************************************/
1772 static int mv643xx_eth_collect_events(struct mv643xx_eth_private *mp)
1773 {
1774         u32 int_cause;
1775         u32 int_cause_ext;
1776
1777         int_cause = rdl(mp, INT_CAUSE(mp->port_num)) &
1778                         (INT_TX_END | INT_RX | INT_EXT);
1779         if (int_cause == 0)
1780                 return 0;
1781
1782         int_cause_ext = 0;
1783         if (int_cause & INT_EXT)
1784                 int_cause_ext = rdl(mp, INT_CAUSE_EXT(mp->port_num));
1785
1786         int_cause &= INT_TX_END | INT_RX;
1787         if (int_cause) {
1788                 wrl(mp, INT_CAUSE(mp->port_num), ~int_cause);
1789                 mp->work_tx_end |= ((int_cause & INT_TX_END) >> 19) &
1790                                 ~(rdl(mp, TXQ_COMMAND(mp->port_num)) & 0xff);
1791                 mp->work_rx |= (int_cause & INT_RX) >> 2;
1792         }
1793
1794         int_cause_ext &= INT_EXT_LINK_PHY | INT_EXT_TX;
1795         if (int_cause_ext) {
1796                 wrl(mp, INT_CAUSE_EXT(mp->port_num), ~int_cause_ext);
1797                 if (int_cause_ext & INT_EXT_LINK_PHY)
1798                         mp->work_link = 1;
1799                 mp->work_tx |= int_cause_ext & INT_EXT_TX;
1800         }
1801
1802         return 1;
1803 }
1804
1805 static irqreturn_t mv643xx_eth_irq(int irq, void *dev_id)
1806 {
1807         struct net_device *dev = (struct net_device *)dev_id;
1808         struct mv643xx_eth_private *mp = netdev_priv(dev);
1809
1810         if (unlikely(!mv643xx_eth_collect_events(mp)))
1811                 return IRQ_NONE;
1812
1813         wrl(mp, INT_MASK(mp->port_num), 0);
1814         napi_schedule(&mp->napi);
1815
1816         return IRQ_HANDLED;
1817 }
1818
1819 static void handle_link_event(struct mv643xx_eth_private *mp)
1820 {
1821         struct net_device *dev = mp->dev;
1822         u32 port_status;
1823         int speed;
1824         int duplex;
1825         int fc;
1826
1827         port_status = rdl(mp, PORT_STATUS(mp->port_num));
1828         if (!(port_status & LINK_UP)) {
1829                 if (netif_carrier_ok(dev)) {
1830                         int i;
1831
1832                         printk(KERN_INFO "%s: link down\n", dev->name);
1833
1834                         netif_carrier_off(dev);
1835
1836                         for (i = 0; i < mp->txq_count; i++) {
1837                                 struct tx_queue *txq = mp->txq + i;
1838
1839                                 txq_reclaim(txq, txq->tx_ring_size, 1);
1840                                 txq_reset_hw_ptr(txq);
1841                         }
1842                 }
1843                 return;
1844         }
1845
1846         switch (port_status & PORT_SPEED_MASK) {
1847         case PORT_SPEED_10:
1848                 speed = 10;
1849                 break;
1850         case PORT_SPEED_100:
1851                 speed = 100;
1852                 break;
1853         case PORT_SPEED_1000:
1854                 speed = 1000;
1855                 break;
1856         default:
1857                 speed = -1;
1858                 break;
1859         }
1860         duplex = (port_status & FULL_DUPLEX) ? 1 : 0;
1861         fc = (port_status & FLOW_CONTROL_ENABLED) ? 1 : 0;
1862
1863         printk(KERN_INFO "%s: link up, %d Mb/s, %s duplex, "
1864                          "flow control %sabled\n", dev->name,
1865                          speed, duplex ? "full" : "half",
1866                          fc ? "en" : "dis");
1867
1868         if (!netif_carrier_ok(dev))
1869                 netif_carrier_on(dev);
1870 }
1871
1872 static int mv643xx_eth_poll(struct napi_struct *napi, int budget)
1873 {
1874         struct mv643xx_eth_private *mp;
1875         int work_done;
1876
1877         mp = container_of(napi, struct mv643xx_eth_private, napi);
1878
1879         mp->work_rx_refill |= mp->work_rx_oom;
1880         mp->work_rx_oom = 0;
1881
1882         work_done = 0;
1883         while (work_done < budget) {
1884                 u8 queue_mask;
1885                 int queue;
1886                 int work_tbd;
1887
1888                 if (mp->work_link) {
1889                         mp->work_link = 0;
1890                         handle_link_event(mp);
1891                         continue;
1892                 }
1893
1894                 queue_mask = mp->work_tx | mp->work_tx_end |
1895                                 mp->work_rx | mp->work_rx_refill;
1896                 if (!queue_mask) {
1897                         if (mv643xx_eth_collect_events(mp))
1898                                 continue;
1899                         break;
1900                 }
1901
1902                 queue = fls(queue_mask) - 1;
1903                 queue_mask = 1 << queue;
1904
1905                 work_tbd = budget - work_done;
1906                 if (work_tbd > 16)
1907                         work_tbd = 16;
1908
1909                 if (mp->work_tx_end & queue_mask) {
1910                         txq_kick(mp->txq + queue);
1911                 } else if (mp->work_tx & queue_mask) {
1912                         work_done += txq_reclaim(mp->txq + queue, work_tbd, 0);
1913                         txq_maybe_wake(mp->txq + queue);
1914                 } else if (mp->work_rx & queue_mask) {
1915                         work_done += rxq_process(mp->rxq + queue, work_tbd);
1916                 } else if (mp->work_rx_refill & queue_mask) {
1917                         work_done += rxq_refill(mp->rxq + queue, work_tbd);
1918                 } else {
1919                         BUG();
1920                 }
1921         }
1922
1923         if (work_done < budget) {
1924                 if (mp->work_rx_oom)
1925                         mod_timer(&mp->rx_oom, jiffies + (HZ / 10));
1926                 napi_complete(napi);
1927                 wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
1928         }
1929
1930         return work_done;
1931 }
1932
1933 static inline void oom_timer_wrapper(unsigned long data)
1934 {
1935         struct mv643xx_eth_private *mp = (void *)data;
1936
1937         napi_schedule(&mp->napi);
1938 }
1939
1940 static void phy_reset(struct mv643xx_eth_private *mp)
1941 {
1942         int data;
1943
1944         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1945         if (data < 0)
1946                 return;
1947
1948         data |= BMCR_RESET;
1949         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data) < 0)
1950                 return;
1951
1952         do {
1953                 data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
1954         } while (data >= 0 && data & BMCR_RESET);
1955 }
1956
1957 static void port_start(struct mv643xx_eth_private *mp)
1958 {
1959         u32 pscr;
1960         int i;
1961
1962         /*
1963          * Perform PHY reset, if there is a PHY.
1964          */
1965         if (mp->phy_addr != -1) {
1966                 struct ethtool_cmd cmd;
1967
1968                 mv643xx_eth_get_settings(mp->dev, &cmd);
1969                 phy_reset(mp);
1970                 mv643xx_eth_set_settings(mp->dev, &cmd);
1971         }
1972
1973         /*
1974          * Configure basic link parameters.
1975          */
1976         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
1977
1978         pscr |= SERIAL_PORT_ENABLE;
1979         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1980
1981         pscr |= DO_NOT_FORCE_LINK_FAIL;
1982         if (mp->phy_addr == -1)
1983                 pscr |= FORCE_LINK_PASS;
1984         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
1985
1986         wrl(mp, SDMA_CONFIG(mp->port_num), PORT_SDMA_CONFIG_DEFAULT_VALUE);
1987
1988         /*
1989          * Configure TX path and queues.
1990          */
1991         tx_set_rate(mp, 1000000000, 16777216);
1992         for (i = 0; i < mp->txq_count; i++) {
1993                 struct tx_queue *txq = mp->txq + i;
1994
1995                 txq_reset_hw_ptr(txq);
1996                 txq_set_rate(txq, 1000000000, 16777216);
1997                 txq_set_fixed_prio_mode(txq);
1998         }
1999
2000         /*
2001          * Add configured unicast address to address filter table.
2002          */
2003         uc_addr_set(mp, mp->dev->dev_addr);
2004
2005         /*
2006          * Receive all unmatched unicast, TCP, UDP, BPDU and broadcast
2007          * frames to RX queue #0, and include the pseudo-header when
2008          * calculating receive checksums.
2009          */
2010         wrl(mp, PORT_CONFIG(mp->port_num), 0x02000000);
2011
2012         /*
2013          * Treat BPDUs as normal multicasts, and disable partition mode.
2014          */
2015         wrl(mp, PORT_CONFIG_EXT(mp->port_num), 0x00000000);
2016
2017         /*
2018          * Enable the receive queues.
2019          */
2020         for (i = 0; i < mp->rxq_count; i++) {
2021                 struct rx_queue *rxq = mp->rxq + i;
2022                 int off = RXQ_CURRENT_DESC_PTR(mp->port_num, i);
2023                 u32 addr;
2024
2025                 addr = (u32)rxq->rx_desc_dma;
2026                 addr += rxq->rx_curr_desc * sizeof(struct rx_desc);
2027                 wrl(mp, off, addr);
2028
2029                 rxq_enable(rxq);
2030         }
2031 }
2032
2033 static void set_rx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2034 {
2035         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2036         u32 val;
2037
2038         val = rdl(mp, SDMA_CONFIG(mp->port_num));
2039         if (mp->shared->extended_rx_coal_limit) {
2040                 if (coal > 0xffff)
2041                         coal = 0xffff;
2042                 val &= ~0x023fff80;
2043                 val |= (coal & 0x8000) << 10;
2044                 val |= (coal & 0x7fff) << 7;
2045         } else {
2046                 if (coal > 0x3fff)
2047                         coal = 0x3fff;
2048                 val &= ~0x003fff00;
2049                 val |= (coal & 0x3fff) << 8;
2050         }
2051         wrl(mp, SDMA_CONFIG(mp->port_num), val);
2052 }
2053
2054 static void set_tx_coal(struct mv643xx_eth_private *mp, unsigned int delay)
2055 {
2056         unsigned int coal = ((mp->shared->t_clk / 1000000) * delay) / 64;
2057
2058         if (coal > 0x3fff)
2059                 coal = 0x3fff;
2060         wrl(mp, TX_FIFO_URGENT_THRESHOLD(mp->port_num), (coal & 0x3fff) << 4);
2061 }
2062
2063 static int mv643xx_eth_open(struct net_device *dev)
2064 {
2065         struct mv643xx_eth_private *mp = netdev_priv(dev);
2066         int err;
2067         int i;
2068
2069         wrl(mp, INT_CAUSE(mp->port_num), 0);
2070         wrl(mp, INT_CAUSE_EXT(mp->port_num), 0);
2071         rdl(mp, INT_CAUSE_EXT(mp->port_num));
2072
2073         err = request_irq(dev->irq, mv643xx_eth_irq,
2074                           IRQF_SHARED, dev->name, dev);
2075         if (err) {
2076                 dev_printk(KERN_ERR, &dev->dev, "can't assign irq\n");
2077                 return -EAGAIN;
2078         }
2079
2080         init_mac_tables(mp);
2081
2082         napi_enable(&mp->napi);
2083
2084         for (i = 0; i < mp->rxq_count; i++) {
2085                 err = rxq_init(mp, i);
2086                 if (err) {
2087                         while (--i >= 0)
2088                                 rxq_deinit(mp->rxq + i);
2089                         goto out;
2090                 }
2091
2092                 rxq_refill(mp->rxq + i, INT_MAX);
2093         }
2094
2095         if (mp->work_rx_oom) {
2096                 mp->rx_oom.expires = jiffies + (HZ / 10);
2097                 add_timer(&mp->rx_oom);
2098         }
2099
2100         for (i = 0; i < mp->txq_count; i++) {
2101                 err = txq_init(mp, i);
2102                 if (err) {
2103                         while (--i >= 0)
2104                                 txq_deinit(mp->txq + i);
2105                         goto out_free;
2106                 }
2107         }
2108
2109         netif_carrier_off(dev);
2110
2111         port_start(mp);
2112
2113         set_rx_coal(mp, 0);
2114         set_tx_coal(mp, 0);
2115
2116         wrl(mp, INT_MASK_EXT(mp->port_num), INT_EXT_LINK_PHY | INT_EXT_TX);
2117         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2118
2119         return 0;
2120
2121
2122 out_free:
2123         for (i = 0; i < mp->rxq_count; i++)
2124                 rxq_deinit(mp->rxq + i);
2125 out:
2126         free_irq(dev->irq, dev);
2127
2128         return err;
2129 }
2130
2131 static void port_reset(struct mv643xx_eth_private *mp)
2132 {
2133         unsigned int data;
2134         int i;
2135
2136         for (i = 0; i < mp->rxq_count; i++)
2137                 rxq_disable(mp->rxq + i);
2138         for (i = 0; i < mp->txq_count; i++)
2139                 txq_disable(mp->txq + i);
2140
2141         while (1) {
2142                 u32 ps = rdl(mp, PORT_STATUS(mp->port_num));
2143
2144                 if ((ps & (TX_IN_PROGRESS | TX_FIFO_EMPTY)) == TX_FIFO_EMPTY)
2145                         break;
2146                 udelay(10);
2147         }
2148
2149         /* Reset the Enable bit in the Configuration Register */
2150         data = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2151         data &= ~(SERIAL_PORT_ENABLE            |
2152                   DO_NOT_FORCE_LINK_FAIL        |
2153                   FORCE_LINK_PASS);
2154         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), data);
2155 }
2156
2157 static int mv643xx_eth_stop(struct net_device *dev)
2158 {
2159         struct mv643xx_eth_private *mp = netdev_priv(dev);
2160         int i;
2161
2162         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2163         rdl(mp, INT_MASK(mp->port_num));
2164
2165         del_timer_sync(&mp->mib_counters_timer);
2166
2167         napi_disable(&mp->napi);
2168
2169         del_timer_sync(&mp->rx_oom);
2170
2171         netif_carrier_off(dev);
2172
2173         free_irq(dev->irq, dev);
2174
2175         port_reset(mp);
2176         mv643xx_eth_get_stats(dev);
2177         mib_counters_update(mp);
2178
2179         for (i = 0; i < mp->rxq_count; i++)
2180                 rxq_deinit(mp->rxq + i);
2181         for (i = 0; i < mp->txq_count; i++)
2182                 txq_deinit(mp->txq + i);
2183
2184         return 0;
2185 }
2186
2187 static int mv643xx_eth_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
2188 {
2189         struct mv643xx_eth_private *mp = netdev_priv(dev);
2190
2191         if (mp->phy_addr != -1)
2192                 return generic_mii_ioctl(&mp->mii, if_mii(ifr), cmd, NULL);
2193
2194         return -EOPNOTSUPP;
2195 }
2196
2197 static int mv643xx_eth_change_mtu(struct net_device *dev, int new_mtu)
2198 {
2199         struct mv643xx_eth_private *mp = netdev_priv(dev);
2200
2201         if (new_mtu < 64 || new_mtu > 9500)
2202                 return -EINVAL;
2203
2204         dev->mtu = new_mtu;
2205         tx_set_rate(mp, 1000000000, 16777216);
2206
2207         if (!netif_running(dev))
2208                 return 0;
2209
2210         /*
2211          * Stop and then re-open the interface. This will allocate RX
2212          * skbs of the new MTU.
2213          * There is a possible danger that the open will not succeed,
2214          * due to memory being full.
2215          */
2216         mv643xx_eth_stop(dev);
2217         if (mv643xx_eth_open(dev)) {
2218                 dev_printk(KERN_ERR, &dev->dev,
2219                            "fatal error on re-opening device after "
2220                            "MTU change\n");
2221         }
2222
2223         return 0;
2224 }
2225
2226 static void tx_timeout_task(struct work_struct *ugly)
2227 {
2228         struct mv643xx_eth_private *mp;
2229
2230         mp = container_of(ugly, struct mv643xx_eth_private, tx_timeout_task);
2231         if (netif_running(mp->dev)) {
2232                 netif_tx_stop_all_queues(mp->dev);
2233                 port_reset(mp);
2234                 port_start(mp);
2235                 netif_tx_wake_all_queues(mp->dev);
2236         }
2237 }
2238
2239 static void mv643xx_eth_tx_timeout(struct net_device *dev)
2240 {
2241         struct mv643xx_eth_private *mp = netdev_priv(dev);
2242
2243         dev_printk(KERN_INFO, &dev->dev, "tx timeout\n");
2244
2245         schedule_work(&mp->tx_timeout_task);
2246 }
2247
2248 #ifdef CONFIG_NET_POLL_CONTROLLER
2249 static void mv643xx_eth_netpoll(struct net_device *dev)
2250 {
2251         struct mv643xx_eth_private *mp = netdev_priv(dev);
2252
2253         wrl(mp, INT_MASK(mp->port_num), 0x00000000);
2254         rdl(mp, INT_MASK(mp->port_num));
2255
2256         mv643xx_eth_irq(dev->irq, dev);
2257
2258         wrl(mp, INT_MASK(mp->port_num), INT_TX_END | INT_RX | INT_EXT);
2259 }
2260 #endif
2261
2262 static int mv643xx_eth_mdio_read(struct net_device *dev, int addr, int reg)
2263 {
2264         struct mv643xx_eth_private *mp = netdev_priv(dev);
2265         return smi_reg_read(mp, addr, reg);
2266 }
2267
2268 static void mv643xx_eth_mdio_write(struct net_device *dev, int addr, int reg, int val)
2269 {
2270         struct mv643xx_eth_private *mp = netdev_priv(dev);
2271         smi_reg_write(mp, addr, reg, val);
2272 }
2273
2274
2275 /* platform glue ************************************************************/
2276 static void
2277 mv643xx_eth_conf_mbus_windows(struct mv643xx_eth_shared_private *msp,
2278                               struct mbus_dram_target_info *dram)
2279 {
2280         void __iomem *base = msp->base;
2281         u32 win_enable;
2282         u32 win_protect;
2283         int i;
2284
2285         for (i = 0; i < 6; i++) {
2286                 writel(0, base + WINDOW_BASE(i));
2287                 writel(0, base + WINDOW_SIZE(i));
2288                 if (i < 4)
2289                         writel(0, base + WINDOW_REMAP_HIGH(i));
2290         }
2291
2292         win_enable = 0x3f;
2293         win_protect = 0;
2294
2295         for (i = 0; i < dram->num_cs; i++) {
2296                 struct mbus_dram_window *cs = dram->cs + i;
2297
2298                 writel((cs->base & 0xffff0000) |
2299                         (cs->mbus_attr << 8) |
2300                         dram->mbus_dram_target_id, base + WINDOW_BASE(i));
2301                 writel((cs->size - 1) & 0xffff0000, base + WINDOW_SIZE(i));
2302
2303                 win_enable &= ~(1 << i);
2304                 win_protect |= 3 << (2 * i);
2305         }
2306
2307         writel(win_enable, base + WINDOW_BAR_ENABLE);
2308         msp->win_protect = win_protect;
2309 }
2310
2311 static void infer_hw_params(struct mv643xx_eth_shared_private *msp)
2312 {
2313         /*
2314          * Check whether we have a 14-bit coal limit field in bits
2315          * [21:8], or a 16-bit coal limit in bits [25,21:7] of the
2316          * SDMA config register.
2317          */
2318         writel(0x02000000, msp->base + SDMA_CONFIG(0));
2319         if (readl(msp->base + SDMA_CONFIG(0)) & 0x02000000)
2320                 msp->extended_rx_coal_limit = 1;
2321         else
2322                 msp->extended_rx_coal_limit = 0;
2323
2324         /*
2325          * Check whether the MAC supports TX rate control, and if
2326          * yes, whether its associated registers are in the old or
2327          * the new place.
2328          */
2329         writel(1, msp->base + TX_BW_MTU_MOVED(0));
2330         if (readl(msp->base + TX_BW_MTU_MOVED(0)) & 1) {
2331                 msp->tx_bw_control = TX_BW_CONTROL_NEW_LAYOUT;
2332         } else {
2333                 writel(7, msp->base + TX_BW_RATE(0));
2334                 if (readl(msp->base + TX_BW_RATE(0)) & 7)
2335                         msp->tx_bw_control = TX_BW_CONTROL_OLD_LAYOUT;
2336                 else
2337                         msp->tx_bw_control = TX_BW_CONTROL_ABSENT;
2338         }
2339 }
2340
2341 static int mv643xx_eth_shared_probe(struct platform_device *pdev)
2342 {
2343         static int mv643xx_eth_version_printed = 0;
2344         struct mv643xx_eth_shared_platform_data *pd = pdev->dev.platform_data;
2345         struct mv643xx_eth_shared_private *msp;
2346         struct resource *res;
2347         int ret;
2348
2349         if (!mv643xx_eth_version_printed++)
2350                 printk(KERN_NOTICE "MV-643xx 10/100/1000 ethernet "
2351                         "driver version %s\n", mv643xx_eth_driver_version);
2352
2353         ret = -EINVAL;
2354         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
2355         if (res == NULL)
2356                 goto out;
2357
2358         ret = -ENOMEM;
2359         msp = kmalloc(sizeof(*msp), GFP_KERNEL);
2360         if (msp == NULL)
2361                 goto out;
2362         memset(msp, 0, sizeof(*msp));
2363
2364         msp->base = ioremap(res->start, res->end - res->start + 1);
2365         if (msp->base == NULL)
2366                 goto out_free;
2367
2368         msp->smi = msp;
2369         if (pd != NULL && pd->shared_smi != NULL)
2370                 msp->smi = platform_get_drvdata(pd->shared_smi);
2371
2372         mutex_init(&msp->phy_lock);
2373
2374         msp->err_interrupt = NO_IRQ;
2375         init_waitqueue_head(&msp->smi_busy_wait);
2376
2377         /*
2378          * Check whether the error interrupt is hooked up.
2379          */
2380         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2381         if (res != NULL) {
2382                 int err;
2383
2384                 err = request_irq(res->start, mv643xx_eth_err_irq,
2385                                   IRQF_SHARED, "mv643xx_eth", msp);
2386                 if (!err) {
2387                         writel(ERR_INT_SMI_DONE, msp->base + ERR_INT_MASK);
2388                         msp->err_interrupt = res->start;
2389                 }
2390         }
2391
2392         /*
2393          * (Re-)program MBUS remapping windows if we are asked to.
2394          */
2395         if (pd != NULL && pd->dram != NULL)
2396                 mv643xx_eth_conf_mbus_windows(msp, pd->dram);
2397
2398         /*
2399          * Detect hardware parameters.
2400          */
2401         msp->t_clk = (pd != NULL && pd->t_clk != 0) ? pd->t_clk : 133000000;
2402         infer_hw_params(msp);
2403
2404         platform_set_drvdata(pdev, msp);
2405
2406         return 0;
2407
2408 out_free:
2409         kfree(msp);
2410 out:
2411         return ret;
2412 }
2413
2414 static int mv643xx_eth_shared_remove(struct platform_device *pdev)
2415 {
2416         struct mv643xx_eth_shared_private *msp = platform_get_drvdata(pdev);
2417
2418         if (msp->err_interrupt != NO_IRQ)
2419                 free_irq(msp->err_interrupt, msp);
2420         iounmap(msp->base);
2421         kfree(msp);
2422
2423         return 0;
2424 }
2425
2426 static struct platform_driver mv643xx_eth_shared_driver = {
2427         .probe          = mv643xx_eth_shared_probe,
2428         .remove         = mv643xx_eth_shared_remove,
2429         .driver = {
2430                 .name   = MV643XX_ETH_SHARED_NAME,
2431                 .owner  = THIS_MODULE,
2432         },
2433 };
2434
2435 static void phy_addr_set(struct mv643xx_eth_private *mp, int phy_addr)
2436 {
2437         int addr_shift = 5 * mp->port_num;
2438         u32 data;
2439
2440         data = rdl(mp, PHY_ADDR);
2441         data &= ~(0x1f << addr_shift);
2442         data |= (phy_addr & 0x1f) << addr_shift;
2443         wrl(mp, PHY_ADDR, data);
2444 }
2445
2446 static int phy_addr_get(struct mv643xx_eth_private *mp)
2447 {
2448         unsigned int data;
2449
2450         data = rdl(mp, PHY_ADDR);
2451
2452         return (data >> (5 * mp->port_num)) & 0x1f;
2453 }
2454
2455 static void set_params(struct mv643xx_eth_private *mp,
2456                        struct mv643xx_eth_platform_data *pd)
2457 {
2458         struct net_device *dev = mp->dev;
2459
2460         if (is_valid_ether_addr(pd->mac_addr))
2461                 memcpy(dev->dev_addr, pd->mac_addr, 6);
2462         else
2463                 uc_addr_get(mp, dev->dev_addr);
2464
2465         if (pd->phy_addr == MV643XX_ETH_PHY_NONE) {
2466                 mp->phy_addr = -1;
2467         } else {
2468                 if (pd->phy_addr != MV643XX_ETH_PHY_ADDR_DEFAULT) {
2469                         mp->phy_addr = pd->phy_addr & 0x3f;
2470                         phy_addr_set(mp, mp->phy_addr);
2471                 } else {
2472                         mp->phy_addr = phy_addr_get(mp);
2473                 }
2474         }
2475
2476         mp->default_rx_ring_size = DEFAULT_RX_QUEUE_SIZE;
2477         if (pd->rx_queue_size)
2478                 mp->default_rx_ring_size = pd->rx_queue_size;
2479         mp->rx_desc_sram_addr = pd->rx_sram_addr;
2480         mp->rx_desc_sram_size = pd->rx_sram_size;
2481
2482         mp->rxq_count = pd->rx_queue_count ? : 1;
2483
2484         mp->default_tx_ring_size = DEFAULT_TX_QUEUE_SIZE;
2485         if (pd->tx_queue_size)
2486                 mp->default_tx_ring_size = pd->tx_queue_size;
2487         mp->tx_desc_sram_addr = pd->tx_sram_addr;
2488         mp->tx_desc_sram_size = pd->tx_sram_size;
2489
2490         mp->txq_count = pd->tx_queue_count ? : 1;
2491 }
2492
2493 static int phy_detect(struct mv643xx_eth_private *mp)
2494 {
2495         int data;
2496         int data2;
2497
2498         data = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2499         if (data < 0)
2500                 return -ENODEV;
2501
2502         if (smi_reg_write(mp, mp->phy_addr, MII_BMCR, data ^ BMCR_ANENABLE) < 0)
2503                 return -ENODEV;
2504
2505         data2 = smi_reg_read(mp, mp->phy_addr, MII_BMCR);
2506         if (data2 < 0)
2507                 return -ENODEV;
2508
2509         if (((data ^ data2) & BMCR_ANENABLE) == 0)
2510                 return -ENODEV;
2511
2512         smi_reg_write(mp, mp->phy_addr, MII_BMCR, data);
2513
2514         return 0;
2515 }
2516
2517 static int phy_init(struct mv643xx_eth_private *mp,
2518                     struct mv643xx_eth_platform_data *pd)
2519 {
2520         struct ethtool_cmd cmd;
2521         int err;
2522
2523         err = phy_detect(mp);
2524         if (err) {
2525                 dev_printk(KERN_INFO, &mp->dev->dev,
2526                            "no PHY detected at addr %d\n", mp->phy_addr);
2527                 return err;
2528         }
2529         phy_reset(mp);
2530
2531         mp->mii.phy_id = mp->phy_addr;
2532         mp->mii.phy_id_mask = 0x3f;
2533         mp->mii.reg_num_mask = 0x1f;
2534         mp->mii.dev = mp->dev;
2535         mp->mii.mdio_read = mv643xx_eth_mdio_read;
2536         mp->mii.mdio_write = mv643xx_eth_mdio_write;
2537
2538         mp->mii.supports_gmii = mii_check_gmii_support(&mp->mii);
2539
2540         memset(&cmd, 0, sizeof(cmd));
2541
2542         cmd.port = PORT_MII;
2543         cmd.transceiver = XCVR_INTERNAL;
2544         cmd.phy_address = mp->phy_addr;
2545         if (pd->speed == 0) {
2546                 cmd.autoneg = AUTONEG_ENABLE;
2547                 cmd.speed = SPEED_100;
2548                 cmd.advertising = ADVERTISED_10baseT_Half  |
2549                                   ADVERTISED_10baseT_Full  |
2550                                   ADVERTISED_100baseT_Half |
2551                                   ADVERTISED_100baseT_Full;
2552                 if (mp->mii.supports_gmii)
2553                         cmd.advertising |= ADVERTISED_1000baseT_Full;
2554         } else {
2555                 cmd.autoneg = AUTONEG_DISABLE;
2556                 cmd.speed = pd->speed;
2557                 cmd.duplex = pd->duplex;
2558         }
2559
2560         mv643xx_eth_set_settings(mp->dev, &cmd);
2561
2562         return 0;
2563 }
2564
2565 static void init_pscr(struct mv643xx_eth_private *mp, int speed, int duplex)
2566 {
2567         u32 pscr;
2568
2569         pscr = rdl(mp, PORT_SERIAL_CONTROL(mp->port_num));
2570         if (pscr & SERIAL_PORT_ENABLE) {
2571                 pscr &= ~SERIAL_PORT_ENABLE;
2572                 wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2573         }
2574
2575         pscr = MAX_RX_PACKET_9700BYTE | SERIAL_PORT_CONTROL_RESERVED;
2576         if (mp->phy_addr == -1) {
2577                 pscr |= DISABLE_AUTO_NEG_SPEED_GMII;
2578                 if (speed == SPEED_1000)
2579                         pscr |= SET_GMII_SPEED_TO_1000;
2580                 else if (speed == SPEED_100)
2581                         pscr |= SET_MII_SPEED_TO_100;
2582
2583                 pscr |= DISABLE_AUTO_NEG_FOR_FLOW_CTRL;
2584
2585                 pscr |= DISABLE_AUTO_NEG_FOR_DUPLEX;
2586                 if (duplex == DUPLEX_FULL)
2587                         pscr |= SET_FULL_DUPLEX_MODE;
2588         }
2589
2590         wrl(mp, PORT_SERIAL_CONTROL(mp->port_num), pscr);
2591 }
2592
2593 static int mv643xx_eth_probe(struct platform_device *pdev)
2594 {
2595         struct mv643xx_eth_platform_data *pd;
2596         struct mv643xx_eth_private *mp;
2597         struct net_device *dev;
2598         struct resource *res;
2599         DECLARE_MAC_BUF(mac);
2600         int err;
2601
2602         pd = pdev->dev.platform_data;
2603         if (pd == NULL) {
2604                 dev_printk(KERN_ERR, &pdev->dev,
2605                            "no mv643xx_eth_platform_data\n");
2606                 return -ENODEV;
2607         }
2608
2609         if (pd->shared == NULL) {
2610                 dev_printk(KERN_ERR, &pdev->dev,
2611                            "no mv643xx_eth_platform_data->shared\n");
2612                 return -ENODEV;
2613         }
2614
2615         dev = alloc_etherdev_mq(sizeof(struct mv643xx_eth_private), 8);
2616         if (!dev)
2617                 return -ENOMEM;
2618
2619         mp = netdev_priv(dev);
2620         platform_set_drvdata(pdev, mp);
2621
2622         mp->shared = platform_get_drvdata(pd->shared);
2623         mp->port_num = pd->port_number;
2624
2625         mp->dev = dev;
2626
2627         set_params(mp, pd);
2628         dev->real_num_tx_queues = mp->txq_count;
2629
2630         mib_counters_clear(mp);
2631         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2632
2633         if (mp->phy_addr != -1) {
2634                 err = phy_init(mp, pd);
2635                 if (err)
2636                         goto out;
2637
2638                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops);
2639         } else {
2640                 SET_ETHTOOL_OPS(dev, &mv643xx_eth_ethtool_ops_phyless);
2641         }
2642         init_pscr(mp, pd->speed, pd->duplex);
2643
2644
2645         mib_counters_clear(mp);
2646
2647         init_timer(&mp->mib_counters_timer);
2648         mp->mib_counters_timer.data = (unsigned long)mp;
2649         mp->mib_counters_timer.function = mib_counters_timer_wrapper;
2650         mp->mib_counters_timer.expires = jiffies + 30 * HZ;
2651         add_timer(&mp->mib_counters_timer);
2652
2653         spin_lock_init(&mp->mib_counters_lock);
2654
2655         INIT_WORK(&mp->tx_timeout_task, tx_timeout_task);
2656
2657         netif_napi_add(dev, &mp->napi, mv643xx_eth_poll, 128);
2658
2659         init_timer(&mp->rx_oom);
2660         mp->rx_oom.data = (unsigned long)mp;
2661         mp->rx_oom.function = oom_timer_wrapper;
2662
2663
2664         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
2665         BUG_ON(!res);
2666         dev->irq = res->start;
2667
2668         dev->get_stats = mv643xx_eth_get_stats;
2669         dev->hard_start_xmit = mv643xx_eth_xmit;
2670         dev->open = mv643xx_eth_open;
2671         dev->stop = mv643xx_eth_stop;
2672         dev->set_multicast_list = mv643xx_eth_set_rx_mode;
2673         dev->set_mac_address = mv643xx_eth_set_mac_address;
2674         dev->do_ioctl = mv643xx_eth_ioctl;
2675         dev->change_mtu = mv643xx_eth_change_mtu;
2676         dev->tx_timeout = mv643xx_eth_tx_timeout;
2677 #ifdef CONFIG_NET_POLL_CONTROLLER
2678         dev->poll_controller = mv643xx_eth_netpoll;
2679 #endif
2680         dev->watchdog_timeo = 2 * HZ;
2681         dev->base_addr = 0;
2682
2683         dev->features = NETIF_F_SG | NETIF_F_IP_CSUM;
2684         dev->vlan_features = NETIF_F_SG | NETIF_F_IP_CSUM;
2685
2686         SET_NETDEV_DEV(dev, &pdev->dev);
2687
2688         if (mp->shared->win_protect)
2689                 wrl(mp, WINDOW_PROTECT(mp->port_num), mp->shared->win_protect);
2690
2691         err = register_netdev(dev);
2692         if (err)
2693                 goto out;
2694
2695         dev_printk(KERN_NOTICE, &dev->dev, "port %d with MAC address %s\n",
2696                    mp->port_num, print_mac(mac, dev->dev_addr));
2697
2698         if (mp->tx_desc_sram_size > 0)
2699                 dev_printk(KERN_NOTICE, &dev->dev, "configured with sram\n");
2700
2701         return 0;
2702
2703 out:
2704         free_netdev(dev);
2705
2706         return err;
2707 }
2708
2709 static int mv643xx_eth_remove(struct platform_device *pdev)
2710 {
2711         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2712
2713         unregister_netdev(mp->dev);
2714         flush_scheduled_work();
2715         free_netdev(mp->dev);
2716
2717         platform_set_drvdata(pdev, NULL);
2718
2719         return 0;
2720 }
2721
2722 static void mv643xx_eth_shutdown(struct platform_device *pdev)
2723 {
2724         struct mv643xx_eth_private *mp = platform_get_drvdata(pdev);
2725
2726         /* Mask all interrupts on ethernet port */
2727         wrl(mp, INT_MASK(mp->port_num), 0);
2728         rdl(mp, INT_MASK(mp->port_num));
2729
2730         if (netif_running(mp->dev))
2731                 port_reset(mp);
2732 }
2733
2734 static struct platform_driver mv643xx_eth_driver = {
2735         .probe          = mv643xx_eth_probe,
2736         .remove         = mv643xx_eth_remove,
2737         .shutdown       = mv643xx_eth_shutdown,
2738         .driver = {
2739                 .name   = MV643XX_ETH_NAME,
2740                 .owner  = THIS_MODULE,
2741         },
2742 };
2743
2744 static int __init mv643xx_eth_init_module(void)
2745 {
2746         int rc;
2747
2748         rc = platform_driver_register(&mv643xx_eth_shared_driver);
2749         if (!rc) {
2750                 rc = platform_driver_register(&mv643xx_eth_driver);
2751                 if (rc)
2752                         platform_driver_unregister(&mv643xx_eth_shared_driver);
2753         }
2754
2755         return rc;
2756 }
2757 module_init(mv643xx_eth_init_module);
2758
2759 static void __exit mv643xx_eth_cleanup_module(void)
2760 {
2761         platform_driver_unregister(&mv643xx_eth_driver);
2762         platform_driver_unregister(&mv643xx_eth_shared_driver);
2763 }
2764 module_exit(mv643xx_eth_cleanup_module);
2765
2766 MODULE_AUTHOR("Rabeeh Khoury, Assaf Hoffman, Matthew Dharm, "
2767               "Manish Lachwani, Dale Farnsworth and Lennert Buytenhek");
2768 MODULE_DESCRIPTION("Ethernet driver for Marvell MV643XX");
2769 MODULE_LICENSE("GPL");
2770 MODULE_ALIAS("platform:" MV643XX_ETH_SHARED_NAME);
2771 MODULE_ALIAS("platform:" MV643XX_ETH_NAME);