a09598b2b12e8b6eb14f3c0820cc7a9425613a81
[linux-2.6.git] / drivers / net / mlx4 / mlx4_en.h
1 /*
2  * Copyright (c) 2007 Mellanox Technologies. All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  *
32  */
33
34 #ifndef _MLX4_EN_H_
35 #define _MLX4_EN_H_
36
37 #include <linux/compiler.h>
38 #include <linux/list.h>
39 #include <linux/mutex.h>
40 #include <linux/netdevice.h>
41 #include <linux/inet_lro.h>
42
43 #include <linux/mlx4/device.h>
44 #include <linux/mlx4/qp.h>
45 #include <linux/mlx4/cq.h>
46 #include <linux/mlx4/srq.h>
47 #include <linux/mlx4/doorbell.h>
48 #include <linux/mlx4/cmd.h>
49
50 #include "en_port.h"
51
52 #define DRV_NAME        "mlx4_en"
53 #define DRV_VERSION     "1.4.1.1"
54 #define DRV_RELDATE     "June 2009"
55
56 #define MLX4_EN_MSG_LEVEL       (NETIF_MSG_LINK | NETIF_MSG_IFDOWN)
57
58 /*
59  * Device constants
60  */
61
62
63 #define MLX4_EN_PAGE_SHIFT      12
64 #define MLX4_EN_PAGE_SIZE       (1 << MLX4_EN_PAGE_SHIFT)
65 #define MAX_RX_RINGS            16
66 #define TXBB_SIZE               64
67 #define HEADROOM                (2048 / TXBB_SIZE + 1)
68 #define STAMP_STRIDE            64
69 #define STAMP_DWORDS            (STAMP_STRIDE / 4)
70 #define STAMP_SHIFT             31
71 #define STAMP_VAL               0x7fffffff
72 #define STATS_DELAY             (HZ / 4)
73
74 /* Typical TSO descriptor with 16 gather entries is 352 bytes... */
75 #define MAX_DESC_SIZE           512
76 #define MAX_DESC_TXBBS          (MAX_DESC_SIZE / TXBB_SIZE)
77
78 /*
79  * OS related constants and tunables
80  */
81
82 #define MLX4_EN_WATCHDOG_TIMEOUT        (15 * HZ)
83
84 #define MLX4_EN_ALLOC_ORDER     2
85 #define MLX4_EN_ALLOC_SIZE      (PAGE_SIZE << MLX4_EN_ALLOC_ORDER)
86
87 #define MLX4_EN_MAX_LRO_DESCRIPTORS     32
88
89 /* Receive fragment sizes; we use at most 4 fragments (for 9600 byte MTU
90  * and 4K allocations) */
91 enum {
92         FRAG_SZ0 = 512 - NET_IP_ALIGN,
93         FRAG_SZ1 = 1024,
94         FRAG_SZ2 = 4096,
95         FRAG_SZ3 = MLX4_EN_ALLOC_SIZE
96 };
97 #define MLX4_EN_MAX_RX_FRAGS    4
98
99 /* Maximum ring sizes */
100 #define MLX4_EN_MAX_TX_SIZE     8192
101 #define MLX4_EN_MAX_RX_SIZE     8192
102
103 /* Minimum ring size for our page-allocation sceme to work */
104 #define MLX4_EN_MIN_RX_SIZE     (MLX4_EN_ALLOC_SIZE / SMP_CACHE_BYTES)
105 #define MLX4_EN_MIN_TX_SIZE     (4096 / TXBB_SIZE)
106
107 #define MLX4_EN_SMALL_PKT_SIZE          64
108 #define MLX4_EN_NUM_TX_RINGS            8
109 #define MLX4_EN_NUM_PPP_RINGS           8
110 #define MAX_TX_RINGS                    (MLX4_EN_NUM_TX_RINGS + MLX4_EN_NUM_PPP_RINGS)
111 #define MLX4_EN_DEF_TX_RING_SIZE        512
112 #define MLX4_EN_DEF_RX_RING_SIZE        1024
113
114 /* Target number of packets to coalesce with interrupt moderation */
115 #define MLX4_EN_RX_COAL_TARGET  44
116 #define MLX4_EN_RX_COAL_TIME    0x10
117
118 #define MLX4_EN_TX_COAL_PKTS    5
119 #define MLX4_EN_TX_COAL_TIME    0x80
120
121 #define MLX4_EN_RX_RATE_LOW             400000
122 #define MLX4_EN_RX_COAL_TIME_LOW        0
123 #define MLX4_EN_RX_RATE_HIGH            450000
124 #define MLX4_EN_RX_COAL_TIME_HIGH       128
125 #define MLX4_EN_RX_SIZE_THRESH          1024
126 #define MLX4_EN_RX_RATE_THRESH          (1000000 / MLX4_EN_RX_COAL_TIME_HIGH)
127 #define MLX4_EN_SAMPLE_INTERVAL         0
128
129 #define MLX4_EN_AUTO_CONF       0xffff
130
131 #define MLX4_EN_DEF_RX_PAUSE    1
132 #define MLX4_EN_DEF_TX_PAUSE    1
133
134 /* Interval between successive polls in the Tx routine when polling is used
135    instead of interrupts (in per-core Tx rings) - should be power of 2 */
136 #define MLX4_EN_TX_POLL_MODER   16
137 #define MLX4_EN_TX_POLL_TIMEOUT (HZ / 4)
138
139 #define ETH_LLC_SNAP_SIZE       8
140
141 #define SMALL_PACKET_SIZE      (256 - NET_IP_ALIGN)
142 #define HEADER_COPY_SIZE       (128 - NET_IP_ALIGN)
143 #define MLX4_LOOPBACK_TEST_PAYLOAD (HEADER_COPY_SIZE - ETH_HLEN)
144
145 #define MLX4_EN_MIN_MTU         46
146 #define ETH_BCAST               0xffffffffffffULL
147
148 #define MLX4_EN_LOOPBACK_RETRIES        5
149 #define MLX4_EN_LOOPBACK_TIMEOUT        100
150
151 #ifdef MLX4_EN_PERF_STAT
152 /* Number of samples to 'average' */
153 #define AVG_SIZE                        128
154 #define AVG_FACTOR                      1024
155 #define NUM_PERF_STATS                  NUM_PERF_COUNTERS
156
157 #define INC_PERF_COUNTER(cnt)           (++(cnt))
158 #define ADD_PERF_COUNTER(cnt, add)      ((cnt) += (add))
159 #define AVG_PERF_COUNTER(cnt, sample) \
160         ((cnt) = ((cnt) * (AVG_SIZE - 1) + (sample) * AVG_FACTOR) / AVG_SIZE)
161 #define GET_PERF_COUNTER(cnt)           (cnt)
162 #define GET_AVG_PERF_COUNTER(cnt)       ((cnt) / AVG_FACTOR)
163
164 #else
165
166 #define NUM_PERF_STATS                  0
167 #define INC_PERF_COUNTER(cnt)           do {} while (0)
168 #define ADD_PERF_COUNTER(cnt, add)      do {} while (0)
169 #define AVG_PERF_COUNTER(cnt, sample)   do {} while (0)
170 #define GET_PERF_COUNTER(cnt)           (0)
171 #define GET_AVG_PERF_COUNTER(cnt)       (0)
172 #endif /* MLX4_EN_PERF_STAT */
173
174 /*
175  * Configurables
176  */
177
178 enum cq_type {
179         RX = 0,
180         TX = 1,
181 };
182
183
184 /*
185  * Useful macros
186  */
187 #define ROUNDUP_LOG2(x)         ilog2(roundup_pow_of_two(x))
188 #define XNOR(x, y)              (!(x) == !(y))
189 #define ILLEGAL_MAC(addr)       (addr == 0xffffffffffffULL || addr == 0x0)
190
191
192 struct mlx4_en_tx_info {
193         struct sk_buff *skb;
194         u32 nr_txbb;
195         u8 linear;
196         u8 data_offset;
197         u8 inl;
198 };
199
200
201 #define MLX4_EN_BIT_DESC_OWN    0x80000000
202 #define CTRL_SIZE       sizeof(struct mlx4_wqe_ctrl_seg)
203 #define MLX4_EN_MEMTYPE_PAD     0x100
204 #define DS_SIZE         sizeof(struct mlx4_wqe_data_seg)
205
206
207 struct mlx4_en_tx_desc {
208         struct mlx4_wqe_ctrl_seg ctrl;
209         union {
210                 struct mlx4_wqe_data_seg data; /* at least one data segment */
211                 struct mlx4_wqe_lso_seg lso;
212                 struct mlx4_wqe_inline_seg inl;
213         };
214 };
215
216 #define MLX4_EN_USE_SRQ         0x01000000
217
218 struct mlx4_en_rx_alloc {
219         struct page *page;
220         u16 offset;
221 };
222
223 struct mlx4_en_tx_ring {
224         struct mlx4_hwq_resources wqres;
225         u32 size ; /* number of TXBBs */
226         u32 size_mask;
227         u16 stride;
228         u16 cqn;        /* index of port CQ associated with this ring */
229         u32 prod;
230         u32 cons;
231         u32 buf_size;
232         u32 doorbell_qpn;
233         void *buf;
234         u16 poll_cnt;
235         int blocked;
236         struct mlx4_en_tx_info *tx_info;
237         u8 *bounce_buf;
238         u32 last_nr_txbb;
239         struct mlx4_qp qp;
240         struct mlx4_qp_context context;
241         int qpn;
242         enum mlx4_qp_state qp_state;
243         struct mlx4_srq dummy;
244         unsigned long bytes;
245         unsigned long packets;
246         spinlock_t comp_lock;
247 };
248
249 struct mlx4_en_rx_desc {
250         /* actual number of entries depends on rx ring stride */
251         struct mlx4_wqe_data_seg data[0];
252 };
253
254 struct mlx4_en_rx_ring {
255         struct mlx4_hwq_resources wqres;
256         struct mlx4_en_rx_alloc page_alloc[MLX4_EN_MAX_RX_FRAGS];
257         struct net_lro_mgr lro;
258         u32 size ;      /* number of Rx descs*/
259         u32 actual_size;
260         u32 size_mask;
261         u16 stride;
262         u16 log_stride;
263         u16 cqn;        /* index of port CQ associated with this ring */
264         u32 prod;
265         u32 cons;
266         u32 buf_size;
267         void *buf;
268         void *rx_info;
269         unsigned long bytes;
270         unsigned long packets;
271 };
272
273
274 static inline int mlx4_en_can_lro(__be16 status)
275 {
276         return (status & cpu_to_be16(MLX4_CQE_STATUS_IPV4       |
277                                      MLX4_CQE_STATUS_IPV4F      |
278                                      MLX4_CQE_STATUS_IPV6       |
279                                      MLX4_CQE_STATUS_IPV4OPT    |
280                                      MLX4_CQE_STATUS_TCP        |
281                                      MLX4_CQE_STATUS_UDP        |
282                                      MLX4_CQE_STATUS_IPOK)) ==
283                 cpu_to_be16(MLX4_CQE_STATUS_IPV4 |
284                             MLX4_CQE_STATUS_IPOK |
285                             MLX4_CQE_STATUS_TCP);
286 }
287
288 struct mlx4_en_cq {
289         struct mlx4_cq          mcq;
290         struct mlx4_hwq_resources wqres;
291         int                     ring;
292         spinlock_t              lock;
293         struct net_device      *dev;
294         struct napi_struct      napi;
295         /* Per-core Tx cq processing support */
296         struct timer_list timer;
297         int size;
298         int buf_size;
299         unsigned vector;
300         enum cq_type is_tx;
301         u16 moder_time;
302         u16 moder_cnt;
303         struct mlx4_cqe *buf;
304 #define MLX4_EN_OPCODE_ERROR    0x1e
305 };
306
307 struct mlx4_en_port_profile {
308         u32 flags;
309         u32 tx_ring_num;
310         u32 rx_ring_num;
311         u32 tx_ring_size;
312         u32 rx_ring_size;
313         u8 rx_pause;
314         u8 rx_ppp;
315         u8 tx_pause;
316         u8 tx_ppp;
317 };
318
319 struct mlx4_en_profile {
320         int rss_xor;
321         u8 rss_mask;
322         u32 active_ports;
323         u32 small_pkt_int;
324         u8 no_reset;
325         struct mlx4_en_port_profile prof[MLX4_MAX_PORTS + 1];
326 };
327
328 struct mlx4_en_dev {
329         struct mlx4_dev         *dev;
330         struct pci_dev          *pdev;
331         struct mutex            state_lock;
332         struct net_device       *pndev[MLX4_MAX_PORTS + 1];
333         u32                     port_cnt;
334         bool                    device_up;
335         struct mlx4_en_profile  profile;
336         u32                     LSO_support;
337         struct workqueue_struct *workqueue;
338         struct device           *dma_device;
339         void __iomem            *uar_map;
340         struct mlx4_uar         priv_uar;
341         struct mlx4_mr          mr;
342         u32                     priv_pdn;
343         spinlock_t              uar_lock;
344 };
345
346
347 struct mlx4_en_rss_map {
348         int base_qpn;
349         struct mlx4_qp qps[MAX_RX_RINGS];
350         enum mlx4_qp_state state[MAX_RX_RINGS];
351         struct mlx4_qp indir_qp;
352         enum mlx4_qp_state indir_state;
353 };
354
355 struct mlx4_en_rss_context {
356         __be32 base_qpn;
357         __be32 default_qpn;
358         u16 reserved;
359         u8 hash_fn;
360         u8 flags;
361         __be32 rss_key[10];
362 };
363
364 struct mlx4_en_port_state {
365         int link_state;
366         int link_speed;
367         int transciver;
368 };
369
370 struct mlx4_en_pkt_stats {
371         unsigned long broadcast;
372         unsigned long rx_prio[8];
373         unsigned long tx_prio[8];
374 #define NUM_PKT_STATS           17
375 };
376
377 struct mlx4_en_port_stats {
378         unsigned long lro_aggregated;
379         unsigned long lro_flushed;
380         unsigned long lro_no_desc;
381         unsigned long tso_packets;
382         unsigned long queue_stopped;
383         unsigned long wake_queue;
384         unsigned long tx_timeout;
385         unsigned long rx_alloc_failed;
386         unsigned long rx_chksum_good;
387         unsigned long rx_chksum_none;
388         unsigned long tx_chksum_offload;
389 #define NUM_PORT_STATS          11
390 };
391
392 struct mlx4_en_perf_stats {
393         u32 tx_poll;
394         u64 tx_pktsz_avg;
395         u32 inflight_avg;
396         u16 tx_coal_avg;
397         u16 rx_coal_avg;
398         u32 napi_quota;
399 #define NUM_PERF_COUNTERS               6
400 };
401
402 struct mlx4_en_frag_info {
403         u16 frag_size;
404         u16 frag_prefix_size;
405         u16 frag_stride;
406         u16 frag_align;
407         u16 last_offset;
408
409 };
410
411 struct mlx4_en_priv {
412         struct mlx4_en_dev *mdev;
413         struct mlx4_en_port_profile *prof;
414         struct net_device *dev;
415         struct vlan_group *vlgrp;
416         struct net_device_stats stats;
417         struct net_device_stats ret_stats;
418         struct mlx4_en_port_state port_state;
419         spinlock_t stats_lock;
420
421         unsigned long last_moder_packets;
422         unsigned long last_moder_tx_packets;
423         unsigned long last_moder_bytes;
424         unsigned long last_moder_jiffies;
425         int last_moder_time;
426         u16 rx_usecs;
427         u16 rx_frames;
428         u16 tx_usecs;
429         u16 tx_frames;
430         u32 pkt_rate_low;
431         u16 rx_usecs_low;
432         u32 pkt_rate_high;
433         u16 rx_usecs_high;
434         u16 sample_interval;
435         u16 adaptive_rx_coal;
436         u32 msg_enable;
437         u32 loopback_ok;
438         u32 validate_loopback;
439
440         struct mlx4_hwq_resources res;
441         int link_state;
442         int last_link_state;
443         bool port_up;
444         int port;
445         int registered;
446         int allocated;
447         int stride;
448         int rx_csum;
449         u64 mac;
450         int mac_index;
451         unsigned max_mtu;
452         int base_qpn;
453
454         struct mlx4_en_rss_map rss_map;
455         u32 flags;
456 #define MLX4_EN_FLAG_PROMISC    0x1
457         u32 tx_ring_num;
458         u32 rx_ring_num;
459         u32 rx_skb_size;
460         struct mlx4_en_frag_info frag_info[MLX4_EN_MAX_RX_FRAGS];
461         u16 num_frags;
462         u16 log_rx_info;
463
464         struct mlx4_en_tx_ring tx_ring[MAX_TX_RINGS];
465         struct mlx4_en_rx_ring rx_ring[MAX_RX_RINGS];
466         struct mlx4_en_cq tx_cq[MAX_TX_RINGS];
467         struct mlx4_en_cq rx_cq[MAX_RX_RINGS];
468         struct work_struct mcast_task;
469         struct work_struct mac_task;
470         struct work_struct watchdog_task;
471         struct work_struct linkstate_task;
472         struct delayed_work stats_task;
473         struct mlx4_en_perf_stats pstats;
474         struct mlx4_en_pkt_stats pkstats;
475         struct mlx4_en_port_stats port_stats;
476         char *mc_addrs;
477         int mc_addrs_cnt;
478         struct mlx4_en_stat_out_mbox hw_stats;
479 };
480
481
482 void mlx4_en_destroy_netdev(struct net_device *dev);
483 int mlx4_en_init_netdev(struct mlx4_en_dev *mdev, int port,
484                         struct mlx4_en_port_profile *prof);
485
486 int mlx4_en_start_port(struct net_device *dev);
487 void mlx4_en_stop_port(struct net_device *dev);
488
489 void mlx4_en_free_resources(struct mlx4_en_priv *priv);
490 int mlx4_en_alloc_resources(struct mlx4_en_priv *priv);
491
492 int mlx4_en_create_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq,
493                       int entries, int ring, enum cq_type mode);
494 void mlx4_en_destroy_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
495 int mlx4_en_activate_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
496 void mlx4_en_deactivate_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
497 int mlx4_en_set_cq_moder(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
498 int mlx4_en_arm_cq(struct mlx4_en_priv *priv, struct mlx4_en_cq *cq);
499
500 void mlx4_en_poll_tx_cq(unsigned long data);
501 void mlx4_en_tx_irq(struct mlx4_cq *mcq);
502 u16 mlx4_en_select_queue(struct net_device *dev, struct sk_buff *skb);
503 netdev_tx_t mlx4_en_xmit(struct sk_buff *skb, struct net_device *dev);
504
505 int mlx4_en_create_tx_ring(struct mlx4_en_priv *priv, struct mlx4_en_tx_ring *ring,
506                            u32 size, u16 stride);
507 void mlx4_en_destroy_tx_ring(struct mlx4_en_priv *priv, struct mlx4_en_tx_ring *ring);
508 int mlx4_en_activate_tx_ring(struct mlx4_en_priv *priv,
509                              struct mlx4_en_tx_ring *ring,
510                              int cq);
511 void mlx4_en_deactivate_tx_ring(struct mlx4_en_priv *priv,
512                                 struct mlx4_en_tx_ring *ring);
513
514 int mlx4_en_create_rx_ring(struct mlx4_en_priv *priv,
515                            struct mlx4_en_rx_ring *ring,
516                            u32 size, u16 stride);
517 void mlx4_en_destroy_rx_ring(struct mlx4_en_priv *priv,
518                              struct mlx4_en_rx_ring *ring);
519 int mlx4_en_activate_rx_rings(struct mlx4_en_priv *priv);
520 void mlx4_en_deactivate_rx_ring(struct mlx4_en_priv *priv,
521                                 struct mlx4_en_rx_ring *ring);
522 int mlx4_en_process_rx_cq(struct net_device *dev,
523                           struct mlx4_en_cq *cq,
524                           int budget);
525 int mlx4_en_poll_rx_cq(struct napi_struct *napi, int budget);
526 void mlx4_en_fill_qp_context(struct mlx4_en_priv *priv, int size, int stride,
527                              int is_tx, int rss, int qpn, int cqn,
528                              struct mlx4_qp_context *context);
529 void mlx4_en_sqp_event(struct mlx4_qp *qp, enum mlx4_event event);
530 int mlx4_en_map_buffer(struct mlx4_buf *buf);
531 void mlx4_en_unmap_buffer(struct mlx4_buf *buf);
532
533 void mlx4_en_calc_rx_buf(struct net_device *dev);
534 int mlx4_en_config_rss_steer(struct mlx4_en_priv *priv);
535 void mlx4_en_release_rss_steer(struct mlx4_en_priv *priv);
536 int mlx4_en_free_tx_buf(struct net_device *dev, struct mlx4_en_tx_ring *ring);
537 void mlx4_en_rx_irq(struct mlx4_cq *mcq);
538
539 int mlx4_SET_MCAST_FLTR(struct mlx4_dev *dev, u8 port, u64 mac, u64 clear, u8 mode);
540 int mlx4_SET_VLAN_FLTR(struct mlx4_dev *dev, u8 port, struct vlan_group *grp);
541 int mlx4_SET_PORT_general(struct mlx4_dev *dev, u8 port, int mtu,
542                           u8 pptx, u8 pfctx, u8 pprx, u8 pfcrx);
543 int mlx4_SET_PORT_qpn_calc(struct mlx4_dev *dev, u8 port, u32 base_qpn,
544                            u8 promisc);
545
546 int mlx4_en_DUMP_ETH_STATS(struct mlx4_en_dev *mdev, u8 port, u8 reset);
547 int mlx4_en_QUERY_PORT(struct mlx4_en_dev *mdev, u8 port);
548
549 #define MLX4_EN_NUM_SELF_TEST   5
550 void mlx4_en_ex_selftest(struct net_device *dev, u32 *flags, u64 *buf);
551 u64 mlx4_en_mac_to_u64(u8 *addr);
552
553 /*
554  * Globals
555  */
556 extern const struct ethtool_ops mlx4_en_ethtool_ops;
557
558
559
560 /*
561  * printk / logging functions
562  */
563
564 int en_print(const char *level, const struct mlx4_en_priv *priv,
565              const char *format, ...) __attribute__ ((format (printf, 3, 4)));
566
567 #define en_dbg(mlevel, priv, format, arg...)                    \
568 do {                                                            \
569         if (NETIF_MSG_##mlevel & priv->msg_enable)              \
570                 en_print(KERN_DEBUG, priv, format, ##arg);      \
571 } while (0)
572 #define en_warn(priv, format, arg...)                   \
573         en_print(KERN_WARNING, priv, format, ##arg)
574 #define en_err(priv, format, arg...)                    \
575         en_print(KERN_ERR, priv, format, ##arg)
576 #define en_info(priv, format, arg...)                   \
577         en_print(KERN_INFO, priv, format, ## arg)
578
579 #define mlx4_err(mdev, format, arg...)                  \
580         pr_err("%s %s: " format, DRV_NAME,              \
581                dev_name(&mdev->pdev->dev), ##arg)
582 #define mlx4_info(mdev, format, arg...)                 \
583         pr_info("%s %s: " format, DRV_NAME,             \
584                 dev_name(&mdev->pdev->dev), ##arg)
585 #define mlx4_warn(mdev, format, arg...)                 \
586         pr_warning("%s %s: " format, DRV_NAME,          \
587                    dev_name(&mdev->pdev->dev), ##arg)
588
589 #endif