ixgbe: cleanup maximum number of tx queues
[linux-2.6.git] / drivers / net / ixgbe / ixgbe.h
1 /*******************************************************************************
2
3   Intel 10 Gigabit PCI Express Linux driver
4   Copyright(c) 1999 - 2010 Intel Corporation.
5
6   This program is free software; you can redistribute it and/or modify it
7   under the terms and conditions of the GNU General Public License,
8   version 2, as published by the Free Software Foundation.
9
10   This program is distributed in the hope it will be useful, but WITHOUT
11   ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
12   FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
13   more details.
14
15   You should have received a copy of the GNU General Public License along with
16   this program; if not, write to the Free Software Foundation, Inc.,
17   51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
18
19   The full GNU General Public License is included in this distribution in
20   the file called "COPYING".
21
22   Contact Information:
23   e1000-devel Mailing List <e1000-devel@lists.sourceforge.net>
24   Intel Corporation, 5200 N.E. Elam Young Parkway, Hillsboro, OR 97124-6497
25
26 *******************************************************************************/
27
28 #ifndef _IXGBE_H_
29 #define _IXGBE_H_
30
31 #include <linux/types.h>
32 #include <linux/pci.h>
33 #include <linux/netdevice.h>
34 #include <linux/aer.h>
35
36 #include "ixgbe_type.h"
37 #include "ixgbe_common.h"
38 #include "ixgbe_dcb.h"
39 #if defined(CONFIG_FCOE) || defined(CONFIG_FCOE_MODULE)
40 #define IXGBE_FCOE
41 #include "ixgbe_fcoe.h"
42 #endif /* CONFIG_FCOE or CONFIG_FCOE_MODULE */
43 #ifdef CONFIG_IXGBE_DCA
44 #include <linux/dca.h>
45 #endif
46
47 #define PFX "ixgbe: "
48 #define DPRINTK(nlevel, klevel, fmt, args...) \
49         ((void)((NETIF_MSG_##nlevel & adapter->msg_enable) && \
50         printk(KERN_##klevel PFX "%s: %s: " fmt, adapter->netdev->name, \
51                 __func__ , ## args)))
52
53 /* TX/RX descriptor defines */
54 #define IXGBE_DEFAULT_TXD                   512
55 #define IXGBE_MAX_TXD                      4096
56 #define IXGBE_MIN_TXD                        64
57
58 #define IXGBE_DEFAULT_RXD                   512
59 #define IXGBE_MAX_RXD                      4096
60 #define IXGBE_MIN_RXD                        64
61
62 /* flow control */
63 #define IXGBE_DEFAULT_FCRTL             0x10000
64 #define IXGBE_MIN_FCRTL                    0x40
65 #define IXGBE_MAX_FCRTL                 0x7FF80
66 #define IXGBE_DEFAULT_FCRTH             0x20000
67 #define IXGBE_MIN_FCRTH                   0x600
68 #define IXGBE_MAX_FCRTH                 0x7FFF0
69 #define IXGBE_DEFAULT_FCPAUSE            0xFFFF
70 #define IXGBE_MIN_FCPAUSE                     0
71 #define IXGBE_MAX_FCPAUSE                0xFFFF
72
73 /* Supported Rx Buffer Sizes */
74 #define IXGBE_RXBUFFER_64    64     /* Used for packet split */
75 #define IXGBE_RXBUFFER_128   128    /* Used for packet split */
76 #define IXGBE_RXBUFFER_256   256    /* Used for packet split */
77 #define IXGBE_RXBUFFER_2048  2048
78 #define IXGBE_RXBUFFER_4096  4096
79 #define IXGBE_RXBUFFER_8192  8192
80 #define IXGBE_MAX_RXBUFFER   16384  /* largest size for a single descriptor */
81
82 #define IXGBE_RX_HDR_SIZE IXGBE_RXBUFFER_256
83
84 #define MAXIMUM_ETHERNET_VLAN_SIZE (ETH_FRAME_LEN + ETH_FCS_LEN + VLAN_HLEN)
85
86 /* How many Rx Buffers do we bundle into one write to the hardware ? */
87 #define IXGBE_RX_BUFFER_WRITE   16      /* Must be power of 2 */
88
89 #define IXGBE_TX_FLAGS_CSUM             (u32)(1)
90 #define IXGBE_TX_FLAGS_VLAN             (u32)(1 << 1)
91 #define IXGBE_TX_FLAGS_TSO              (u32)(1 << 2)
92 #define IXGBE_TX_FLAGS_IPV4             (u32)(1 << 3)
93 #define IXGBE_TX_FLAGS_FCOE             (u32)(1 << 4)
94 #define IXGBE_TX_FLAGS_FSO              (u32)(1 << 5)
95 #define IXGBE_TX_FLAGS_VLAN_MASK        0xffff0000
96 #define IXGBE_TX_FLAGS_VLAN_PRIO_MASK   0x0000e000
97 #define IXGBE_TX_FLAGS_VLAN_SHIFT       16
98
99 #define IXGBE_MAX_RSC_INT_RATE          162760
100
101 #define IXGBE_MAX_VF_MC_ENTRIES         30
102 #define IXGBE_MAX_VF_FUNCTIONS          64
103 #define IXGBE_MAX_VFTA_ENTRIES          128
104 #define MAX_EMULATION_MAC_ADDRS         16
105 #define VMDQ_P(p)   ((p) + adapter->num_vfs)
106
107 struct vf_data_storage {
108         unsigned char vf_mac_addresses[ETH_ALEN];
109         u16 vf_mc_hashes[IXGBE_MAX_VF_MC_ENTRIES];
110         u16 num_vf_mc_hashes;
111         u16 default_vf_vlan_id;
112         u16 vlans_enabled;
113         bool clear_to_send;
114         int rar;
115 };
116
117 /* wrapper around a pointer to a socket buffer,
118  * so a DMA handle can be stored along with the buffer */
119 struct ixgbe_tx_buffer {
120         struct sk_buff *skb;
121         dma_addr_t dma;
122         unsigned long time_stamp;
123         u16 length;
124         u16 next_to_watch;
125         u16 mapped_as_page;
126 };
127
128 struct ixgbe_rx_buffer {
129         struct sk_buff *skb;
130         dma_addr_t dma;
131         struct page *page;
132         dma_addr_t page_dma;
133         unsigned int page_offset;
134 };
135
136 struct ixgbe_queue_stats {
137         u64 packets;
138         u64 bytes;
139 };
140
141 struct ixgbe_ring {
142         void *desc;                     /* descriptor ring memory */
143         union {
144                 struct ixgbe_tx_buffer *tx_buffer_info;
145                 struct ixgbe_rx_buffer *rx_buffer_info;
146         };
147         u8 atr_sample_rate;
148         u8 atr_count;
149         u16 count;                      /* amount of descriptors */
150         u16 rx_buf_len;
151         u16 next_to_use;
152         u16 next_to_clean;
153
154         u8 queue_index; /* needed for multiqueue queue management */
155
156 #define IXGBE_RING_RX_PS_ENABLED                (u8)(1)
157         u8 flags;                       /* per ring feature flags */
158         u16 head;
159         u16 tail;
160
161         unsigned int total_bytes;
162         unsigned int total_packets;
163
164 #ifdef CONFIG_IXGBE_DCA
165         /* cpu for tx queue */
166         int cpu;
167 #endif
168
169         u16 work_limit;                 /* max work per interrupt */
170         u16 reg_idx;                    /* holds the special value that gets
171                                          * the hardware register offset
172                                          * associated with this ring, which is
173                                          * different for DCB and RSS modes
174                                          */
175
176         struct ixgbe_queue_stats stats;
177         unsigned long reinit_state;
178         int numa_node;
179         u64 rsc_count;                  /* stat for coalesced packets */
180         u64 rsc_flush;                  /* stats for flushed packets */
181         u32 restart_queue;              /* track tx queue restarts */
182         u32 non_eop_descs;              /* track hardware descriptor chaining */
183
184         unsigned int size;              /* length in bytes */
185         dma_addr_t dma;                 /* phys. address of descriptor ring */
186 } ____cacheline_internodealigned_in_smp;
187
188 enum ixgbe_ring_f_enum {
189         RING_F_NONE = 0,
190         RING_F_DCB,
191         RING_F_VMDQ,  /* SR-IOV uses the same ring feature */
192         RING_F_RSS,
193         RING_F_FDIR,
194 #ifdef IXGBE_FCOE
195         RING_F_FCOE,
196 #endif /* IXGBE_FCOE */
197
198         RING_F_ARRAY_SIZE      /* must be last in enum set */
199 };
200
201 #define IXGBE_MAX_DCB_INDICES   8
202 #define IXGBE_MAX_RSS_INDICES  16
203 #define IXGBE_MAX_VMDQ_INDICES 64
204 #define IXGBE_MAX_FDIR_INDICES 64
205 #ifdef IXGBE_FCOE
206 #define IXGBE_MAX_FCOE_INDICES  8
207 #define MAX_RX_QUEUES (IXGBE_MAX_FDIR_INDICES + IXGBE_MAX_FCOE_INDICES)
208 #define MAX_TX_QUEUES (IXGBE_MAX_FDIR_INDICES + IXGBE_MAX_FCOE_INDICES)
209 #else
210 #define MAX_RX_QUEUES IXGBE_MAX_FDIR_INDICES
211 #define MAX_TX_QUEUES IXGBE_MAX_FDIR_INDICES
212 #endif /* IXGBE_FCOE */
213 struct ixgbe_ring_feature {
214         int indices;
215         int mask;
216 } ____cacheline_internodealigned_in_smp;
217
218
219 #define MAX_RX_PACKET_BUFFERS ((adapter->flags & IXGBE_FLAG_DCB_ENABLED) \
220                               ? 8 : 1)
221 #define MAX_TX_PACKET_BUFFERS MAX_RX_PACKET_BUFFERS
222
223 /* MAX_MSIX_Q_VECTORS of these are allocated,
224  * but we only use one per queue-specific vector.
225  */
226 struct ixgbe_q_vector {
227         struct ixgbe_adapter *adapter;
228         unsigned int v_idx; /* index of q_vector within array, also used for
229                              * finding the bit in EICR and friends that
230                              * represents the vector for this ring */
231         struct napi_struct napi;
232         DECLARE_BITMAP(rxr_idx, MAX_RX_QUEUES); /* Rx ring indices */
233         DECLARE_BITMAP(txr_idx, MAX_TX_QUEUES); /* Tx ring indices */
234         u8 rxr_count;     /* Rx ring count assigned to this vector */
235         u8 txr_count;     /* Tx ring count assigned to this vector */
236         u8 tx_itr;
237         u8 rx_itr;
238         u32 eitr;
239 };
240
241 /* Helper macros to switch between ints/sec and what the register uses.
242  * And yes, it's the same math going both ways.  The lowest value
243  * supported by all of the ixgbe hardware is 8.
244  */
245 #define EITR_INTS_PER_SEC_TO_REG(_eitr) \
246         ((_eitr) ? (1000000000 / ((_eitr) * 256)) : 8)
247 #define EITR_REG_TO_INTS_PER_SEC EITR_INTS_PER_SEC_TO_REG
248
249 #define IXGBE_DESC_UNUSED(R) \
250         ((((R)->next_to_clean > (R)->next_to_use) ? 0 : (R)->count) + \
251         (R)->next_to_clean - (R)->next_to_use - 1)
252
253 #define IXGBE_RX_DESC_ADV(R, i)     \
254         (&(((union ixgbe_adv_rx_desc *)((R).desc))[i]))
255 #define IXGBE_TX_DESC_ADV(R, i)     \
256         (&(((union ixgbe_adv_tx_desc *)((R).desc))[i]))
257 #define IXGBE_TX_CTXTDESC_ADV(R, i)         \
258         (&(((struct ixgbe_adv_tx_context_desc *)((R).desc))[i]))
259
260 #define IXGBE_MAX_JUMBO_FRAME_SIZE        16128
261 #ifdef IXGBE_FCOE
262 /* Use 3K as the baby jumbo frame size for FCoE */
263 #define IXGBE_FCOE_JUMBO_FRAME_SIZE       3072
264 #endif /* IXGBE_FCOE */
265
266 #define OTHER_VECTOR 1
267 #define NON_Q_VECTORS (OTHER_VECTOR)
268
269 #define MAX_MSIX_VECTORS_82599 64
270 #define MAX_MSIX_Q_VECTORS_82599 64
271 #define MAX_MSIX_VECTORS_82598 18
272 #define MAX_MSIX_Q_VECTORS_82598 16
273
274 #define MAX_MSIX_Q_VECTORS MAX_MSIX_Q_VECTORS_82599
275 #define MAX_MSIX_COUNT MAX_MSIX_VECTORS_82599
276
277 #define MIN_MSIX_Q_VECTORS 2
278 #define MIN_MSIX_COUNT (MIN_MSIX_Q_VECTORS + NON_Q_VECTORS)
279
280 /* board specific private data structure */
281 struct ixgbe_adapter {
282         struct timer_list watchdog_timer;
283         struct vlan_group *vlgrp;
284         u16 bd_number;
285         struct work_struct reset_task;
286         struct ixgbe_q_vector *q_vector[MAX_MSIX_Q_VECTORS];
287         char name[MAX_MSIX_COUNT][IFNAMSIZ + 9];
288         struct ixgbe_dcb_config dcb_cfg;
289         struct ixgbe_dcb_config temp_dcb_cfg;
290         u8 dcb_set_bitmap;
291         enum ixgbe_fc_mode last_lfc_mode;
292
293         /* Interrupt Throttle Rate */
294         u32 rx_itr_setting;
295         u32 tx_itr_setting;
296         u16 eitr_low;
297         u16 eitr_high;
298
299         /* TX */
300         struct ixgbe_ring *tx_ring[MAX_TX_QUEUES] ____cacheline_aligned_in_smp;
301         int num_tx_queues;
302         u32 tx_timeout_count;
303         bool detect_tx_hung;
304
305         u64 restart_queue;
306         u64 lsc_int;
307
308         /* RX */
309         struct ixgbe_ring *rx_ring[MAX_RX_QUEUES] ____cacheline_aligned_in_smp;
310         int num_rx_queues;
311         int num_rx_pools;               /* == num_rx_queues in 82598 */
312         int num_rx_queues_per_pool;     /* 1 if 82598, can be many if 82599 */
313         u64 hw_csum_rx_error;
314         u64 hw_rx_no_dma_resources;
315         u64 non_eop_descs;
316         int num_msix_vectors;
317         int max_msix_q_vectors;         /* true count of q_vectors for device */
318         struct ixgbe_ring_feature ring_feature[RING_F_ARRAY_SIZE];
319         struct msix_entry *msix_entries;
320
321         u32 alloc_rx_page_failed;
322         u32 alloc_rx_buff_failed;
323
324         /* Some features need tri-state capability,
325          * thus the additional *_CAPABLE flags.
326          */
327         u32 flags;
328 #define IXGBE_FLAG_RX_CSUM_ENABLED              (u32)(1)
329 #define IXGBE_FLAG_MSI_CAPABLE                  (u32)(1 << 1)
330 #define IXGBE_FLAG_MSI_ENABLED                  (u32)(1 << 2)
331 #define IXGBE_FLAG_MSIX_CAPABLE                 (u32)(1 << 3)
332 #define IXGBE_FLAG_MSIX_ENABLED                 (u32)(1 << 4)
333 #define IXGBE_FLAG_RX_1BUF_CAPABLE              (u32)(1 << 6)
334 #define IXGBE_FLAG_RX_PS_CAPABLE                (u32)(1 << 7)
335 #define IXGBE_FLAG_RX_PS_ENABLED                (u32)(1 << 8)
336 #define IXGBE_FLAG_IN_NETPOLL                   (u32)(1 << 9)
337 #define IXGBE_FLAG_DCA_ENABLED                  (u32)(1 << 10)
338 #define IXGBE_FLAG_DCA_CAPABLE                  (u32)(1 << 11)
339 #define IXGBE_FLAG_IMIR_ENABLED                 (u32)(1 << 12)
340 #define IXGBE_FLAG_MQ_CAPABLE                   (u32)(1 << 13)
341 #define IXGBE_FLAG_DCB_ENABLED                  (u32)(1 << 14)
342 #define IXGBE_FLAG_RSS_ENABLED                  (u32)(1 << 16)
343 #define IXGBE_FLAG_RSS_CAPABLE                  (u32)(1 << 17)
344 #define IXGBE_FLAG_VMDQ_CAPABLE                 (u32)(1 << 18)
345 #define IXGBE_FLAG_VMDQ_ENABLED                 (u32)(1 << 19)
346 #define IXGBE_FLAG_FAN_FAIL_CAPABLE             (u32)(1 << 20)
347 #define IXGBE_FLAG_NEED_LINK_UPDATE             (u32)(1 << 22)
348 #define IXGBE_FLAG_IN_SFP_LINK_TASK             (u32)(1 << 23)
349 #define IXGBE_FLAG_IN_SFP_MOD_TASK              (u32)(1 << 24)
350 #define IXGBE_FLAG_FDIR_HASH_CAPABLE            (u32)(1 << 25)
351 #define IXGBE_FLAG_FDIR_PERFECT_CAPABLE         (u32)(1 << 26)
352 #define IXGBE_FLAG_FCOE_CAPABLE                 (u32)(1 << 27)
353 #define IXGBE_FLAG_FCOE_ENABLED                 (u32)(1 << 28)
354 #define IXGBE_FLAG_SRIOV_CAPABLE                (u32)(1 << 29)
355 #define IXGBE_FLAG_SRIOV_ENABLED                (u32)(1 << 30)
356
357         u32 flags2;
358 #define IXGBE_FLAG2_RSC_CAPABLE                 (u32)(1)
359 #define IXGBE_FLAG2_RSC_ENABLED                 (u32)(1 << 1)
360 /* default to trying for four seconds */
361 #define IXGBE_TRY_LINK_TIMEOUT (4 * HZ)
362
363         /* OS defined structs */
364         struct net_device *netdev;
365         struct pci_dev *pdev;
366
367         u32 test_icr;
368         struct ixgbe_ring test_tx_ring;
369         struct ixgbe_ring test_rx_ring;
370
371         /* structs defined in ixgbe_hw.h */
372         struct ixgbe_hw hw;
373         u16 msg_enable;
374         struct ixgbe_hw_stats stats;
375
376         /* Interrupt Throttle Rate */
377         u32 rx_eitr_param;
378         u32 tx_eitr_param;
379
380         unsigned long state;
381         u64 tx_busy;
382         unsigned int tx_ring_count;
383         unsigned int rx_ring_count;
384
385         u32 link_speed;
386         bool link_up;
387         unsigned long link_check_timeout;
388
389         struct work_struct watchdog_task;
390         struct work_struct sfp_task;
391         struct timer_list sfp_timer;
392         struct work_struct multispeed_fiber_task;
393         struct work_struct sfp_config_module_task;
394         u32 fdir_pballoc;
395         u32 atr_sample_rate;
396         spinlock_t fdir_perfect_lock;
397         struct work_struct fdir_reinit_task;
398 #ifdef IXGBE_FCOE
399         struct ixgbe_fcoe fcoe;
400 #endif /* IXGBE_FCOE */
401         u64 rsc_total_count;
402         u64 rsc_total_flush;
403         u32 wol;
404         u16 eeprom_version;
405
406         int node;
407
408         /* SR-IOV */
409         DECLARE_BITMAP(active_vfs, IXGBE_MAX_VF_FUNCTIONS);
410         unsigned int num_vfs;
411         struct vf_data_storage *vfinfo;
412 };
413
414 enum ixbge_state_t {
415         __IXGBE_TESTING,
416         __IXGBE_RESETTING,
417         __IXGBE_DOWN,
418         __IXGBE_FDIR_INIT_DONE,
419         __IXGBE_SFP_MODULE_NOT_FOUND
420 };
421
422 enum ixgbe_boards {
423         board_82598,
424         board_82599,
425 };
426
427 extern struct ixgbe_info ixgbe_82598_info;
428 extern struct ixgbe_info ixgbe_82599_info;
429 #ifdef CONFIG_IXGBE_DCB
430 extern const struct dcbnl_rtnl_ops dcbnl_ops;
431 extern int ixgbe_copy_dcb_cfg(struct ixgbe_dcb_config *src_dcb_cfg,
432                               struct ixgbe_dcb_config *dst_dcb_cfg,
433                               int tc_max);
434 #endif
435
436 extern char ixgbe_driver_name[];
437 extern const char ixgbe_driver_version[];
438
439 extern int ixgbe_up(struct ixgbe_adapter *adapter);
440 extern void ixgbe_down(struct ixgbe_adapter *adapter);
441 extern void ixgbe_reinit_locked(struct ixgbe_adapter *adapter);
442 extern void ixgbe_reset(struct ixgbe_adapter *adapter);
443 extern void ixgbe_set_ethtool_ops(struct net_device *netdev);
444 extern int ixgbe_setup_rx_resources(struct ixgbe_adapter *, struct ixgbe_ring *);
445 extern int ixgbe_setup_tx_resources(struct ixgbe_adapter *, struct ixgbe_ring *);
446 extern void ixgbe_free_rx_resources(struct ixgbe_adapter *, struct ixgbe_ring *);
447 extern void ixgbe_free_tx_resources(struct ixgbe_adapter *, struct ixgbe_ring *);
448 extern void ixgbe_update_stats(struct ixgbe_adapter *adapter);
449 extern int ixgbe_init_interrupt_scheme(struct ixgbe_adapter *adapter);
450 extern void ixgbe_clear_interrupt_scheme(struct ixgbe_adapter *adapter);
451 extern void ixgbe_write_eitr(struct ixgbe_q_vector *);
452 extern int ethtool_ioctl(struct ifreq *ifr);
453 extern s32 ixgbe_reinit_fdir_tables_82599(struct ixgbe_hw *hw);
454 extern s32 ixgbe_init_fdir_signature_82599(struct ixgbe_hw *hw, u32 pballoc);
455 extern s32 ixgbe_init_fdir_perfect_82599(struct ixgbe_hw *hw, u32 pballoc);
456 extern s32 ixgbe_fdir_add_signature_filter_82599(struct ixgbe_hw *hw,
457                                                  struct ixgbe_atr_input *input,
458                                                  u8 queue);
459 extern s32 ixgbe_fdir_add_perfect_filter_82599(struct ixgbe_hw *hw,
460                                       struct ixgbe_atr_input *input,
461                                       struct ixgbe_atr_input_masks *input_masks,
462                                       u16 soft_id, u8 queue);
463 extern s32 ixgbe_atr_set_vlan_id_82599(struct ixgbe_atr_input *input,
464                                        u16 vlan_id);
465 extern s32 ixgbe_atr_set_src_ipv4_82599(struct ixgbe_atr_input *input,
466                                         u32 src_addr);
467 extern s32 ixgbe_atr_set_dst_ipv4_82599(struct ixgbe_atr_input *input,
468                                         u32 dst_addr);
469 extern s32 ixgbe_atr_set_src_port_82599(struct ixgbe_atr_input *input,
470                                         u16 src_port);
471 extern s32 ixgbe_atr_set_dst_port_82599(struct ixgbe_atr_input *input,
472                                         u16 dst_port);
473 extern s32 ixgbe_atr_set_flex_byte_82599(struct ixgbe_atr_input *input,
474                                          u16 flex_byte);
475 extern s32 ixgbe_atr_set_l4type_82599(struct ixgbe_atr_input *input,
476                                       u8 l4type);
477 extern void ixgbe_set_rx_mode(struct net_device *netdev);
478 #ifdef IXGBE_FCOE
479 extern void ixgbe_configure_fcoe(struct ixgbe_adapter *adapter);
480 extern int ixgbe_fso(struct ixgbe_adapter *adapter,
481                      struct ixgbe_ring *tx_ring, struct sk_buff *skb,
482                      u32 tx_flags, u8 *hdr_len);
483 extern void ixgbe_cleanup_fcoe(struct ixgbe_adapter *adapter);
484 extern int ixgbe_fcoe_ddp(struct ixgbe_adapter *adapter,
485                           union ixgbe_adv_rx_desc *rx_desc,
486                           struct sk_buff *skb);
487 extern int ixgbe_fcoe_ddp_get(struct net_device *netdev, u16 xid,
488                               struct scatterlist *sgl, unsigned int sgc);
489 extern int ixgbe_fcoe_ddp_put(struct net_device *netdev, u16 xid);
490 extern int ixgbe_fcoe_enable(struct net_device *netdev);
491 extern int ixgbe_fcoe_disable(struct net_device *netdev);
492 #ifdef CONFIG_IXGBE_DCB
493 extern u8 ixgbe_fcoe_getapp(struct ixgbe_adapter *adapter);
494 extern u8 ixgbe_fcoe_setapp(struct ixgbe_adapter *adapter, u8 up);
495 #endif /* CONFIG_IXGBE_DCB */
496 extern int ixgbe_fcoe_get_wwn(struct net_device *netdev, u64 *wwn, int type);
497 #endif /* IXGBE_FCOE */
498
499 #endif /* _IXGBE_H_ */