annotate cxgb3
[linux-2.6.git] / drivers / net / cxgb3 / common.h
1 /*
2  * Copyright (c) 2005-2007 Chelsio, Inc. All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *
18  *      - Redistributions in binary form must reproduce the above
19  *        copyright notice, this list of conditions and the following
20  *        disclaimer in the documentation and/or other materials
21  *        provided with the distribution.
22  *
23  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
24  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
25  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
26  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
27  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
28  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
29  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
30  * SOFTWARE.
31  */
32 #ifndef __CHELSIO_COMMON_H
33 #define __CHELSIO_COMMON_H
34
35 #include <linux/kernel.h>
36 #include <linux/types.h>
37 #include <linux/ctype.h>
38 #include <linux/delay.h>
39 #include <linux/init.h>
40 #include <linux/netdevice.h>
41 #include <linux/ethtool.h>
42 #include <linux/mii.h>
43 #include "version.h"
44
45 #define CH_ERR(adap, fmt, ...)   dev_err(&adap->pdev->dev, fmt, ## __VA_ARGS__)
46 #define CH_WARN(adap, fmt, ...)  dev_warn(&adap->pdev->dev, fmt, ## __VA_ARGS__)
47 #define CH_ALERT(adap, fmt, ...) \
48         dev_printk(KERN_ALERT, &adap->pdev->dev, fmt, ## __VA_ARGS__)
49
50 /*
51  * More powerful macro that selectively prints messages based on msg_enable.
52  * For info and debugging messages.
53  */
54 #define CH_MSG(adapter, level, category, fmt, ...) do { \
55         if ((adapter)->msg_enable & NETIF_MSG_##category) \
56                 dev_printk(KERN_##level, &adapter->pdev->dev, fmt, \
57                            ## __VA_ARGS__); \
58 } while (0)
59
60 #ifdef DEBUG
61 # define CH_DBG(adapter, category, fmt, ...) \
62         CH_MSG(adapter, DEBUG, category, fmt, ## __VA_ARGS__)
63 #else
64 # define CH_DBG(adapter, category, fmt, ...)
65 #endif
66
67 /* Additional NETIF_MSG_* categories */
68 #define NETIF_MSG_MMIO 0x8000000
69
70 struct t3_rx_mode {
71         struct net_device *dev;
72         struct dev_mc_list *mclist;
73         unsigned int idx;
74 };
75
76 static inline void init_rx_mode(struct t3_rx_mode *p, struct net_device *dev,
77                                 struct dev_mc_list *mclist)
78 {
79         p->dev = dev;
80         p->mclist = mclist;
81         p->idx = 0;
82 }
83
84 static inline u8 *t3_get_next_mcaddr(struct t3_rx_mode *rm)
85 {
86         u8 *addr = NULL;
87
88         if (rm->mclist && rm->idx < rm->dev->mc_count) {
89                 addr = rm->mclist->dmi_addr;
90                 rm->mclist = rm->mclist->next;
91                 rm->idx++;
92         }
93         return addr;
94 }
95
96 enum {
97         MAX_NPORTS = 2,         /* max # of ports */
98         MAX_FRAME_SIZE = 10240, /* max MAC frame size, including header + FCS */
99         EEPROMSIZE = 8192,      /* Serial EEPROM size */
100         SERNUM_LEN     = 16,    /* Serial # length */
101         RSS_TABLE_SIZE = 64,    /* size of RSS lookup and mapping tables */
102         TCB_SIZE = 128,         /* TCB size */
103         NMTUS = 16,             /* size of MTU table */
104         NCCTRL_WIN = 32,        /* # of congestion control windows */
105         PROTO_SRAM_LINES = 128, /* size of TP sram */
106 };
107
108 #define MAX_RX_COALESCING_LEN 12288U
109
110 enum {
111         PAUSE_RX = 1 << 0,
112         PAUSE_TX = 1 << 1,
113         PAUSE_AUTONEG = 1 << 2
114 };
115
116 enum {
117         SUPPORTED_IRQ      = 1 << 24
118 };
119
120 enum {                          /* adapter interrupt-maintained statistics */
121         STAT_ULP_CH0_PBL_OOB,
122         STAT_ULP_CH1_PBL_OOB,
123         STAT_PCI_CORR_ECC,
124
125         IRQ_NUM_STATS           /* keep last */
126 };
127
128 enum {
129         TP_VERSION_MAJOR        = 1,
130         TP_VERSION_MINOR        = 1,
131         TP_VERSION_MICRO        = 0
132 };
133
134 #define S_TP_VERSION_MAJOR              16
135 #define M_TP_VERSION_MAJOR              0xFF
136 #define V_TP_VERSION_MAJOR(x)           ((x) << S_TP_VERSION_MAJOR)
137 #define G_TP_VERSION_MAJOR(x)           \
138             (((x) >> S_TP_VERSION_MAJOR) & M_TP_VERSION_MAJOR)
139
140 #define S_TP_VERSION_MINOR              8
141 #define M_TP_VERSION_MINOR              0xFF
142 #define V_TP_VERSION_MINOR(x)           ((x) << S_TP_VERSION_MINOR)
143 #define G_TP_VERSION_MINOR(x)           \
144             (((x) >> S_TP_VERSION_MINOR) & M_TP_VERSION_MINOR)
145
146 #define S_TP_VERSION_MICRO              0
147 #define M_TP_VERSION_MICRO              0xFF
148 #define V_TP_VERSION_MICRO(x)           ((x) << S_TP_VERSION_MICRO)
149 #define G_TP_VERSION_MICRO(x)           \
150             (((x) >> S_TP_VERSION_MICRO) & M_TP_VERSION_MICRO)
151
152 enum {
153         SGE_QSETS = 8,          /* # of SGE Tx/Rx/RspQ sets */
154         SGE_RXQ_PER_SET = 2,    /* # of Rx queues per set */
155         SGE_TXQ_PER_SET = 3     /* # of Tx queues per set */
156 };
157
158 enum sge_context_type {         /* SGE egress context types */
159         SGE_CNTXT_RDMA = 0,
160         SGE_CNTXT_ETH = 2,
161         SGE_CNTXT_OFLD = 4,
162         SGE_CNTXT_CTRL = 5
163 };
164
165 enum {
166         AN_PKT_SIZE = 32,       /* async notification packet size */
167         IMMED_PKT_SIZE = 48     /* packet size for immediate data */
168 };
169
170 struct sg_ent {                 /* SGE scatter/gather entry */
171         __be32 len[2];
172         __be64 addr[2];
173 };
174
175 #ifndef SGE_NUM_GENBITS
176 /* Must be 1 or 2 */
177 # define SGE_NUM_GENBITS 2
178 #endif
179
180 #define TX_DESC_FLITS 16U
181 #define WR_FLITS (TX_DESC_FLITS + 1 - SGE_NUM_GENBITS)
182
183 struct cphy;
184 struct adapter;
185
186 struct mdio_ops {
187         int (*read)(struct adapter *adapter, int phy_addr, int mmd_addr,
188                     int reg_addr, unsigned int *val);
189         int (*write)(struct adapter *adapter, int phy_addr, int mmd_addr,
190                      int reg_addr, unsigned int val);
191 };
192
193 struct adapter_info {
194         unsigned char nports;   /* # of ports */
195         unsigned char phy_base_addr;    /* MDIO PHY base address */
196         unsigned char mdien;
197         unsigned char mdiinv;
198         unsigned int gpio_out;  /* GPIO output settings */
199         unsigned int gpio_intr; /* GPIO IRQ enable mask */
200         unsigned long caps;     /* adapter capabilities */
201         const struct mdio_ops *mdio_ops;        /* MDIO operations */
202         const char *desc;       /* product description */
203 };
204
205 struct port_type_info {
206         void (*phy_prep)(struct cphy *phy, struct adapter *adapter,
207                          int phy_addr, const struct mdio_ops *ops);
208         unsigned int caps;
209         const char *desc;
210 };
211
212 struct mc5_stats {
213         unsigned long parity_err;
214         unsigned long active_rgn_full;
215         unsigned long nfa_srch_err;
216         unsigned long unknown_cmd;
217         unsigned long reqq_parity_err;
218         unsigned long dispq_parity_err;
219         unsigned long del_act_empty;
220 };
221
222 struct mc7_stats {
223         unsigned long corr_err;
224         unsigned long uncorr_err;
225         unsigned long parity_err;
226         unsigned long addr_err;
227 };
228
229 struct mac_stats {
230         u64 tx_octets;          /* total # of octets in good frames */
231         u64 tx_octets_bad;      /* total # of octets in error frames */
232         u64 tx_frames;          /* all good frames */
233         u64 tx_mcast_frames;    /* good multicast frames */
234         u64 tx_bcast_frames;    /* good broadcast frames */
235         u64 tx_pause;           /* # of transmitted pause frames */
236         u64 tx_deferred;        /* frames with deferred transmissions */
237         u64 tx_late_collisions; /* # of late collisions */
238         u64 tx_total_collisions;        /* # of total collisions */
239         u64 tx_excess_collisions;       /* frame errors from excessive collissions */
240         u64 tx_underrun;        /* # of Tx FIFO underruns */
241         u64 tx_len_errs;        /* # of Tx length errors */
242         u64 tx_mac_internal_errs;       /* # of internal MAC errors on Tx */
243         u64 tx_excess_deferral; /* # of frames with excessive deferral */
244         u64 tx_fcs_errs;        /* # of frames with bad FCS */
245
246         u64 tx_frames_64;       /* # of Tx frames in a particular range */
247         u64 tx_frames_65_127;
248         u64 tx_frames_128_255;
249         u64 tx_frames_256_511;
250         u64 tx_frames_512_1023;
251         u64 tx_frames_1024_1518;
252         u64 tx_frames_1519_max;
253
254         u64 rx_octets;          /* total # of octets in good frames */
255         u64 rx_octets_bad;      /* total # of octets in error frames */
256         u64 rx_frames;          /* all good frames */
257         u64 rx_mcast_frames;    /* good multicast frames */
258         u64 rx_bcast_frames;    /* good broadcast frames */
259         u64 rx_pause;           /* # of received pause frames */
260         u64 rx_fcs_errs;        /* # of received frames with bad FCS */
261         u64 rx_align_errs;      /* alignment errors */
262         u64 rx_symbol_errs;     /* symbol errors */
263         u64 rx_data_errs;       /* data errors */
264         u64 rx_sequence_errs;   /* sequence errors */
265         u64 rx_runt;            /* # of runt frames */
266         u64 rx_jabber;          /* # of jabber frames */
267         u64 rx_short;           /* # of short frames */
268         u64 rx_too_long;        /* # of oversized frames */
269         u64 rx_mac_internal_errs;       /* # of internal MAC errors on Rx */
270
271         u64 rx_frames_64;       /* # of Rx frames in a particular range */
272         u64 rx_frames_65_127;
273         u64 rx_frames_128_255;
274         u64 rx_frames_256_511;
275         u64 rx_frames_512_1023;
276         u64 rx_frames_1024_1518;
277         u64 rx_frames_1519_max;
278
279         u64 rx_cong_drops;      /* # of Rx drops due to SGE congestion */
280
281         unsigned long tx_fifo_parity_err;
282         unsigned long rx_fifo_parity_err;
283         unsigned long tx_fifo_urun;
284         unsigned long rx_fifo_ovfl;
285         unsigned long serdes_signal_loss;
286         unsigned long xaui_pcs_ctc_err;
287         unsigned long xaui_pcs_align_change;
288
289         unsigned long num_toggled; /* # times toggled TxEn due to stuck TX */
290         unsigned long num_resets;  /* # times reset due to stuck TX */
291
292 };
293
294 struct tp_mib_stats {
295         u32 ipInReceive_hi;
296         u32 ipInReceive_lo;
297         u32 ipInHdrErrors_hi;
298         u32 ipInHdrErrors_lo;
299         u32 ipInAddrErrors_hi;
300         u32 ipInAddrErrors_lo;
301         u32 ipInUnknownProtos_hi;
302         u32 ipInUnknownProtos_lo;
303         u32 ipInDiscards_hi;
304         u32 ipInDiscards_lo;
305         u32 ipInDelivers_hi;
306         u32 ipInDelivers_lo;
307         u32 ipOutRequests_hi;
308         u32 ipOutRequests_lo;
309         u32 ipOutDiscards_hi;
310         u32 ipOutDiscards_lo;
311         u32 ipOutNoRoutes_hi;
312         u32 ipOutNoRoutes_lo;
313         u32 ipReasmTimeout;
314         u32 ipReasmReqds;
315         u32 ipReasmOKs;
316         u32 ipReasmFails;
317
318         u32 reserved[8];
319
320         u32 tcpActiveOpens;
321         u32 tcpPassiveOpens;
322         u32 tcpAttemptFails;
323         u32 tcpEstabResets;
324         u32 tcpOutRsts;
325         u32 tcpCurrEstab;
326         u32 tcpInSegs_hi;
327         u32 tcpInSegs_lo;
328         u32 tcpOutSegs_hi;
329         u32 tcpOutSegs_lo;
330         u32 tcpRetransSeg_hi;
331         u32 tcpRetransSeg_lo;
332         u32 tcpInErrs_hi;
333         u32 tcpInErrs_lo;
334         u32 tcpRtoMin;
335         u32 tcpRtoMax;
336 };
337
338 struct tp_params {
339         unsigned int nchan;     /* # of channels */
340         unsigned int pmrx_size; /* total PMRX capacity */
341         unsigned int pmtx_size; /* total PMTX capacity */
342         unsigned int cm_size;   /* total CM capacity */
343         unsigned int chan_rx_size;      /* per channel Rx size */
344         unsigned int chan_tx_size;      /* per channel Tx size */
345         unsigned int rx_pg_size;        /* Rx page size */
346         unsigned int tx_pg_size;        /* Tx page size */
347         unsigned int rx_num_pgs;        /* # of Rx pages */
348         unsigned int tx_num_pgs;        /* # of Tx pages */
349         unsigned int ntimer_qs; /* # of timer queues */
350 };
351
352 struct qset_params {            /* SGE queue set parameters */
353         unsigned int polling;   /* polling/interrupt service for rspq */
354         unsigned int coalesce_usecs;    /* irq coalescing timer */
355         unsigned int rspq_size; /* # of entries in response queue */
356         unsigned int fl_size;   /* # of entries in regular free list */
357         unsigned int jumbo_size;        /* # of entries in jumbo free list */
358         unsigned int txq_size[SGE_TXQ_PER_SET]; /* Tx queue sizes */
359         unsigned int cong_thres;        /* FL congestion threshold */
360 };
361
362 struct sge_params {
363         unsigned int max_pkt_size;      /* max offload pkt size */
364         struct qset_params qset[SGE_QSETS];
365 };
366
367 struct mc5_params {
368         unsigned int mode;      /* selects MC5 width */
369         unsigned int nservers;  /* size of server region */
370         unsigned int nfilters;  /* size of filter region */
371         unsigned int nroutes;   /* size of routing region */
372 };
373
374 /* Default MC5 region sizes */
375 enum {
376         DEFAULT_NSERVERS = 512,
377         DEFAULT_NFILTERS = 128
378 };
379
380 /* MC5 modes, these must be non-0 */
381 enum {
382         MC5_MODE_144_BIT = 1,
383         MC5_MODE_72_BIT = 2
384 };
385
386 /* MC5 min active region size */
387 enum { MC5_MIN_TIDS = 16 };
388
389 struct vpd_params {
390         unsigned int cclk;
391         unsigned int mclk;
392         unsigned int uclk;
393         unsigned int mdc;
394         unsigned int mem_timing;
395         u8 sn[SERNUM_LEN + 1];
396         u8 eth_base[6];
397         u8 port_type[MAX_NPORTS];
398         unsigned short xauicfg[2];
399 };
400
401 struct pci_params {
402         unsigned int vpd_cap_addr;
403         unsigned int pcie_cap_addr;
404         unsigned short speed;
405         unsigned char width;
406         unsigned char variant;
407 };
408
409 enum {
410         PCI_VARIANT_PCI,
411         PCI_VARIANT_PCIX_MODE1_PARITY,
412         PCI_VARIANT_PCIX_MODE1_ECC,
413         PCI_VARIANT_PCIX_266_MODE2,
414         PCI_VARIANT_PCIE
415 };
416
417 struct adapter_params {
418         struct sge_params sge;
419         struct mc5_params mc5;
420         struct tp_params tp;
421         struct vpd_params vpd;
422         struct pci_params pci;
423
424         const struct adapter_info *info;
425
426         unsigned short mtus[NMTUS];
427         unsigned short a_wnd[NCCTRL_WIN];
428         unsigned short b_wnd[NCCTRL_WIN];
429
430         unsigned int nports;    /* # of ethernet ports */
431         unsigned int stats_update_period;       /* MAC stats accumulation period */
432         unsigned int linkpoll_period;   /* link poll period in 0.1s */
433         unsigned int rev;       /* chip revision */
434         unsigned int offload;
435 };
436
437 enum {                                      /* chip revisions */
438         T3_REV_A  = 0,
439         T3_REV_B  = 2,
440         T3_REV_B2 = 3,
441         T3_REV_C  = 4,
442 };
443
444 struct trace_params {
445         u32 sip;
446         u32 sip_mask;
447         u32 dip;
448         u32 dip_mask;
449         u16 sport;
450         u16 sport_mask;
451         u16 dport;
452         u16 dport_mask;
453         u32 vlan:12;
454         u32 vlan_mask:12;
455         u32 intf:4;
456         u32 intf_mask:4;
457         u8 proto;
458         u8 proto_mask;
459 };
460
461 struct link_config {
462         unsigned int supported; /* link capabilities */
463         unsigned int advertising;       /* advertised capabilities */
464         unsigned short requested_speed; /* speed user has requested */
465         unsigned short speed;   /* actual link speed */
466         unsigned char requested_duplex; /* duplex user has requested */
467         unsigned char duplex;   /* actual link duplex */
468         unsigned char requested_fc;     /* flow control user has requested */
469         unsigned char fc;       /* actual link flow control */
470         unsigned char autoneg;  /* autonegotiating? */
471         unsigned int link_ok;   /* link up? */
472 };
473
474 #define SPEED_INVALID   0xffff
475 #define DUPLEX_INVALID  0xff
476
477 struct mc5 {
478         struct adapter *adapter;
479         unsigned int tcam_size;
480         unsigned char part_type;
481         unsigned char parity_enabled;
482         unsigned char mode;
483         struct mc5_stats stats;
484 };
485
486 static inline unsigned int t3_mc5_size(const struct mc5 *p)
487 {
488         return p->tcam_size;
489 }
490
491 struct mc7 {
492         struct adapter *adapter;        /* backpointer to adapter */
493         unsigned int size;      /* memory size in bytes */
494         unsigned int width;     /* MC7 interface width */
495         unsigned int offset;    /* register address offset for MC7 instance */
496         const char *name;       /* name of MC7 instance */
497         struct mc7_stats stats; /* MC7 statistics */
498 };
499
500 static inline unsigned int t3_mc7_size(const struct mc7 *p)
501 {
502         return p->size;
503 }
504
505 struct cmac {
506         struct adapter *adapter;
507         unsigned int offset;
508         unsigned int nucast;    /* # of address filters for unicast MACs */
509         unsigned int tx_tcnt;
510         unsigned int tx_xcnt;
511         u64 tx_mcnt;
512         unsigned int rx_xcnt;
513         unsigned int rx_ocnt;
514         u64 rx_mcnt;
515         unsigned int toggle_cnt;
516         unsigned int txen;
517         u64 rx_pause;
518         struct mac_stats stats;
519 };
520
521 enum {
522         MAC_DIRECTION_RX = 1,
523         MAC_DIRECTION_TX = 2,
524         MAC_RXFIFO_SIZE = 32768
525 };
526
527 /* IEEE 802.3ae specified MDIO devices */
528 enum {
529         MDIO_DEV_PMA_PMD = 1,
530         MDIO_DEV_WIS = 2,
531         MDIO_DEV_PCS = 3,
532         MDIO_DEV_XGXS = 4
533 };
534
535 /* PHY loopback direction */
536 enum {
537         PHY_LOOPBACK_TX = 1,
538         PHY_LOOPBACK_RX = 2
539 };
540
541 /* PHY interrupt types */
542 enum {
543         cphy_cause_link_change = 1,
544         cphy_cause_fifo_error = 2
545 };
546
547 /* PHY operations */
548 struct cphy_ops {
549         void (*destroy)(struct cphy *phy);
550         int (*reset)(struct cphy *phy, int wait);
551
552         int (*intr_enable)(struct cphy *phy);
553         int (*intr_disable)(struct cphy *phy);
554         int (*intr_clear)(struct cphy *phy);
555         int (*intr_handler)(struct cphy *phy);
556
557         int (*autoneg_enable)(struct cphy *phy);
558         int (*autoneg_restart)(struct cphy *phy);
559
560         int (*advertise)(struct cphy *phy, unsigned int advertise_map);
561         int (*set_loopback)(struct cphy *phy, int mmd, int dir, int enable);
562         int (*set_speed_duplex)(struct cphy *phy, int speed, int duplex);
563         int (*get_link_status)(struct cphy *phy, int *link_ok, int *speed,
564                                int *duplex, int *fc);
565         int (*power_down)(struct cphy *phy, int enable);
566 };
567
568 /* A PHY instance */
569 struct cphy {
570         int addr;               /* PHY address */
571         struct adapter *adapter;        /* associated adapter */
572         unsigned long fifo_errors;      /* FIFO over/under-flows */
573         const struct cphy_ops *ops;     /* PHY operations */
574         int (*mdio_read)(struct adapter *adapter, int phy_addr, int mmd_addr,
575                          int reg_addr, unsigned int *val);
576         int (*mdio_write)(struct adapter *adapter, int phy_addr, int mmd_addr,
577                           int reg_addr, unsigned int val);
578 };
579
580 /* Convenience MDIO read/write wrappers */
581 static inline int mdio_read(struct cphy *phy, int mmd, int reg,
582                             unsigned int *valp)
583 {
584         return phy->mdio_read(phy->adapter, phy->addr, mmd, reg, valp);
585 }
586
587 static inline int mdio_write(struct cphy *phy, int mmd, int reg,
588                              unsigned int val)
589 {
590         return phy->mdio_write(phy->adapter, phy->addr, mmd, reg, val);
591 }
592
593 /* Convenience initializer */
594 static inline void cphy_init(struct cphy *phy, struct adapter *adapter,
595                              int phy_addr, struct cphy_ops *phy_ops,
596                              const struct mdio_ops *mdio_ops)
597 {
598         phy->adapter = adapter;
599         phy->addr = phy_addr;
600         phy->ops = phy_ops;
601         if (mdio_ops) {
602                 phy->mdio_read = mdio_ops->read;
603                 phy->mdio_write = mdio_ops->write;
604         }
605 }
606
607 /* Accumulate MAC statistics every 180 seconds.  For 1G we multiply by 10. */
608 #define MAC_STATS_ACCUM_SECS 180
609
610 #define XGM_REG(reg_addr, idx) \
611         ((reg_addr) + (idx) * (XGMAC0_1_BASE_ADDR - XGMAC0_0_BASE_ADDR))
612
613 struct addr_val_pair {
614         unsigned int reg_addr;
615         unsigned int val;
616 };
617
618 #include "adapter.h"
619
620 #ifndef PCI_VENDOR_ID_CHELSIO
621 # define PCI_VENDOR_ID_CHELSIO 0x1425
622 #endif
623
624 #define for_each_port(adapter, iter) \
625         for (iter = 0; iter < (adapter)->params.nports; ++iter)
626
627 #define adapter_info(adap) ((adap)->params.info)
628
629 static inline int uses_xaui(const struct adapter *adap)
630 {
631         return adapter_info(adap)->caps & SUPPORTED_AUI;
632 }
633
634 static inline int is_10G(const struct adapter *adap)
635 {
636         return adapter_info(adap)->caps & SUPPORTED_10000baseT_Full;
637 }
638
639 static inline int is_offload(const struct adapter *adap)
640 {
641         return adap->params.offload;
642 }
643
644 static inline unsigned int core_ticks_per_usec(const struct adapter *adap)
645 {
646         return adap->params.vpd.cclk / 1000;
647 }
648
649 static inline unsigned int is_pcie(const struct adapter *adap)
650 {
651         return adap->params.pci.variant == PCI_VARIANT_PCIE;
652 }
653
654 void t3_set_reg_field(struct adapter *adap, unsigned int addr, u32 mask,
655                       u32 val);
656 void t3_write_regs(struct adapter *adapter, const struct addr_val_pair *p,
657                    int n, unsigned int offset);
658 int t3_wait_op_done_val(struct adapter *adapter, int reg, u32 mask,
659                         int polarity, int attempts, int delay, u32 *valp);
660 static inline int t3_wait_op_done(struct adapter *adapter, int reg, u32 mask,
661                                   int polarity, int attempts, int delay)
662 {
663         return t3_wait_op_done_val(adapter, reg, mask, polarity, attempts,
664                                    delay, NULL);
665 }
666 int t3_mdio_change_bits(struct cphy *phy, int mmd, int reg, unsigned int clear,
667                         unsigned int set);
668 int t3_phy_reset(struct cphy *phy, int mmd, int wait);
669 int t3_phy_advertise(struct cphy *phy, unsigned int advert);
670 int t3_set_phy_speed_duplex(struct cphy *phy, int speed, int duplex);
671
672 void t3_intr_enable(struct adapter *adapter);
673 void t3_intr_disable(struct adapter *adapter);
674 void t3_intr_clear(struct adapter *adapter);
675 void t3_port_intr_enable(struct adapter *adapter, int idx);
676 void t3_port_intr_disable(struct adapter *adapter, int idx);
677 void t3_port_intr_clear(struct adapter *adapter, int idx);
678 int t3_slow_intr_handler(struct adapter *adapter);
679 int t3_phy_intr_handler(struct adapter *adapter);
680
681 void t3_link_changed(struct adapter *adapter, int port_id);
682 int t3_link_start(struct cphy *phy, struct cmac *mac, struct link_config *lc);
683 const struct adapter_info *t3_get_adapter_info(unsigned int board_id);
684 int t3_seeprom_read(struct adapter *adapter, u32 addr, __le32 *data);
685 int t3_seeprom_write(struct adapter *adapter, u32 addr, __le32 data);
686 int t3_seeprom_wp(struct adapter *adapter, int enable);
687 int t3_get_tp_version(struct adapter *adapter, u32 *vers);
688 int t3_check_tpsram_version(struct adapter *adapter, int *must_load);
689 int t3_check_tpsram(struct adapter *adapter, u8 *tp_ram, unsigned int size);
690 int t3_set_proto_sram(struct adapter *adap, u8 *data);
691 int t3_read_flash(struct adapter *adapter, unsigned int addr,
692                   unsigned int nwords, u32 *data, int byte_oriented);
693 int t3_load_fw(struct adapter *adapter, const u8 * fw_data, unsigned int size);
694 int t3_get_fw_version(struct adapter *adapter, u32 *vers);
695 int t3_check_fw_version(struct adapter *adapter, int *must_load);
696 int t3_init_hw(struct adapter *adapter, u32 fw_params);
697 void mac_prep(struct cmac *mac, struct adapter *adapter, int index);
698 void early_hw_init(struct adapter *adapter, const struct adapter_info *ai);
699 int t3_prep_adapter(struct adapter *adapter, const struct adapter_info *ai,
700                     int reset);
701 void t3_led_ready(struct adapter *adapter);
702 void t3_fatal_err(struct adapter *adapter);
703 void t3_set_vlan_accel(struct adapter *adapter, unsigned int ports, int on);
704 void t3_config_rss(struct adapter *adapter, unsigned int rss_config,
705                    const u8 * cpus, const u16 *rspq);
706 int t3_read_rss(struct adapter *adapter, u8 * lkup, u16 *map);
707 int t3_mps_set_active_ports(struct adapter *adap, unsigned int port_mask);
708 int t3_cim_ctl_blk_read(struct adapter *adap, unsigned int addr,
709                         unsigned int n, unsigned int *valp);
710 int t3_mc7_bd_read(struct mc7 *mc7, unsigned int start, unsigned int n,
711                    u64 *buf);
712
713 int t3_mac_reset(struct cmac *mac);
714 void t3b_pcs_reset(struct cmac *mac);
715 int t3_mac_enable(struct cmac *mac, int which);
716 int t3_mac_disable(struct cmac *mac, int which);
717 int t3_mac_set_mtu(struct cmac *mac, unsigned int mtu);
718 int t3_mac_set_rx_mode(struct cmac *mac, struct t3_rx_mode *rm);
719 int t3_mac_set_address(struct cmac *mac, unsigned int idx, u8 addr[6]);
720 int t3_mac_set_num_ucast(struct cmac *mac, int n);
721 const struct mac_stats *t3_mac_update_stats(struct cmac *mac);
722 int t3_mac_set_speed_duplex_fc(struct cmac *mac, int speed, int duplex, int fc);
723 int t3b2_mac_watchdog_task(struct cmac *mac);
724
725 void t3_mc5_prep(struct adapter *adapter, struct mc5 *mc5, int mode);
726 int t3_mc5_init(struct mc5 *mc5, unsigned int nservers, unsigned int nfilters,
727                 unsigned int nroutes);
728 void t3_mc5_intr_handler(struct mc5 *mc5);
729 int t3_read_mc5_range(const struct mc5 *mc5, unsigned int start, unsigned int n,
730                       u32 *buf);
731
732 int t3_tp_set_coalescing_size(struct adapter *adap, unsigned int size, int psh);
733 void t3_tp_set_max_rxsize(struct adapter *adap, unsigned int size);
734 void t3_tp_set_offload_mode(struct adapter *adap, int enable);
735 void t3_tp_get_mib_stats(struct adapter *adap, struct tp_mib_stats *tps);
736 void t3_load_mtus(struct adapter *adap, unsigned short mtus[NMTUS],
737                   unsigned short alpha[NCCTRL_WIN],
738                   unsigned short beta[NCCTRL_WIN], unsigned short mtu_cap);
739 void t3_read_hw_mtus(struct adapter *adap, unsigned short mtus[NMTUS]);
740 void t3_get_cong_cntl_tab(struct adapter *adap,
741                           unsigned short incr[NMTUS][NCCTRL_WIN]);
742 void t3_config_trace_filter(struct adapter *adapter,
743                             const struct trace_params *tp, int filter_index,
744                             int invert, int enable);
745 int t3_config_sched(struct adapter *adap, unsigned int kbps, int sched);
746
747 void t3_sge_prep(struct adapter *adap, struct sge_params *p);
748 void t3_sge_init(struct adapter *adap, struct sge_params *p);
749 int t3_sge_init_ecntxt(struct adapter *adapter, unsigned int id, int gts_enable,
750                        enum sge_context_type type, int respq, u64 base_addr,
751                        unsigned int size, unsigned int token, int gen,
752                        unsigned int cidx);
753 int t3_sge_init_flcntxt(struct adapter *adapter, unsigned int id,
754                         int gts_enable, u64 base_addr, unsigned int size,
755                         unsigned int esize, unsigned int cong_thres, int gen,
756                         unsigned int cidx);
757 int t3_sge_init_rspcntxt(struct adapter *adapter, unsigned int id,
758                          int irq_vec_idx, u64 base_addr, unsigned int size,
759                          unsigned int fl_thres, int gen, unsigned int cidx);
760 int t3_sge_init_cqcntxt(struct adapter *adapter, unsigned int id, u64 base_addr,
761                         unsigned int size, int rspq, int ovfl_mode,
762                         unsigned int credits, unsigned int credit_thres);
763 int t3_sge_enable_ecntxt(struct adapter *adapter, unsigned int id, int enable);
764 int t3_sge_disable_fl(struct adapter *adapter, unsigned int id);
765 int t3_sge_disable_rspcntxt(struct adapter *adapter, unsigned int id);
766 int t3_sge_disable_cqcntxt(struct adapter *adapter, unsigned int id);
767 int t3_sge_read_ecntxt(struct adapter *adapter, unsigned int id, u32 data[4]);
768 int t3_sge_read_fl(struct adapter *adapter, unsigned int id, u32 data[4]);
769 int t3_sge_read_cq(struct adapter *adapter, unsigned int id, u32 data[4]);
770 int t3_sge_read_rspq(struct adapter *adapter, unsigned int id, u32 data[4]);
771 int t3_sge_cqcntxt_op(struct adapter *adapter, unsigned int id, unsigned int op,
772                       unsigned int credits);
773
774 void t3_vsc8211_phy_prep(struct cphy *phy, struct adapter *adapter,
775                          int phy_addr, const struct mdio_ops *mdio_ops);
776 void t3_ael1002_phy_prep(struct cphy *phy, struct adapter *adapter,
777                          int phy_addr, const struct mdio_ops *mdio_ops);
778 void t3_ael1006_phy_prep(struct cphy *phy, struct adapter *adapter,
779                          int phy_addr, const struct mdio_ops *mdio_ops);
780 void t3_qt2045_phy_prep(struct cphy *phy, struct adapter *adapter, int phy_addr,
781                         const struct mdio_ops *mdio_ops);
782 void t3_xaui_direct_phy_prep(struct cphy *phy, struct adapter *adapter,
783                              int phy_addr, const struct mdio_ops *mdio_ops);
784 #endif                          /* __CHELSIO_COMMON_H */