d4b97989e3ed058b93fc926206e110906eb14a7e
[linux-2.6.git] / drivers / media / dvb / frontends / cx24110.c
1 /*
2     cx24110 - Single Chip Satellite Channel Receiver driver module
3
4     Copyright (C) 2002 Peter Hettkamp <peter.hettkamp@htp-tel.de> based on
5     work
6     Copyright (C) 1999 Convergence Integrated Media GmbH <ralph@convergence.de>
7
8     This program is free software; you can redistribute it and/or modify
9     it under the terms of the GNU General Public License as published by
10     the Free Software Foundation; either version 2 of the License, or
11     (at your option) any later version.
12
13     This program is distributed in the hope that it will be useful,
14     but WITHOUT ANY WARRANTY; without even the implied warranty of
15     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16
17     GNU General Public License for more details.
18
19     You should have received a copy of the GNU General Public License
20     along with this program; if not, write to the Free Software
21     Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
22
23 */
24
25 #include <linux/slab.h>
26 #include <linux/kernel.h>
27 #include <linux/module.h>
28 #include <linux/moduleparam.h>
29 #include <linux/init.h>
30
31 #include "dvb_frontend.h"
32 #include "cx24110.h"
33
34
35 struct cx24110_state {
36
37         struct i2c_adapter* i2c;
38
39         struct dvb_frontend_ops ops;
40
41         const struct cx24110_config* config;
42
43         struct dvb_frontend frontend;
44
45         u32 lastber;
46         u32 lastbler;
47         u32 lastesn0;
48 };
49
50 static int debug;
51 #define dprintk(args...) \
52         do { \
53                 if (debug) printk(KERN_DEBUG "cx24110: " args); \
54         } while (0)
55
56 static struct {u8 reg; u8 data;} cx24110_regdata[]=
57                       /* Comments beginning with @ denote this value should
58                          be the default */
59         {{0x09,0x01}, /* SoftResetAll */
60          {0x09,0x00}, /* release reset */
61          {0x01,0xe8}, /* MSB of code rate 27.5MS/s */
62          {0x02,0x17}, /* middle byte " */
63          {0x03,0x29}, /* LSB         " */
64          {0x05,0x03}, /* @ DVB mode, standard code rate 3/4 */
65          {0x06,0xa5}, /* @ PLL 60MHz */
66          {0x07,0x01}, /* @ Fclk, i.e. sampling clock, 60MHz */
67          {0x0a,0x00}, /* @ partial chip disables, do not set */
68          {0x0b,0x01}, /* set output clock in gapped mode, start signal low
69                          active for first byte */
70          {0x0c,0x11}, /* no parity bytes, large hold time, serial data out */
71          {0x0d,0x6f}, /* @ RS Sync/Unsync thresholds */
72          {0x10,0x40}, /* chip doc is misleading here: write bit 6 as 1
73                          to avoid starting the BER counter. Reset the
74                          CRC test bit. Finite counting selected */
75          {0x15,0xff}, /* @ size of the limited time window for RS BER
76                          estimation. It is <value>*256 RS blocks, this
77                          gives approx. 2.6 sec at 27.5MS/s, rate 3/4 */
78          {0x16,0x00}, /* @ enable all RS output ports */
79          {0x17,0x04}, /* @ time window allowed for the RS to sync */
80          {0x18,0xae}, /* @ allow all standard DVB code rates to be scanned
81                          for automatically */
82                       /* leave the current code rate and normalization
83                          registers as they are after reset... */
84          {0x21,0x10}, /* @ during AutoAcq, search each viterbi setting
85                          only once */
86          {0x23,0x18}, /* @ size of the limited time window for Viterbi BER
87                          estimation. It is <value>*65536 channel bits, i.e.
88                          approx. 38ms at 27.5MS/s, rate 3/4 */
89          {0x24,0x24}, /* do not trigger Viterbi CRC test. Finite count window */
90                       /* leave front-end AGC parameters at default values */
91                       /* leave decimation AGC parameters at default values */
92          {0x35,0x40}, /* disable all interrupts. They are not connected anyway */
93          {0x36,0xff}, /* clear all interrupt pending flags */
94          {0x37,0x00}, /* @ fully enable AutoAcqq state machine */
95          {0x38,0x07}, /* @ enable fade recovery, but not autostart AutoAcq */
96                       /* leave the equalizer parameters on their default values */
97                       /* leave the final AGC parameters on their default values */
98          {0x41,0x00}, /* @ MSB of front-end derotator frequency */
99          {0x42,0x00}, /* @ middle bytes " */
100          {0x43,0x00}, /* @ LSB          " */
101                       /* leave the carrier tracking loop parameters on default */
102                       /* leave the bit timing loop parameters at gefault */
103          {0x56,0x4d}, /* set the filtune voltage to 2.7V, as recommended by */
104                       /* the cx24108 data sheet for symbol rates above 15MS/s */
105          {0x57,0x00}, /* @ Filter sigma delta enabled, positive */
106          {0x61,0x95}, /* GPIO pins 1-4 have special function */
107          {0x62,0x05}, /* GPIO pin 5 has special function, pin 6 is GPIO */
108          {0x63,0x00}, /* All GPIO pins use CMOS output characteristics */
109          {0x64,0x20}, /* GPIO 6 is input, all others are outputs */
110          {0x6d,0x30}, /* tuner auto mode clock freq 62kHz */
111          {0x70,0x15}, /* use auto mode, tuner word is 21 bits long */
112          {0x73,0x00}, /* @ disable several demod bypasses */
113          {0x74,0x00}, /* @  " */
114          {0x75,0x00}  /* @  " */
115                       /* the remaining registers are for SEC */
116         };
117
118
119 static int cx24110_writereg (struct cx24110_state* state, int reg, int data)
120 {
121         u8 buf [] = { reg, data };
122         struct i2c_msg msg = { .addr = state->config->demod_address, .flags = 0, .buf = buf, .len = 2 };
123         int err;
124
125         if ((err = i2c_transfer(state->i2c, &msg, 1)) != 1) {
126                 dprintk ("%s: writereg error (err == %i, reg == 0x%02x,"
127                          " data == 0x%02x)\n", __FUNCTION__, err, reg, data);
128                 return -EREMOTEIO;
129         }
130
131         return 0;
132 }
133
134 static int cx24110_readreg (struct cx24110_state* state, u8 reg)
135 {
136         int ret;
137         u8 b0 [] = { reg };
138         u8 b1 [] = { 0 };
139         struct i2c_msg msg [] = { { .addr = state->config->demod_address, .flags = 0, .buf = b0, .len = 1 },
140                            { .addr = state->config->demod_address, .flags = I2C_M_RD, .buf = b1, .len = 1 } };
141
142         ret = i2c_transfer(state->i2c, msg, 2);
143
144         if (ret != 2) return ret;
145
146         return b1[0];
147 }
148
149 static int cx24110_set_inversion (struct cx24110_state* state, fe_spectral_inversion_t inversion)
150 {
151 /* fixme (low): error handling */
152
153         switch (inversion) {
154         case INVERSION_OFF:
155                 cx24110_writereg(state,0x37,cx24110_readreg(state,0x37)|0x1);
156                 /* AcqSpectrInvDis on. No idea why someone should want this */
157                 cx24110_writereg(state,0x5,cx24110_readreg(state,0x5)&0xf7);
158                 /* Initial value 0 at start of acq */
159                 cx24110_writereg(state,0x22,cx24110_readreg(state,0x22)&0xef);
160                 /* current value 0 */
161                 /* The cx24110 manual tells us this reg is read-only.
162                    But what the heck... set it ayways */
163                 break;
164         case INVERSION_ON:
165                 cx24110_writereg(state,0x37,cx24110_readreg(state,0x37)|0x1);
166                 /* AcqSpectrInvDis on. No idea why someone should want this */
167                 cx24110_writereg(state,0x5,cx24110_readreg(state,0x5)|0x08);
168                 /* Initial value 1 at start of acq */
169                 cx24110_writereg(state,0x22,cx24110_readreg(state,0x22)|0x10);
170                 /* current value 1 */
171                 break;
172         case INVERSION_AUTO:
173                 cx24110_writereg(state,0x37,cx24110_readreg(state,0x37)&0xfe);
174                 /* AcqSpectrInvDis off. Leave initial & current states as is */
175                 break;
176         default:
177                 return -EINVAL;
178         }
179
180         return 0;
181 }
182
183 static int cx24110_set_fec (struct cx24110_state* state, fe_code_rate_t fec)
184 {
185 /* fixme (low): error handling */
186
187         static const int rate[]={-1,1,2,3,5,7,-1};
188         static const int g1[]={-1,0x01,0x02,0x05,0x15,0x45,-1};
189         static const int g2[]={-1,0x01,0x03,0x06,0x1a,0x7a,-1};
190
191         /* Well, the AutoAcq engine of the cx24106 and 24110 automatically
192            searches all enabled viterbi rates, and can handle non-standard
193            rates as well. */
194
195         if (fec>FEC_AUTO)
196                 fec=FEC_AUTO;
197
198         if (fec==FEC_AUTO) { /* (re-)establish AutoAcq behaviour */
199                 cx24110_writereg(state,0x37,cx24110_readreg(state,0x37)&0xdf);
200                 /* clear AcqVitDis bit */
201                 cx24110_writereg(state,0x18,0xae);
202                 /* allow all DVB standard code rates */
203                 cx24110_writereg(state,0x05,(cx24110_readreg(state,0x05)&0xf0)|0x3);
204                 /* set nominal Viterbi rate 3/4 */
205                 cx24110_writereg(state,0x22,(cx24110_readreg(state,0x22)&0xf0)|0x3);
206                 /* set current Viterbi rate 3/4 */
207                 cx24110_writereg(state,0x1a,0x05); cx24110_writereg(state,0x1b,0x06);
208                 /* set the puncture registers for code rate 3/4 */
209                 return 0;
210         } else {
211                 cx24110_writereg(state,0x37,cx24110_readreg(state,0x37)|0x20);
212                 /* set AcqVitDis bit */
213                 if(rate[fec]>0) {
214                         cx24110_writereg(state,0x05,(cx24110_readreg(state,0x05)&0xf0)|rate[fec]);
215                         /* set nominal Viterbi rate */
216                         cx24110_writereg(state,0x22,(cx24110_readreg(state,0x22)&0xf0)|rate[fec]);
217                         /* set current Viterbi rate */
218                         cx24110_writereg(state,0x1a,g1[fec]);
219                         cx24110_writereg(state,0x1b,g2[fec]);
220                         /* not sure if this is the right way: I always used AutoAcq mode */
221            } else
222                    return -EOPNOTSUPP;
223 /* fixme (low): which is the correct return code? */
224         };
225         return 0;
226 }
227
228 static fe_code_rate_t cx24110_get_fec (struct cx24110_state* state)
229 {
230         int i;
231
232         i=cx24110_readreg(state,0x22)&0x0f;
233         if(!(i&0x08)) {
234                 return FEC_1_2 + i - 1;
235         } else {
236 /* fixme (low): a special code rate has been selected. In theory, we need to
237    return a denominator value, a numerator value, and a pair of puncture
238    maps to correctly describe this mode. But this should never happen in
239    practice, because it cannot be set by cx24110_get_fec. */
240            return FEC_NONE;
241         }
242 }
243
244 static int cx24110_set_symbolrate (struct cx24110_state* state, u32 srate)
245 {
246 /* fixme (low): add error handling */
247         u32 ratio;
248         u32 tmp, fclk, BDRI;
249
250         static const u32 bands[]={5000000UL,15000000UL,90999000UL/2};
251         int i;
252
253 dprintk("cx24110 debug: entering %s(%d)\n",__FUNCTION__,srate);
254         if (srate>90999000UL/2)
255                 srate=90999000UL/2;
256         if (srate<500000)
257                 srate=500000;
258
259         for(i=0;(i<sizeof(bands)/sizeof(bands[0]))&&(srate>bands[i]);i++)
260                 ;
261         /* first, check which sample rate is appropriate: 45, 60 80 or 90 MHz,
262            and set the PLL accordingly (R07[1:0] Fclk, R06[7:4] PLLmult,
263            R06[3:0] PLLphaseDetGain */
264         tmp=cx24110_readreg(state,0x07)&0xfc;
265         if(srate<90999000UL/4) { /* sample rate 45MHz*/
266                 cx24110_writereg(state,0x07,tmp);
267                 cx24110_writereg(state,0x06,0x78);
268                 fclk=90999000UL/2;
269         } else if(srate<60666000UL/2) { /* sample rate 60MHz */
270                 cx24110_writereg(state,0x07,tmp|0x1);
271                 cx24110_writereg(state,0x06,0xa5);
272                 fclk=60666000UL;
273         } else if(srate<80888000UL/2) { /* sample rate 80MHz */
274                 cx24110_writereg(state,0x07,tmp|0x2);
275                 cx24110_writereg(state,0x06,0x87);
276                 fclk=80888000UL;
277         } else { /* sample rate 90MHz */
278                 cx24110_writereg(state,0x07,tmp|0x3);
279                 cx24110_writereg(state,0x06,0x78);
280                 fclk=90999000UL;
281         };
282         dprintk("cx24110 debug: fclk %d Hz\n",fclk);
283         /* we need to divide two integers with approx. 27 bits in 32 bit
284            arithmetic giving a 25 bit result */
285         /* the maximum dividend is 90999000/2, 0x02b6446c, this number is
286            also the most complex divisor. Hence, the dividend has,
287            assuming 32bit unsigned arithmetic, 6 clear bits on top, the
288            divisor 2 unused bits at the bottom. Also, the quotient is
289            always less than 1/2. Borrowed from VES1893.c, of course */
290
291         tmp=srate<<6;
292         BDRI=fclk>>2;
293         ratio=(tmp/BDRI);
294
295         tmp=(tmp%BDRI)<<8;
296         ratio=(ratio<<8)+(tmp/BDRI);
297
298         tmp=(tmp%BDRI)<<8;
299         ratio=(ratio<<8)+(tmp/BDRI);
300
301         tmp=(tmp%BDRI)<<1;
302         ratio=(ratio<<1)+(tmp/BDRI);
303
304         dprintk("srate= %d (range %d, up to %d)\n", srate,i,bands[i]);
305         dprintk("fclk = %d\n", fclk);
306         dprintk("ratio= %08x\n", ratio);
307
308         cx24110_writereg(state, 0x1, (ratio>>16)&0xff);
309         cx24110_writereg(state, 0x2, (ratio>>8)&0xff);
310         cx24110_writereg(state, 0x3, (ratio)&0xff);
311
312         return 0;
313
314 }
315
316 int cx24110_pll_write (struct dvb_frontend* fe, u32 data)
317 {
318         struct cx24110_state *state = fe->demodulator_priv;
319
320 /* tuner data is 21 bits long, must be left-aligned in data */
321 /* tuner cx24108 is written through a dedicated 3wire interface on the demod chip */
322 /* FIXME (low): add error handling, avoid infinite loops if HW fails... */
323
324         dprintk("cx24110 debug: cx24108_write(%8.8x)\n",data);
325
326         cx24110_writereg(state,0x6d,0x30); /* auto mode at 62kHz */
327         cx24110_writereg(state,0x70,0x15); /* auto mode 21 bits */
328
329         /* if the auto tuner writer is still busy, clear it out */
330         while (cx24110_readreg(state,0x6d)&0x80)
331                 cx24110_writereg(state,0x72,0);
332
333         /* write the topmost 8 bits */
334         cx24110_writereg(state,0x72,(data>>24)&0xff);
335
336         /* wait for the send to be completed */
337         while ((cx24110_readreg(state,0x6d)&0xc0)==0x80)
338                 ;
339
340         /* send another 8 bytes */
341         cx24110_writereg(state,0x72,(data>>16)&0xff);
342         while ((cx24110_readreg(state,0x6d)&0xc0)==0x80)
343                 ;
344
345         /* and the topmost 5 bits of this byte */
346         cx24110_writereg(state,0x72,(data>>8)&0xff);
347         while ((cx24110_readreg(state,0x6d)&0xc0)==0x80)
348                 ;
349
350         /* now strobe the enable line once */
351         cx24110_writereg(state,0x6d,0x32);
352         cx24110_writereg(state,0x6d,0x30);
353
354         return 0;
355 }
356
357 static int cx24110_initfe(struct dvb_frontend* fe)
358 {
359         struct cx24110_state *state = fe->demodulator_priv;
360 /* fixme (low): error handling */
361         int i;
362
363         dprintk("%s: init chip\n", __FUNCTION__);
364
365         for(i=0;i<sizeof(cx24110_regdata)/sizeof(cx24110_regdata[0]);i++) {
366                 cx24110_writereg(state, cx24110_regdata[i].reg, cx24110_regdata[i].data);
367         };
368
369         if (state->config->pll_init) state->config->pll_init(fe);
370
371         return 0;
372 }
373
374 static int cx24110_set_voltage (struct dvb_frontend* fe, fe_sec_voltage_t voltage)
375 {
376         struct cx24110_state *state = fe->demodulator_priv;
377
378         switch (voltage) {
379         case SEC_VOLTAGE_13:
380                 return cx24110_writereg(state,0x76,(cx24110_readreg(state,0x76)&0x3b)|0xc0);
381         case SEC_VOLTAGE_18:
382                 return cx24110_writereg(state,0x76,(cx24110_readreg(state,0x76)&0x3b)|0x40);
383         default:
384                 return -EINVAL;
385         };
386 }
387
388 static int cx24110_diseqc_send_burst(struct dvb_frontend* fe, fe_sec_mini_cmd_t burst)
389 {
390         int rv, bit;
391         struct cx24110_state *state = fe->demodulator_priv;
392         unsigned long timeout;
393
394         if (burst == SEC_MINI_A)
395                 bit = 0x00;
396         else if (burst == SEC_MINI_B)
397                 bit = 0x08;
398         else
399                 return -EINVAL;
400
401         rv = cx24110_readreg(state, 0x77);
402         if (!(rv & 0x04))
403                 cx24110_writereg(state, 0x77, rv | 0x04);
404
405         rv = cx24110_readreg(state, 0x76);
406         cx24110_writereg(state, 0x76, ((rv & 0x90) | 0x40 | bit));
407         timeout = jiffies + msecs_to_jiffies(100);
408         while (!time_after(jiffies, timeout) && !(cx24110_readreg(state, 0x76) & 0x40))
409                 ; /* wait for LNB ready */
410
411         return 0;
412 }
413
414 static int cx24110_send_diseqc_msg(struct dvb_frontend* fe,
415                                    struct dvb_diseqc_master_cmd *cmd)
416 {
417         int i, rv;
418         struct cx24110_state *state = fe->demodulator_priv;
419         unsigned long timeout;
420
421         for (i = 0; i < cmd->msg_len; i++)
422                 cx24110_writereg(state, 0x79 + i, cmd->msg[i]);
423
424         rv = cx24110_readreg(state, 0x77);
425         if (rv & 0x04) {
426                 cx24110_writereg(state, 0x77, rv & ~0x04);
427                 msleep(30); /* reportedly fixes switching problems */
428         }
429
430         rv = cx24110_readreg(state, 0x76);
431
432         cx24110_writereg(state, 0x76, ((rv & 0x90) | 0x40) | ((cmd->msg_len-3) & 3));
433         timeout = jiffies + msecs_to_jiffies(100);
434         while (!time_after(jiffies, timeout) && !(cx24110_readreg(state, 0x76) & 0x40))
435                 ; /* wait for LNB ready */
436
437         return 0;
438 }
439
440 static int cx24110_read_status(struct dvb_frontend* fe, fe_status_t* status)
441 {
442         struct cx24110_state *state = fe->demodulator_priv;
443
444         int sync = cx24110_readreg (state, 0x55);
445
446         *status = 0;
447
448         if (sync & 0x10)
449                 *status |= FE_HAS_SIGNAL;
450
451         if (sync & 0x08)
452                 *status |= FE_HAS_CARRIER;
453
454         sync = cx24110_readreg (state, 0x08);
455
456         if (sync & 0x40)
457                 *status |= FE_HAS_VITERBI;
458
459         if (sync & 0x20)
460                 *status |= FE_HAS_SYNC;
461
462         if ((sync & 0x60) == 0x60)
463                 *status |= FE_HAS_LOCK;
464
465         return 0;
466 }
467
468 static int cx24110_read_ber(struct dvb_frontend* fe, u32* ber)
469 {
470         struct cx24110_state *state = fe->demodulator_priv;
471
472         /* fixme (maybe): value range is 16 bit. Scale? */
473         if(cx24110_readreg(state,0x24)&0x10) {
474                 /* the Viterbi error counter has finished one counting window */
475                 cx24110_writereg(state,0x24,0x04); /* select the ber reg */
476                 state->lastber=cx24110_readreg(state,0x25)|
477                         (cx24110_readreg(state,0x26)<<8);
478                 cx24110_writereg(state,0x24,0x04); /* start new count window */
479                 cx24110_writereg(state,0x24,0x14);
480         }
481         *ber = state->lastber;
482
483         return 0;
484 }
485
486 static int cx24110_read_signal_strength(struct dvb_frontend* fe, u16* signal_strength)
487 {
488         struct cx24110_state *state = fe->demodulator_priv;
489
490 /* no provision in hardware. Read the frontend AGC accumulator. No idea how to scale this, but I know it is 2s complement */
491         u8 signal = cx24110_readreg (state, 0x27)+128;
492         *signal_strength = (signal << 8) | signal;
493
494         return 0;
495 }
496
497 static int cx24110_read_snr(struct dvb_frontend* fe, u16* snr)
498 {
499         struct cx24110_state *state = fe->demodulator_priv;
500
501         /* no provision in hardware. Can be computed from the Es/N0 estimator, but I don't know how. */
502         if(cx24110_readreg(state,0x6a)&0x80) {
503                 /* the Es/N0 error counter has finished one counting window */
504                 state->lastesn0=cx24110_readreg(state,0x69)|
505                         (cx24110_readreg(state,0x68)<<8);
506                 cx24110_writereg(state,0x6a,0x84); /* start new count window */
507         }
508         *snr = state->lastesn0;
509
510         return 0;
511 }
512
513 static int cx24110_read_ucblocks(struct dvb_frontend* fe, u32* ucblocks)
514 {
515         struct cx24110_state *state = fe->demodulator_priv;
516         u32 lastbyer;
517
518         if(cx24110_readreg(state,0x10)&0x40) {
519                 /* the RS error counter has finished one counting window */
520                 cx24110_writereg(state,0x10,0x60); /* select the byer reg */
521                 lastbyer=cx24110_readreg(state,0x12)|
522                         (cx24110_readreg(state,0x13)<<8)|
523                         (cx24110_readreg(state,0x14)<<16);
524                 cx24110_writereg(state,0x10,0x70); /* select the bler reg */
525                 state->lastbler=cx24110_readreg(state,0x12)|
526                         (cx24110_readreg(state,0x13)<<8)|
527                         (cx24110_readreg(state,0x14)<<16);
528                 cx24110_writereg(state,0x10,0x20); /* start new count window */
529         }
530         *ucblocks = state->lastbler;
531
532         return 0;
533 }
534
535 static int cx24110_set_frontend(struct dvb_frontend* fe, struct dvb_frontend_parameters *p)
536 {
537         struct cx24110_state *state = fe->demodulator_priv;
538
539         state->config->pll_set(fe, p);
540         cx24110_set_inversion (state, p->inversion);
541         cx24110_set_fec (state, p->u.qpsk.fec_inner);
542         cx24110_set_symbolrate (state, p->u.qpsk.symbol_rate);
543         cx24110_writereg(state,0x04,0x05); /* start aquisition */
544
545         return 0;
546 }
547
548 static int cx24110_get_frontend(struct dvb_frontend* fe, struct dvb_frontend_parameters *p)
549 {
550         struct cx24110_state *state = fe->demodulator_priv;
551         s32 afc; unsigned sclk;
552
553 /* cannot read back tuner settings (freq). Need to have some private storage */
554
555         sclk = cx24110_readreg (state, 0x07) & 0x03;
556 /* ok, real AFC (FEDR) freq. is afc/2^24*fsamp, fsamp=45/60/80/90MHz.
557  * Need 64 bit arithmetic. Is thiss possible in the kernel? */
558         if (sclk==0) sclk=90999000L/2L;
559         else if (sclk==1) sclk=60666000L;
560         else if (sclk==2) sclk=80888000L;
561         else sclk=90999000L;
562         sclk>>=8;
563         afc = sclk*(cx24110_readreg (state, 0x44)&0x1f)+
564               ((sclk*cx24110_readreg (state, 0x45))>>8)+
565               ((sclk*cx24110_readreg (state, 0x46))>>16);
566
567         p->frequency += afc;
568         p->inversion = (cx24110_readreg (state, 0x22) & 0x10) ?
569                                 INVERSION_ON : INVERSION_OFF;
570         p->u.qpsk.fec_inner = cx24110_get_fec (state);
571
572         return 0;
573 }
574
575 static int cx24110_set_tone(struct dvb_frontend* fe, fe_sec_tone_mode_t tone)
576 {
577         struct cx24110_state *state = fe->demodulator_priv;
578
579         return cx24110_writereg(state,0x76,(cx24110_readreg(state,0x76)&~0x10)|(((tone==SEC_TONE_ON))?0x10:0));
580 }
581
582 static void cx24110_release(struct dvb_frontend* fe)
583 {
584         struct cx24110_state* state = fe->demodulator_priv;
585         kfree(state);
586 }
587
588 static struct dvb_frontend_ops cx24110_ops;
589
590 struct dvb_frontend* cx24110_attach(const struct cx24110_config* config,
591                                     struct i2c_adapter* i2c)
592 {
593         struct cx24110_state* state = NULL;
594         int ret;
595
596         /* allocate memory for the internal state */
597         state = kmalloc(sizeof(struct cx24110_state), GFP_KERNEL);
598         if (state == NULL) goto error;
599
600         /* setup the state */
601         state->config = config;
602         state->i2c = i2c;
603         memcpy(&state->ops, &cx24110_ops, sizeof(struct dvb_frontend_ops));
604         state->lastber = 0;
605         state->lastbler = 0;
606         state->lastesn0 = 0;
607
608         /* check if the demod is there */
609         ret = cx24110_readreg(state, 0x00);
610         if ((ret != 0x5a) && (ret != 0x69)) goto error;
611
612         /* create dvb_frontend */
613         state->frontend.ops = &state->ops;
614         state->frontend.demodulator_priv = state;
615         return &state->frontend;
616
617 error:
618         kfree(state);
619         return NULL;
620 }
621
622 static struct dvb_frontend_ops cx24110_ops = {
623
624         .info = {
625                 .name = "Conexant CX24110 DVB-S",
626                 .type = FE_QPSK,
627                 .frequency_min = 950000,
628                 .frequency_max = 2150000,
629                 .frequency_stepsize = 1011,  /* kHz for QPSK frontends */
630                 .frequency_tolerance = 29500,
631                 .symbol_rate_min = 1000000,
632                 .symbol_rate_max = 45000000,
633                 .caps = FE_CAN_INVERSION_AUTO |
634                         FE_CAN_FEC_1_2 | FE_CAN_FEC_2_3 | FE_CAN_FEC_3_4 |
635                         FE_CAN_FEC_5_6 | FE_CAN_FEC_7_8 | FE_CAN_FEC_AUTO |
636                         FE_CAN_QPSK | FE_CAN_RECOVER
637         },
638
639         .release = cx24110_release,
640
641         .init = cx24110_initfe,
642         .set_frontend = cx24110_set_frontend,
643         .get_frontend = cx24110_get_frontend,
644         .read_status = cx24110_read_status,
645         .read_ber = cx24110_read_ber,
646         .read_signal_strength = cx24110_read_signal_strength,
647         .read_snr = cx24110_read_snr,
648         .read_ucblocks = cx24110_read_ucblocks,
649
650         .diseqc_send_master_cmd = cx24110_send_diseqc_msg,
651         .set_tone = cx24110_set_tone,
652         .set_voltage = cx24110_set_voltage,
653         .diseqc_send_burst = cx24110_diseqc_send_burst,
654 };
655
656 module_param(debug, int, 0644);
657 MODULE_PARM_DESC(debug, "Turn on/off frontend debugging (default:off).");
658
659 MODULE_DESCRIPTION("Conexant CX24110 DVB-S Demodulator driver");
660 MODULE_AUTHOR("Peter Hettkamp");
661 MODULE_LICENSE("GPL");
662
663 EXPORT_SYMBOL(cx24110_attach);
664 EXPORT_SYMBOL(cx24110_pll_write);