82d2410f4205d8e5977fce0a9a6ba59ad01b7088
[linux-2.6.git] / drivers / iommu / amd_iommu_init.c
1 /*
2  * Copyright (C) 2007-2010 Advanced Micro Devices, Inc.
3  * Author: Joerg Roedel <joerg.roedel@amd.com>
4  *         Leo Duran <leo.duran@amd.com>
5  *
6  * This program is free software; you can redistribute it and/or modify it
7  * under the terms of the GNU General Public License version 2 as published
8  * by the Free Software Foundation.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  * You should have received a copy of the GNU General Public License
16  * along with this program; if not, write to the Free Software
17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
18  */
19
20 #include <linux/pci.h>
21 #include <linux/acpi.h>
22 #include <linux/list.h>
23 #include <linux/slab.h>
24 #include <linux/syscore_ops.h>
25 #include <linux/interrupt.h>
26 #include <linux/msi.h>
27 #include <linux/amd-iommu.h>
28 #include <asm/pci-direct.h>
29 #include <asm/iommu.h>
30 #include <asm/gart.h>
31 #include <asm/x86_init.h>
32 #include <asm/iommu_table.h>
33
34 #include "amd_iommu_proto.h"
35 #include "amd_iommu_types.h"
36
37 /*
38  * definitions for the ACPI scanning code
39  */
40 #define IVRS_HEADER_LENGTH 48
41
42 #define ACPI_IVHD_TYPE                  0x10
43 #define ACPI_IVMD_TYPE_ALL              0x20
44 #define ACPI_IVMD_TYPE                  0x21
45 #define ACPI_IVMD_TYPE_RANGE            0x22
46
47 #define IVHD_DEV_ALL                    0x01
48 #define IVHD_DEV_SELECT                 0x02
49 #define IVHD_DEV_SELECT_RANGE_START     0x03
50 #define IVHD_DEV_RANGE_END              0x04
51 #define IVHD_DEV_ALIAS                  0x42
52 #define IVHD_DEV_ALIAS_RANGE            0x43
53 #define IVHD_DEV_EXT_SELECT             0x46
54 #define IVHD_DEV_EXT_SELECT_RANGE       0x47
55
56 #define IVHD_FLAG_HT_TUN_EN_MASK        0x01
57 #define IVHD_FLAG_PASSPW_EN_MASK        0x02
58 #define IVHD_FLAG_RESPASSPW_EN_MASK     0x04
59 #define IVHD_FLAG_ISOC_EN_MASK          0x08
60
61 #define IVMD_FLAG_EXCL_RANGE            0x08
62 #define IVMD_FLAG_UNITY_MAP             0x01
63
64 #define ACPI_DEVFLAG_INITPASS           0x01
65 #define ACPI_DEVFLAG_EXTINT             0x02
66 #define ACPI_DEVFLAG_NMI                0x04
67 #define ACPI_DEVFLAG_SYSMGT1            0x10
68 #define ACPI_DEVFLAG_SYSMGT2            0x20
69 #define ACPI_DEVFLAG_LINT0              0x40
70 #define ACPI_DEVFLAG_LINT1              0x80
71 #define ACPI_DEVFLAG_ATSDIS             0x10000000
72
73 /*
74  * ACPI table definitions
75  *
76  * These data structures are laid over the table to parse the important values
77  * out of it.
78  */
79
80 /*
81  * structure describing one IOMMU in the ACPI table. Typically followed by one
82  * or more ivhd_entrys.
83  */
84 struct ivhd_header {
85         u8 type;
86         u8 flags;
87         u16 length;
88         u16 devid;
89         u16 cap_ptr;
90         u64 mmio_phys;
91         u16 pci_seg;
92         u16 info;
93         u32 reserved;
94 } __attribute__((packed));
95
96 /*
97  * A device entry describing which devices a specific IOMMU translates and
98  * which requestor ids they use.
99  */
100 struct ivhd_entry {
101         u8 type;
102         u16 devid;
103         u8 flags;
104         u32 ext;
105 } __attribute__((packed));
106
107 /*
108  * An AMD IOMMU memory definition structure. It defines things like exclusion
109  * ranges for devices and regions that should be unity mapped.
110  */
111 struct ivmd_header {
112         u8 type;
113         u8 flags;
114         u16 length;
115         u16 devid;
116         u16 aux;
117         u64 resv;
118         u64 range_start;
119         u64 range_length;
120 } __attribute__((packed));
121
122 bool amd_iommu_dump;
123
124 static int __initdata amd_iommu_detected;
125 static bool __initdata amd_iommu_disabled;
126
127 u16 amd_iommu_last_bdf;                 /* largest PCI device id we have
128                                            to handle */
129 LIST_HEAD(amd_iommu_unity_map);         /* a list of required unity mappings
130                                            we find in ACPI */
131 bool amd_iommu_unmap_flush;             /* if true, flush on every unmap */
132
133 LIST_HEAD(amd_iommu_list);              /* list of all AMD IOMMUs in the
134                                            system */
135
136 /* Array to assign indices to IOMMUs*/
137 struct amd_iommu *amd_iommus[MAX_IOMMUS];
138 int amd_iommus_present;
139
140 /* IOMMUs have a non-present cache? */
141 bool amd_iommu_np_cache __read_mostly;
142 bool amd_iommu_iotlb_sup __read_mostly = true;
143
144 /*
145  * The ACPI table parsing functions set this variable on an error
146  */
147 static int __initdata amd_iommu_init_err;
148
149 /*
150  * List of protection domains - used during resume
151  */
152 LIST_HEAD(amd_iommu_pd_list);
153 spinlock_t amd_iommu_pd_lock;
154
155 /*
156  * Pointer to the device table which is shared by all AMD IOMMUs
157  * it is indexed by the PCI device id or the HT unit id and contains
158  * information about the domain the device belongs to as well as the
159  * page table root pointer.
160  */
161 struct dev_table_entry *amd_iommu_dev_table;
162
163 /*
164  * The alias table is a driver specific data structure which contains the
165  * mappings of the PCI device ids to the actual requestor ids on the IOMMU.
166  * More than one device can share the same requestor id.
167  */
168 u16 *amd_iommu_alias_table;
169
170 /*
171  * The rlookup table is used to find the IOMMU which is responsible
172  * for a specific device. It is also indexed by the PCI device id.
173  */
174 struct amd_iommu **amd_iommu_rlookup_table;
175
176 /*
177  * AMD IOMMU allows up to 2^16 differend protection domains. This is a bitmap
178  * to know which ones are already in use.
179  */
180 unsigned long *amd_iommu_pd_alloc_bitmap;
181
182 static u32 dev_table_size;      /* size of the device table */
183 static u32 alias_table_size;    /* size of the alias table */
184 static u32 rlookup_table_size;  /* size if the rlookup table */
185
186 /*
187  * This function flushes all internal caches of
188  * the IOMMU used by this driver.
189  */
190 extern void iommu_flush_all_caches(struct amd_iommu *iommu);
191
192 static inline void update_last_devid(u16 devid)
193 {
194         if (devid > amd_iommu_last_bdf)
195                 amd_iommu_last_bdf = devid;
196 }
197
198 static inline unsigned long tbl_size(int entry_size)
199 {
200         unsigned shift = PAGE_SHIFT +
201                          get_order(((int)amd_iommu_last_bdf + 1) * entry_size);
202
203         return 1UL << shift;
204 }
205
206 /* Access to l1 and l2 indexed register spaces */
207
208 static u32 iommu_read_l1(struct amd_iommu *iommu, u16 l1, u8 address)
209 {
210         u32 val;
211
212         pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16));
213         pci_read_config_dword(iommu->dev, 0xfc, &val);
214         return val;
215 }
216
217 static void iommu_write_l1(struct amd_iommu *iommu, u16 l1, u8 address, u32 val)
218 {
219         pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16 | 1 << 31));
220         pci_write_config_dword(iommu->dev, 0xfc, val);
221         pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16));
222 }
223
224 static u32 iommu_read_l2(struct amd_iommu *iommu, u8 address)
225 {
226         u32 val;
227
228         pci_write_config_dword(iommu->dev, 0xf0, address);
229         pci_read_config_dword(iommu->dev, 0xf4, &val);
230         return val;
231 }
232
233 static void iommu_write_l2(struct amd_iommu *iommu, u8 address, u32 val)
234 {
235         pci_write_config_dword(iommu->dev, 0xf0, (address | 1 << 8));
236         pci_write_config_dword(iommu->dev, 0xf4, val);
237 }
238
239 /****************************************************************************
240  *
241  * AMD IOMMU MMIO register space handling functions
242  *
243  * These functions are used to program the IOMMU device registers in
244  * MMIO space required for that driver.
245  *
246  ****************************************************************************/
247
248 /*
249  * This function set the exclusion range in the IOMMU. DMA accesses to the
250  * exclusion range are passed through untranslated
251  */
252 static void iommu_set_exclusion_range(struct amd_iommu *iommu)
253 {
254         u64 start = iommu->exclusion_start & PAGE_MASK;
255         u64 limit = (start + iommu->exclusion_length) & PAGE_MASK;
256         u64 entry;
257
258         if (!iommu->exclusion_start)
259                 return;
260
261         entry = start | MMIO_EXCL_ENABLE_MASK;
262         memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET,
263                         &entry, sizeof(entry));
264
265         entry = limit;
266         memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET,
267                         &entry, sizeof(entry));
268 }
269
270 /* Programs the physical address of the device table into the IOMMU hardware */
271 static void __init iommu_set_device_table(struct amd_iommu *iommu)
272 {
273         u64 entry;
274
275         BUG_ON(iommu->mmio_base == NULL);
276
277         entry = virt_to_phys(amd_iommu_dev_table);
278         entry |= (dev_table_size >> 12) - 1;
279         memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET,
280                         &entry, sizeof(entry));
281 }
282
283 /* Generic functions to enable/disable certain features of the IOMMU. */
284 static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit)
285 {
286         u32 ctrl;
287
288         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
289         ctrl |= (1 << bit);
290         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
291 }
292
293 static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit)
294 {
295         u32 ctrl;
296
297         ctrl = readl(iommu->mmio_base + MMIO_CONTROL_OFFSET);
298         ctrl &= ~(1 << bit);
299         writel(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET);
300 }
301
302 /* Function to enable the hardware */
303 static void iommu_enable(struct amd_iommu *iommu)
304 {
305         static const char * const feat_str[] = {
306                 "PreF", "PPR", "X2APIC", "NX", "GT", "[5]",
307                 "IA", "GA", "HE", "PC", NULL
308         };
309         int i;
310
311         printk(KERN_INFO "AMD-Vi: Enabling IOMMU at %s cap 0x%hx",
312                dev_name(&iommu->dev->dev), iommu->cap_ptr);
313
314         if (iommu->cap & (1 << IOMMU_CAP_EFR)) {
315                 printk(KERN_CONT " extended features: ");
316                 for (i = 0; feat_str[i]; ++i)
317                         if (iommu_feature(iommu, (1ULL << i)))
318                                 printk(KERN_CONT " %s", feat_str[i]);
319         }
320         printk(KERN_CONT "\n");
321
322         iommu_feature_enable(iommu, CONTROL_IOMMU_EN);
323 }
324
325 static void iommu_disable(struct amd_iommu *iommu)
326 {
327         /* Disable command buffer */
328         iommu_feature_disable(iommu, CONTROL_CMDBUF_EN);
329
330         /* Disable event logging and event interrupts */
331         iommu_feature_disable(iommu, CONTROL_EVT_INT_EN);
332         iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN);
333
334         /* Disable IOMMU hardware itself */
335         iommu_feature_disable(iommu, CONTROL_IOMMU_EN);
336 }
337
338 /*
339  * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in
340  * the system has one.
341  */
342 static u8 * __init iommu_map_mmio_space(u64 address)
343 {
344         u8 *ret;
345
346         if (!request_mem_region(address, MMIO_REGION_LENGTH, "amd_iommu")) {
347                 pr_err("AMD-Vi: Can not reserve memory region %llx for mmio\n",
348                         address);
349                 pr_err("AMD-Vi: This is a BIOS bug. Please contact your hardware vendor\n");
350                 return NULL;
351         }
352
353         ret = ioremap_nocache(address, MMIO_REGION_LENGTH);
354         if (ret != NULL)
355                 return ret;
356
357         release_mem_region(address, MMIO_REGION_LENGTH);
358
359         return NULL;
360 }
361
362 static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu)
363 {
364         if (iommu->mmio_base)
365                 iounmap(iommu->mmio_base);
366         release_mem_region(iommu->mmio_phys, MMIO_REGION_LENGTH);
367 }
368
369 /****************************************************************************
370  *
371  * The functions below belong to the first pass of AMD IOMMU ACPI table
372  * parsing. In this pass we try to find out the highest device id this
373  * code has to handle. Upon this information the size of the shared data
374  * structures is determined later.
375  *
376  ****************************************************************************/
377
378 /*
379  * This function calculates the length of a given IVHD entry
380  */
381 static inline int ivhd_entry_length(u8 *ivhd)
382 {
383         return 0x04 << (*ivhd >> 6);
384 }
385
386 /*
387  * This function reads the last device id the IOMMU has to handle from the PCI
388  * capability header for this IOMMU
389  */
390 static int __init find_last_devid_on_pci(int bus, int dev, int fn, int cap_ptr)
391 {
392         u32 cap;
393
394         cap = read_pci_config(bus, dev, fn, cap_ptr+MMIO_RANGE_OFFSET);
395         update_last_devid(calc_devid(MMIO_GET_BUS(cap), MMIO_GET_LD(cap)));
396
397         return 0;
398 }
399
400 /*
401  * After reading the highest device id from the IOMMU PCI capability header
402  * this function looks if there is a higher device id defined in the ACPI table
403  */
404 static int __init find_last_devid_from_ivhd(struct ivhd_header *h)
405 {
406         u8 *p = (void *)h, *end = (void *)h;
407         struct ivhd_entry *dev;
408
409         p += sizeof(*h);
410         end += h->length;
411
412         find_last_devid_on_pci(PCI_BUS(h->devid),
413                         PCI_SLOT(h->devid),
414                         PCI_FUNC(h->devid),
415                         h->cap_ptr);
416
417         while (p < end) {
418                 dev = (struct ivhd_entry *)p;
419                 switch (dev->type) {
420                 case IVHD_DEV_SELECT:
421                 case IVHD_DEV_RANGE_END:
422                 case IVHD_DEV_ALIAS:
423                 case IVHD_DEV_EXT_SELECT:
424                         /* all the above subfield types refer to device ids */
425                         update_last_devid(dev->devid);
426                         break;
427                 default:
428                         break;
429                 }
430                 p += ivhd_entry_length(p);
431         }
432
433         WARN_ON(p != end);
434
435         return 0;
436 }
437
438 /*
439  * Iterate over all IVHD entries in the ACPI table and find the highest device
440  * id which we need to handle. This is the first of three functions which parse
441  * the ACPI table. So we check the checksum here.
442  */
443 static int __init find_last_devid_acpi(struct acpi_table_header *table)
444 {
445         int i;
446         u8 checksum = 0, *p = (u8 *)table, *end = (u8 *)table;
447         struct ivhd_header *h;
448
449         /*
450          * Validate checksum here so we don't need to do it when
451          * we actually parse the table
452          */
453         for (i = 0; i < table->length; ++i)
454                 checksum += p[i];
455         if (checksum != 0) {
456                 /* ACPI table corrupt */
457                 amd_iommu_init_err = -ENODEV;
458                 return 0;
459         }
460
461         p += IVRS_HEADER_LENGTH;
462
463         end += table->length;
464         while (p < end) {
465                 h = (struct ivhd_header *)p;
466                 switch (h->type) {
467                 case ACPI_IVHD_TYPE:
468                         find_last_devid_from_ivhd(h);
469                         break;
470                 default:
471                         break;
472                 }
473                 p += h->length;
474         }
475         WARN_ON(p != end);
476
477         return 0;
478 }
479
480 /****************************************************************************
481  *
482  * The following functions belong the the code path which parses the ACPI table
483  * the second time. In this ACPI parsing iteration we allocate IOMMU specific
484  * data structures, initialize the device/alias/rlookup table and also
485  * basically initialize the hardware.
486  *
487  ****************************************************************************/
488
489 /*
490  * Allocates the command buffer. This buffer is per AMD IOMMU. We can
491  * write commands to that buffer later and the IOMMU will execute them
492  * asynchronously
493  */
494 static u8 * __init alloc_command_buffer(struct amd_iommu *iommu)
495 {
496         u8 *cmd_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
497                         get_order(CMD_BUFFER_SIZE));
498
499         if (cmd_buf == NULL)
500                 return NULL;
501
502         iommu->cmd_buf_size = CMD_BUFFER_SIZE | CMD_BUFFER_UNINITIALIZED;
503
504         return cmd_buf;
505 }
506
507 /*
508  * This function resets the command buffer if the IOMMU stopped fetching
509  * commands from it.
510  */
511 void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu)
512 {
513         iommu_feature_disable(iommu, CONTROL_CMDBUF_EN);
514
515         writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
516         writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
517
518         iommu_feature_enable(iommu, CONTROL_CMDBUF_EN);
519 }
520
521 /*
522  * This function writes the command buffer address to the hardware and
523  * enables it.
524  */
525 static void iommu_enable_command_buffer(struct amd_iommu *iommu)
526 {
527         u64 entry;
528
529         BUG_ON(iommu->cmd_buf == NULL);
530
531         entry = (u64)virt_to_phys(iommu->cmd_buf);
532         entry |= MMIO_CMD_SIZE_512;
533
534         memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET,
535                     &entry, sizeof(entry));
536
537         amd_iommu_reset_cmd_buffer(iommu);
538         iommu->cmd_buf_size &= ~(CMD_BUFFER_UNINITIALIZED);
539 }
540
541 static void __init free_command_buffer(struct amd_iommu *iommu)
542 {
543         free_pages((unsigned long)iommu->cmd_buf,
544                    get_order(iommu->cmd_buf_size & ~(CMD_BUFFER_UNINITIALIZED)));
545 }
546
547 /* allocates the memory where the IOMMU will log its events to */
548 static u8 * __init alloc_event_buffer(struct amd_iommu *iommu)
549 {
550         iommu->evt_buf = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
551                                                 get_order(EVT_BUFFER_SIZE));
552
553         if (iommu->evt_buf == NULL)
554                 return NULL;
555
556         iommu->evt_buf_size = EVT_BUFFER_SIZE;
557
558         return iommu->evt_buf;
559 }
560
561 static void iommu_enable_event_buffer(struct amd_iommu *iommu)
562 {
563         u64 entry;
564
565         BUG_ON(iommu->evt_buf == NULL);
566
567         entry = (u64)virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK;
568
569         memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET,
570                     &entry, sizeof(entry));
571
572         /* set head and tail to zero manually */
573         writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
574         writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
575
576         iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN);
577 }
578
579 static void __init free_event_buffer(struct amd_iommu *iommu)
580 {
581         free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE));
582 }
583
584 /* sets a specific bit in the device table entry. */
585 static void set_dev_entry_bit(u16 devid, u8 bit)
586 {
587         int i = (bit >> 5) & 0x07;
588         int _bit = bit & 0x1f;
589
590         amd_iommu_dev_table[devid].data[i] |= (1 << _bit);
591 }
592
593 static int get_dev_entry_bit(u16 devid, u8 bit)
594 {
595         int i = (bit >> 5) & 0x07;
596         int _bit = bit & 0x1f;
597
598         return (amd_iommu_dev_table[devid].data[i] & (1 << _bit)) >> _bit;
599 }
600
601
602 void amd_iommu_apply_erratum_63(u16 devid)
603 {
604         int sysmgt;
605
606         sysmgt = get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1) |
607                  (get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2) << 1);
608
609         if (sysmgt == 0x01)
610                 set_dev_entry_bit(devid, DEV_ENTRY_IW);
611 }
612
613 /* Writes the specific IOMMU for a device into the rlookup table */
614 static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid)
615 {
616         amd_iommu_rlookup_table[devid] = iommu;
617 }
618
619 /*
620  * This function takes the device specific flags read from the ACPI
621  * table and sets up the device table entry with that information
622  */
623 static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu,
624                                            u16 devid, u32 flags, u32 ext_flags)
625 {
626         if (flags & ACPI_DEVFLAG_INITPASS)
627                 set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS);
628         if (flags & ACPI_DEVFLAG_EXTINT)
629                 set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS);
630         if (flags & ACPI_DEVFLAG_NMI)
631                 set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS);
632         if (flags & ACPI_DEVFLAG_SYSMGT1)
633                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1);
634         if (flags & ACPI_DEVFLAG_SYSMGT2)
635                 set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2);
636         if (flags & ACPI_DEVFLAG_LINT0)
637                 set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS);
638         if (flags & ACPI_DEVFLAG_LINT1)
639                 set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS);
640
641         amd_iommu_apply_erratum_63(devid);
642
643         set_iommu_for_device(iommu, devid);
644 }
645
646 /*
647  * Reads the device exclusion range from ACPI and initialize IOMMU with
648  * it
649  */
650 static void __init set_device_exclusion_range(u16 devid, struct ivmd_header *m)
651 {
652         struct amd_iommu *iommu = amd_iommu_rlookup_table[devid];
653
654         if (!(m->flags & IVMD_FLAG_EXCL_RANGE))
655                 return;
656
657         if (iommu) {
658                 /*
659                  * We only can configure exclusion ranges per IOMMU, not
660                  * per device. But we can enable the exclusion range per
661                  * device. This is done here
662                  */
663                 set_dev_entry_bit(m->devid, DEV_ENTRY_EX);
664                 iommu->exclusion_start = m->range_start;
665                 iommu->exclusion_length = m->range_length;
666         }
667 }
668
669 /*
670  * This function reads some important data from the IOMMU PCI space and
671  * initializes the driver data structure with it. It reads the hardware
672  * capabilities and the first/last device entries
673  */
674 static void __init init_iommu_from_pci(struct amd_iommu *iommu)
675 {
676         int cap_ptr = iommu->cap_ptr;
677         u32 range, misc, low, high;
678         int i, j;
679
680         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET,
681                               &iommu->cap);
682         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_RANGE_OFFSET,
683                               &range);
684         pci_read_config_dword(iommu->dev, cap_ptr + MMIO_MISC_OFFSET,
685                               &misc);
686
687         iommu->first_device = calc_devid(MMIO_GET_BUS(range),
688                                          MMIO_GET_FD(range));
689         iommu->last_device = calc_devid(MMIO_GET_BUS(range),
690                                         MMIO_GET_LD(range));
691         iommu->evt_msi_num = MMIO_MSI_NUM(misc);
692
693         if (!(iommu->cap & (1 << IOMMU_CAP_IOTLB)))
694                 amd_iommu_iotlb_sup = false;
695
696         /* read extended feature bits */
697         low  = readl(iommu->mmio_base + MMIO_EXT_FEATURES);
698         high = readl(iommu->mmio_base + MMIO_EXT_FEATURES + 4);
699
700         iommu->features = ((u64)high << 32) | low;
701
702         if (!is_rd890_iommu(iommu->dev))
703                 return;
704
705         /*
706          * Some rd890 systems may not be fully reconfigured by the BIOS, so
707          * it's necessary for us to store this information so it can be
708          * reprogrammed on resume
709          */
710
711         pci_read_config_dword(iommu->dev, iommu->cap_ptr + 4,
712                               &iommu->stored_addr_lo);
713         pci_read_config_dword(iommu->dev, iommu->cap_ptr + 8,
714                               &iommu->stored_addr_hi);
715
716         /* Low bit locks writes to configuration space */
717         iommu->stored_addr_lo &= ~1;
718
719         for (i = 0; i < 6; i++)
720                 for (j = 0; j < 0x12; j++)
721                         iommu->stored_l1[i][j] = iommu_read_l1(iommu, i, j);
722
723         for (i = 0; i < 0x83; i++)
724                 iommu->stored_l2[i] = iommu_read_l2(iommu, i);
725 }
726
727 /*
728  * Takes a pointer to an AMD IOMMU entry in the ACPI table and
729  * initializes the hardware and our data structures with it.
730  */
731 static void __init init_iommu_from_acpi(struct amd_iommu *iommu,
732                                         struct ivhd_header *h)
733 {
734         u8 *p = (u8 *)h;
735         u8 *end = p, flags = 0;
736         u16 devid = 0, devid_start = 0, devid_to = 0;
737         u32 dev_i, ext_flags = 0;
738         bool alias = false;
739         struct ivhd_entry *e;
740
741         /*
742          * First save the recommended feature enable bits from ACPI
743          */
744         iommu->acpi_flags = h->flags;
745
746         /*
747          * Done. Now parse the device entries
748          */
749         p += sizeof(struct ivhd_header);
750         end += h->length;
751
752
753         while (p < end) {
754                 e = (struct ivhd_entry *)p;
755                 switch (e->type) {
756                 case IVHD_DEV_ALL:
757
758                         DUMP_printk("  DEV_ALL\t\t\t first devid: %02x:%02x.%x"
759                                     " last device %02x:%02x.%x flags: %02x\n",
760                                     PCI_BUS(iommu->first_device),
761                                     PCI_SLOT(iommu->first_device),
762                                     PCI_FUNC(iommu->first_device),
763                                     PCI_BUS(iommu->last_device),
764                                     PCI_SLOT(iommu->last_device),
765                                     PCI_FUNC(iommu->last_device),
766                                     e->flags);
767
768                         for (dev_i = iommu->first_device;
769                                         dev_i <= iommu->last_device; ++dev_i)
770                                 set_dev_entry_from_acpi(iommu, dev_i,
771                                                         e->flags, 0);
772                         break;
773                 case IVHD_DEV_SELECT:
774
775                         DUMP_printk("  DEV_SELECT\t\t\t devid: %02x:%02x.%x "
776                                     "flags: %02x\n",
777                                     PCI_BUS(e->devid),
778                                     PCI_SLOT(e->devid),
779                                     PCI_FUNC(e->devid),
780                                     e->flags);
781
782                         devid = e->devid;
783                         set_dev_entry_from_acpi(iommu, devid, e->flags, 0);
784                         break;
785                 case IVHD_DEV_SELECT_RANGE_START:
786
787                         DUMP_printk("  DEV_SELECT_RANGE_START\t "
788                                     "devid: %02x:%02x.%x flags: %02x\n",
789                                     PCI_BUS(e->devid),
790                                     PCI_SLOT(e->devid),
791                                     PCI_FUNC(e->devid),
792                                     e->flags);
793
794                         devid_start = e->devid;
795                         flags = e->flags;
796                         ext_flags = 0;
797                         alias = false;
798                         break;
799                 case IVHD_DEV_ALIAS:
800
801                         DUMP_printk("  DEV_ALIAS\t\t\t devid: %02x:%02x.%x "
802                                     "flags: %02x devid_to: %02x:%02x.%x\n",
803                                     PCI_BUS(e->devid),
804                                     PCI_SLOT(e->devid),
805                                     PCI_FUNC(e->devid),
806                                     e->flags,
807                                     PCI_BUS(e->ext >> 8),
808                                     PCI_SLOT(e->ext >> 8),
809                                     PCI_FUNC(e->ext >> 8));
810
811                         devid = e->devid;
812                         devid_to = e->ext >> 8;
813                         set_dev_entry_from_acpi(iommu, devid   , e->flags, 0);
814                         set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0);
815                         amd_iommu_alias_table[devid] = devid_to;
816                         break;
817                 case IVHD_DEV_ALIAS_RANGE:
818
819                         DUMP_printk("  DEV_ALIAS_RANGE\t\t "
820                                     "devid: %02x:%02x.%x flags: %02x "
821                                     "devid_to: %02x:%02x.%x\n",
822                                     PCI_BUS(e->devid),
823                                     PCI_SLOT(e->devid),
824                                     PCI_FUNC(e->devid),
825                                     e->flags,
826                                     PCI_BUS(e->ext >> 8),
827                                     PCI_SLOT(e->ext >> 8),
828                                     PCI_FUNC(e->ext >> 8));
829
830                         devid_start = e->devid;
831                         flags = e->flags;
832                         devid_to = e->ext >> 8;
833                         ext_flags = 0;
834                         alias = true;
835                         break;
836                 case IVHD_DEV_EXT_SELECT:
837
838                         DUMP_printk("  DEV_EXT_SELECT\t\t devid: %02x:%02x.%x "
839                                     "flags: %02x ext: %08x\n",
840                                     PCI_BUS(e->devid),
841                                     PCI_SLOT(e->devid),
842                                     PCI_FUNC(e->devid),
843                                     e->flags, e->ext);
844
845                         devid = e->devid;
846                         set_dev_entry_from_acpi(iommu, devid, e->flags,
847                                                 e->ext);
848                         break;
849                 case IVHD_DEV_EXT_SELECT_RANGE:
850
851                         DUMP_printk("  DEV_EXT_SELECT_RANGE\t devid: "
852                                     "%02x:%02x.%x flags: %02x ext: %08x\n",
853                                     PCI_BUS(e->devid),
854                                     PCI_SLOT(e->devid),
855                                     PCI_FUNC(e->devid),
856                                     e->flags, e->ext);
857
858                         devid_start = e->devid;
859                         flags = e->flags;
860                         ext_flags = e->ext;
861                         alias = false;
862                         break;
863                 case IVHD_DEV_RANGE_END:
864
865                         DUMP_printk("  DEV_RANGE_END\t\t devid: %02x:%02x.%x\n",
866                                     PCI_BUS(e->devid),
867                                     PCI_SLOT(e->devid),
868                                     PCI_FUNC(e->devid));
869
870                         devid = e->devid;
871                         for (dev_i = devid_start; dev_i <= devid; ++dev_i) {
872                                 if (alias) {
873                                         amd_iommu_alias_table[dev_i] = devid_to;
874                                         set_dev_entry_from_acpi(iommu,
875                                                 devid_to, flags, ext_flags);
876                                 }
877                                 set_dev_entry_from_acpi(iommu, dev_i,
878                                                         flags, ext_flags);
879                         }
880                         break;
881                 default:
882                         break;
883                 }
884
885                 p += ivhd_entry_length(p);
886         }
887 }
888
889 /* Initializes the device->iommu mapping for the driver */
890 static int __init init_iommu_devices(struct amd_iommu *iommu)
891 {
892         u32 i;
893
894         for (i = iommu->first_device; i <= iommu->last_device; ++i)
895                 set_iommu_for_device(iommu, i);
896
897         return 0;
898 }
899
900 static void __init free_iommu_one(struct amd_iommu *iommu)
901 {
902         free_command_buffer(iommu);
903         free_event_buffer(iommu);
904         iommu_unmap_mmio_space(iommu);
905 }
906
907 static void __init free_iommu_all(void)
908 {
909         struct amd_iommu *iommu, *next;
910
911         for_each_iommu_safe(iommu, next) {
912                 list_del(&iommu->list);
913                 free_iommu_one(iommu);
914                 kfree(iommu);
915         }
916 }
917
918 /*
919  * This function clues the initialization function for one IOMMU
920  * together and also allocates the command buffer and programs the
921  * hardware. It does NOT enable the IOMMU. This is done afterwards.
922  */
923 static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h)
924 {
925         spin_lock_init(&iommu->lock);
926
927         /* Add IOMMU to internal data structures */
928         list_add_tail(&iommu->list, &amd_iommu_list);
929         iommu->index             = amd_iommus_present++;
930
931         if (unlikely(iommu->index >= MAX_IOMMUS)) {
932                 WARN(1, "AMD-Vi: System has more IOMMUs than supported by this driver\n");
933                 return -ENOSYS;
934         }
935
936         /* Index is fine - add IOMMU to the array */
937         amd_iommus[iommu->index] = iommu;
938
939         /*
940          * Copy data from ACPI table entry to the iommu struct
941          */
942         iommu->dev = pci_get_bus_and_slot(PCI_BUS(h->devid), h->devid & 0xff);
943         if (!iommu->dev)
944                 return 1;
945
946         iommu->cap_ptr = h->cap_ptr;
947         iommu->pci_seg = h->pci_seg;
948         iommu->mmio_phys = h->mmio_phys;
949         iommu->mmio_base = iommu_map_mmio_space(h->mmio_phys);
950         if (!iommu->mmio_base)
951                 return -ENOMEM;
952
953         iommu->cmd_buf = alloc_command_buffer(iommu);
954         if (!iommu->cmd_buf)
955                 return -ENOMEM;
956
957         iommu->evt_buf = alloc_event_buffer(iommu);
958         if (!iommu->evt_buf)
959                 return -ENOMEM;
960
961         iommu->int_enabled = false;
962
963         init_iommu_from_pci(iommu);
964         init_iommu_from_acpi(iommu, h);
965         init_iommu_devices(iommu);
966
967         if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE))
968                 amd_iommu_np_cache = true;
969
970         return pci_enable_device(iommu->dev);
971 }
972
973 /*
974  * Iterates over all IOMMU entries in the ACPI table, allocates the
975  * IOMMU structure and initializes it with init_iommu_one()
976  */
977 static int __init init_iommu_all(struct acpi_table_header *table)
978 {
979         u8 *p = (u8 *)table, *end = (u8 *)table;
980         struct ivhd_header *h;
981         struct amd_iommu *iommu;
982         int ret;
983
984         end += table->length;
985         p += IVRS_HEADER_LENGTH;
986
987         while (p < end) {
988                 h = (struct ivhd_header *)p;
989                 switch (*p) {
990                 case ACPI_IVHD_TYPE:
991
992                         DUMP_printk("device: %02x:%02x.%01x cap: %04x "
993                                     "seg: %d flags: %01x info %04x\n",
994                                     PCI_BUS(h->devid), PCI_SLOT(h->devid),
995                                     PCI_FUNC(h->devid), h->cap_ptr,
996                                     h->pci_seg, h->flags, h->info);
997                         DUMP_printk("       mmio-addr: %016llx\n",
998                                     h->mmio_phys);
999
1000                         iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL);
1001                         if (iommu == NULL) {
1002                                 amd_iommu_init_err = -ENOMEM;
1003                                 return 0;
1004                         }
1005
1006                         ret = init_iommu_one(iommu, h);
1007                         if (ret) {
1008                                 amd_iommu_init_err = ret;
1009                                 return 0;
1010                         }
1011                         break;
1012                 default:
1013                         break;
1014                 }
1015                 p += h->length;
1016
1017         }
1018         WARN_ON(p != end);
1019
1020         return 0;
1021 }
1022
1023 /****************************************************************************
1024  *
1025  * The following functions initialize the MSI interrupts for all IOMMUs
1026  * in the system. Its a bit challenging because there could be multiple
1027  * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per
1028  * pci_dev.
1029  *
1030  ****************************************************************************/
1031
1032 static int iommu_setup_msi(struct amd_iommu *iommu)
1033 {
1034         int r;
1035
1036         if (pci_enable_msi(iommu->dev))
1037                 return 1;
1038
1039         r = request_threaded_irq(iommu->dev->irq,
1040                                  amd_iommu_int_handler,
1041                                  amd_iommu_int_thread,
1042                                  0, "AMD-Vi",
1043                                  iommu->dev);
1044
1045         if (r) {
1046                 pci_disable_msi(iommu->dev);
1047                 return 1;
1048         }
1049
1050         iommu->int_enabled = true;
1051         iommu_feature_enable(iommu, CONTROL_EVT_INT_EN);
1052
1053         return 0;
1054 }
1055
1056 static int iommu_init_msi(struct amd_iommu *iommu)
1057 {
1058         if (iommu->int_enabled)
1059                 return 0;
1060
1061         if (pci_find_capability(iommu->dev, PCI_CAP_ID_MSI))
1062                 return iommu_setup_msi(iommu);
1063
1064         return 1;
1065 }
1066
1067 /****************************************************************************
1068  *
1069  * The next functions belong to the third pass of parsing the ACPI
1070  * table. In this last pass the memory mapping requirements are
1071  * gathered (like exclusion and unity mapping reanges).
1072  *
1073  ****************************************************************************/
1074
1075 static void __init free_unity_maps(void)
1076 {
1077         struct unity_map_entry *entry, *next;
1078
1079         list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) {
1080                 list_del(&entry->list);
1081                 kfree(entry);
1082         }
1083 }
1084
1085 /* called when we find an exclusion range definition in ACPI */
1086 static int __init init_exclusion_range(struct ivmd_header *m)
1087 {
1088         int i;
1089
1090         switch (m->type) {
1091         case ACPI_IVMD_TYPE:
1092                 set_device_exclusion_range(m->devid, m);
1093                 break;
1094         case ACPI_IVMD_TYPE_ALL:
1095                 for (i = 0; i <= amd_iommu_last_bdf; ++i)
1096                         set_device_exclusion_range(i, m);
1097                 break;
1098         case ACPI_IVMD_TYPE_RANGE:
1099                 for (i = m->devid; i <= m->aux; ++i)
1100                         set_device_exclusion_range(i, m);
1101                 break;
1102         default:
1103                 break;
1104         }
1105
1106         return 0;
1107 }
1108
1109 /* called for unity map ACPI definition */
1110 static int __init init_unity_map_range(struct ivmd_header *m)
1111 {
1112         struct unity_map_entry *e = 0;
1113         char *s;
1114
1115         e = kzalloc(sizeof(*e), GFP_KERNEL);
1116         if (e == NULL)
1117                 return -ENOMEM;
1118
1119         switch (m->type) {
1120         default:
1121                 kfree(e);
1122                 return 0;
1123         case ACPI_IVMD_TYPE:
1124                 s = "IVMD_TYPEi\t\t\t";
1125                 e->devid_start = e->devid_end = m->devid;
1126                 break;
1127         case ACPI_IVMD_TYPE_ALL:
1128                 s = "IVMD_TYPE_ALL\t\t";
1129                 e->devid_start = 0;
1130                 e->devid_end = amd_iommu_last_bdf;
1131                 break;
1132         case ACPI_IVMD_TYPE_RANGE:
1133                 s = "IVMD_TYPE_RANGE\t\t";
1134                 e->devid_start = m->devid;
1135                 e->devid_end = m->aux;
1136                 break;
1137         }
1138         e->address_start = PAGE_ALIGN(m->range_start);
1139         e->address_end = e->address_start + PAGE_ALIGN(m->range_length);
1140         e->prot = m->flags >> 1;
1141
1142         DUMP_printk("%s devid_start: %02x:%02x.%x devid_end: %02x:%02x.%x"
1143                     " range_start: %016llx range_end: %016llx flags: %x\n", s,
1144                     PCI_BUS(e->devid_start), PCI_SLOT(e->devid_start),
1145                     PCI_FUNC(e->devid_start), PCI_BUS(e->devid_end),
1146                     PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end),
1147                     e->address_start, e->address_end, m->flags);
1148
1149         list_add_tail(&e->list, &amd_iommu_unity_map);
1150
1151         return 0;
1152 }
1153
1154 /* iterates over all memory definitions we find in the ACPI table */
1155 static int __init init_memory_definitions(struct acpi_table_header *table)
1156 {
1157         u8 *p = (u8 *)table, *end = (u8 *)table;
1158         struct ivmd_header *m;
1159
1160         end += table->length;
1161         p += IVRS_HEADER_LENGTH;
1162
1163         while (p < end) {
1164                 m = (struct ivmd_header *)p;
1165                 if (m->flags & IVMD_FLAG_EXCL_RANGE)
1166                         init_exclusion_range(m);
1167                 else if (m->flags & IVMD_FLAG_UNITY_MAP)
1168                         init_unity_map_range(m);
1169
1170                 p += m->length;
1171         }
1172
1173         return 0;
1174 }
1175
1176 /*
1177  * Init the device table to not allow DMA access for devices and
1178  * suppress all page faults
1179  */
1180 static void init_device_table(void)
1181 {
1182         u32 devid;
1183
1184         for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) {
1185                 set_dev_entry_bit(devid, DEV_ENTRY_VALID);
1186                 set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION);
1187         }
1188 }
1189
1190 static void iommu_init_flags(struct amd_iommu *iommu)
1191 {
1192         iommu->acpi_flags & IVHD_FLAG_HT_TUN_EN_MASK ?
1193                 iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) :
1194                 iommu_feature_disable(iommu, CONTROL_HT_TUN_EN);
1195
1196         iommu->acpi_flags & IVHD_FLAG_PASSPW_EN_MASK ?
1197                 iommu_feature_enable(iommu, CONTROL_PASSPW_EN) :
1198                 iommu_feature_disable(iommu, CONTROL_PASSPW_EN);
1199
1200         iommu->acpi_flags & IVHD_FLAG_RESPASSPW_EN_MASK ?
1201                 iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) :
1202                 iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN);
1203
1204         iommu->acpi_flags & IVHD_FLAG_ISOC_EN_MASK ?
1205                 iommu_feature_enable(iommu, CONTROL_ISOC_EN) :
1206                 iommu_feature_disable(iommu, CONTROL_ISOC_EN);
1207
1208         /*
1209          * make IOMMU memory accesses cache coherent
1210          */
1211         iommu_feature_enable(iommu, CONTROL_COHERENT_EN);
1212 }
1213
1214 static void iommu_apply_resume_quirks(struct amd_iommu *iommu)
1215 {
1216         int i, j;
1217         u32 ioc_feature_control;
1218         struct pci_dev *pdev = NULL;
1219
1220         /* RD890 BIOSes may not have completely reconfigured the iommu */
1221         if (!is_rd890_iommu(iommu->dev))
1222                 return;
1223
1224         /*
1225          * First, we need to ensure that the iommu is enabled. This is
1226          * controlled by a register in the northbridge
1227          */
1228         pdev = pci_get_bus_and_slot(iommu->dev->bus->number, PCI_DEVFN(0, 0));
1229
1230         if (!pdev)
1231                 return;
1232
1233         /* Select Northbridge indirect register 0x75 and enable writing */
1234         pci_write_config_dword(pdev, 0x60, 0x75 | (1 << 7));
1235         pci_read_config_dword(pdev, 0x64, &ioc_feature_control);
1236
1237         /* Enable the iommu */
1238         if (!(ioc_feature_control & 0x1))
1239                 pci_write_config_dword(pdev, 0x64, ioc_feature_control | 1);
1240
1241         pci_dev_put(pdev);
1242
1243         /* Restore the iommu BAR */
1244         pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4,
1245                                iommu->stored_addr_lo);
1246         pci_write_config_dword(iommu->dev, iommu->cap_ptr + 8,
1247                                iommu->stored_addr_hi);
1248
1249         /* Restore the l1 indirect regs for each of the 6 l1s */
1250         for (i = 0; i < 6; i++)
1251                 for (j = 0; j < 0x12; j++)
1252                         iommu_write_l1(iommu, i, j, iommu->stored_l1[i][j]);
1253
1254         /* Restore the l2 indirect regs */
1255         for (i = 0; i < 0x83; i++)
1256                 iommu_write_l2(iommu, i, iommu->stored_l2[i]);
1257
1258         /* Lock PCI setup registers */
1259         pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4,
1260                                iommu->stored_addr_lo | 1);
1261 }
1262
1263 /*
1264  * This function finally enables all IOMMUs found in the system after
1265  * they have been initialized
1266  */
1267 static void enable_iommus(void)
1268 {
1269         struct amd_iommu *iommu;
1270
1271         for_each_iommu(iommu) {
1272                 iommu_disable(iommu);
1273                 iommu_init_flags(iommu);
1274                 iommu_set_device_table(iommu);
1275                 iommu_enable_command_buffer(iommu);
1276                 iommu_enable_event_buffer(iommu);
1277                 iommu_set_exclusion_range(iommu);
1278                 iommu_init_msi(iommu);
1279                 iommu_enable(iommu);
1280                 iommu_flush_all_caches(iommu);
1281         }
1282 }
1283
1284 static void disable_iommus(void)
1285 {
1286         struct amd_iommu *iommu;
1287
1288         for_each_iommu(iommu)
1289                 iommu_disable(iommu);
1290 }
1291
1292 /*
1293  * Suspend/Resume support
1294  * disable suspend until real resume implemented
1295  */
1296
1297 static void amd_iommu_resume(void)
1298 {
1299         struct amd_iommu *iommu;
1300
1301         for_each_iommu(iommu)
1302                 iommu_apply_resume_quirks(iommu);
1303
1304         /* re-load the hardware */
1305         enable_iommus();
1306
1307         /*
1308          * we have to flush after the IOMMUs are enabled because a
1309          * disabled IOMMU will never execute the commands we send
1310          */
1311         for_each_iommu(iommu)
1312                 iommu_flush_all_caches(iommu);
1313 }
1314
1315 static int amd_iommu_suspend(void)
1316 {
1317         /* disable IOMMUs to go out of the way for BIOS */
1318         disable_iommus();
1319
1320         return 0;
1321 }
1322
1323 static struct syscore_ops amd_iommu_syscore_ops = {
1324         .suspend = amd_iommu_suspend,
1325         .resume = amd_iommu_resume,
1326 };
1327
1328 /*
1329  * This is the core init function for AMD IOMMU hardware in the system.
1330  * This function is called from the generic x86 DMA layer initialization
1331  * code.
1332  *
1333  * This function basically parses the ACPI table for AMD IOMMU (IVRS)
1334  * three times:
1335  *
1336  *      1 pass) Find the highest PCI device id the driver has to handle.
1337  *              Upon this information the size of the data structures is
1338  *              determined that needs to be allocated.
1339  *
1340  *      2 pass) Initialize the data structures just allocated with the
1341  *              information in the ACPI table about available AMD IOMMUs
1342  *              in the system. It also maps the PCI devices in the
1343  *              system to specific IOMMUs
1344  *
1345  *      3 pass) After the basic data structures are allocated and
1346  *              initialized we update them with information about memory
1347  *              remapping requirements parsed out of the ACPI table in
1348  *              this last pass.
1349  *
1350  * After that the hardware is initialized and ready to go. In the last
1351  * step we do some Linux specific things like registering the driver in
1352  * the dma_ops interface and initializing the suspend/resume support
1353  * functions. Finally it prints some information about AMD IOMMUs and
1354  * the driver state and enables the hardware.
1355  */
1356 static int __init amd_iommu_init(void)
1357 {
1358         int i, ret = 0;
1359
1360         /*
1361          * First parse ACPI tables to find the largest Bus/Dev/Func
1362          * we need to handle. Upon this information the shared data
1363          * structures for the IOMMUs in the system will be allocated
1364          */
1365         if (acpi_table_parse("IVRS", find_last_devid_acpi) != 0)
1366                 return -ENODEV;
1367
1368         ret = amd_iommu_init_err;
1369         if (ret)
1370                 goto out;
1371
1372         dev_table_size     = tbl_size(DEV_TABLE_ENTRY_SIZE);
1373         alias_table_size   = tbl_size(ALIAS_TABLE_ENTRY_SIZE);
1374         rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE);
1375
1376         ret = -ENOMEM;
1377
1378         /* Device table - directly used by all IOMMUs */
1379         amd_iommu_dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
1380                                       get_order(dev_table_size));
1381         if (amd_iommu_dev_table == NULL)
1382                 goto out;
1383
1384         /*
1385          * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the
1386          * IOMMU see for that device
1387          */
1388         amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL,
1389                         get_order(alias_table_size));
1390         if (amd_iommu_alias_table == NULL)
1391                 goto free;
1392
1393         /* IOMMU rlookup table - find the IOMMU for a specific device */
1394         amd_iommu_rlookup_table = (void *)__get_free_pages(
1395                         GFP_KERNEL | __GFP_ZERO,
1396                         get_order(rlookup_table_size));
1397         if (amd_iommu_rlookup_table == NULL)
1398                 goto free;
1399
1400         amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages(
1401                                             GFP_KERNEL | __GFP_ZERO,
1402                                             get_order(MAX_DOMAIN_ID/8));
1403         if (amd_iommu_pd_alloc_bitmap == NULL)
1404                 goto free;
1405
1406         /* init the device table */
1407         init_device_table();
1408
1409         /*
1410          * let all alias entries point to itself
1411          */
1412         for (i = 0; i <= amd_iommu_last_bdf; ++i)
1413                 amd_iommu_alias_table[i] = i;
1414
1415         /*
1416          * never allocate domain 0 because its used as the non-allocated and
1417          * error value placeholder
1418          */
1419         amd_iommu_pd_alloc_bitmap[0] = 1;
1420
1421         spin_lock_init(&amd_iommu_pd_lock);
1422
1423         /*
1424          * now the data structures are allocated and basically initialized
1425          * start the real acpi table scan
1426          */
1427         ret = -ENODEV;
1428         if (acpi_table_parse("IVRS", init_iommu_all) != 0)
1429                 goto free;
1430
1431         if (amd_iommu_init_err) {
1432                 ret = amd_iommu_init_err;
1433                 goto free;
1434         }
1435
1436         if (acpi_table_parse("IVRS", init_memory_definitions) != 0)
1437                 goto free;
1438
1439         if (amd_iommu_init_err) {
1440                 ret = amd_iommu_init_err;
1441                 goto free;
1442         }
1443
1444         ret = amd_iommu_init_devices();
1445         if (ret)
1446                 goto free;
1447
1448         enable_iommus();
1449
1450         if (iommu_pass_through)
1451                 ret = amd_iommu_init_passthrough();
1452         else
1453                 ret = amd_iommu_init_dma_ops();
1454
1455         if (ret)
1456                 goto free_disable;
1457
1458         amd_iommu_init_api();
1459
1460         amd_iommu_init_notifier();
1461
1462         register_syscore_ops(&amd_iommu_syscore_ops);
1463
1464         if (iommu_pass_through)
1465                 goto out;
1466
1467         if (amd_iommu_unmap_flush)
1468                 printk(KERN_INFO "AMD-Vi: IO/TLB flush on unmap enabled\n");
1469         else
1470                 printk(KERN_INFO "AMD-Vi: Lazy IO/TLB flushing enabled\n");
1471
1472         x86_platform.iommu_shutdown = disable_iommus;
1473 out:
1474         return ret;
1475
1476 free_disable:
1477         disable_iommus();
1478
1479 free:
1480         amd_iommu_uninit_devices();
1481
1482         free_pages((unsigned long)amd_iommu_pd_alloc_bitmap,
1483                    get_order(MAX_DOMAIN_ID/8));
1484
1485         free_pages((unsigned long)amd_iommu_rlookup_table,
1486                    get_order(rlookup_table_size));
1487
1488         free_pages((unsigned long)amd_iommu_alias_table,
1489                    get_order(alias_table_size));
1490
1491         free_pages((unsigned long)amd_iommu_dev_table,
1492                    get_order(dev_table_size));
1493
1494         free_iommu_all();
1495
1496         free_unity_maps();
1497
1498 #ifdef CONFIG_GART_IOMMU
1499         /*
1500          * We failed to initialize the AMD IOMMU - try fallback to GART
1501          * if possible.
1502          */
1503         gart_iommu_init();
1504
1505 #endif
1506
1507         goto out;
1508 }
1509
1510 /****************************************************************************
1511  *
1512  * Early detect code. This code runs at IOMMU detection time in the DMA
1513  * layer. It just looks if there is an IVRS ACPI table to detect AMD
1514  * IOMMUs
1515  *
1516  ****************************************************************************/
1517 static int __init early_amd_iommu_detect(struct acpi_table_header *table)
1518 {
1519         return 0;
1520 }
1521
1522 int __init amd_iommu_detect(void)
1523 {
1524         if (no_iommu || (iommu_detected && !gart_iommu_aperture))
1525                 return -ENODEV;
1526
1527         if (amd_iommu_disabled)
1528                 return -ENODEV;
1529
1530         if (acpi_table_parse("IVRS", early_amd_iommu_detect) == 0) {
1531                 iommu_detected = 1;
1532                 amd_iommu_detected = 1;
1533                 x86_init.iommu.iommu_init = amd_iommu_init;
1534
1535                 /* Make sure ACS will be enabled */
1536                 pci_request_acs();
1537                 return 1;
1538         }
1539         return -ENODEV;
1540 }
1541
1542 /****************************************************************************
1543  *
1544  * Parsing functions for the AMD IOMMU specific kernel command line
1545  * options.
1546  *
1547  ****************************************************************************/
1548
1549 static int __init parse_amd_iommu_dump(char *str)
1550 {
1551         amd_iommu_dump = true;
1552
1553         return 1;
1554 }
1555
1556 static int __init parse_amd_iommu_options(char *str)
1557 {
1558         for (; *str; ++str) {
1559                 if (strncmp(str, "fullflush", 9) == 0)
1560                         amd_iommu_unmap_flush = true;
1561                 if (strncmp(str, "off", 3) == 0)
1562                         amd_iommu_disabled = true;
1563         }
1564
1565         return 1;
1566 }
1567
1568 __setup("amd_iommu_dump", parse_amd_iommu_dump);
1569 __setup("amd_iommu=", parse_amd_iommu_options);
1570
1571 IOMMU_INIT_FINISH(amd_iommu_detect,
1572                   gart_iommu_hole_init,
1573                   0,
1574                   0);