35d2a5dd9bb402d212c5f5ad5f8aa82480d7ce24
[linux-2.6.git] / drivers / infiniband / hw / cxgb4 / iw_cxgb4.h
1 /*
2  * Copyright (c) 2009-2010 Chelsio, Inc. All rights reserved.
3  *
4  * This software is available to you under a choice of one of two
5  * licenses.  You may choose to be licensed under the terms of the GNU
6  * General Public License (GPL) Version 2, available from the file
7  * COPYING in the main directory of this source tree, or the
8  * OpenIB.org BSD license below:
9  *
10  *     Redistribution and use in source and binary forms, with or
11  *     without modification, are permitted provided that the following
12  *     conditions are met:
13  *
14  *      - Redistributions of source code must retain the above
15  *        copyright notice, this list of conditions and the following
16  *        disclaimer.
17  *      - Redistributions in binary form must reproduce the above
18  *        copyright notice, this list of conditions and the following
19  *        disclaimer in the documentation and/or other materials
20  *        provided with the distribution.
21  *
22  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
23  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
24  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
25  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
26  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
27  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
28  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
29  * SOFTWARE.
30  */
31 #ifndef __IW_CXGB4_H__
32 #define __IW_CXGB4_H__
33
34 #include <linux/mutex.h>
35 #include <linux/list.h>
36 #include <linux/spinlock.h>
37 #include <linux/idr.h>
38 #include <linux/workqueue.h>
39 #include <linux/netdevice.h>
40 #include <linux/sched.h>
41 #include <linux/pci.h>
42 #include <linux/dma-mapping.h>
43 #include <linux/inet.h>
44 #include <linux/wait.h>
45 #include <linux/kref.h>
46 #include <linux/timer.h>
47 #include <linux/io.h>
48 #include <linux/kfifo.h>
49
50 #include <asm/byteorder.h>
51
52 #include <net/net_namespace.h>
53
54 #include <rdma/ib_verbs.h>
55 #include <rdma/iw_cm.h>
56
57 #include "cxgb4.h"
58 #include "cxgb4_uld.h"
59 #include "l2t.h"
60 #include "user.h"
61
62 #define DRV_NAME "iw_cxgb4"
63 #define MOD DRV_NAME ":"
64
65 extern int c4iw_debug;
66 #define PDBG(fmt, args...) \
67 do { \
68         if (c4iw_debug) \
69                 printk(MOD fmt, ## args); \
70 } while (0)
71
72 #include "t4.h"
73
74 #define PBL_OFF(rdev_p, a) ((a) - (rdev_p)->lldi.vr->pbl.start)
75 #define RQT_OFF(rdev_p, a) ((a) - (rdev_p)->lldi.vr->rq.start)
76
77 static inline void *cplhdr(struct sk_buff *skb)
78 {
79         return skb->data;
80 }
81
82 struct c4iw_resource {
83         struct kfifo tpt_fifo;
84         spinlock_t tpt_fifo_lock;
85         struct kfifo qid_fifo;
86         spinlock_t qid_fifo_lock;
87         struct kfifo pdid_fifo;
88         spinlock_t pdid_fifo_lock;
89 };
90
91 struct c4iw_qid_list {
92         struct list_head entry;
93         u32 qid;
94 };
95
96 struct c4iw_dev_ucontext {
97         struct list_head qpids;
98         struct list_head cqids;
99         struct mutex lock;
100 };
101
102 enum c4iw_rdev_flags {
103         T4_FATAL_ERROR = (1<<0),
104 };
105
106 struct c4iw_rdev {
107         struct c4iw_resource resource;
108         unsigned long qpshift;
109         u32 qpmask;
110         unsigned long cqshift;
111         u32 cqmask;
112         struct c4iw_dev_ucontext uctx;
113         struct gen_pool *pbl_pool;
114         struct gen_pool *rqt_pool;
115         struct gen_pool *ocqp_pool;
116         u32 flags;
117         struct cxgb4_lld_info lldi;
118         unsigned long oc_mw_pa;
119         void __iomem *oc_mw_kva;
120 };
121
122 static inline int c4iw_fatal_error(struct c4iw_rdev *rdev)
123 {
124         return rdev->flags & T4_FATAL_ERROR;
125 }
126
127 static inline int c4iw_num_stags(struct c4iw_rdev *rdev)
128 {
129         return min((int)T4_MAX_NUM_STAG, (int)(rdev->lldi.vr->stag.size >> 5));
130 }
131
132 #define C4IW_WR_TO (10*HZ)
133
134 enum {
135         REPLY_READY = 0,
136 };
137
138 struct c4iw_wr_wait {
139         wait_queue_head_t wait;
140         unsigned long status;
141         int ret;
142 };
143
144 static inline void c4iw_init_wr_wait(struct c4iw_wr_wait *wr_waitp)
145 {
146         wr_waitp->ret = 0;
147         wr_waitp->status = 0;
148         init_waitqueue_head(&wr_waitp->wait);
149 }
150
151 static inline void c4iw_wake_up(struct c4iw_wr_wait *wr_waitp, int ret)
152 {
153         wr_waitp->ret = ret;
154         set_bit(REPLY_READY, &wr_waitp->status);
155         wake_up(&wr_waitp->wait);
156 }
157
158 static inline int c4iw_wait_for_reply(struct c4iw_rdev *rdev,
159                                  struct c4iw_wr_wait *wr_waitp,
160                                  u32 hwtid, u32 qpid,
161                                  const char *func)
162 {
163         unsigned to = C4IW_WR_TO;
164         int ret;
165
166         do {
167                 ret = wait_event_timeout(wr_waitp->wait,
168                         test_and_clear_bit(REPLY_READY, &wr_waitp->status), to);
169                 if (!ret) {
170                         printk(KERN_ERR MOD "%s - Device %s not responding - "
171                                "tid %u qpid %u\n", func,
172                                pci_name(rdev->lldi.pdev), hwtid, qpid);
173                         if (c4iw_fatal_error(rdev)) {
174                                 wr_waitp->ret = -EIO;
175                                 break;
176                         }
177                         to = to << 2;
178                 }
179         } while (!ret);
180         if (wr_waitp->ret)
181                 PDBG("%s: FW reply %d tid %u qpid %u\n",
182                      pci_name(rdev->lldi.pdev), wr_waitp->ret, hwtid, qpid);
183         return wr_waitp->ret;
184 }
185
186 struct c4iw_dev {
187         struct ib_device ibdev;
188         struct c4iw_rdev rdev;
189         u32 device_cap_flags;
190         struct idr cqidr;
191         struct idr qpidr;
192         struct idr mmidr;
193         spinlock_t lock;
194         struct dentry *debugfs_root;
195 };
196
197 static inline struct c4iw_dev *to_c4iw_dev(struct ib_device *ibdev)
198 {
199         return container_of(ibdev, struct c4iw_dev, ibdev);
200 }
201
202 static inline struct c4iw_dev *rdev_to_c4iw_dev(struct c4iw_rdev *rdev)
203 {
204         return container_of(rdev, struct c4iw_dev, rdev);
205 }
206
207 static inline struct c4iw_cq *get_chp(struct c4iw_dev *rhp, u32 cqid)
208 {
209         return idr_find(&rhp->cqidr, cqid);
210 }
211
212 static inline struct c4iw_qp *get_qhp(struct c4iw_dev *rhp, u32 qpid)
213 {
214         return idr_find(&rhp->qpidr, qpid);
215 }
216
217 static inline struct c4iw_mr *get_mhp(struct c4iw_dev *rhp, u32 mmid)
218 {
219         return idr_find(&rhp->mmidr, mmid);
220 }
221
222 static inline int insert_handle(struct c4iw_dev *rhp, struct idr *idr,
223                                 void *handle, u32 id)
224 {
225         int ret;
226         int newid;
227
228         do {
229                 if (!idr_pre_get(idr, GFP_KERNEL))
230                         return -ENOMEM;
231                 spin_lock_irq(&rhp->lock);
232                 ret = idr_get_new_above(idr, handle, id, &newid);
233                 BUG_ON(newid != id);
234                 spin_unlock_irq(&rhp->lock);
235         } while (ret == -EAGAIN);
236
237         return ret;
238 }
239
240 static inline void remove_handle(struct c4iw_dev *rhp, struct idr *idr, u32 id)
241 {
242         spin_lock_irq(&rhp->lock);
243         idr_remove(idr, id);
244         spin_unlock_irq(&rhp->lock);
245 }
246
247 struct c4iw_pd {
248         struct ib_pd ibpd;
249         u32 pdid;
250         struct c4iw_dev *rhp;
251 };
252
253 static inline struct c4iw_pd *to_c4iw_pd(struct ib_pd *ibpd)
254 {
255         return container_of(ibpd, struct c4iw_pd, ibpd);
256 }
257
258 struct tpt_attributes {
259         u64 len;
260         u64 va_fbo;
261         enum fw_ri_mem_perms perms;
262         u32 stag;
263         u32 pdid;
264         u32 qpid;
265         u32 pbl_addr;
266         u32 pbl_size;
267         u32 state:1;
268         u32 type:2;
269         u32 rsvd:1;
270         u32 remote_invaliate_disable:1;
271         u32 zbva:1;
272         u32 mw_bind_enable:1;
273         u32 page_size:5;
274 };
275
276 struct c4iw_mr {
277         struct ib_mr ibmr;
278         struct ib_umem *umem;
279         struct c4iw_dev *rhp;
280         u64 kva;
281         struct tpt_attributes attr;
282 };
283
284 static inline struct c4iw_mr *to_c4iw_mr(struct ib_mr *ibmr)
285 {
286         return container_of(ibmr, struct c4iw_mr, ibmr);
287 }
288
289 struct c4iw_mw {
290         struct ib_mw ibmw;
291         struct c4iw_dev *rhp;
292         u64 kva;
293         struct tpt_attributes attr;
294 };
295
296 static inline struct c4iw_mw *to_c4iw_mw(struct ib_mw *ibmw)
297 {
298         return container_of(ibmw, struct c4iw_mw, ibmw);
299 }
300
301 struct c4iw_fr_page_list {
302         struct ib_fast_reg_page_list ibpl;
303         DEFINE_DMA_UNMAP_ADDR(mapping);
304         dma_addr_t dma_addr;
305         struct c4iw_dev *dev;
306         int size;
307 };
308
309 static inline struct c4iw_fr_page_list *to_c4iw_fr_page_list(
310                                         struct ib_fast_reg_page_list *ibpl)
311 {
312         return container_of(ibpl, struct c4iw_fr_page_list, ibpl);
313 }
314
315 struct c4iw_cq {
316         struct ib_cq ibcq;
317         struct c4iw_dev *rhp;
318         struct t4_cq cq;
319         spinlock_t lock;
320         atomic_t refcnt;
321         wait_queue_head_t wait;
322 };
323
324 static inline struct c4iw_cq *to_c4iw_cq(struct ib_cq *ibcq)
325 {
326         return container_of(ibcq, struct c4iw_cq, ibcq);
327 }
328
329 struct c4iw_mpa_attributes {
330         u8 initiator;
331         u8 recv_marker_enabled;
332         u8 xmit_marker_enabled;
333         u8 crc_enabled;
334         u8 version;
335         u8 p2p_type;
336 };
337
338 struct c4iw_qp_attributes {
339         u32 scq;
340         u32 rcq;
341         u32 sq_num_entries;
342         u32 rq_num_entries;
343         u32 sq_max_sges;
344         u32 sq_max_sges_rdma_write;
345         u32 rq_max_sges;
346         u32 state;
347         u8 enable_rdma_read;
348         u8 enable_rdma_write;
349         u8 enable_bind;
350         u8 enable_mmid0_fastreg;
351         u32 max_ord;
352         u32 max_ird;
353         u32 pd;
354         u32 next_state;
355         char terminate_buffer[52];
356         u32 terminate_msg_len;
357         u8 is_terminate_local;
358         struct c4iw_mpa_attributes mpa_attr;
359         struct c4iw_ep *llp_stream_handle;
360 };
361
362 struct c4iw_qp {
363         struct ib_qp ibqp;
364         struct c4iw_dev *rhp;
365         struct c4iw_ep *ep;
366         struct c4iw_qp_attributes attr;
367         struct t4_wq wq;
368         spinlock_t lock;
369         struct mutex mutex;
370         atomic_t refcnt;
371         wait_queue_head_t wait;
372         struct timer_list timer;
373 };
374
375 static inline struct c4iw_qp *to_c4iw_qp(struct ib_qp *ibqp)
376 {
377         return container_of(ibqp, struct c4iw_qp, ibqp);
378 }
379
380 struct c4iw_ucontext {
381         struct ib_ucontext ibucontext;
382         struct c4iw_dev_ucontext uctx;
383         u32 key;
384         spinlock_t mmap_lock;
385         struct list_head mmaps;
386 };
387
388 static inline struct c4iw_ucontext *to_c4iw_ucontext(struct ib_ucontext *c)
389 {
390         return container_of(c, struct c4iw_ucontext, ibucontext);
391 }
392
393 struct c4iw_mm_entry {
394         struct list_head entry;
395         u64 addr;
396         u32 key;
397         unsigned len;
398 };
399
400 static inline struct c4iw_mm_entry *remove_mmap(struct c4iw_ucontext *ucontext,
401                                                 u32 key, unsigned len)
402 {
403         struct list_head *pos, *nxt;
404         struct c4iw_mm_entry *mm;
405
406         spin_lock(&ucontext->mmap_lock);
407         list_for_each_safe(pos, nxt, &ucontext->mmaps) {
408
409                 mm = list_entry(pos, struct c4iw_mm_entry, entry);
410                 if (mm->key == key && mm->len == len) {
411                         list_del_init(&mm->entry);
412                         spin_unlock(&ucontext->mmap_lock);
413                         PDBG("%s key 0x%x addr 0x%llx len %d\n", __func__,
414                              key, (unsigned long long) mm->addr, mm->len);
415                         return mm;
416                 }
417         }
418         spin_unlock(&ucontext->mmap_lock);
419         return NULL;
420 }
421
422 static inline void insert_mmap(struct c4iw_ucontext *ucontext,
423                                struct c4iw_mm_entry *mm)
424 {
425         spin_lock(&ucontext->mmap_lock);
426         PDBG("%s key 0x%x addr 0x%llx len %d\n", __func__,
427              mm->key, (unsigned long long) mm->addr, mm->len);
428         list_add_tail(&mm->entry, &ucontext->mmaps);
429         spin_unlock(&ucontext->mmap_lock);
430 }
431
432 enum c4iw_qp_attr_mask {
433         C4IW_QP_ATTR_NEXT_STATE = 1 << 0,
434         C4IW_QP_ATTR_ENABLE_RDMA_READ = 1 << 7,
435         C4IW_QP_ATTR_ENABLE_RDMA_WRITE = 1 << 8,
436         C4IW_QP_ATTR_ENABLE_RDMA_BIND = 1 << 9,
437         C4IW_QP_ATTR_MAX_ORD = 1 << 11,
438         C4IW_QP_ATTR_MAX_IRD = 1 << 12,
439         C4IW_QP_ATTR_LLP_STREAM_HANDLE = 1 << 22,
440         C4IW_QP_ATTR_STREAM_MSG_BUFFER = 1 << 23,
441         C4IW_QP_ATTR_MPA_ATTR = 1 << 24,
442         C4IW_QP_ATTR_QP_CONTEXT_ACTIVATE = 1 << 25,
443         C4IW_QP_ATTR_VALID_MODIFY = (C4IW_QP_ATTR_ENABLE_RDMA_READ |
444                                      C4IW_QP_ATTR_ENABLE_RDMA_WRITE |
445                                      C4IW_QP_ATTR_MAX_ORD |
446                                      C4IW_QP_ATTR_MAX_IRD |
447                                      C4IW_QP_ATTR_LLP_STREAM_HANDLE |
448                                      C4IW_QP_ATTR_STREAM_MSG_BUFFER |
449                                      C4IW_QP_ATTR_MPA_ATTR |
450                                      C4IW_QP_ATTR_QP_CONTEXT_ACTIVATE)
451 };
452
453 int c4iw_modify_qp(struct c4iw_dev *rhp,
454                                 struct c4iw_qp *qhp,
455                                 enum c4iw_qp_attr_mask mask,
456                                 struct c4iw_qp_attributes *attrs,
457                                 int internal);
458
459 enum c4iw_qp_state {
460         C4IW_QP_STATE_IDLE,
461         C4IW_QP_STATE_RTS,
462         C4IW_QP_STATE_ERROR,
463         C4IW_QP_STATE_TERMINATE,
464         C4IW_QP_STATE_CLOSING,
465         C4IW_QP_STATE_TOT
466 };
467
468 static inline int c4iw_convert_state(enum ib_qp_state ib_state)
469 {
470         switch (ib_state) {
471         case IB_QPS_RESET:
472         case IB_QPS_INIT:
473                 return C4IW_QP_STATE_IDLE;
474         case IB_QPS_RTS:
475                 return C4IW_QP_STATE_RTS;
476         case IB_QPS_SQD:
477                 return C4IW_QP_STATE_CLOSING;
478         case IB_QPS_SQE:
479                 return C4IW_QP_STATE_TERMINATE;
480         case IB_QPS_ERR:
481                 return C4IW_QP_STATE_ERROR;
482         default:
483                 return -1;
484         }
485 }
486
487 static inline u32 c4iw_ib_to_tpt_access(int a)
488 {
489         return (a & IB_ACCESS_REMOTE_WRITE ? FW_RI_MEM_ACCESS_REM_WRITE : 0) |
490                (a & IB_ACCESS_REMOTE_READ ? FW_RI_MEM_ACCESS_REM_READ : 0) |
491                (a & IB_ACCESS_LOCAL_WRITE ? FW_RI_MEM_ACCESS_LOCAL_WRITE : 0) |
492                FW_RI_MEM_ACCESS_LOCAL_READ;
493 }
494
495 static inline u32 c4iw_ib_to_tpt_bind_access(int acc)
496 {
497         return (acc & IB_ACCESS_REMOTE_WRITE ? FW_RI_MEM_ACCESS_REM_WRITE : 0) |
498                (acc & IB_ACCESS_REMOTE_READ ? FW_RI_MEM_ACCESS_REM_READ : 0);
499 }
500
501 enum c4iw_mmid_state {
502         C4IW_STAG_STATE_VALID,
503         C4IW_STAG_STATE_INVALID
504 };
505
506 #define C4IW_NODE_DESC "cxgb4 Chelsio Communications"
507
508 #define MPA_KEY_REQ "MPA ID Req Frame"
509 #define MPA_KEY_REP "MPA ID Rep Frame"
510
511 #define MPA_MAX_PRIVATE_DATA    256
512 #define MPA_REJECT              0x20
513 #define MPA_CRC                 0x40
514 #define MPA_MARKERS             0x80
515 #define MPA_FLAGS_MASK          0xE0
516
517 #define c4iw_put_ep(ep) { \
518         PDBG("put_ep (via %s:%u) ep %p refcnt %d\n", __func__, __LINE__,  \
519              ep, atomic_read(&((ep)->kref.refcount))); \
520         WARN_ON(atomic_read(&((ep)->kref.refcount)) < 1); \
521         kref_put(&((ep)->kref), _c4iw_free_ep); \
522 }
523
524 #define c4iw_get_ep(ep) { \
525         PDBG("get_ep (via %s:%u) ep %p, refcnt %d\n", __func__, __LINE__, \
526              ep, atomic_read(&((ep)->kref.refcount))); \
527         kref_get(&((ep)->kref));  \
528 }
529 void _c4iw_free_ep(struct kref *kref);
530
531 struct mpa_message {
532         u8 key[16];
533         u8 flags;
534         u8 revision;
535         __be16 private_data_size;
536         u8 private_data[0];
537 };
538
539 struct terminate_message {
540         u8 layer_etype;
541         u8 ecode;
542         __be16 hdrct_rsvd;
543         u8 len_hdrs[0];
544 };
545
546 #define TERM_MAX_LENGTH (sizeof(struct terminate_message) + 2 + 18 + 28)
547
548 enum c4iw_layers_types {
549         LAYER_RDMAP             = 0x00,
550         LAYER_DDP               = 0x10,
551         LAYER_MPA               = 0x20,
552         RDMAP_LOCAL_CATA        = 0x00,
553         RDMAP_REMOTE_PROT       = 0x01,
554         RDMAP_REMOTE_OP         = 0x02,
555         DDP_LOCAL_CATA          = 0x00,
556         DDP_TAGGED_ERR          = 0x01,
557         DDP_UNTAGGED_ERR        = 0x02,
558         DDP_LLP                 = 0x03
559 };
560
561 enum c4iw_rdma_ecodes {
562         RDMAP_INV_STAG          = 0x00,
563         RDMAP_BASE_BOUNDS       = 0x01,
564         RDMAP_ACC_VIOL          = 0x02,
565         RDMAP_STAG_NOT_ASSOC    = 0x03,
566         RDMAP_TO_WRAP           = 0x04,
567         RDMAP_INV_VERS          = 0x05,
568         RDMAP_INV_OPCODE        = 0x06,
569         RDMAP_STREAM_CATA       = 0x07,
570         RDMAP_GLOBAL_CATA       = 0x08,
571         RDMAP_CANT_INV_STAG     = 0x09,
572         RDMAP_UNSPECIFIED       = 0xff
573 };
574
575 enum c4iw_ddp_ecodes {
576         DDPT_INV_STAG           = 0x00,
577         DDPT_BASE_BOUNDS        = 0x01,
578         DDPT_STAG_NOT_ASSOC     = 0x02,
579         DDPT_TO_WRAP            = 0x03,
580         DDPT_INV_VERS           = 0x04,
581         DDPU_INV_QN             = 0x01,
582         DDPU_INV_MSN_NOBUF      = 0x02,
583         DDPU_INV_MSN_RANGE      = 0x03,
584         DDPU_INV_MO             = 0x04,
585         DDPU_MSG_TOOBIG         = 0x05,
586         DDPU_INV_VERS           = 0x06
587 };
588
589 enum c4iw_mpa_ecodes {
590         MPA_CRC_ERR             = 0x02,
591         MPA_MARKER_ERR          = 0x03
592 };
593
594 enum c4iw_ep_state {
595         IDLE = 0,
596         LISTEN,
597         CONNECTING,
598         MPA_REQ_WAIT,
599         MPA_REQ_SENT,
600         MPA_REQ_RCVD,
601         MPA_REP_SENT,
602         FPDU_MODE,
603         ABORTING,
604         CLOSING,
605         MORIBUND,
606         DEAD,
607 };
608
609 enum c4iw_ep_flags {
610         PEER_ABORT_IN_PROGRESS  = 0,
611         ABORT_REQ_IN_PROGRESS   = 1,
612         RELEASE_RESOURCES       = 2,
613         CLOSE_SENT              = 3,
614 };
615
616 struct c4iw_ep_common {
617         struct iw_cm_id *cm_id;
618         struct c4iw_qp *qp;
619         struct c4iw_dev *dev;
620         enum c4iw_ep_state state;
621         struct kref kref;
622         struct mutex mutex;
623         struct sockaddr_in local_addr;
624         struct sockaddr_in remote_addr;
625         struct c4iw_wr_wait wr_wait;
626         unsigned long flags;
627 };
628
629 struct c4iw_listen_ep {
630         struct c4iw_ep_common com;
631         unsigned int stid;
632         int backlog;
633 };
634
635 struct c4iw_ep {
636         struct c4iw_ep_common com;
637         struct c4iw_ep *parent_ep;
638         struct timer_list timer;
639         struct list_head entry;
640         unsigned int atid;
641         u32 hwtid;
642         u32 snd_seq;
643         u32 rcv_seq;
644         struct l2t_entry *l2t;
645         struct dst_entry *dst;
646         struct sk_buff *mpa_skb;
647         struct c4iw_mpa_attributes mpa_attr;
648         u8 mpa_pkt[sizeof(struct mpa_message) + MPA_MAX_PRIVATE_DATA];
649         unsigned int mpa_pkt_len;
650         u32 ird;
651         u32 ord;
652         u32 smac_idx;
653         u32 tx_chan;
654         u32 mtu;
655         u16 mss;
656         u16 emss;
657         u16 plen;
658         u16 rss_qid;
659         u16 txq_idx;
660         u16 ctrlq_idx;
661         u8 tos;
662 };
663
664 static inline struct c4iw_ep *to_ep(struct iw_cm_id *cm_id)
665 {
666         return cm_id->provider_data;
667 }
668
669 static inline struct c4iw_listen_ep *to_listen_ep(struct iw_cm_id *cm_id)
670 {
671         return cm_id->provider_data;
672 }
673
674 static inline int compute_wscale(int win)
675 {
676         int wscale = 0;
677
678         while (wscale < 14 && (65535<<wscale) < win)
679                 wscale++;
680         return wscale;
681 }
682
683 typedef int (*c4iw_handler_func)(struct c4iw_dev *dev, struct sk_buff *skb);
684
685 int c4iw_ep_redirect(void *ctx, struct dst_entry *old, struct dst_entry *new,
686                      struct l2t_entry *l2t);
687 void c4iw_put_qpid(struct c4iw_rdev *rdev, u32 qpid,
688                    struct c4iw_dev_ucontext *uctx);
689 u32 c4iw_get_resource(struct kfifo *fifo, spinlock_t *lock);
690 void c4iw_put_resource(struct kfifo *fifo, u32 entry, spinlock_t *lock);
691 int c4iw_init_resource(struct c4iw_rdev *rdev, u32 nr_tpt, u32 nr_pdid);
692 int c4iw_init_ctrl_qp(struct c4iw_rdev *rdev);
693 int c4iw_pblpool_create(struct c4iw_rdev *rdev);
694 int c4iw_rqtpool_create(struct c4iw_rdev *rdev);
695 int c4iw_ocqp_pool_create(struct c4iw_rdev *rdev);
696 void c4iw_pblpool_destroy(struct c4iw_rdev *rdev);
697 void c4iw_rqtpool_destroy(struct c4iw_rdev *rdev);
698 void c4iw_ocqp_pool_destroy(struct c4iw_rdev *rdev);
699 void c4iw_destroy_resource(struct c4iw_resource *rscp);
700 int c4iw_destroy_ctrl_qp(struct c4iw_rdev *rdev);
701 int c4iw_register_device(struct c4iw_dev *dev);
702 void c4iw_unregister_device(struct c4iw_dev *dev);
703 int __init c4iw_cm_init(void);
704 void __exit c4iw_cm_term(void);
705 void c4iw_release_dev_ucontext(struct c4iw_rdev *rdev,
706                                struct c4iw_dev_ucontext *uctx);
707 void c4iw_init_dev_ucontext(struct c4iw_rdev *rdev,
708                             struct c4iw_dev_ucontext *uctx);
709 int c4iw_poll_cq(struct ib_cq *ibcq, int num_entries, struct ib_wc *wc);
710 int c4iw_post_send(struct ib_qp *ibqp, struct ib_send_wr *wr,
711                       struct ib_send_wr **bad_wr);
712 int c4iw_post_receive(struct ib_qp *ibqp, struct ib_recv_wr *wr,
713                       struct ib_recv_wr **bad_wr);
714 int c4iw_bind_mw(struct ib_qp *qp, struct ib_mw *mw,
715                  struct ib_mw_bind *mw_bind);
716 int c4iw_connect(struct iw_cm_id *cm_id, struct iw_cm_conn_param *conn_param);
717 int c4iw_create_listen(struct iw_cm_id *cm_id, int backlog);
718 int c4iw_destroy_listen(struct iw_cm_id *cm_id);
719 int c4iw_accept_cr(struct iw_cm_id *cm_id, struct iw_cm_conn_param *conn_param);
720 int c4iw_reject_cr(struct iw_cm_id *cm_id, const void *pdata, u8 pdata_len);
721 void c4iw_qp_add_ref(struct ib_qp *qp);
722 void c4iw_qp_rem_ref(struct ib_qp *qp);
723 void c4iw_free_fastreg_pbl(struct ib_fast_reg_page_list *page_list);
724 struct ib_fast_reg_page_list *c4iw_alloc_fastreg_pbl(
725                                         struct ib_device *device,
726                                         int page_list_len);
727 struct ib_mr *c4iw_alloc_fast_reg_mr(struct ib_pd *pd, int pbl_depth);
728 int c4iw_dealloc_mw(struct ib_mw *mw);
729 struct ib_mw *c4iw_alloc_mw(struct ib_pd *pd);
730 struct ib_mr *c4iw_reg_user_mr(struct ib_pd *pd, u64 start,
731                                            u64 length, u64 virt, int acc,
732                                            struct ib_udata *udata);
733 struct ib_mr *c4iw_get_dma_mr(struct ib_pd *pd, int acc);
734 struct ib_mr *c4iw_register_phys_mem(struct ib_pd *pd,
735                                         struct ib_phys_buf *buffer_list,
736                                         int num_phys_buf,
737                                         int acc,
738                                         u64 *iova_start);
739 int c4iw_reregister_phys_mem(struct ib_mr *mr,
740                                      int mr_rereg_mask,
741                                      struct ib_pd *pd,
742                                      struct ib_phys_buf *buffer_list,
743                                      int num_phys_buf,
744                                      int acc, u64 *iova_start);
745 int c4iw_dereg_mr(struct ib_mr *ib_mr);
746 int c4iw_destroy_cq(struct ib_cq *ib_cq);
747 struct ib_cq *c4iw_create_cq(struct ib_device *ibdev, int entries,
748                                         int vector,
749                                         struct ib_ucontext *ib_context,
750                                         struct ib_udata *udata);
751 int c4iw_resize_cq(struct ib_cq *cq, int cqe, struct ib_udata *udata);
752 int c4iw_arm_cq(struct ib_cq *ibcq, enum ib_cq_notify_flags flags);
753 int c4iw_destroy_qp(struct ib_qp *ib_qp);
754 struct ib_qp *c4iw_create_qp(struct ib_pd *pd,
755                              struct ib_qp_init_attr *attrs,
756                              struct ib_udata *udata);
757 int c4iw_ib_modify_qp(struct ib_qp *ibqp, struct ib_qp_attr *attr,
758                                  int attr_mask, struct ib_udata *udata);
759 struct ib_qp *c4iw_get_qp(struct ib_device *dev, int qpn);
760 u32 c4iw_rqtpool_alloc(struct c4iw_rdev *rdev, int size);
761 void c4iw_rqtpool_free(struct c4iw_rdev *rdev, u32 addr, int size);
762 u32 c4iw_pblpool_alloc(struct c4iw_rdev *rdev, int size);
763 void c4iw_pblpool_free(struct c4iw_rdev *rdev, u32 addr, int size);
764 u32 c4iw_ocqp_pool_alloc(struct c4iw_rdev *rdev, int size);
765 void c4iw_ocqp_pool_free(struct c4iw_rdev *rdev, u32 addr, int size);
766 int c4iw_ofld_send(struct c4iw_rdev *rdev, struct sk_buff *skb);
767 void c4iw_flush_hw_cq(struct t4_cq *cq);
768 void c4iw_count_rcqes(struct t4_cq *cq, struct t4_wq *wq, int *count);
769 void c4iw_count_scqes(struct t4_cq *cq, struct t4_wq *wq, int *count);
770 int c4iw_ep_disconnect(struct c4iw_ep *ep, int abrupt, gfp_t gfp);
771 int c4iw_flush_rq(struct t4_wq *wq, struct t4_cq *cq, int count);
772 int c4iw_flush_sq(struct t4_wq *wq, struct t4_cq *cq, int count);
773 int c4iw_ev_handler(struct c4iw_dev *rnicp, u32 qid);
774 u16 c4iw_rqes_posted(struct c4iw_qp *qhp);
775 int c4iw_post_terminate(struct c4iw_qp *qhp, struct t4_cqe *err_cqe);
776 u32 c4iw_get_cqid(struct c4iw_rdev *rdev, struct c4iw_dev_ucontext *uctx);
777 void c4iw_put_cqid(struct c4iw_rdev *rdev, u32 qid,
778                 struct c4iw_dev_ucontext *uctx);
779 u32 c4iw_get_qpid(struct c4iw_rdev *rdev, struct c4iw_dev_ucontext *uctx);
780 void c4iw_put_qpid(struct c4iw_rdev *rdev, u32 qid,
781                 struct c4iw_dev_ucontext *uctx);
782 void c4iw_ev_dispatch(struct c4iw_dev *dev, struct t4_cqe *err_cqe);
783
784 extern struct cxgb4_client t4c_client;
785 extern c4iw_handler_func c4iw_handlers[NUM_CPL_CMDS];
786 extern int c4iw_max_read_depth;
787
788 #endif