689786df1edebb39ee1603da2b8887c5ddd5685b
[linux-2.6.git] / drivers / ide / pci / siimage.c
1 /*
2  * linux/drivers/ide/pci/siimage.c              Version 1.17    Oct 18 2007
3  *
4  * Copyright (C) 2001-2002      Andre Hedrick <andre@linux-ide.org>
5  * Copyright (C) 2003           Red Hat <alan@redhat.com>
6  * Copyright (C) 2007           MontaVista Software, Inc.
7  * Copyright (C) 2007           Bartlomiej Zolnierkiewicz
8  *
9  *  May be copied or modified under the terms of the GNU General Public License
10  *
11  *  Documentation for CMD680:
12  *  http://gkernel.sourceforge.net/specs/sii/sii-0680a-v1.31.pdf.bz2
13  *
14  *  Documentation for SiI 3112:
15  *  http://gkernel.sourceforge.net/specs/sii/3112A_SiI-DS-0095-B2.pdf.bz2
16  *
17  *  Errata and other documentation only available under NDA.
18  *
19  *
20  *  FAQ Items:
21  *      If you are using Marvell SATA-IDE adapters with Maxtor drives
22  *      ensure the system is set up for ATA100/UDMA5 not UDMA6.
23  *
24  *      If you are using WD drives with SATA bridges you must set the
25  *      drive to "Single". "Master" will hang
26  *
27  *      If you have strange problems with nVidia chipset systems please
28  *      see the SI support documentation and update your system BIOS
29  *      if neccessary
30  *
31  *  The Dell DRAC4 has some interesting features including effectively hot
32  *  unplugging/replugging the virtual CD interface when the DRAC is reset.
33  *  This often causes drivers/ide/siimage to panic but is ok with the rather
34  *  smarter code in libata.
35  *
36  * TODO:
37  * - IORDY fixes
38  * - VDMA support
39  */
40
41 #include <linux/types.h>
42 #include <linux/module.h>
43 #include <linux/pci.h>
44 #include <linux/delay.h>
45 #include <linux/hdreg.h>
46 #include <linux/ide.h>
47 #include <linux/init.h>
48
49 #include <asm/io.h>
50
51 /**
52  *      pdev_is_sata            -       check if device is SATA
53  *      @pdev:  PCI device to check
54  *      
55  *      Returns true if this is a SATA controller
56  */
57  
58 static int pdev_is_sata(struct pci_dev *pdev)
59 {
60         switch(pdev->device)
61         {
62                 case PCI_DEVICE_ID_SII_3112:
63                 case PCI_DEVICE_ID_SII_1210SA:
64                         return 1;
65                 case PCI_DEVICE_ID_SII_680:
66                         return 0;
67         }
68         BUG();
69         return 0;
70 }
71  
72 /**
73  *      is_sata                 -       check if hwif is SATA
74  *      @hwif:  interface to check
75  *      
76  *      Returns true if this is a SATA controller
77  */
78  
79 static inline int is_sata(ide_hwif_t *hwif)
80 {
81         return pdev_is_sata(hwif->pci_dev);
82 }
83
84 /**
85  *      siimage_selreg          -       return register base
86  *      @hwif: interface
87  *      @r: config offset
88  *
89  *      Turn a config register offset into the right address in either
90  *      PCI space or MMIO space to access the control register in question
91  *      Thankfully this is a configuration operation so isnt performance
92  *      criticial. 
93  */
94  
95 static unsigned long siimage_selreg(ide_hwif_t *hwif, int r)
96 {
97         unsigned long base = (unsigned long)hwif->hwif_data;
98         base += 0xA0 + r;
99         if(hwif->mmio)
100                 base += (hwif->channel << 6);
101         else
102                 base += (hwif->channel << 4);
103         return base;
104 }
105         
106 /**
107  *      siimage_seldev          -       return register base
108  *      @hwif: interface
109  *      @r: config offset
110  *
111  *      Turn a config register offset into the right address in either
112  *      PCI space or MMIO space to access the control register in question
113  *      including accounting for the unit shift.
114  */
115  
116 static inline unsigned long siimage_seldev(ide_drive_t *drive, int r)
117 {
118         ide_hwif_t *hwif        = HWIF(drive);
119         unsigned long base = (unsigned long)hwif->hwif_data;
120         base += 0xA0 + r;
121         if(hwif->mmio)
122                 base += (hwif->channel << 6);
123         else
124                 base += (hwif->channel << 4);
125         base |= drive->select.b.unit << drive->select.b.unit;
126         return base;
127 }
128
129 /**
130  *      sil_udma_filter         -       compute UDMA mask
131  *      @drive: IDE device
132  *
133  *      Compute the available UDMA speeds for the device on the interface.
134  *
135  *      For the CMD680 this depends on the clocking mode (scsc), for the
136  *      SI3112 SATA controller life is a bit simpler.
137  */
138
139 static u8 sil_udma_filter(ide_drive_t *drive)
140 {
141         ide_hwif_t *hwif = drive->hwif;
142         unsigned long base = (unsigned long) hwif->hwif_data;
143         u8 mask = 0, scsc = 0;
144
145         if (hwif->mmio)
146                 scsc = hwif->INB(base + 0x4A);
147         else
148                 pci_read_config_byte(hwif->pci_dev, 0x8A, &scsc);
149
150         if (is_sata(hwif)) {
151                 mask = strstr(drive->id->model, "Maxtor") ? 0x3f : 0x7f;
152                 goto out;
153         }
154
155         if ((scsc & 0x30) == 0x10)      /* 133 */
156                 mask = 0x7f;
157         else if ((scsc & 0x30) == 0x20) /* 2xPCI */
158                 mask = 0x7f;
159         else if ((scsc & 0x30) == 0x00) /* 100 */
160                 mask = 0x3f;
161         else    /* Disabled ? */
162                 BUG();
163 out:
164         return mask;
165 }
166
167 /**
168  *      sil_set_pio_mode        -       set host controller for PIO mode
169  *      @drive: drive
170  *      @pio: PIO mode number
171  *
172  *      Load the timing settings for this device mode into the
173  *      controller. If we are in PIO mode 3 or 4 turn on IORDY
174  *      monitoring (bit 9). The TF timing is bits 31:16
175  */
176
177 static void sil_set_pio_mode(ide_drive_t *drive, u8 pio)
178 {
179         const u16 tf_speed[]    = { 0x328a, 0x2283, 0x1281, 0x10c3, 0x10c1 };
180         const u16 data_speed[]  = { 0x328a, 0x2283, 0x1104, 0x10c3, 0x10c1 };
181
182         ide_hwif_t *hwif        = HWIF(drive);
183         ide_drive_t *pair       = ide_get_paired_drive(drive);
184         u32 speedt              = 0;
185         u16 speedp              = 0;
186         unsigned long addr      = siimage_seldev(drive, 0x04);
187         unsigned long tfaddr    = siimage_selreg(hwif, 0x02);
188         unsigned long base      = (unsigned long)hwif->hwif_data;
189         u8 tf_pio               = pio;
190         u8 addr_mask            = hwif->channel ? (hwif->mmio ? 0xF4 : 0x84)
191                                                 : (hwif->mmio ? 0xB4 : 0x80);
192         u8 mode                 = 0;
193         u8 unit                 = drive->select.b.unit;
194
195         /* trim *taskfile* PIO to the slowest of the master/slave */
196         if (pair->present) {
197                 u8 pair_pio = ide_get_best_pio_mode(pair, 255, 4);
198
199                 if (pair_pio < tf_pio)
200                         tf_pio = pair_pio;
201         }
202
203         /* cheat for now and use the docs */
204         speedp = data_speed[pio];
205         speedt = tf_speed[tf_pio];
206
207         if (hwif->mmio) {
208                 hwif->OUTW(speedp, addr);
209                 hwif->OUTW(speedt, tfaddr);
210                 /* Now set up IORDY */
211                 if (pio > 2)
212                         hwif->OUTW(hwif->INW(tfaddr-2)|0x200, tfaddr-2);
213                 else
214                         hwif->OUTW(hwif->INW(tfaddr-2)&~0x200, tfaddr-2);
215
216                 mode = hwif->INB(base + addr_mask);
217                 mode &= ~(unit ? 0x30 : 0x03);
218                 mode |= (unit ? 0x10 : 0x01);
219                 hwif->OUTB(mode, base + addr_mask);
220         } else {
221                 pci_write_config_word(hwif->pci_dev, addr, speedp);
222                 pci_write_config_word(hwif->pci_dev, tfaddr, speedt);
223                 pci_read_config_word(hwif->pci_dev, tfaddr-2, &speedp);
224                 speedp &= ~0x200;
225                 /* Set IORDY for mode 3 or 4 */
226                 if (pio > 2)
227                         speedp |= 0x200;
228                 pci_write_config_word(hwif->pci_dev, tfaddr-2, speedp);
229
230                 pci_read_config_byte(hwif->pci_dev, addr_mask, &mode);
231                 mode &= ~(unit ? 0x30 : 0x03);
232                 mode |= (unit ? 0x10 : 0x01);
233                 pci_write_config_byte(hwif->pci_dev, addr_mask, mode);
234         }
235 }
236
237 /**
238  *      sil_set_dma_mode        -       set host controller for DMA mode
239  *      @drive: drive
240  *      @speed: DMA mode
241  *
242  *      Tune the SiI chipset for the desired DMA mode.
243  */
244
245 static void sil_set_dma_mode(ide_drive_t *drive, const u8 speed)
246 {
247         u8 ultra6[]             = { 0x0F, 0x0B, 0x07, 0x05, 0x03, 0x02, 0x01 };
248         u8 ultra5[]             = { 0x0C, 0x07, 0x05, 0x04, 0x02, 0x01 };
249         u16 dma[]               = { 0x2208, 0x10C2, 0x10C1 };
250
251         ide_hwif_t *hwif        = HWIF(drive);
252         u16 ultra = 0, multi    = 0;
253         u8 mode = 0, unit       = drive->select.b.unit;
254         unsigned long base      = (unsigned long)hwif->hwif_data;
255         u8 scsc = 0, addr_mask  = ((hwif->channel) ?
256                                     ((hwif->mmio) ? 0xF4 : 0x84) :
257                                     ((hwif->mmio) ? 0xB4 : 0x80));
258                                     
259         unsigned long ma        = siimage_seldev(drive, 0x08);
260         unsigned long ua        = siimage_seldev(drive, 0x0C);
261
262         if (hwif->mmio) {
263                 scsc = hwif->INB(base + 0x4A);
264                 mode = hwif->INB(base + addr_mask);
265                 multi = hwif->INW(ma);
266                 ultra = hwif->INW(ua);
267         } else {
268                 pci_read_config_byte(hwif->pci_dev, 0x8A, &scsc);
269                 pci_read_config_byte(hwif->pci_dev, addr_mask, &mode);
270                 pci_read_config_word(hwif->pci_dev, ma, &multi);
271                 pci_read_config_word(hwif->pci_dev, ua, &ultra);
272         }
273
274         mode &= ~((unit) ? 0x30 : 0x03);
275         ultra &= ~0x3F;
276         scsc = ((scsc & 0x30) == 0x00) ? 0 : 1;
277
278         scsc = is_sata(hwif) ? 1 : scsc;
279
280         switch(speed) {
281                 case XFER_MW_DMA_2:
282                 case XFER_MW_DMA_1:
283                 case XFER_MW_DMA_0:
284                         multi = dma[speed - XFER_MW_DMA_0];
285                         mode |= ((unit) ? 0x20 : 0x02);
286                         break;
287                 case XFER_UDMA_6:
288                 case XFER_UDMA_5:
289                 case XFER_UDMA_4:
290                 case XFER_UDMA_3:
291                 case XFER_UDMA_2:
292                 case XFER_UDMA_1:
293                 case XFER_UDMA_0:
294                         multi = dma[2];
295                         ultra |= ((scsc) ? (ultra6[speed - XFER_UDMA_0]) :
296                                            (ultra5[speed - XFER_UDMA_0]));
297                         mode |= ((unit) ? 0x30 : 0x03);
298                         break;
299                 default:
300                         return;
301         }
302
303         if (hwif->mmio) {
304                 hwif->OUTB(mode, base + addr_mask);
305                 hwif->OUTW(multi, ma);
306                 hwif->OUTW(ultra, ua);
307         } else {
308                 pci_write_config_byte(hwif->pci_dev, addr_mask, mode);
309                 pci_write_config_word(hwif->pci_dev, ma, multi);
310                 pci_write_config_word(hwif->pci_dev, ua, ultra);
311         }
312 }
313
314 /* returns 1 if dma irq issued, 0 otherwise */
315 static int siimage_io_ide_dma_test_irq (ide_drive_t *drive)
316 {
317         ide_hwif_t *hwif        = HWIF(drive);
318         u8 dma_altstat          = 0;
319         unsigned long addr      = siimage_selreg(hwif, 1);
320
321         /* return 1 if INTR asserted */
322         if ((hwif->INB(hwif->dma_status) & 4) == 4)
323                 return 1;
324
325         /* return 1 if Device INTR asserted */
326         pci_read_config_byte(hwif->pci_dev, addr, &dma_altstat);
327         if (dma_altstat & 8)
328                 return 0;       //return 1;
329         return 0;
330 }
331
332 /**
333  *      siimage_mmio_ide_dma_test_irq   -       check we caused an IRQ
334  *      @drive: drive we are testing
335  *
336  *      Check if we caused an IDE DMA interrupt. We may also have caused
337  *      SATA status interrupts, if so we clean them up and continue.
338  */
339  
340 static int siimage_mmio_ide_dma_test_irq (ide_drive_t *drive)
341 {
342         ide_hwif_t *hwif        = HWIF(drive);
343         unsigned long base      = (unsigned long)hwif->hwif_data;
344         unsigned long addr      = siimage_selreg(hwif, 0x1);
345
346         if (SATA_ERROR_REG) {
347                 u32 ext_stat = readl((void __iomem *)(base + 0x10));
348                 u8 watchdog = 0;
349                 if (ext_stat & ((hwif->channel) ? 0x40 : 0x10)) {
350                         u32 sata_error = readl((void __iomem *)SATA_ERROR_REG);
351                         writel(sata_error, (void __iomem *)SATA_ERROR_REG);
352                         watchdog = (sata_error & 0x00680000) ? 1 : 0;
353                         printk(KERN_WARNING "%s: sata_error = 0x%08x, "
354                                 "watchdog = %d, %s\n",
355                                 drive->name, sata_error, watchdog,
356                                 __FUNCTION__);
357
358                 } else {
359                         watchdog = (ext_stat & 0x8000) ? 1 : 0;
360                 }
361                 ext_stat >>= 16;
362
363                 if (!(ext_stat & 0x0404) && !watchdog)
364                         return 0;
365         }
366
367         /* return 1 if INTR asserted */
368         if ((readb((void __iomem *)hwif->dma_status) & 0x04) == 0x04)
369                 return 1;
370
371         /* return 1 if Device INTR asserted */
372         if ((readb((void __iomem *)addr) & 8) == 8)
373                 return 0;       //return 1;
374
375         return 0;
376 }
377
378 /**
379  *      siimage_busproc         -       bus isolation ioctl
380  *      @drive: drive to isolate/restore
381  *      @state: bus state to set
382  *
383  *      Used by the SII3112 to handle bus isolation. As this is a 
384  *      SATA controller the work required is quite limited, we 
385  *      just have to clean up the statistics
386  */
387  
388 static int siimage_busproc (ide_drive_t * drive, int state)
389 {
390         ide_hwif_t *hwif        = HWIF(drive);
391         u32 stat_config         = 0;
392         unsigned long addr      = siimage_selreg(hwif, 0);
393
394         if (hwif->mmio)
395                 stat_config = readl((void __iomem *)addr);
396         else
397                 pci_read_config_dword(hwif->pci_dev, addr, &stat_config);
398
399         switch (state) {
400                 case BUSSTATE_ON:
401                         hwif->drives[0].failures = 0;
402                         hwif->drives[1].failures = 0;
403                         break;
404                 case BUSSTATE_OFF:
405                         hwif->drives[0].failures = hwif->drives[0].max_failures + 1;
406                         hwif->drives[1].failures = hwif->drives[1].max_failures + 1;
407                         break;
408                 case BUSSTATE_TRISTATE:
409                         hwif->drives[0].failures = hwif->drives[0].max_failures + 1;
410                         hwif->drives[1].failures = hwif->drives[1].max_failures + 1;
411                         break;
412                 default:
413                         return -EINVAL;
414         }
415         hwif->bus_state = state;
416         return 0;
417 }
418
419 /**
420  *      siimage_reset_poll      -       wait for sata reset
421  *      @drive: drive we are resetting
422  *
423  *      Poll the SATA phy and see whether it has come back from the dead
424  *      yet.
425  */
426  
427 static int siimage_reset_poll (ide_drive_t *drive)
428 {
429         if (SATA_STATUS_REG) {
430                 ide_hwif_t *hwif        = HWIF(drive);
431
432                 /* SATA_STATUS_REG is valid only when in MMIO mode */
433                 if ((readl((void __iomem *)SATA_STATUS_REG) & 0x03) != 0x03) {
434                         printk(KERN_WARNING "%s: reset phy dead, status=0x%08x\n",
435                                 hwif->name, readl((void __iomem *)SATA_STATUS_REG));
436                         HWGROUP(drive)->polling = 0;
437                         return ide_started;
438                 }
439                 return 0;
440         } else {
441                 return 0;
442         }
443 }
444
445 /**
446  *      siimage_pre_reset       -       reset hook
447  *      @drive: IDE device being reset
448  *
449  *      For the SATA devices we need to handle recalibration/geometry
450  *      differently
451  */
452  
453 static void siimage_pre_reset (ide_drive_t *drive)
454 {
455         if (drive->media != ide_disk)
456                 return;
457
458         if (is_sata(HWIF(drive)))
459         {
460                 drive->special.b.set_geometry = 0;
461                 drive->special.b.recalibrate = 0;
462         }
463 }
464
465 /**
466  *      siimage_reset   -       reset a device on an siimage controller
467  *      @drive: drive to reset
468  *
469  *      Perform a controller level reset fo the device. For
470  *      SATA we must also check the PHY.
471  */
472  
473 static void siimage_reset (ide_drive_t *drive)
474 {
475         ide_hwif_t *hwif        = HWIF(drive);
476         u8 reset                = 0;
477         unsigned long addr      = siimage_selreg(hwif, 0);
478
479         if (hwif->mmio) {
480                 reset = hwif->INB(addr);
481                 hwif->OUTB((reset|0x03), addr);
482                 /* FIXME:posting */
483                 udelay(25);
484                 hwif->OUTB(reset, addr);
485                 (void) hwif->INB(addr);
486         } else {
487                 pci_read_config_byte(hwif->pci_dev, addr, &reset);
488                 pci_write_config_byte(hwif->pci_dev, addr, reset|0x03);
489                 udelay(25);
490                 pci_write_config_byte(hwif->pci_dev, addr, reset);
491                 pci_read_config_byte(hwif->pci_dev, addr, &reset);
492         }
493
494         if (SATA_STATUS_REG) {
495                 /* SATA_STATUS_REG is valid only when in MMIO mode */
496                 u32 sata_stat = readl((void __iomem *)SATA_STATUS_REG);
497                 printk(KERN_WARNING "%s: reset phy, status=0x%08x, %s\n",
498                         hwif->name, sata_stat, __FUNCTION__);
499                 if (!(sata_stat)) {
500                         printk(KERN_WARNING "%s: reset phy dead, status=0x%08x\n",
501                                 hwif->name, sata_stat);
502                         drive->failures++;
503                 }
504         }
505
506 }
507
508 /**
509  *      proc_reports_siimage            -       add siimage controller to proc
510  *      @dev: PCI device
511  *      @clocking: SCSC value
512  *      @name: controller name
513  *
514  *      Report the clocking mode of the controller and add it to
515  *      the /proc interface layer
516  */
517  
518 static void proc_reports_siimage (struct pci_dev *dev, u8 clocking, const char *name)
519 {
520         if (!pdev_is_sata(dev)) {
521                 printk(KERN_INFO "%s: BASE CLOCK ", name);
522                 clocking &= 0x03;
523                 switch (clocking) {
524                         case 0x03: printk("DISABLED!\n"); break;
525                         case 0x02: printk("== 2X PCI\n"); break;
526                         case 0x01: printk("== 133\n"); break;
527                         case 0x00: printk("== 100\n"); break;
528                 }
529         }
530 }
531
532 /**
533  *      setup_mmio_siimage      -       switch an SI controller into MMIO
534  *      @dev: PCI device we are configuring
535  *      @name: device name
536  *
537  *      Attempt to put the device into mmio mode. There are some slight
538  *      complications here with certain systems where the mmio bar isnt
539  *      mapped so we have to be sure we can fall back to I/O.
540  */
541  
542 static unsigned int setup_mmio_siimage (struct pci_dev *dev, const char *name)
543 {
544         unsigned long bar5      = pci_resource_start(dev, 5);
545         unsigned long barsize   = pci_resource_len(dev, 5);
546         u8 tmpbyte      = 0;
547         void __iomem *ioaddr;
548         u32 tmp, irq_mask;
549
550         /*
551          *      Drop back to PIO if we can't map the mmio. Some
552          *      systems seem to get terminally confused in the PCI
553          *      spaces.
554          */
555          
556         if(!request_mem_region(bar5, barsize, name))
557         {
558                 printk(KERN_WARNING "siimage: IDE controller MMIO ports not available.\n");
559                 return 0;
560         }
561                 
562         ioaddr = ioremap(bar5, barsize);
563
564         if (ioaddr == NULL)
565         {
566                 release_mem_region(bar5, barsize);
567                 return 0;
568         }
569
570         pci_set_master(dev);
571         pci_set_drvdata(dev, (void *) ioaddr);
572
573         if (pdev_is_sata(dev)) {
574                 /* make sure IDE0/1 interrupts are not masked */
575                 irq_mask = (1 << 22) | (1 << 23);
576                 tmp = readl(ioaddr + 0x48);
577                 if (tmp & irq_mask) {
578                         tmp &= ~irq_mask;
579                         writel(tmp, ioaddr + 0x48);
580                         readl(ioaddr + 0x48); /* flush */
581                 }
582                 writel(0, ioaddr + 0x148);
583                 writel(0, ioaddr + 0x1C8);
584         }
585
586         writeb(0, ioaddr + 0xB4);
587         writeb(0, ioaddr + 0xF4);
588         tmpbyte = readb(ioaddr + 0x4A);
589
590         switch(tmpbyte & 0x30) {
591                 case 0x00:
592                         /* In 100 MHz clocking, try and switch to 133 */
593                         writeb(tmpbyte|0x10, ioaddr + 0x4A);
594                         break;
595                 case 0x10:
596                         /* On 133Mhz clocking */
597                         break;
598                 case 0x20:
599                         /* On PCIx2 clocking */
600                         break;
601                 case 0x30:
602                         /* Clocking is disabled */
603                         /* 133 clock attempt to force it on */
604                         writeb(tmpbyte & ~0x20, ioaddr + 0x4A);
605                         break;
606         }
607         
608         writeb(      0x72, ioaddr + 0xA1);
609         writew(    0x328A, ioaddr + 0xA2);
610         writel(0x62DD62DD, ioaddr + 0xA4);
611         writel(0x43924392, ioaddr + 0xA8);
612         writel(0x40094009, ioaddr + 0xAC);
613         writeb(      0x72, ioaddr + 0xE1);
614         writew(    0x328A, ioaddr + 0xE2);
615         writel(0x62DD62DD, ioaddr + 0xE4);
616         writel(0x43924392, ioaddr + 0xE8);
617         writel(0x40094009, ioaddr + 0xEC);
618
619         if (pdev_is_sata(dev)) {
620                 writel(0xFFFF0000, ioaddr + 0x108);
621                 writel(0xFFFF0000, ioaddr + 0x188);
622                 writel(0x00680000, ioaddr + 0x148);
623                 writel(0x00680000, ioaddr + 0x1C8);
624         }
625
626         tmpbyte = readb(ioaddr + 0x4A);
627
628         proc_reports_siimage(dev, (tmpbyte>>4), name);
629         return 1;
630 }
631
632 /**
633  *      init_chipset_siimage    -       set up an SI device
634  *      @dev: PCI device
635  *      @name: device name
636  *
637  *      Perform the initial PCI set up for this device. Attempt to switch
638  *      to 133MHz clocking if the system isn't already set up to do it.
639  */
640
641 static unsigned int __devinit init_chipset_siimage(struct pci_dev *dev, const char *name)
642 {
643         u8 rev = dev->revision, tmpbyte = 0, BA5_EN = 0;
644
645         pci_write_config_byte(dev, PCI_CACHE_LINE_SIZE, rev ? 1 : 255);
646
647         pci_read_config_byte(dev, 0x8A, &BA5_EN);
648         if ((BA5_EN & 0x01) || (pci_resource_start(dev, 5))) {
649                 if (setup_mmio_siimage(dev, name)) {
650                         return 0;
651                 }
652         }
653
654         pci_write_config_byte(dev, 0x80, 0x00);
655         pci_write_config_byte(dev, 0x84, 0x00);
656         pci_read_config_byte(dev, 0x8A, &tmpbyte);
657         switch(tmpbyte & 0x30) {
658                 case 0x00:
659                         /* 133 clock attempt to force it on */
660                         pci_write_config_byte(dev, 0x8A, tmpbyte|0x10);
661                 case 0x30:
662                         /* if clocking is disabled */
663                         /* 133 clock attempt to force it on */
664                         pci_write_config_byte(dev, 0x8A, tmpbyte & ~0x20);
665                 case 0x10:
666                         /* 133 already */
667                         break;
668                 case 0x20:
669                         /* BIOS set PCI x2 clocking */
670                         break;
671         }
672
673         pci_read_config_byte(dev,   0x8A, &tmpbyte);
674
675         pci_write_config_byte(dev,  0xA1, 0x72);
676         pci_write_config_word(dev,  0xA2, 0x328A);
677         pci_write_config_dword(dev, 0xA4, 0x62DD62DD);
678         pci_write_config_dword(dev, 0xA8, 0x43924392);
679         pci_write_config_dword(dev, 0xAC, 0x40094009);
680         pci_write_config_byte(dev,  0xB1, 0x72);
681         pci_write_config_word(dev,  0xB2, 0x328A);
682         pci_write_config_dword(dev, 0xB4, 0x62DD62DD);
683         pci_write_config_dword(dev, 0xB8, 0x43924392);
684         pci_write_config_dword(dev, 0xBC, 0x40094009);
685
686         proc_reports_siimage(dev, (tmpbyte>>4), name);
687         return 0;
688 }
689
690 /**
691  *      init_mmio_iops_siimage  -       set up the iops for MMIO
692  *      @hwif: interface to set up
693  *
694  *      The basic setup here is fairly simple, we can use standard MMIO
695  *      operations. However we do have to set the taskfile register offsets
696  *      by hand as there isnt a standard defined layout for them this
697  *      time.
698  *
699  *      The hardware supports buffered taskfiles and also some rather nice
700  *      extended PRD tables. For better SI3112 support use the libata driver
701  */
702
703 static void __devinit init_mmio_iops_siimage(ide_hwif_t *hwif)
704 {
705         struct pci_dev *dev     = hwif->pci_dev;
706         void *addr              = pci_get_drvdata(dev);
707         u8 ch                   = hwif->channel;
708         hw_regs_t               hw;
709         unsigned long           base;
710
711         /*
712          *      Fill in the basic HWIF bits
713          */
714
715         default_hwif_mmiops(hwif);
716         hwif->hwif_data                 = addr;
717
718         /*
719          *      Now set up the hw. We have to do this ourselves as
720          *      the MMIO layout isnt the same as the standard port
721          *      based I/O
722          */
723
724         memset(&hw, 0, sizeof(hw_regs_t));
725
726         base = (unsigned long)addr;
727         if (ch)
728                 base += 0xC0;
729         else
730                 base += 0x80;
731
732         /*
733          *      The buffered task file doesn't have status/control
734          *      so we can't currently use it sanely since we want to
735          *      use LBA48 mode.
736          */     
737         hw.io_ports[IDE_DATA_OFFSET]    = base;
738         hw.io_ports[IDE_ERROR_OFFSET]   = base + 1;
739         hw.io_ports[IDE_NSECTOR_OFFSET] = base + 2;
740         hw.io_ports[IDE_SECTOR_OFFSET]  = base + 3;
741         hw.io_ports[IDE_LCYL_OFFSET]    = base + 4;
742         hw.io_ports[IDE_HCYL_OFFSET]    = base + 5;
743         hw.io_ports[IDE_SELECT_OFFSET]  = base + 6;
744         hw.io_ports[IDE_STATUS_OFFSET]  = base + 7;
745         hw.io_ports[IDE_CONTROL_OFFSET] = base + 10;
746
747         hw.io_ports[IDE_IRQ_OFFSET]     = 0;
748
749         if (pdev_is_sata(dev)) {
750                 base = (unsigned long)addr;
751                 if (ch)
752                         base += 0x80;
753                 hwif->sata_scr[SATA_STATUS_OFFSET]      = base + 0x104;
754                 hwif->sata_scr[SATA_ERROR_OFFSET]       = base + 0x108;
755                 hwif->sata_scr[SATA_CONTROL_OFFSET]     = base + 0x100;
756                 hwif->sata_misc[SATA_MISC_OFFSET]       = base + 0x140;
757                 hwif->sata_misc[SATA_PHY_OFFSET]        = base + 0x144;
758                 hwif->sata_misc[SATA_IEN_OFFSET]        = base + 0x148;
759         }
760
761         hw.irq                          = hwif->pci_dev->irq;
762
763         memcpy(&hwif->hw, &hw, sizeof(hw));
764         memcpy(hwif->io_ports, hwif->hw.io_ports, sizeof(hwif->hw.io_ports));
765
766         hwif->irq                       = hw.irq;
767
768         base = (unsigned long) addr;
769
770         hwif->dma_base                  = base + (ch ? 0x08 : 0x00);
771
772         hwif->mmio = 1;
773 }
774
775 static int is_dev_seagate_sata(ide_drive_t *drive)
776 {
777         const char *s = &drive->id->model[0];
778         unsigned len;
779
780         if (!drive->present)
781                 return 0;
782
783         len = strnlen(s, sizeof(drive->id->model));
784
785         if ((len > 4) && (!memcmp(s, "ST", 2))) {
786                 if ((!memcmp(s + len - 2, "AS", 2)) ||
787                     (!memcmp(s + len - 3, "ASL", 3))) {
788                         printk(KERN_INFO "%s: applying pessimistic Seagate "
789                                          "errata fix\n", drive->name);
790                         return 1;
791                 }
792         }
793         return 0;
794 }
795
796 /**
797  *      siimage_fixup           -       post probe fixups
798  *      @hwif: interface to fix up
799  *
800  *      Called after drive probe we use this to decide whether the
801  *      Seagate fixup must be applied. This used to be in init_iops but
802  *      that can occur before we know what drives are present.
803  */
804
805 static void __devinit siimage_fixup(ide_hwif_t *hwif)
806 {
807         /* Try and raise the rqsize */
808         if (!is_sata(hwif) || !is_dev_seagate_sata(&hwif->drives[0]))
809                 hwif->rqsize = 128;
810 }
811
812 /**
813  *      init_iops_siimage       -       set up iops
814  *      @hwif: interface to set up
815  *
816  *      Do the basic setup for the SIIMAGE hardware interface
817  *      and then do the MMIO setup if we can. This is the first
818  *      look in we get for setting up the hwif so that we
819  *      can get the iops right before using them.
820  */
821
822 static void __devinit init_iops_siimage(ide_hwif_t *hwif)
823 {
824         hwif->hwif_data = NULL;
825
826         /* Pessimal until we finish probing */
827         hwif->rqsize = 15;
828
829         if (pci_get_drvdata(hwif->pci_dev) == NULL)
830                 return;
831
832         init_mmio_iops_siimage(hwif);
833 }
834
835 /**
836  *      ata66_siimage   -       check for 80 pin cable
837  *      @hwif: interface to check
838  *
839  *      Check for the presence of an ATA66 capable cable on the
840  *      interface.
841  */
842
843 static u8 __devinit ata66_siimage(ide_hwif_t *hwif)
844 {
845         unsigned long addr = siimage_selreg(hwif, 0);
846         u8 ata66 = 0;
847
848         if (pci_get_drvdata(hwif->pci_dev) == NULL)
849                 pci_read_config_byte(hwif->pci_dev, addr, &ata66);
850         else
851                 ata66 = hwif->INB(addr);
852
853         return (ata66 & 0x01) ? ATA_CBL_PATA80 : ATA_CBL_PATA40;
854 }
855
856 /**
857  *      init_hwif_siimage       -       set up hwif structs
858  *      @hwif: interface to set up
859  *
860  *      We do the basic set up of the interface structure. The SIIMAGE
861  *      requires several custom handlers so we override the default
862  *      ide DMA handlers appropriately
863  */
864
865 static void __devinit init_hwif_siimage(ide_hwif_t *hwif)
866 {
867         hwif->resetproc = &siimage_reset;
868         hwif->set_pio_mode = &sil_set_pio_mode;
869         hwif->set_dma_mode = &sil_set_dma_mode;
870         hwif->reset_poll = &siimage_reset_poll;
871         hwif->pre_reset = &siimage_pre_reset;
872         hwif->udma_filter = &sil_udma_filter;
873
874         if(is_sata(hwif)) {
875                 static int first = 1;
876
877                 hwif->busproc   = &siimage_busproc;
878
879                 if (first) {
880                         printk(KERN_INFO "siimage: For full SATA support you should use the libata sata_sil module.\n");
881                         first = 0;
882                 }
883         }
884
885         if (hwif->dma_base == 0)
886                 return;
887
888         if (is_sata(hwif))
889                 hwif->host_flags |= IDE_HFLAG_NO_ATAPI_DMA;
890
891         if (hwif->cbl != ATA_CBL_PATA40_SHORT)
892                 hwif->cbl = ata66_siimage(hwif);
893
894         if (hwif->mmio) {
895                 hwif->ide_dma_test_irq = &siimage_mmio_ide_dma_test_irq;
896         } else {
897                 hwif->ide_dma_test_irq = & siimage_io_ide_dma_test_irq;
898         }
899 }
900
901 #define DECLARE_SII_DEV(name_str)                       \
902         {                                               \
903                 .name           = name_str,             \
904                 .init_chipset   = init_chipset_siimage, \
905                 .init_iops      = init_iops_siimage,    \
906                 .init_hwif      = init_hwif_siimage,    \
907                 .fixup          = siimage_fixup,        \
908                 .host_flags     = IDE_HFLAG_BOOTABLE,   \
909                 .pio_mask       = ATA_PIO4,             \
910                 .mwdma_mask     = ATA_MWDMA2,           \
911                 .udma_mask      = ATA_UDMA6,            \
912         }
913
914 static ide_pci_device_t siimage_chipsets[] __devinitdata = {
915         /* 0 */ DECLARE_SII_DEV("SiI680"),
916         /* 1 */ DECLARE_SII_DEV("SiI3112 Serial ATA"),
917         /* 2 */ DECLARE_SII_DEV("Adaptec AAR-1210SA")
918 };
919
920 /**
921  *      siimage_init_one        -       pci layer discovery entry
922  *      @dev: PCI device
923  *      @id: ident table entry
924  *
925  *      Called by the PCI code when it finds an SI680 or SI3112 controller.
926  *      We then use the IDE PCI generic helper to do most of the work.
927  */
928  
929 static int __devinit siimage_init_one(struct pci_dev *dev, const struct pci_device_id *id)
930 {
931         return ide_setup_pci_device(dev, &siimage_chipsets[id->driver_data]);
932 }
933
934 static const struct pci_device_id siimage_pci_tbl[] = {
935         { PCI_VDEVICE(CMD, PCI_DEVICE_ID_SII_680),    0 },
936 #ifdef CONFIG_BLK_DEV_IDE_SATA
937         { PCI_VDEVICE(CMD, PCI_DEVICE_ID_SII_3112),   1 },
938         { PCI_VDEVICE(CMD, PCI_DEVICE_ID_SII_1210SA), 2 },
939 #endif
940         { 0, },
941 };
942 MODULE_DEVICE_TABLE(pci, siimage_pci_tbl);
943
944 static struct pci_driver driver = {
945         .name           = "SiI_IDE",
946         .id_table       = siimage_pci_tbl,
947         .probe          = siimage_init_one,
948 };
949
950 static int __init siimage_ide_init(void)
951 {
952         return ide_pci_register_driver(&driver);
953 }
954
955 module_init(siimage_ide_init);
956
957 MODULE_AUTHOR("Andre Hedrick, Alan Cox");
958 MODULE_DESCRIPTION("PCI driver module for SiI IDE");
959 MODULE_LICENSE("GPL");