Merge commit 'main-jb-2012.08.03-B4' into t114-0806
[linux-2.6.git] / drivers / gpio / gpio-tegra.c
1 /*
2  * arch/arm/mach-tegra/gpio.c
3  *
4  * Copyright (c) 2010 Google, Inc
5  *
6  * Author:
7  *      Erik Gilling <konkers@google.com>
8  *
9  * Copyright (c) 2011-2012, NVIDIA CORPORATION.  All rights reserved.
10  *
11  * This software is licensed under the terms of the GNU General Public
12  * License version 2, as published by the Free Software Foundation, and
13  * may be copied, distributed, and modified under those terms.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  */
21
22 #include <linux/init.h>
23 #include <linux/irq.h>
24 #include <linux/interrupt.h>
25 #include <linux/io.h>
26 #include <linux/gpio.h>
27 #include <linux/of_device.h>
28 #include <linux/platform_device.h>
29 #include <linux/module.h>
30 #include <linux/delay.h>
31 #include <linux/syscore_ops.h>
32 #include <linux/irqdomain.h>
33
34 #include <asm/mach/irq.h>
35
36 #include <mach/gpio-tegra.h>
37 #include <mach/iomap.h>
38 #include <mach/legacy_irq.h>
39 #include <mach/pinmux.h>
40
41 #include "../../arch/arm/mach-tegra/pm-irq.h"
42
43 #define GPIO_BANK(x)            ((x) >> 5)
44 #define GPIO_PORT(x)            (((x) >> 3) & 0x3)
45 #define GPIO_BIT(x)             ((x) & 0x7)
46
47 #define GPIO_REG(x)             (GPIO_BANK(x) * tegra_gpio_bank_stride + \
48                                         GPIO_PORT(x) * 4)
49
50 #define GPIO_CNF(x)             (GPIO_REG(x) + 0x00)
51 #define GPIO_OE(x)              (GPIO_REG(x) + 0x10)
52 #define GPIO_OUT(x)             (GPIO_REG(x) + 0X20)
53 #define GPIO_IN(x)              (GPIO_REG(x) + 0x30)
54 #define GPIO_INT_STA(x)         (GPIO_REG(x) + 0x40)
55 #define GPIO_INT_ENB(x)         (GPIO_REG(x) + 0x50)
56 #define GPIO_INT_LVL(x)         (GPIO_REG(x) + 0x60)
57 #define GPIO_INT_CLR(x)         (GPIO_REG(x) + 0x70)
58
59 #define GPIO_MSK_CNF(x)         (GPIO_REG(x) + tegra_gpio_upper_offset + 0x00)
60 #define GPIO_MSK_OE(x)          (GPIO_REG(x) + tegra_gpio_upper_offset + 0x10)
61 #define GPIO_MSK_OUT(x)         (GPIO_REG(x) + tegra_gpio_upper_offset + 0X20)
62 #define GPIO_MSK_INT_STA(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x40)
63 #define GPIO_MSK_INT_ENB(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x50)
64 #define GPIO_MSK_INT_LVL(x)     (GPIO_REG(x) + tegra_gpio_upper_offset + 0x60)
65
66 #define GPIO_INT_LVL_MASK               0x010101
67 #define GPIO_INT_LVL_EDGE_RISING        0x000101
68 #define GPIO_INT_LVL_EDGE_FALLING       0x000100
69 #define GPIO_INT_LVL_EDGE_BOTH          0x010100
70 #define GPIO_INT_LVL_LEVEL_HIGH         0x000001
71 #define GPIO_INT_LVL_LEVEL_LOW          0x000000
72
73 struct tegra_gpio_bank {
74         int bank;
75         int irq;
76         spinlock_t lvl_lock[4];
77 #ifdef CONFIG_PM_SLEEP
78         u32 cnf[4];
79         u32 out[4];
80         u32 oe[4];
81         u32 int_enb[4];
82         u32 int_lvl[4];
83         u32 wake_enb[4];
84 #endif
85 };
86
87 static struct irq_domain *irq_domain;
88 static void __iomem *regs;
89
90 static u32 tegra_gpio_bank_count;
91 static u32 tegra_gpio_bank_stride;
92 static u32 tegra_gpio_upper_offset;
93 static struct tegra_gpio_bank *tegra_gpio_banks;
94
95 static inline void tegra_gpio_writel(u32 val, u32 reg)
96 {
97         __raw_writel(val, regs + reg);
98 }
99
100 static inline u32 tegra_gpio_readl(u32 reg)
101 {
102         return __raw_readl(regs + reg);
103 }
104
105 static int tegra_gpio_compose(int bank, int port, int bit)
106 {
107         return (bank << 5) | ((port & 0x3) << 3) | (bit & 0x7);
108 }
109
110 void tegra_gpio_set_tristate(int gpio_nr, enum tegra_tristate ts)
111 {
112         int pin_group  =  tegra_pinmux_get_pingroup(gpio_nr);
113         tegra_pinmux_set_tristate(pin_group, ts);
114 }
115
116 static void tegra_gpio_mask_write(u32 reg, int gpio, int value)
117 {
118         u32 val;
119
120         val = 0x100 << GPIO_BIT(gpio);
121         if (value)
122                 val |= 1 << GPIO_BIT(gpio);
123         tegra_gpio_writel(val, reg);
124 }
125
126 int tegra_gpio_get_bank_int_nr(int gpio)
127 {
128         int bank;
129         int irq;
130         if (gpio >= TEGRA_NR_GPIOS) {
131                 pr_warn("%s : Invalid gpio ID - %d\n", __func__, gpio);
132                 return -EINVAL;
133         }
134         bank = gpio >> 5;
135         irq = tegra_gpio_banks[bank].irq;
136         return irq;
137 }
138
139 void tegra_gpio_enable(int gpio)
140 {
141         if (gpio >= TEGRA_NR_GPIOS) {
142                 pr_warn("%s : Invalid gpio ID - %d\n", __func__, gpio);
143                 return;
144         }
145         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 1);
146 }
147 EXPORT_SYMBOL_GPL(tegra_gpio_enable);
148
149 void tegra_gpio_disable(int gpio)
150 {
151         if (gpio >= TEGRA_NR_GPIOS) {
152                 pr_warn("%s : Invalid gpio ID - %d\n", __func__, gpio);
153                 return;
154         }
155         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 0);
156 }
157 EXPORT_SYMBOL_GPL(tegra_gpio_disable);
158
159 void tegra_gpio_init_configure(unsigned gpio, bool is_input, int value)
160 {
161         if (gpio >= TEGRA_NR_GPIOS) {
162                 pr_warn("%s : Invalid gpio ID - %d\n", __func__, gpio);
163                 return;
164         }
165         if (is_input) {
166                 tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 0);
167         } else {
168                 tegra_gpio_mask_write(GPIO_MSK_OUT(gpio), gpio, value);
169                 tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 1);
170         }
171         tegra_gpio_mask_write(GPIO_MSK_CNF(gpio), gpio, 1);
172 }
173
174 static void tegra_gpio_set(struct gpio_chip *chip, unsigned offset, int value)
175 {
176         tegra_gpio_mask_write(GPIO_MSK_OUT(offset), offset, value);
177 }
178
179 static int tegra_gpio_get(struct gpio_chip *chip, unsigned offset)
180 {
181         if ((tegra_gpio_readl(GPIO_OE(offset)) >> GPIO_BIT(offset)) & 0x1)
182                 return (tegra_gpio_readl(GPIO_OUT(offset)) >>
183                         GPIO_BIT(offset)) & 0x1;
184         return (tegra_gpio_readl(GPIO_IN(offset)) >> GPIO_BIT(offset)) & 0x1;
185 }
186
187 static int tegra_gpio_direction_input(struct gpio_chip *chip, unsigned offset)
188 {
189         tegra_gpio_mask_write(GPIO_MSK_OE(offset), offset, 0);
190         tegra_gpio_enable(offset);
191         return 0;
192 }
193
194 static int tegra_gpio_direction_output(struct gpio_chip *chip, unsigned offset,
195                                         int value)
196 {
197         tegra_gpio_set(chip, offset, value);
198         tegra_gpio_mask_write(GPIO_MSK_OE(offset), offset, 1);
199         tegra_gpio_enable(offset);
200         return 0;
201 }
202
203 static int tegra_gpio_set_debounce(struct gpio_chip *chip, unsigned offset,
204                                 unsigned debounce)
205 {
206         return -ENOSYS;
207 }
208
209 static int tegra_gpio_to_irq(struct gpio_chip *chip, unsigned offset)
210 {
211         return irq_find_mapping(irq_domain, offset);
212 }
213
214 static int tegra_gpio_request(struct gpio_chip *chip, unsigned offset)
215 {
216         return 0;
217 }
218
219 static void tegra_gpio_free(struct gpio_chip *chip, unsigned offset)
220 {
221         tegra_gpio_disable(offset);
222 }
223
224 static struct gpio_chip tegra_gpio_chip = {
225         .label                  = "tegra-gpio",
226         .request                = tegra_gpio_request,
227         .free                   = tegra_gpio_free,
228         .direction_input        = tegra_gpio_direction_input,
229         .get                    = tegra_gpio_get,
230         .direction_output       = tegra_gpio_direction_output,
231         .set                    = tegra_gpio_set,
232         .set_debounce           = tegra_gpio_set_debounce,
233         .to_irq                 = tegra_gpio_to_irq,
234         .base                   = 0,
235         .ngpio                  = TEGRA_NR_GPIOS,
236 };
237
238 static void tegra_gpio_irq_ack(struct irq_data *d)
239 {
240         int gpio = d->hwirq;
241
242         tegra_gpio_writel(1 << GPIO_BIT(gpio), GPIO_INT_CLR(gpio));
243
244 #ifdef CONFIG_TEGRA_FPGA_PLATFORM
245         /* FPGA platforms have a serializer between the GPIO
246            block and interrupt controller. Allow time for
247            clearing of the GPIO interrupt to propagate to the
248            interrupt controller before re-enabling the IRQ
249            to prevent double interrupts. */
250         udelay(15);
251 #endif
252 }
253
254 static void tegra_gpio_irq_mask(struct irq_data *d)
255 {
256         int gpio = d->hwirq;
257
258         tegra_gpio_mask_write(GPIO_MSK_INT_ENB(gpio), gpio, 0);
259 }
260
261 static void tegra_gpio_irq_unmask(struct irq_data *d)
262 {
263         int gpio = d->hwirq;
264
265         tegra_gpio_mask_write(GPIO_MSK_INT_ENB(gpio), gpio, 1);
266 }
267
268 static int tegra_gpio_irq_set_type(struct irq_data *d, unsigned int type)
269 {
270         int gpio = d->hwirq;
271         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
272         int port = GPIO_PORT(gpio);
273         int lvl_type;
274         int val;
275         unsigned long flags;
276         int wake = tegra_gpio_to_wake(d->hwirq);
277
278         switch (type & IRQ_TYPE_SENSE_MASK) {
279         case IRQ_TYPE_EDGE_RISING:
280                 lvl_type = GPIO_INT_LVL_EDGE_RISING;
281                 break;
282
283         case IRQ_TYPE_EDGE_FALLING:
284                 lvl_type = GPIO_INT_LVL_EDGE_FALLING;
285                 break;
286
287         case IRQ_TYPE_EDGE_BOTH:
288                 lvl_type = GPIO_INT_LVL_EDGE_BOTH;
289                 break;
290
291         case IRQ_TYPE_LEVEL_HIGH:
292                 lvl_type = GPIO_INT_LVL_LEVEL_HIGH;
293                 break;
294
295         case IRQ_TYPE_LEVEL_LOW:
296                 lvl_type = GPIO_INT_LVL_LEVEL_LOW;
297                 break;
298
299         default:
300                 return -EINVAL;
301         }
302
303         spin_lock_irqsave(&bank->lvl_lock[port], flags);
304
305         val = tegra_gpio_readl(GPIO_INT_LVL(gpio));
306         val &= ~(GPIO_INT_LVL_MASK << GPIO_BIT(gpio));
307         val |= lvl_type << GPIO_BIT(gpio);
308         tegra_gpio_writel(val, GPIO_INT_LVL(gpio));
309
310         spin_unlock_irqrestore(&bank->lvl_lock[port], flags);
311
312         tegra_gpio_mask_write(GPIO_MSK_OE(gpio), gpio, 0);
313         tegra_gpio_enable(gpio);
314
315         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
316                 __irq_set_handler_locked(d->irq, handle_level_irq);
317         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
318                 __irq_set_handler_locked(d->irq, handle_edge_irq);
319
320         tegra_pm_irq_set_wake_type(wake, type);
321
322         return 0;
323 }
324
325 static void tegra_gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
326 {
327         struct tegra_gpio_bank *bank;
328         int port;
329         int pin;
330         struct irq_chip *chip = irq_desc_get_chip(desc);
331
332         chained_irq_enter(chip, desc);
333
334         bank = irq_get_handler_data(irq);
335
336         for (port = 0; port < 4; port++) {
337                 int gpio = tegra_gpio_compose(bank->bank, port, 0);
338                 unsigned long sta = tegra_gpio_readl(GPIO_INT_STA(gpio)) &
339                         tegra_gpio_readl(GPIO_INT_ENB(gpio));
340
341                 for_each_set_bit(pin, &sta, 8)
342                         generic_handle_irq(gpio_to_irq(gpio + pin));
343         }
344
345         chained_irq_exit(chip, desc);
346
347 }
348
349 #ifdef CONFIG_PM_SLEEP
350 void tegra_gpio_resume(void)
351 {
352         unsigned long flags;
353         int b;
354         int p;
355
356         local_irq_save(flags);
357
358         for (b = 0; b < tegra_gpio_bank_count; b++) {
359                 struct tegra_gpio_bank *bank = &tegra_gpio_banks[b];
360
361                 for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {
362                         unsigned int gpio = (b<<5) | (p<<3);
363                         tegra_gpio_writel(bank->cnf[p], GPIO_CNF(gpio));
364                         tegra_gpio_writel(bank->out[p], GPIO_OUT(gpio));
365                         tegra_gpio_writel(bank->oe[p], GPIO_OE(gpio));
366                         tegra_gpio_writel(bank->int_lvl[p], GPIO_INT_LVL(gpio));
367                         tegra_gpio_writel(bank->int_enb[p], GPIO_INT_ENB(gpio));
368                 }
369         }
370
371         local_irq_restore(flags);
372 }
373
374 int tegra_gpio_suspend(void)
375 {
376         unsigned long flags;
377         int b;
378         int p;
379
380         local_irq_save(flags);
381         for (b = 0; b < tegra_gpio_bank_count; b++) {
382                 struct tegra_gpio_bank *bank = &tegra_gpio_banks[b];
383
384                 for (p = 0; p < ARRAY_SIZE(bank->oe); p++) {
385                         unsigned int gpio = (b<<5) | (p<<3);
386                         bank->cnf[p] = tegra_gpio_readl(GPIO_CNF(gpio));
387                         bank->out[p] = tegra_gpio_readl(GPIO_OUT(gpio));
388                         bank->oe[p] = tegra_gpio_readl(GPIO_OE(gpio));
389                         bank->int_enb[p] = tegra_gpio_readl(GPIO_INT_ENB(gpio));
390                         bank->int_lvl[p] = tegra_gpio_readl(GPIO_INT_LVL(gpio));
391
392                         /* disable gpio interrupts that are not wake sources */
393                         tegra_gpio_writel(bank->wake_enb[p], GPIO_INT_ENB(gpio));
394                 }
395         }
396         local_irq_restore(flags);
397
398         return 0;
399 }
400
401 static int tegra_update_lp1_gpio_wake(struct irq_data *d, bool enable)
402 {
403 #ifdef CONFIG_PM_SLEEP
404         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
405         u8 mask;
406         u8 port_index;
407         u8 pin_index_in_bank;
408         u8 pin_in_port;
409         int gpio = d->hwirq;
410
411         if (gpio < 0)
412                 return -EIO;
413         pin_index_in_bank = (gpio & 0x1F);
414         port_index = pin_index_in_bank >> 3;
415         pin_in_port = (pin_index_in_bank & 0x7);
416         mask = BIT(pin_in_port);
417         if (enable)
418                 bank->wake_enb[port_index] |= mask;
419         else
420                 bank->wake_enb[port_index] &= ~mask;
421 #endif
422
423         return 0;
424 }
425
426 static int tegra_gpio_irq_set_wake(struct irq_data *d, unsigned int enable)
427 {
428         struct tegra_gpio_bank *bank = irq_data_get_irq_chip_data(d);
429         int ret = 0;
430         int wake = tegra_gpio_to_wake(d->hwirq);
431
432         /*
433          * update LP1 mask for gpio port/pin interrupt
434          * LP1 enable independent of LP0 wake support
435          */
436         ret = tegra_update_lp1_gpio_wake(d, enable);
437         if (ret) {
438                 pr_err("Failed gpio lp1 %s for irq=%d, error=%d\n",
439                         (enable ? "enable" : "disable"), d->irq, ret);
440                 goto fail;
441         }
442
443         /* LP1 enable for bank interrupt */
444         ret = tegra_update_lp1_irq_wake(bank->irq, enable);
445         if (ret)
446                 pr_err("Failed gpio lp1 %s for irq=%d, error=%d\n",
447                         (enable ? "enable" : "disable"), bank->irq, ret);
448
449         ret = tegra_pm_irq_set_wake(wake, enable);
450         if (ret)
451                 pr_err("Failed gpio lp0 %s for irq=%d, error=%d\n",
452                         (enable ? "enable" : "disable"), d->irq, ret);
453
454 fail:
455         return ret;
456 }
457 #else
458 #define tegra_gpio_irq_set_wake NULL
459 #define tegra_update_lp1_gpio_wake NULL
460 #define tegra_gpio_suspend NULL
461 #define tegra_gpio_resume NULL
462 #endif
463
464 static struct syscore_ops tegra_gpio_syscore_ops = {
465         .suspend = tegra_gpio_suspend,
466         .resume = tegra_gpio_resume,
467 };
468
469 int tegra_gpio_resume_init(void)
470 {
471         register_syscore_ops(&tegra_gpio_syscore_ops);
472         return 0;
473 }
474
475 static struct irq_chip tegra_gpio_irq_chip = {
476         .name           = "GPIO",
477         .irq_ack        = tegra_gpio_irq_ack,
478         .irq_mask       = tegra_gpio_irq_mask,
479         .irq_unmask     = tegra_gpio_irq_unmask,
480         .irq_set_type   = tegra_gpio_irq_set_type,
481         .irq_set_wake   = tegra_gpio_irq_set_wake,
482         .flags          = IRQCHIP_MASK_ON_SUSPEND,
483 };
484
485 struct tegra_gpio_soc_config {
486         u32 bank_stride;
487         u32 upper_offset;
488 };
489
490 static struct tegra_gpio_soc_config tegra20_gpio_config = {
491         .bank_stride = 0x80,
492         .upper_offset = 0x800,
493 };
494
495 static struct tegra_gpio_soc_config tegra30_gpio_config = {
496         .bank_stride = 0x100,
497         .upper_offset = 0x80,
498 };
499
500 static struct of_device_id tegra_gpio_of_match[] __devinitdata = {
501         { .compatible = "nvidia,tegra30-gpio", .data = &tegra30_gpio_config },
502         { .compatible = "nvidia,tegra20-gpio", .data = &tegra20_gpio_config },
503         { },
504 };
505
506 /* This lock class tells lockdep that GPIO irqs are in a different
507  * category than their parents, so it won't report false recursion.
508  */
509 static struct lock_class_key gpio_lock_class;
510
511 static int __devinit tegra_gpio_probe(struct platform_device *pdev)
512 {
513         const struct of_device_id *match;
514         struct tegra_gpio_soc_config *config;
515         int irq_base;
516         struct resource *res;
517         struct tegra_gpio_bank *bank;
518         int gpio;
519         int i;
520         int j;
521
522         match = of_match_device(tegra_gpio_of_match, &pdev->dev);
523         if (match)
524                 config = (struct tegra_gpio_soc_config *)match->data;
525         else
526 #if defined(CONFIG_ARCH_TEGRA_2x_SOC)
527                 config = &tegra20_gpio_config;
528 #else
529                 config = &tegra30_gpio_config;
530 #endif
531
532         tegra_gpio_bank_stride = config->bank_stride;
533         tegra_gpio_upper_offset = config->upper_offset;
534
535         for (;;) {
536                 res = platform_get_resource(pdev, IORESOURCE_IRQ, tegra_gpio_bank_count);
537                 if (!res)
538                         break;
539                 tegra_gpio_bank_count++;
540         }
541         if (!tegra_gpio_bank_count) {
542                 dev_err(&pdev->dev, "Missing IRQ resource\n");
543                 return -ENODEV;
544         }
545
546         tegra_gpio_chip.ngpio = tegra_gpio_bank_count * 32;
547
548         tegra_gpio_banks = devm_kzalloc(&pdev->dev,
549                         tegra_gpio_bank_count * sizeof(*tegra_gpio_banks),
550                         GFP_KERNEL);
551         if (!tegra_gpio_banks) {
552                 dev_err(&pdev->dev, "Couldn't allocate bank structure\n");
553                 return -ENODEV;
554         }
555
556         irq_base = irq_alloc_descs(-1, 0, tegra_gpio_chip.ngpio, 0);
557         if (irq_base < 0) {
558                 dev_err(&pdev->dev, "Couldn't allocate IRQ numbers\n");
559                 return -ENODEV;
560         }
561
562         irq_domain = irq_domain_add_legacy(pdev->dev.of_node,
563                                            tegra_gpio_chip.ngpio, irq_base, 0,
564                                            &irq_domain_simple_ops, NULL);
565
566         for (i = 0; i < tegra_gpio_bank_count; i++) {
567                 res = platform_get_resource(pdev, IORESOURCE_IRQ, i);
568                 if (!res) {
569                         dev_err(&pdev->dev, "Missing IRQ resource\n");
570                         return -ENODEV;
571                 }
572
573                 bank = &tegra_gpio_banks[i];
574                 bank->bank = i;
575                 bank->irq = res->start;
576         }
577
578         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
579         if (!res) {
580                 dev_err(&pdev->dev, "Missing MEM resource\n");
581                 return -ENODEV;
582         }
583
584         regs = devm_request_and_ioremap(&pdev->dev, res);
585         if (!regs) {
586                 dev_err(&pdev->dev, "Couldn't ioremap regs\n");
587                 return -ENODEV;
588         }
589
590         for (i = 0; i < tegra_gpio_bank_count; i++) {
591                 for (j = 0; j < 4; j++) {
592                         int gpio = tegra_gpio_compose(i, j, 0);
593                         tegra_gpio_writel(0x00, GPIO_INT_ENB(gpio));
594                         tegra_gpio_writel(0x00, GPIO_INT_STA(gpio));
595                 }
596         }
597
598 #ifdef CONFIG_OF_GPIO
599         tegra_gpio_chip.of_node = pdev->dev.of_node;
600 #endif
601
602         gpiochip_add(&tegra_gpio_chip);
603
604         for (gpio = 0; gpio < tegra_gpio_chip.ngpio; gpio++) {
605                 int irq = irq_find_mapping(irq_domain, gpio);
606                 /* No validity check; all Tegra GPIOs are valid IRQs */
607
608                 bank = &tegra_gpio_banks[GPIO_BANK(gpio)];
609
610                 irq_set_lockdep_class(irq, &gpio_lock_class);
611                 irq_set_chip_data(irq, bank);
612                 irq_set_chip_and_handler(irq, &tegra_gpio_irq_chip,
613                                          handle_simple_irq);
614                 set_irq_flags(irq, IRQF_VALID);
615         }
616
617         for (i = 0; i < tegra_gpio_bank_count; i++) {
618                 bank = &tegra_gpio_banks[i];
619
620                 for (j = 0; j < 4; j++)
621                         spin_lock_init(&bank->lvl_lock[j]);
622
623                 irq_set_handler_data(bank->irq, bank);
624                 irq_set_chained_handler(bank->irq, tegra_gpio_irq_handler);
625
626         }
627
628         return 0;
629 }
630
631 static struct platform_driver tegra_gpio_driver = {
632         .driver         = {
633                 .name   = "tegra-gpio",
634                 .owner  = THIS_MODULE,
635                 .of_match_table = tegra_gpio_of_match,
636         },
637         .probe          = tegra_gpio_probe,
638 };
639
640 static int __init tegra_gpio_init(void)
641 {
642         return platform_driver_register(&tegra_gpio_driver);
643 }
644 postcore_initcall(tegra_gpio_init);
645
646 void tegra_gpio_config(struct tegra_gpio_table *table, int num)
647 {
648         int i;
649
650         for (i = 0; i < num; i++) {
651                 int gpio = table[i].gpio;
652
653                 if (table[i].enable)
654                         tegra_gpio_enable(gpio);
655                 else
656                         tegra_gpio_disable(gpio);
657         }
658 }
659
660 #ifdef  CONFIG_DEBUG_FS
661
662 #include <linux/debugfs.h>
663 #include <linux/seq_file.h>
664
665 static int dbg_gpio_show(struct seq_file *s, void *unused)
666 {
667         int i;
668         int j;
669
670         seq_printf(s, "Bank:Port CNF OE OUT IN INT_STA INT_ENB INT_LVL\n");
671         for (i = 0; i < tegra_gpio_bank_count; i++) {
672                 for (j = 0; j < 4; j++) {
673                         int gpio = tegra_gpio_compose(i, j, 0);
674                         seq_printf(s,
675                                 "%d:%d %02x %02x %02x %02x %02x %02x %06x\n",
676                                 i, j,
677                                 tegra_gpio_readl(GPIO_CNF(gpio)),
678                                 tegra_gpio_readl(GPIO_OE(gpio)),
679                                 tegra_gpio_readl(GPIO_OUT(gpio)),
680                                 tegra_gpio_readl(GPIO_IN(gpio)),
681                                 tegra_gpio_readl(GPIO_INT_STA(gpio)),
682                                 tegra_gpio_readl(GPIO_INT_ENB(gpio)),
683                                 tegra_gpio_readl(GPIO_INT_LVL(gpio)));
684                 }
685         }
686         return 0;
687 }
688
689 static int dbg_gpio_open(struct inode *inode, struct file *file)
690 {
691         return single_open(file, dbg_gpio_show, &inode->i_private);
692 }
693
694 static const struct file_operations debug_fops = {
695         .open           = dbg_gpio_open,
696         .read           = seq_read,
697         .llseek         = seq_lseek,
698         .release        = single_release,
699 };
700
701 static int __init tegra_gpio_debuginit(void)
702 {
703         (void) debugfs_create_file("tegra_gpio", S_IRUGO,
704                                         NULL, NULL, &debug_fops);
705         return 0;
706 }
707 late_initcall(tegra_gpio_debuginit);
708 #endif