gpio/omap: cleanup _set_gpio_wakeup(), remove ifdefs
[linux-2.6.git] / drivers / gpio / gpio-omap.c
1 /*
2  * Support functions for OMAP GPIO
3  *
4  * Copyright (C) 2003-2005 Nokia Corporation
5  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
6  *
7  * Copyright (C) 2009 Texas Instruments
8  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
9  *
10  * This program is free software; you can redistribute it and/or modify
11  * it under the terms of the GNU General Public License version 2 as
12  * published by the Free Software Foundation.
13  */
14
15 #include <linux/init.h>
16 #include <linux/module.h>
17 #include <linux/interrupt.h>
18 #include <linux/syscore_ops.h>
19 #include <linux/err.h>
20 #include <linux/clk.h>
21 #include <linux/io.h>
22 #include <linux/slab.h>
23 #include <linux/pm_runtime.h>
24
25 #include <mach/hardware.h>
26 #include <asm/irq.h>
27 #include <mach/irqs.h>
28 #include <mach/gpio.h>
29 #include <asm/mach/irq.h>
30
31 struct gpio_bank {
32         unsigned long pbase;
33         void __iomem *base;
34         u16 irq;
35         u16 virtual_irq_start;
36         int method;
37 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
38         u32 suspend_wakeup;
39         u32 saved_wakeup;
40 #endif
41         u32 non_wakeup_gpios;
42         u32 enabled_non_wakeup_gpios;
43
44         u32 saved_datain;
45         u32 saved_fallingdetect;
46         u32 saved_risingdetect;
47         u32 level_mask;
48         u32 toggle_mask;
49         spinlock_t lock;
50         struct gpio_chip chip;
51         struct clk *dbck;
52         u32 mod_usage;
53         u32 dbck_enable_mask;
54         struct device *dev;
55         bool dbck_flag;
56         int stride;
57         u32 width;
58
59         void (*set_dataout)(struct gpio_bank *bank, int gpio, int enable);
60
61         struct omap_gpio_reg_offs *regs;
62 };
63
64 #ifdef CONFIG_ARCH_OMAP3
65 struct omap3_gpio_regs {
66         u32 irqenable1;
67         u32 irqenable2;
68         u32 wake_en;
69         u32 ctrl;
70         u32 oe;
71         u32 leveldetect0;
72         u32 leveldetect1;
73         u32 risingdetect;
74         u32 fallingdetect;
75         u32 dataout;
76 };
77
78 static struct omap3_gpio_regs gpio_context[OMAP34XX_NR_GPIOS];
79 #endif
80
81 /*
82  * TODO: Cleanup gpio_bank usage as it is having information
83  * related to all instances of the device
84  */
85 static struct gpio_bank *gpio_bank;
86
87 /* TODO: Analyze removing gpio_bank_count usage from driver code */
88 int gpio_bank_count;
89
90 #define GPIO_INDEX(bank, gpio) (gpio % bank->width)
91 #define GPIO_BIT(bank, gpio) (1 << GPIO_INDEX(bank, gpio))
92
93 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
94 {
95         void __iomem *reg = bank->base;
96         u32 l;
97
98         reg += bank->regs->direction;
99         l = __raw_readl(reg);
100         if (is_input)
101                 l |= 1 << gpio;
102         else
103                 l &= ~(1 << gpio);
104         __raw_writel(l, reg);
105 }
106
107
108 /* set data out value using dedicate set/clear register */
109 static void _set_gpio_dataout_reg(struct gpio_bank *bank, int gpio, int enable)
110 {
111         void __iomem *reg = bank->base;
112         u32 l = GPIO_BIT(bank, gpio);
113
114         if (enable)
115                 reg += bank->regs->set_dataout;
116         else
117                 reg += bank->regs->clr_dataout;
118
119         __raw_writel(l, reg);
120 }
121
122 /* set data out value using mask register */
123 static void _set_gpio_dataout_mask(struct gpio_bank *bank, int gpio, int enable)
124 {
125         void __iomem *reg = bank->base + bank->regs->dataout;
126         u32 gpio_bit = GPIO_BIT(bank, gpio);
127         u32 l;
128
129         l = __raw_readl(reg);
130         if (enable)
131                 l |= gpio_bit;
132         else
133                 l &= ~gpio_bit;
134         __raw_writel(l, reg);
135 }
136
137 static int _get_gpio_datain(struct gpio_bank *bank, int gpio)
138 {
139         void __iomem *reg = bank->base + bank->regs->datain;
140
141         return (__raw_readl(reg) & GPIO_BIT(bank, gpio)) != 0;
142 }
143
144 static int _get_gpio_dataout(struct gpio_bank *bank, int gpio)
145 {
146         void __iomem *reg = bank->base + bank->regs->dataout;
147
148         return (__raw_readl(reg) & GPIO_BIT(bank, gpio)) != 0;
149 }
150
151 #define MOD_REG_BIT(reg, bit_mask, set) \
152 do {    \
153         int l = __raw_readl(base + reg); \
154         if (set) l |= bit_mask; \
155         else l &= ~bit_mask; \
156         __raw_writel(l, base + reg); \
157 } while(0)
158
159 /**
160  * _set_gpio_debounce - low level gpio debounce time
161  * @bank: the gpio bank we're acting upon
162  * @gpio: the gpio number on this @gpio
163  * @debounce: debounce time to use
164  *
165  * OMAP's debounce time is in 31us steps so we need
166  * to convert and round up to the closest unit.
167  */
168 static void _set_gpio_debounce(struct gpio_bank *bank, unsigned gpio,
169                 unsigned debounce)
170 {
171         void __iomem            *reg = bank->base;
172         u32                     val;
173         u32                     l;
174
175         if (!bank->dbck_flag)
176                 return;
177
178         if (debounce < 32)
179                 debounce = 0x01;
180         else if (debounce > 7936)
181                 debounce = 0xff;
182         else
183                 debounce = (debounce / 0x1f) - 1;
184
185         l = GPIO_BIT(bank, gpio);
186
187         if (bank->method == METHOD_GPIO_44XX)
188                 reg += OMAP4_GPIO_DEBOUNCINGTIME;
189         else
190                 reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
191
192         __raw_writel(debounce, reg);
193
194         reg = bank->base;
195         if (bank->method == METHOD_GPIO_44XX)
196                 reg += OMAP4_GPIO_DEBOUNCENABLE;
197         else
198                 reg += OMAP24XX_GPIO_DEBOUNCE_EN;
199
200         val = __raw_readl(reg);
201
202         if (debounce) {
203                 val |= l;
204                 clk_enable(bank->dbck);
205         } else {
206                 val &= ~l;
207                 clk_disable(bank->dbck);
208         }
209         bank->dbck_enable_mask = val;
210
211         __raw_writel(val, reg);
212 }
213
214 #ifdef CONFIG_ARCH_OMAP2PLUS
215 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
216                                                 int trigger)
217 {
218         void __iomem *base = bank->base;
219         u32 gpio_bit = 1 << gpio;
220
221         if (cpu_is_omap44xx()) {
222                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT0, gpio_bit,
223                         trigger & IRQ_TYPE_LEVEL_LOW);
224                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT1, gpio_bit,
225                         trigger & IRQ_TYPE_LEVEL_HIGH);
226                 MOD_REG_BIT(OMAP4_GPIO_RISINGDETECT, gpio_bit,
227                         trigger & IRQ_TYPE_EDGE_RISING);
228                 MOD_REG_BIT(OMAP4_GPIO_FALLINGDETECT, gpio_bit,
229                         trigger & IRQ_TYPE_EDGE_FALLING);
230         } else {
231                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
232                         trigger & IRQ_TYPE_LEVEL_LOW);
233                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
234                         trigger & IRQ_TYPE_LEVEL_HIGH);
235                 MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
236                         trigger & IRQ_TYPE_EDGE_RISING);
237                 MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
238                         trigger & IRQ_TYPE_EDGE_FALLING);
239         }
240         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
241                 if (cpu_is_omap44xx()) {
242                         MOD_REG_BIT(OMAP4_GPIO_IRQWAKEN0, gpio_bit,
243                                 trigger != 0);
244                 } else {
245                         /*
246                          * GPIO wakeup request can only be generated on edge
247                          * transitions
248                          */
249                         if (trigger & IRQ_TYPE_EDGE_BOTH)
250                                 __raw_writel(1 << gpio, bank->base
251                                         + OMAP24XX_GPIO_SETWKUENA);
252                         else
253                                 __raw_writel(1 << gpio, bank->base
254                                         + OMAP24XX_GPIO_CLEARWKUENA);
255                 }
256         }
257         /* This part needs to be executed always for OMAP34xx */
258         if (cpu_is_omap34xx() || (bank->non_wakeup_gpios & gpio_bit)) {
259                 /*
260                  * Log the edge gpio and manually trigger the IRQ
261                  * after resume if the input level changes
262                  * to avoid irq lost during PER RET/OFF mode
263                  * Applies for omap2 non-wakeup gpio and all omap3 gpios
264                  */
265                 if (trigger & IRQ_TYPE_EDGE_BOTH)
266                         bank->enabled_non_wakeup_gpios |= gpio_bit;
267                 else
268                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
269         }
270
271         if (cpu_is_omap44xx()) {
272                 bank->level_mask =
273                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT0) |
274                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT1);
275         } else {
276                 bank->level_mask =
277                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
278                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
279         }
280 }
281 #endif
282
283 #ifdef CONFIG_ARCH_OMAP1
284 /*
285  * This only applies to chips that can't do both rising and falling edge
286  * detection at once.  For all other chips, this function is a noop.
287  */
288 static void _toggle_gpio_edge_triggering(struct gpio_bank *bank, int gpio)
289 {
290         void __iomem *reg = bank->base;
291         u32 l = 0;
292
293         switch (bank->method) {
294         case METHOD_MPUIO:
295                 reg += OMAP_MPUIO_GPIO_INT_EDGE / bank->stride;
296                 break;
297 #ifdef CONFIG_ARCH_OMAP15XX
298         case METHOD_GPIO_1510:
299                 reg += OMAP1510_GPIO_INT_CONTROL;
300                 break;
301 #endif
302 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
303         case METHOD_GPIO_7XX:
304                 reg += OMAP7XX_GPIO_INT_CONTROL;
305                 break;
306 #endif
307         default:
308                 return;
309         }
310
311         l = __raw_readl(reg);
312         if ((l >> gpio) & 1)
313                 l &= ~(1 << gpio);
314         else
315                 l |= 1 << gpio;
316
317         __raw_writel(l, reg);
318 }
319 #endif
320
321 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
322 {
323         void __iomem *reg = bank->base;
324         u32 l = 0;
325
326         switch (bank->method) {
327 #ifdef CONFIG_ARCH_OMAP1
328         case METHOD_MPUIO:
329                 reg += OMAP_MPUIO_GPIO_INT_EDGE / bank->stride;
330                 l = __raw_readl(reg);
331                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
332                         bank->toggle_mask |= 1 << gpio;
333                 if (trigger & IRQ_TYPE_EDGE_RISING)
334                         l |= 1 << gpio;
335                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
336                         l &= ~(1 << gpio);
337                 else
338                         goto bad;
339                 break;
340 #endif
341 #ifdef CONFIG_ARCH_OMAP15XX
342         case METHOD_GPIO_1510:
343                 reg += OMAP1510_GPIO_INT_CONTROL;
344                 l = __raw_readl(reg);
345                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
346                         bank->toggle_mask |= 1 << gpio;
347                 if (trigger & IRQ_TYPE_EDGE_RISING)
348                         l |= 1 << gpio;
349                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
350                         l &= ~(1 << gpio);
351                 else
352                         goto bad;
353                 break;
354 #endif
355 #ifdef CONFIG_ARCH_OMAP16XX
356         case METHOD_GPIO_1610:
357                 if (gpio & 0x08)
358                         reg += OMAP1610_GPIO_EDGE_CTRL2;
359                 else
360                         reg += OMAP1610_GPIO_EDGE_CTRL1;
361                 gpio &= 0x07;
362                 l = __raw_readl(reg);
363                 l &= ~(3 << (gpio << 1));
364                 if (trigger & IRQ_TYPE_EDGE_RISING)
365                         l |= 2 << (gpio << 1);
366                 if (trigger & IRQ_TYPE_EDGE_FALLING)
367                         l |= 1 << (gpio << 1);
368                 if (trigger)
369                         /* Enable wake-up during idle for dynamic tick */
370                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
371                 else
372                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
373                 break;
374 #endif
375 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
376         case METHOD_GPIO_7XX:
377                 reg += OMAP7XX_GPIO_INT_CONTROL;
378                 l = __raw_readl(reg);
379                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
380                         bank->toggle_mask |= 1 << gpio;
381                 if (trigger & IRQ_TYPE_EDGE_RISING)
382                         l |= 1 << gpio;
383                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
384                         l &= ~(1 << gpio);
385                 else
386                         goto bad;
387                 break;
388 #endif
389 #ifdef CONFIG_ARCH_OMAP2PLUS
390         case METHOD_GPIO_24XX:
391         case METHOD_GPIO_44XX:
392                 set_24xx_gpio_triggering(bank, gpio, trigger);
393                 return 0;
394 #endif
395         default:
396                 goto bad;
397         }
398         __raw_writel(l, reg);
399         return 0;
400 bad:
401         return -EINVAL;
402 }
403
404 static int gpio_irq_type(struct irq_data *d, unsigned type)
405 {
406         struct gpio_bank *bank;
407         unsigned gpio;
408         int retval;
409         unsigned long flags;
410
411         if (!cpu_class_is_omap2() && d->irq > IH_MPUIO_BASE)
412                 gpio = OMAP_MPUIO(d->irq - IH_MPUIO_BASE);
413         else
414                 gpio = d->irq - IH_GPIO_BASE;
415
416         if (type & ~IRQ_TYPE_SENSE_MASK)
417                 return -EINVAL;
418
419         /* OMAP1 allows only only edge triggering */
420         if (!cpu_class_is_omap2()
421                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
422                 return -EINVAL;
423
424         bank = irq_data_get_irq_chip_data(d);
425         spin_lock_irqsave(&bank->lock, flags);
426         retval = _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), type);
427         spin_unlock_irqrestore(&bank->lock, flags);
428
429         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
430                 __irq_set_handler_locked(d->irq, handle_level_irq);
431         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
432                 __irq_set_handler_locked(d->irq, handle_edge_irq);
433
434         return retval;
435 }
436
437 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
438 {
439         void __iomem *reg = bank->base;
440
441         reg += bank->regs->irqstatus;
442         __raw_writel(gpio_mask, reg);
443
444         /* Workaround for clearing DSP GPIO interrupts to allow retention */
445         if (bank->regs->irqstatus2) {
446                 reg = bank->base + bank->regs->irqstatus2;
447                 __raw_writel(gpio_mask, reg);
448         }
449
450         /* Flush posted write for the irq status to avoid spurious interrupts */
451         __raw_readl(reg);
452 }
453
454 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
455 {
456         _clear_gpio_irqbank(bank, GPIO_BIT(bank, gpio));
457 }
458
459 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
460 {
461         void __iomem *reg = bank->base;
462         u32 l;
463         u32 mask = (1 << bank->width) - 1;
464
465         reg += bank->regs->irqenable;
466         l = __raw_readl(reg);
467         if (bank->regs->irqenable_inv)
468                 l = ~l;
469         l &= mask;
470         return l;
471 }
472
473 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
474 {
475         void __iomem *reg = bank->base;
476         u32 l;
477
478         if (bank->regs->set_irqenable) {
479                 reg += bank->regs->set_irqenable;
480                 l = gpio_mask;
481         } else {
482                 reg += bank->regs->irqenable;
483                 l = __raw_readl(reg);
484                 if (bank->regs->irqenable_inv)
485                         l &= ~gpio_mask;
486                 else
487                         l |= gpio_mask;
488         }
489
490         __raw_writel(l, reg);
491 }
492
493 static void _disable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
494 {
495         void __iomem *reg = bank->base;
496         u32 l;
497
498         if (bank->regs->clr_irqenable) {
499                 reg += bank->regs->clr_irqenable;
500                 l = gpio_mask;
501         } else {
502                 reg += bank->regs->irqenable;
503                 l = __raw_readl(reg);
504                 if (bank->regs->irqenable_inv)
505                         l |= gpio_mask;
506                 else
507                         l &= ~gpio_mask;
508         }
509
510         __raw_writel(l, reg);
511 }
512
513 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
514 {
515         _enable_gpio_irqbank(bank, GPIO_BIT(bank, gpio));
516 }
517
518 /*
519  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
520  * 1510 does not seem to have a wake-up register. If JTAG is connected
521  * to the target, system will wake up always on GPIO events. While
522  * system is running all registered GPIO interrupts need to have wake-up
523  * enabled. When system is suspended, only selected GPIO interrupts need
524  * to have wake-up enabled.
525  */
526 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
527 {
528         u32 gpio_bit = GPIO_BIT(bank, gpio);
529         unsigned long flags;
530
531         if (bank->non_wakeup_gpios & gpio_bit) {
532                 dev_err(bank->dev, 
533                         "Unable to modify wakeup on non-wakeup GPIO%d\n", gpio);
534                 return -EINVAL;
535         }
536
537         spin_lock_irqsave(&bank->lock, flags);
538         if (enable)
539                 bank->suspend_wakeup |= gpio_bit;
540         else
541                 bank->suspend_wakeup &= ~gpio_bit;
542
543         spin_unlock_irqrestore(&bank->lock, flags);
544
545         return 0;
546 }
547
548 static void _reset_gpio(struct gpio_bank *bank, int gpio)
549 {
550         _set_gpio_direction(bank, GPIO_INDEX(bank, gpio), 1);
551         _set_gpio_irqenable(bank, gpio, 0);
552         _clear_gpio_irqstatus(bank, gpio);
553         _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), IRQ_TYPE_NONE);
554 }
555
556 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
557 static int gpio_wake_enable(struct irq_data *d, unsigned int enable)
558 {
559         unsigned int gpio = d->irq - IH_GPIO_BASE;
560         struct gpio_bank *bank;
561         int retval;
562
563         bank = irq_data_get_irq_chip_data(d);
564         retval = _set_gpio_wakeup(bank, gpio, enable);
565
566         return retval;
567 }
568
569 static int omap_gpio_request(struct gpio_chip *chip, unsigned offset)
570 {
571         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
572         unsigned long flags;
573
574         spin_lock_irqsave(&bank->lock, flags);
575
576         /* Set trigger to none. You need to enable the desired trigger with
577          * request_irq() or set_irq_type().
578          */
579         _set_gpio_triggering(bank, offset, IRQ_TYPE_NONE);
580
581 #ifdef CONFIG_ARCH_OMAP15XX
582         if (bank->method == METHOD_GPIO_1510) {
583                 void __iomem *reg;
584
585                 /* Claim the pin for MPU */
586                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
587                 __raw_writel(__raw_readl(reg) | (1 << offset), reg);
588         }
589 #endif
590         if (!cpu_class_is_omap1()) {
591                 if (!bank->mod_usage) {
592                         void __iomem *reg = bank->base;
593                         u32 ctrl;
594
595                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
596                                 reg += OMAP24XX_GPIO_CTRL;
597                         else if (cpu_is_omap44xx())
598                                 reg += OMAP4_GPIO_CTRL;
599                         ctrl = __raw_readl(reg);
600                         /* Module is enabled, clocks are not gated */
601                         ctrl &= 0xFFFFFFFE;
602                         __raw_writel(ctrl, reg);
603                 }
604                 bank->mod_usage |= 1 << offset;
605         }
606         spin_unlock_irqrestore(&bank->lock, flags);
607
608         return 0;
609 }
610
611 static void omap_gpio_free(struct gpio_chip *chip, unsigned offset)
612 {
613         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
614         unsigned long flags;
615
616         spin_lock_irqsave(&bank->lock, flags);
617 #ifdef CONFIG_ARCH_OMAP16XX
618         if (bank->method == METHOD_GPIO_1610) {
619                 /* Disable wake-up during idle for dynamic tick */
620                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
621                 __raw_writel(1 << offset, reg);
622         }
623 #endif
624 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
625         if (bank->method == METHOD_GPIO_24XX) {
626                 /* Disable wake-up during idle for dynamic tick */
627                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
628                 __raw_writel(1 << offset, reg);
629         }
630 #endif
631 #ifdef CONFIG_ARCH_OMAP4
632         if (bank->method == METHOD_GPIO_44XX) {
633                 /* Disable wake-up during idle for dynamic tick */
634                 void __iomem *reg = bank->base + OMAP4_GPIO_IRQWAKEN0;
635                 __raw_writel(1 << offset, reg);
636         }
637 #endif
638         if (!cpu_class_is_omap1()) {
639                 bank->mod_usage &= ~(1 << offset);
640                 if (!bank->mod_usage) {
641                         void __iomem *reg = bank->base;
642                         u32 ctrl;
643
644                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
645                                 reg += OMAP24XX_GPIO_CTRL;
646                         else if (cpu_is_omap44xx())
647                                 reg += OMAP4_GPIO_CTRL;
648                         ctrl = __raw_readl(reg);
649                         /* Module is disabled, clocks are gated */
650                         ctrl |= 1;
651                         __raw_writel(ctrl, reg);
652                 }
653         }
654         _reset_gpio(bank, bank->chip.base + offset);
655         spin_unlock_irqrestore(&bank->lock, flags);
656 }
657
658 /*
659  * We need to unmask the GPIO bank interrupt as soon as possible to
660  * avoid missing GPIO interrupts for other lines in the bank.
661  * Then we need to mask-read-clear-unmask the triggered GPIO lines
662  * in the bank to avoid missing nested interrupts for a GPIO line.
663  * If we wait to unmask individual GPIO lines in the bank after the
664  * line's interrupt handler has been run, we may miss some nested
665  * interrupts.
666  */
667 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
668 {
669         void __iomem *isr_reg = NULL;
670         u32 isr;
671         unsigned int gpio_irq, gpio_index;
672         struct gpio_bank *bank;
673         u32 retrigger = 0;
674         int unmasked = 0;
675         struct irq_chip *chip = irq_desc_get_chip(desc);
676
677         chained_irq_enter(chip, desc);
678
679         bank = irq_get_handler_data(irq);
680         isr_reg = bank->base + bank->regs->irqstatus;
681
682         if (WARN_ON(!isr_reg))
683                 goto exit;
684
685         while(1) {
686                 u32 isr_saved, level_mask = 0;
687                 u32 enabled;
688
689                 enabled = _get_gpio_irqbank_mask(bank);
690                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
691
692                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
693                         isr &= 0x0000ffff;
694
695                 if (cpu_class_is_omap2()) {
696                         level_mask = bank->level_mask & enabled;
697                 }
698
699                 /* clear edge sensitive interrupts before handler(s) are
700                 called so that we don't miss any interrupt occurred while
701                 executing them */
702                 _disable_gpio_irqbank(bank, isr_saved & ~level_mask);
703                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
704                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask);
705
706                 /* if there is only edge sensitive GPIO pin interrupts
707                 configured, we could unmask GPIO bank interrupt immediately */
708                 if (!level_mask && !unmasked) {
709                         unmasked = 1;
710                         chained_irq_exit(chip, desc);
711                 }
712
713                 isr |= retrigger;
714                 retrigger = 0;
715                 if (!isr)
716                         break;
717
718                 gpio_irq = bank->virtual_irq_start;
719                 for (; isr != 0; isr >>= 1, gpio_irq++) {
720                         gpio_index = GPIO_INDEX(bank, irq_to_gpio(gpio_irq));
721
722                         if (!(isr & 1))
723                                 continue;
724
725 #ifdef CONFIG_ARCH_OMAP1
726                         /*
727                          * Some chips can't respond to both rising and falling
728                          * at the same time.  If this irq was requested with
729                          * both flags, we need to flip the ICR data for the IRQ
730                          * to respond to the IRQ for the opposite direction.
731                          * This will be indicated in the bank toggle_mask.
732                          */
733                         if (bank->toggle_mask & (1 << gpio_index))
734                                 _toggle_gpio_edge_triggering(bank, gpio_index);
735 #endif
736
737                         generic_handle_irq(gpio_irq);
738                 }
739         }
740         /* if bank has any level sensitive GPIO pin interrupt
741         configured, we must unmask the bank interrupt only after
742         handler(s) are executed in order to avoid spurious bank
743         interrupt */
744 exit:
745         if (!unmasked)
746                 chained_irq_exit(chip, desc);
747 }
748
749 static void gpio_irq_shutdown(struct irq_data *d)
750 {
751         unsigned int gpio = d->irq - IH_GPIO_BASE;
752         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
753         unsigned long flags;
754
755         spin_lock_irqsave(&bank->lock, flags);
756         _reset_gpio(bank, gpio);
757         spin_unlock_irqrestore(&bank->lock, flags);
758 }
759
760 static void gpio_ack_irq(struct irq_data *d)
761 {
762         unsigned int gpio = d->irq - IH_GPIO_BASE;
763         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
764
765         _clear_gpio_irqstatus(bank, gpio);
766 }
767
768 static void gpio_mask_irq(struct irq_data *d)
769 {
770         unsigned int gpio = d->irq - IH_GPIO_BASE;
771         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
772         unsigned long flags;
773
774         spin_lock_irqsave(&bank->lock, flags);
775         _set_gpio_irqenable(bank, gpio, 0);
776         _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), IRQ_TYPE_NONE);
777         spin_unlock_irqrestore(&bank->lock, flags);
778 }
779
780 static void gpio_unmask_irq(struct irq_data *d)
781 {
782         unsigned int gpio = d->irq - IH_GPIO_BASE;
783         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
784         unsigned int irq_mask = GPIO_BIT(bank, gpio);
785         u32 trigger = irqd_get_trigger_type(d);
786         unsigned long flags;
787
788         spin_lock_irqsave(&bank->lock, flags);
789         if (trigger)
790                 _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), trigger);
791
792         /* For level-triggered GPIOs, the clearing must be done after
793          * the HW source is cleared, thus after the handler has run */
794         if (bank->level_mask & irq_mask) {
795                 _set_gpio_irqenable(bank, gpio, 0);
796                 _clear_gpio_irqstatus(bank, gpio);
797         }
798
799         _set_gpio_irqenable(bank, gpio, 1);
800         spin_unlock_irqrestore(&bank->lock, flags);
801 }
802
803 static struct irq_chip gpio_irq_chip = {
804         .name           = "GPIO",
805         .irq_shutdown   = gpio_irq_shutdown,
806         .irq_ack        = gpio_ack_irq,
807         .irq_mask       = gpio_mask_irq,
808         .irq_unmask     = gpio_unmask_irq,
809         .irq_set_type   = gpio_irq_type,
810         .irq_set_wake   = gpio_wake_enable,
811 };
812
813 /*---------------------------------------------------------------------*/
814
815 #ifdef CONFIG_ARCH_OMAP1
816
817 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
818
819 #ifdef CONFIG_ARCH_OMAP16XX
820
821 #include <linux/platform_device.h>
822
823 static int omap_mpuio_suspend_noirq(struct device *dev)
824 {
825         struct platform_device *pdev = to_platform_device(dev);
826         struct gpio_bank        *bank = platform_get_drvdata(pdev);
827         void __iomem            *mask_reg = bank->base +
828                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
829         unsigned long           flags;
830
831         spin_lock_irqsave(&bank->lock, flags);
832         bank->saved_wakeup = __raw_readl(mask_reg);
833         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
834         spin_unlock_irqrestore(&bank->lock, flags);
835
836         return 0;
837 }
838
839 static int omap_mpuio_resume_noirq(struct device *dev)
840 {
841         struct platform_device *pdev = to_platform_device(dev);
842         struct gpio_bank        *bank = platform_get_drvdata(pdev);
843         void __iomem            *mask_reg = bank->base +
844                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
845         unsigned long           flags;
846
847         spin_lock_irqsave(&bank->lock, flags);
848         __raw_writel(bank->saved_wakeup, mask_reg);
849         spin_unlock_irqrestore(&bank->lock, flags);
850
851         return 0;
852 }
853
854 static const struct dev_pm_ops omap_mpuio_dev_pm_ops = {
855         .suspend_noirq = omap_mpuio_suspend_noirq,
856         .resume_noirq = omap_mpuio_resume_noirq,
857 };
858
859 /* use platform_driver for this. */
860 static struct platform_driver omap_mpuio_driver = {
861         .driver         = {
862                 .name   = "mpuio",
863                 .pm     = &omap_mpuio_dev_pm_ops,
864         },
865 };
866
867 static struct platform_device omap_mpuio_device = {
868         .name           = "mpuio",
869         .id             = -1,
870         .dev = {
871                 .driver = &omap_mpuio_driver.driver,
872         }
873         /* could list the /proc/iomem resources */
874 };
875
876 static inline void mpuio_init(void)
877 {
878         struct gpio_bank *bank = &gpio_bank[0];
879         platform_set_drvdata(&omap_mpuio_device, bank);
880
881         if (platform_driver_register(&omap_mpuio_driver) == 0)
882                 (void) platform_device_register(&omap_mpuio_device);
883 }
884
885 #else
886 static inline void mpuio_init(void) {}
887 #endif  /* 16xx */
888
889 #else
890
891 #define bank_is_mpuio(bank)     0
892 static inline void mpuio_init(void) {}
893
894 #endif
895
896 /*---------------------------------------------------------------------*/
897
898 /* REVISIT these are stupid implementations!  replace by ones that
899  * don't switch on METHOD_* and which mostly avoid spinlocks
900  */
901
902 static int gpio_input(struct gpio_chip *chip, unsigned offset)
903 {
904         struct gpio_bank *bank;
905         unsigned long flags;
906
907         bank = container_of(chip, struct gpio_bank, chip);
908         spin_lock_irqsave(&bank->lock, flags);
909         _set_gpio_direction(bank, offset, 1);
910         spin_unlock_irqrestore(&bank->lock, flags);
911         return 0;
912 }
913
914 static int gpio_is_input(struct gpio_bank *bank, int mask)
915 {
916         void __iomem *reg = bank->base + bank->regs->direction;
917
918         return __raw_readl(reg) & mask;
919 }
920
921 static int gpio_get(struct gpio_chip *chip, unsigned offset)
922 {
923         struct gpio_bank *bank;
924         void __iomem *reg;
925         int gpio;
926         u32 mask;
927
928         gpio = chip->base + offset;
929         bank = container_of(chip, struct gpio_bank, chip);
930         reg = bank->base;
931         mask = GPIO_BIT(bank, gpio);
932
933         if (gpio_is_input(bank, mask))
934                 return _get_gpio_datain(bank, gpio);
935         else
936                 return _get_gpio_dataout(bank, gpio);
937 }
938
939 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
940 {
941         struct gpio_bank *bank;
942         unsigned long flags;
943
944         bank = container_of(chip, struct gpio_bank, chip);
945         spin_lock_irqsave(&bank->lock, flags);
946         bank->set_dataout(bank, offset, value);
947         _set_gpio_direction(bank, offset, 0);
948         spin_unlock_irqrestore(&bank->lock, flags);
949         return 0;
950 }
951
952 static int gpio_debounce(struct gpio_chip *chip, unsigned offset,
953                 unsigned debounce)
954 {
955         struct gpio_bank *bank;
956         unsigned long flags;
957
958         bank = container_of(chip, struct gpio_bank, chip);
959
960         if (!bank->dbck) {
961                 bank->dbck = clk_get(bank->dev, "dbclk");
962                 if (IS_ERR(bank->dbck))
963                         dev_err(bank->dev, "Could not get gpio dbck\n");
964         }
965
966         spin_lock_irqsave(&bank->lock, flags);
967         _set_gpio_debounce(bank, offset, debounce);
968         spin_unlock_irqrestore(&bank->lock, flags);
969
970         return 0;
971 }
972
973 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
974 {
975         struct gpio_bank *bank;
976         unsigned long flags;
977
978         bank = container_of(chip, struct gpio_bank, chip);
979         spin_lock_irqsave(&bank->lock, flags);
980         bank->set_dataout(bank, offset, value);
981         spin_unlock_irqrestore(&bank->lock, flags);
982 }
983
984 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
985 {
986         struct gpio_bank *bank;
987
988         bank = container_of(chip, struct gpio_bank, chip);
989         return bank->virtual_irq_start + offset;
990 }
991
992 /*---------------------------------------------------------------------*/
993
994 static void __init omap_gpio_show_rev(struct gpio_bank *bank)
995 {
996         u32 rev;
997
998         if (cpu_is_omap16xx() && !(bank->method != METHOD_MPUIO))
999                 rev = __raw_readw(bank->base + OMAP1610_GPIO_REVISION);
1000         else if (cpu_is_omap24xx() || cpu_is_omap34xx())
1001                 rev = __raw_readl(bank->base + OMAP24XX_GPIO_REVISION);
1002         else if (cpu_is_omap44xx())
1003                 rev = __raw_readl(bank->base + OMAP4_GPIO_REVISION);
1004         else
1005                 return;
1006
1007         printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1008                 (rev >> 4) & 0x0f, rev & 0x0f);
1009 }
1010
1011 /* This lock class tells lockdep that GPIO irqs are in a different
1012  * category than their parents, so it won't report false recursion.
1013  */
1014 static struct lock_class_key gpio_lock_class;
1015
1016 static inline int init_gpio_info(struct platform_device *pdev)
1017 {
1018         /* TODO: Analyze removing gpio_bank_count usage from driver code */
1019         gpio_bank = kzalloc(gpio_bank_count * sizeof(struct gpio_bank),
1020                                 GFP_KERNEL);
1021         if (!gpio_bank) {
1022                 dev_err(&pdev->dev, "Memory alloc failed for gpio_bank\n");
1023                 return -ENOMEM;
1024         }
1025         return 0;
1026 }
1027
1028 /* TODO: Cleanup cpu_is_* checks */
1029 static void omap_gpio_mod_init(struct gpio_bank *bank, int id)
1030 {
1031         if (cpu_class_is_omap2()) {
1032                 if (cpu_is_omap44xx()) {
1033                         __raw_writel(0xffffffff, bank->base +
1034                                         OMAP4_GPIO_IRQSTATUSCLR0);
1035                         __raw_writel(0x00000000, bank->base +
1036                                          OMAP4_GPIO_DEBOUNCENABLE);
1037                         /* Initialize interface clk ungated, module enabled */
1038                         __raw_writel(0, bank->base + OMAP4_GPIO_CTRL);
1039                 } else if (cpu_is_omap34xx()) {
1040                         __raw_writel(0x00000000, bank->base +
1041                                         OMAP24XX_GPIO_IRQENABLE1);
1042                         __raw_writel(0xffffffff, bank->base +
1043                                         OMAP24XX_GPIO_IRQSTATUS1);
1044                         __raw_writel(0x00000000, bank->base +
1045                                         OMAP24XX_GPIO_DEBOUNCE_EN);
1046
1047                         /* Initialize interface clk ungated, module enabled */
1048                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1049                 } else if (cpu_is_omap24xx()) {
1050                         static const u32 non_wakeup_gpios[] = {
1051                                 0xe203ffc0, 0x08700040
1052                         };
1053                         if (id < ARRAY_SIZE(non_wakeup_gpios))
1054                                 bank->non_wakeup_gpios = non_wakeup_gpios[id];
1055                 }
1056         } else if (cpu_class_is_omap1()) {
1057                 if (bank_is_mpuio(bank))
1058                         __raw_writew(0xffff, bank->base +
1059                                 OMAP_MPUIO_GPIO_MASKIT / bank->stride);
1060                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1061                         __raw_writew(0xffff, bank->base
1062                                                 + OMAP1510_GPIO_INT_MASK);
1063                         __raw_writew(0x0000, bank->base
1064                                                 + OMAP1510_GPIO_INT_STATUS);
1065                 }
1066                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1067                         __raw_writew(0x0000, bank->base
1068                                                 + OMAP1610_GPIO_IRQENABLE1);
1069                         __raw_writew(0xffff, bank->base
1070                                                 + OMAP1610_GPIO_IRQSTATUS1);
1071                         __raw_writew(0x0014, bank->base
1072                                                 + OMAP1610_GPIO_SYSCONFIG);
1073
1074                         /*
1075                          * Enable system clock for GPIO module.
1076                          * The CAM_CLK_CTRL *is* really the right place.
1077                          */
1078                         omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04,
1079                                                 ULPD_CAM_CLK_CTRL);
1080                 }
1081                 if (cpu_is_omap7xx() && bank->method == METHOD_GPIO_7XX) {
1082                         __raw_writel(0xffffffff, bank->base
1083                                                 + OMAP7XX_GPIO_INT_MASK);
1084                         __raw_writel(0x00000000, bank->base
1085                                                 + OMAP7XX_GPIO_INT_STATUS);
1086                 }
1087         }
1088 }
1089
1090 static __init void
1091 omap_mpuio_alloc_gc(struct gpio_bank *bank, unsigned int irq_start,
1092                     unsigned int num)
1093 {
1094         struct irq_chip_generic *gc;
1095         struct irq_chip_type *ct;
1096
1097         gc = irq_alloc_generic_chip("MPUIO", 1, irq_start, bank->base,
1098                                     handle_simple_irq);
1099         ct = gc->chip_types;
1100
1101         /* NOTE: No ack required, reading IRQ status clears it. */
1102         ct->chip.irq_mask = irq_gc_mask_set_bit;
1103         ct->chip.irq_unmask = irq_gc_mask_clr_bit;
1104         ct->chip.irq_set_type = gpio_irq_type;
1105         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1106         if (cpu_is_omap16xx())
1107                 ct->chip.irq_set_wake = gpio_wake_enable,
1108
1109         ct->regs.mask = OMAP_MPUIO_GPIO_INT / bank->stride;
1110         irq_setup_generic_chip(gc, IRQ_MSK(num), IRQ_GC_INIT_MASK_CACHE,
1111                                IRQ_NOREQUEST | IRQ_NOPROBE, 0);
1112 }
1113
1114 static void __devinit omap_gpio_chip_init(struct gpio_bank *bank)
1115 {
1116         int j;
1117         static int gpio;
1118
1119         bank->mod_usage = 0;
1120         /*
1121          * REVISIT eventually switch from OMAP-specific gpio structs
1122          * over to the generic ones
1123          */
1124         bank->chip.request = omap_gpio_request;
1125         bank->chip.free = omap_gpio_free;
1126         bank->chip.direction_input = gpio_input;
1127         bank->chip.get = gpio_get;
1128         bank->chip.direction_output = gpio_output;
1129         bank->chip.set_debounce = gpio_debounce;
1130         bank->chip.set = gpio_set;
1131         bank->chip.to_irq = gpio_2irq;
1132         if (bank_is_mpuio(bank)) {
1133                 bank->chip.label = "mpuio";
1134 #ifdef CONFIG_ARCH_OMAP16XX
1135                 bank->chip.dev = &omap_mpuio_device.dev;
1136 #endif
1137                 bank->chip.base = OMAP_MPUIO(0);
1138         } else {
1139                 bank->chip.label = "gpio";
1140                 bank->chip.base = gpio;
1141                 gpio += bank->width;
1142         }
1143         bank->chip.ngpio = bank->width;
1144
1145         gpiochip_add(&bank->chip);
1146
1147         for (j = bank->virtual_irq_start;
1148                      j < bank->virtual_irq_start + bank->width; j++) {
1149                 irq_set_lockdep_class(j, &gpio_lock_class);
1150                 irq_set_chip_data(j, bank);
1151                 if (bank_is_mpuio(bank)) {
1152                         omap_mpuio_alloc_gc(bank, j, bank->width);
1153                 } else {
1154                         irq_set_chip(j, &gpio_irq_chip);
1155                         irq_set_handler(j, handle_simple_irq);
1156                         set_irq_flags(j, IRQF_VALID);
1157                 }
1158         }
1159         irq_set_chained_handler(bank->irq, gpio_irq_handler);
1160         irq_set_handler_data(bank->irq, bank);
1161 }
1162
1163 static int __devinit omap_gpio_probe(struct platform_device *pdev)
1164 {
1165         static int gpio_init_done;
1166         struct omap_gpio_platform_data *pdata;
1167         struct resource *res;
1168         int id;
1169         struct gpio_bank *bank;
1170
1171         if (!pdev->dev.platform_data)
1172                 return -EINVAL;
1173
1174         pdata = pdev->dev.platform_data;
1175
1176         if (!gpio_init_done) {
1177                 int ret;
1178
1179                 ret = init_gpio_info(pdev);
1180                 if (ret)
1181                         return ret;
1182         }
1183
1184         id = pdev->id;
1185         bank = &gpio_bank[id];
1186
1187         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1188         if (unlikely(!res)) {
1189                 dev_err(&pdev->dev, "GPIO Bank %i Invalid IRQ resource\n", id);
1190                 return -ENODEV;
1191         }
1192
1193         bank->irq = res->start;
1194         bank->virtual_irq_start = pdata->virtual_irq_start;
1195         bank->method = pdata->bank_type;
1196         bank->dev = &pdev->dev;
1197         bank->dbck_flag = pdata->dbck_flag;
1198         bank->stride = pdata->bank_stride;
1199         bank->width = pdata->bank_width;
1200
1201         bank->regs = pdata->regs;
1202
1203         if (bank->regs->set_dataout && bank->regs->clr_dataout)
1204                 bank->set_dataout = _set_gpio_dataout_reg;
1205         else
1206                 bank->set_dataout = _set_gpio_dataout_mask;
1207
1208         spin_lock_init(&bank->lock);
1209
1210         /* Static mapping, never released */
1211         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1212         if (unlikely(!res)) {
1213                 dev_err(&pdev->dev, "GPIO Bank %i Invalid mem resource\n", id);
1214                 return -ENODEV;
1215         }
1216
1217         bank->base = ioremap(res->start, resource_size(res));
1218         if (!bank->base) {
1219                 dev_err(&pdev->dev, "Could not ioremap gpio bank%i\n", id);
1220                 return -ENOMEM;
1221         }
1222
1223         pm_runtime_enable(bank->dev);
1224         pm_runtime_get_sync(bank->dev);
1225
1226         omap_gpio_mod_init(bank, id);
1227         omap_gpio_chip_init(bank);
1228         omap_gpio_show_rev(bank);
1229
1230         if (!gpio_init_done)
1231                 gpio_init_done = 1;
1232
1233         return 0;
1234 }
1235
1236 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
1237 static int omap_gpio_suspend(void)
1238 {
1239         int i;
1240
1241         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1242                 return 0;
1243
1244         for (i = 0; i < gpio_bank_count; i++) {
1245                 struct gpio_bank *bank = &gpio_bank[i];
1246                 void __iomem *wake_status;
1247                 void __iomem *wake_clear;
1248                 void __iomem *wake_set;
1249                 unsigned long flags;
1250
1251                 switch (bank->method) {
1252 #ifdef CONFIG_ARCH_OMAP16XX
1253                 case METHOD_GPIO_1610:
1254                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1255                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1256                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1257                         break;
1258 #endif
1259 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1260                 case METHOD_GPIO_24XX:
1261                         wake_status = bank->base + OMAP24XX_GPIO_WAKE_EN;
1262                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1263                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1264                         break;
1265 #endif
1266 #ifdef CONFIG_ARCH_OMAP4
1267                 case METHOD_GPIO_44XX:
1268                         wake_status = bank->base + OMAP4_GPIO_IRQWAKEN0;
1269                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
1270                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
1271                         break;
1272 #endif
1273                 default:
1274                         continue;
1275                 }
1276
1277                 spin_lock_irqsave(&bank->lock, flags);
1278                 bank->saved_wakeup = __raw_readl(wake_status);
1279                 __raw_writel(0xffffffff, wake_clear);
1280                 __raw_writel(bank->suspend_wakeup, wake_set);
1281                 spin_unlock_irqrestore(&bank->lock, flags);
1282         }
1283
1284         return 0;
1285 }
1286
1287 static void omap_gpio_resume(void)
1288 {
1289         int i;
1290
1291         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1292                 return;
1293
1294         for (i = 0; i < gpio_bank_count; i++) {
1295                 struct gpio_bank *bank = &gpio_bank[i];
1296                 void __iomem *wake_clear;
1297                 void __iomem *wake_set;
1298                 unsigned long flags;
1299
1300                 switch (bank->method) {
1301 #ifdef CONFIG_ARCH_OMAP16XX
1302                 case METHOD_GPIO_1610:
1303                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1304                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1305                         break;
1306 #endif
1307 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1308                 case METHOD_GPIO_24XX:
1309                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1310                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1311                         break;
1312 #endif
1313 #ifdef CONFIG_ARCH_OMAP4
1314                 case METHOD_GPIO_44XX:
1315                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
1316                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
1317                         break;
1318 #endif
1319                 default:
1320                         continue;
1321                 }
1322
1323                 spin_lock_irqsave(&bank->lock, flags);
1324                 __raw_writel(0xffffffff, wake_clear);
1325                 __raw_writel(bank->saved_wakeup, wake_set);
1326                 spin_unlock_irqrestore(&bank->lock, flags);
1327         }
1328 }
1329
1330 static struct syscore_ops omap_gpio_syscore_ops = {
1331         .suspend        = omap_gpio_suspend,
1332         .resume         = omap_gpio_resume,
1333 };
1334
1335 #endif
1336
1337 #ifdef CONFIG_ARCH_OMAP2PLUS
1338
1339 static int workaround_enabled;
1340
1341 void omap2_gpio_prepare_for_idle(int off_mode)
1342 {
1343         int i, c = 0;
1344         int min = 0;
1345
1346         if (cpu_is_omap34xx())
1347                 min = 1;
1348
1349         for (i = min; i < gpio_bank_count; i++) {
1350                 struct gpio_bank *bank = &gpio_bank[i];
1351                 u32 l1 = 0, l2 = 0;
1352                 int j;
1353
1354                 for (j = 0; j < hweight_long(bank->dbck_enable_mask); j++)
1355                         clk_disable(bank->dbck);
1356
1357                 if (!off_mode)
1358                         continue;
1359
1360                 /* If going to OFF, remove triggering for all
1361                  * non-wakeup GPIOs.  Otherwise spurious IRQs will be
1362                  * generated.  See OMAP2420 Errata item 1.101. */
1363                 if (!(bank->enabled_non_wakeup_gpios))
1364                         continue;
1365
1366                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1367                         bank->saved_datain = __raw_readl(bank->base +
1368                                         OMAP24XX_GPIO_DATAIN);
1369                         l1 = __raw_readl(bank->base +
1370                                         OMAP24XX_GPIO_FALLINGDETECT);
1371                         l2 = __raw_readl(bank->base +
1372                                         OMAP24XX_GPIO_RISINGDETECT);
1373                 }
1374
1375                 if (cpu_is_omap44xx()) {
1376                         bank->saved_datain = __raw_readl(bank->base +
1377                                                 OMAP4_GPIO_DATAIN);
1378                         l1 = __raw_readl(bank->base +
1379                                                 OMAP4_GPIO_FALLINGDETECT);
1380                         l2 = __raw_readl(bank->base +
1381                                                 OMAP4_GPIO_RISINGDETECT);
1382                 }
1383
1384                 bank->saved_fallingdetect = l1;
1385                 bank->saved_risingdetect = l2;
1386                 l1 &= ~bank->enabled_non_wakeup_gpios;
1387                 l2 &= ~bank->enabled_non_wakeup_gpios;
1388
1389                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1390                         __raw_writel(l1, bank->base +
1391                                         OMAP24XX_GPIO_FALLINGDETECT);
1392                         __raw_writel(l2, bank->base +
1393                                         OMAP24XX_GPIO_RISINGDETECT);
1394                 }
1395
1396                 if (cpu_is_omap44xx()) {
1397                         __raw_writel(l1, bank->base + OMAP4_GPIO_FALLINGDETECT);
1398                         __raw_writel(l2, bank->base + OMAP4_GPIO_RISINGDETECT);
1399                 }
1400
1401                 c++;
1402         }
1403         if (!c) {
1404                 workaround_enabled = 0;
1405                 return;
1406         }
1407         workaround_enabled = 1;
1408 }
1409
1410 void omap2_gpio_resume_after_idle(void)
1411 {
1412         int i;
1413         int min = 0;
1414
1415         if (cpu_is_omap34xx())
1416                 min = 1;
1417         for (i = min; i < gpio_bank_count; i++) {
1418                 struct gpio_bank *bank = &gpio_bank[i];
1419                 u32 l = 0, gen, gen0, gen1;
1420                 int j;
1421
1422                 for (j = 0; j < hweight_long(bank->dbck_enable_mask); j++)
1423                         clk_enable(bank->dbck);
1424
1425                 if (!workaround_enabled)
1426                         continue;
1427
1428                 if (!(bank->enabled_non_wakeup_gpios))
1429                         continue;
1430
1431                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1432                         __raw_writel(bank->saved_fallingdetect,
1433                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1434                         __raw_writel(bank->saved_risingdetect,
1435                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1436                         l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1437                 }
1438
1439                 if (cpu_is_omap44xx()) {
1440                         __raw_writel(bank->saved_fallingdetect,
1441                                  bank->base + OMAP4_GPIO_FALLINGDETECT);
1442                         __raw_writel(bank->saved_risingdetect,
1443                                  bank->base + OMAP4_GPIO_RISINGDETECT);
1444                         l = __raw_readl(bank->base + OMAP4_GPIO_DATAIN);
1445                 }
1446
1447                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1448                  * state.  If so, generate an IRQ by software.  This is
1449                  * horribly racy, but it's the best we can do to work around
1450                  * this silicon bug. */
1451                 l ^= bank->saved_datain;
1452                 l &= bank->enabled_non_wakeup_gpios;
1453
1454                 /*
1455                  * No need to generate IRQs for the rising edge for gpio IRQs
1456                  * configured with falling edge only; and vice versa.
1457                  */
1458                 gen0 = l & bank->saved_fallingdetect;
1459                 gen0 &= bank->saved_datain;
1460
1461                 gen1 = l & bank->saved_risingdetect;
1462                 gen1 &= ~(bank->saved_datain);
1463
1464                 /* FIXME: Consider GPIO IRQs with level detections properly! */
1465                 gen = l & (~(bank->saved_fallingdetect) &
1466                                 ~(bank->saved_risingdetect));
1467                 /* Consider all GPIO IRQs needed to be updated */
1468                 gen |= gen0 | gen1;
1469
1470                 if (gen) {
1471                         u32 old0, old1;
1472
1473                         if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1474                                 old0 = __raw_readl(bank->base +
1475                                         OMAP24XX_GPIO_LEVELDETECT0);
1476                                 old1 = __raw_readl(bank->base +
1477                                         OMAP24XX_GPIO_LEVELDETECT1);
1478                                 __raw_writel(old0 | gen, bank->base +
1479                                         OMAP24XX_GPIO_LEVELDETECT0);
1480                                 __raw_writel(old1 | gen, bank->base +
1481                                         OMAP24XX_GPIO_LEVELDETECT1);
1482                                 __raw_writel(old0, bank->base +
1483                                         OMAP24XX_GPIO_LEVELDETECT0);
1484                                 __raw_writel(old1, bank->base +
1485                                         OMAP24XX_GPIO_LEVELDETECT1);
1486                         }
1487
1488                         if (cpu_is_omap44xx()) {
1489                                 old0 = __raw_readl(bank->base +
1490                                                 OMAP4_GPIO_LEVELDETECT0);
1491                                 old1 = __raw_readl(bank->base +
1492                                                 OMAP4_GPIO_LEVELDETECT1);
1493                                 __raw_writel(old0 | l, bank->base +
1494                                                 OMAP4_GPIO_LEVELDETECT0);
1495                                 __raw_writel(old1 | l, bank->base +
1496                                                 OMAP4_GPIO_LEVELDETECT1);
1497                                 __raw_writel(old0, bank->base +
1498                                                 OMAP4_GPIO_LEVELDETECT0);
1499                                 __raw_writel(old1, bank->base +
1500                                                 OMAP4_GPIO_LEVELDETECT1);
1501                         }
1502                 }
1503         }
1504
1505 }
1506
1507 #endif
1508
1509 #ifdef CONFIG_ARCH_OMAP3
1510 /* save the registers of bank 2-6 */
1511 void omap_gpio_save_context(void)
1512 {
1513         int i;
1514
1515         /* saving banks from 2-6 only since GPIO1 is in WKUP */
1516         for (i = 1; i < gpio_bank_count; i++) {
1517                 struct gpio_bank *bank = &gpio_bank[i];
1518                 gpio_context[i].irqenable1 =
1519                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE1);
1520                 gpio_context[i].irqenable2 =
1521                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE2);
1522                 gpio_context[i].wake_en =
1523                         __raw_readl(bank->base + OMAP24XX_GPIO_WAKE_EN);
1524                 gpio_context[i].ctrl =
1525                         __raw_readl(bank->base + OMAP24XX_GPIO_CTRL);
1526                 gpio_context[i].oe =
1527                         __raw_readl(bank->base + OMAP24XX_GPIO_OE);
1528                 gpio_context[i].leveldetect0 =
1529                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1530                 gpio_context[i].leveldetect1 =
1531                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1532                 gpio_context[i].risingdetect =
1533                         __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1534                 gpio_context[i].fallingdetect =
1535                         __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1536                 gpio_context[i].dataout =
1537                         __raw_readl(bank->base + OMAP24XX_GPIO_DATAOUT);
1538         }
1539 }
1540
1541 /* restore the required registers of bank 2-6 */
1542 void omap_gpio_restore_context(void)
1543 {
1544         int i;
1545
1546         for (i = 1; i < gpio_bank_count; i++) {
1547                 struct gpio_bank *bank = &gpio_bank[i];
1548                 __raw_writel(gpio_context[i].irqenable1,
1549                                 bank->base + OMAP24XX_GPIO_IRQENABLE1);
1550                 __raw_writel(gpio_context[i].irqenable2,
1551                                 bank->base + OMAP24XX_GPIO_IRQENABLE2);
1552                 __raw_writel(gpio_context[i].wake_en,
1553                                 bank->base + OMAP24XX_GPIO_WAKE_EN);
1554                 __raw_writel(gpio_context[i].ctrl,
1555                                 bank->base + OMAP24XX_GPIO_CTRL);
1556                 __raw_writel(gpio_context[i].oe,
1557                                 bank->base + OMAP24XX_GPIO_OE);
1558                 __raw_writel(gpio_context[i].leveldetect0,
1559                                 bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1560                 __raw_writel(gpio_context[i].leveldetect1,
1561                                 bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1562                 __raw_writel(gpio_context[i].risingdetect,
1563                                 bank->base + OMAP24XX_GPIO_RISINGDETECT);
1564                 __raw_writel(gpio_context[i].fallingdetect,
1565                                 bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1566                 __raw_writel(gpio_context[i].dataout,
1567                                 bank->base + OMAP24XX_GPIO_DATAOUT);
1568         }
1569 }
1570 #endif
1571
1572 static struct platform_driver omap_gpio_driver = {
1573         .probe          = omap_gpio_probe,
1574         .driver         = {
1575                 .name   = "omap_gpio",
1576         },
1577 };
1578
1579 /*
1580  * gpio driver register needs to be done before
1581  * machine_init functions access gpio APIs.
1582  * Hence omap_gpio_drv_reg() is a postcore_initcall.
1583  */
1584 static int __init omap_gpio_drv_reg(void)
1585 {
1586         return platform_driver_register(&omap_gpio_driver);
1587 }
1588 postcore_initcall(omap_gpio_drv_reg);
1589
1590 static int __init omap_gpio_sysinit(void)
1591 {
1592         mpuio_init();
1593
1594 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
1595         if (cpu_is_omap16xx() || cpu_class_is_omap2())
1596                 register_syscore_ops(&omap_gpio_syscore_ops);
1597 #endif
1598
1599         return 0;
1600 }
1601
1602 arch_initcall(omap_gpio_sysinit);