gpio/pca953x: Deprecate meaningless device-tree bindings
[linux-2.6.git] / drivers / gpio / gpio-omap.c
1 /*
2  * Support functions for OMAP GPIO
3  *
4  * Copyright (C) 2003-2005 Nokia Corporation
5  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
6  *
7  * Copyright (C) 2009 Texas Instruments
8  * Added OMAP4 support - Santosh Shilimkar <santosh.shilimkar@ti.com>
9  *
10  * This program is free software; you can redistribute it and/or modify
11  * it under the terms of the GNU General Public License version 2 as
12  * published by the Free Software Foundation.
13  */
14
15 #include <linux/init.h>
16 #include <linux/module.h>
17 #include <linux/interrupt.h>
18 #include <linux/syscore_ops.h>
19 #include <linux/err.h>
20 #include <linux/clk.h>
21 #include <linux/io.h>
22 #include <linux/slab.h>
23 #include <linux/pm_runtime.h>
24
25 #include <mach/hardware.h>
26 #include <asm/irq.h>
27 #include <mach/irqs.h>
28 #include <mach/gpio.h>
29 #include <asm/mach/irq.h>
30
31 struct gpio_bank {
32         unsigned long pbase;
33         void __iomem *base;
34         u16 irq;
35         u16 virtual_irq_start;
36         int method;
37 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
38         u32 suspend_wakeup;
39         u32 saved_wakeup;
40 #endif
41         u32 non_wakeup_gpios;
42         u32 enabled_non_wakeup_gpios;
43
44         u32 saved_datain;
45         u32 saved_fallingdetect;
46         u32 saved_risingdetect;
47         u32 level_mask;
48         u32 toggle_mask;
49         spinlock_t lock;
50         struct gpio_chip chip;
51         struct clk *dbck;
52         u32 mod_usage;
53         u32 dbck_enable_mask;
54         struct device *dev;
55         bool dbck_flag;
56         int stride;
57         u32 width;
58
59         void (*set_dataout)(struct gpio_bank *bank, int gpio, int enable);
60
61         struct omap_gpio_reg_offs *regs;
62 };
63
64 #ifdef CONFIG_ARCH_OMAP3
65 struct omap3_gpio_regs {
66         u32 irqenable1;
67         u32 irqenable2;
68         u32 wake_en;
69         u32 ctrl;
70         u32 oe;
71         u32 leveldetect0;
72         u32 leveldetect1;
73         u32 risingdetect;
74         u32 fallingdetect;
75         u32 dataout;
76 };
77
78 static struct omap3_gpio_regs gpio_context[OMAP34XX_NR_GPIOS];
79 #endif
80
81 /*
82  * TODO: Cleanup gpio_bank usage as it is having information
83  * related to all instances of the device
84  */
85 static struct gpio_bank *gpio_bank;
86
87 /* TODO: Analyze removing gpio_bank_count usage from driver code */
88 int gpio_bank_count;
89
90 #define GPIO_INDEX(bank, gpio) (gpio % bank->width)
91 #define GPIO_BIT(bank, gpio) (1 << GPIO_INDEX(bank, gpio))
92
93 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
94 {
95         void __iomem *reg = bank->base;
96         u32 l;
97
98         reg += bank->regs->direction;
99         l = __raw_readl(reg);
100         if (is_input)
101                 l |= 1 << gpio;
102         else
103                 l &= ~(1 << gpio);
104         __raw_writel(l, reg);
105 }
106
107
108 /* set data out value using dedicate set/clear register */
109 static void _set_gpio_dataout_reg(struct gpio_bank *bank, int gpio, int enable)
110 {
111         void __iomem *reg = bank->base;
112         u32 l = GPIO_BIT(bank, gpio);
113
114         if (enable)
115                 reg += bank->regs->set_dataout;
116         else
117                 reg += bank->regs->clr_dataout;
118
119         __raw_writel(l, reg);
120 }
121
122 /* set data out value using mask register */
123 static void _set_gpio_dataout_mask(struct gpio_bank *bank, int gpio, int enable)
124 {
125         void __iomem *reg = bank->base + bank->regs->dataout;
126         u32 gpio_bit = GPIO_BIT(bank, gpio);
127         u32 l;
128
129         l = __raw_readl(reg);
130         if (enable)
131                 l |= gpio_bit;
132         else
133                 l &= ~gpio_bit;
134         __raw_writel(l, reg);
135 }
136
137 static int _get_gpio_datain(struct gpio_bank *bank, int gpio)
138 {
139         void __iomem *reg = bank->base + bank->regs->datain;
140
141         return (__raw_readl(reg) & GPIO_BIT(bank, gpio)) != 0;
142 }
143
144 static int _get_gpio_dataout(struct gpio_bank *bank, int gpio)
145 {
146         void __iomem *reg = bank->base + bank->regs->dataout;
147
148         return (__raw_readl(reg) & GPIO_BIT(bank, gpio)) != 0;
149 }
150
151 #define MOD_REG_BIT(reg, bit_mask, set) \
152 do {    \
153         int l = __raw_readl(base + reg); \
154         if (set) l |= bit_mask; \
155         else l &= ~bit_mask; \
156         __raw_writel(l, base + reg); \
157 } while(0)
158
159 /**
160  * _set_gpio_debounce - low level gpio debounce time
161  * @bank: the gpio bank we're acting upon
162  * @gpio: the gpio number on this @gpio
163  * @debounce: debounce time to use
164  *
165  * OMAP's debounce time is in 31us steps so we need
166  * to convert and round up to the closest unit.
167  */
168 static void _set_gpio_debounce(struct gpio_bank *bank, unsigned gpio,
169                 unsigned debounce)
170 {
171         void __iomem            *reg;
172         u32                     val;
173         u32                     l;
174
175         if (!bank->dbck_flag)
176                 return;
177
178         if (debounce < 32)
179                 debounce = 0x01;
180         else if (debounce > 7936)
181                 debounce = 0xff;
182         else
183                 debounce = (debounce / 0x1f) - 1;
184
185         l = GPIO_BIT(bank, gpio);
186
187         reg = bank->base + bank->regs->debounce;
188         __raw_writel(debounce, reg);
189
190         reg = bank->base + bank->regs->debounce_en;
191         val = __raw_readl(reg);
192
193         if (debounce) {
194                 val |= l;
195                 clk_enable(bank->dbck);
196         } else {
197                 val &= ~l;
198                 clk_disable(bank->dbck);
199         }
200         bank->dbck_enable_mask = val;
201
202         __raw_writel(val, reg);
203 }
204
205 #ifdef CONFIG_ARCH_OMAP2PLUS
206 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
207                                                 int trigger)
208 {
209         void __iomem *base = bank->base;
210         u32 gpio_bit = 1 << gpio;
211
212         if (cpu_is_omap44xx()) {
213                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT0, gpio_bit,
214                         trigger & IRQ_TYPE_LEVEL_LOW);
215                 MOD_REG_BIT(OMAP4_GPIO_LEVELDETECT1, gpio_bit,
216                         trigger & IRQ_TYPE_LEVEL_HIGH);
217                 MOD_REG_BIT(OMAP4_GPIO_RISINGDETECT, gpio_bit,
218                         trigger & IRQ_TYPE_EDGE_RISING);
219                 MOD_REG_BIT(OMAP4_GPIO_FALLINGDETECT, gpio_bit,
220                         trigger & IRQ_TYPE_EDGE_FALLING);
221         } else {
222                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
223                         trigger & IRQ_TYPE_LEVEL_LOW);
224                 MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
225                         trigger & IRQ_TYPE_LEVEL_HIGH);
226                 MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
227                         trigger & IRQ_TYPE_EDGE_RISING);
228                 MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
229                         trigger & IRQ_TYPE_EDGE_FALLING);
230         }
231         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
232                 if (cpu_is_omap44xx()) {
233                         MOD_REG_BIT(OMAP4_GPIO_IRQWAKEN0, gpio_bit,
234                                 trigger != 0);
235                 } else {
236                         /*
237                          * GPIO wakeup request can only be generated on edge
238                          * transitions
239                          */
240                         if (trigger & IRQ_TYPE_EDGE_BOTH)
241                                 __raw_writel(1 << gpio, bank->base
242                                         + OMAP24XX_GPIO_SETWKUENA);
243                         else
244                                 __raw_writel(1 << gpio, bank->base
245                                         + OMAP24XX_GPIO_CLEARWKUENA);
246                 }
247         }
248         /* This part needs to be executed always for OMAP34xx */
249         if (cpu_is_omap34xx() || (bank->non_wakeup_gpios & gpio_bit)) {
250                 /*
251                  * Log the edge gpio and manually trigger the IRQ
252                  * after resume if the input level changes
253                  * to avoid irq lost during PER RET/OFF mode
254                  * Applies for omap2 non-wakeup gpio and all omap3 gpios
255                  */
256                 if (trigger & IRQ_TYPE_EDGE_BOTH)
257                         bank->enabled_non_wakeup_gpios |= gpio_bit;
258                 else
259                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
260         }
261
262         if (cpu_is_omap44xx()) {
263                 bank->level_mask =
264                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT0) |
265                         __raw_readl(bank->base + OMAP4_GPIO_LEVELDETECT1);
266         } else {
267                 bank->level_mask =
268                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
269                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
270         }
271 }
272 #endif
273
274 #ifdef CONFIG_ARCH_OMAP1
275 /*
276  * This only applies to chips that can't do both rising and falling edge
277  * detection at once.  For all other chips, this function is a noop.
278  */
279 static void _toggle_gpio_edge_triggering(struct gpio_bank *bank, int gpio)
280 {
281         void __iomem *reg = bank->base;
282         u32 l = 0;
283
284         switch (bank->method) {
285         case METHOD_MPUIO:
286                 reg += OMAP_MPUIO_GPIO_INT_EDGE / bank->stride;
287                 break;
288 #ifdef CONFIG_ARCH_OMAP15XX
289         case METHOD_GPIO_1510:
290                 reg += OMAP1510_GPIO_INT_CONTROL;
291                 break;
292 #endif
293 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
294         case METHOD_GPIO_7XX:
295                 reg += OMAP7XX_GPIO_INT_CONTROL;
296                 break;
297 #endif
298         default:
299                 return;
300         }
301
302         l = __raw_readl(reg);
303         if ((l >> gpio) & 1)
304                 l &= ~(1 << gpio);
305         else
306                 l |= 1 << gpio;
307
308         __raw_writel(l, reg);
309 }
310 #endif
311
312 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
313 {
314         void __iomem *reg = bank->base;
315         u32 l = 0;
316
317         switch (bank->method) {
318 #ifdef CONFIG_ARCH_OMAP1
319         case METHOD_MPUIO:
320                 reg += OMAP_MPUIO_GPIO_INT_EDGE / bank->stride;
321                 l = __raw_readl(reg);
322                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
323                         bank->toggle_mask |= 1 << gpio;
324                 if (trigger & IRQ_TYPE_EDGE_RISING)
325                         l |= 1 << gpio;
326                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
327                         l &= ~(1 << gpio);
328                 else
329                         goto bad;
330                 break;
331 #endif
332 #ifdef CONFIG_ARCH_OMAP15XX
333         case METHOD_GPIO_1510:
334                 reg += OMAP1510_GPIO_INT_CONTROL;
335                 l = __raw_readl(reg);
336                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
337                         bank->toggle_mask |= 1 << gpio;
338                 if (trigger & IRQ_TYPE_EDGE_RISING)
339                         l |= 1 << gpio;
340                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
341                         l &= ~(1 << gpio);
342                 else
343                         goto bad;
344                 break;
345 #endif
346 #ifdef CONFIG_ARCH_OMAP16XX
347         case METHOD_GPIO_1610:
348                 if (gpio & 0x08)
349                         reg += OMAP1610_GPIO_EDGE_CTRL2;
350                 else
351                         reg += OMAP1610_GPIO_EDGE_CTRL1;
352                 gpio &= 0x07;
353                 l = __raw_readl(reg);
354                 l &= ~(3 << (gpio << 1));
355                 if (trigger & IRQ_TYPE_EDGE_RISING)
356                         l |= 2 << (gpio << 1);
357                 if (trigger & IRQ_TYPE_EDGE_FALLING)
358                         l |= 1 << (gpio << 1);
359                 if (trigger)
360                         /* Enable wake-up during idle for dynamic tick */
361                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
362                 else
363                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
364                 break;
365 #endif
366 #if defined(CONFIG_ARCH_OMAP730) || defined(CONFIG_ARCH_OMAP850)
367         case METHOD_GPIO_7XX:
368                 reg += OMAP7XX_GPIO_INT_CONTROL;
369                 l = __raw_readl(reg);
370                 if ((trigger & IRQ_TYPE_SENSE_MASK) == IRQ_TYPE_EDGE_BOTH)
371                         bank->toggle_mask |= 1 << gpio;
372                 if (trigger & IRQ_TYPE_EDGE_RISING)
373                         l |= 1 << gpio;
374                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
375                         l &= ~(1 << gpio);
376                 else
377                         goto bad;
378                 break;
379 #endif
380 #ifdef CONFIG_ARCH_OMAP2PLUS
381         case METHOD_GPIO_24XX:
382         case METHOD_GPIO_44XX:
383                 set_24xx_gpio_triggering(bank, gpio, trigger);
384                 return 0;
385 #endif
386         default:
387                 goto bad;
388         }
389         __raw_writel(l, reg);
390         return 0;
391 bad:
392         return -EINVAL;
393 }
394
395 static int gpio_irq_type(struct irq_data *d, unsigned type)
396 {
397         struct gpio_bank *bank;
398         unsigned gpio;
399         int retval;
400         unsigned long flags;
401
402         if (!cpu_class_is_omap2() && d->irq > IH_MPUIO_BASE)
403                 gpio = OMAP_MPUIO(d->irq - IH_MPUIO_BASE);
404         else
405                 gpio = d->irq - IH_GPIO_BASE;
406
407         if (type & ~IRQ_TYPE_SENSE_MASK)
408                 return -EINVAL;
409
410         /* OMAP1 allows only only edge triggering */
411         if (!cpu_class_is_omap2()
412                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
413                 return -EINVAL;
414
415         bank = irq_data_get_irq_chip_data(d);
416         spin_lock_irqsave(&bank->lock, flags);
417         retval = _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), type);
418         spin_unlock_irqrestore(&bank->lock, flags);
419
420         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
421                 __irq_set_handler_locked(d->irq, handle_level_irq);
422         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
423                 __irq_set_handler_locked(d->irq, handle_edge_irq);
424
425         return retval;
426 }
427
428 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
429 {
430         void __iomem *reg = bank->base;
431
432         reg += bank->regs->irqstatus;
433         __raw_writel(gpio_mask, reg);
434
435         /* Workaround for clearing DSP GPIO interrupts to allow retention */
436         if (bank->regs->irqstatus2) {
437                 reg = bank->base + bank->regs->irqstatus2;
438                 __raw_writel(gpio_mask, reg);
439         }
440
441         /* Flush posted write for the irq status to avoid spurious interrupts */
442         __raw_readl(reg);
443 }
444
445 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
446 {
447         _clear_gpio_irqbank(bank, GPIO_BIT(bank, gpio));
448 }
449
450 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
451 {
452         void __iomem *reg = bank->base;
453         u32 l;
454         u32 mask = (1 << bank->width) - 1;
455
456         reg += bank->regs->irqenable;
457         l = __raw_readl(reg);
458         if (bank->regs->irqenable_inv)
459                 l = ~l;
460         l &= mask;
461         return l;
462 }
463
464 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
465 {
466         void __iomem *reg = bank->base;
467         u32 l;
468
469         if (bank->regs->set_irqenable) {
470                 reg += bank->regs->set_irqenable;
471                 l = gpio_mask;
472         } else {
473                 reg += bank->regs->irqenable;
474                 l = __raw_readl(reg);
475                 if (bank->regs->irqenable_inv)
476                         l &= ~gpio_mask;
477                 else
478                         l |= gpio_mask;
479         }
480
481         __raw_writel(l, reg);
482 }
483
484 static void _disable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
485 {
486         void __iomem *reg = bank->base;
487         u32 l;
488
489         if (bank->regs->clr_irqenable) {
490                 reg += bank->regs->clr_irqenable;
491                 l = gpio_mask;
492         } else {
493                 reg += bank->regs->irqenable;
494                 l = __raw_readl(reg);
495                 if (bank->regs->irqenable_inv)
496                         l |= gpio_mask;
497                 else
498                         l &= ~gpio_mask;
499         }
500
501         __raw_writel(l, reg);
502 }
503
504 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
505 {
506         _enable_gpio_irqbank(bank, GPIO_BIT(bank, gpio));
507 }
508
509 /*
510  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
511  * 1510 does not seem to have a wake-up register. If JTAG is connected
512  * to the target, system will wake up always on GPIO events. While
513  * system is running all registered GPIO interrupts need to have wake-up
514  * enabled. When system is suspended, only selected GPIO interrupts need
515  * to have wake-up enabled.
516  */
517 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
518 {
519         u32 gpio_bit = GPIO_BIT(bank, gpio);
520         unsigned long flags;
521
522         if (bank->non_wakeup_gpios & gpio_bit) {
523                 dev_err(bank->dev, 
524                         "Unable to modify wakeup on non-wakeup GPIO%d\n", gpio);
525                 return -EINVAL;
526         }
527
528         spin_lock_irqsave(&bank->lock, flags);
529         if (enable)
530                 bank->suspend_wakeup |= gpio_bit;
531         else
532                 bank->suspend_wakeup &= ~gpio_bit;
533
534         spin_unlock_irqrestore(&bank->lock, flags);
535
536         return 0;
537 }
538
539 static void _reset_gpio(struct gpio_bank *bank, int gpio)
540 {
541         _set_gpio_direction(bank, GPIO_INDEX(bank, gpio), 1);
542         _set_gpio_irqenable(bank, gpio, 0);
543         _clear_gpio_irqstatus(bank, gpio);
544         _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), IRQ_TYPE_NONE);
545 }
546
547 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
548 static int gpio_wake_enable(struct irq_data *d, unsigned int enable)
549 {
550         unsigned int gpio = d->irq - IH_GPIO_BASE;
551         struct gpio_bank *bank;
552         int retval;
553
554         bank = irq_data_get_irq_chip_data(d);
555         retval = _set_gpio_wakeup(bank, gpio, enable);
556
557         return retval;
558 }
559
560 static int omap_gpio_request(struct gpio_chip *chip, unsigned offset)
561 {
562         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
563         unsigned long flags;
564
565         spin_lock_irqsave(&bank->lock, flags);
566
567         /* Set trigger to none. You need to enable the desired trigger with
568          * request_irq() or set_irq_type().
569          */
570         _set_gpio_triggering(bank, offset, IRQ_TYPE_NONE);
571
572 #ifdef CONFIG_ARCH_OMAP15XX
573         if (bank->method == METHOD_GPIO_1510) {
574                 void __iomem *reg;
575
576                 /* Claim the pin for MPU */
577                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
578                 __raw_writel(__raw_readl(reg) | (1 << offset), reg);
579         }
580 #endif
581         if (!cpu_class_is_omap1()) {
582                 if (!bank->mod_usage) {
583                         void __iomem *reg = bank->base;
584                         u32 ctrl;
585
586                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
587                                 reg += OMAP24XX_GPIO_CTRL;
588                         else if (cpu_is_omap44xx())
589                                 reg += OMAP4_GPIO_CTRL;
590                         ctrl = __raw_readl(reg);
591                         /* Module is enabled, clocks are not gated */
592                         ctrl &= 0xFFFFFFFE;
593                         __raw_writel(ctrl, reg);
594                 }
595                 bank->mod_usage |= 1 << offset;
596         }
597         spin_unlock_irqrestore(&bank->lock, flags);
598
599         return 0;
600 }
601
602 static void omap_gpio_free(struct gpio_chip *chip, unsigned offset)
603 {
604         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
605         unsigned long flags;
606
607         spin_lock_irqsave(&bank->lock, flags);
608 #ifdef CONFIG_ARCH_OMAP16XX
609         if (bank->method == METHOD_GPIO_1610) {
610                 /* Disable wake-up during idle for dynamic tick */
611                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
612                 __raw_writel(1 << offset, reg);
613         }
614 #endif
615 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
616         if (bank->method == METHOD_GPIO_24XX) {
617                 /* Disable wake-up during idle for dynamic tick */
618                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
619                 __raw_writel(1 << offset, reg);
620         }
621 #endif
622 #ifdef CONFIG_ARCH_OMAP4
623         if (bank->method == METHOD_GPIO_44XX) {
624                 /* Disable wake-up during idle for dynamic tick */
625                 void __iomem *reg = bank->base + OMAP4_GPIO_IRQWAKEN0;
626                 __raw_writel(1 << offset, reg);
627         }
628 #endif
629         if (!cpu_class_is_omap1()) {
630                 bank->mod_usage &= ~(1 << offset);
631                 if (!bank->mod_usage) {
632                         void __iomem *reg = bank->base;
633                         u32 ctrl;
634
635                         if (cpu_is_omap24xx() || cpu_is_omap34xx())
636                                 reg += OMAP24XX_GPIO_CTRL;
637                         else if (cpu_is_omap44xx())
638                                 reg += OMAP4_GPIO_CTRL;
639                         ctrl = __raw_readl(reg);
640                         /* Module is disabled, clocks are gated */
641                         ctrl |= 1;
642                         __raw_writel(ctrl, reg);
643                 }
644         }
645         _reset_gpio(bank, bank->chip.base + offset);
646         spin_unlock_irqrestore(&bank->lock, flags);
647 }
648
649 /*
650  * We need to unmask the GPIO bank interrupt as soon as possible to
651  * avoid missing GPIO interrupts for other lines in the bank.
652  * Then we need to mask-read-clear-unmask the triggered GPIO lines
653  * in the bank to avoid missing nested interrupts for a GPIO line.
654  * If we wait to unmask individual GPIO lines in the bank after the
655  * line's interrupt handler has been run, we may miss some nested
656  * interrupts.
657  */
658 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
659 {
660         void __iomem *isr_reg = NULL;
661         u32 isr;
662         unsigned int gpio_irq, gpio_index;
663         struct gpio_bank *bank;
664         u32 retrigger = 0;
665         int unmasked = 0;
666         struct irq_chip *chip = irq_desc_get_chip(desc);
667
668         chained_irq_enter(chip, desc);
669
670         bank = irq_get_handler_data(irq);
671         isr_reg = bank->base + bank->regs->irqstatus;
672
673         if (WARN_ON(!isr_reg))
674                 goto exit;
675
676         while(1) {
677                 u32 isr_saved, level_mask = 0;
678                 u32 enabled;
679
680                 enabled = _get_gpio_irqbank_mask(bank);
681                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
682
683                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
684                         isr &= 0x0000ffff;
685
686                 if (cpu_class_is_omap2()) {
687                         level_mask = bank->level_mask & enabled;
688                 }
689
690                 /* clear edge sensitive interrupts before handler(s) are
691                 called so that we don't miss any interrupt occurred while
692                 executing them */
693                 _disable_gpio_irqbank(bank, isr_saved & ~level_mask);
694                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
695                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask);
696
697                 /* if there is only edge sensitive GPIO pin interrupts
698                 configured, we could unmask GPIO bank interrupt immediately */
699                 if (!level_mask && !unmasked) {
700                         unmasked = 1;
701                         chained_irq_exit(chip, desc);
702                 }
703
704                 isr |= retrigger;
705                 retrigger = 0;
706                 if (!isr)
707                         break;
708
709                 gpio_irq = bank->virtual_irq_start;
710                 for (; isr != 0; isr >>= 1, gpio_irq++) {
711                         gpio_index = GPIO_INDEX(bank, irq_to_gpio(gpio_irq));
712
713                         if (!(isr & 1))
714                                 continue;
715
716 #ifdef CONFIG_ARCH_OMAP1
717                         /*
718                          * Some chips can't respond to both rising and falling
719                          * at the same time.  If this irq was requested with
720                          * both flags, we need to flip the ICR data for the IRQ
721                          * to respond to the IRQ for the opposite direction.
722                          * This will be indicated in the bank toggle_mask.
723                          */
724                         if (bank->toggle_mask & (1 << gpio_index))
725                                 _toggle_gpio_edge_triggering(bank, gpio_index);
726 #endif
727
728                         generic_handle_irq(gpio_irq);
729                 }
730         }
731         /* if bank has any level sensitive GPIO pin interrupt
732         configured, we must unmask the bank interrupt only after
733         handler(s) are executed in order to avoid spurious bank
734         interrupt */
735 exit:
736         if (!unmasked)
737                 chained_irq_exit(chip, desc);
738 }
739
740 static void gpio_irq_shutdown(struct irq_data *d)
741 {
742         unsigned int gpio = d->irq - IH_GPIO_BASE;
743         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
744         unsigned long flags;
745
746         spin_lock_irqsave(&bank->lock, flags);
747         _reset_gpio(bank, gpio);
748         spin_unlock_irqrestore(&bank->lock, flags);
749 }
750
751 static void gpio_ack_irq(struct irq_data *d)
752 {
753         unsigned int gpio = d->irq - IH_GPIO_BASE;
754         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
755
756         _clear_gpio_irqstatus(bank, gpio);
757 }
758
759 static void gpio_mask_irq(struct irq_data *d)
760 {
761         unsigned int gpio = d->irq - IH_GPIO_BASE;
762         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
763         unsigned long flags;
764
765         spin_lock_irqsave(&bank->lock, flags);
766         _set_gpio_irqenable(bank, gpio, 0);
767         _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), IRQ_TYPE_NONE);
768         spin_unlock_irqrestore(&bank->lock, flags);
769 }
770
771 static void gpio_unmask_irq(struct irq_data *d)
772 {
773         unsigned int gpio = d->irq - IH_GPIO_BASE;
774         struct gpio_bank *bank = irq_data_get_irq_chip_data(d);
775         unsigned int irq_mask = GPIO_BIT(bank, gpio);
776         u32 trigger = irqd_get_trigger_type(d);
777         unsigned long flags;
778
779         spin_lock_irqsave(&bank->lock, flags);
780         if (trigger)
781                 _set_gpio_triggering(bank, GPIO_INDEX(bank, gpio), trigger);
782
783         /* For level-triggered GPIOs, the clearing must be done after
784          * the HW source is cleared, thus after the handler has run */
785         if (bank->level_mask & irq_mask) {
786                 _set_gpio_irqenable(bank, gpio, 0);
787                 _clear_gpio_irqstatus(bank, gpio);
788         }
789
790         _set_gpio_irqenable(bank, gpio, 1);
791         spin_unlock_irqrestore(&bank->lock, flags);
792 }
793
794 static struct irq_chip gpio_irq_chip = {
795         .name           = "GPIO",
796         .irq_shutdown   = gpio_irq_shutdown,
797         .irq_ack        = gpio_ack_irq,
798         .irq_mask       = gpio_mask_irq,
799         .irq_unmask     = gpio_unmask_irq,
800         .irq_set_type   = gpio_irq_type,
801         .irq_set_wake   = gpio_wake_enable,
802 };
803
804 /*---------------------------------------------------------------------*/
805
806 #ifdef CONFIG_ARCH_OMAP1
807
808 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
809
810 #ifdef CONFIG_ARCH_OMAP16XX
811
812 #include <linux/platform_device.h>
813
814 static int omap_mpuio_suspend_noirq(struct device *dev)
815 {
816         struct platform_device *pdev = to_platform_device(dev);
817         struct gpio_bank        *bank = platform_get_drvdata(pdev);
818         void __iomem            *mask_reg = bank->base +
819                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
820         unsigned long           flags;
821
822         spin_lock_irqsave(&bank->lock, flags);
823         bank->saved_wakeup = __raw_readl(mask_reg);
824         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
825         spin_unlock_irqrestore(&bank->lock, flags);
826
827         return 0;
828 }
829
830 static int omap_mpuio_resume_noirq(struct device *dev)
831 {
832         struct platform_device *pdev = to_platform_device(dev);
833         struct gpio_bank        *bank = platform_get_drvdata(pdev);
834         void __iomem            *mask_reg = bank->base +
835                                         OMAP_MPUIO_GPIO_MASKIT / bank->stride;
836         unsigned long           flags;
837
838         spin_lock_irqsave(&bank->lock, flags);
839         __raw_writel(bank->saved_wakeup, mask_reg);
840         spin_unlock_irqrestore(&bank->lock, flags);
841
842         return 0;
843 }
844
845 static const struct dev_pm_ops omap_mpuio_dev_pm_ops = {
846         .suspend_noirq = omap_mpuio_suspend_noirq,
847         .resume_noirq = omap_mpuio_resume_noirq,
848 };
849
850 /* use platform_driver for this. */
851 static struct platform_driver omap_mpuio_driver = {
852         .driver         = {
853                 .name   = "mpuio",
854                 .pm     = &omap_mpuio_dev_pm_ops,
855         },
856 };
857
858 static struct platform_device omap_mpuio_device = {
859         .name           = "mpuio",
860         .id             = -1,
861         .dev = {
862                 .driver = &omap_mpuio_driver.driver,
863         }
864         /* could list the /proc/iomem resources */
865 };
866
867 static inline void mpuio_init(void)
868 {
869         struct gpio_bank *bank = &gpio_bank[0];
870         platform_set_drvdata(&omap_mpuio_device, bank);
871
872         if (platform_driver_register(&omap_mpuio_driver) == 0)
873                 (void) platform_device_register(&omap_mpuio_device);
874 }
875
876 #else
877 static inline void mpuio_init(void) {}
878 #endif  /* 16xx */
879
880 #else
881
882 #define bank_is_mpuio(bank)     0
883 static inline void mpuio_init(void) {}
884
885 #endif
886
887 /*---------------------------------------------------------------------*/
888
889 /* REVISIT these are stupid implementations!  replace by ones that
890  * don't switch on METHOD_* and which mostly avoid spinlocks
891  */
892
893 static int gpio_input(struct gpio_chip *chip, unsigned offset)
894 {
895         struct gpio_bank *bank;
896         unsigned long flags;
897
898         bank = container_of(chip, struct gpio_bank, chip);
899         spin_lock_irqsave(&bank->lock, flags);
900         _set_gpio_direction(bank, offset, 1);
901         spin_unlock_irqrestore(&bank->lock, flags);
902         return 0;
903 }
904
905 static int gpio_is_input(struct gpio_bank *bank, int mask)
906 {
907         void __iomem *reg = bank->base + bank->regs->direction;
908
909         return __raw_readl(reg) & mask;
910 }
911
912 static int gpio_get(struct gpio_chip *chip, unsigned offset)
913 {
914         struct gpio_bank *bank;
915         void __iomem *reg;
916         int gpio;
917         u32 mask;
918
919         gpio = chip->base + offset;
920         bank = container_of(chip, struct gpio_bank, chip);
921         reg = bank->base;
922         mask = GPIO_BIT(bank, gpio);
923
924         if (gpio_is_input(bank, mask))
925                 return _get_gpio_datain(bank, gpio);
926         else
927                 return _get_gpio_dataout(bank, gpio);
928 }
929
930 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
931 {
932         struct gpio_bank *bank;
933         unsigned long flags;
934
935         bank = container_of(chip, struct gpio_bank, chip);
936         spin_lock_irqsave(&bank->lock, flags);
937         bank->set_dataout(bank, offset, value);
938         _set_gpio_direction(bank, offset, 0);
939         spin_unlock_irqrestore(&bank->lock, flags);
940         return 0;
941 }
942
943 static int gpio_debounce(struct gpio_chip *chip, unsigned offset,
944                 unsigned debounce)
945 {
946         struct gpio_bank *bank;
947         unsigned long flags;
948
949         bank = container_of(chip, struct gpio_bank, chip);
950
951         if (!bank->dbck) {
952                 bank->dbck = clk_get(bank->dev, "dbclk");
953                 if (IS_ERR(bank->dbck))
954                         dev_err(bank->dev, "Could not get gpio dbck\n");
955         }
956
957         spin_lock_irqsave(&bank->lock, flags);
958         _set_gpio_debounce(bank, offset, debounce);
959         spin_unlock_irqrestore(&bank->lock, flags);
960
961         return 0;
962 }
963
964 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
965 {
966         struct gpio_bank *bank;
967         unsigned long flags;
968
969         bank = container_of(chip, struct gpio_bank, chip);
970         spin_lock_irqsave(&bank->lock, flags);
971         bank->set_dataout(bank, offset, value);
972         spin_unlock_irqrestore(&bank->lock, flags);
973 }
974
975 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
976 {
977         struct gpio_bank *bank;
978
979         bank = container_of(chip, struct gpio_bank, chip);
980         return bank->virtual_irq_start + offset;
981 }
982
983 /*---------------------------------------------------------------------*/
984
985 static void __init omap_gpio_show_rev(struct gpio_bank *bank)
986 {
987         static bool called;
988         u32 rev;
989
990         if (called || bank->regs->revision == USHRT_MAX)
991                 return;
992
993         rev = __raw_readw(bank->base + bank->regs->revision);
994         pr_info("OMAP GPIO hardware version %d.%d\n",
995                 (rev >> 4) & 0x0f, rev & 0x0f);
996
997         called = true;
998 }
999
1000 /* This lock class tells lockdep that GPIO irqs are in a different
1001  * category than their parents, so it won't report false recursion.
1002  */
1003 static struct lock_class_key gpio_lock_class;
1004
1005 static inline int init_gpio_info(struct platform_device *pdev)
1006 {
1007         /* TODO: Analyze removing gpio_bank_count usage from driver code */
1008         gpio_bank = kzalloc(gpio_bank_count * sizeof(struct gpio_bank),
1009                                 GFP_KERNEL);
1010         if (!gpio_bank) {
1011                 dev_err(&pdev->dev, "Memory alloc failed for gpio_bank\n");
1012                 return -ENOMEM;
1013         }
1014         return 0;
1015 }
1016
1017 /* TODO: Cleanup cpu_is_* checks */
1018 static void omap_gpio_mod_init(struct gpio_bank *bank, int id)
1019 {
1020         if (cpu_class_is_omap2()) {
1021                 if (cpu_is_omap44xx()) {
1022                         __raw_writel(0xffffffff, bank->base +
1023                                         OMAP4_GPIO_IRQSTATUSCLR0);
1024                         __raw_writel(0x00000000, bank->base +
1025                                          OMAP4_GPIO_DEBOUNCENABLE);
1026                         /* Initialize interface clk ungated, module enabled */
1027                         __raw_writel(0, bank->base + OMAP4_GPIO_CTRL);
1028                 } else if (cpu_is_omap34xx()) {
1029                         __raw_writel(0x00000000, bank->base +
1030                                         OMAP24XX_GPIO_IRQENABLE1);
1031                         __raw_writel(0xffffffff, bank->base +
1032                                         OMAP24XX_GPIO_IRQSTATUS1);
1033                         __raw_writel(0x00000000, bank->base +
1034                                         OMAP24XX_GPIO_DEBOUNCE_EN);
1035
1036                         /* Initialize interface clk ungated, module enabled */
1037                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1038                 } else if (cpu_is_omap24xx()) {
1039                         static const u32 non_wakeup_gpios[] = {
1040                                 0xe203ffc0, 0x08700040
1041                         };
1042                         if (id < ARRAY_SIZE(non_wakeup_gpios))
1043                                 bank->non_wakeup_gpios = non_wakeup_gpios[id];
1044                 }
1045         } else if (cpu_class_is_omap1()) {
1046                 if (bank_is_mpuio(bank))
1047                         __raw_writew(0xffff, bank->base +
1048                                 OMAP_MPUIO_GPIO_MASKIT / bank->stride);
1049                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1050                         __raw_writew(0xffff, bank->base
1051                                                 + OMAP1510_GPIO_INT_MASK);
1052                         __raw_writew(0x0000, bank->base
1053                                                 + OMAP1510_GPIO_INT_STATUS);
1054                 }
1055                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1056                         __raw_writew(0x0000, bank->base
1057                                                 + OMAP1610_GPIO_IRQENABLE1);
1058                         __raw_writew(0xffff, bank->base
1059                                                 + OMAP1610_GPIO_IRQSTATUS1);
1060                         __raw_writew(0x0014, bank->base
1061                                                 + OMAP1610_GPIO_SYSCONFIG);
1062
1063                         /*
1064                          * Enable system clock for GPIO module.
1065                          * The CAM_CLK_CTRL *is* really the right place.
1066                          */
1067                         omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04,
1068                                                 ULPD_CAM_CLK_CTRL);
1069                 }
1070                 if (cpu_is_omap7xx() && bank->method == METHOD_GPIO_7XX) {
1071                         __raw_writel(0xffffffff, bank->base
1072                                                 + OMAP7XX_GPIO_INT_MASK);
1073                         __raw_writel(0x00000000, bank->base
1074                                                 + OMAP7XX_GPIO_INT_STATUS);
1075                 }
1076         }
1077 }
1078
1079 static __init void
1080 omap_mpuio_alloc_gc(struct gpio_bank *bank, unsigned int irq_start,
1081                     unsigned int num)
1082 {
1083         struct irq_chip_generic *gc;
1084         struct irq_chip_type *ct;
1085
1086         gc = irq_alloc_generic_chip("MPUIO", 1, irq_start, bank->base,
1087                                     handle_simple_irq);
1088         ct = gc->chip_types;
1089
1090         /* NOTE: No ack required, reading IRQ status clears it. */
1091         ct->chip.irq_mask = irq_gc_mask_set_bit;
1092         ct->chip.irq_unmask = irq_gc_mask_clr_bit;
1093         ct->chip.irq_set_type = gpio_irq_type;
1094         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1095         if (cpu_is_omap16xx())
1096                 ct->chip.irq_set_wake = gpio_wake_enable,
1097
1098         ct->regs.mask = OMAP_MPUIO_GPIO_INT / bank->stride;
1099         irq_setup_generic_chip(gc, IRQ_MSK(num), IRQ_GC_INIT_MASK_CACHE,
1100                                IRQ_NOREQUEST | IRQ_NOPROBE, 0);
1101 }
1102
1103 static void __devinit omap_gpio_chip_init(struct gpio_bank *bank)
1104 {
1105         int j;
1106         static int gpio;
1107
1108         bank->mod_usage = 0;
1109         /*
1110          * REVISIT eventually switch from OMAP-specific gpio structs
1111          * over to the generic ones
1112          */
1113         bank->chip.request = omap_gpio_request;
1114         bank->chip.free = omap_gpio_free;
1115         bank->chip.direction_input = gpio_input;
1116         bank->chip.get = gpio_get;
1117         bank->chip.direction_output = gpio_output;
1118         bank->chip.set_debounce = gpio_debounce;
1119         bank->chip.set = gpio_set;
1120         bank->chip.to_irq = gpio_2irq;
1121         if (bank_is_mpuio(bank)) {
1122                 bank->chip.label = "mpuio";
1123 #ifdef CONFIG_ARCH_OMAP16XX
1124                 bank->chip.dev = &omap_mpuio_device.dev;
1125 #endif
1126                 bank->chip.base = OMAP_MPUIO(0);
1127         } else {
1128                 bank->chip.label = "gpio";
1129                 bank->chip.base = gpio;
1130                 gpio += bank->width;
1131         }
1132         bank->chip.ngpio = bank->width;
1133
1134         gpiochip_add(&bank->chip);
1135
1136         for (j = bank->virtual_irq_start;
1137                      j < bank->virtual_irq_start + bank->width; j++) {
1138                 irq_set_lockdep_class(j, &gpio_lock_class);
1139                 irq_set_chip_data(j, bank);
1140                 if (bank_is_mpuio(bank)) {
1141                         omap_mpuio_alloc_gc(bank, j, bank->width);
1142                 } else {
1143                         irq_set_chip(j, &gpio_irq_chip);
1144                         irq_set_handler(j, handle_simple_irq);
1145                         set_irq_flags(j, IRQF_VALID);
1146                 }
1147         }
1148         irq_set_chained_handler(bank->irq, gpio_irq_handler);
1149         irq_set_handler_data(bank->irq, bank);
1150 }
1151
1152 static int __devinit omap_gpio_probe(struct platform_device *pdev)
1153 {
1154         static int gpio_init_done;
1155         struct omap_gpio_platform_data *pdata;
1156         struct resource *res;
1157         int id;
1158         struct gpio_bank *bank;
1159
1160         if (!pdev->dev.platform_data)
1161                 return -EINVAL;
1162
1163         pdata = pdev->dev.platform_data;
1164
1165         if (!gpio_init_done) {
1166                 int ret;
1167
1168                 ret = init_gpio_info(pdev);
1169                 if (ret)
1170                         return ret;
1171         }
1172
1173         id = pdev->id;
1174         bank = &gpio_bank[id];
1175
1176         res = platform_get_resource(pdev, IORESOURCE_IRQ, 0);
1177         if (unlikely(!res)) {
1178                 dev_err(&pdev->dev, "GPIO Bank %i Invalid IRQ resource\n", id);
1179                 return -ENODEV;
1180         }
1181
1182         bank->irq = res->start;
1183         bank->virtual_irq_start = pdata->virtual_irq_start;
1184         bank->method = pdata->bank_type;
1185         bank->dev = &pdev->dev;
1186         bank->dbck_flag = pdata->dbck_flag;
1187         bank->stride = pdata->bank_stride;
1188         bank->width = pdata->bank_width;
1189
1190         bank->regs = pdata->regs;
1191
1192         if (bank->regs->set_dataout && bank->regs->clr_dataout)
1193                 bank->set_dataout = _set_gpio_dataout_reg;
1194         else
1195                 bank->set_dataout = _set_gpio_dataout_mask;
1196
1197         spin_lock_init(&bank->lock);
1198
1199         /* Static mapping, never released */
1200         res = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1201         if (unlikely(!res)) {
1202                 dev_err(&pdev->dev, "GPIO Bank %i Invalid mem resource\n", id);
1203                 return -ENODEV;
1204         }
1205
1206         bank->base = ioremap(res->start, resource_size(res));
1207         if (!bank->base) {
1208                 dev_err(&pdev->dev, "Could not ioremap gpio bank%i\n", id);
1209                 return -ENOMEM;
1210         }
1211
1212         pm_runtime_enable(bank->dev);
1213         pm_runtime_get_sync(bank->dev);
1214
1215         omap_gpio_mod_init(bank, id);
1216         omap_gpio_chip_init(bank);
1217         omap_gpio_show_rev(bank);
1218
1219         if (!gpio_init_done)
1220                 gpio_init_done = 1;
1221
1222         return 0;
1223 }
1224
1225 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
1226 static int omap_gpio_suspend(void)
1227 {
1228         int i;
1229
1230         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1231                 return 0;
1232
1233         for (i = 0; i < gpio_bank_count; i++) {
1234                 struct gpio_bank *bank = &gpio_bank[i];
1235                 void __iomem *wake_status;
1236                 void __iomem *wake_clear;
1237                 void __iomem *wake_set;
1238                 unsigned long flags;
1239
1240                 switch (bank->method) {
1241 #ifdef CONFIG_ARCH_OMAP16XX
1242                 case METHOD_GPIO_1610:
1243                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1244                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1245                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1246                         break;
1247 #endif
1248 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1249                 case METHOD_GPIO_24XX:
1250                         wake_status = bank->base + OMAP24XX_GPIO_WAKE_EN;
1251                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1252                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1253                         break;
1254 #endif
1255 #ifdef CONFIG_ARCH_OMAP4
1256                 case METHOD_GPIO_44XX:
1257                         wake_status = bank->base + OMAP4_GPIO_IRQWAKEN0;
1258                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
1259                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
1260                         break;
1261 #endif
1262                 default:
1263                         continue;
1264                 }
1265
1266                 spin_lock_irqsave(&bank->lock, flags);
1267                 bank->saved_wakeup = __raw_readl(wake_status);
1268                 __raw_writel(0xffffffff, wake_clear);
1269                 __raw_writel(bank->suspend_wakeup, wake_set);
1270                 spin_unlock_irqrestore(&bank->lock, flags);
1271         }
1272
1273         return 0;
1274 }
1275
1276 static void omap_gpio_resume(void)
1277 {
1278         int i;
1279
1280         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1281                 return;
1282
1283         for (i = 0; i < gpio_bank_count; i++) {
1284                 struct gpio_bank *bank = &gpio_bank[i];
1285                 void __iomem *wake_clear;
1286                 void __iomem *wake_set;
1287                 unsigned long flags;
1288
1289                 switch (bank->method) {
1290 #ifdef CONFIG_ARCH_OMAP16XX
1291                 case METHOD_GPIO_1610:
1292                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1293                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1294                         break;
1295 #endif
1296 #if defined(CONFIG_ARCH_OMAP2) || defined(CONFIG_ARCH_OMAP3)
1297                 case METHOD_GPIO_24XX:
1298                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1299                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1300                         break;
1301 #endif
1302 #ifdef CONFIG_ARCH_OMAP4
1303                 case METHOD_GPIO_44XX:
1304                         wake_clear = bank->base + OMAP4_GPIO_IRQWAKEN0;
1305                         wake_set = bank->base + OMAP4_GPIO_IRQWAKEN0;
1306                         break;
1307 #endif
1308                 default:
1309                         continue;
1310                 }
1311
1312                 spin_lock_irqsave(&bank->lock, flags);
1313                 __raw_writel(0xffffffff, wake_clear);
1314                 __raw_writel(bank->saved_wakeup, wake_set);
1315                 spin_unlock_irqrestore(&bank->lock, flags);
1316         }
1317 }
1318
1319 static struct syscore_ops omap_gpio_syscore_ops = {
1320         .suspend        = omap_gpio_suspend,
1321         .resume         = omap_gpio_resume,
1322 };
1323
1324 #endif
1325
1326 #ifdef CONFIG_ARCH_OMAP2PLUS
1327
1328 static int workaround_enabled;
1329
1330 void omap2_gpio_prepare_for_idle(int off_mode)
1331 {
1332         int i, c = 0;
1333         int min = 0;
1334
1335         if (cpu_is_omap34xx())
1336                 min = 1;
1337
1338         for (i = min; i < gpio_bank_count; i++) {
1339                 struct gpio_bank *bank = &gpio_bank[i];
1340                 u32 l1 = 0, l2 = 0;
1341                 int j;
1342
1343                 for (j = 0; j < hweight_long(bank->dbck_enable_mask); j++)
1344                         clk_disable(bank->dbck);
1345
1346                 if (!off_mode)
1347                         continue;
1348
1349                 /* If going to OFF, remove triggering for all
1350                  * non-wakeup GPIOs.  Otherwise spurious IRQs will be
1351                  * generated.  See OMAP2420 Errata item 1.101. */
1352                 if (!(bank->enabled_non_wakeup_gpios))
1353                         continue;
1354
1355                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1356                         bank->saved_datain = __raw_readl(bank->base +
1357                                         OMAP24XX_GPIO_DATAIN);
1358                         l1 = __raw_readl(bank->base +
1359                                         OMAP24XX_GPIO_FALLINGDETECT);
1360                         l2 = __raw_readl(bank->base +
1361                                         OMAP24XX_GPIO_RISINGDETECT);
1362                 }
1363
1364                 if (cpu_is_omap44xx()) {
1365                         bank->saved_datain = __raw_readl(bank->base +
1366                                                 OMAP4_GPIO_DATAIN);
1367                         l1 = __raw_readl(bank->base +
1368                                                 OMAP4_GPIO_FALLINGDETECT);
1369                         l2 = __raw_readl(bank->base +
1370                                                 OMAP4_GPIO_RISINGDETECT);
1371                 }
1372
1373                 bank->saved_fallingdetect = l1;
1374                 bank->saved_risingdetect = l2;
1375                 l1 &= ~bank->enabled_non_wakeup_gpios;
1376                 l2 &= ~bank->enabled_non_wakeup_gpios;
1377
1378                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1379                         __raw_writel(l1, bank->base +
1380                                         OMAP24XX_GPIO_FALLINGDETECT);
1381                         __raw_writel(l2, bank->base +
1382                                         OMAP24XX_GPIO_RISINGDETECT);
1383                 }
1384
1385                 if (cpu_is_omap44xx()) {
1386                         __raw_writel(l1, bank->base + OMAP4_GPIO_FALLINGDETECT);
1387                         __raw_writel(l2, bank->base + OMAP4_GPIO_RISINGDETECT);
1388                 }
1389
1390                 c++;
1391         }
1392         if (!c) {
1393                 workaround_enabled = 0;
1394                 return;
1395         }
1396         workaround_enabled = 1;
1397 }
1398
1399 void omap2_gpio_resume_after_idle(void)
1400 {
1401         int i;
1402         int min = 0;
1403
1404         if (cpu_is_omap34xx())
1405                 min = 1;
1406         for (i = min; i < gpio_bank_count; i++) {
1407                 struct gpio_bank *bank = &gpio_bank[i];
1408                 u32 l = 0, gen, gen0, gen1;
1409                 int j;
1410
1411                 for (j = 0; j < hweight_long(bank->dbck_enable_mask); j++)
1412                         clk_enable(bank->dbck);
1413
1414                 if (!workaround_enabled)
1415                         continue;
1416
1417                 if (!(bank->enabled_non_wakeup_gpios))
1418                         continue;
1419
1420                 if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1421                         __raw_writel(bank->saved_fallingdetect,
1422                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1423                         __raw_writel(bank->saved_risingdetect,
1424                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1425                         l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1426                 }
1427
1428                 if (cpu_is_omap44xx()) {
1429                         __raw_writel(bank->saved_fallingdetect,
1430                                  bank->base + OMAP4_GPIO_FALLINGDETECT);
1431                         __raw_writel(bank->saved_risingdetect,
1432                                  bank->base + OMAP4_GPIO_RISINGDETECT);
1433                         l = __raw_readl(bank->base + OMAP4_GPIO_DATAIN);
1434                 }
1435
1436                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1437                  * state.  If so, generate an IRQ by software.  This is
1438                  * horribly racy, but it's the best we can do to work around
1439                  * this silicon bug. */
1440                 l ^= bank->saved_datain;
1441                 l &= bank->enabled_non_wakeup_gpios;
1442
1443                 /*
1444                  * No need to generate IRQs for the rising edge for gpio IRQs
1445                  * configured with falling edge only; and vice versa.
1446                  */
1447                 gen0 = l & bank->saved_fallingdetect;
1448                 gen0 &= bank->saved_datain;
1449
1450                 gen1 = l & bank->saved_risingdetect;
1451                 gen1 &= ~(bank->saved_datain);
1452
1453                 /* FIXME: Consider GPIO IRQs with level detections properly! */
1454                 gen = l & (~(bank->saved_fallingdetect) &
1455                                 ~(bank->saved_risingdetect));
1456                 /* Consider all GPIO IRQs needed to be updated */
1457                 gen |= gen0 | gen1;
1458
1459                 if (gen) {
1460                         u32 old0, old1;
1461
1462                         if (cpu_is_omap24xx() || cpu_is_omap34xx()) {
1463                                 old0 = __raw_readl(bank->base +
1464                                         OMAP24XX_GPIO_LEVELDETECT0);
1465                                 old1 = __raw_readl(bank->base +
1466                                         OMAP24XX_GPIO_LEVELDETECT1);
1467                                 __raw_writel(old0 | gen, bank->base +
1468                                         OMAP24XX_GPIO_LEVELDETECT0);
1469                                 __raw_writel(old1 | gen, bank->base +
1470                                         OMAP24XX_GPIO_LEVELDETECT1);
1471                                 __raw_writel(old0, bank->base +
1472                                         OMAP24XX_GPIO_LEVELDETECT0);
1473                                 __raw_writel(old1, bank->base +
1474                                         OMAP24XX_GPIO_LEVELDETECT1);
1475                         }
1476
1477                         if (cpu_is_omap44xx()) {
1478                                 old0 = __raw_readl(bank->base +
1479                                                 OMAP4_GPIO_LEVELDETECT0);
1480                                 old1 = __raw_readl(bank->base +
1481                                                 OMAP4_GPIO_LEVELDETECT1);
1482                                 __raw_writel(old0 | l, bank->base +
1483                                                 OMAP4_GPIO_LEVELDETECT0);
1484                                 __raw_writel(old1 | l, bank->base +
1485                                                 OMAP4_GPIO_LEVELDETECT1);
1486                                 __raw_writel(old0, bank->base +
1487                                                 OMAP4_GPIO_LEVELDETECT0);
1488                                 __raw_writel(old1, bank->base +
1489                                                 OMAP4_GPIO_LEVELDETECT1);
1490                         }
1491                 }
1492         }
1493
1494 }
1495
1496 #endif
1497
1498 #ifdef CONFIG_ARCH_OMAP3
1499 /* save the registers of bank 2-6 */
1500 void omap_gpio_save_context(void)
1501 {
1502         int i;
1503
1504         /* saving banks from 2-6 only since GPIO1 is in WKUP */
1505         for (i = 1; i < gpio_bank_count; i++) {
1506                 struct gpio_bank *bank = &gpio_bank[i];
1507                 gpio_context[i].irqenable1 =
1508                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE1);
1509                 gpio_context[i].irqenable2 =
1510                         __raw_readl(bank->base + OMAP24XX_GPIO_IRQENABLE2);
1511                 gpio_context[i].wake_en =
1512                         __raw_readl(bank->base + OMAP24XX_GPIO_WAKE_EN);
1513                 gpio_context[i].ctrl =
1514                         __raw_readl(bank->base + OMAP24XX_GPIO_CTRL);
1515                 gpio_context[i].oe =
1516                         __raw_readl(bank->base + OMAP24XX_GPIO_OE);
1517                 gpio_context[i].leveldetect0 =
1518                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1519                 gpio_context[i].leveldetect1 =
1520                         __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1521                 gpio_context[i].risingdetect =
1522                         __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1523                 gpio_context[i].fallingdetect =
1524                         __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1525                 gpio_context[i].dataout =
1526                         __raw_readl(bank->base + OMAP24XX_GPIO_DATAOUT);
1527         }
1528 }
1529
1530 /* restore the required registers of bank 2-6 */
1531 void omap_gpio_restore_context(void)
1532 {
1533         int i;
1534
1535         for (i = 1; i < gpio_bank_count; i++) {
1536                 struct gpio_bank *bank = &gpio_bank[i];
1537                 __raw_writel(gpio_context[i].irqenable1,
1538                                 bank->base + OMAP24XX_GPIO_IRQENABLE1);
1539                 __raw_writel(gpio_context[i].irqenable2,
1540                                 bank->base + OMAP24XX_GPIO_IRQENABLE2);
1541                 __raw_writel(gpio_context[i].wake_en,
1542                                 bank->base + OMAP24XX_GPIO_WAKE_EN);
1543                 __raw_writel(gpio_context[i].ctrl,
1544                                 bank->base + OMAP24XX_GPIO_CTRL);
1545                 __raw_writel(gpio_context[i].oe,
1546                                 bank->base + OMAP24XX_GPIO_OE);
1547                 __raw_writel(gpio_context[i].leveldetect0,
1548                                 bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1549                 __raw_writel(gpio_context[i].leveldetect1,
1550                                 bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1551                 __raw_writel(gpio_context[i].risingdetect,
1552                                 bank->base + OMAP24XX_GPIO_RISINGDETECT);
1553                 __raw_writel(gpio_context[i].fallingdetect,
1554                                 bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1555                 __raw_writel(gpio_context[i].dataout,
1556                                 bank->base + OMAP24XX_GPIO_DATAOUT);
1557         }
1558 }
1559 #endif
1560
1561 static struct platform_driver omap_gpio_driver = {
1562         .probe          = omap_gpio_probe,
1563         .driver         = {
1564                 .name   = "omap_gpio",
1565         },
1566 };
1567
1568 /*
1569  * gpio driver register needs to be done before
1570  * machine_init functions access gpio APIs.
1571  * Hence omap_gpio_drv_reg() is a postcore_initcall.
1572  */
1573 static int __init omap_gpio_drv_reg(void)
1574 {
1575         return platform_driver_register(&omap_gpio_driver);
1576 }
1577 postcore_initcall(omap_gpio_drv_reg);
1578
1579 static int __init omap_gpio_sysinit(void)
1580 {
1581         mpuio_init();
1582
1583 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP2PLUS)
1584         if (cpu_is_omap16xx() || cpu_class_is_omap2())
1585                 register_syscore_ops(&omap_gpio_syscore_ops);
1586 #endif
1587
1588         return 0;
1589 }
1590
1591 arch_initcall(omap_gpio_sysinit);