dma40: use flags to reduce parameter count
[linux-2.6.git] / drivers / dma / ste_dma40_ll.c
1 /*
2  * Copyright (C) ST-Ericsson SA 2007-2010
3  * Author: Per Forlin <per.forlin@stericsson.com> for ST-Ericsson
4  * Author: Jonas Aaberg <jonas.aberg@stericsson.com> for ST-Ericsson
5  * License terms: GNU General Public License (GPL) version 2
6  */
7
8 #include <linux/kernel.h>
9 #include <plat/ste_dma40.h>
10
11 #include "ste_dma40_ll.h"
12
13 /* Sets up proper LCSP1 and LCSP3 register for a logical channel */
14 void d40_log_cfg(struct stedma40_chan_cfg *cfg,
15                  u32 *lcsp1, u32 *lcsp3)
16 {
17         u32 l3 = 0; /* dst */
18         u32 l1 = 0; /* src */
19
20         /* src is mem? -> increase address pos */
21         if (cfg->dir ==  STEDMA40_MEM_TO_PERIPH ||
22             cfg->dir ==  STEDMA40_MEM_TO_MEM)
23                 l1 |= 1 << D40_MEM_LCSP1_SCFG_INCR_POS;
24
25         /* dst is mem? -> increase address pos */
26         if (cfg->dir ==  STEDMA40_PERIPH_TO_MEM ||
27             cfg->dir ==  STEDMA40_MEM_TO_MEM)
28                 l3 |= 1 << D40_MEM_LCSP3_DCFG_INCR_POS;
29
30         /* src is hw? -> master port 1 */
31         if (cfg->dir ==  STEDMA40_PERIPH_TO_MEM ||
32             cfg->dir ==  STEDMA40_PERIPH_TO_PERIPH)
33                 l1 |= 1 << D40_MEM_LCSP1_SCFG_MST_POS;
34
35         /* dst is hw? -> master port 1 */
36         if (cfg->dir ==  STEDMA40_MEM_TO_PERIPH ||
37             cfg->dir ==  STEDMA40_PERIPH_TO_PERIPH)
38                 l3 |= 1 << D40_MEM_LCSP3_DCFG_MST_POS;
39
40         l3 |= 1 << D40_MEM_LCSP3_DCFG_EIM_POS;
41         l3 |= cfg->dst_info.psize << D40_MEM_LCSP3_DCFG_PSIZE_POS;
42         l3 |= cfg->dst_info.data_width << D40_MEM_LCSP3_DCFG_ESIZE_POS;
43
44         l1 |= 1 << D40_MEM_LCSP1_SCFG_EIM_POS;
45         l1 |= cfg->src_info.psize << D40_MEM_LCSP1_SCFG_PSIZE_POS;
46         l1 |= cfg->src_info.data_width << D40_MEM_LCSP1_SCFG_ESIZE_POS;
47
48         *lcsp1 = l1;
49         *lcsp3 = l3;
50
51 }
52
53 /* Sets up SRC and DST CFG register for both logical and physical channels */
54 void d40_phy_cfg(struct stedma40_chan_cfg *cfg,
55                  u32 *src_cfg, u32 *dst_cfg, bool is_log)
56 {
57         u32 src = 0;
58         u32 dst = 0;
59
60         if (!is_log) {
61                 /* Physical channel */
62                 if ((cfg->dir ==  STEDMA40_PERIPH_TO_MEM) ||
63                     (cfg->dir == STEDMA40_PERIPH_TO_PERIPH)) {
64                         /* Set master port to 1 */
65                         src |= 1 << D40_SREG_CFG_MST_POS;
66                         src |= D40_TYPE_TO_EVENT(cfg->src_dev_type);
67
68                         if (cfg->src_info.flow_ctrl == STEDMA40_NO_FLOW_CTRL)
69                                 src |= 1 << D40_SREG_CFG_PHY_TM_POS;
70                         else
71                                 src |= 3 << D40_SREG_CFG_PHY_TM_POS;
72                 }
73                 if ((cfg->dir ==  STEDMA40_MEM_TO_PERIPH) ||
74                     (cfg->dir == STEDMA40_PERIPH_TO_PERIPH)) {
75                         /* Set master port to 1 */
76                         dst |= 1 << D40_SREG_CFG_MST_POS;
77                         dst |= D40_TYPE_TO_EVENT(cfg->dst_dev_type);
78
79                         if (cfg->dst_info.flow_ctrl == STEDMA40_NO_FLOW_CTRL)
80                                 dst |= 1 << D40_SREG_CFG_PHY_TM_POS;
81                         else
82                                 dst |= 3 << D40_SREG_CFG_PHY_TM_POS;
83                 }
84                 /* Interrupt on end of transfer for destination */
85                 dst |= 1 << D40_SREG_CFG_TIM_POS;
86
87                 /* Generate interrupt on error */
88                 src |= 1 << D40_SREG_CFG_EIM_POS;
89                 dst |= 1 << D40_SREG_CFG_EIM_POS;
90
91                 /* PSIZE */
92                 if (cfg->src_info.psize != STEDMA40_PSIZE_PHY_1) {
93                         src |= 1 << D40_SREG_CFG_PHY_PEN_POS;
94                         src |= cfg->src_info.psize << D40_SREG_CFG_PSIZE_POS;
95                 }
96                 if (cfg->dst_info.psize != STEDMA40_PSIZE_PHY_1) {
97                         dst |= 1 << D40_SREG_CFG_PHY_PEN_POS;
98                         dst |= cfg->dst_info.psize << D40_SREG_CFG_PSIZE_POS;
99                 }
100
101                 /* Element size */
102                 src |= cfg->src_info.data_width << D40_SREG_CFG_ESIZE_POS;
103                 dst |= cfg->dst_info.data_width << D40_SREG_CFG_ESIZE_POS;
104
105         } else {
106                 /* Logical channel */
107                 dst |= 1 << D40_SREG_CFG_LOG_GIM_POS;
108                 src |= 1 << D40_SREG_CFG_LOG_GIM_POS;
109         }
110
111         if (cfg->high_priority) {
112                 src |= 1 << D40_SREG_CFG_PRI_POS;
113                 dst |= 1 << D40_SREG_CFG_PRI_POS;
114         }
115
116         if (cfg->src_info.big_endian)
117                 src |= 1 << D40_SREG_CFG_LBE_POS;
118         if (cfg->dst_info.big_endian)
119                 dst |= 1 << D40_SREG_CFG_LBE_POS;
120
121         *src_cfg = src;
122         *dst_cfg = dst;
123 }
124
125 static int d40_phy_fill_lli(struct d40_phy_lli *lli,
126                             dma_addr_t data,
127                             u32 data_size,
128                             dma_addr_t next_lli,
129                             u32 reg_cfg,
130                             struct stedma40_half_channel_info *info,
131                             unsigned int flags)
132 {
133         bool addr_inc = flags & LLI_ADDR_INC;
134         bool term_int = flags & LLI_TERM_INT;
135         unsigned int data_width = info->data_width;
136         int psize = info->psize;
137         int num_elems;
138
139         if (psize == STEDMA40_PSIZE_PHY_1)
140                 num_elems = 1;
141         else
142                 num_elems = 2 << psize;
143
144         /* Must be aligned */
145         if (!IS_ALIGNED(data, 0x1 << data_width))
146                 return -EINVAL;
147
148         /* Transfer size can't be smaller than (num_elms * elem_size) */
149         if (data_size < num_elems * (0x1 << data_width))
150                 return -EINVAL;
151
152         /* The number of elements. IE now many chunks */
153         lli->reg_elt = (data_size >> data_width) << D40_SREG_ELEM_PHY_ECNT_POS;
154
155         /*
156          * Distance to next element sized entry.
157          * Usually the size of the element unless you want gaps.
158          */
159         if (addr_inc)
160                 lli->reg_elt |= (0x1 << data_width) <<
161                         D40_SREG_ELEM_PHY_EIDX_POS;
162
163         /* Where the data is */
164         lli->reg_ptr = data;
165         lli->reg_cfg = reg_cfg;
166
167         /* If this scatter list entry is the last one, no next link */
168         if (next_lli == 0)
169                 lli->reg_lnk = 0x1 << D40_SREG_LNK_PHY_TCP_POS;
170         else
171                 lli->reg_lnk = next_lli;
172
173         /* Set/clear interrupt generation on this link item.*/
174         if (term_int)
175                 lli->reg_cfg |= 0x1 << D40_SREG_CFG_TIM_POS;
176         else
177                 lli->reg_cfg &= ~(0x1 << D40_SREG_CFG_TIM_POS);
178
179         /* Post link */
180         lli->reg_lnk |= 0 << D40_SREG_LNK_PHY_PRE_POS;
181
182         return 0;
183 }
184
185 static int d40_seg_size(int size, int data_width1, int data_width2)
186 {
187         u32 max_w = max(data_width1, data_width2);
188         u32 min_w = min(data_width1, data_width2);
189         u32 seg_max = ALIGN(STEDMA40_MAX_SEG_SIZE << min_w, 1 << max_w);
190
191         if (seg_max > STEDMA40_MAX_SEG_SIZE)
192                 seg_max -= (1 << max_w);
193
194         if (size <= seg_max)
195                 return size;
196
197         if (size <= 2 * seg_max)
198                 return ALIGN(size / 2, 1 << max_w);
199
200         return seg_max;
201 }
202
203 static struct d40_phy_lli *
204 d40_phy_buf_to_lli(struct d40_phy_lli *lli, dma_addr_t addr, u32 size,
205                    dma_addr_t lli_phys, u32 reg_cfg,
206                    struct stedma40_half_channel_info *info,
207                    struct stedma40_half_channel_info *otherinfo,
208                    unsigned long flags)
209 {
210         bool addr_inc = flags & LLI_ADDR_INC;
211         bool term_int = flags & LLI_TERM_INT;
212         int err;
213         dma_addr_t next = lli_phys;
214         int size_rest = size;
215         int size_seg = 0;
216
217         /*
218          * This piece may be split up based on d40_seg_size(); we only want the
219          * term int on the last part.
220          */
221         if (term_int)
222                 flags &= ~LLI_TERM_INT;
223
224         do {
225                 size_seg = d40_seg_size(size_rest, info->data_width,
226                                         otherinfo->data_width);
227                 size_rest -= size_seg;
228
229                 if (term_int && size_rest == 0) {
230                         next = 0;
231                         flags |= LLI_TERM_INT;
232                 } else
233                         next = ALIGN(next + sizeof(struct d40_phy_lli),
234                                      D40_LLI_ALIGN);
235
236                 err = d40_phy_fill_lli(lli, addr, size_seg, next,
237                                        reg_cfg, info, flags);
238
239                 if (err)
240                         goto err;
241
242                 lli++;
243                 if (addr_inc)
244                         addr += size_seg;
245         } while (size_rest);
246
247         return lli;
248
249  err:
250         return NULL;
251 }
252
253 int d40_phy_sg_to_lli(struct scatterlist *sg,
254                       int sg_len,
255                       dma_addr_t target,
256                       struct d40_phy_lli *lli_sg,
257                       dma_addr_t lli_phys,
258                       u32 reg_cfg,
259                       struct stedma40_half_channel_info *info,
260                       struct stedma40_half_channel_info *otherinfo)
261 {
262         int total_size = 0;
263         int i;
264         struct scatterlist *current_sg = sg;
265         struct d40_phy_lli *lli = lli_sg;
266         dma_addr_t l_phys = lli_phys;
267         unsigned long flags = 0;
268
269         if (!target)
270                 flags |= LLI_ADDR_INC;
271
272         for_each_sg(sg, current_sg, sg_len, i) {
273                 dma_addr_t sg_addr = sg_dma_address(current_sg);
274                 unsigned int len = sg_dma_len(current_sg);
275                 dma_addr_t dst = target ?: sg_addr;
276
277                 total_size += sg_dma_len(current_sg);
278
279                 if (i == sg_len - 1)
280                         flags |= LLI_TERM_INT;
281
282                 l_phys = ALIGN(lli_phys + (lli - lli_sg) *
283                                sizeof(struct d40_phy_lli), D40_LLI_ALIGN);
284
285                 lli = d40_phy_buf_to_lli(lli, dst, len, l_phys,
286                                          reg_cfg, info, otherinfo, flags);
287
288                 if (lli == NULL)
289                         return -EINVAL;
290         }
291
292         return total_size;
293 }
294
295
296 /* DMA logical lli operations */
297
298 static void d40_log_lli_link(struct d40_log_lli *lli_dst,
299                              struct d40_log_lli *lli_src,
300                              int next)
301 {
302         u32 slos = 0;
303         u32 dlos = 0;
304
305         if (next != -EINVAL) {
306                 slos = next * 2;
307                 dlos = next * 2 + 1;
308         } else {
309                 lli_dst->lcsp13 |= D40_MEM_LCSP1_SCFG_TIM_MASK;
310                 lli_dst->lcsp13 |= D40_MEM_LCSP3_DTCP_MASK;
311         }
312
313         lli_src->lcsp13 = (lli_src->lcsp13 & ~D40_MEM_LCSP1_SLOS_MASK) |
314                 (slos << D40_MEM_LCSP1_SLOS_POS);
315
316         lli_dst->lcsp13 = (lli_dst->lcsp13 & ~D40_MEM_LCSP1_SLOS_MASK) |
317                 (dlos << D40_MEM_LCSP1_SLOS_POS);
318 }
319
320 void d40_log_lli_lcpa_write(struct d40_log_lli_full *lcpa,
321                            struct d40_log_lli *lli_dst,
322                            struct d40_log_lli *lli_src,
323                            int next)
324 {
325         d40_log_lli_link(lli_dst, lli_src, next);
326
327         writel(lli_src->lcsp02, &lcpa[0].lcsp0);
328         writel(lli_src->lcsp13, &lcpa[0].lcsp1);
329         writel(lli_dst->lcsp02, &lcpa[0].lcsp2);
330         writel(lli_dst->lcsp13, &lcpa[0].lcsp3);
331 }
332
333 void d40_log_lli_lcla_write(struct d40_log_lli *lcla,
334                            struct d40_log_lli *lli_dst,
335                            struct d40_log_lli *lli_src,
336                            int next)
337 {
338         d40_log_lli_link(lli_dst, lli_src, next);
339
340         writel(lli_src->lcsp02, &lcla[0].lcsp02);
341         writel(lli_src->lcsp13, &lcla[0].lcsp13);
342         writel(lli_dst->lcsp02, &lcla[1].lcsp02);
343         writel(lli_dst->lcsp13, &lcla[1].lcsp13);
344 }
345
346 static void d40_log_fill_lli(struct d40_log_lli *lli,
347                              dma_addr_t data, u32 data_size,
348                              u32 reg_cfg,
349                              u32 data_width,
350                              unsigned int flags)
351 {
352         bool addr_inc = flags & LLI_ADDR_INC;
353
354         lli->lcsp13 = reg_cfg;
355
356         /* The number of elements to transfer */
357         lli->lcsp02 = ((data_size >> data_width) <<
358                        D40_MEM_LCSP0_ECNT_POS) & D40_MEM_LCSP0_ECNT_MASK;
359
360         BUG_ON((data_size >> data_width) > STEDMA40_MAX_SEG_SIZE);
361
362         /* 16 LSBs address of the current element */
363         lli->lcsp02 |= data & D40_MEM_LCSP0_SPTR_MASK;
364         /* 16 MSBs address of the current element */
365         lli->lcsp13 |= data & D40_MEM_LCSP1_SPTR_MASK;
366
367         if (addr_inc)
368                 lli->lcsp13 |= D40_MEM_LCSP1_SCFG_INCR_MASK;
369
370 }
371
372 static struct d40_log_lli *d40_log_buf_to_lli(struct d40_log_lli *lli_sg,
373                                        dma_addr_t addr,
374                                        int size,
375                                        u32 lcsp13, /* src or dst*/
376                                        u32 data_width1,
377                                        u32 data_width2,
378                                        unsigned int flags)
379 {
380         bool addr_inc = flags & LLI_ADDR_INC;
381         struct d40_log_lli *lli = lli_sg;
382         int size_rest = size;
383         int size_seg = 0;
384
385         do {
386                 size_seg = d40_seg_size(size_rest, data_width1, data_width2);
387                 size_rest -= size_seg;
388
389                 d40_log_fill_lli(lli,
390                                  addr,
391                                  size_seg,
392                                  lcsp13, data_width1,
393                                  flags);
394                 if (addr_inc)
395                         addr += size_seg;
396                 lli++;
397         } while (size_rest);
398
399         return lli;
400 }
401
402 int d40_log_sg_to_lli(struct scatterlist *sg,
403                       int sg_len,
404                       dma_addr_t dev_addr,
405                       struct d40_log_lli *lli_sg,
406                       u32 lcsp13, /* src or dst*/
407                       u32 data_width1, u32 data_width2)
408 {
409         int total_size = 0;
410         struct scatterlist *current_sg = sg;
411         int i;
412         struct d40_log_lli *lli = lli_sg;
413         unsigned long flags = 0;
414
415         if (!dev_addr)
416                 flags |= LLI_ADDR_INC;
417
418         for_each_sg(sg, current_sg, sg_len, i) {
419                 dma_addr_t sg_addr = sg_dma_address(current_sg);
420                 unsigned int len = sg_dma_len(current_sg);
421                 dma_addr_t addr = dev_addr ?: sg_addr;
422
423                 total_size += sg_dma_len(current_sg);
424
425                 lli = d40_log_buf_to_lli(lli, addr, len,
426                                          lcsp13,
427                                          data_width1,
428                                          data_width2,
429                                          flags);
430         }
431
432         return total_size;
433 }