hwspinlock: depend on OMAP4
[linux-2.6.git] / drivers / dma / at_hdmac.c
1 /*
2  * Driver for the Atmel AHB DMA Controller (aka HDMA or DMAC on AT91 systems)
3  *
4  * Copyright (C) 2008 Atmel Corporation
5  *
6  * This program is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  *
11  *
12  * This supports the Atmel AHB DMA Controller,
13  *
14  * The driver has currently been tested with the Atmel AT91SAM9RL
15  * and AT91SAM9G45 series.
16  */
17
18 #include <linux/clk.h>
19 #include <linux/dmaengine.h>
20 #include <linux/dma-mapping.h>
21 #include <linux/dmapool.h>
22 #include <linux/interrupt.h>
23 #include <linux/module.h>
24 #include <linux/platform_device.h>
25 #include <linux/slab.h>
26
27 #include "at_hdmac_regs.h"
28
29 /*
30  * Glossary
31  * --------
32  *
33  * at_hdmac             : Name of the ATmel AHB DMA Controller
34  * at_dma_ / atdma      : ATmel DMA controller entity related
35  * atc_ / atchan        : ATmel DMA Channel entity related
36  */
37
38 #define ATC_DEFAULT_CFG         (ATC_FIFOCFG_HALFFIFO)
39 #define ATC_DEFAULT_CTRLA       (0)
40 #define ATC_DEFAULT_CTRLB       (ATC_SIF(0)     \
41                                 |ATC_DIF(1))
42
43 /*
44  * Initial number of descriptors to allocate for each channel. This could
45  * be increased during dma usage.
46  */
47 static unsigned int init_nr_desc_per_channel = 64;
48 module_param(init_nr_desc_per_channel, uint, 0644);
49 MODULE_PARM_DESC(init_nr_desc_per_channel,
50                  "initial descriptors per channel (default: 64)");
51
52
53 /* prototypes */
54 static dma_cookie_t atc_tx_submit(struct dma_async_tx_descriptor *tx);
55
56
57 /*----------------------------------------------------------------------*/
58
59 static struct at_desc *atc_first_active(struct at_dma_chan *atchan)
60 {
61         return list_first_entry(&atchan->active_list,
62                                 struct at_desc, desc_node);
63 }
64
65 static struct at_desc *atc_first_queued(struct at_dma_chan *atchan)
66 {
67         return list_first_entry(&atchan->queue,
68                                 struct at_desc, desc_node);
69 }
70
71 /**
72  * atc_alloc_descriptor - allocate and return an initialized descriptor
73  * @chan: the channel to allocate descriptors for
74  * @gfp_flags: GFP allocation flags
75  *
76  * Note: The ack-bit is positioned in the descriptor flag at creation time
77  *       to make initial allocation more convenient. This bit will be cleared
78  *       and control will be given to client at usage time (during
79  *       preparation functions).
80  */
81 static struct at_desc *atc_alloc_descriptor(struct dma_chan *chan,
82                                             gfp_t gfp_flags)
83 {
84         struct at_desc  *desc = NULL;
85         struct at_dma   *atdma = to_at_dma(chan->device);
86         dma_addr_t phys;
87
88         desc = dma_pool_alloc(atdma->dma_desc_pool, gfp_flags, &phys);
89         if (desc) {
90                 memset(desc, 0, sizeof(struct at_desc));
91                 INIT_LIST_HEAD(&desc->tx_list);
92                 dma_async_tx_descriptor_init(&desc->txd, chan);
93                 /* txd.flags will be overwritten in prep functions */
94                 desc->txd.flags = DMA_CTRL_ACK;
95                 desc->txd.tx_submit = atc_tx_submit;
96                 desc->txd.phys = phys;
97         }
98
99         return desc;
100 }
101
102 /**
103  * atc_desc_get - get an unused descriptor from free_list
104  * @atchan: channel we want a new descriptor for
105  */
106 static struct at_desc *atc_desc_get(struct at_dma_chan *atchan)
107 {
108         struct at_desc *desc, *_desc;
109         struct at_desc *ret = NULL;
110         unsigned int i = 0;
111         LIST_HEAD(tmp_list);
112
113         spin_lock_bh(&atchan->lock);
114         list_for_each_entry_safe(desc, _desc, &atchan->free_list, desc_node) {
115                 i++;
116                 if (async_tx_test_ack(&desc->txd)) {
117                         list_del(&desc->desc_node);
118                         ret = desc;
119                         break;
120                 }
121                 dev_dbg(chan2dev(&atchan->chan_common),
122                                 "desc %p not ACKed\n", desc);
123         }
124         spin_unlock_bh(&atchan->lock);
125         dev_vdbg(chan2dev(&atchan->chan_common),
126                 "scanned %u descriptors on freelist\n", i);
127
128         /* no more descriptor available in initial pool: create one more */
129         if (!ret) {
130                 ret = atc_alloc_descriptor(&atchan->chan_common, GFP_ATOMIC);
131                 if (ret) {
132                         spin_lock_bh(&atchan->lock);
133                         atchan->descs_allocated++;
134                         spin_unlock_bh(&atchan->lock);
135                 } else {
136                         dev_err(chan2dev(&atchan->chan_common),
137                                         "not enough descriptors available\n");
138                 }
139         }
140
141         return ret;
142 }
143
144 /**
145  * atc_desc_put - move a descriptor, including any children, to the free list
146  * @atchan: channel we work on
147  * @desc: descriptor, at the head of a chain, to move to free list
148  */
149 static void atc_desc_put(struct at_dma_chan *atchan, struct at_desc *desc)
150 {
151         if (desc) {
152                 struct at_desc *child;
153
154                 spin_lock_bh(&atchan->lock);
155                 list_for_each_entry(child, &desc->tx_list, desc_node)
156                         dev_vdbg(chan2dev(&atchan->chan_common),
157                                         "moving child desc %p to freelist\n",
158                                         child);
159                 list_splice_init(&desc->tx_list, &atchan->free_list);
160                 dev_vdbg(chan2dev(&atchan->chan_common),
161                          "moving desc %p to freelist\n", desc);
162                 list_add(&desc->desc_node, &atchan->free_list);
163                 spin_unlock_bh(&atchan->lock);
164         }
165 }
166
167 /**
168  * atc_assign_cookie - compute and assign new cookie
169  * @atchan: channel we work on
170  * @desc: descriptor to asign cookie for
171  *
172  * Called with atchan->lock held and bh disabled
173  */
174 static dma_cookie_t
175 atc_assign_cookie(struct at_dma_chan *atchan, struct at_desc *desc)
176 {
177         dma_cookie_t cookie = atchan->chan_common.cookie;
178
179         if (++cookie < 0)
180                 cookie = 1;
181
182         atchan->chan_common.cookie = cookie;
183         desc->txd.cookie = cookie;
184
185         return cookie;
186 }
187
188 /**
189  * atc_dostart - starts the DMA engine for real
190  * @atchan: the channel we want to start
191  * @first: first descriptor in the list we want to begin with
192  *
193  * Called with atchan->lock held and bh disabled
194  */
195 static void atc_dostart(struct at_dma_chan *atchan, struct at_desc *first)
196 {
197         struct at_dma   *atdma = to_at_dma(atchan->chan_common.device);
198
199         /* ASSERT:  channel is idle */
200         if (atc_chan_is_enabled(atchan)) {
201                 dev_err(chan2dev(&atchan->chan_common),
202                         "BUG: Attempted to start non-idle channel\n");
203                 dev_err(chan2dev(&atchan->chan_common),
204                         "  channel: s0x%x d0x%x ctrl0x%x:0x%x l0x%x\n",
205                         channel_readl(atchan, SADDR),
206                         channel_readl(atchan, DADDR),
207                         channel_readl(atchan, CTRLA),
208                         channel_readl(atchan, CTRLB),
209                         channel_readl(atchan, DSCR));
210
211                 /* The tasklet will hopefully advance the queue... */
212                 return;
213         }
214
215         vdbg_dump_regs(atchan);
216
217         /* clear any pending interrupt */
218         while (dma_readl(atdma, EBCISR))
219                 cpu_relax();
220
221         channel_writel(atchan, SADDR, 0);
222         channel_writel(atchan, DADDR, 0);
223         channel_writel(atchan, CTRLA, 0);
224         channel_writel(atchan, CTRLB, 0);
225         channel_writel(atchan, DSCR, first->txd.phys);
226         dma_writel(atdma, CHER, atchan->mask);
227
228         vdbg_dump_regs(atchan);
229 }
230
231 /**
232  * atc_chain_complete - finish work for one transaction chain
233  * @atchan: channel we work on
234  * @desc: descriptor at the head of the chain we want do complete
235  *
236  * Called with atchan->lock held and bh disabled */
237 static void
238 atc_chain_complete(struct at_dma_chan *atchan, struct at_desc *desc)
239 {
240         dma_async_tx_callback           callback;
241         void                            *param;
242         struct dma_async_tx_descriptor  *txd = &desc->txd;
243
244         dev_vdbg(chan2dev(&atchan->chan_common),
245                 "descriptor %u complete\n", txd->cookie);
246
247         atchan->completed_cookie = txd->cookie;
248         callback = txd->callback;
249         param = txd->callback_param;
250
251         /* move children to free_list */
252         list_splice_init(&desc->tx_list, &atchan->free_list);
253         /* move myself to free_list */
254         list_move(&desc->desc_node, &atchan->free_list);
255
256         /* unmap dma addresses (not on slave channels) */
257         if (!atchan->chan_common.private) {
258                 struct device *parent = chan2parent(&atchan->chan_common);
259                 if (!(txd->flags & DMA_COMPL_SKIP_DEST_UNMAP)) {
260                         if (txd->flags & DMA_COMPL_DEST_UNMAP_SINGLE)
261                                 dma_unmap_single(parent,
262                                                 desc->lli.daddr,
263                                                 desc->len, DMA_FROM_DEVICE);
264                         else
265                                 dma_unmap_page(parent,
266                                                 desc->lli.daddr,
267                                                 desc->len, DMA_FROM_DEVICE);
268                 }
269                 if (!(txd->flags & DMA_COMPL_SKIP_SRC_UNMAP)) {
270                         if (txd->flags & DMA_COMPL_SRC_UNMAP_SINGLE)
271                                 dma_unmap_single(parent,
272                                                 desc->lli.saddr,
273                                                 desc->len, DMA_TO_DEVICE);
274                         else
275                                 dma_unmap_page(parent,
276                                                 desc->lli.saddr,
277                                                 desc->len, DMA_TO_DEVICE);
278                 }
279         }
280
281         /*
282          * The API requires that no submissions are done from a
283          * callback, so we don't need to drop the lock here
284          */
285         if (callback)
286                 callback(param);
287
288         dma_run_dependencies(txd);
289 }
290
291 /**
292  * atc_complete_all - finish work for all transactions
293  * @atchan: channel to complete transactions for
294  *
295  * Eventually submit queued descriptors if any
296  *
297  * Assume channel is idle while calling this function
298  * Called with atchan->lock held and bh disabled
299  */
300 static void atc_complete_all(struct at_dma_chan *atchan)
301 {
302         struct at_desc *desc, *_desc;
303         LIST_HEAD(list);
304
305         dev_vdbg(chan2dev(&atchan->chan_common), "complete all\n");
306
307         BUG_ON(atc_chan_is_enabled(atchan));
308
309         /*
310          * Submit queued descriptors ASAP, i.e. before we go through
311          * the completed ones.
312          */
313         if (!list_empty(&atchan->queue))
314                 atc_dostart(atchan, atc_first_queued(atchan));
315         /* empty active_list now it is completed */
316         list_splice_init(&atchan->active_list, &list);
317         /* empty queue list by moving descriptors (if any) to active_list */
318         list_splice_init(&atchan->queue, &atchan->active_list);
319
320         list_for_each_entry_safe(desc, _desc, &list, desc_node)
321                 atc_chain_complete(atchan, desc);
322 }
323
324 /**
325  * atc_cleanup_descriptors - cleanup up finished descriptors in active_list
326  * @atchan: channel to be cleaned up
327  *
328  * Called with atchan->lock held and bh disabled
329  */
330 static void atc_cleanup_descriptors(struct at_dma_chan *atchan)
331 {
332         struct at_desc  *desc, *_desc;
333         struct at_desc  *child;
334
335         dev_vdbg(chan2dev(&atchan->chan_common), "cleanup descriptors\n");
336
337         list_for_each_entry_safe(desc, _desc, &atchan->active_list, desc_node) {
338                 if (!(desc->lli.ctrla & ATC_DONE))
339                         /* This one is currently in progress */
340                         return;
341
342                 list_for_each_entry(child, &desc->tx_list, desc_node)
343                         if (!(child->lli.ctrla & ATC_DONE))
344                                 /* Currently in progress */
345                                 return;
346
347                 /*
348                  * No descriptors so far seem to be in progress, i.e.
349                  * this chain must be done.
350                  */
351                 atc_chain_complete(atchan, desc);
352         }
353 }
354
355 /**
356  * atc_advance_work - at the end of a transaction, move forward
357  * @atchan: channel where the transaction ended
358  *
359  * Called with atchan->lock held and bh disabled
360  */
361 static void atc_advance_work(struct at_dma_chan *atchan)
362 {
363         dev_vdbg(chan2dev(&atchan->chan_common), "advance_work\n");
364
365         if (list_empty(&atchan->active_list) ||
366             list_is_singular(&atchan->active_list)) {
367                 atc_complete_all(atchan);
368         } else {
369                 atc_chain_complete(atchan, atc_first_active(atchan));
370                 /* advance work */
371                 atc_dostart(atchan, atc_first_active(atchan));
372         }
373 }
374
375
376 /**
377  * atc_handle_error - handle errors reported by DMA controller
378  * @atchan: channel where error occurs
379  *
380  * Called with atchan->lock held and bh disabled
381  */
382 static void atc_handle_error(struct at_dma_chan *atchan)
383 {
384         struct at_desc *bad_desc;
385         struct at_desc *child;
386
387         /*
388          * The descriptor currently at the head of the active list is
389          * broked. Since we don't have any way to report errors, we'll
390          * just have to scream loudly and try to carry on.
391          */
392         bad_desc = atc_first_active(atchan);
393         list_del_init(&bad_desc->desc_node);
394
395         /* As we are stopped, take advantage to push queued descriptors
396          * in active_list */
397         list_splice_init(&atchan->queue, atchan->active_list.prev);
398
399         /* Try to restart the controller */
400         if (!list_empty(&atchan->active_list))
401                 atc_dostart(atchan, atc_first_active(atchan));
402
403         /*
404          * KERN_CRITICAL may seem harsh, but since this only happens
405          * when someone submits a bad physical address in a
406          * descriptor, we should consider ourselves lucky that the
407          * controller flagged an error instead of scribbling over
408          * random memory locations.
409          */
410         dev_crit(chan2dev(&atchan->chan_common),
411                         "Bad descriptor submitted for DMA!\n");
412         dev_crit(chan2dev(&atchan->chan_common),
413                         "  cookie: %d\n", bad_desc->txd.cookie);
414         atc_dump_lli(atchan, &bad_desc->lli);
415         list_for_each_entry(child, &bad_desc->tx_list, desc_node)
416                 atc_dump_lli(atchan, &child->lli);
417
418         /* Pretend the descriptor completed successfully */
419         atc_chain_complete(atchan, bad_desc);
420 }
421
422
423 /*--  IRQ & Tasklet  ---------------------------------------------------*/
424
425 static void atc_tasklet(unsigned long data)
426 {
427         struct at_dma_chan *atchan = (struct at_dma_chan *)data;
428
429         /* Channel cannot be enabled here */
430         if (atc_chan_is_enabled(atchan)) {
431                 dev_err(chan2dev(&atchan->chan_common),
432                         "BUG: channel enabled in tasklet\n");
433                 return;
434         }
435
436         spin_lock(&atchan->lock);
437         if (test_and_clear_bit(0, &atchan->error_status))
438                 atc_handle_error(atchan);
439         else
440                 atc_advance_work(atchan);
441
442         spin_unlock(&atchan->lock);
443 }
444
445 static irqreturn_t at_dma_interrupt(int irq, void *dev_id)
446 {
447         struct at_dma           *atdma = (struct at_dma *)dev_id;
448         struct at_dma_chan      *atchan;
449         int                     i;
450         u32                     status, pending, imr;
451         int                     ret = IRQ_NONE;
452
453         do {
454                 imr = dma_readl(atdma, EBCIMR);
455                 status = dma_readl(atdma, EBCISR);
456                 pending = status & imr;
457
458                 if (!pending)
459                         break;
460
461                 dev_vdbg(atdma->dma_common.dev,
462                         "interrupt: status = 0x%08x, 0x%08x, 0x%08x\n",
463                          status, imr, pending);
464
465                 for (i = 0; i < atdma->dma_common.chancnt; i++) {
466                         atchan = &atdma->chan[i];
467                         if (pending & (AT_DMA_CBTC(i) | AT_DMA_ERR(i))) {
468                                 if (pending & AT_DMA_ERR(i)) {
469                                         /* Disable channel on AHB error */
470                                         dma_writel(atdma, CHDR, atchan->mask);
471                                         /* Give information to tasklet */
472                                         set_bit(0, &atchan->error_status);
473                                 }
474                                 tasklet_schedule(&atchan->tasklet);
475                                 ret = IRQ_HANDLED;
476                         }
477                 }
478
479         } while (pending);
480
481         return ret;
482 }
483
484
485 /*--  DMA Engine API  --------------------------------------------------*/
486
487 /**
488  * atc_tx_submit - set the prepared descriptor(s) to be executed by the engine
489  * @desc: descriptor at the head of the transaction chain
490  *
491  * Queue chain if DMA engine is working already
492  *
493  * Cookie increment and adding to active_list or queue must be atomic
494  */
495 static dma_cookie_t atc_tx_submit(struct dma_async_tx_descriptor *tx)
496 {
497         struct at_desc          *desc = txd_to_at_desc(tx);
498         struct at_dma_chan      *atchan = to_at_dma_chan(tx->chan);
499         dma_cookie_t            cookie;
500
501         spin_lock_bh(&atchan->lock);
502         cookie = atc_assign_cookie(atchan, desc);
503
504         if (list_empty(&atchan->active_list)) {
505                 dev_vdbg(chan2dev(tx->chan), "tx_submit: started %u\n",
506                                 desc->txd.cookie);
507                 atc_dostart(atchan, desc);
508                 list_add_tail(&desc->desc_node, &atchan->active_list);
509         } else {
510                 dev_vdbg(chan2dev(tx->chan), "tx_submit: queued %u\n",
511                                 desc->txd.cookie);
512                 list_add_tail(&desc->desc_node, &atchan->queue);
513         }
514
515         spin_unlock_bh(&atchan->lock);
516
517         return cookie;
518 }
519
520 /**
521  * atc_prep_dma_memcpy - prepare a memcpy operation
522  * @chan: the channel to prepare operation on
523  * @dest: operation virtual destination address
524  * @src: operation virtual source address
525  * @len: operation length
526  * @flags: tx descriptor status flags
527  */
528 static struct dma_async_tx_descriptor *
529 atc_prep_dma_memcpy(struct dma_chan *chan, dma_addr_t dest, dma_addr_t src,
530                 size_t len, unsigned long flags)
531 {
532         struct at_dma_chan      *atchan = to_at_dma_chan(chan);
533         struct at_desc          *desc = NULL;
534         struct at_desc          *first = NULL;
535         struct at_desc          *prev = NULL;
536         size_t                  xfer_count;
537         size_t                  offset;
538         unsigned int            src_width;
539         unsigned int            dst_width;
540         u32                     ctrla;
541         u32                     ctrlb;
542
543         dev_vdbg(chan2dev(chan), "prep_dma_memcpy: d0x%x s0x%x l0x%zx f0x%lx\n",
544                         dest, src, len, flags);
545
546         if (unlikely(!len)) {
547                 dev_dbg(chan2dev(chan), "prep_dma_memcpy: length is zero!\n");
548                 return NULL;
549         }
550
551         ctrla =   ATC_DEFAULT_CTRLA;
552         ctrlb =   ATC_DEFAULT_CTRLB
553                 | ATC_SRC_ADDR_MODE_INCR
554                 | ATC_DST_ADDR_MODE_INCR
555                 | ATC_FC_MEM2MEM;
556
557         /*
558          * We can be a lot more clever here, but this should take care
559          * of the most common optimization.
560          */
561         if (!((src | dest  | len) & 3)) {
562                 ctrla |= ATC_SRC_WIDTH_WORD | ATC_DST_WIDTH_WORD;
563                 src_width = dst_width = 2;
564         } else if (!((src | dest | len) & 1)) {
565                 ctrla |= ATC_SRC_WIDTH_HALFWORD | ATC_DST_WIDTH_HALFWORD;
566                 src_width = dst_width = 1;
567         } else {
568                 ctrla |= ATC_SRC_WIDTH_BYTE | ATC_DST_WIDTH_BYTE;
569                 src_width = dst_width = 0;
570         }
571
572         for (offset = 0; offset < len; offset += xfer_count << src_width) {
573                 xfer_count = min_t(size_t, (len - offset) >> src_width,
574                                 ATC_BTSIZE_MAX);
575
576                 desc = atc_desc_get(atchan);
577                 if (!desc)
578                         goto err_desc_get;
579
580                 desc->lli.saddr = src + offset;
581                 desc->lli.daddr = dest + offset;
582                 desc->lli.ctrla = ctrla | xfer_count;
583                 desc->lli.ctrlb = ctrlb;
584
585                 desc->txd.cookie = 0;
586
587                 if (!first) {
588                         first = desc;
589                 } else {
590                         /* inform the HW lli about chaining */
591                         prev->lli.dscr = desc->txd.phys;
592                         /* insert the link descriptor to the LD ring */
593                         list_add_tail(&desc->desc_node,
594                                         &first->tx_list);
595                 }
596                 prev = desc;
597         }
598
599         /* First descriptor of the chain embedds additional information */
600         first->txd.cookie = -EBUSY;
601         first->len = len;
602
603         /* set end-of-link to the last link descriptor of list*/
604         set_desc_eol(desc);
605
606         first->txd.flags = flags; /* client is in control of this ack */
607
608         return &first->txd;
609
610 err_desc_get:
611         atc_desc_put(atchan, first);
612         return NULL;
613 }
614
615
616 /**
617  * atc_prep_slave_sg - prepare descriptors for a DMA_SLAVE transaction
618  * @chan: DMA channel
619  * @sgl: scatterlist to transfer to/from
620  * @sg_len: number of entries in @scatterlist
621  * @direction: DMA direction
622  * @flags: tx descriptor status flags
623  */
624 static struct dma_async_tx_descriptor *
625 atc_prep_slave_sg(struct dma_chan *chan, struct scatterlist *sgl,
626                 unsigned int sg_len, enum dma_data_direction direction,
627                 unsigned long flags)
628 {
629         struct at_dma_chan      *atchan = to_at_dma_chan(chan);
630         struct at_dma_slave     *atslave = chan->private;
631         struct at_desc          *first = NULL;
632         struct at_desc          *prev = NULL;
633         u32                     ctrla;
634         u32                     ctrlb;
635         dma_addr_t              reg;
636         unsigned int            reg_width;
637         unsigned int            mem_width;
638         unsigned int            i;
639         struct scatterlist      *sg;
640         size_t                  total_len = 0;
641
642         dev_vdbg(chan2dev(chan), "prep_slave_sg: %s f0x%lx\n",
643                         direction == DMA_TO_DEVICE ? "TO DEVICE" : "FROM DEVICE",
644                         flags);
645
646         if (unlikely(!atslave || !sg_len)) {
647                 dev_dbg(chan2dev(chan), "prep_dma_memcpy: length is zero!\n");
648                 return NULL;
649         }
650
651         reg_width = atslave->reg_width;
652
653         ctrla = ATC_DEFAULT_CTRLA | atslave->ctrla;
654         ctrlb = ATC_DEFAULT_CTRLB | ATC_IEN;
655
656         switch (direction) {
657         case DMA_TO_DEVICE:
658                 ctrla |=  ATC_DST_WIDTH(reg_width);
659                 ctrlb |=  ATC_DST_ADDR_MODE_FIXED
660                         | ATC_SRC_ADDR_MODE_INCR
661                         | ATC_FC_MEM2PER;
662                 reg = atslave->tx_reg;
663                 for_each_sg(sgl, sg, sg_len, i) {
664                         struct at_desc  *desc;
665                         u32             len;
666                         u32             mem;
667
668                         desc = atc_desc_get(atchan);
669                         if (!desc)
670                                 goto err_desc_get;
671
672                         mem = sg_dma_address(sg);
673                         len = sg_dma_len(sg);
674                         mem_width = 2;
675                         if (unlikely(mem & 3 || len & 3))
676                                 mem_width = 0;
677
678                         desc->lli.saddr = mem;
679                         desc->lli.daddr = reg;
680                         desc->lli.ctrla = ctrla
681                                         | ATC_SRC_WIDTH(mem_width)
682                                         | len >> mem_width;
683                         desc->lli.ctrlb = ctrlb;
684
685                         if (!first) {
686                                 first = desc;
687                         } else {
688                                 /* inform the HW lli about chaining */
689                                 prev->lli.dscr = desc->txd.phys;
690                                 /* insert the link descriptor to the LD ring */
691                                 list_add_tail(&desc->desc_node,
692                                                 &first->tx_list);
693                         }
694                         prev = desc;
695                         total_len += len;
696                 }
697                 break;
698         case DMA_FROM_DEVICE:
699                 ctrla |=  ATC_SRC_WIDTH(reg_width);
700                 ctrlb |=  ATC_DST_ADDR_MODE_INCR
701                         | ATC_SRC_ADDR_MODE_FIXED
702                         | ATC_FC_PER2MEM;
703
704                 reg = atslave->rx_reg;
705                 for_each_sg(sgl, sg, sg_len, i) {
706                         struct at_desc  *desc;
707                         u32             len;
708                         u32             mem;
709
710                         desc = atc_desc_get(atchan);
711                         if (!desc)
712                                 goto err_desc_get;
713
714                         mem = sg_dma_address(sg);
715                         len = sg_dma_len(sg);
716                         mem_width = 2;
717                         if (unlikely(mem & 3 || len & 3))
718                                 mem_width = 0;
719
720                         desc->lli.saddr = reg;
721                         desc->lli.daddr = mem;
722                         desc->lli.ctrla = ctrla
723                                         | ATC_DST_WIDTH(mem_width)
724                                         | len >> reg_width;
725                         desc->lli.ctrlb = ctrlb;
726
727                         if (!first) {
728                                 first = desc;
729                         } else {
730                                 /* inform the HW lli about chaining */
731                                 prev->lli.dscr = desc->txd.phys;
732                                 /* insert the link descriptor to the LD ring */
733                                 list_add_tail(&desc->desc_node,
734                                                 &first->tx_list);
735                         }
736                         prev = desc;
737                         total_len += len;
738                 }
739                 break;
740         default:
741                 return NULL;
742         }
743
744         /* set end-of-link to the last link descriptor of list*/
745         set_desc_eol(prev);
746
747         /* First descriptor of the chain embedds additional information */
748         first->txd.cookie = -EBUSY;
749         first->len = total_len;
750
751         /* first link descriptor of list is responsible of flags */
752         first->txd.flags = flags; /* client is in control of this ack */
753
754         return &first->txd;
755
756 err_desc_get:
757         dev_err(chan2dev(chan), "not enough descriptors available\n");
758         atc_desc_put(atchan, first);
759         return NULL;
760 }
761
762 static int atc_control(struct dma_chan *chan, enum dma_ctrl_cmd cmd,
763                        unsigned long arg)
764 {
765         struct at_dma_chan      *atchan = to_at_dma_chan(chan);
766         struct at_dma           *atdma = to_at_dma(chan->device);
767         struct at_desc          *desc, *_desc;
768         LIST_HEAD(list);
769
770         /* Only supports DMA_TERMINATE_ALL */
771         if (cmd != DMA_TERMINATE_ALL)
772                 return -ENXIO;
773
774         /*
775          * This is only called when something went wrong elsewhere, so
776          * we don't really care about the data. Just disable the
777          * channel. We still have to poll the channel enable bit due
778          * to AHB/HSB limitations.
779          */
780         spin_lock_bh(&atchan->lock);
781
782         dma_writel(atdma, CHDR, atchan->mask);
783
784         /* confirm that this channel is disabled */
785         while (dma_readl(atdma, CHSR) & atchan->mask)
786                 cpu_relax();
787
788         /* active_list entries will end up before queued entries */
789         list_splice_init(&atchan->queue, &list);
790         list_splice_init(&atchan->active_list, &list);
791
792         /* Flush all pending and queued descriptors */
793         list_for_each_entry_safe(desc, _desc, &list, desc_node)
794                 atc_chain_complete(atchan, desc);
795
796         spin_unlock_bh(&atchan->lock);
797
798         return 0;
799 }
800
801 /**
802  * atc_tx_status - poll for transaction completion
803  * @chan: DMA channel
804  * @cookie: transaction identifier to check status of
805  * @txstate: if not %NULL updated with transaction state
806  *
807  * If @txstate is passed in, upon return it reflect the driver
808  * internal state and can be used with dma_async_is_complete() to check
809  * the status of multiple cookies without re-checking hardware state.
810  */
811 static enum dma_status
812 atc_tx_status(struct dma_chan *chan,
813                 dma_cookie_t cookie,
814                 struct dma_tx_state *txstate)
815 {
816         struct at_dma_chan      *atchan = to_at_dma_chan(chan);
817         dma_cookie_t            last_used;
818         dma_cookie_t            last_complete;
819         enum dma_status         ret;
820
821         spin_lock_bh(&atchan->lock);
822
823         last_complete = atchan->completed_cookie;
824         last_used = chan->cookie;
825
826         ret = dma_async_is_complete(cookie, last_complete, last_used);
827         if (ret != DMA_SUCCESS) {
828                 atc_cleanup_descriptors(atchan);
829
830                 last_complete = atchan->completed_cookie;
831                 last_used = chan->cookie;
832
833                 ret = dma_async_is_complete(cookie, last_complete, last_used);
834         }
835
836         spin_unlock_bh(&atchan->lock);
837
838         dma_set_tx_state(txstate, last_complete, last_used, 0);
839         dev_vdbg(chan2dev(chan), "tx_status: %d (d%d, u%d)\n",
840                  cookie, last_complete ? last_complete : 0,
841                  last_used ? last_used : 0);
842
843         return ret;
844 }
845
846 /**
847  * atc_issue_pending - try to finish work
848  * @chan: target DMA channel
849  */
850 static void atc_issue_pending(struct dma_chan *chan)
851 {
852         struct at_dma_chan      *atchan = to_at_dma_chan(chan);
853
854         dev_vdbg(chan2dev(chan), "issue_pending\n");
855
856         spin_lock_bh(&atchan->lock);
857         if (!atc_chan_is_enabled(atchan)) {
858                 atc_advance_work(atchan);
859         }
860         spin_unlock_bh(&atchan->lock);
861 }
862
863 /**
864  * atc_alloc_chan_resources - allocate resources for DMA channel
865  * @chan: allocate descriptor resources for this channel
866  * @client: current client requesting the channel be ready for requests
867  *
868  * return - the number of allocated descriptors
869  */
870 static int atc_alloc_chan_resources(struct dma_chan *chan)
871 {
872         struct at_dma_chan      *atchan = to_at_dma_chan(chan);
873         struct at_dma           *atdma = to_at_dma(chan->device);
874         struct at_desc          *desc;
875         struct at_dma_slave     *atslave;
876         int                     i;
877         u32                     cfg;
878         LIST_HEAD(tmp_list);
879
880         dev_vdbg(chan2dev(chan), "alloc_chan_resources\n");
881
882         /* ASSERT:  channel is idle */
883         if (atc_chan_is_enabled(atchan)) {
884                 dev_dbg(chan2dev(chan), "DMA channel not idle ?\n");
885                 return -EIO;
886         }
887
888         cfg = ATC_DEFAULT_CFG;
889
890         atslave = chan->private;
891         if (atslave) {
892                 /*
893                  * We need controller-specific data to set up slave
894                  * transfers.
895                  */
896                 BUG_ON(!atslave->dma_dev || atslave->dma_dev != atdma->dma_common.dev);
897
898                 /* if cfg configuration specified take it instad of default */
899                 if (atslave->cfg)
900                         cfg = atslave->cfg;
901         }
902
903         /* have we already been set up?
904          * reconfigure channel but no need to reallocate descriptors */
905         if (!list_empty(&atchan->free_list))
906                 return atchan->descs_allocated;
907
908         /* Allocate initial pool of descriptors */
909         for (i = 0; i < init_nr_desc_per_channel; i++) {
910                 desc = atc_alloc_descriptor(chan, GFP_KERNEL);
911                 if (!desc) {
912                         dev_err(atdma->dma_common.dev,
913                                 "Only %d initial descriptors\n", i);
914                         break;
915                 }
916                 list_add_tail(&desc->desc_node, &tmp_list);
917         }
918
919         spin_lock_bh(&atchan->lock);
920         atchan->descs_allocated = i;
921         list_splice(&tmp_list, &atchan->free_list);
922         atchan->completed_cookie = chan->cookie = 1;
923         spin_unlock_bh(&atchan->lock);
924
925         /* channel parameters */
926         channel_writel(atchan, CFG, cfg);
927
928         dev_dbg(chan2dev(chan),
929                 "alloc_chan_resources: allocated %d descriptors\n",
930                 atchan->descs_allocated);
931
932         return atchan->descs_allocated;
933 }
934
935 /**
936  * atc_free_chan_resources - free all channel resources
937  * @chan: DMA channel
938  */
939 static void atc_free_chan_resources(struct dma_chan *chan)
940 {
941         struct at_dma_chan      *atchan = to_at_dma_chan(chan);
942         struct at_dma           *atdma = to_at_dma(chan->device);
943         struct at_desc          *desc, *_desc;
944         LIST_HEAD(list);
945
946         dev_dbg(chan2dev(chan), "free_chan_resources: (descs allocated=%u)\n",
947                 atchan->descs_allocated);
948
949         /* ASSERT:  channel is idle */
950         BUG_ON(!list_empty(&atchan->active_list));
951         BUG_ON(!list_empty(&atchan->queue));
952         BUG_ON(atc_chan_is_enabled(atchan));
953
954         list_for_each_entry_safe(desc, _desc, &atchan->free_list, desc_node) {
955                 dev_vdbg(chan2dev(chan), "  freeing descriptor %p\n", desc);
956                 list_del(&desc->desc_node);
957                 /* free link descriptor */
958                 dma_pool_free(atdma->dma_desc_pool, desc, desc->txd.phys);
959         }
960         list_splice_init(&atchan->free_list, &list);
961         atchan->descs_allocated = 0;
962
963         dev_vdbg(chan2dev(chan), "free_chan_resources: done\n");
964 }
965
966
967 /*--  Module Management  -----------------------------------------------*/
968
969 /**
970  * at_dma_off - disable DMA controller
971  * @atdma: the Atmel HDAMC device
972  */
973 static void at_dma_off(struct at_dma *atdma)
974 {
975         dma_writel(atdma, EN, 0);
976
977         /* disable all interrupts */
978         dma_writel(atdma, EBCIDR, -1L);
979
980         /* confirm that all channels are disabled */
981         while (dma_readl(atdma, CHSR) & atdma->all_chan_mask)
982                 cpu_relax();
983 }
984
985 static int __init at_dma_probe(struct platform_device *pdev)
986 {
987         struct at_dma_platform_data *pdata;
988         struct resource         *io;
989         struct at_dma           *atdma;
990         size_t                  size;
991         int                     irq;
992         int                     err;
993         int                     i;
994
995         /* get DMA Controller parameters from platform */
996         pdata = pdev->dev.platform_data;
997         if (!pdata || pdata->nr_channels > AT_DMA_MAX_NR_CHANNELS)
998                 return -EINVAL;
999
1000         io = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1001         if (!io)
1002                 return -EINVAL;
1003
1004         irq = platform_get_irq(pdev, 0);
1005         if (irq < 0)
1006                 return irq;
1007
1008         size = sizeof(struct at_dma);
1009         size += pdata->nr_channels * sizeof(struct at_dma_chan);
1010         atdma = kzalloc(size, GFP_KERNEL);
1011         if (!atdma)
1012                 return -ENOMEM;
1013
1014         /* discover transaction capabilites from the platform data */
1015         atdma->dma_common.cap_mask = pdata->cap_mask;
1016         atdma->all_chan_mask = (1 << pdata->nr_channels) - 1;
1017
1018         size = io->end - io->start + 1;
1019         if (!request_mem_region(io->start, size, pdev->dev.driver->name)) {
1020                 err = -EBUSY;
1021                 goto err_kfree;
1022         }
1023
1024         atdma->regs = ioremap(io->start, size);
1025         if (!atdma->regs) {
1026                 err = -ENOMEM;
1027                 goto err_release_r;
1028         }
1029
1030         atdma->clk = clk_get(&pdev->dev, "dma_clk");
1031         if (IS_ERR(atdma->clk)) {
1032                 err = PTR_ERR(atdma->clk);
1033                 goto err_clk;
1034         }
1035         clk_enable(atdma->clk);
1036
1037         /* force dma off, just in case */
1038         at_dma_off(atdma);
1039
1040         err = request_irq(irq, at_dma_interrupt, 0, "at_hdmac", atdma);
1041         if (err)
1042                 goto err_irq;
1043
1044         platform_set_drvdata(pdev, atdma);
1045
1046         /* create a pool of consistent memory blocks for hardware descriptors */
1047         atdma->dma_desc_pool = dma_pool_create("at_hdmac_desc_pool",
1048                         &pdev->dev, sizeof(struct at_desc),
1049                         4 /* word alignment */, 0);
1050         if (!atdma->dma_desc_pool) {
1051                 dev_err(&pdev->dev, "No memory for descriptors dma pool\n");
1052                 err = -ENOMEM;
1053                 goto err_pool_create;
1054         }
1055
1056         /* clear any pending interrupt */
1057         while (dma_readl(atdma, EBCISR))
1058                 cpu_relax();
1059
1060         /* initialize channels related values */
1061         INIT_LIST_HEAD(&atdma->dma_common.channels);
1062         for (i = 0; i < pdata->nr_channels; i++, atdma->dma_common.chancnt++) {
1063                 struct at_dma_chan      *atchan = &atdma->chan[i];
1064
1065                 atchan->chan_common.device = &atdma->dma_common;
1066                 atchan->chan_common.cookie = atchan->completed_cookie = 1;
1067                 atchan->chan_common.chan_id = i;
1068                 list_add_tail(&atchan->chan_common.device_node,
1069                                 &atdma->dma_common.channels);
1070
1071                 atchan->ch_regs = atdma->regs + ch_regs(i);
1072                 spin_lock_init(&atchan->lock);
1073                 atchan->mask = 1 << i;
1074
1075                 INIT_LIST_HEAD(&atchan->active_list);
1076                 INIT_LIST_HEAD(&atchan->queue);
1077                 INIT_LIST_HEAD(&atchan->free_list);
1078
1079                 tasklet_init(&atchan->tasklet, atc_tasklet,
1080                                 (unsigned long)atchan);
1081                 atc_enable_irq(atchan);
1082         }
1083
1084         /* set base routines */
1085         atdma->dma_common.device_alloc_chan_resources = atc_alloc_chan_resources;
1086         atdma->dma_common.device_free_chan_resources = atc_free_chan_resources;
1087         atdma->dma_common.device_tx_status = atc_tx_status;
1088         atdma->dma_common.device_issue_pending = atc_issue_pending;
1089         atdma->dma_common.dev = &pdev->dev;
1090
1091         /* set prep routines based on capability */
1092         if (dma_has_cap(DMA_MEMCPY, atdma->dma_common.cap_mask))
1093                 atdma->dma_common.device_prep_dma_memcpy = atc_prep_dma_memcpy;
1094
1095         if (dma_has_cap(DMA_SLAVE, atdma->dma_common.cap_mask)) {
1096                 atdma->dma_common.device_prep_slave_sg = atc_prep_slave_sg;
1097                 atdma->dma_common.device_control = atc_control;
1098         }
1099
1100         dma_writel(atdma, EN, AT_DMA_ENABLE);
1101
1102         dev_info(&pdev->dev, "Atmel AHB DMA Controller ( %s%s), %d channels\n",
1103           dma_has_cap(DMA_MEMCPY, atdma->dma_common.cap_mask) ? "cpy " : "",
1104           dma_has_cap(DMA_SLAVE, atdma->dma_common.cap_mask)  ? "slave " : "",
1105           atdma->dma_common.chancnt);
1106
1107         dma_async_device_register(&atdma->dma_common);
1108
1109         return 0;
1110
1111 err_pool_create:
1112         platform_set_drvdata(pdev, NULL);
1113         free_irq(platform_get_irq(pdev, 0), atdma);
1114 err_irq:
1115         clk_disable(atdma->clk);
1116         clk_put(atdma->clk);
1117 err_clk:
1118         iounmap(atdma->regs);
1119         atdma->regs = NULL;
1120 err_release_r:
1121         release_mem_region(io->start, size);
1122 err_kfree:
1123         kfree(atdma);
1124         return err;
1125 }
1126
1127 static int __exit at_dma_remove(struct platform_device *pdev)
1128 {
1129         struct at_dma           *atdma = platform_get_drvdata(pdev);
1130         struct dma_chan         *chan, *_chan;
1131         struct resource         *io;
1132
1133         at_dma_off(atdma);
1134         dma_async_device_unregister(&atdma->dma_common);
1135
1136         dma_pool_destroy(atdma->dma_desc_pool);
1137         platform_set_drvdata(pdev, NULL);
1138         free_irq(platform_get_irq(pdev, 0), atdma);
1139
1140         list_for_each_entry_safe(chan, _chan, &atdma->dma_common.channels,
1141                         device_node) {
1142                 struct at_dma_chan      *atchan = to_at_dma_chan(chan);
1143
1144                 /* Disable interrupts */
1145                 atc_disable_irq(atchan);
1146                 tasklet_disable(&atchan->tasklet);
1147
1148                 tasklet_kill(&atchan->tasklet);
1149                 list_del(&chan->device_node);
1150         }
1151
1152         clk_disable(atdma->clk);
1153         clk_put(atdma->clk);
1154
1155         iounmap(atdma->regs);
1156         atdma->regs = NULL;
1157
1158         io = platform_get_resource(pdev, IORESOURCE_MEM, 0);
1159         release_mem_region(io->start, io->end - io->start + 1);
1160
1161         kfree(atdma);
1162
1163         return 0;
1164 }
1165
1166 static void at_dma_shutdown(struct platform_device *pdev)
1167 {
1168         struct at_dma   *atdma = platform_get_drvdata(pdev);
1169
1170         at_dma_off(platform_get_drvdata(pdev));
1171         clk_disable(atdma->clk);
1172 }
1173
1174 static int at_dma_suspend_noirq(struct device *dev)
1175 {
1176         struct platform_device *pdev = to_platform_device(dev);
1177         struct at_dma *atdma = platform_get_drvdata(pdev);
1178
1179         at_dma_off(platform_get_drvdata(pdev));
1180         clk_disable(atdma->clk);
1181         return 0;
1182 }
1183
1184 static int at_dma_resume_noirq(struct device *dev)
1185 {
1186         struct platform_device *pdev = to_platform_device(dev);
1187         struct at_dma *atdma = platform_get_drvdata(pdev);
1188
1189         clk_enable(atdma->clk);
1190         dma_writel(atdma, EN, AT_DMA_ENABLE);
1191         return 0;
1192 }
1193
1194 static const struct dev_pm_ops at_dma_dev_pm_ops = {
1195         .suspend_noirq = at_dma_suspend_noirq,
1196         .resume_noirq = at_dma_resume_noirq,
1197 };
1198
1199 static struct platform_driver at_dma_driver = {
1200         .remove         = __exit_p(at_dma_remove),
1201         .shutdown       = at_dma_shutdown,
1202         .driver = {
1203                 .name   = "at_hdmac",
1204                 .pm     = &at_dma_dev_pm_ops,
1205         },
1206 };
1207
1208 static int __init at_dma_init(void)
1209 {
1210         return platform_driver_probe(&at_dma_driver, at_dma_probe);
1211 }
1212 subsys_initcall(at_dma_init);
1213
1214 static void __exit at_dma_exit(void)
1215 {
1216         platform_driver_unregister(&at_dma_driver);
1217 }
1218 module_exit(at_dma_exit);
1219
1220 MODULE_DESCRIPTION("Atmel AHB DMA Controller driver");
1221 MODULE_AUTHOR("Nicolas Ferre <nicolas.ferre@atmel.com>");
1222 MODULE_LICENSE("GPL");
1223 MODULE_ALIAS("platform:at_hdmac");