dmaengine: consolidate tx_status functions
[linux-2.6.git] / drivers / dma / amba-pl08x.c
1 /*
2  * Copyright (c) 2006 ARM Ltd.
3  * Copyright (c) 2010 ST-Ericsson SA
4  *
5  * Author: Peter Pearse <peter.pearse@arm.com>
6  * Author: Linus Walleij <linus.walleij@stericsson.com>
7  *
8  * This program is free software; you can redistribute it and/or modify it
9  * under the terms of the GNU General Public License as published by the Free
10  * Software Foundation; either version 2 of the License, or (at your option)
11  * any later version.
12  *
13  * This program is distributed in the hope that it will be useful, but WITHOUT
14  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
15  * FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public License for
16  * more details.
17  *
18  * You should have received a copy of the GNU General Public License along with
19  * this program; if not, write to the Free Software Foundation, Inc., 59
20  * Temple Place - Suite 330, Boston, MA  02111-1307, USA.
21  *
22  * The full GNU General Public License is in this distribution in the file
23  * called COPYING.
24  *
25  * Documentation: ARM DDI 0196G == PL080
26  * Documentation: ARM DDI 0218E == PL081
27  *
28  * PL080 & PL081 both have 16 sets of DMA signals that can be routed to any
29  * channel.
30  *
31  * The PL080 has 8 channels available for simultaneous use, and the PL081
32  * has only two channels. So on these DMA controllers the number of channels
33  * and the number of incoming DMA signals are two totally different things.
34  * It is usually not possible to theoretically handle all physical signals,
35  * so a multiplexing scheme with possible denial of use is necessary.
36  *
37  * The PL080 has a dual bus master, PL081 has a single master.
38  *
39  * Memory to peripheral transfer may be visualized as
40  *      Get data from memory to DMAC
41  *      Until no data left
42  *              On burst request from peripheral
43  *                      Destination burst from DMAC to peripheral
44  *                      Clear burst request
45  *      Raise terminal count interrupt
46  *
47  * For peripherals with a FIFO:
48  * Source      burst size == half the depth of the peripheral FIFO
49  * Destination burst size == the depth of the peripheral FIFO
50  *
51  * (Bursts are irrelevant for mem to mem transfers - there are no burst
52  * signals, the DMA controller will simply facilitate its AHB master.)
53  *
54  * ASSUMES default (little) endianness for DMA transfers
55  *
56  * The PL08x has two flow control settings:
57  *  - DMAC flow control: the transfer size defines the number of transfers
58  *    which occur for the current LLI entry, and the DMAC raises TC at the
59  *    end of every LLI entry.  Observed behaviour shows the DMAC listening
60  *    to both the BREQ and SREQ signals (contrary to documented),
61  *    transferring data if either is active.  The LBREQ and LSREQ signals
62  *    are ignored.
63  *
64  *  - Peripheral flow control: the transfer size is ignored (and should be
65  *    zero).  The data is transferred from the current LLI entry, until
66  *    after the final transfer signalled by LBREQ or LSREQ.  The DMAC
67  *    will then move to the next LLI entry.
68  *
69  * Only the former works sanely with scatter lists, so we only implement
70  * the DMAC flow control method.  However, peripherals which use the LBREQ
71  * and LSREQ signals (eg, MMCI) are unable to use this mode, which through
72  * these hardware restrictions prevents them from using scatter DMA.
73  *
74  * Global TODO:
75  * - Break out common code from arch/arm/mach-s3c64xx and share
76  */
77 #include <linux/device.h>
78 #include <linux/init.h>
79 #include <linux/module.h>
80 #include <linux/interrupt.h>
81 #include <linux/slab.h>
82 #include <linux/delay.h>
83 #include <linux/dma-mapping.h>
84 #include <linux/dmapool.h>
85 #include <linux/dmaengine.h>
86 #include <linux/amba/bus.h>
87 #include <linux/amba/pl08x.h>
88 #include <linux/debugfs.h>
89 #include <linux/seq_file.h>
90
91 #include <asm/hardware/pl080.h>
92
93 #include "dmaengine.h"
94
95 #define DRIVER_NAME     "pl08xdmac"
96
97 /**
98  * struct vendor_data - vendor-specific config parameters for PL08x derivatives
99  * @channels: the number of channels available in this variant
100  * @dualmaster: whether this version supports dual AHB masters or not.
101  */
102 struct vendor_data {
103         u8 channels;
104         bool dualmaster;
105 };
106
107 /*
108  * PL08X private data structures
109  * An LLI struct - see PL08x TRM.  Note that next uses bit[0] as a bus bit,
110  * start & end do not - their bus bit info is in cctl.  Also note that these
111  * are fixed 32-bit quantities.
112  */
113 struct pl08x_lli {
114         u32 src;
115         u32 dst;
116         u32 lli;
117         u32 cctl;
118 };
119
120 /**
121  * struct pl08x_driver_data - the local state holder for the PL08x
122  * @slave: slave engine for this instance
123  * @memcpy: memcpy engine for this instance
124  * @base: virtual memory base (remapped) for the PL08x
125  * @adev: the corresponding AMBA (PrimeCell) bus entry
126  * @vd: vendor data for this PL08x variant
127  * @pd: platform data passed in from the platform/machine
128  * @phy_chans: array of data for the physical channels
129  * @pool: a pool for the LLI descriptors
130  * @pool_ctr: counter of LLIs in the pool
131  * @lli_buses: bitmask to or in to LLI pointer selecting AHB port for LLI fetches
132  * @mem_buses: set to indicate memory transfers on AHB2.
133  * @lock: a spinlock for this struct
134  */
135 struct pl08x_driver_data {
136         struct dma_device slave;
137         struct dma_device memcpy;
138         void __iomem *base;
139         struct amba_device *adev;
140         const struct vendor_data *vd;
141         struct pl08x_platform_data *pd;
142         struct pl08x_phy_chan *phy_chans;
143         struct dma_pool *pool;
144         int pool_ctr;
145         u8 lli_buses;
146         u8 mem_buses;
147         spinlock_t lock;
148 };
149
150 /*
151  * PL08X specific defines
152  */
153
154 /*
155  * Memory boundaries: the manual for PL08x says that the controller
156  * cannot read past a 1KiB boundary, so these defines are used to
157  * create transfer LLIs that do not cross such boundaries.
158  */
159 #define PL08X_BOUNDARY_SHIFT            (10)    /* 1KB 0x400 */
160 #define PL08X_BOUNDARY_SIZE             (1 << PL08X_BOUNDARY_SHIFT)
161
162 /* Size (bytes) of each LLI buffer allocated for one transfer */
163 # define PL08X_LLI_TSFR_SIZE    0x2000
164
165 /* Maximum times we call dma_pool_alloc on this pool without freeing */
166 #define MAX_NUM_TSFR_LLIS       (PL08X_LLI_TSFR_SIZE/sizeof(struct pl08x_lli))
167 #define PL08X_ALIGN             8
168
169 static inline struct pl08x_dma_chan *to_pl08x_chan(struct dma_chan *chan)
170 {
171         return container_of(chan, struct pl08x_dma_chan, chan);
172 }
173
174 static inline struct pl08x_txd *to_pl08x_txd(struct dma_async_tx_descriptor *tx)
175 {
176         return container_of(tx, struct pl08x_txd, tx);
177 }
178
179 /*
180  * Physical channel handling
181  */
182
183 /* Whether a certain channel is busy or not */
184 static int pl08x_phy_channel_busy(struct pl08x_phy_chan *ch)
185 {
186         unsigned int val;
187
188         val = readl(ch->base + PL080_CH_CONFIG);
189         return val & PL080_CONFIG_ACTIVE;
190 }
191
192 /*
193  * Set the initial DMA register values i.e. those for the first LLI
194  * The next LLI pointer and the configuration interrupt bit have
195  * been set when the LLIs were constructed.  Poke them into the hardware
196  * and start the transfer.
197  */
198 static void pl08x_start_txd(struct pl08x_dma_chan *plchan,
199         struct pl08x_txd *txd)
200 {
201         struct pl08x_driver_data *pl08x = plchan->host;
202         struct pl08x_phy_chan *phychan = plchan->phychan;
203         struct pl08x_lli *lli = &txd->llis_va[0];
204         u32 val;
205
206         plchan->at = txd;
207
208         /* Wait for channel inactive */
209         while (pl08x_phy_channel_busy(phychan))
210                 cpu_relax();
211
212         dev_vdbg(&pl08x->adev->dev,
213                 "WRITE channel %d: csrc=0x%08x, cdst=0x%08x, "
214                 "clli=0x%08x, cctl=0x%08x, ccfg=0x%08x\n",
215                 phychan->id, lli->src, lli->dst, lli->lli, lli->cctl,
216                 txd->ccfg);
217
218         writel(lli->src, phychan->base + PL080_CH_SRC_ADDR);
219         writel(lli->dst, phychan->base + PL080_CH_DST_ADDR);
220         writel(lli->lli, phychan->base + PL080_CH_LLI);
221         writel(lli->cctl, phychan->base + PL080_CH_CONTROL);
222         writel(txd->ccfg, phychan->base + PL080_CH_CONFIG);
223
224         /* Enable the DMA channel */
225         /* Do not access config register until channel shows as disabled */
226         while (readl(pl08x->base + PL080_EN_CHAN) & (1 << phychan->id))
227                 cpu_relax();
228
229         /* Do not access config register until channel shows as inactive */
230         val = readl(phychan->base + PL080_CH_CONFIG);
231         while ((val & PL080_CONFIG_ACTIVE) || (val & PL080_CONFIG_ENABLE))
232                 val = readl(phychan->base + PL080_CH_CONFIG);
233
234         writel(val | PL080_CONFIG_ENABLE, phychan->base + PL080_CH_CONFIG);
235 }
236
237 /*
238  * Pause the channel by setting the HALT bit.
239  *
240  * For M->P transfers, pause the DMAC first and then stop the peripheral -
241  * the FIFO can only drain if the peripheral is still requesting data.
242  * (note: this can still timeout if the DMAC FIFO never drains of data.)
243  *
244  * For P->M transfers, disable the peripheral first to stop it filling
245  * the DMAC FIFO, and then pause the DMAC.
246  */
247 static void pl08x_pause_phy_chan(struct pl08x_phy_chan *ch)
248 {
249         u32 val;
250         int timeout;
251
252         /* Set the HALT bit and wait for the FIFO to drain */
253         val = readl(ch->base + PL080_CH_CONFIG);
254         val |= PL080_CONFIG_HALT;
255         writel(val, ch->base + PL080_CH_CONFIG);
256
257         /* Wait for channel inactive */
258         for (timeout = 1000; timeout; timeout--) {
259                 if (!pl08x_phy_channel_busy(ch))
260                         break;
261                 udelay(1);
262         }
263         if (pl08x_phy_channel_busy(ch))
264                 pr_err("pl08x: channel%u timeout waiting for pause\n", ch->id);
265 }
266
267 static void pl08x_resume_phy_chan(struct pl08x_phy_chan *ch)
268 {
269         u32 val;
270
271         /* Clear the HALT bit */
272         val = readl(ch->base + PL080_CH_CONFIG);
273         val &= ~PL080_CONFIG_HALT;
274         writel(val, ch->base + PL080_CH_CONFIG);
275 }
276
277
278 /*
279  * pl08x_terminate_phy_chan() stops the channel, clears the FIFO and
280  * clears any pending interrupt status.  This should not be used for
281  * an on-going transfer, but as a method of shutting down a channel
282  * (eg, when it's no longer used) or terminating a transfer.
283  */
284 static void pl08x_terminate_phy_chan(struct pl08x_driver_data *pl08x,
285         struct pl08x_phy_chan *ch)
286 {
287         u32 val = readl(ch->base + PL080_CH_CONFIG);
288
289         val &= ~(PL080_CONFIG_ENABLE | PL080_CONFIG_ERR_IRQ_MASK |
290                  PL080_CONFIG_TC_IRQ_MASK);
291
292         writel(val, ch->base + PL080_CH_CONFIG);
293
294         writel(1 << ch->id, pl08x->base + PL080_ERR_CLEAR);
295         writel(1 << ch->id, pl08x->base + PL080_TC_CLEAR);
296 }
297
298 static inline u32 get_bytes_in_cctl(u32 cctl)
299 {
300         /* The source width defines the number of bytes */
301         u32 bytes = cctl & PL080_CONTROL_TRANSFER_SIZE_MASK;
302
303         switch (cctl >> PL080_CONTROL_SWIDTH_SHIFT) {
304         case PL080_WIDTH_8BIT:
305                 break;
306         case PL080_WIDTH_16BIT:
307                 bytes *= 2;
308                 break;
309         case PL080_WIDTH_32BIT:
310                 bytes *= 4;
311                 break;
312         }
313         return bytes;
314 }
315
316 /* The channel should be paused when calling this */
317 static u32 pl08x_getbytes_chan(struct pl08x_dma_chan *plchan)
318 {
319         struct pl08x_phy_chan *ch;
320         struct pl08x_txd *txd;
321         unsigned long flags;
322         size_t bytes = 0;
323
324         spin_lock_irqsave(&plchan->lock, flags);
325         ch = plchan->phychan;
326         txd = plchan->at;
327
328         /*
329          * Follow the LLIs to get the number of remaining
330          * bytes in the currently active transaction.
331          */
332         if (ch && txd) {
333                 u32 clli = readl(ch->base + PL080_CH_LLI) & ~PL080_LLI_LM_AHB2;
334
335                 /* First get the remaining bytes in the active transfer */
336                 bytes = get_bytes_in_cctl(readl(ch->base + PL080_CH_CONTROL));
337
338                 if (clli) {
339                         struct pl08x_lli *llis_va = txd->llis_va;
340                         dma_addr_t llis_bus = txd->llis_bus;
341                         int index;
342
343                         BUG_ON(clli < llis_bus || clli >= llis_bus +
344                                 sizeof(struct pl08x_lli) * MAX_NUM_TSFR_LLIS);
345
346                         /*
347                          * Locate the next LLI - as this is an array,
348                          * it's simple maths to find.
349                          */
350                         index = (clli - llis_bus) / sizeof(struct pl08x_lli);
351
352                         for (; index < MAX_NUM_TSFR_LLIS; index++) {
353                                 bytes += get_bytes_in_cctl(llis_va[index].cctl);
354
355                                 /*
356                                  * A LLI pointer of 0 terminates the LLI list
357                                  */
358                                 if (!llis_va[index].lli)
359                                         break;
360                         }
361                 }
362         }
363
364         /* Sum up all queued transactions */
365         if (!list_empty(&plchan->pend_list)) {
366                 struct pl08x_txd *txdi;
367                 list_for_each_entry(txdi, &plchan->pend_list, node) {
368                         bytes += txdi->len;
369                 }
370         }
371
372         spin_unlock_irqrestore(&plchan->lock, flags);
373
374         return bytes;
375 }
376
377 /*
378  * Allocate a physical channel for a virtual channel
379  *
380  * Try to locate a physical channel to be used for this transfer. If all
381  * are taken return NULL and the requester will have to cope by using
382  * some fallback PIO mode or retrying later.
383  */
384 static struct pl08x_phy_chan *
385 pl08x_get_phy_channel(struct pl08x_driver_data *pl08x,
386                       struct pl08x_dma_chan *virt_chan)
387 {
388         struct pl08x_phy_chan *ch = NULL;
389         unsigned long flags;
390         int i;
391
392         for (i = 0; i < pl08x->vd->channels; i++) {
393                 ch = &pl08x->phy_chans[i];
394
395                 spin_lock_irqsave(&ch->lock, flags);
396
397                 if (!ch->serving) {
398                         ch->serving = virt_chan;
399                         ch->signal = -1;
400                         spin_unlock_irqrestore(&ch->lock, flags);
401                         break;
402                 }
403
404                 spin_unlock_irqrestore(&ch->lock, flags);
405         }
406
407         if (i == pl08x->vd->channels) {
408                 /* No physical channel available, cope with it */
409                 return NULL;
410         }
411
412         return ch;
413 }
414
415 static inline void pl08x_put_phy_channel(struct pl08x_driver_data *pl08x,
416                                          struct pl08x_phy_chan *ch)
417 {
418         unsigned long flags;
419
420         spin_lock_irqsave(&ch->lock, flags);
421
422         /* Stop the channel and clear its interrupts */
423         pl08x_terminate_phy_chan(pl08x, ch);
424
425         /* Mark it as free */
426         ch->serving = NULL;
427         spin_unlock_irqrestore(&ch->lock, flags);
428 }
429
430 /*
431  * LLI handling
432  */
433
434 static inline unsigned int pl08x_get_bytes_for_cctl(unsigned int coded)
435 {
436         switch (coded) {
437         case PL080_WIDTH_8BIT:
438                 return 1;
439         case PL080_WIDTH_16BIT:
440                 return 2;
441         case PL080_WIDTH_32BIT:
442                 return 4;
443         default:
444                 break;
445         }
446         BUG();
447         return 0;
448 }
449
450 static inline u32 pl08x_cctl_bits(u32 cctl, u8 srcwidth, u8 dstwidth,
451                                   size_t tsize)
452 {
453         u32 retbits = cctl;
454
455         /* Remove all src, dst and transfer size bits */
456         retbits &= ~PL080_CONTROL_DWIDTH_MASK;
457         retbits &= ~PL080_CONTROL_SWIDTH_MASK;
458         retbits &= ~PL080_CONTROL_TRANSFER_SIZE_MASK;
459
460         /* Then set the bits according to the parameters */
461         switch (srcwidth) {
462         case 1:
463                 retbits |= PL080_WIDTH_8BIT << PL080_CONTROL_SWIDTH_SHIFT;
464                 break;
465         case 2:
466                 retbits |= PL080_WIDTH_16BIT << PL080_CONTROL_SWIDTH_SHIFT;
467                 break;
468         case 4:
469                 retbits |= PL080_WIDTH_32BIT << PL080_CONTROL_SWIDTH_SHIFT;
470                 break;
471         default:
472                 BUG();
473                 break;
474         }
475
476         switch (dstwidth) {
477         case 1:
478                 retbits |= PL080_WIDTH_8BIT << PL080_CONTROL_DWIDTH_SHIFT;
479                 break;
480         case 2:
481                 retbits |= PL080_WIDTH_16BIT << PL080_CONTROL_DWIDTH_SHIFT;
482                 break;
483         case 4:
484                 retbits |= PL080_WIDTH_32BIT << PL080_CONTROL_DWIDTH_SHIFT;
485                 break;
486         default:
487                 BUG();
488                 break;
489         }
490
491         retbits |= tsize << PL080_CONTROL_TRANSFER_SIZE_SHIFT;
492         return retbits;
493 }
494
495 struct pl08x_lli_build_data {
496         struct pl08x_txd *txd;
497         struct pl08x_bus_data srcbus;
498         struct pl08x_bus_data dstbus;
499         size_t remainder;
500         u32 lli_bus;
501 };
502
503 /*
504  * Autoselect a master bus to use for the transfer this prefers the
505  * destination bus if both available if fixed address on one bus the
506  * other will be chosen
507  */
508 static void pl08x_choose_master_bus(struct pl08x_lli_build_data *bd,
509         struct pl08x_bus_data **mbus, struct pl08x_bus_data **sbus, u32 cctl)
510 {
511         if (!(cctl & PL080_CONTROL_DST_INCR)) {
512                 *mbus = &bd->srcbus;
513                 *sbus = &bd->dstbus;
514         } else if (!(cctl & PL080_CONTROL_SRC_INCR)) {
515                 *mbus = &bd->dstbus;
516                 *sbus = &bd->srcbus;
517         } else {
518                 if (bd->dstbus.buswidth == 4) {
519                         *mbus = &bd->dstbus;
520                         *sbus = &bd->srcbus;
521                 } else if (bd->srcbus.buswidth == 4) {
522                         *mbus = &bd->srcbus;
523                         *sbus = &bd->dstbus;
524                 } else if (bd->dstbus.buswidth == 2) {
525                         *mbus = &bd->dstbus;
526                         *sbus = &bd->srcbus;
527                 } else if (bd->srcbus.buswidth == 2) {
528                         *mbus = &bd->srcbus;
529                         *sbus = &bd->dstbus;
530                 } else {
531                         /* bd->srcbus.buswidth == 1 */
532                         *mbus = &bd->dstbus;
533                         *sbus = &bd->srcbus;
534                 }
535         }
536 }
537
538 /*
539  * Fills in one LLI for a certain transfer descriptor and advance the counter
540  */
541 static void pl08x_fill_lli_for_desc(struct pl08x_lli_build_data *bd,
542         int num_llis, int len, u32 cctl)
543 {
544         struct pl08x_lli *llis_va = bd->txd->llis_va;
545         dma_addr_t llis_bus = bd->txd->llis_bus;
546
547         BUG_ON(num_llis >= MAX_NUM_TSFR_LLIS);
548
549         llis_va[num_llis].cctl = cctl;
550         llis_va[num_llis].src = bd->srcbus.addr;
551         llis_va[num_llis].dst = bd->dstbus.addr;
552         llis_va[num_llis].lli = llis_bus + (num_llis + 1) * sizeof(struct pl08x_lli);
553         llis_va[num_llis].lli |= bd->lli_bus;
554
555         if (cctl & PL080_CONTROL_SRC_INCR)
556                 bd->srcbus.addr += len;
557         if (cctl & PL080_CONTROL_DST_INCR)
558                 bd->dstbus.addr += len;
559
560         BUG_ON(bd->remainder < len);
561
562         bd->remainder -= len;
563 }
564
565 /*
566  * Return number of bytes to fill to boundary, or len.
567  * This calculation works for any value of addr.
568  */
569 static inline size_t pl08x_pre_boundary(u32 addr, size_t len)
570 {
571         size_t boundary_len = PL08X_BOUNDARY_SIZE -
572                         (addr & (PL08X_BOUNDARY_SIZE - 1));
573
574         return min(boundary_len, len);
575 }
576
577 /*
578  * This fills in the table of LLIs for the transfer descriptor
579  * Note that we assume we never have to change the burst sizes
580  * Return 0 for error
581  */
582 static int pl08x_fill_llis_for_desc(struct pl08x_driver_data *pl08x,
583                               struct pl08x_txd *txd)
584 {
585         struct pl08x_bus_data *mbus, *sbus;
586         struct pl08x_lli_build_data bd;
587         int num_llis = 0;
588         u32 cctl;
589         size_t max_bytes_per_lli;
590         size_t total_bytes = 0;
591         struct pl08x_lli *llis_va;
592
593         txd->llis_va = dma_pool_alloc(pl08x->pool, GFP_NOWAIT,
594                                       &txd->llis_bus);
595         if (!txd->llis_va) {
596                 dev_err(&pl08x->adev->dev, "%s no memory for llis\n", __func__);
597                 return 0;
598         }
599
600         pl08x->pool_ctr++;
601
602         /* Get the default CCTL */
603         cctl = txd->cctl;
604
605         bd.txd = txd;
606         bd.srcbus.addr = txd->src_addr;
607         bd.dstbus.addr = txd->dst_addr;
608         bd.lli_bus = (pl08x->lli_buses & PL08X_AHB2) ? PL080_LLI_LM_AHB2 : 0;
609
610         /* Find maximum width of the source bus */
611         bd.srcbus.maxwidth =
612                 pl08x_get_bytes_for_cctl((cctl & PL080_CONTROL_SWIDTH_MASK) >>
613                                        PL080_CONTROL_SWIDTH_SHIFT);
614
615         /* Find maximum width of the destination bus */
616         bd.dstbus.maxwidth =
617                 pl08x_get_bytes_for_cctl((cctl & PL080_CONTROL_DWIDTH_MASK) >>
618                                        PL080_CONTROL_DWIDTH_SHIFT);
619
620         /* Set up the bus widths to the maximum */
621         bd.srcbus.buswidth = bd.srcbus.maxwidth;
622         bd.dstbus.buswidth = bd.dstbus.maxwidth;
623
624         /*
625          * Bytes transferred == tsize * MIN(buswidths), not max(buswidths)
626          */
627         max_bytes_per_lli = min(bd.srcbus.buswidth, bd.dstbus.buswidth) *
628                 PL080_CONTROL_TRANSFER_SIZE_MASK;
629
630         /* We need to count this down to zero */
631         bd.remainder = txd->len;
632
633         /*
634          * Choose bus to align to
635          * - prefers destination bus if both available
636          * - if fixed address on one bus chooses other
637          */
638         pl08x_choose_master_bus(&bd, &mbus, &sbus, cctl);
639
640         dev_vdbg(&pl08x->adev->dev, "src=0x%08x%s/%u dst=0x%08x%s/%u len=%zu llimax=%zu\n",
641                  bd.srcbus.addr, cctl & PL080_CONTROL_SRC_INCR ? "+" : "",
642                  bd.srcbus.buswidth,
643                  bd.dstbus.addr, cctl & PL080_CONTROL_DST_INCR ? "+" : "",
644                  bd.dstbus.buswidth,
645                  bd.remainder, max_bytes_per_lli);
646         dev_vdbg(&pl08x->adev->dev, "mbus=%s sbus=%s\n",
647                  mbus == &bd.srcbus ? "src" : "dst",
648                  sbus == &bd.srcbus ? "src" : "dst");
649
650         if (txd->len < mbus->buswidth) {
651                 /* Less than a bus width available - send as single bytes */
652                 while (bd.remainder) {
653                         dev_vdbg(&pl08x->adev->dev,
654                                  "%s single byte LLIs for a transfer of "
655                                  "less than a bus width (remain 0x%08x)\n",
656                                  __func__, bd.remainder);
657                         cctl = pl08x_cctl_bits(cctl, 1, 1, 1);
658                         pl08x_fill_lli_for_desc(&bd, num_llis++, 1, cctl);
659                         total_bytes++;
660                 }
661         } else {
662                 /* Make one byte LLIs until master bus is aligned */
663                 while ((mbus->addr) % (mbus->buswidth)) {
664                         dev_vdbg(&pl08x->adev->dev,
665                                 "%s adjustment lli for less than bus width "
666                                  "(remain 0x%08x)\n",
667                                  __func__, bd.remainder);
668                         cctl = pl08x_cctl_bits(cctl, 1, 1, 1);
669                         pl08x_fill_lli_for_desc(&bd, num_llis++, 1, cctl);
670                         total_bytes++;
671                 }
672
673                 /*
674                  * Master now aligned
675                  * - if slave is not then we must set its width down
676                  */
677                 if (sbus->addr % sbus->buswidth) {
678                         dev_dbg(&pl08x->adev->dev,
679                                 "%s set down bus width to one byte\n",
680                                  __func__);
681
682                         sbus->buswidth = 1;
683                 }
684
685                 /*
686                  * Make largest possible LLIs until less than one bus
687                  * width left
688                  */
689                 while (bd.remainder > (mbus->buswidth - 1)) {
690                         size_t lli_len, target_len, tsize, odd_bytes;
691
692                         /*
693                          * If enough left try to send max possible,
694                          * otherwise try to send the remainder
695                          */
696                         target_len = min(bd.remainder, max_bytes_per_lli);
697
698                         /*
699                          * Set bus lengths for incrementing buses to the
700                          * number of bytes which fill to next memory boundary,
701                          * limiting on the target length calculated above.
702                          */
703                         if (cctl & PL080_CONTROL_SRC_INCR)
704                                 bd.srcbus.fill_bytes =
705                                         pl08x_pre_boundary(bd.srcbus.addr,
706                                                 target_len);
707                         else
708                                 bd.srcbus.fill_bytes = target_len;
709
710                         if (cctl & PL080_CONTROL_DST_INCR)
711                                 bd.dstbus.fill_bytes =
712                                         pl08x_pre_boundary(bd.dstbus.addr,
713                                                 target_len);
714                         else
715                                 bd.dstbus.fill_bytes = target_len;
716
717                         /* Find the nearest */
718                         lli_len = min(bd.srcbus.fill_bytes,
719                                       bd.dstbus.fill_bytes);
720
721                         BUG_ON(lli_len > bd.remainder);
722
723                         if (lli_len <= 0) {
724                                 dev_err(&pl08x->adev->dev,
725                                         "%s lli_len is %zu, <= 0\n",
726                                                 __func__, lli_len);
727                                 return 0;
728                         }
729
730                         if (lli_len == target_len) {
731                                 /*
732                                  * Can send what we wanted.
733                                  * Maintain alignment
734                                  */
735                                 lli_len = (lli_len/mbus->buswidth) *
736                                                         mbus->buswidth;
737                                 odd_bytes = 0;
738                         } else {
739                                 /*
740                                  * So now we know how many bytes to transfer
741                                  * to get to the nearest boundary.  The next
742                                  * LLI will past the boundary.  However, we
743                                  * may be working to a boundary on the slave
744                                  * bus.  We need to ensure the master stays
745                                  * aligned, and that we are working in
746                                  * multiples of the bus widths.
747                                  */
748                                 odd_bytes = lli_len % mbus->buswidth;
749                                 lli_len -= odd_bytes;
750
751                         }
752
753                         if (lli_len) {
754                                 /*
755                                  * Check against minimum bus alignment:
756                                  * Calculate actual transfer size in relation
757                                  * to bus width an get a maximum remainder of
758                                  * the smallest bus width - 1
759                                  */
760                                 /* FIXME: use round_down()? */
761                                 tsize = lli_len / min(mbus->buswidth,
762                                                       sbus->buswidth);
763                                 lli_len = tsize * min(mbus->buswidth,
764                                                       sbus->buswidth);
765
766                                 if (target_len != lli_len) {
767                                         dev_vdbg(&pl08x->adev->dev,
768                                         "%s can't send what we want. Desired 0x%08zx, lli of 0x%08zx bytes in txd of 0x%08zx\n",
769                                         __func__, target_len, lli_len, txd->len);
770                                 }
771
772                                 cctl = pl08x_cctl_bits(cctl,
773                                                        bd.srcbus.buswidth,
774                                                        bd.dstbus.buswidth,
775                                                        tsize);
776
777                                 dev_vdbg(&pl08x->adev->dev,
778                                         "%s fill lli with single lli chunk of size 0x%08zx (remainder 0x%08zx)\n",
779                                         __func__, lli_len, bd.remainder);
780                                 pl08x_fill_lli_for_desc(&bd, num_llis++,
781                                         lli_len, cctl);
782                                 total_bytes += lli_len;
783                         }
784
785
786                         if (odd_bytes) {
787                                 /*
788                                  * Creep past the boundary, maintaining
789                                  * master alignment
790                                  */
791                                 int j;
792                                 for (j = 0; (j < mbus->buswidth)
793                                                 && (bd.remainder); j++) {
794                                         cctl = pl08x_cctl_bits(cctl, 1, 1, 1);
795                                         dev_vdbg(&pl08x->adev->dev,
796                                                 "%s align with boundary, single byte (remain 0x%08zx)\n",
797                                                 __func__, bd.remainder);
798                                         pl08x_fill_lli_for_desc(&bd,
799                                                 num_llis++, 1, cctl);
800                                         total_bytes++;
801                                 }
802                         }
803                 }
804
805                 /*
806                  * Send any odd bytes
807                  */
808                 while (bd.remainder) {
809                         cctl = pl08x_cctl_bits(cctl, 1, 1, 1);
810                         dev_vdbg(&pl08x->adev->dev,
811                                 "%s align with boundary, single odd byte (remain %zu)\n",
812                                 __func__, bd.remainder);
813                         pl08x_fill_lli_for_desc(&bd, num_llis++, 1, cctl);
814                         total_bytes++;
815                 }
816         }
817         if (total_bytes != txd->len) {
818                 dev_err(&pl08x->adev->dev,
819                         "%s size of encoded lli:s don't match total txd, transferred 0x%08zx from size 0x%08zx\n",
820                         __func__, total_bytes, txd->len);
821                 return 0;
822         }
823
824         if (num_llis >= MAX_NUM_TSFR_LLIS) {
825                 dev_err(&pl08x->adev->dev,
826                         "%s need to increase MAX_NUM_TSFR_LLIS from 0x%08x\n",
827                         __func__, (u32) MAX_NUM_TSFR_LLIS);
828                 return 0;
829         }
830
831         llis_va = txd->llis_va;
832         /* The final LLI terminates the LLI. */
833         llis_va[num_llis - 1].lli = 0;
834         /* The final LLI element shall also fire an interrupt. */
835         llis_va[num_llis - 1].cctl |= PL080_CONTROL_TC_IRQ_EN;
836
837 #ifdef VERBOSE_DEBUG
838         {
839                 int i;
840
841                 dev_vdbg(&pl08x->adev->dev,
842                          "%-3s %-9s  %-10s %-10s %-10s %s\n",
843                          "lli", "", "csrc", "cdst", "clli", "cctl");
844                 for (i = 0; i < num_llis; i++) {
845                         dev_vdbg(&pl08x->adev->dev,
846                                  "%3d @%p: 0x%08x 0x%08x 0x%08x 0x%08x\n",
847                                  i, &llis_va[i], llis_va[i].src,
848                                  llis_va[i].dst, llis_va[i].lli, llis_va[i].cctl
849                                 );
850                 }
851         }
852 #endif
853
854         return num_llis;
855 }
856
857 /* You should call this with the struct pl08x lock held */
858 static void pl08x_free_txd(struct pl08x_driver_data *pl08x,
859                            struct pl08x_txd *txd)
860 {
861         /* Free the LLI */
862         dma_pool_free(pl08x->pool, txd->llis_va, txd->llis_bus);
863
864         pl08x->pool_ctr--;
865
866         kfree(txd);
867 }
868
869 static void pl08x_free_txd_list(struct pl08x_driver_data *pl08x,
870                                 struct pl08x_dma_chan *plchan)
871 {
872         struct pl08x_txd *txdi = NULL;
873         struct pl08x_txd *next;
874
875         if (!list_empty(&plchan->pend_list)) {
876                 list_for_each_entry_safe(txdi,
877                                          next, &plchan->pend_list, node) {
878                         list_del(&txdi->node);
879                         pl08x_free_txd(pl08x, txdi);
880                 }
881         }
882 }
883
884 /*
885  * The DMA ENGINE API
886  */
887 static int pl08x_alloc_chan_resources(struct dma_chan *chan)
888 {
889         return 0;
890 }
891
892 static void pl08x_free_chan_resources(struct dma_chan *chan)
893 {
894 }
895
896 /*
897  * This should be called with the channel plchan->lock held
898  */
899 static int prep_phy_channel(struct pl08x_dma_chan *plchan,
900                             struct pl08x_txd *txd)
901 {
902         struct pl08x_driver_data *pl08x = plchan->host;
903         struct pl08x_phy_chan *ch;
904         int ret;
905
906         /* Check if we already have a channel */
907         if (plchan->phychan)
908                 return 0;
909
910         ch = pl08x_get_phy_channel(pl08x, plchan);
911         if (!ch) {
912                 /* No physical channel available, cope with it */
913                 dev_dbg(&pl08x->adev->dev, "no physical channel available for xfer on %s\n", plchan->name);
914                 return -EBUSY;
915         }
916
917         /*
918          * OK we have a physical channel: for memcpy() this is all we
919          * need, but for slaves the physical signals may be muxed!
920          * Can the platform allow us to use this channel?
921          */
922         if (plchan->slave &&
923             ch->signal < 0 &&
924             pl08x->pd->get_signal) {
925                 ret = pl08x->pd->get_signal(plchan);
926                 if (ret < 0) {
927                         dev_dbg(&pl08x->adev->dev,
928                                 "unable to use physical channel %d for transfer on %s due to platform restrictions\n",
929                                 ch->id, plchan->name);
930                         /* Release physical channel & return */
931                         pl08x_put_phy_channel(pl08x, ch);
932                         return -EBUSY;
933                 }
934                 ch->signal = ret;
935
936                 /* Assign the flow control signal to this channel */
937                 if (txd->direction == DMA_TO_DEVICE)
938                         txd->ccfg |= ch->signal << PL080_CONFIG_DST_SEL_SHIFT;
939                 else if (txd->direction == DMA_FROM_DEVICE)
940                         txd->ccfg |= ch->signal << PL080_CONFIG_SRC_SEL_SHIFT;
941         }
942
943         dev_dbg(&pl08x->adev->dev, "allocated physical channel %d and signal %d for xfer on %s\n",
944                  ch->id,
945                  ch->signal,
946                  plchan->name);
947
948         plchan->phychan_hold++;
949         plchan->phychan = ch;
950
951         return 0;
952 }
953
954 static void release_phy_channel(struct pl08x_dma_chan *plchan)
955 {
956         struct pl08x_driver_data *pl08x = plchan->host;
957
958         if ((plchan->phychan->signal >= 0) && pl08x->pd->put_signal) {
959                 pl08x->pd->put_signal(plchan);
960                 plchan->phychan->signal = -1;
961         }
962         pl08x_put_phy_channel(pl08x, plchan->phychan);
963         plchan->phychan = NULL;
964 }
965
966 static dma_cookie_t pl08x_tx_submit(struct dma_async_tx_descriptor *tx)
967 {
968         struct pl08x_dma_chan *plchan = to_pl08x_chan(tx->chan);
969         struct pl08x_txd *txd = to_pl08x_txd(tx);
970         unsigned long flags;
971         dma_cookie_t cookie;
972
973         spin_lock_irqsave(&plchan->lock, flags);
974         cookie = dma_cookie_assign(tx);
975
976         /* Put this onto the pending list */
977         list_add_tail(&txd->node, &plchan->pend_list);
978
979         /*
980          * If there was no physical channel available for this memcpy,
981          * stack the request up and indicate that the channel is waiting
982          * for a free physical channel.
983          */
984         if (!plchan->slave && !plchan->phychan) {
985                 /* Do this memcpy whenever there is a channel ready */
986                 plchan->state = PL08X_CHAN_WAITING;
987                 plchan->waiting = txd;
988         } else {
989                 plchan->phychan_hold--;
990         }
991
992         spin_unlock_irqrestore(&plchan->lock, flags);
993
994         return cookie;
995 }
996
997 static struct dma_async_tx_descriptor *pl08x_prep_dma_interrupt(
998                 struct dma_chan *chan, unsigned long flags)
999 {
1000         struct dma_async_tx_descriptor *retval = NULL;
1001
1002         return retval;
1003 }
1004
1005 /*
1006  * Code accessing dma_async_is_complete() in a tight loop may give problems.
1007  * If slaves are relying on interrupts to signal completion this function
1008  * must not be called with interrupts disabled.
1009  */
1010 static enum dma_status
1011 pl08x_dma_tx_status(struct dma_chan *chan,
1012                     dma_cookie_t cookie,
1013                     struct dma_tx_state *txstate)
1014 {
1015         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1016         enum dma_status ret;
1017
1018         ret = dma_cookie_status(chan, cookie, txstate);
1019         if (ret == DMA_SUCCESS)
1020                 return ret;
1021
1022         /*
1023          * This cookie not complete yet
1024          * Get number of bytes left in the active transactions and queue
1025          */
1026         dma_set_residue(txstate, pl08x_getbytes_chan(plchan));
1027
1028         if (plchan->state == PL08X_CHAN_PAUSED)
1029                 return DMA_PAUSED;
1030
1031         /* Whether waiting or running, we're in progress */
1032         return DMA_IN_PROGRESS;
1033 }
1034
1035 /* PrimeCell DMA extension */
1036 struct burst_table {
1037         u32 burstwords;
1038         u32 reg;
1039 };
1040
1041 static const struct burst_table burst_sizes[] = {
1042         {
1043                 .burstwords = 256,
1044                 .reg = PL080_BSIZE_256,
1045         },
1046         {
1047                 .burstwords = 128,
1048                 .reg = PL080_BSIZE_128,
1049         },
1050         {
1051                 .burstwords = 64,
1052                 .reg = PL080_BSIZE_64,
1053         },
1054         {
1055                 .burstwords = 32,
1056                 .reg = PL080_BSIZE_32,
1057         },
1058         {
1059                 .burstwords = 16,
1060                 .reg = PL080_BSIZE_16,
1061         },
1062         {
1063                 .burstwords = 8,
1064                 .reg = PL080_BSIZE_8,
1065         },
1066         {
1067                 .burstwords = 4,
1068                 .reg = PL080_BSIZE_4,
1069         },
1070         {
1071                 .burstwords = 0,
1072                 .reg = PL080_BSIZE_1,
1073         },
1074 };
1075
1076 /*
1077  * Given the source and destination available bus masks, select which
1078  * will be routed to each port.  We try to have source and destination
1079  * on separate ports, but always respect the allowable settings.
1080  */
1081 static u32 pl08x_select_bus(u8 src, u8 dst)
1082 {
1083         u32 cctl = 0;
1084
1085         if (!(dst & PL08X_AHB1) || ((dst & PL08X_AHB2) && (src & PL08X_AHB1)))
1086                 cctl |= PL080_CONTROL_DST_AHB2;
1087         if (!(src & PL08X_AHB1) || ((src & PL08X_AHB2) && !(dst & PL08X_AHB2)))
1088                 cctl |= PL080_CONTROL_SRC_AHB2;
1089
1090         return cctl;
1091 }
1092
1093 static u32 pl08x_cctl(u32 cctl)
1094 {
1095         cctl &= ~(PL080_CONTROL_SRC_AHB2 | PL080_CONTROL_DST_AHB2 |
1096                   PL080_CONTROL_SRC_INCR | PL080_CONTROL_DST_INCR |
1097                   PL080_CONTROL_PROT_MASK);
1098
1099         /* Access the cell in privileged mode, non-bufferable, non-cacheable */
1100         return cctl | PL080_CONTROL_PROT_SYS;
1101 }
1102
1103 static u32 pl08x_width(enum dma_slave_buswidth width)
1104 {
1105         switch (width) {
1106         case DMA_SLAVE_BUSWIDTH_1_BYTE:
1107                 return PL080_WIDTH_8BIT;
1108         case DMA_SLAVE_BUSWIDTH_2_BYTES:
1109                 return PL080_WIDTH_16BIT;
1110         case DMA_SLAVE_BUSWIDTH_4_BYTES:
1111                 return PL080_WIDTH_32BIT;
1112         default:
1113                 return ~0;
1114         }
1115 }
1116
1117 static u32 pl08x_burst(u32 maxburst)
1118 {
1119         int i;
1120
1121         for (i = 0; i < ARRAY_SIZE(burst_sizes); i++)
1122                 if (burst_sizes[i].burstwords <= maxburst)
1123                         break;
1124
1125         return burst_sizes[i].reg;
1126 }
1127
1128 static int dma_set_runtime_config(struct dma_chan *chan,
1129                                   struct dma_slave_config *config)
1130 {
1131         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1132         struct pl08x_driver_data *pl08x = plchan->host;
1133         enum dma_slave_buswidth addr_width;
1134         u32 width, burst, maxburst;
1135         u32 cctl = 0;
1136
1137         if (!plchan->slave)
1138                 return -EINVAL;
1139
1140         /* Transfer direction */
1141         plchan->runtime_direction = config->direction;
1142         if (config->direction == DMA_TO_DEVICE) {
1143                 addr_width = config->dst_addr_width;
1144                 maxburst = config->dst_maxburst;
1145         } else if (config->direction == DMA_FROM_DEVICE) {
1146                 addr_width = config->src_addr_width;
1147                 maxburst = config->src_maxburst;
1148         } else {
1149                 dev_err(&pl08x->adev->dev,
1150                         "bad runtime_config: alien transfer direction\n");
1151                 return -EINVAL;
1152         }
1153
1154         width = pl08x_width(addr_width);
1155         if (width == ~0) {
1156                 dev_err(&pl08x->adev->dev,
1157                         "bad runtime_config: alien address width\n");
1158                 return -EINVAL;
1159         }
1160
1161         cctl |= width << PL080_CONTROL_SWIDTH_SHIFT;
1162         cctl |= width << PL080_CONTROL_DWIDTH_SHIFT;
1163
1164         /*
1165          * If this channel will only request single transfers, set this
1166          * down to ONE element.  Also select one element if no maxburst
1167          * is specified.
1168          */
1169         if (plchan->cd->single)
1170                 maxburst = 1;
1171
1172         burst = pl08x_burst(maxburst);
1173         cctl |= burst << PL080_CONTROL_SB_SIZE_SHIFT;
1174         cctl |= burst << PL080_CONTROL_DB_SIZE_SHIFT;
1175
1176         if (plchan->runtime_direction == DMA_FROM_DEVICE) {
1177                 plchan->src_addr = config->src_addr;
1178                 plchan->src_cctl = pl08x_cctl(cctl) | PL080_CONTROL_DST_INCR |
1179                         pl08x_select_bus(plchan->cd->periph_buses,
1180                                          pl08x->mem_buses);
1181         } else {
1182                 plchan->dst_addr = config->dst_addr;
1183                 plchan->dst_cctl = pl08x_cctl(cctl) | PL080_CONTROL_SRC_INCR |
1184                         pl08x_select_bus(pl08x->mem_buses,
1185                                          plchan->cd->periph_buses);
1186         }
1187
1188         dev_dbg(&pl08x->adev->dev,
1189                 "configured channel %s (%s) for %s, data width %d, "
1190                 "maxburst %d words, LE, CCTL=0x%08x\n",
1191                 dma_chan_name(chan), plchan->name,
1192                 (config->direction == DMA_FROM_DEVICE) ? "RX" : "TX",
1193                 addr_width,
1194                 maxburst,
1195                 cctl);
1196
1197         return 0;
1198 }
1199
1200 /*
1201  * Slave transactions callback to the slave device to allow
1202  * synchronization of slave DMA signals with the DMAC enable
1203  */
1204 static void pl08x_issue_pending(struct dma_chan *chan)
1205 {
1206         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1207         unsigned long flags;
1208
1209         spin_lock_irqsave(&plchan->lock, flags);
1210         /* Something is already active, or we're waiting for a channel... */
1211         if (plchan->at || plchan->state == PL08X_CHAN_WAITING) {
1212                 spin_unlock_irqrestore(&plchan->lock, flags);
1213                 return;
1214         }
1215
1216         /* Take the first element in the queue and execute it */
1217         if (!list_empty(&plchan->pend_list)) {
1218                 struct pl08x_txd *next;
1219
1220                 next = list_first_entry(&plchan->pend_list,
1221                                         struct pl08x_txd,
1222                                         node);
1223                 list_del(&next->node);
1224                 plchan->state = PL08X_CHAN_RUNNING;
1225
1226                 pl08x_start_txd(plchan, next);
1227         }
1228
1229         spin_unlock_irqrestore(&plchan->lock, flags);
1230 }
1231
1232 static int pl08x_prep_channel_resources(struct pl08x_dma_chan *plchan,
1233                                         struct pl08x_txd *txd)
1234 {
1235         struct pl08x_driver_data *pl08x = plchan->host;
1236         unsigned long flags;
1237         int num_llis, ret;
1238
1239         num_llis = pl08x_fill_llis_for_desc(pl08x, txd);
1240         if (!num_llis) {
1241                 kfree(txd);
1242                 return -EINVAL;
1243         }
1244
1245         spin_lock_irqsave(&plchan->lock, flags);
1246
1247         /*
1248          * See if we already have a physical channel allocated,
1249          * else this is the time to try to get one.
1250          */
1251         ret = prep_phy_channel(plchan, txd);
1252         if (ret) {
1253                 /*
1254                  * No physical channel was available.
1255                  *
1256                  * memcpy transfers can be sorted out at submission time.
1257                  *
1258                  * Slave transfers may have been denied due to platform
1259                  * channel muxing restrictions.  Since there is no guarantee
1260                  * that this will ever be resolved, and the signal must be
1261                  * acquired AFTER acquiring the physical channel, we will let
1262                  * them be NACK:ed with -EBUSY here. The drivers can retry
1263                  * the prep() call if they are eager on doing this using DMA.
1264                  */
1265                 if (plchan->slave) {
1266                         pl08x_free_txd_list(pl08x, plchan);
1267                         pl08x_free_txd(pl08x, txd);
1268                         spin_unlock_irqrestore(&plchan->lock, flags);
1269                         return -EBUSY;
1270                 }
1271         } else
1272                 /*
1273                  * Else we're all set, paused and ready to roll, status
1274                  * will switch to PL08X_CHAN_RUNNING when we call
1275                  * issue_pending(). If there is something running on the
1276                  * channel already we don't change its state.
1277                  */
1278                 if (plchan->state == PL08X_CHAN_IDLE)
1279                         plchan->state = PL08X_CHAN_PAUSED;
1280
1281         spin_unlock_irqrestore(&plchan->lock, flags);
1282
1283         return 0;
1284 }
1285
1286 static struct pl08x_txd *pl08x_get_txd(struct pl08x_dma_chan *plchan,
1287         unsigned long flags)
1288 {
1289         struct pl08x_txd *txd = kzalloc(sizeof(struct pl08x_txd), GFP_NOWAIT);
1290
1291         if (txd) {
1292                 dma_async_tx_descriptor_init(&txd->tx, &plchan->chan);
1293                 txd->tx.flags = flags;
1294                 txd->tx.tx_submit = pl08x_tx_submit;
1295                 INIT_LIST_HEAD(&txd->node);
1296
1297                 /* Always enable error and terminal interrupts */
1298                 txd->ccfg = PL080_CONFIG_ERR_IRQ_MASK |
1299                             PL080_CONFIG_TC_IRQ_MASK;
1300         }
1301         return txd;
1302 }
1303
1304 /*
1305  * Initialize a descriptor to be used by memcpy submit
1306  */
1307 static struct dma_async_tx_descriptor *pl08x_prep_dma_memcpy(
1308                 struct dma_chan *chan, dma_addr_t dest, dma_addr_t src,
1309                 size_t len, unsigned long flags)
1310 {
1311         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1312         struct pl08x_driver_data *pl08x = plchan->host;
1313         struct pl08x_txd *txd;
1314         int ret;
1315
1316         txd = pl08x_get_txd(plchan, flags);
1317         if (!txd) {
1318                 dev_err(&pl08x->adev->dev,
1319                         "%s no memory for descriptor\n", __func__);
1320                 return NULL;
1321         }
1322
1323         txd->direction = DMA_NONE;
1324         txd->src_addr = src;
1325         txd->dst_addr = dest;
1326         txd->len = len;
1327
1328         /* Set platform data for m2m */
1329         txd->ccfg |= PL080_FLOW_MEM2MEM << PL080_CONFIG_FLOW_CONTROL_SHIFT;
1330         txd->cctl = pl08x->pd->memcpy_channel.cctl &
1331                         ~(PL080_CONTROL_DST_AHB2 | PL080_CONTROL_SRC_AHB2);
1332
1333         /* Both to be incremented or the code will break */
1334         txd->cctl |= PL080_CONTROL_SRC_INCR | PL080_CONTROL_DST_INCR;
1335
1336         if (pl08x->vd->dualmaster)
1337                 txd->cctl |= pl08x_select_bus(pl08x->mem_buses,
1338                                               pl08x->mem_buses);
1339
1340         ret = pl08x_prep_channel_resources(plchan, txd);
1341         if (ret)
1342                 return NULL;
1343
1344         return &txd->tx;
1345 }
1346
1347 static struct dma_async_tx_descriptor *pl08x_prep_slave_sg(
1348                 struct dma_chan *chan, struct scatterlist *sgl,
1349                 unsigned int sg_len, enum dma_data_direction direction,
1350                 unsigned long flags)
1351 {
1352         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1353         struct pl08x_driver_data *pl08x = plchan->host;
1354         struct pl08x_txd *txd;
1355         int ret;
1356
1357         /*
1358          * Current implementation ASSUMES only one sg
1359          */
1360         if (sg_len != 1) {
1361                 dev_err(&pl08x->adev->dev, "%s prepared too long sglist\n",
1362                         __func__);
1363                 BUG();
1364         }
1365
1366         dev_dbg(&pl08x->adev->dev, "%s prepare transaction of %d bytes from %s\n",
1367                 __func__, sgl->length, plchan->name);
1368
1369         txd = pl08x_get_txd(plchan, flags);
1370         if (!txd) {
1371                 dev_err(&pl08x->adev->dev, "%s no txd\n", __func__);
1372                 return NULL;
1373         }
1374
1375         if (direction != plchan->runtime_direction)
1376                 dev_err(&pl08x->adev->dev, "%s DMA setup does not match "
1377                         "the direction configured for the PrimeCell\n",
1378                         __func__);
1379
1380         /*
1381          * Set up addresses, the PrimeCell configured address
1382          * will take precedence since this may configure the
1383          * channel target address dynamically at runtime.
1384          */
1385         txd->direction = direction;
1386         txd->len = sgl->length;
1387
1388         if (direction == DMA_TO_DEVICE) {
1389                 txd->ccfg |= PL080_FLOW_MEM2PER << PL080_CONFIG_FLOW_CONTROL_SHIFT;
1390                 txd->cctl = plchan->dst_cctl;
1391                 txd->src_addr = sgl->dma_address;
1392                 txd->dst_addr = plchan->dst_addr;
1393         } else if (direction == DMA_FROM_DEVICE) {
1394                 txd->ccfg |= PL080_FLOW_PER2MEM << PL080_CONFIG_FLOW_CONTROL_SHIFT;
1395                 txd->cctl = plchan->src_cctl;
1396                 txd->src_addr = plchan->src_addr;
1397                 txd->dst_addr = sgl->dma_address;
1398         } else {
1399                 dev_err(&pl08x->adev->dev,
1400                         "%s direction unsupported\n", __func__);
1401                 return NULL;
1402         }
1403
1404         ret = pl08x_prep_channel_resources(plchan, txd);
1405         if (ret)
1406                 return NULL;
1407
1408         return &txd->tx;
1409 }
1410
1411 static int pl08x_control(struct dma_chan *chan, enum dma_ctrl_cmd cmd,
1412                          unsigned long arg)
1413 {
1414         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1415         struct pl08x_driver_data *pl08x = plchan->host;
1416         unsigned long flags;
1417         int ret = 0;
1418
1419         /* Controls applicable to inactive channels */
1420         if (cmd == DMA_SLAVE_CONFIG) {
1421                 return dma_set_runtime_config(chan,
1422                                               (struct dma_slave_config *)arg);
1423         }
1424
1425         /*
1426          * Anything succeeds on channels with no physical allocation and
1427          * no queued transfers.
1428          */
1429         spin_lock_irqsave(&plchan->lock, flags);
1430         if (!plchan->phychan && !plchan->at) {
1431                 spin_unlock_irqrestore(&plchan->lock, flags);
1432                 return 0;
1433         }
1434
1435         switch (cmd) {
1436         case DMA_TERMINATE_ALL:
1437                 plchan->state = PL08X_CHAN_IDLE;
1438
1439                 if (plchan->phychan) {
1440                         pl08x_terminate_phy_chan(pl08x, plchan->phychan);
1441
1442                         /*
1443                          * Mark physical channel as free and free any slave
1444                          * signal
1445                          */
1446                         release_phy_channel(plchan);
1447                 }
1448                 /* Dequeue jobs and free LLIs */
1449                 if (plchan->at) {
1450                         pl08x_free_txd(pl08x, plchan->at);
1451                         plchan->at = NULL;
1452                 }
1453                 /* Dequeue jobs not yet fired as well */
1454                 pl08x_free_txd_list(pl08x, plchan);
1455                 break;
1456         case DMA_PAUSE:
1457                 pl08x_pause_phy_chan(plchan->phychan);
1458                 plchan->state = PL08X_CHAN_PAUSED;
1459                 break;
1460         case DMA_RESUME:
1461                 pl08x_resume_phy_chan(plchan->phychan);
1462                 plchan->state = PL08X_CHAN_RUNNING;
1463                 break;
1464         default:
1465                 /* Unknown command */
1466                 ret = -ENXIO;
1467                 break;
1468         }
1469
1470         spin_unlock_irqrestore(&plchan->lock, flags);
1471
1472         return ret;
1473 }
1474
1475 bool pl08x_filter_id(struct dma_chan *chan, void *chan_id)
1476 {
1477         struct pl08x_dma_chan *plchan = to_pl08x_chan(chan);
1478         char *name = chan_id;
1479
1480         /* Check that the channel is not taken! */
1481         if (!strcmp(plchan->name, name))
1482                 return true;
1483
1484         return false;
1485 }
1486
1487 /*
1488  * Just check that the device is there and active
1489  * TODO: turn this bit on/off depending on the number of physical channels
1490  * actually used, if it is zero... well shut it off. That will save some
1491  * power. Cut the clock at the same time.
1492  */
1493 static void pl08x_ensure_on(struct pl08x_driver_data *pl08x)
1494 {
1495         u32 val;
1496
1497         val = readl(pl08x->base + PL080_CONFIG);
1498         val &= ~(PL080_CONFIG_M2_BE | PL080_CONFIG_M1_BE | PL080_CONFIG_ENABLE);
1499         /* We implicitly clear bit 1 and that means little-endian mode */
1500         val |= PL080_CONFIG_ENABLE;
1501         writel(val, pl08x->base + PL080_CONFIG);
1502 }
1503
1504 static void pl08x_unmap_buffers(struct pl08x_txd *txd)
1505 {
1506         struct device *dev = txd->tx.chan->device->dev;
1507
1508         if (!(txd->tx.flags & DMA_COMPL_SKIP_SRC_UNMAP)) {
1509                 if (txd->tx.flags & DMA_COMPL_SRC_UNMAP_SINGLE)
1510                         dma_unmap_single(dev, txd->src_addr, txd->len,
1511                                 DMA_TO_DEVICE);
1512                 else
1513                         dma_unmap_page(dev, txd->src_addr, txd->len,
1514                                 DMA_TO_DEVICE);
1515         }
1516         if (!(txd->tx.flags & DMA_COMPL_SKIP_DEST_UNMAP)) {
1517                 if (txd->tx.flags & DMA_COMPL_DEST_UNMAP_SINGLE)
1518                         dma_unmap_single(dev, txd->dst_addr, txd->len,
1519                                 DMA_FROM_DEVICE);
1520                 else
1521                         dma_unmap_page(dev, txd->dst_addr, txd->len,
1522                                 DMA_FROM_DEVICE);
1523         }
1524 }
1525
1526 static void pl08x_tasklet(unsigned long data)
1527 {
1528         struct pl08x_dma_chan *plchan = (struct pl08x_dma_chan *) data;
1529         struct pl08x_driver_data *pl08x = plchan->host;
1530         struct pl08x_txd *txd;
1531         unsigned long flags;
1532
1533         spin_lock_irqsave(&plchan->lock, flags);
1534
1535         txd = plchan->at;
1536         plchan->at = NULL;
1537
1538         if (txd) {
1539                 /* Update last completed */
1540                 dma_cookie_complete(&txd->tx);
1541         }
1542
1543         /* If a new descriptor is queued, set it up plchan->at is NULL here */
1544         if (!list_empty(&plchan->pend_list)) {
1545                 struct pl08x_txd *next;
1546
1547                 next = list_first_entry(&plchan->pend_list,
1548                                         struct pl08x_txd,
1549                                         node);
1550                 list_del(&next->node);
1551
1552                 pl08x_start_txd(plchan, next);
1553         } else if (plchan->phychan_hold) {
1554                 /*
1555                  * This channel is still in use - we have a new txd being
1556                  * prepared and will soon be queued.  Don't give up the
1557                  * physical channel.
1558                  */
1559         } else {
1560                 struct pl08x_dma_chan *waiting = NULL;
1561
1562                 /*
1563                  * No more jobs, so free up the physical channel
1564                  * Free any allocated signal on slave transfers too
1565                  */
1566                 release_phy_channel(plchan);
1567                 plchan->state = PL08X_CHAN_IDLE;
1568
1569                 /*
1570                  * And NOW before anyone else can grab that free:d up
1571                  * physical channel, see if there is some memcpy pending
1572                  * that seriously needs to start because of being stacked
1573                  * up while we were choking the physical channels with data.
1574                  */
1575                 list_for_each_entry(waiting, &pl08x->memcpy.channels,
1576                                     chan.device_node) {
1577                   if (waiting->state == PL08X_CHAN_WAITING &&
1578                             waiting->waiting != NULL) {
1579                                 int ret;
1580
1581                                 /* This should REALLY not fail now */
1582                                 ret = prep_phy_channel(waiting,
1583                                                        waiting->waiting);
1584                                 BUG_ON(ret);
1585                                 waiting->phychan_hold--;
1586                                 waiting->state = PL08X_CHAN_RUNNING;
1587                                 waiting->waiting = NULL;
1588                                 pl08x_issue_pending(&waiting->chan);
1589                                 break;
1590                         }
1591                 }
1592         }
1593
1594         spin_unlock_irqrestore(&plchan->lock, flags);
1595
1596         if (txd) {
1597                 dma_async_tx_callback callback = txd->tx.callback;
1598                 void *callback_param = txd->tx.callback_param;
1599
1600                 /* Don't try to unmap buffers on slave channels */
1601                 if (!plchan->slave)
1602                         pl08x_unmap_buffers(txd);
1603
1604                 /* Free the descriptor */
1605                 spin_lock_irqsave(&plchan->lock, flags);
1606                 pl08x_free_txd(pl08x, txd);
1607                 spin_unlock_irqrestore(&plchan->lock, flags);
1608
1609                 /* Callback to signal completion */
1610                 if (callback)
1611                         callback(callback_param);
1612         }
1613 }
1614
1615 static irqreturn_t pl08x_irq(int irq, void *dev)
1616 {
1617         struct pl08x_driver_data *pl08x = dev;
1618         u32 mask = 0;
1619         u32 val;
1620         int i;
1621
1622         val = readl(pl08x->base + PL080_ERR_STATUS);
1623         if (val) {
1624                 /* An error interrupt (on one or more channels) */
1625                 dev_err(&pl08x->adev->dev,
1626                         "%s error interrupt, register value 0x%08x\n",
1627                                 __func__, val);
1628                 /*
1629                  * Simply clear ALL PL08X error interrupts,
1630                  * regardless of channel and cause
1631                  * FIXME: should be 0x00000003 on PL081 really.
1632                  */
1633                 writel(0x000000FF, pl08x->base + PL080_ERR_CLEAR);
1634         }
1635         val = readl(pl08x->base + PL080_INT_STATUS);
1636         for (i = 0; i < pl08x->vd->channels; i++) {
1637                 if ((1 << i) & val) {
1638                         /* Locate physical channel */
1639                         struct pl08x_phy_chan *phychan = &pl08x->phy_chans[i];
1640                         struct pl08x_dma_chan *plchan = phychan->serving;
1641
1642                         /* Schedule tasklet on this channel */
1643                         tasklet_schedule(&plchan->tasklet);
1644
1645                         mask |= (1 << i);
1646                 }
1647         }
1648         /* Clear only the terminal interrupts on channels we processed */
1649         writel(mask, pl08x->base + PL080_TC_CLEAR);
1650
1651         return mask ? IRQ_HANDLED : IRQ_NONE;
1652 }
1653
1654 static void pl08x_dma_slave_init(struct pl08x_dma_chan *chan)
1655 {
1656         u32 cctl = pl08x_cctl(chan->cd->cctl);
1657
1658         chan->slave = true;
1659         chan->name = chan->cd->bus_id;
1660         chan->src_addr = chan->cd->addr;
1661         chan->dst_addr = chan->cd->addr;
1662         chan->src_cctl = cctl | PL080_CONTROL_DST_INCR |
1663                 pl08x_select_bus(chan->cd->periph_buses, chan->host->mem_buses);
1664         chan->dst_cctl = cctl | PL080_CONTROL_SRC_INCR |
1665                 pl08x_select_bus(chan->host->mem_buses, chan->cd->periph_buses);
1666 }
1667
1668 /*
1669  * Initialise the DMAC memcpy/slave channels.
1670  * Make a local wrapper to hold required data
1671  */
1672 static int pl08x_dma_init_virtual_channels(struct pl08x_driver_data *pl08x,
1673                                            struct dma_device *dmadev,
1674                                            unsigned int channels,
1675                                            bool slave)
1676 {
1677         struct pl08x_dma_chan *chan;
1678         int i;
1679
1680         INIT_LIST_HEAD(&dmadev->channels);
1681
1682         /*
1683          * Register as many many memcpy as we have physical channels,
1684          * we won't always be able to use all but the code will have
1685          * to cope with that situation.
1686          */
1687         for (i = 0; i < channels; i++) {
1688                 chan = kzalloc(sizeof(struct pl08x_dma_chan), GFP_KERNEL);
1689                 if (!chan) {
1690                         dev_err(&pl08x->adev->dev,
1691                                 "%s no memory for channel\n", __func__);
1692                         return -ENOMEM;
1693                 }
1694
1695                 chan->host = pl08x;
1696                 chan->state = PL08X_CHAN_IDLE;
1697
1698                 if (slave) {
1699                         chan->cd = &pl08x->pd->slave_channels[i];
1700                         pl08x_dma_slave_init(chan);
1701                 } else {
1702                         chan->cd = &pl08x->pd->memcpy_channel;
1703                         chan->name = kasprintf(GFP_KERNEL, "memcpy%d", i);
1704                         if (!chan->name) {
1705                                 kfree(chan);
1706                                 return -ENOMEM;
1707                         }
1708                 }
1709                 if (chan->cd->circular_buffer) {
1710                         dev_err(&pl08x->adev->dev,
1711                                 "channel %s: circular buffers not supported\n",
1712                                 chan->name);
1713                         kfree(chan);
1714                         continue;
1715                 }
1716                 dev_info(&pl08x->adev->dev,
1717                          "initialize virtual channel \"%s\"\n",
1718                          chan->name);
1719
1720                 chan->chan.device = dmadev;
1721                 chan->chan.cookie = 0;
1722                 chan->chan.completed_cookie = 0;
1723
1724                 spin_lock_init(&chan->lock);
1725                 INIT_LIST_HEAD(&chan->pend_list);
1726                 tasklet_init(&chan->tasklet, pl08x_tasklet,
1727                              (unsigned long) chan);
1728
1729                 list_add_tail(&chan->chan.device_node, &dmadev->channels);
1730         }
1731         dev_info(&pl08x->adev->dev, "initialized %d virtual %s channels\n",
1732                  i, slave ? "slave" : "memcpy");
1733         return i;
1734 }
1735
1736 static void pl08x_free_virtual_channels(struct dma_device *dmadev)
1737 {
1738         struct pl08x_dma_chan *chan = NULL;
1739         struct pl08x_dma_chan *next;
1740
1741         list_for_each_entry_safe(chan,
1742                                  next, &dmadev->channels, chan.device_node) {
1743                 list_del(&chan->chan.device_node);
1744                 kfree(chan);
1745         }
1746 }
1747
1748 #ifdef CONFIG_DEBUG_FS
1749 static const char *pl08x_state_str(enum pl08x_dma_chan_state state)
1750 {
1751         switch (state) {
1752         case PL08X_CHAN_IDLE:
1753                 return "idle";
1754         case PL08X_CHAN_RUNNING:
1755                 return "running";
1756         case PL08X_CHAN_PAUSED:
1757                 return "paused";
1758         case PL08X_CHAN_WAITING:
1759                 return "waiting";
1760         default:
1761                 break;
1762         }
1763         return "UNKNOWN STATE";
1764 }
1765
1766 static int pl08x_debugfs_show(struct seq_file *s, void *data)
1767 {
1768         struct pl08x_driver_data *pl08x = s->private;
1769         struct pl08x_dma_chan *chan;
1770         struct pl08x_phy_chan *ch;
1771         unsigned long flags;
1772         int i;
1773
1774         seq_printf(s, "PL08x physical channels:\n");
1775         seq_printf(s, "CHANNEL:\tUSER:\n");
1776         seq_printf(s, "--------\t-----\n");
1777         for (i = 0; i < pl08x->vd->channels; i++) {
1778                 struct pl08x_dma_chan *virt_chan;
1779
1780                 ch = &pl08x->phy_chans[i];
1781
1782                 spin_lock_irqsave(&ch->lock, flags);
1783                 virt_chan = ch->serving;
1784
1785                 seq_printf(s, "%d\t\t%s\n",
1786                            ch->id, virt_chan ? virt_chan->name : "(none)");
1787
1788                 spin_unlock_irqrestore(&ch->lock, flags);
1789         }
1790
1791         seq_printf(s, "\nPL08x virtual memcpy channels:\n");
1792         seq_printf(s, "CHANNEL:\tSTATE:\n");
1793         seq_printf(s, "--------\t------\n");
1794         list_for_each_entry(chan, &pl08x->memcpy.channels, chan.device_node) {
1795                 seq_printf(s, "%s\t\t%s\n", chan->name,
1796                            pl08x_state_str(chan->state));
1797         }
1798
1799         seq_printf(s, "\nPL08x virtual slave channels:\n");
1800         seq_printf(s, "CHANNEL:\tSTATE:\n");
1801         seq_printf(s, "--------\t------\n");
1802         list_for_each_entry(chan, &pl08x->slave.channels, chan.device_node) {
1803                 seq_printf(s, "%s\t\t%s\n", chan->name,
1804                            pl08x_state_str(chan->state));
1805         }
1806
1807         return 0;
1808 }
1809
1810 static int pl08x_debugfs_open(struct inode *inode, struct file *file)
1811 {
1812         return single_open(file, pl08x_debugfs_show, inode->i_private);
1813 }
1814
1815 static const struct file_operations pl08x_debugfs_operations = {
1816         .open           = pl08x_debugfs_open,
1817         .read           = seq_read,
1818         .llseek         = seq_lseek,
1819         .release        = single_release,
1820 };
1821
1822 static void init_pl08x_debugfs(struct pl08x_driver_data *pl08x)
1823 {
1824         /* Expose a simple debugfs interface to view all clocks */
1825         (void) debugfs_create_file(dev_name(&pl08x->adev->dev), S_IFREG | S_IRUGO,
1826                                    NULL, pl08x,
1827                                    &pl08x_debugfs_operations);
1828 }
1829
1830 #else
1831 static inline void init_pl08x_debugfs(struct pl08x_driver_data *pl08x)
1832 {
1833 }
1834 #endif
1835
1836 static int pl08x_probe(struct amba_device *adev, const struct amba_id *id)
1837 {
1838         struct pl08x_driver_data *pl08x;
1839         const struct vendor_data *vd = id->data;
1840         int ret = 0;
1841         int i;
1842
1843         ret = amba_request_regions(adev, NULL);
1844         if (ret)
1845                 return ret;
1846
1847         /* Create the driver state holder */
1848         pl08x = kzalloc(sizeof(struct pl08x_driver_data), GFP_KERNEL);
1849         if (!pl08x) {
1850                 ret = -ENOMEM;
1851                 goto out_no_pl08x;
1852         }
1853
1854         /* Initialize memcpy engine */
1855         dma_cap_set(DMA_MEMCPY, pl08x->memcpy.cap_mask);
1856         pl08x->memcpy.dev = &adev->dev;
1857         pl08x->memcpy.device_alloc_chan_resources = pl08x_alloc_chan_resources;
1858         pl08x->memcpy.device_free_chan_resources = pl08x_free_chan_resources;
1859         pl08x->memcpy.device_prep_dma_memcpy = pl08x_prep_dma_memcpy;
1860         pl08x->memcpy.device_prep_dma_interrupt = pl08x_prep_dma_interrupt;
1861         pl08x->memcpy.device_tx_status = pl08x_dma_tx_status;
1862         pl08x->memcpy.device_issue_pending = pl08x_issue_pending;
1863         pl08x->memcpy.device_control = pl08x_control;
1864
1865         /* Initialize slave engine */
1866         dma_cap_set(DMA_SLAVE, pl08x->slave.cap_mask);
1867         pl08x->slave.dev = &adev->dev;
1868         pl08x->slave.device_alloc_chan_resources = pl08x_alloc_chan_resources;
1869         pl08x->slave.device_free_chan_resources = pl08x_free_chan_resources;
1870         pl08x->slave.device_prep_dma_interrupt = pl08x_prep_dma_interrupt;
1871         pl08x->slave.device_tx_status = pl08x_dma_tx_status;
1872         pl08x->slave.device_issue_pending = pl08x_issue_pending;
1873         pl08x->slave.device_prep_slave_sg = pl08x_prep_slave_sg;
1874         pl08x->slave.device_control = pl08x_control;
1875
1876         /* Get the platform data */
1877         pl08x->pd = dev_get_platdata(&adev->dev);
1878         if (!pl08x->pd) {
1879                 dev_err(&adev->dev, "no platform data supplied\n");
1880                 goto out_no_platdata;
1881         }
1882
1883         /* Assign useful pointers to the driver state */
1884         pl08x->adev = adev;
1885         pl08x->vd = vd;
1886
1887         /* By default, AHB1 only.  If dualmaster, from platform */
1888         pl08x->lli_buses = PL08X_AHB1;
1889         pl08x->mem_buses = PL08X_AHB1;
1890         if (pl08x->vd->dualmaster) {
1891                 pl08x->lli_buses = pl08x->pd->lli_buses;
1892                 pl08x->mem_buses = pl08x->pd->mem_buses;
1893         }
1894
1895         /* A DMA memory pool for LLIs, align on 1-byte boundary */
1896         pl08x->pool = dma_pool_create(DRIVER_NAME, &pl08x->adev->dev,
1897                         PL08X_LLI_TSFR_SIZE, PL08X_ALIGN, 0);
1898         if (!pl08x->pool) {
1899                 ret = -ENOMEM;
1900                 goto out_no_lli_pool;
1901         }
1902
1903         spin_lock_init(&pl08x->lock);
1904
1905         pl08x->base = ioremap(adev->res.start, resource_size(&adev->res));
1906         if (!pl08x->base) {
1907                 ret = -ENOMEM;
1908                 goto out_no_ioremap;
1909         }
1910
1911         /* Turn on the PL08x */
1912         pl08x_ensure_on(pl08x);
1913
1914         /* Attach the interrupt handler */
1915         writel(0x000000FF, pl08x->base + PL080_ERR_CLEAR);
1916         writel(0x000000FF, pl08x->base + PL080_TC_CLEAR);
1917
1918         ret = request_irq(adev->irq[0], pl08x_irq, IRQF_DISABLED,
1919                           DRIVER_NAME, pl08x);
1920         if (ret) {
1921                 dev_err(&adev->dev, "%s failed to request interrupt %d\n",
1922                         __func__, adev->irq[0]);
1923                 goto out_no_irq;
1924         }
1925
1926         /* Initialize physical channels */
1927         pl08x->phy_chans = kmalloc((vd->channels * sizeof(struct pl08x_phy_chan)),
1928                         GFP_KERNEL);
1929         if (!pl08x->phy_chans) {
1930                 dev_err(&adev->dev, "%s failed to allocate "
1931                         "physical channel holders\n",
1932                         __func__);
1933                 goto out_no_phychans;
1934         }
1935
1936         for (i = 0; i < vd->channels; i++) {
1937                 struct pl08x_phy_chan *ch = &pl08x->phy_chans[i];
1938
1939                 ch->id = i;
1940                 ch->base = pl08x->base + PL080_Cx_BASE(i);
1941                 spin_lock_init(&ch->lock);
1942                 ch->serving = NULL;
1943                 ch->signal = -1;
1944                 dev_info(&adev->dev,
1945                          "physical channel %d is %s\n", i,
1946                          pl08x_phy_channel_busy(ch) ? "BUSY" : "FREE");
1947         }
1948
1949         /* Register as many memcpy channels as there are physical channels */
1950         ret = pl08x_dma_init_virtual_channels(pl08x, &pl08x->memcpy,
1951                                               pl08x->vd->channels, false);
1952         if (ret <= 0) {
1953                 dev_warn(&pl08x->adev->dev,
1954                          "%s failed to enumerate memcpy channels - %d\n",
1955                          __func__, ret);
1956                 goto out_no_memcpy;
1957         }
1958         pl08x->memcpy.chancnt = ret;
1959
1960         /* Register slave channels */
1961         ret = pl08x_dma_init_virtual_channels(pl08x, &pl08x->slave,
1962                                               pl08x->pd->num_slave_channels,
1963                                               true);
1964         if (ret <= 0) {
1965                 dev_warn(&pl08x->adev->dev,
1966                         "%s failed to enumerate slave channels - %d\n",
1967                                 __func__, ret);
1968                 goto out_no_slave;
1969         }
1970         pl08x->slave.chancnt = ret;
1971
1972         ret = dma_async_device_register(&pl08x->memcpy);
1973         if (ret) {
1974                 dev_warn(&pl08x->adev->dev,
1975                         "%s failed to register memcpy as an async device - %d\n",
1976                         __func__, ret);
1977                 goto out_no_memcpy_reg;
1978         }
1979
1980         ret = dma_async_device_register(&pl08x->slave);
1981         if (ret) {
1982                 dev_warn(&pl08x->adev->dev,
1983                         "%s failed to register slave as an async device - %d\n",
1984                         __func__, ret);
1985                 goto out_no_slave_reg;
1986         }
1987
1988         amba_set_drvdata(adev, pl08x);
1989         init_pl08x_debugfs(pl08x);
1990         dev_info(&pl08x->adev->dev, "DMA: PL%03x rev%u at 0x%08llx irq %d\n",
1991                  amba_part(adev), amba_rev(adev),
1992                  (unsigned long long)adev->res.start, adev->irq[0]);
1993         return 0;
1994
1995 out_no_slave_reg:
1996         dma_async_device_unregister(&pl08x->memcpy);
1997 out_no_memcpy_reg:
1998         pl08x_free_virtual_channels(&pl08x->slave);
1999 out_no_slave:
2000         pl08x_free_virtual_channels(&pl08x->memcpy);
2001 out_no_memcpy:
2002         kfree(pl08x->phy_chans);
2003 out_no_phychans:
2004         free_irq(adev->irq[0], pl08x);
2005 out_no_irq:
2006         iounmap(pl08x->base);
2007 out_no_ioremap:
2008         dma_pool_destroy(pl08x->pool);
2009 out_no_lli_pool:
2010 out_no_platdata:
2011         kfree(pl08x);
2012 out_no_pl08x:
2013         amba_release_regions(adev);
2014         return ret;
2015 }
2016
2017 /* PL080 has 8 channels and the PL080 have just 2 */
2018 static struct vendor_data vendor_pl080 = {
2019         .channels = 8,
2020         .dualmaster = true,
2021 };
2022
2023 static struct vendor_data vendor_pl081 = {
2024         .channels = 2,
2025         .dualmaster = false,
2026 };
2027
2028 static struct amba_id pl08x_ids[] = {
2029         /* PL080 */
2030         {
2031                 .id     = 0x00041080,
2032                 .mask   = 0x000fffff,
2033                 .data   = &vendor_pl080,
2034         },
2035         /* PL081 */
2036         {
2037                 .id     = 0x00041081,
2038                 .mask   = 0x000fffff,
2039                 .data   = &vendor_pl081,
2040         },
2041         /* Nomadik 8815 PL080 variant */
2042         {
2043                 .id     = 0x00280880,
2044                 .mask   = 0x00ffffff,
2045                 .data   = &vendor_pl080,
2046         },
2047         { 0, 0 },
2048 };
2049
2050 static struct amba_driver pl08x_amba_driver = {
2051         .drv.name       = DRIVER_NAME,
2052         .id_table       = pl08x_ids,
2053         .probe          = pl08x_probe,
2054 };
2055
2056 static int __init pl08x_init(void)
2057 {
2058         int retval;
2059         retval = amba_driver_register(&pl08x_amba_driver);
2060         if (retval)
2061                 printk(KERN_WARNING DRIVER_NAME
2062                        "failed to register as an AMBA device (%d)\n",
2063                        retval);
2064         return retval;
2065 }
2066 subsys_initcall(pl08x_init);