b0cba3cd93618ff8e220bcfa3b2ecc89de2fb9ae
[linux-2.6.git] / drivers / ata / sata_promise.c
1 /*
2  *  sata_promise.c - Promise SATA
3  *
4  *  Maintained by:  Jeff Garzik <jgarzik@pobox.com>
5  *                  Mikael Pettersson <mikpe@it.uu.se>
6  *                  Please ALWAYS copy linux-ide@vger.kernel.org
7  *                  on emails.
8  *
9  *  Copyright 2003-2004 Red Hat, Inc.
10  *
11  *
12  *  This program is free software; you can redistribute it and/or modify
13  *  it under the terms of the GNU General Public License as published by
14  *  the Free Software Foundation; either version 2, or (at your option)
15  *  any later version.
16  *
17  *  This program is distributed in the hope that it will be useful,
18  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
19  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
20  *  GNU General Public License for more details.
21  *
22  *  You should have received a copy of the GNU General Public License
23  *  along with this program; see the file COPYING.  If not, write to
24  *  the Free Software Foundation, 675 Mass Ave, Cambridge, MA 02139, USA.
25  *
26  *
27  *  libata documentation is available via 'make {ps|pdf}docs',
28  *  as Documentation/DocBook/libata.*
29  *
30  *  Hardware information only available under NDA.
31  *
32  */
33
34 #include <linux/kernel.h>
35 #include <linux/module.h>
36 #include <linux/gfp.h>
37 #include <linux/pci.h>
38 #include <linux/init.h>
39 #include <linux/blkdev.h>
40 #include <linux/delay.h>
41 #include <linux/interrupt.h>
42 #include <linux/device.h>
43 #include <scsi/scsi.h>
44 #include <scsi/scsi_host.h>
45 #include <scsi/scsi_cmnd.h>
46 #include <linux/libata.h>
47 #include "sata_promise.h"
48
49 #define DRV_NAME        "sata_promise"
50 #define DRV_VERSION     "2.12"
51
52 enum {
53         PDC_MAX_PORTS           = 4,
54         PDC_MMIO_BAR            = 3,
55         PDC_MAX_PRD             = LIBATA_MAX_PRD - 1, /* -1 for ASIC PRD bug workaround */
56
57         /* host register offsets (from host->iomap[PDC_MMIO_BAR]) */
58         PDC_INT_SEQMASK         = 0x40, /* Mask of asserted SEQ INTs */
59         PDC_FLASH_CTL           = 0x44, /* Flash control register */
60         PDC_PCI_CTL             = 0x48, /* PCI control/status reg */
61         PDC_SATA_PLUG_CSR       = 0x6C, /* SATA Plug control/status reg */
62         PDC2_SATA_PLUG_CSR      = 0x60, /* SATAII Plug control/status reg */
63         PDC_TBG_MODE            = 0x41C, /* TBG mode (not SATAII) */
64         PDC_SLEW_CTL            = 0x470, /* slew rate control reg (not SATAII) */
65
66         /* per-port ATA register offsets (from ap->ioaddr.cmd_addr) */
67         PDC_FEATURE             = 0x04, /* Feature/Error reg (per port) */
68         PDC_SECTOR_COUNT        = 0x08, /* Sector count reg (per port) */
69         PDC_SECTOR_NUMBER       = 0x0C, /* Sector number reg (per port) */
70         PDC_CYLINDER_LOW        = 0x10, /* Cylinder low reg (per port) */
71         PDC_CYLINDER_HIGH       = 0x14, /* Cylinder high reg (per port) */
72         PDC_DEVICE              = 0x18, /* Device/Head reg (per port) */
73         PDC_COMMAND             = 0x1C, /* Command/status reg (per port) */
74         PDC_ALTSTATUS           = 0x38, /* Alternate-status/device-control reg (per port) */
75         PDC_PKT_SUBMIT          = 0x40, /* Command packet pointer addr */
76         PDC_GLOBAL_CTL          = 0x48, /* Global control/status (per port) */
77         PDC_CTLSTAT             = 0x60, /* IDE control and status (per port) */
78
79         /* per-port SATA register offsets (from ap->ioaddr.scr_addr) */
80         PDC_SATA_ERROR          = 0x04,
81         PDC_PHYMODE4            = 0x14,
82         PDC_LINK_LAYER_ERRORS   = 0x6C,
83         PDC_FPDMA_CTLSTAT       = 0xD8,
84         PDC_INTERNAL_DEBUG_1    = 0xF8, /* also used for PATA */
85         PDC_INTERNAL_DEBUG_2    = 0xFC, /* also used for PATA */
86
87         /* PDC_FPDMA_CTLSTAT bit definitions */
88         PDC_FPDMA_CTLSTAT_RESET                 = 1 << 3,
89         PDC_FPDMA_CTLSTAT_DMASETUP_INT_FLAG     = 1 << 10,
90         PDC_FPDMA_CTLSTAT_SETDB_INT_FLAG        = 1 << 11,
91
92         /* PDC_GLOBAL_CTL bit definitions */
93         PDC_PH_ERR              = (1 <<  8), /* PCI error while loading packet */
94         PDC_SH_ERR              = (1 <<  9), /* PCI error while loading S/G table */
95         PDC_DH_ERR              = (1 << 10), /* PCI error while loading data */
96         PDC2_HTO_ERR            = (1 << 12), /* host bus timeout */
97         PDC2_ATA_HBA_ERR        = (1 << 13), /* error during SATA DATA FIS transmission */
98         PDC2_ATA_DMA_CNT_ERR    = (1 << 14), /* DMA DATA FIS size differs from S/G count */
99         PDC_OVERRUN_ERR         = (1 << 19), /* S/G byte count larger than HD requires */
100         PDC_UNDERRUN_ERR        = (1 << 20), /* S/G byte count less than HD requires */
101         PDC_DRIVE_ERR           = (1 << 21), /* drive error */
102         PDC_PCI_SYS_ERR         = (1 << 22), /* PCI system error */
103         PDC1_PCI_PARITY_ERR     = (1 << 23), /* PCI parity error (from SATA150 driver) */
104         PDC1_ERR_MASK           = PDC1_PCI_PARITY_ERR,
105         PDC2_ERR_MASK           = PDC2_HTO_ERR | PDC2_ATA_HBA_ERR |
106                                   PDC2_ATA_DMA_CNT_ERR,
107         PDC_ERR_MASK            = PDC_PH_ERR | PDC_SH_ERR | PDC_DH_ERR |
108                                   PDC_OVERRUN_ERR | PDC_UNDERRUN_ERR |
109                                   PDC_DRIVE_ERR | PDC_PCI_SYS_ERR |
110                                   PDC1_ERR_MASK | PDC2_ERR_MASK,
111
112         board_2037x             = 0,    /* FastTrak S150 TX2plus */
113         board_2037x_pata        = 1,    /* FastTrak S150 TX2plus PATA port */
114         board_20319             = 2,    /* FastTrak S150 TX4 */
115         board_20619             = 3,    /* FastTrak TX4000 */
116         board_2057x             = 4,    /* SATAII150 Tx2plus */
117         board_2057x_pata        = 5,    /* SATAII150 Tx2plus PATA port */
118         board_40518             = 6,    /* SATAII150 Tx4 */
119
120         PDC_HAS_PATA            = (1 << 1), /* PDC20375/20575 has PATA */
121
122         /* Sequence counter control registers bit definitions */
123         PDC_SEQCNTRL_INT_MASK   = (1 << 5), /* Sequence Interrupt Mask */
124
125         /* Feature register values */
126         PDC_FEATURE_ATAPI_PIO   = 0x00, /* ATAPI data xfer by PIO */
127         PDC_FEATURE_ATAPI_DMA   = 0x01, /* ATAPI data xfer by DMA */
128
129         /* Device/Head register values */
130         PDC_DEVICE_SATA         = 0xE0, /* Device/Head value for SATA devices */
131
132         /* PDC_CTLSTAT bit definitions */
133         PDC_DMA_ENABLE          = (1 << 7),
134         PDC_IRQ_DISABLE         = (1 << 10),
135         PDC_RESET               = (1 << 11), /* HDMA reset */
136
137         PDC_COMMON_FLAGS        = ATA_FLAG_NO_LEGACY |
138                                   ATA_FLAG_PIO_POLLING,
139
140         /* ap->flags bits */
141         PDC_FLAG_GEN_II         = (1 << 24),
142         PDC_FLAG_SATA_PATA      = (1 << 25), /* supports SATA + PATA */
143         PDC_FLAG_4_PORTS        = (1 << 26), /* 4 ports */
144 };
145
146 struct pdc_port_priv {
147         u8                      *pkt;
148         dma_addr_t              pkt_dma;
149 };
150
151 static int pdc_sata_scr_read(struct ata_link *link, unsigned int sc_reg, u32 *val);
152 static int pdc_sata_scr_write(struct ata_link *link, unsigned int sc_reg, u32 val);
153 static int pdc_ata_init_one(struct pci_dev *pdev, const struct pci_device_id *ent);
154 static int pdc_common_port_start(struct ata_port *ap);
155 static int pdc_sata_port_start(struct ata_port *ap);
156 static void pdc_qc_prep(struct ata_queued_cmd *qc);
157 static void pdc_tf_load_mmio(struct ata_port *ap, const struct ata_taskfile *tf);
158 static void pdc_exec_command_mmio(struct ata_port *ap, const struct ata_taskfile *tf);
159 static int pdc_check_atapi_dma(struct ata_queued_cmd *qc);
160 static int pdc_old_sata_check_atapi_dma(struct ata_queued_cmd *qc);
161 static void pdc_irq_clear(struct ata_port *ap);
162 static unsigned int pdc_qc_issue(struct ata_queued_cmd *qc);
163 static void pdc_freeze(struct ata_port *ap);
164 static void pdc_sata_freeze(struct ata_port *ap);
165 static void pdc_thaw(struct ata_port *ap);
166 static void pdc_sata_thaw(struct ata_port *ap);
167 static int pdc_pata_softreset(struct ata_link *link, unsigned int *class,
168                               unsigned long deadline);
169 static int pdc_sata_hardreset(struct ata_link *link, unsigned int *class,
170                               unsigned long deadline);
171 static void pdc_error_handler(struct ata_port *ap);
172 static void pdc_post_internal_cmd(struct ata_queued_cmd *qc);
173 static int pdc_pata_cable_detect(struct ata_port *ap);
174 static int pdc_sata_cable_detect(struct ata_port *ap);
175
176 static struct scsi_host_template pdc_ata_sht = {
177         ATA_BASE_SHT(DRV_NAME),
178         .sg_tablesize           = PDC_MAX_PRD,
179         .dma_boundary           = ATA_DMA_BOUNDARY,
180 };
181
182 static const struct ata_port_operations pdc_common_ops = {
183         .inherits               = &ata_sff_port_ops,
184
185         .sff_tf_load            = pdc_tf_load_mmio,
186         .sff_exec_command       = pdc_exec_command_mmio,
187         .check_atapi_dma        = pdc_check_atapi_dma,
188         .qc_prep                = pdc_qc_prep,
189         .qc_issue               = pdc_qc_issue,
190
191         .sff_irq_clear          = pdc_irq_clear,
192         .lost_interrupt         = ATA_OP_NULL,
193
194         .post_internal_cmd      = pdc_post_internal_cmd,
195         .error_handler          = pdc_error_handler,
196 };
197
198 static struct ata_port_operations pdc_sata_ops = {
199         .inherits               = &pdc_common_ops,
200         .cable_detect           = pdc_sata_cable_detect,
201         .freeze                 = pdc_sata_freeze,
202         .thaw                   = pdc_sata_thaw,
203         .scr_read               = pdc_sata_scr_read,
204         .scr_write              = pdc_sata_scr_write,
205         .port_start             = pdc_sata_port_start,
206         .hardreset              = pdc_sata_hardreset,
207 };
208
209 /* First-generation chips need a more restrictive ->check_atapi_dma op,
210    and ->freeze/thaw that ignore the hotplug controls. */
211 static struct ata_port_operations pdc_old_sata_ops = {
212         .inherits               = &pdc_sata_ops,
213         .freeze                 = pdc_freeze,
214         .thaw                   = pdc_thaw,
215         .check_atapi_dma        = pdc_old_sata_check_atapi_dma,
216 };
217
218 static struct ata_port_operations pdc_pata_ops = {
219         .inherits               = &pdc_common_ops,
220         .cable_detect           = pdc_pata_cable_detect,
221         .freeze                 = pdc_freeze,
222         .thaw                   = pdc_thaw,
223         .port_start             = pdc_common_port_start,
224         .softreset              = pdc_pata_softreset,
225 };
226
227 static const struct ata_port_info pdc_port_info[] = {
228         [board_2037x] =
229         {
230                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SATA |
231                                   PDC_FLAG_SATA_PATA,
232                 .pio_mask       = ATA_PIO4,
233                 .mwdma_mask     = ATA_MWDMA2,
234                 .udma_mask      = ATA_UDMA6,
235                 .port_ops       = &pdc_old_sata_ops,
236         },
237
238         [board_2037x_pata] =
239         {
240                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SLAVE_POSS,
241                 .pio_mask       = ATA_PIO4,
242                 .mwdma_mask     = ATA_MWDMA2,
243                 .udma_mask      = ATA_UDMA6,
244                 .port_ops       = &pdc_pata_ops,
245         },
246
247         [board_20319] =
248         {
249                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SATA |
250                                   PDC_FLAG_4_PORTS,
251                 .pio_mask       = ATA_PIO4,
252                 .mwdma_mask     = ATA_MWDMA2,
253                 .udma_mask      = ATA_UDMA6,
254                 .port_ops       = &pdc_old_sata_ops,
255         },
256
257         [board_20619] =
258         {
259                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SLAVE_POSS |
260                                   PDC_FLAG_4_PORTS,
261                 .pio_mask       = ATA_PIO4,
262                 .mwdma_mask     = ATA_MWDMA2,
263                 .udma_mask      = ATA_UDMA6,
264                 .port_ops       = &pdc_pata_ops,
265         },
266
267         [board_2057x] =
268         {
269                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SATA |
270                                   PDC_FLAG_GEN_II | PDC_FLAG_SATA_PATA,
271                 .pio_mask       = ATA_PIO4,
272                 .mwdma_mask     = ATA_MWDMA2,
273                 .udma_mask      = ATA_UDMA6,
274                 .port_ops       = &pdc_sata_ops,
275         },
276
277         [board_2057x_pata] =
278         {
279                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SLAVE_POSS |
280                                   PDC_FLAG_GEN_II,
281                 .pio_mask       = ATA_PIO4,
282                 .mwdma_mask     = ATA_MWDMA2,
283                 .udma_mask      = ATA_UDMA6,
284                 .port_ops       = &pdc_pata_ops,
285         },
286
287         [board_40518] =
288         {
289                 .flags          = PDC_COMMON_FLAGS | ATA_FLAG_SATA |
290                                   PDC_FLAG_GEN_II | PDC_FLAG_4_PORTS,
291                 .pio_mask       = ATA_PIO4,
292                 .mwdma_mask     = ATA_MWDMA2,
293                 .udma_mask      = ATA_UDMA6,
294                 .port_ops       = &pdc_sata_ops,
295         },
296 };
297
298 static const struct pci_device_id pdc_ata_pci_tbl[] = {
299         { PCI_VDEVICE(PROMISE, 0x3371), board_2037x },
300         { PCI_VDEVICE(PROMISE, 0x3373), board_2037x },
301         { PCI_VDEVICE(PROMISE, 0x3375), board_2037x },
302         { PCI_VDEVICE(PROMISE, 0x3376), board_2037x },
303         { PCI_VDEVICE(PROMISE, 0x3570), board_2057x },
304         { PCI_VDEVICE(PROMISE, 0x3571), board_2057x },
305         { PCI_VDEVICE(PROMISE, 0x3574), board_2057x },
306         { PCI_VDEVICE(PROMISE, 0x3577), board_2057x },
307         { PCI_VDEVICE(PROMISE, 0x3d73), board_2057x },
308         { PCI_VDEVICE(PROMISE, 0x3d75), board_2057x },
309
310         { PCI_VDEVICE(PROMISE, 0x3318), board_20319 },
311         { PCI_VDEVICE(PROMISE, 0x3319), board_20319 },
312         { PCI_VDEVICE(PROMISE, 0x3515), board_40518 },
313         { PCI_VDEVICE(PROMISE, 0x3519), board_40518 },
314         { PCI_VDEVICE(PROMISE, 0x3d17), board_40518 },
315         { PCI_VDEVICE(PROMISE, 0x3d18), board_40518 },
316
317         { PCI_VDEVICE(PROMISE, 0x6629), board_20619 },
318
319         { }     /* terminate list */
320 };
321
322 static struct pci_driver pdc_ata_pci_driver = {
323         .name                   = DRV_NAME,
324         .id_table               = pdc_ata_pci_tbl,
325         .probe                  = pdc_ata_init_one,
326         .remove                 = ata_pci_remove_one,
327 };
328
329 static int pdc_common_port_start(struct ata_port *ap)
330 {
331         struct device *dev = ap->host->dev;
332         struct pdc_port_priv *pp;
333         int rc;
334
335         /* we use the same prd table as bmdma, allocate it */
336         rc = ata_bmdma_port_start(ap);
337         if (rc)
338                 return rc;
339
340         pp = devm_kzalloc(dev, sizeof(*pp), GFP_KERNEL);
341         if (!pp)
342                 return -ENOMEM;
343
344         pp->pkt = dmam_alloc_coherent(dev, 128, &pp->pkt_dma, GFP_KERNEL);
345         if (!pp->pkt)
346                 return -ENOMEM;
347
348         ap->private_data = pp;
349
350         return 0;
351 }
352
353 static int pdc_sata_port_start(struct ata_port *ap)
354 {
355         int rc;
356
357         rc = pdc_common_port_start(ap);
358         if (rc)
359                 return rc;
360
361         /* fix up PHYMODE4 align timing */
362         if (ap->flags & PDC_FLAG_GEN_II) {
363                 void __iomem *sata_mmio = ap->ioaddr.scr_addr;
364                 unsigned int tmp;
365
366                 tmp = readl(sata_mmio + PDC_PHYMODE4);
367                 tmp = (tmp & ~3) | 1;   /* set bits 1:0 = 0:1 */
368                 writel(tmp, sata_mmio + PDC_PHYMODE4);
369         }
370
371         return 0;
372 }
373
374 static void pdc_fpdma_clear_interrupt_flag(struct ata_port *ap)
375 {
376         void __iomem *sata_mmio = ap->ioaddr.scr_addr;
377         u32 tmp;
378
379         tmp = readl(sata_mmio + PDC_FPDMA_CTLSTAT);
380         tmp |= PDC_FPDMA_CTLSTAT_DMASETUP_INT_FLAG;
381         tmp |= PDC_FPDMA_CTLSTAT_SETDB_INT_FLAG;
382
383         /* It's not allowed to write to the entire FPDMA_CTLSTAT register
384            when NCQ is running. So do a byte-sized write to bits 10 and 11. */
385         writeb(tmp >> 8, sata_mmio + PDC_FPDMA_CTLSTAT + 1);
386         readb(sata_mmio + PDC_FPDMA_CTLSTAT + 1); /* flush */
387 }
388
389 static void pdc_fpdma_reset(struct ata_port *ap)
390 {
391         void __iomem *sata_mmio = ap->ioaddr.scr_addr;
392         u8 tmp;
393
394         tmp = (u8)readl(sata_mmio + PDC_FPDMA_CTLSTAT);
395         tmp &= 0x7F;
396         tmp |= PDC_FPDMA_CTLSTAT_RESET;
397         writeb(tmp, sata_mmio + PDC_FPDMA_CTLSTAT);
398         readl(sata_mmio + PDC_FPDMA_CTLSTAT); /* flush */
399         udelay(100);
400         tmp &= ~PDC_FPDMA_CTLSTAT_RESET;
401         writeb(tmp, sata_mmio + PDC_FPDMA_CTLSTAT);
402         readl(sata_mmio + PDC_FPDMA_CTLSTAT); /* flush */
403
404         pdc_fpdma_clear_interrupt_flag(ap);
405 }
406
407 static void pdc_not_at_command_packet_phase(struct ata_port *ap)
408 {
409         void __iomem *sata_mmio = ap->ioaddr.scr_addr;
410         unsigned int i;
411         u32 tmp;
412
413         /* check not at ASIC packet command phase */
414         for (i = 0; i < 100; ++i) {
415                 writel(0, sata_mmio + PDC_INTERNAL_DEBUG_1);
416                 tmp = readl(sata_mmio + PDC_INTERNAL_DEBUG_2);
417                 if ((tmp & 0xF) != 1)
418                         break;
419                 udelay(100);
420         }
421 }
422
423 static void pdc_clear_internal_debug_record_error_register(struct ata_port *ap)
424 {
425         void __iomem *sata_mmio = ap->ioaddr.scr_addr;
426
427         writel(0xffffffff, sata_mmio + PDC_SATA_ERROR);
428         writel(0xffff0000, sata_mmio + PDC_LINK_LAYER_ERRORS);
429 }
430
431 static void pdc_reset_port(struct ata_port *ap)
432 {
433         void __iomem *ata_ctlstat_mmio = ap->ioaddr.cmd_addr + PDC_CTLSTAT;
434         unsigned int i;
435         u32 tmp;
436
437         if (ap->flags & PDC_FLAG_GEN_II)
438                 pdc_not_at_command_packet_phase(ap);
439
440         tmp = readl(ata_ctlstat_mmio);
441         tmp |= PDC_RESET;
442         writel(tmp, ata_ctlstat_mmio);
443
444         for (i = 11; i > 0; i--) {
445                 tmp = readl(ata_ctlstat_mmio);
446                 if (tmp & PDC_RESET)
447                         break;
448
449                 udelay(100);
450
451                 tmp |= PDC_RESET;
452                 writel(tmp, ata_ctlstat_mmio);
453         }
454
455         tmp &= ~PDC_RESET;
456         writel(tmp, ata_ctlstat_mmio);
457         readl(ata_ctlstat_mmio);        /* flush */
458
459         if (sata_scr_valid(&ap->link) && (ap->flags & PDC_FLAG_GEN_II)) {
460                 pdc_fpdma_reset(ap);
461                 pdc_clear_internal_debug_record_error_register(ap);
462         }
463 }
464
465 static int pdc_pata_cable_detect(struct ata_port *ap)
466 {
467         u8 tmp;
468         void __iomem *ata_mmio = ap->ioaddr.cmd_addr;
469
470         tmp = readb(ata_mmio + PDC_CTLSTAT + 3);
471         if (tmp & 0x01)
472                 return ATA_CBL_PATA40;
473         return ATA_CBL_PATA80;
474 }
475
476 static int pdc_sata_cable_detect(struct ata_port *ap)
477 {
478         return ATA_CBL_SATA;
479 }
480
481 static int pdc_sata_scr_read(struct ata_link *link,
482                              unsigned int sc_reg, u32 *val)
483 {
484         if (sc_reg > SCR_CONTROL)
485                 return -EINVAL;
486         *val = readl(link->ap->ioaddr.scr_addr + (sc_reg * 4));
487         return 0;
488 }
489
490 static int pdc_sata_scr_write(struct ata_link *link,
491                               unsigned int sc_reg, u32 val)
492 {
493         if (sc_reg > SCR_CONTROL)
494                 return -EINVAL;
495         writel(val, link->ap->ioaddr.scr_addr + (sc_reg * 4));
496         return 0;
497 }
498
499 static void pdc_atapi_pkt(struct ata_queued_cmd *qc)
500 {
501         struct ata_port *ap = qc->ap;
502         dma_addr_t sg_table = ap->bmdma_prd_dma;
503         unsigned int cdb_len = qc->dev->cdb_len;
504         u8 *cdb = qc->cdb;
505         struct pdc_port_priv *pp = ap->private_data;
506         u8 *buf = pp->pkt;
507         __le32 *buf32 = (__le32 *) buf;
508         unsigned int dev_sel, feature;
509
510         /* set control bits (byte 0), zero delay seq id (byte 3),
511          * and seq id (byte 2)
512          */
513         switch (qc->tf.protocol) {
514         case ATAPI_PROT_DMA:
515                 if (!(qc->tf.flags & ATA_TFLAG_WRITE))
516                         buf32[0] = cpu_to_le32(PDC_PKT_READ);
517                 else
518                         buf32[0] = 0;
519                 break;
520         case ATAPI_PROT_NODATA:
521                 buf32[0] = cpu_to_le32(PDC_PKT_NODATA);
522                 break;
523         default:
524                 BUG();
525                 break;
526         }
527         buf32[1] = cpu_to_le32(sg_table);       /* S/G table addr */
528         buf32[2] = 0;                           /* no next-packet */
529
530         /* select drive */
531         if (sata_scr_valid(&ap->link))
532                 dev_sel = PDC_DEVICE_SATA;
533         else
534                 dev_sel = qc->tf.device;
535
536         buf[12] = (1 << 5) | ATA_REG_DEVICE;
537         buf[13] = dev_sel;
538         buf[14] = (1 << 5) | ATA_REG_DEVICE | PDC_PKT_CLEAR_BSY;
539         buf[15] = dev_sel; /* once more, waiting for BSY to clear */
540
541         buf[16] = (1 << 5) | ATA_REG_NSECT;
542         buf[17] = qc->tf.nsect;
543         buf[18] = (1 << 5) | ATA_REG_LBAL;
544         buf[19] = qc->tf.lbal;
545
546         /* set feature and byte counter registers */
547         if (qc->tf.protocol != ATAPI_PROT_DMA)
548                 feature = PDC_FEATURE_ATAPI_PIO;
549         else
550                 feature = PDC_FEATURE_ATAPI_DMA;
551
552         buf[20] = (1 << 5) | ATA_REG_FEATURE;
553         buf[21] = feature;
554         buf[22] = (1 << 5) | ATA_REG_BYTEL;
555         buf[23] = qc->tf.lbam;
556         buf[24] = (1 << 5) | ATA_REG_BYTEH;
557         buf[25] = qc->tf.lbah;
558
559         /* send ATAPI packet command 0xA0 */
560         buf[26] = (1 << 5) | ATA_REG_CMD;
561         buf[27] = qc->tf.command;
562
563         /* select drive and check DRQ */
564         buf[28] = (1 << 5) | ATA_REG_DEVICE | PDC_PKT_WAIT_DRDY;
565         buf[29] = dev_sel;
566
567         /* we can represent cdb lengths 2/4/6/8/10/12/14/16 */
568         BUG_ON(cdb_len & ~0x1E);
569
570         /* append the CDB as the final part */
571         buf[30] = (((cdb_len >> 1) & 7) << 5) | ATA_REG_DATA | PDC_LAST_REG;
572         memcpy(buf+31, cdb, cdb_len);
573 }
574
575 /**
576  *      pdc_fill_sg - Fill PCI IDE PRD table
577  *      @qc: Metadata associated with taskfile to be transferred
578  *
579  *      Fill PCI IDE PRD (scatter-gather) table with segments
580  *      associated with the current disk command.
581  *      Make sure hardware does not choke on it.
582  *
583  *      LOCKING:
584  *      spin_lock_irqsave(host lock)
585  *
586  */
587 static void pdc_fill_sg(struct ata_queued_cmd *qc)
588 {
589         struct ata_port *ap = qc->ap;
590         struct ata_bmdma_prd *prd = ap->bmdma_prd;
591         struct scatterlist *sg;
592         const u32 SG_COUNT_ASIC_BUG = 41*4;
593         unsigned int si, idx;
594         u32 len;
595
596         if (!(qc->flags & ATA_QCFLAG_DMAMAP))
597                 return;
598
599         idx = 0;
600         for_each_sg(qc->sg, sg, qc->n_elem, si) {
601                 u32 addr, offset;
602                 u32 sg_len;
603
604                 /* determine if physical DMA addr spans 64K boundary.
605                  * Note h/w doesn't support 64-bit, so we unconditionally
606                  * truncate dma_addr_t to u32.
607                  */
608                 addr = (u32) sg_dma_address(sg);
609                 sg_len = sg_dma_len(sg);
610
611                 while (sg_len) {
612                         offset = addr & 0xffff;
613                         len = sg_len;
614                         if ((offset + sg_len) > 0x10000)
615                                 len = 0x10000 - offset;
616
617                         prd[idx].addr = cpu_to_le32(addr);
618                         prd[idx].flags_len = cpu_to_le32(len & 0xffff);
619                         VPRINTK("PRD[%u] = (0x%X, 0x%X)\n", idx, addr, len);
620
621                         idx++;
622                         sg_len -= len;
623                         addr += len;
624                 }
625         }
626
627         len = le32_to_cpu(prd[idx - 1].flags_len);
628
629         if (len > SG_COUNT_ASIC_BUG) {
630                 u32 addr;
631
632                 VPRINTK("Splitting last PRD.\n");
633
634                 addr = le32_to_cpu(prd[idx - 1].addr);
635                 prd[idx - 1].flags_len = cpu_to_le32(len - SG_COUNT_ASIC_BUG);
636                 VPRINTK("PRD[%u] = (0x%X, 0x%X)\n", idx - 1, addr, SG_COUNT_ASIC_BUG);
637
638                 addr = addr + len - SG_COUNT_ASIC_BUG;
639                 len = SG_COUNT_ASIC_BUG;
640                 prd[idx].addr = cpu_to_le32(addr);
641                 prd[idx].flags_len = cpu_to_le32(len);
642                 VPRINTK("PRD[%u] = (0x%X, 0x%X)\n", idx, addr, len);
643
644                 idx++;
645         }
646
647         prd[idx - 1].flags_len |= cpu_to_le32(ATA_PRD_EOT);
648 }
649
650 static void pdc_qc_prep(struct ata_queued_cmd *qc)
651 {
652         struct pdc_port_priv *pp = qc->ap->private_data;
653         unsigned int i;
654
655         VPRINTK("ENTER\n");
656
657         switch (qc->tf.protocol) {
658         case ATA_PROT_DMA:
659                 pdc_fill_sg(qc);
660                 /*FALLTHROUGH*/
661         case ATA_PROT_NODATA:
662                 i = pdc_pkt_header(&qc->tf, qc->ap->bmdma_prd_dma,
663                                    qc->dev->devno, pp->pkt);
664                 if (qc->tf.flags & ATA_TFLAG_LBA48)
665                         i = pdc_prep_lba48(&qc->tf, pp->pkt, i);
666                 else
667                         i = pdc_prep_lba28(&qc->tf, pp->pkt, i);
668                 pdc_pkt_footer(&qc->tf, pp->pkt, i);
669                 break;
670         case ATAPI_PROT_PIO:
671                 pdc_fill_sg(qc);
672                 break;
673         case ATAPI_PROT_DMA:
674                 pdc_fill_sg(qc);
675                 /*FALLTHROUGH*/
676         case ATAPI_PROT_NODATA:
677                 pdc_atapi_pkt(qc);
678                 break;
679         default:
680                 break;
681         }
682 }
683
684 static int pdc_is_sataii_tx4(unsigned long flags)
685 {
686         const unsigned long mask = PDC_FLAG_GEN_II | PDC_FLAG_4_PORTS;
687         return (flags & mask) == mask;
688 }
689
690 static unsigned int pdc_port_no_to_ata_no(unsigned int port_no,
691                                           int is_sataii_tx4)
692 {
693         static const unsigned char sataii_tx4_port_remap[4] = { 3, 1, 0, 2};
694         return is_sataii_tx4 ? sataii_tx4_port_remap[port_no] : port_no;
695 }
696
697 static unsigned int pdc_sata_nr_ports(const struct ata_port *ap)
698 {
699         return (ap->flags & PDC_FLAG_4_PORTS) ? 4 : 2;
700 }
701
702 static unsigned int pdc_sata_ata_port_to_ata_no(const struct ata_port *ap)
703 {
704         const struct ata_host *host = ap->host;
705         unsigned int nr_ports = pdc_sata_nr_ports(ap);
706         unsigned int i;
707
708         for (i = 0; i < nr_ports && host->ports[i] != ap; ++i)
709                 ;
710         BUG_ON(i >= nr_ports);
711         return pdc_port_no_to_ata_no(i, pdc_is_sataii_tx4(ap->flags));
712 }
713
714 static void pdc_freeze(struct ata_port *ap)
715 {
716         void __iomem *ata_mmio = ap->ioaddr.cmd_addr;
717         u32 tmp;
718
719         tmp = readl(ata_mmio + PDC_CTLSTAT);
720         tmp |= PDC_IRQ_DISABLE;
721         tmp &= ~PDC_DMA_ENABLE;
722         writel(tmp, ata_mmio + PDC_CTLSTAT);
723         readl(ata_mmio + PDC_CTLSTAT); /* flush */
724 }
725
726 static void pdc_sata_freeze(struct ata_port *ap)
727 {
728         struct ata_host *host = ap->host;
729         void __iomem *host_mmio = host->iomap[PDC_MMIO_BAR];
730         unsigned int hotplug_offset = PDC2_SATA_PLUG_CSR;
731         unsigned int ata_no = pdc_sata_ata_port_to_ata_no(ap);
732         u32 hotplug_status;
733
734         /* Disable hotplug events on this port.
735          *
736          * Locking:
737          * 1) hotplug register accesses must be serialised via host->lock
738          * 2) ap->lock == &ap->host->lock
739          * 3) ->freeze() and ->thaw() are called with ap->lock held
740          */
741         hotplug_status = readl(host_mmio + hotplug_offset);
742         hotplug_status |= 0x11 << (ata_no + 16);
743         writel(hotplug_status, host_mmio + hotplug_offset);
744         readl(host_mmio + hotplug_offset); /* flush */
745
746         pdc_freeze(ap);
747 }
748
749 static void pdc_thaw(struct ata_port *ap)
750 {
751         void __iomem *ata_mmio = ap->ioaddr.cmd_addr;
752         u32 tmp;
753
754         /* clear IRQ */
755         readl(ata_mmio + PDC_COMMAND);
756
757         /* turn IRQ back on */
758         tmp = readl(ata_mmio + PDC_CTLSTAT);
759         tmp &= ~PDC_IRQ_DISABLE;
760         writel(tmp, ata_mmio + PDC_CTLSTAT);
761         readl(ata_mmio + PDC_CTLSTAT); /* flush */
762 }
763
764 static void pdc_sata_thaw(struct ata_port *ap)
765 {
766         struct ata_host *host = ap->host;
767         void __iomem *host_mmio = host->iomap[PDC_MMIO_BAR];
768         unsigned int hotplug_offset = PDC2_SATA_PLUG_CSR;
769         unsigned int ata_no = pdc_sata_ata_port_to_ata_no(ap);
770         u32 hotplug_status;
771
772         pdc_thaw(ap);
773
774         /* Enable hotplug events on this port.
775          * Locking: see pdc_sata_freeze().
776          */
777         hotplug_status = readl(host_mmio + hotplug_offset);
778         hotplug_status |= 0x11 << ata_no;
779         hotplug_status &= ~(0x11 << (ata_no + 16));
780         writel(hotplug_status, host_mmio + hotplug_offset);
781         readl(host_mmio + hotplug_offset); /* flush */
782 }
783
784 static int pdc_pata_softreset(struct ata_link *link, unsigned int *class,
785                               unsigned long deadline)
786 {
787         pdc_reset_port(link->ap);
788         return ata_sff_softreset(link, class, deadline);
789 }
790
791 static unsigned int pdc_ata_port_to_ata_no(const struct ata_port *ap)
792 {
793         void __iomem *ata_mmio = ap->ioaddr.cmd_addr;
794         void __iomem *host_mmio = ap->host->iomap[PDC_MMIO_BAR];
795
796         /* ata_mmio == host_mmio + 0x200 + ata_no * 0x80 */
797         return (ata_mmio - host_mmio - 0x200) / 0x80;
798 }
799
800 static void pdc_hard_reset_port(struct ata_port *ap)
801 {
802         void __iomem *host_mmio = ap->host->iomap[PDC_MMIO_BAR];
803         void __iomem *pcictl_b1_mmio = host_mmio + PDC_PCI_CTL + 1;
804         unsigned int ata_no = pdc_ata_port_to_ata_no(ap);
805         u8 tmp;
806
807         spin_lock(&ap->host->lock);
808
809         tmp = readb(pcictl_b1_mmio);
810         tmp &= ~(0x10 << ata_no);
811         writeb(tmp, pcictl_b1_mmio);
812         readb(pcictl_b1_mmio); /* flush */
813         udelay(100);
814         tmp |= (0x10 << ata_no);
815         writeb(tmp, pcictl_b1_mmio);
816         readb(pcictl_b1_mmio); /* flush */
817
818         spin_unlock(&ap->host->lock);
819 }
820
821 static int pdc_sata_hardreset(struct ata_link *link, unsigned int *class,
822                               unsigned long deadline)
823 {
824         if (link->ap->flags & PDC_FLAG_GEN_II)
825                 pdc_not_at_command_packet_phase(link->ap);
826         /* hotplug IRQs should have been masked by pdc_sata_freeze() */
827         pdc_hard_reset_port(link->ap);
828         pdc_reset_port(link->ap);
829
830         /* sata_promise can't reliably acquire the first D2H Reg FIS
831          * after hardreset.  Do non-waiting hardreset and request
832          * follow-up SRST.
833          */
834         return sata_std_hardreset(link, class, deadline);
835 }
836
837 static void pdc_error_handler(struct ata_port *ap)
838 {
839         if (!(ap->pflags & ATA_PFLAG_FROZEN))
840                 pdc_reset_port(ap);
841
842         ata_sff_error_handler(ap);
843 }
844
845 static void pdc_post_internal_cmd(struct ata_queued_cmd *qc)
846 {
847         struct ata_port *ap = qc->ap;
848
849         /* make DMA engine forget about the failed command */
850         if (qc->flags & ATA_QCFLAG_FAILED)
851                 pdc_reset_port(ap);
852 }
853
854 static void pdc_error_intr(struct ata_port *ap, struct ata_queued_cmd *qc,
855                            u32 port_status, u32 err_mask)
856 {
857         struct ata_eh_info *ehi = &ap->link.eh_info;
858         unsigned int ac_err_mask = 0;
859
860         ata_ehi_clear_desc(ehi);
861         ata_ehi_push_desc(ehi, "port_status 0x%08x", port_status);
862         port_status &= err_mask;
863
864         if (port_status & PDC_DRIVE_ERR)
865                 ac_err_mask |= AC_ERR_DEV;
866         if (port_status & (PDC_OVERRUN_ERR | PDC_UNDERRUN_ERR))
867                 ac_err_mask |= AC_ERR_OTHER;
868         if (port_status & (PDC2_ATA_HBA_ERR | PDC2_ATA_DMA_CNT_ERR))
869                 ac_err_mask |= AC_ERR_ATA_BUS;
870         if (port_status & (PDC_PH_ERR | PDC_SH_ERR | PDC_DH_ERR | PDC2_HTO_ERR
871                            | PDC_PCI_SYS_ERR | PDC1_PCI_PARITY_ERR))
872                 ac_err_mask |= AC_ERR_HOST_BUS;
873
874         if (sata_scr_valid(&ap->link)) {
875                 u32 serror;
876
877                 pdc_sata_scr_read(&ap->link, SCR_ERROR, &serror);
878                 ehi->serror |= serror;
879         }
880
881         qc->err_mask |= ac_err_mask;
882
883         pdc_reset_port(ap);
884
885         ata_port_abort(ap);
886 }
887
888 static unsigned int pdc_host_intr(struct ata_port *ap,
889                                   struct ata_queued_cmd *qc)
890 {
891         unsigned int handled = 0;
892         void __iomem *ata_mmio = ap->ioaddr.cmd_addr;
893         u32 port_status, err_mask;
894
895         err_mask = PDC_ERR_MASK;
896         if (ap->flags & PDC_FLAG_GEN_II)
897                 err_mask &= ~PDC1_ERR_MASK;
898         else
899                 err_mask &= ~PDC2_ERR_MASK;
900         port_status = readl(ata_mmio + PDC_GLOBAL_CTL);
901         if (unlikely(port_status & err_mask)) {
902                 pdc_error_intr(ap, qc, port_status, err_mask);
903                 return 1;
904         }
905
906         switch (qc->tf.protocol) {
907         case ATA_PROT_DMA:
908         case ATA_PROT_NODATA:
909         case ATAPI_PROT_DMA:
910         case ATAPI_PROT_NODATA:
911                 qc->err_mask |= ac_err_mask(ata_wait_idle(ap));
912                 ata_qc_complete(qc);
913                 handled = 1;
914                 break;
915         default:
916                 ap->stats.idle_irq++;
917                 break;
918         }
919
920         return handled;
921 }
922
923 static void pdc_irq_clear(struct ata_port *ap)
924 {
925         void __iomem *ata_mmio = ap->ioaddr.cmd_addr;
926
927         readl(ata_mmio + PDC_COMMAND);
928 }
929
930 static irqreturn_t pdc_interrupt(int irq, void *dev_instance)
931 {
932         struct ata_host *host = dev_instance;
933         struct ata_port *ap;
934         u32 mask = 0;
935         unsigned int i, tmp;
936         unsigned int handled = 0;
937         void __iomem *host_mmio;
938         unsigned int hotplug_offset, ata_no;
939         u32 hotplug_status;
940         int is_sataii_tx4;
941
942         VPRINTK("ENTER\n");
943
944         if (!host || !host->iomap[PDC_MMIO_BAR]) {
945                 VPRINTK("QUICK EXIT\n");
946                 return IRQ_NONE;
947         }
948
949         host_mmio = host->iomap[PDC_MMIO_BAR];
950
951         spin_lock(&host->lock);
952
953         /* read and clear hotplug flags for all ports */
954         if (host->ports[0]->flags & PDC_FLAG_GEN_II) {
955                 hotplug_offset = PDC2_SATA_PLUG_CSR;
956                 hotplug_status = readl(host_mmio + hotplug_offset);
957                 if (hotplug_status & 0xff)
958                         writel(hotplug_status | 0xff, host_mmio + hotplug_offset);
959                 hotplug_status &= 0xff; /* clear uninteresting bits */
960         } else
961                 hotplug_status = 0;
962
963         /* reading should also clear interrupts */
964         mask = readl(host_mmio + PDC_INT_SEQMASK);
965
966         if (mask == 0xffffffff && hotplug_status == 0) {
967                 VPRINTK("QUICK EXIT 2\n");
968                 goto done_irq;
969         }
970
971         mask &= 0xffff;         /* only 16 SEQIDs possible */
972         if (mask == 0 && hotplug_status == 0) {
973                 VPRINTK("QUICK EXIT 3\n");
974                 goto done_irq;
975         }
976
977         writel(mask, host_mmio + PDC_INT_SEQMASK);
978
979         is_sataii_tx4 = pdc_is_sataii_tx4(host->ports[0]->flags);
980
981         for (i = 0; i < host->n_ports; i++) {
982                 VPRINTK("port %u\n", i);
983                 ap = host->ports[i];
984
985                 /* check for a plug or unplug event */
986                 ata_no = pdc_port_no_to_ata_no(i, is_sataii_tx4);
987                 tmp = hotplug_status & (0x11 << ata_no);
988                 if (tmp) {
989                         struct ata_eh_info *ehi = &ap->link.eh_info;
990                         ata_ehi_clear_desc(ehi);
991                         ata_ehi_hotplugged(ehi);
992                         ata_ehi_push_desc(ehi, "hotplug_status %#x", tmp);
993                         ata_port_freeze(ap);
994                         ++handled;
995                         continue;
996                 }
997
998                 /* check for a packet interrupt */
999                 tmp = mask & (1 << (i + 1));
1000                 if (tmp) {
1001                         struct ata_queued_cmd *qc;
1002
1003                         qc = ata_qc_from_tag(ap, ap->link.active_tag);
1004                         if (qc && (!(qc->tf.flags & ATA_TFLAG_POLLING)))
1005                                 handled += pdc_host_intr(ap, qc);
1006                 }
1007         }
1008
1009         VPRINTK("EXIT\n");
1010
1011 done_irq:
1012         spin_unlock(&host->lock);
1013         return IRQ_RETVAL(handled);
1014 }
1015
1016 static void pdc_packet_start(struct ata_queued_cmd *qc)
1017 {
1018         struct ata_port *ap = qc->ap;
1019         struct pdc_port_priv *pp = ap->private_data;
1020         void __iomem *host_mmio = ap->host->iomap[PDC_MMIO_BAR];
1021         void __iomem *ata_mmio = ap->ioaddr.cmd_addr;
1022         unsigned int port_no = ap->port_no;
1023         u8 seq = (u8) (port_no + 1);
1024
1025         VPRINTK("ENTER, ap %p\n", ap);
1026
1027         writel(0x00000001, host_mmio + (seq * 4));
1028         readl(host_mmio + (seq * 4));   /* flush */
1029
1030         pp->pkt[2] = seq;
1031         wmb();                  /* flush PRD, pkt writes */
1032         writel(pp->pkt_dma, ata_mmio + PDC_PKT_SUBMIT);
1033         readl(ata_mmio + PDC_PKT_SUBMIT); /* flush */
1034 }
1035
1036 static unsigned int pdc_qc_issue(struct ata_queued_cmd *qc)
1037 {
1038         switch (qc->tf.protocol) {
1039         case ATAPI_PROT_NODATA:
1040                 if (qc->dev->flags & ATA_DFLAG_CDB_INTR)
1041                         break;
1042                 /*FALLTHROUGH*/
1043         case ATA_PROT_NODATA:
1044                 if (qc->tf.flags & ATA_TFLAG_POLLING)
1045                         break;
1046                 /*FALLTHROUGH*/
1047         case ATAPI_PROT_DMA:
1048         case ATA_PROT_DMA:
1049                 pdc_packet_start(qc);
1050                 return 0;
1051         default:
1052                 break;
1053         }
1054         return ata_sff_qc_issue(qc);
1055 }
1056
1057 static void pdc_tf_load_mmio(struct ata_port *ap, const struct ata_taskfile *tf)
1058 {
1059         WARN_ON(tf->protocol == ATA_PROT_DMA || tf->protocol == ATAPI_PROT_DMA);
1060         ata_sff_tf_load(ap, tf);
1061 }
1062
1063 static void pdc_exec_command_mmio(struct ata_port *ap,
1064                                   const struct ata_taskfile *tf)
1065 {
1066         WARN_ON(tf->protocol == ATA_PROT_DMA || tf->protocol == ATAPI_PROT_DMA);
1067         ata_sff_exec_command(ap, tf);
1068 }
1069
1070 static int pdc_check_atapi_dma(struct ata_queued_cmd *qc)
1071 {
1072         u8 *scsicmd = qc->scsicmd->cmnd;
1073         int pio = 1; /* atapi dma off by default */
1074
1075         /* Whitelist commands that may use DMA. */
1076         switch (scsicmd[0]) {
1077         case WRITE_12:
1078         case WRITE_10:
1079         case WRITE_6:
1080         case READ_12:
1081         case READ_10:
1082         case READ_6:
1083         case 0xad: /* READ_DVD_STRUCTURE */
1084         case 0xbe: /* READ_CD */
1085                 pio = 0;
1086         }
1087         /* -45150 (FFFF4FA2) to -1 (FFFFFFFF) shall use PIO mode */
1088         if (scsicmd[0] == WRITE_10) {
1089                 unsigned int lba =
1090                         (scsicmd[2] << 24) |
1091                         (scsicmd[3] << 16) |
1092                         (scsicmd[4] << 8) |
1093                         scsicmd[5];
1094                 if (lba >= 0xFFFF4FA2)
1095                         pio = 1;
1096         }
1097         return pio;
1098 }
1099
1100 static int pdc_old_sata_check_atapi_dma(struct ata_queued_cmd *qc)
1101 {
1102         /* First generation chips cannot use ATAPI DMA on SATA ports */
1103         return 1;
1104 }
1105
1106 static void pdc_ata_setup_port(struct ata_port *ap,
1107                                void __iomem *base, void __iomem *scr_addr)
1108 {
1109         ap->ioaddr.cmd_addr             = base;
1110         ap->ioaddr.data_addr            = base;
1111         ap->ioaddr.feature_addr         =
1112         ap->ioaddr.error_addr           = base + 0x4;
1113         ap->ioaddr.nsect_addr           = base + 0x8;
1114         ap->ioaddr.lbal_addr            = base + 0xc;
1115         ap->ioaddr.lbam_addr            = base + 0x10;
1116         ap->ioaddr.lbah_addr            = base + 0x14;
1117         ap->ioaddr.device_addr          = base + 0x18;
1118         ap->ioaddr.command_addr         =
1119         ap->ioaddr.status_addr          = base + 0x1c;
1120         ap->ioaddr.altstatus_addr       =
1121         ap->ioaddr.ctl_addr             = base + 0x38;
1122         ap->ioaddr.scr_addr             = scr_addr;
1123 }
1124
1125 static void pdc_host_init(struct ata_host *host)
1126 {
1127         void __iomem *host_mmio = host->iomap[PDC_MMIO_BAR];
1128         int is_gen2 = host->ports[0]->flags & PDC_FLAG_GEN_II;
1129         int hotplug_offset;
1130         u32 tmp;
1131
1132         if (is_gen2)
1133                 hotplug_offset = PDC2_SATA_PLUG_CSR;
1134         else
1135                 hotplug_offset = PDC_SATA_PLUG_CSR;
1136
1137         /*
1138          * Except for the hotplug stuff, this is voodoo from the
1139          * Promise driver.  Label this entire section
1140          * "TODO: figure out why we do this"
1141          */
1142
1143         /* enable BMR_BURST, maybe change FIFO_SHD to 8 dwords */
1144         tmp = readl(host_mmio + PDC_FLASH_CTL);
1145         tmp |= 0x02000; /* bit 13 (enable bmr burst) */
1146         if (!is_gen2)
1147                 tmp |= 0x10000; /* bit 16 (fifo threshold at 8 dw) */
1148         writel(tmp, host_mmio + PDC_FLASH_CTL);
1149
1150         /* clear plug/unplug flags for all ports */
1151         tmp = readl(host_mmio + hotplug_offset);
1152         writel(tmp | 0xff, host_mmio + hotplug_offset);
1153
1154         tmp = readl(host_mmio + hotplug_offset);
1155         if (is_gen2)    /* unmask plug/unplug ints */
1156                 writel(tmp & ~0xff0000, host_mmio + hotplug_offset);
1157         else            /* mask plug/unplug ints */
1158                 writel(tmp | 0xff0000, host_mmio + hotplug_offset);
1159
1160         /* don't initialise TBG or SLEW on 2nd generation chips */
1161         if (is_gen2)
1162                 return;
1163
1164         /* reduce TBG clock to 133 Mhz. */
1165         tmp = readl(host_mmio + PDC_TBG_MODE);
1166         tmp &= ~0x30000; /* clear bit 17, 16*/
1167         tmp |= 0x10000;  /* set bit 17:16 = 0:1 */
1168         writel(tmp, host_mmio + PDC_TBG_MODE);
1169
1170         readl(host_mmio + PDC_TBG_MODE);        /* flush */
1171         msleep(10);
1172
1173         /* adjust slew rate control register. */
1174         tmp = readl(host_mmio + PDC_SLEW_CTL);
1175         tmp &= 0xFFFFF03F; /* clear bit 11 ~ 6 */
1176         tmp  |= 0x00000900; /* set bit 11-9 = 100b , bit 8-6 = 100 */
1177         writel(tmp, host_mmio + PDC_SLEW_CTL);
1178 }
1179
1180 static int pdc_ata_init_one(struct pci_dev *pdev,
1181                             const struct pci_device_id *ent)
1182 {
1183         static int printed_version;
1184         const struct ata_port_info *pi = &pdc_port_info[ent->driver_data];
1185         const struct ata_port_info *ppi[PDC_MAX_PORTS];
1186         struct ata_host *host;
1187         void __iomem *host_mmio;
1188         int n_ports, i, rc;
1189         int is_sataii_tx4;
1190
1191         if (!printed_version++)
1192                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
1193
1194         /* enable and acquire resources */
1195         rc = pcim_enable_device(pdev);
1196         if (rc)
1197                 return rc;
1198
1199         rc = pcim_iomap_regions(pdev, 1 << PDC_MMIO_BAR, DRV_NAME);
1200         if (rc == -EBUSY)
1201                 pcim_pin_device(pdev);
1202         if (rc)
1203                 return rc;
1204         host_mmio = pcim_iomap_table(pdev)[PDC_MMIO_BAR];
1205
1206         /* determine port configuration and setup host */
1207         n_ports = 2;
1208         if (pi->flags & PDC_FLAG_4_PORTS)
1209                 n_ports = 4;
1210         for (i = 0; i < n_ports; i++)
1211                 ppi[i] = pi;
1212
1213         if (pi->flags & PDC_FLAG_SATA_PATA) {
1214                 u8 tmp = readb(host_mmio + PDC_FLASH_CTL + 1);
1215                 if (!(tmp & 0x80))
1216                         ppi[n_ports++] = pi + 1;
1217         }
1218
1219         host = ata_host_alloc_pinfo(&pdev->dev, ppi, n_ports);
1220         if (!host) {
1221                 dev_printk(KERN_ERR, &pdev->dev, "failed to allocate host\n");
1222                 return -ENOMEM;
1223         }
1224         host->iomap = pcim_iomap_table(pdev);
1225
1226         is_sataii_tx4 = pdc_is_sataii_tx4(pi->flags);
1227         for (i = 0; i < host->n_ports; i++) {
1228                 struct ata_port *ap = host->ports[i];
1229                 unsigned int ata_no = pdc_port_no_to_ata_no(i, is_sataii_tx4);
1230                 unsigned int ata_offset = 0x200 + ata_no * 0x80;
1231                 unsigned int scr_offset = 0x400 + ata_no * 0x100;
1232
1233                 pdc_ata_setup_port(ap, host_mmio + ata_offset, host_mmio + scr_offset);
1234
1235                 ata_port_pbar_desc(ap, PDC_MMIO_BAR, -1, "mmio");
1236                 ata_port_pbar_desc(ap, PDC_MMIO_BAR, ata_offset, "ata");
1237         }
1238
1239         /* initialize adapter */
1240         pdc_host_init(host);
1241
1242         rc = pci_set_dma_mask(pdev, ATA_DMA_MASK);
1243         if (rc)
1244                 return rc;
1245         rc = pci_set_consistent_dma_mask(pdev, ATA_DMA_MASK);
1246         if (rc)
1247                 return rc;
1248
1249         /* start host, request IRQ and attach */
1250         pci_set_master(pdev);
1251         return ata_host_activate(host, pdev->irq, pdc_interrupt, IRQF_SHARED,
1252                                  &pdc_ata_sht);
1253 }
1254
1255 static int __init pdc_ata_init(void)
1256 {
1257         return pci_register_driver(&pdc_ata_pci_driver);
1258 }
1259
1260 static void __exit pdc_ata_exit(void)
1261 {
1262         pci_unregister_driver(&pdc_ata_pci_driver);
1263 }
1264
1265 MODULE_AUTHOR("Jeff Garzik");
1266 MODULE_DESCRIPTION("Promise ATA TX2/TX4/TX4000 low-level driver");
1267 MODULE_LICENSE("GPL");
1268 MODULE_DEVICE_TABLE(pci, pdc_ata_pci_tbl);
1269 MODULE_VERSION(DRV_VERSION);
1270
1271 module_init(pdc_ata_init);
1272 module_exit(pdc_ata_exit);