libata-link: linkify PHY-related functions
[linux-2.6.git] / drivers / ata / sata_inic162x.c
1 /*
2  * sata_inic162x.c - Driver for Initio 162x SATA controllers
3  *
4  * Copyright 2006  SUSE Linux Products GmbH
5  * Copyright 2006  Tejun Heo <teheo@novell.com>
6  *
7  * This file is released under GPL v2.
8  *
9  * This controller is eccentric and easily locks up if something isn't
10  * right.  Documentation is available at initio's website but it only
11  * documents registers (not programming model).
12  *
13  * - ATA disks work.
14  * - Hotplug works.
15  * - ATAPI read works but burning doesn't.  This thing is really
16  *   peculiar about ATAPI and I couldn't figure out how ATAPI PIO and
17  *   ATAPI DMA WRITE should be programmed.  If you've got a clue, be
18  *   my guest.
19  * - Both STR and STD work.
20  */
21
22 #include <linux/kernel.h>
23 #include <linux/module.h>
24 #include <linux/pci.h>
25 #include <scsi/scsi_host.h>
26 #include <linux/libata.h>
27 #include <linux/blkdev.h>
28 #include <scsi/scsi_device.h>
29
30 #define DRV_NAME        "sata_inic162x"
31 #define DRV_VERSION     "0.3"
32
33 enum {
34         MMIO_BAR                = 5,
35
36         NR_PORTS                = 2,
37
38         HOST_CTL                = 0x7c,
39         HOST_STAT               = 0x7e,
40         HOST_IRQ_STAT           = 0xbc,
41         HOST_IRQ_MASK           = 0xbe,
42
43         PORT_SIZE               = 0x40,
44
45         /* registers for ATA TF operation */
46         PORT_TF                 = 0x00,
47         PORT_ALT_STAT           = 0x08,
48         PORT_IRQ_STAT           = 0x09,
49         PORT_IRQ_MASK           = 0x0a,
50         PORT_PRD_CTL            = 0x0b,
51         PORT_PRD_ADDR           = 0x0c,
52         PORT_PRD_XFERLEN        = 0x10,
53
54         /* IDMA register */
55         PORT_IDMA_CTL           = 0x14,
56
57         PORT_SCR                = 0x20,
58
59         /* HOST_CTL bits */
60         HCTL_IRQOFF             = (1 << 8),  /* global IRQ off */
61         HCTL_PWRDWN             = (1 << 13), /* power down PHYs */
62         HCTL_SOFTRST            = (1 << 13), /* global reset (no phy reset) */
63         HCTL_RPGSEL             = (1 << 15), /* register page select */
64
65         HCTL_KNOWN_BITS         = HCTL_IRQOFF | HCTL_PWRDWN | HCTL_SOFTRST |
66                                   HCTL_RPGSEL,
67
68         /* HOST_IRQ_(STAT|MASK) bits */
69         HIRQ_PORT0              = (1 << 0),
70         HIRQ_PORT1              = (1 << 1),
71         HIRQ_SOFT               = (1 << 14),
72         HIRQ_GLOBAL             = (1 << 15), /* STAT only */
73
74         /* PORT_IRQ_(STAT|MASK) bits */
75         PIRQ_OFFLINE            = (1 << 0),  /* device unplugged */
76         PIRQ_ONLINE             = (1 << 1),  /* device plugged */
77         PIRQ_COMPLETE           = (1 << 2),  /* completion interrupt */
78         PIRQ_FATAL              = (1 << 3),  /* fatal error */
79         PIRQ_ATA                = (1 << 4),  /* ATA interrupt */
80         PIRQ_REPLY              = (1 << 5),  /* reply FIFO not empty */
81         PIRQ_PENDING            = (1 << 7),  /* port IRQ pending (STAT only) */
82
83         PIRQ_ERR                = PIRQ_OFFLINE | PIRQ_ONLINE | PIRQ_FATAL,
84
85         PIRQ_MASK_DMA_READ      = PIRQ_REPLY | PIRQ_ATA,
86         PIRQ_MASK_OTHER         = PIRQ_REPLY | PIRQ_COMPLETE,
87         PIRQ_MASK_FREEZE        = 0xff,
88
89         /* PORT_PRD_CTL bits */
90         PRD_CTL_START           = (1 << 0),
91         PRD_CTL_WR              = (1 << 3),
92         PRD_CTL_DMAEN           = (1 << 7),  /* DMA enable */
93
94         /* PORT_IDMA_CTL bits */
95         IDMA_CTL_RST_ATA        = (1 << 2),  /* hardreset ATA bus */
96         IDMA_CTL_RST_IDMA       = (1 << 5),  /* reset IDMA machinary */
97         IDMA_CTL_GO             = (1 << 7),  /* IDMA mode go */
98         IDMA_CTL_ATA_NIEN       = (1 << 8),  /* ATA IRQ disable */
99 };
100
101 struct inic_host_priv {
102         u16     cached_hctl;
103 };
104
105 struct inic_port_priv {
106         u8      dfl_prdctl;
107         u8      cached_prdctl;
108         u8      cached_pirq_mask;
109 };
110
111 static int inic_slave_config(struct scsi_device *sdev)
112 {
113         /* This controller is braindamaged.  dma_boundary is 0xffff
114          * like others but it will lock up the whole machine HARD if
115          * 65536 byte PRD entry is fed.  Reduce maximum segment size.
116          */
117         blk_queue_max_segment_size(sdev->request_queue, 65536 - 512);
118
119         return ata_scsi_slave_config(sdev);
120 }
121
122 static struct scsi_host_template inic_sht = {
123         .module                 = THIS_MODULE,
124         .name                   = DRV_NAME,
125         .ioctl                  = ata_scsi_ioctl,
126         .queuecommand           = ata_scsi_queuecmd,
127         .can_queue              = ATA_DEF_QUEUE,
128         .this_id                = ATA_SHT_THIS_ID,
129         .sg_tablesize           = LIBATA_MAX_PRD,
130         .cmd_per_lun            = ATA_SHT_CMD_PER_LUN,
131         .emulated               = ATA_SHT_EMULATED,
132         .use_clustering         = ATA_SHT_USE_CLUSTERING,
133         .proc_name              = DRV_NAME,
134         .dma_boundary           = ATA_DMA_BOUNDARY,
135         .slave_configure        = inic_slave_config,
136         .slave_destroy          = ata_scsi_slave_destroy,
137         .bios_param             = ata_std_bios_param,
138 };
139
140 static const int scr_map[] = {
141         [SCR_STATUS]    = 0,
142         [SCR_ERROR]     = 1,
143         [SCR_CONTROL]   = 2,
144 };
145
146 static void __iomem * inic_port_base(struct ata_port *ap)
147 {
148         return ap->host->iomap[MMIO_BAR] + ap->port_no * PORT_SIZE;
149 }
150
151 static void __inic_set_pirq_mask(struct ata_port *ap, u8 mask)
152 {
153         void __iomem *port_base = inic_port_base(ap);
154         struct inic_port_priv *pp = ap->private_data;
155
156         writeb(mask, port_base + PORT_IRQ_MASK);
157         pp->cached_pirq_mask = mask;
158 }
159
160 static void inic_set_pirq_mask(struct ata_port *ap, u8 mask)
161 {
162         struct inic_port_priv *pp = ap->private_data;
163
164         if (pp->cached_pirq_mask != mask)
165                 __inic_set_pirq_mask(ap, mask);
166 }
167
168 static void inic_reset_port(void __iomem *port_base)
169 {
170         void __iomem *idma_ctl = port_base + PORT_IDMA_CTL;
171         u16 ctl;
172
173         ctl = readw(idma_ctl);
174         ctl &= ~(IDMA_CTL_RST_IDMA | IDMA_CTL_ATA_NIEN | IDMA_CTL_GO);
175
176         /* mask IRQ and assert reset */
177         writew(ctl | IDMA_CTL_RST_IDMA | IDMA_CTL_ATA_NIEN, idma_ctl);
178         readw(idma_ctl); /* flush */
179
180         /* give it some time */
181         msleep(1);
182
183         /* release reset */
184         writew(ctl | IDMA_CTL_ATA_NIEN, idma_ctl);
185
186         /* clear irq */
187         writeb(0xff, port_base + PORT_IRQ_STAT);
188
189         /* reenable ATA IRQ, turn off IDMA mode */
190         writew(ctl, idma_ctl);
191 }
192
193 static int inic_scr_read(struct ata_port *ap, unsigned sc_reg, u32 *val)
194 {
195         void __iomem *scr_addr = ap->ioaddr.scr_addr;
196         void __iomem *addr;
197
198         if (unlikely(sc_reg >= ARRAY_SIZE(scr_map)))
199                 return -EINVAL;
200
201         addr = scr_addr + scr_map[sc_reg] * 4;
202         *val = readl(scr_addr + scr_map[sc_reg] * 4);
203
204         /* this controller has stuck DIAG.N, ignore it */
205         if (sc_reg == SCR_ERROR)
206                 *val &= ~SERR_PHYRDY_CHG;
207         return 0;
208 }
209
210 static int inic_scr_write(struct ata_port *ap, unsigned sc_reg, u32 val)
211 {
212         void __iomem *scr_addr = ap->ioaddr.scr_addr;
213         void __iomem *addr;
214
215         if (unlikely(sc_reg >= ARRAY_SIZE(scr_map)))
216                 return -EINVAL;
217
218         addr = scr_addr + scr_map[sc_reg] * 4;
219         writel(val, scr_addr + scr_map[sc_reg] * 4);
220         return 0;
221 }
222
223 /*
224  * In TF mode, inic162x is very similar to SFF device.  TF registers
225  * function the same.  DMA engine behaves similary using the same PRD
226  * format as BMDMA but different command register, interrupt and event
227  * notification methods are used.  The following inic_bmdma_*()
228  * functions do the impedance matching.
229  */
230 static void inic_bmdma_setup(struct ata_queued_cmd *qc)
231 {
232         struct ata_port *ap = qc->ap;
233         struct inic_port_priv *pp = ap->private_data;
234         void __iomem *port_base = inic_port_base(ap);
235         int rw = qc->tf.flags & ATA_TFLAG_WRITE;
236
237         /* make sure device sees PRD table writes */
238         wmb();
239
240         /* load transfer length */
241         writel(qc->nbytes, port_base + PORT_PRD_XFERLEN);
242
243         /* turn on DMA and specify data direction */
244         pp->cached_prdctl = pp->dfl_prdctl | PRD_CTL_DMAEN;
245         if (!rw)
246                 pp->cached_prdctl |= PRD_CTL_WR;
247         writeb(pp->cached_prdctl, port_base + PORT_PRD_CTL);
248
249         /* issue r/w command */
250         ap->ops->exec_command(ap, &qc->tf);
251 }
252
253 static void inic_bmdma_start(struct ata_queued_cmd *qc)
254 {
255         struct ata_port *ap = qc->ap;
256         struct inic_port_priv *pp = ap->private_data;
257         void __iomem *port_base = inic_port_base(ap);
258
259         /* start host DMA transaction */
260         pp->cached_prdctl |= PRD_CTL_START;
261         writeb(pp->cached_prdctl, port_base + PORT_PRD_CTL);
262 }
263
264 static void inic_bmdma_stop(struct ata_queued_cmd *qc)
265 {
266         struct ata_port *ap = qc->ap;
267         struct inic_port_priv *pp = ap->private_data;
268         void __iomem *port_base = inic_port_base(ap);
269
270         /* stop DMA engine */
271         writeb(pp->dfl_prdctl, port_base + PORT_PRD_CTL);
272 }
273
274 static u8 inic_bmdma_status(struct ata_port *ap)
275 {
276         /* event is already verified by the interrupt handler */
277         return ATA_DMA_INTR;
278 }
279
280 static void inic_irq_clear(struct ata_port *ap)
281 {
282         /* noop */
283 }
284
285 static void inic_host_intr(struct ata_port *ap)
286 {
287         void __iomem *port_base = inic_port_base(ap);
288         struct ata_eh_info *ehi = &ap->link.eh_info;
289         u8 irq_stat;
290
291         /* fetch and clear irq */
292         irq_stat = readb(port_base + PORT_IRQ_STAT);
293         writeb(irq_stat, port_base + PORT_IRQ_STAT);
294
295         if (likely(!(irq_stat & PIRQ_ERR))) {
296                 struct ata_queued_cmd *qc =
297                         ata_qc_from_tag(ap, ap->link.active_tag);
298
299                 if (unlikely(!qc || (qc->tf.flags & ATA_TFLAG_POLLING))) {
300                         ata_chk_status(ap);     /* clear ATA interrupt */
301                         return;
302                 }
303
304                 if (likely(ata_host_intr(ap, qc)))
305                         return;
306
307                 ata_chk_status(ap);     /* clear ATA interrupt */
308                 ata_port_printk(ap, KERN_WARNING, "unhandled "
309                                 "interrupt, irq_stat=%x\n", irq_stat);
310                 return;
311         }
312
313         /* error */
314         ata_ehi_push_desc(ehi, "irq_stat=0x%x", irq_stat);
315
316         if (irq_stat & (PIRQ_OFFLINE | PIRQ_ONLINE)) {
317                 ata_ehi_hotplugged(ehi);
318                 ata_port_freeze(ap);
319         } else
320                 ata_port_abort(ap);
321 }
322
323 static irqreturn_t inic_interrupt(int irq, void *dev_instance)
324 {
325         struct ata_host *host = dev_instance;
326         void __iomem *mmio_base = host->iomap[MMIO_BAR];
327         u16 host_irq_stat;
328         int i, handled = 0;;
329
330         host_irq_stat = readw(mmio_base + HOST_IRQ_STAT);
331
332         if (unlikely(!(host_irq_stat & HIRQ_GLOBAL)))
333                 goto out;
334
335         spin_lock(&host->lock);
336
337         for (i = 0; i < NR_PORTS; i++) {
338                 struct ata_port *ap = host->ports[i];
339
340                 if (!(host_irq_stat & (HIRQ_PORT0 << i)))
341                         continue;
342
343                 if (likely(ap && !(ap->flags & ATA_FLAG_DISABLED))) {
344                         inic_host_intr(ap);
345                         handled++;
346                 } else {
347                         if (ata_ratelimit())
348                                 dev_printk(KERN_ERR, host->dev, "interrupt "
349                                            "from disabled port %d (0x%x)\n",
350                                            i, host_irq_stat);
351                 }
352         }
353
354         spin_unlock(&host->lock);
355
356  out:
357         return IRQ_RETVAL(handled);
358 }
359
360 static unsigned int inic_qc_issue(struct ata_queued_cmd *qc)
361 {
362         struct ata_port *ap = qc->ap;
363
364         /* ATA IRQ doesn't wait for DMA transfer completion and vice
365          * versa.  Mask IRQ selectively to detect command completion.
366          * Without it, ATA DMA read command can cause data corruption.
367          *
368          * Something similar might be needed for ATAPI writes.  I
369          * tried a lot of combinations but couldn't find the solution.
370          */
371         if (qc->tf.protocol == ATA_PROT_DMA &&
372             !(qc->tf.flags & ATA_TFLAG_WRITE))
373                 inic_set_pirq_mask(ap, PIRQ_MASK_DMA_READ);
374         else
375                 inic_set_pirq_mask(ap, PIRQ_MASK_OTHER);
376
377         /* Issuing a command to yet uninitialized port locks up the
378          * controller.  Most of the time, this happens for the first
379          * command after reset which are ATA and ATAPI IDENTIFYs.
380          * Fast fail if stat is 0x7f or 0xff for those commands.
381          */
382         if (unlikely(qc->tf.command == ATA_CMD_ID_ATA ||
383                      qc->tf.command == ATA_CMD_ID_ATAPI)) {
384                 u8 stat = ata_chk_status(ap);
385                 if (stat == 0x7f || stat == 0xff)
386                         return AC_ERR_HSM;
387         }
388
389         return ata_qc_issue_prot(qc);
390 }
391
392 static void inic_freeze(struct ata_port *ap)
393 {
394         void __iomem *port_base = inic_port_base(ap);
395
396         __inic_set_pirq_mask(ap, PIRQ_MASK_FREEZE);
397
398         ata_chk_status(ap);
399         writeb(0xff, port_base + PORT_IRQ_STAT);
400
401         readb(port_base + PORT_IRQ_STAT); /* flush */
402 }
403
404 static void inic_thaw(struct ata_port *ap)
405 {
406         void __iomem *port_base = inic_port_base(ap);
407
408         ata_chk_status(ap);
409         writeb(0xff, port_base + PORT_IRQ_STAT);
410
411         __inic_set_pirq_mask(ap, PIRQ_MASK_OTHER);
412
413         readb(port_base + PORT_IRQ_STAT); /* flush */
414 }
415
416 /*
417  * SRST and SControl hardreset don't give valid signature on this
418  * controller.  Only controller specific hardreset mechanism works.
419  */
420 static int inic_hardreset(struct ata_port *ap, unsigned int *class,
421                           unsigned long deadline)
422 {
423         void __iomem *port_base = inic_port_base(ap);
424         void __iomem *idma_ctl = port_base + PORT_IDMA_CTL;
425         const unsigned long *timing = sata_ehc_deb_timing(&ap->link.eh_context);
426         u16 val;
427         int rc;
428
429         /* hammer it into sane state */
430         inic_reset_port(port_base);
431
432         val = readw(idma_ctl);
433         writew(val | IDMA_CTL_RST_ATA, idma_ctl);
434         readw(idma_ctl);        /* flush */
435         msleep(1);
436         writew(val & ~IDMA_CTL_RST_ATA, idma_ctl);
437
438         rc = sata_link_resume(&ap->link, timing, deadline);
439         if (rc) {
440                 ata_port_printk(ap, KERN_WARNING, "failed to resume "
441                                 "link after reset (errno=%d)\n", rc);
442                 return rc;
443         }
444
445         *class = ATA_DEV_NONE;
446         if (ata_link_online(&ap->link)) {
447                 struct ata_taskfile tf;
448
449                 /* wait a while before checking status */
450                 msleep(150);
451
452                 rc = ata_wait_ready(ap, deadline);
453                 /* link occupied, -ENODEV too is an error */
454                 if (rc) {
455                         ata_port_printk(ap, KERN_WARNING, "device not ready "
456                                         "after hardreset (errno=%d)\n", rc);
457                         return rc;
458                 }
459
460                 ata_tf_read(ap, &tf);
461                 *class = ata_dev_classify(&tf);
462                 if (*class == ATA_DEV_UNKNOWN)
463                         *class = ATA_DEV_NONE;
464         }
465
466         return 0;
467 }
468
469 static void inic_error_handler(struct ata_port *ap)
470 {
471         void __iomem *port_base = inic_port_base(ap);
472         struct inic_port_priv *pp = ap->private_data;
473         unsigned long flags;
474
475         /* reset PIO HSM and stop DMA engine */
476         inic_reset_port(port_base);
477
478         spin_lock_irqsave(ap->lock, flags);
479         ap->hsm_task_state = HSM_ST_IDLE;
480         writeb(pp->dfl_prdctl, port_base + PORT_PRD_CTL);
481         spin_unlock_irqrestore(ap->lock, flags);
482
483         /* PIO and DMA engines have been stopped, perform recovery */
484         ata_do_eh(ap, ata_std_prereset, NULL, inic_hardreset,
485                   ata_std_postreset);
486 }
487
488 static void inic_post_internal_cmd(struct ata_queued_cmd *qc)
489 {
490         /* make DMA engine forget about the failed command */
491         if (qc->flags & ATA_QCFLAG_FAILED)
492                 inic_reset_port(inic_port_base(qc->ap));
493 }
494
495 static void inic_dev_config(struct ata_device *dev)
496 {
497         /* inic can only handle upto LBA28 max sectors */
498         if (dev->max_sectors > ATA_MAX_SECTORS)
499                 dev->max_sectors = ATA_MAX_SECTORS;
500
501         if (dev->n_sectors >= 1 << 28) {
502                 ata_dev_printk(dev, KERN_ERR,
503         "ERROR: This driver doesn't support LBA48 yet and may cause\n"
504         "                data corruption on such devices.  Disabling.\n");
505                 ata_dev_disable(dev);
506         }
507 }
508
509 static void init_port(struct ata_port *ap)
510 {
511         void __iomem *port_base = inic_port_base(ap);
512
513         /* Setup PRD address */
514         writel(ap->prd_dma, port_base + PORT_PRD_ADDR);
515 }
516
517 static int inic_port_resume(struct ata_port *ap)
518 {
519         init_port(ap);
520         return 0;
521 }
522
523 static int inic_port_start(struct ata_port *ap)
524 {
525         void __iomem *port_base = inic_port_base(ap);
526         struct inic_port_priv *pp;
527         u8 tmp;
528         int rc;
529
530         /* alloc and initialize private data */
531         pp = devm_kzalloc(ap->host->dev, sizeof(*pp), GFP_KERNEL);
532         if (!pp)
533                 return -ENOMEM;
534         ap->private_data = pp;
535
536         /* default PRD_CTL value, DMAEN, WR and START off */
537         tmp = readb(port_base + PORT_PRD_CTL);
538         tmp &= ~(PRD_CTL_DMAEN | PRD_CTL_WR | PRD_CTL_START);
539         pp->dfl_prdctl = tmp;
540
541         /* Alloc resources */
542         rc = ata_port_start(ap);
543         if (rc) {
544                 kfree(pp);
545                 return rc;
546         }
547
548         init_port(ap);
549
550         return 0;
551 }
552
553 static struct ata_port_operations inic_port_ops = {
554         .port_disable           = ata_port_disable,
555         .tf_load                = ata_tf_load,
556         .tf_read                = ata_tf_read,
557         .check_status           = ata_check_status,
558         .exec_command           = ata_exec_command,
559         .dev_select             = ata_std_dev_select,
560
561         .scr_read               = inic_scr_read,
562         .scr_write              = inic_scr_write,
563
564         .bmdma_setup            = inic_bmdma_setup,
565         .bmdma_start            = inic_bmdma_start,
566         .bmdma_stop             = inic_bmdma_stop,
567         .bmdma_status           = inic_bmdma_status,
568
569         .irq_clear              = inic_irq_clear,
570         .irq_on                 = ata_irq_on,
571         .irq_ack                = ata_irq_ack,
572
573         .qc_prep                = ata_qc_prep,
574         .qc_issue               = inic_qc_issue,
575         .data_xfer              = ata_data_xfer,
576
577         .freeze                 = inic_freeze,
578         .thaw                   = inic_thaw,
579         .error_handler          = inic_error_handler,
580         .post_internal_cmd      = inic_post_internal_cmd,
581         .dev_config             = inic_dev_config,
582
583         .port_resume            = inic_port_resume,
584
585         .port_start             = inic_port_start,
586 };
587
588 static struct ata_port_info inic_port_info = {
589         /* For some reason, ATA_PROT_ATAPI is broken on this
590          * controller, and no, PIO_POLLING does't fix it.  It somehow
591          * manages to report the wrong ireason and ignoring ireason
592          * results in machine lock up.  Tell libata to always prefer
593          * DMA.
594          */
595         .flags                  = ATA_FLAG_SATA | ATA_FLAG_PIO_DMA,
596         .pio_mask               = 0x1f, /* pio0-4 */
597         .mwdma_mask             = 0x07, /* mwdma0-2 */
598         .udma_mask              = ATA_UDMA6,
599         .port_ops               = &inic_port_ops
600 };
601
602 static int init_controller(void __iomem *mmio_base, u16 hctl)
603 {
604         int i;
605         u16 val;
606
607         hctl &= ~HCTL_KNOWN_BITS;
608
609         /* Soft reset whole controller.  Spec says reset duration is 3
610          * PCI clocks, be generous and give it 10ms.
611          */
612         writew(hctl | HCTL_SOFTRST, mmio_base + HOST_CTL);
613         readw(mmio_base + HOST_CTL); /* flush */
614
615         for (i = 0; i < 10; i++) {
616                 msleep(1);
617                 val = readw(mmio_base + HOST_CTL);
618                 if (!(val & HCTL_SOFTRST))
619                         break;
620         }
621
622         if (val & HCTL_SOFTRST)
623                 return -EIO;
624
625         /* mask all interrupts and reset ports */
626         for (i = 0; i < NR_PORTS; i++) {
627                 void __iomem *port_base = mmio_base + i * PORT_SIZE;
628
629                 writeb(0xff, port_base + PORT_IRQ_MASK);
630                 inic_reset_port(port_base);
631         }
632
633         /* port IRQ is masked now, unmask global IRQ */
634         writew(hctl & ~HCTL_IRQOFF, mmio_base + HOST_CTL);
635         val = readw(mmio_base + HOST_IRQ_MASK);
636         val &= ~(HIRQ_PORT0 | HIRQ_PORT1);
637         writew(val, mmio_base + HOST_IRQ_MASK);
638
639         return 0;
640 }
641
642 #ifdef CONFIG_PM
643 static int inic_pci_device_resume(struct pci_dev *pdev)
644 {
645         struct ata_host *host = dev_get_drvdata(&pdev->dev);
646         struct inic_host_priv *hpriv = host->private_data;
647         void __iomem *mmio_base = host->iomap[MMIO_BAR];
648         int rc;
649
650         rc = ata_pci_device_do_resume(pdev);
651         if (rc)
652                 return rc;
653
654         if (pdev->dev.power.power_state.event == PM_EVENT_SUSPEND) {
655                 rc = init_controller(mmio_base, hpriv->cached_hctl);
656                 if (rc)
657                         return rc;
658         }
659
660         ata_host_resume(host);
661
662         return 0;
663 }
664 #endif
665
666 static int inic_init_one(struct pci_dev *pdev, const struct pci_device_id *ent)
667 {
668         static int printed_version;
669         const struct ata_port_info *ppi[] = { &inic_port_info, NULL };
670         struct ata_host *host;
671         struct inic_host_priv *hpriv;
672         void __iomem * const *iomap;
673         int i, rc;
674
675         if (!printed_version++)
676                 dev_printk(KERN_DEBUG, &pdev->dev, "version " DRV_VERSION "\n");
677
678         /* alloc host */
679         host = ata_host_alloc_pinfo(&pdev->dev, ppi, NR_PORTS);
680         hpriv = devm_kzalloc(&pdev->dev, sizeof(*hpriv), GFP_KERNEL);
681         if (!host || !hpriv)
682                 return -ENOMEM;
683
684         host->private_data = hpriv;
685
686         /* acquire resources and fill host */
687         rc = pcim_enable_device(pdev);
688         if (rc)
689                 return rc;
690
691         rc = pcim_iomap_regions(pdev, 0x3f, DRV_NAME);
692         if (rc)
693                 return rc;
694         host->iomap = iomap = pcim_iomap_table(pdev);
695
696         for (i = 0; i < NR_PORTS; i++) {
697                 struct ata_ioports *port = &host->ports[i]->ioaddr;
698                 void __iomem *port_base = iomap[MMIO_BAR] + i * PORT_SIZE;
699
700                 port->cmd_addr = iomap[2 * i];
701                 port->altstatus_addr =
702                 port->ctl_addr = (void __iomem *)
703                         ((unsigned long)iomap[2 * i + 1] | ATA_PCI_CTL_OFS);
704                 port->scr_addr = port_base + PORT_SCR;
705
706                 ata_std_ports(port);
707         }
708
709         hpriv->cached_hctl = readw(iomap[MMIO_BAR] + HOST_CTL);
710
711         /* Set dma_mask.  This devices doesn't support 64bit addressing. */
712         rc = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
713         if (rc) {
714                 dev_printk(KERN_ERR, &pdev->dev,
715                            "32-bit DMA enable failed\n");
716                 return rc;
717         }
718
719         rc = pci_set_consistent_dma_mask(pdev, DMA_32BIT_MASK);
720         if (rc) {
721                 dev_printk(KERN_ERR, &pdev->dev,
722                            "32-bit consistent DMA enable failed\n");
723                 return rc;
724         }
725
726         rc = init_controller(iomap[MMIO_BAR], hpriv->cached_hctl);
727         if (rc) {
728                 dev_printk(KERN_ERR, &pdev->dev,
729                            "failed to initialize controller\n");
730                 return rc;
731         }
732
733         pci_set_master(pdev);
734         return ata_host_activate(host, pdev->irq, inic_interrupt, IRQF_SHARED,
735                                  &inic_sht);
736 }
737
738 static const struct pci_device_id inic_pci_tbl[] = {
739         { PCI_VDEVICE(INIT, 0x1622), },
740         { },
741 };
742
743 static struct pci_driver inic_pci_driver = {
744         .name           = DRV_NAME,
745         .id_table       = inic_pci_tbl,
746 #ifdef CONFIG_PM
747         .suspend        = ata_pci_device_suspend,
748         .resume         = inic_pci_device_resume,
749 #endif
750         .probe          = inic_init_one,
751         .remove         = ata_pci_remove_one,
752 };
753
754 static int __init inic_init(void)
755 {
756         return pci_register_driver(&inic_pci_driver);
757 }
758
759 static void __exit inic_exit(void)
760 {
761         pci_unregister_driver(&inic_pci_driver);
762 }
763
764 MODULE_AUTHOR("Tejun Heo");
765 MODULE_DESCRIPTION("low-level driver for Initio 162x SATA");
766 MODULE_LICENSE("GPL v2");
767 MODULE_DEVICE_TABLE(pci, inic_pci_tbl);
768 MODULE_VERSION(DRV_VERSION);
769
770 module_init(inic_init);
771 module_exit(inic_exit);