ata/sata_fsl: Move MPC8315DS link speed limit workaround to specific ifdef
[linux-2.6.git] / drivers / ata / sata_fsl.c
1 /*
2  * drivers/ata/sata_fsl.c
3  *
4  * Freescale 3.0Gbps SATA device driver
5  *
6  * Author: Ashish Kalra <ashish.kalra@freescale.com>
7  * Li Yang <leoli@freescale.com>
8  *
9  * Copyright (c) 2006-2007 Freescale Semiconductor, Inc.
10  *
11  * This program is free software; you can redistribute  it and/or modify it
12  * under  the terms of  the GNU General  Public License as published by the
13  * Free Software Foundation;  either version 2 of the  License, or (at your
14  * option) any later version.
15  *
16  */
17
18 #include <linux/kernel.h>
19 #include <linux/module.h>
20 #include <linux/platform_device.h>
21
22 #include <scsi/scsi_host.h>
23 #include <scsi/scsi_cmnd.h>
24 #include <linux/libata.h>
25 #include <asm/io.h>
26 #include <linux/of_platform.h>
27
28 /* Controller information */
29 enum {
30         SATA_FSL_QUEUE_DEPTH    = 16,
31         SATA_FSL_MAX_PRD        = 63,
32         SATA_FSL_MAX_PRD_USABLE = SATA_FSL_MAX_PRD - 1,
33         SATA_FSL_MAX_PRD_DIRECT = 16,   /* Direct PRDT entries */
34
35         SATA_FSL_HOST_FLAGS     = (ATA_FLAG_SATA | ATA_FLAG_NO_LEGACY |
36                                 ATA_FLAG_MMIO | ATA_FLAG_PIO_DMA |
37                                 ATA_FLAG_NCQ),
38         SATA_FSL_HOST_LFLAGS    = ATA_LFLAG_SKIP_D2H_BSY,
39
40         SATA_FSL_MAX_CMDS       = SATA_FSL_QUEUE_DEPTH,
41         SATA_FSL_CMD_HDR_SIZE   = 16,   /* 4 DWORDS */
42         SATA_FSL_CMD_SLOT_SIZE  = (SATA_FSL_MAX_CMDS * SATA_FSL_CMD_HDR_SIZE),
43
44         /*
45          * SATA-FSL host controller supports a max. of (15+1) direct PRDEs, and
46          * chained indirect PRDEs upto a max count of 63.
47          * We are allocating an array of 63 PRDEs contigiously, but PRDE#15 will
48          * be setup as an indirect descriptor, pointing to it's next
49          * (contigious) PRDE. Though chained indirect PRDE arrays are
50          * supported,it will be more efficient to use a direct PRDT and
51          * a single chain/link to indirect PRDE array/PRDT.
52          */
53
54         SATA_FSL_CMD_DESC_CFIS_SZ       = 32,
55         SATA_FSL_CMD_DESC_SFIS_SZ       = 32,
56         SATA_FSL_CMD_DESC_ACMD_SZ       = 16,
57         SATA_FSL_CMD_DESC_RSRVD         = 16,
58
59         SATA_FSL_CMD_DESC_SIZE  = (SATA_FSL_CMD_DESC_CFIS_SZ +
60                                  SATA_FSL_CMD_DESC_SFIS_SZ +
61                                  SATA_FSL_CMD_DESC_ACMD_SZ +
62                                  SATA_FSL_CMD_DESC_RSRVD +
63                                  SATA_FSL_MAX_PRD * 16),
64
65         SATA_FSL_CMD_DESC_OFFSET_TO_PRDT        =
66                                 (SATA_FSL_CMD_DESC_CFIS_SZ +
67                                  SATA_FSL_CMD_DESC_SFIS_SZ +
68                                  SATA_FSL_CMD_DESC_ACMD_SZ +
69                                  SATA_FSL_CMD_DESC_RSRVD),
70
71         SATA_FSL_CMD_DESC_AR_SZ = (SATA_FSL_CMD_DESC_SIZE * SATA_FSL_MAX_CMDS),
72         SATA_FSL_PORT_PRIV_DMA_SZ = (SATA_FSL_CMD_SLOT_SIZE +
73                                         SATA_FSL_CMD_DESC_AR_SZ),
74
75         /*
76          * MPC8315 has two SATA controllers, SATA1 & SATA2
77          * (one port per controller)
78          * MPC837x has 2/4 controllers, one port per controller
79          */
80
81         SATA_FSL_MAX_PORTS      = 1,
82
83         SATA_FSL_IRQ_FLAG       = IRQF_SHARED,
84 };
85
86 /*
87 * Host Controller command register set - per port
88 */
89 enum {
90         CQ = 0,
91         CA = 8,
92         CC = 0x10,
93         CE = 0x18,
94         DE = 0x20,
95         CHBA = 0x24,
96         HSTATUS = 0x28,
97         HCONTROL = 0x2C,
98         CQPMP = 0x30,
99         SIGNATURE = 0x34,
100         ICC = 0x38,
101
102         /*
103          * Host Status Register (HStatus) bitdefs
104          */
105         ONLINE = (1 << 31),
106         GOING_OFFLINE = (1 << 30),
107         BIST_ERR = (1 << 29),
108
109         FATAL_ERR_HC_MASTER_ERR = (1 << 18),
110         FATAL_ERR_PARITY_ERR_TX = (1 << 17),
111         FATAL_ERR_PARITY_ERR_RX = (1 << 16),
112         FATAL_ERR_DATA_UNDERRUN = (1 << 13),
113         FATAL_ERR_DATA_OVERRUN = (1 << 12),
114         FATAL_ERR_CRC_ERR_TX = (1 << 11),
115         FATAL_ERR_CRC_ERR_RX = (1 << 10),
116         FATAL_ERR_FIFO_OVRFL_TX = (1 << 9),
117         FATAL_ERR_FIFO_OVRFL_RX = (1 << 8),
118
119         FATAL_ERROR_DECODE = FATAL_ERR_HC_MASTER_ERR |
120             FATAL_ERR_PARITY_ERR_TX |
121             FATAL_ERR_PARITY_ERR_RX |
122             FATAL_ERR_DATA_UNDERRUN |
123             FATAL_ERR_DATA_OVERRUN |
124             FATAL_ERR_CRC_ERR_TX |
125             FATAL_ERR_CRC_ERR_RX |
126             FATAL_ERR_FIFO_OVRFL_TX | FATAL_ERR_FIFO_OVRFL_RX,
127
128         INT_ON_FATAL_ERR = (1 << 5),
129         INT_ON_PHYRDY_CHG = (1 << 4),
130
131         INT_ON_SIGNATURE_UPDATE = (1 << 3),
132         INT_ON_SNOTIFY_UPDATE = (1 << 2),
133         INT_ON_SINGL_DEVICE_ERR = (1 << 1),
134         INT_ON_CMD_COMPLETE = 1,
135
136         INT_ON_ERROR = INT_ON_FATAL_ERR |
137             INT_ON_PHYRDY_CHG | INT_ON_SINGL_DEVICE_ERR,
138
139         /*
140          * Host Control Register (HControl) bitdefs
141          */
142         HCONTROL_ONLINE_PHY_RST = (1 << 31),
143         HCONTROL_FORCE_OFFLINE = (1 << 30),
144         HCONTROL_PARITY_PROT_MOD = (1 << 14),
145         HCONTROL_DPATH_PARITY = (1 << 12),
146         HCONTROL_SNOOP_ENABLE = (1 << 10),
147         HCONTROL_PMP_ATTACHED = (1 << 9),
148         HCONTROL_COPYOUT_STATFIS = (1 << 8),
149         IE_ON_FATAL_ERR = (1 << 5),
150         IE_ON_PHYRDY_CHG = (1 << 4),
151         IE_ON_SIGNATURE_UPDATE = (1 << 3),
152         IE_ON_SNOTIFY_UPDATE = (1 << 2),
153         IE_ON_SINGL_DEVICE_ERR = (1 << 1),
154         IE_ON_CMD_COMPLETE = 1,
155
156         DEFAULT_PORT_IRQ_ENABLE_MASK = IE_ON_FATAL_ERR | IE_ON_PHYRDY_CHG |
157             IE_ON_SIGNATURE_UPDATE |
158             IE_ON_SINGL_DEVICE_ERR | IE_ON_CMD_COMPLETE,
159
160         EXT_INDIRECT_SEG_PRD_FLAG = (1 << 31),
161         DATA_SNOOP_ENABLE = (1 << 22),
162 };
163
164 /*
165  * SATA Superset Registers
166  */
167 enum {
168         SSTATUS = 0,
169         SERROR = 4,
170         SCONTROL = 8,
171         SNOTIFY = 0xC,
172 };
173
174 /*
175  * Control Status Register Set
176  */
177 enum {
178         TRANSCFG = 0,
179         TRANSSTATUS = 4,
180         LINKCFG = 8,
181         LINKCFG1 = 0xC,
182         LINKCFG2 = 0x10,
183         LINKSTATUS = 0x14,
184         LINKSTATUS1 = 0x18,
185         PHYCTRLCFG = 0x1C,
186         COMMANDSTAT = 0x20,
187 };
188
189 /* PHY (link-layer) configuration control */
190 enum {
191         PHY_BIST_ENABLE = 0x01,
192 };
193
194 /*
195  * Command Header Table entry, i.e, command slot
196  * 4 Dwords per command slot, command header size ==  64 Dwords.
197  */
198 struct cmdhdr_tbl_entry {
199         u32 cda;
200         u32 prde_fis_len;
201         u32 ttl;
202         u32 desc_info;
203 };
204
205 /*
206  * Description information bitdefs
207  */
208 enum {
209         VENDOR_SPECIFIC_BIST = (1 << 10),
210         CMD_DESC_SNOOP_ENABLE = (1 << 9),
211         FPDMA_QUEUED_CMD = (1 << 8),
212         SRST_CMD = (1 << 7),
213         BIST = (1 << 6),
214         ATAPI_CMD = (1 << 5),
215 };
216
217 /*
218  * Command Descriptor
219  */
220 struct command_desc {
221         u8 cfis[8 * 4];
222         u8 sfis[8 * 4];
223         u8 acmd[4 * 4];
224         u8 fill[4 * 4];
225         u32 prdt[SATA_FSL_MAX_PRD_DIRECT * 4];
226         u32 prdt_indirect[(SATA_FSL_MAX_PRD - SATA_FSL_MAX_PRD_DIRECT) * 4];
227 };
228
229 /*
230  * Physical region table descriptor(PRD)
231  */
232
233 struct prde {
234         u32 dba;
235         u8 fill[2 * 4];
236         u32 ddc_and_ext;
237 };
238
239 /*
240  * ata_port private data
241  * This is our per-port instance data.
242  */
243 struct sata_fsl_port_priv {
244         struct cmdhdr_tbl_entry *cmdslot;
245         dma_addr_t cmdslot_paddr;
246         struct command_desc *cmdentry;
247         dma_addr_t cmdentry_paddr;
248
249         /*
250          * SATA FSL controller has a Status FIS which should contain the
251          * received D2H FIS & taskfile registers. This SFIS is present in
252          * the command descriptor, and to have a ready reference to it,
253          * we are caching it here, quite similar to what is done in H/W on
254          * AHCI compliant devices by copying taskfile fields to a 32-bit
255          * register.
256          */
257
258         struct ata_taskfile tf;
259 };
260
261 /*
262  * ata_port->host_set private data
263  */
264 struct sata_fsl_host_priv {
265         void __iomem *hcr_base;
266         void __iomem *ssr_base;
267         void __iomem *csr_base;
268         int irq;
269 };
270
271 static inline unsigned int sata_fsl_tag(unsigned int tag,
272                                         void __iomem *hcr_base)
273 {
274         /* We let libATA core do actual (queue) tag allocation */
275
276         /* all non NCQ/queued commands should have tag#0 */
277         if (ata_tag_internal(tag)) {
278                 DPRINTK("mapping internal cmds to tag#0\n");
279                 return 0;
280         }
281
282         if (unlikely(tag >= SATA_FSL_QUEUE_DEPTH)) {
283                 DPRINTK("tag %d invalid : out of range\n", tag);
284                 return 0;
285         }
286
287         if (unlikely((ioread32(hcr_base + CQ)) & (1 << tag))) {
288                 DPRINTK("tag %d invalid : in use!!\n", tag);
289                 return 0;
290         }
291
292         return tag;
293 }
294
295 static void sata_fsl_setup_cmd_hdr_entry(struct sata_fsl_port_priv *pp,
296                                          unsigned int tag, u32 desc_info,
297                                          u32 data_xfer_len, u8 num_prde,
298                                          u8 fis_len)
299 {
300         dma_addr_t cmd_descriptor_address;
301
302         cmd_descriptor_address = pp->cmdentry_paddr +
303             tag * SATA_FSL_CMD_DESC_SIZE;
304
305         /* NOTE: both data_xfer_len & fis_len are Dword counts */
306
307         pp->cmdslot[tag].cda = cpu_to_le32(cmd_descriptor_address);
308         pp->cmdslot[tag].prde_fis_len =
309             cpu_to_le32((num_prde << 16) | (fis_len << 2));
310         pp->cmdslot[tag].ttl = cpu_to_le32(data_xfer_len & ~0x03);
311         pp->cmdslot[tag].desc_info = cpu_to_le32(desc_info | (tag & 0x1F));
312
313         VPRINTK("cda=0x%x, prde_fis_len=0x%x, ttl=0x%x, di=0x%x\n",
314                 pp->cmdslot[tag].cda,
315                 pp->cmdslot[tag].prde_fis_len,
316                 pp->cmdslot[tag].ttl, pp->cmdslot[tag].desc_info);
317
318 }
319
320 static unsigned int sata_fsl_fill_sg(struct ata_queued_cmd *qc, void *cmd_desc,
321                                      u32 *ttl, dma_addr_t cmd_desc_paddr)
322 {
323         struct scatterlist *sg;
324         unsigned int num_prde = 0;
325         u32 ttl_dwords = 0;
326
327         /*
328          * NOTE : direct & indirect prdt's are contigiously allocated
329          */
330         struct prde *prd = (struct prde *)&((struct command_desc *)
331                                             cmd_desc)->prdt;
332
333         struct prde *prd_ptr_to_indirect_ext = NULL;
334         unsigned indirect_ext_segment_sz = 0;
335         dma_addr_t indirect_ext_segment_paddr;
336
337         VPRINTK("SATA FSL : cd = 0x%x, prd = 0x%x\n", cmd_desc, prd);
338
339         indirect_ext_segment_paddr = cmd_desc_paddr +
340             SATA_FSL_CMD_DESC_OFFSET_TO_PRDT + SATA_FSL_MAX_PRD_DIRECT * 16;
341
342         ata_for_each_sg(sg, qc) {
343                 dma_addr_t sg_addr = sg_dma_address(sg);
344                 u32 sg_len = sg_dma_len(sg);
345
346                 VPRINTK("SATA FSL : fill_sg, sg_addr = 0x%x, sg_len = %d\n",
347                         sg_addr, sg_len);
348
349                 /* warn if each s/g element is not dword aligned */
350                 if (sg_addr & 0x03)
351                         ata_port_printk(qc->ap, KERN_ERR,
352                                         "s/g addr unaligned : 0x%x\n", sg_addr);
353                 if (sg_len & 0x03)
354                         ata_port_printk(qc->ap, KERN_ERR,
355                                         "s/g len unaligned : 0x%x\n", sg_len);
356
357                 if ((num_prde == (SATA_FSL_MAX_PRD_DIRECT - 1)) &&
358                     (qc->n_iter + 1 != qc->n_elem)) {
359                         VPRINTK("setting indirect prde\n");
360                         prd_ptr_to_indirect_ext = prd;
361                         prd->dba = cpu_to_le32(indirect_ext_segment_paddr);
362                         indirect_ext_segment_sz = 0;
363                         ++prd;
364                         ++num_prde;
365                 }
366
367                 ttl_dwords += sg_len;
368                 prd->dba = cpu_to_le32(sg_addr);
369                 prd->ddc_and_ext =
370                     cpu_to_le32(DATA_SNOOP_ENABLE | (sg_len & ~0x03));
371
372                 VPRINTK("sg_fill, ttl=%d, dba=0x%x, ddc=0x%x\n",
373                         ttl_dwords, prd->dba, prd->ddc_and_ext);
374
375                 ++num_prde;
376                 ++prd;
377                 if (prd_ptr_to_indirect_ext)
378                         indirect_ext_segment_sz += sg_len;
379         }
380
381         if (prd_ptr_to_indirect_ext) {
382                 /* set indirect extension flag along with indirect ext. size */
383                 prd_ptr_to_indirect_ext->ddc_and_ext =
384                     cpu_to_le32((EXT_INDIRECT_SEG_PRD_FLAG |
385                                  DATA_SNOOP_ENABLE |
386                                  (indirect_ext_segment_sz & ~0x03)));
387         }
388
389         *ttl = ttl_dwords;
390         return num_prde;
391 }
392
393 static void sata_fsl_qc_prep(struct ata_queued_cmd *qc)
394 {
395         struct ata_port *ap = qc->ap;
396         struct sata_fsl_port_priv *pp = ap->private_data;
397         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
398         void __iomem *hcr_base = host_priv->hcr_base;
399         unsigned int tag = sata_fsl_tag(qc->tag, hcr_base);
400         struct command_desc *cd;
401         u32 desc_info = CMD_DESC_SNOOP_ENABLE;
402         u32 num_prde = 0;
403         u32 ttl_dwords = 0;
404         dma_addr_t cd_paddr;
405
406         cd = (struct command_desc *)pp->cmdentry + tag;
407         cd_paddr = pp->cmdentry_paddr + tag * SATA_FSL_CMD_DESC_SIZE;
408
409         ata_tf_to_fis(&qc->tf, 0, 1, (u8 *) &cd->cfis);
410
411         VPRINTK("Dumping cfis : 0x%x, 0x%x, 0x%x\n",
412                 cd->cfis[0], cd->cfis[1], cd->cfis[2]);
413
414         if (qc->tf.protocol == ATA_PROT_NCQ) {
415                 VPRINTK("FPDMA xfer,Sctor cnt[0:7],[8:15] = %d,%d\n",
416                         cd->cfis[3], cd->cfis[11]);
417         }
418
419         /* setup "ACMD - atapi command" in cmd. desc. if this is ATAPI cmd */
420         if (is_atapi_taskfile(&qc->tf)) {
421                 desc_info |= ATAPI_CMD;
422                 memset((void *)&cd->acmd, 0, 32);
423                 memcpy((void *)&cd->acmd, qc->cdb, qc->dev->cdb_len);
424         }
425
426         if (qc->flags & ATA_QCFLAG_DMAMAP)
427                 num_prde = sata_fsl_fill_sg(qc, (void *)cd,
428                                             &ttl_dwords, cd_paddr);
429
430         if (qc->tf.protocol == ATA_PROT_NCQ)
431                 desc_info |= FPDMA_QUEUED_CMD;
432
433         sata_fsl_setup_cmd_hdr_entry(pp, tag, desc_info, ttl_dwords,
434                                      num_prde, 5);
435
436         VPRINTK("SATA FSL : xx_qc_prep, di = 0x%x, ttl = %d, num_prde = %d\n",
437                 desc_info, ttl_dwords, num_prde);
438 }
439
440 static unsigned int sata_fsl_qc_issue(struct ata_queued_cmd *qc)
441 {
442         struct ata_port *ap = qc->ap;
443         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
444         void __iomem *hcr_base = host_priv->hcr_base;
445         unsigned int tag = sata_fsl_tag(qc->tag, hcr_base);
446
447         VPRINTK("xx_qc_issue called,CQ=0x%x,CA=0x%x,CE=0x%x,CC=0x%x\n",
448                 ioread32(CQ + hcr_base),
449                 ioread32(CA + hcr_base),
450                 ioread32(CE + hcr_base), ioread32(CC + hcr_base));
451
452         /* Simply queue command to the controller/device */
453         iowrite32(1 << tag, CQ + hcr_base);
454
455         VPRINTK("xx_qc_issue called, tag=%d, CQ=0x%x, CA=0x%x\n",
456                 tag, ioread32(CQ + hcr_base), ioread32(CA + hcr_base));
457
458         VPRINTK("CE=0x%x, DE=0x%x, CC=0x%x, CmdStat = 0x%x\n",
459                 ioread32(CE + hcr_base),
460                 ioread32(DE + hcr_base),
461                 ioread32(CC + hcr_base), ioread32(COMMANDSTAT + csr_base));
462
463         return 0;
464 }
465
466 static int sata_fsl_scr_write(struct ata_port *ap, unsigned int sc_reg_in,
467                                u32 val)
468 {
469         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
470         void __iomem *ssr_base = host_priv->ssr_base;
471         unsigned int sc_reg;
472
473         switch (sc_reg_in) {
474         case SCR_STATUS:
475         case SCR_ERROR:
476         case SCR_CONTROL:
477         case SCR_ACTIVE:
478                 sc_reg = sc_reg_in;
479                 break;
480         default:
481                 return -EINVAL;
482         }
483
484         VPRINTK("xx_scr_write, reg_in = %d\n", sc_reg);
485
486         iowrite32(val, ssr_base + (sc_reg * 4));
487         return 0;
488 }
489
490 static int sata_fsl_scr_read(struct ata_port *ap, unsigned int sc_reg_in,
491                         u32 *val)
492 {
493         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
494         void __iomem *ssr_base = host_priv->ssr_base;
495         unsigned int sc_reg;
496
497         switch (sc_reg_in) {
498         case SCR_STATUS:
499         case SCR_ERROR:
500         case SCR_CONTROL:
501         case SCR_ACTIVE:
502                 sc_reg = sc_reg_in;
503                 break;
504         default:
505                 return -EINVAL;
506         }
507
508         VPRINTK("xx_scr_read, reg_in = %d\n", sc_reg);
509
510         *val = ioread32(ssr_base + (sc_reg * 4));
511         return 0;
512 }
513
514 static void sata_fsl_freeze(struct ata_port *ap)
515 {
516         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
517         void __iomem *hcr_base = host_priv->hcr_base;
518         u32 temp;
519
520         VPRINTK("xx_freeze, CQ=0x%x, CA=0x%x, CE=0x%x, DE=0x%x\n",
521                 ioread32(CQ + hcr_base),
522                 ioread32(CA + hcr_base),
523                 ioread32(CE + hcr_base), ioread32(DE + hcr_base));
524         VPRINTK("CmdStat = 0x%x\n", ioread32(csr_base + COMMANDSTAT));
525
526         /* disable interrupts on the controller/port */
527         temp = ioread32(hcr_base + HCONTROL);
528         iowrite32((temp & ~0x3F), hcr_base + HCONTROL);
529
530         VPRINTK("in xx_freeze : HControl = 0x%x, HStatus = 0x%x\n",
531                 ioread32(hcr_base + HCONTROL), ioread32(hcr_base + HSTATUS));
532 }
533
534 static void sata_fsl_thaw(struct ata_port *ap)
535 {
536         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
537         void __iomem *hcr_base = host_priv->hcr_base;
538         u32 temp;
539
540         /* ack. any pending IRQs for this controller/port */
541         temp = ioread32(hcr_base + HSTATUS);
542
543         VPRINTK("xx_thaw, pending IRQs = 0x%x\n", (temp & 0x3F));
544
545         if (temp & 0x3F)
546                 iowrite32((temp & 0x3F), hcr_base + HSTATUS);
547
548         /* enable interrupts on the controller/port */
549         temp = ioread32(hcr_base + HCONTROL);
550         iowrite32((temp | DEFAULT_PORT_IRQ_ENABLE_MASK), hcr_base + HCONTROL);
551
552         VPRINTK("xx_thaw : HControl = 0x%x, HStatus = 0x%x\n",
553                 ioread32(hcr_base + HCONTROL), ioread32(hcr_base + HSTATUS));
554 }
555
556 /*
557  * NOTE : 1st D2H FIS from device does not update sfis in command descriptor.
558  */
559 static inline void sata_fsl_cache_taskfile_from_d2h_fis(struct ata_queued_cmd
560                                                         *qc,
561                                                         struct ata_port *ap)
562 {
563         struct sata_fsl_port_priv *pp = ap->private_data;
564         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
565         void __iomem *hcr_base = host_priv->hcr_base;
566         unsigned int tag = sata_fsl_tag(qc->tag, hcr_base);
567         struct command_desc *cd;
568
569         cd = pp->cmdentry + tag;
570
571         ata_tf_from_fis(cd->sfis, &pp->tf);
572 }
573
574 static u8 sata_fsl_check_status(struct ata_port *ap)
575 {
576         struct sata_fsl_port_priv *pp = ap->private_data;
577
578         return pp->tf.command;
579 }
580
581 static void sata_fsl_tf_read(struct ata_port *ap, struct ata_taskfile *tf)
582 {
583         struct sata_fsl_port_priv *pp = ap->private_data;
584
585         *tf = pp->tf;
586 }
587
588 static int sata_fsl_port_start(struct ata_port *ap)
589 {
590         struct device *dev = ap->host->dev;
591         struct sata_fsl_port_priv *pp;
592         int retval;
593         void *mem;
594         dma_addr_t mem_dma;
595         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
596         void __iomem *hcr_base = host_priv->hcr_base;
597         u32 temp;
598
599         pp = kzalloc(sizeof(*pp), GFP_KERNEL);
600         if (!pp)
601                 return -ENOMEM;
602
603         /*
604          * allocate per command dma alignment pad buffer, which is used
605          * internally by libATA to ensure that all transfers ending on
606          * unaligned boundaries are padded, to align on Dword boundaries
607          */
608         retval = ata_pad_alloc(ap, dev);
609         if (retval) {
610                 kfree(pp);
611                 return retval;
612         }
613
614         mem = dma_alloc_coherent(dev, SATA_FSL_PORT_PRIV_DMA_SZ, &mem_dma,
615                                  GFP_KERNEL);
616         if (!mem) {
617                 ata_pad_free(ap, dev);
618                 kfree(pp);
619                 return -ENOMEM;
620         }
621         memset(mem, 0, SATA_FSL_PORT_PRIV_DMA_SZ);
622
623         pp->cmdslot = mem;
624         pp->cmdslot_paddr = mem_dma;
625
626         mem += SATA_FSL_CMD_SLOT_SIZE;
627         mem_dma += SATA_FSL_CMD_SLOT_SIZE;
628
629         pp->cmdentry = mem;
630         pp->cmdentry_paddr = mem_dma;
631
632         ap->private_data = pp;
633
634         VPRINTK("CHBA = 0x%x, cmdentry_phys = 0x%x\n",
635                 pp->cmdslot_paddr, pp->cmdentry_paddr);
636
637         /* Now, update the CHBA register in host controller cmd register set */
638         iowrite32(pp->cmdslot_paddr & 0xffffffff, hcr_base + CHBA);
639
640         /*
641          * Now, we can bring the controller on-line & also initiate
642          * the COMINIT sequence, we simply return here and the boot-probing
643          * & device discovery process is re-initiated by libATA using a
644          * Softreset EH (dummy) session. Hence, boot probing and device
645          * discovey will be part of sata_fsl_softreset() callback.
646          */
647
648         temp = ioread32(hcr_base + HCONTROL);
649         iowrite32((temp | HCONTROL_ONLINE_PHY_RST), hcr_base + HCONTROL);
650
651         VPRINTK("HStatus = 0x%x\n", ioread32(hcr_base + HSTATUS));
652         VPRINTK("HControl = 0x%x\n", ioread32(hcr_base + HCONTROL));
653         VPRINTK("CHBA  = 0x%x\n", ioread32(hcr_base + CHBA));
654
655 #ifdef CONFIG_MPC8315_DS
656         /*
657          * Workaround for 8315DS board 3gbps link-up issue,
658          * currently limit SATA port to GEN1 speed
659          */
660         sata_fsl_scr_read(ap, SCR_CONTROL, &temp);
661         temp &= ~(0xF << 4);
662         temp |= (0x1 << 4);
663         sata_fsl_scr_write(ap, SCR_CONTROL, temp);
664
665         sata_fsl_scr_read(ap, SCR_CONTROL, &temp);
666         dev_printk(KERN_WARNING, dev, "scr_control, speed limited to %x\n",
667                         temp);
668 #endif
669
670         return 0;
671 }
672
673 static void sata_fsl_port_stop(struct ata_port *ap)
674 {
675         struct device *dev = ap->host->dev;
676         struct sata_fsl_port_priv *pp = ap->private_data;
677         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
678         void __iomem *hcr_base = host_priv->hcr_base;
679         u32 temp;
680
681         /*
682          * Force host controller to go off-line, aborting current operations
683          */
684         temp = ioread32(hcr_base + HCONTROL);
685         temp &= ~HCONTROL_ONLINE_PHY_RST;
686         temp |= HCONTROL_FORCE_OFFLINE;
687         iowrite32(temp, hcr_base + HCONTROL);
688
689         /* Poll for controller to go offline - should happen immediately */
690         ata_wait_register(hcr_base + HSTATUS, ONLINE, ONLINE, 1, 1);
691
692         ap->private_data = NULL;
693         dma_free_coherent(dev, SATA_FSL_PORT_PRIV_DMA_SZ,
694                           pp->cmdslot, pp->cmdslot_paddr);
695
696         ata_pad_free(ap, dev);
697         kfree(pp);
698 }
699
700 static unsigned int sata_fsl_dev_classify(struct ata_port *ap)
701 {
702         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
703         void __iomem *hcr_base = host_priv->hcr_base;
704         struct ata_taskfile tf;
705         u32 temp;
706
707         temp = ioread32(hcr_base + SIGNATURE);
708
709         VPRINTK("raw sig = 0x%x\n", temp);
710         VPRINTK("HStatus = 0x%x\n", ioread32(hcr_base + HSTATUS));
711         VPRINTK("HControl = 0x%x\n", ioread32(hcr_base + HCONTROL));
712
713         tf.lbah = (temp >> 24) & 0xff;
714         tf.lbam = (temp >> 16) & 0xff;
715         tf.lbal = (temp >> 8) & 0xff;
716         tf.nsect = temp & 0xff;
717
718         return ata_dev_classify(&tf);
719 }
720
721 static int sata_fsl_softreset(struct ata_link *link, unsigned int *class,
722                               unsigned long deadline)
723 {
724         struct ata_port *ap = link->ap;
725         struct sata_fsl_port_priv *pp = ap->private_data;
726         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
727         void __iomem *hcr_base = host_priv->hcr_base;
728         u32 temp;
729         struct ata_taskfile tf;
730         u8 *cfis;
731         u32 Serror;
732         int i = 0;
733         struct ata_queued_cmd qc;
734         u8 *buf;
735         dma_addr_t dma_address;
736         struct scatterlist *sg;
737         unsigned long start_jiffies;
738
739         DPRINTK("in xx_softreset\n");
740
741 try_offline_again:
742         /*
743          * Force host controller to go off-line, aborting current operations
744          */
745         temp = ioread32(hcr_base + HCONTROL);
746         temp &= ~HCONTROL_ONLINE_PHY_RST;
747         iowrite32(temp, hcr_base + HCONTROL);
748
749         /* Poll for controller to go offline */
750         temp = ata_wait_register(hcr_base + HSTATUS, ONLINE, ONLINE, 1, 500);
751
752         if (temp & ONLINE) {
753                 ata_port_printk(ap, KERN_ERR,
754                                 "Softreset failed, not off-lined %d\n", i);
755
756                 /*
757                  * Try to offline controller atleast twice
758                  */
759                 i++;
760                 if (i == 2)
761                         goto err;
762                 else
763                         goto try_offline_again;
764         }
765
766         DPRINTK("softreset, controller off-lined\n");
767         VPRINTK("HStatus = 0x%x\n", ioread32(hcr_base + HSTATUS));
768         VPRINTK("HControl = 0x%x\n", ioread32(hcr_base + HCONTROL));
769
770         /*
771          * PHY reset should remain asserted for atleast 1ms
772          */
773         msleep(1);
774
775         /*
776          * Now, bring the host controller online again, this can take time
777          * as PHY reset and communication establishment, 1st D2H FIS and
778          * device signature update is done, on safe side assume 500ms
779          * NOTE : Host online status may be indicated immediately!!
780          */
781
782         temp = ioread32(hcr_base + HCONTROL);
783         temp |= (HCONTROL_ONLINE_PHY_RST | HCONTROL_SNOOP_ENABLE);
784         iowrite32(temp, hcr_base + HCONTROL);
785
786         temp = ata_wait_register(hcr_base + HSTATUS, ONLINE, 0, 1, 500);
787
788         if (!(temp & ONLINE)) {
789                 ata_port_printk(ap, KERN_ERR,
790                                 "Softreset failed, not on-lined\n");
791                 goto err;
792         }
793
794         DPRINTK("softreset, controller off-lined & on-lined\n");
795         VPRINTK("HStatus = 0x%x\n", ioread32(hcr_base + HSTATUS));
796         VPRINTK("HControl = 0x%x\n", ioread32(hcr_base + HCONTROL));
797
798         /*
799          * First, wait for the PHYRDY change to occur before waiting for
800          * the signature, and also verify if SStatus indicates device
801          * presence
802          */
803
804         temp = ata_wait_register(hcr_base + HSTATUS, 0xFF, 0, 1, 500);
805         if ((!(temp & 0x10)) || ata_link_offline(link)) {
806                 ata_port_printk(ap, KERN_WARNING,
807                                 "No Device OR PHYRDY change,Hstatus = 0x%x\n",
808                                 ioread32(hcr_base + HSTATUS));
809                 goto err;
810         }
811
812         /*
813          * Wait for the first D2H from device,i.e,signature update notification
814          */
815         start_jiffies = jiffies;
816         temp = ata_wait_register(hcr_base + HSTATUS, 0xFF, 0x10,
817                         500, jiffies_to_msecs(deadline - start_jiffies));
818
819         if ((temp & 0xFF) != 0x18) {
820                 ata_port_printk(ap, KERN_WARNING, "No Signature Update\n");
821                 goto err;
822         } else {
823                 ata_port_printk(ap, KERN_INFO,
824                                 "Signature Update detected @ %d msecs\n",
825                                 jiffies_to_msecs(jiffies - start_jiffies));
826         }
827
828         /*
829          * Send a device reset (SRST) explicitly on command slot #0
830          * Check : will the command queue (reg) be cleared during offlining ??
831          * Also we will be online only if Phy commn. has been established
832          * and device presence has been detected, therefore if we have
833          * reached here, we can send a command to the target device
834          */
835
836         if (link->sactive)
837                 goto skip_srst_do_ncq_error_handling;
838
839         DPRINTK("Sending SRST/device reset\n");
840
841         ata_tf_init(link->device, &tf);
842         cfis = (u8 *) &pp->cmdentry->cfis;
843
844         /* device reset/SRST is a control register update FIS, uses tag0 */
845         sata_fsl_setup_cmd_hdr_entry(pp, 0,
846                                      SRST_CMD | CMD_DESC_SNOOP_ENABLE, 0, 0, 5);
847
848         tf.ctl |= ATA_SRST;     /* setup SRST bit in taskfile control reg */
849         ata_tf_to_fis(&tf, 0, 0, cfis);
850
851         DPRINTK("Dumping cfis : 0x%x, 0x%x, 0x%x, 0x%x\n",
852                 cfis[0], cfis[1], cfis[2], cfis[3]);
853
854         /*
855          * Queue SRST command to the controller/device, ensure that no
856          * other commands are active on the controller/device
857          */
858
859         DPRINTK("@Softreset, CQ = 0x%x, CA = 0x%x, CC = 0x%x\n",
860                 ioread32(CQ + hcr_base),
861                 ioread32(CA + hcr_base), ioread32(CC + hcr_base));
862
863         iowrite32(0xFFFF, CC + hcr_base);
864         iowrite32(1, CQ + hcr_base);
865
866         temp = ata_wait_register(CQ + hcr_base, 0x1, 0x1, 1, 5000);
867         if (temp & 0x1) {
868                 ata_port_printk(ap, KERN_WARNING, "ATA_SRST issue failed\n");
869
870                 DPRINTK("Softreset@5000,CQ=0x%x,CA=0x%x,CC=0x%x\n",
871                         ioread32(CQ + hcr_base),
872                         ioread32(CA + hcr_base), ioread32(CC + hcr_base));
873
874                 sata_fsl_scr_read(ap, SCR_ERROR, &Serror);
875
876                 DPRINTK("HStatus = 0x%x\n", ioread32(hcr_base + HSTATUS));
877                 DPRINTK("HControl = 0x%x\n", ioread32(hcr_base + HCONTROL));
878                 DPRINTK("Serror = 0x%x\n", Serror);
879                 goto err;
880         }
881
882         msleep(1);
883
884         /*
885          * SATA device enters reset state after receving a Control register
886          * FIS with SRST bit asserted and it awaits another H2D Control reg.
887          * FIS with SRST bit cleared, then the device does internal diags &
888          * initialization, followed by indicating it's initialization status
889          * using ATA signature D2H register FIS to the host controller.
890          */
891
892         sata_fsl_setup_cmd_hdr_entry(pp, 0, CMD_DESC_SNOOP_ENABLE, 0, 0, 5);
893
894         tf.ctl &= ~ATA_SRST;    /* 2nd H2D Ctl. register FIS */
895         ata_tf_to_fis(&tf, 0, 0, cfis);
896
897         iowrite32(1, CQ + hcr_base);
898         msleep(150);            /* ?? */
899
900         /*
901          * The above command would have signalled an interrupt on command
902          * complete, which needs special handling, by clearing the Nth
903          * command bit of the CCreg
904          */
905         iowrite32(0x01, CC + hcr_base); /* We know it will be cmd#0 always */
906         goto check_device_signature;
907
908 skip_srst_do_ncq_error_handling:
909
910         VPRINTK("Sending read log ext(10h) command\n");
911
912         memset(&qc, 0, sizeof(struct ata_queued_cmd));
913         ata_tf_init(link->device, &tf);
914
915         tf.command = ATA_CMD_READ_LOG_EXT;
916         tf.lbal = ATA_LOG_SATA_NCQ;
917         tf.nsect = 1;
918         tf.hob_nsect = 0;
919         tf.flags |= ATA_TFLAG_ISADDR | ATA_TFLAG_LBA48 | ATA_TFLAG_DEVICE;
920         tf.protocol = ATA_PROT_PIO;
921
922         qc.tag = ATA_TAG_INTERNAL;
923         qc.scsicmd = NULL;
924         qc.ap = ap;
925         qc.dev = link->device;
926
927         qc.tf = tf;
928         qc.flags |= ATA_QCFLAG_RESULT_TF;
929         qc.dma_dir = DMA_FROM_DEVICE;
930
931         buf = ap->sector_buf;
932         ata_sg_init_one(&qc, buf, 1 * ATA_SECT_SIZE);
933
934         /*
935          * Need to DMA-map the memory buffer associated with the command
936          */
937
938         sg = qc.__sg;
939         dma_address = dma_map_single(ap->dev, qc.buf_virt,
940                                      sg->length, DMA_FROM_DEVICE);
941
942         sg_dma_address(sg) = dma_address;
943         sg_dma_len(sg) = sg->length;
944
945         VPRINTK("EH, addr = 0x%x, len = 0x%x\n", dma_address, sg->length);
946
947         sata_fsl_qc_prep(&qc);
948         sata_fsl_qc_issue(&qc);
949
950         temp = ata_wait_register(CQ + hcr_base, 0x1, 0x1, 1, 5000);
951         if (temp & 0x1) {
952                 VPRINTK("READ_LOG_EXT_10H issue failed\n");
953
954                 VPRINTK("READ_LOG@5000,CQ=0x%x,CA=0x%x,CC=0x%x\n",
955                         ioread32(CQ + hcr_base),
956                         ioread32(CA + hcr_base), ioread32(CC + hcr_base));
957
958                 sata_fsl_scr_read(ap, SCR_ERROR, &Serror);
959
960                 VPRINTK("HStatus = 0x%x\n", ioread32(hcr_base + HSTATUS));
961                 VPRINTK("HControl = 0x%x\n", ioread32(hcr_base + HCONTROL));
962                 VPRINTK("Serror = 0x%x\n", Serror);
963                 goto err;
964         }
965
966         iowrite32(0x01, CC + hcr_base); /* We know it will be cmd#0 always */
967
968 check_device_signature:
969
970         DPRINTK("SATA FSL : Now checking device signature\n");
971
972         *class = ATA_DEV_NONE;
973
974         /* Verify if SStatus indicates device presence */
975         if (ata_link_online(link)) {
976                 /*
977                  * if we are here, device presence has been detected,
978                  * 1st D2H FIS would have been received, but sfis in
979                  * command desc. is not updated, but signature register
980                  * would have been updated
981                  */
982
983                 *class = sata_fsl_dev_classify(ap);
984
985                 DPRINTK("class = %d\n", *class);
986                 VPRINTK("ccreg = 0x%x\n", ioread32(hcr_base + CC));
987                 VPRINTK("cereg = 0x%x\n", ioread32(hcr_base + CE));
988         }
989
990         return 0;
991
992 err:
993         return -EIO;
994 }
995
996 static void sata_fsl_error_handler(struct ata_port *ap)
997 {
998
999         DPRINTK("in xx_error_handler\n");
1000
1001         /* perform recovery */
1002         ata_do_eh(ap, ata_std_prereset, sata_fsl_softreset, sata_std_hardreset,
1003                   ata_std_postreset);
1004 }
1005
1006 static void sata_fsl_post_internal_cmd(struct ata_queued_cmd *qc)
1007 {
1008         if (qc->flags & ATA_QCFLAG_FAILED)
1009                 qc->err_mask |= AC_ERR_OTHER;
1010
1011         if (qc->err_mask) {
1012                 /* make DMA engine forget about the failed command */
1013
1014         }
1015 }
1016
1017 static void sata_fsl_irq_clear(struct ata_port *ap)
1018 {
1019         /* unused */
1020 }
1021
1022 static void sata_fsl_error_intr(struct ata_port *ap)
1023 {
1024         struct ata_link *link = &ap->link;
1025         struct ata_eh_info *ehi = &link->eh_info;
1026         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
1027         void __iomem *hcr_base = host_priv->hcr_base;
1028         u32 hstatus, dereg, cereg = 0, SError = 0;
1029         unsigned int err_mask = 0, action = 0;
1030         struct ata_queued_cmd *qc;
1031         int freeze = 0;
1032
1033         hstatus = ioread32(hcr_base + HSTATUS);
1034         cereg = ioread32(hcr_base + CE);
1035
1036         ata_ehi_clear_desc(ehi);
1037
1038         /*
1039          * Handle & Clear SError
1040          */
1041
1042         sata_fsl_scr_read(ap, SCR_ERROR, &SError);
1043         if (unlikely(SError & 0xFFFF0000)) {
1044                 sata_fsl_scr_write(ap, SCR_ERROR, SError);
1045                 err_mask |= AC_ERR_ATA_BUS;
1046         }
1047
1048         DPRINTK("error_intr,hStat=0x%x,CE=0x%x,DE =0x%x,SErr=0x%x\n",
1049                 hstatus, cereg, ioread32(hcr_base + DE), SError);
1050
1051         /* handle single device errors */
1052         if (cereg) {
1053                 /*
1054                  * clear the command error, also clears queue to the device
1055                  * in error, and we can (re)issue commands to this device.
1056                  * When a device is in error all commands queued into the
1057                  * host controller and at the device are considered aborted
1058                  * and the queue for that device is stopped. Now, after
1059                  * clearing the device error, we can issue commands to the
1060                  * device to interrogate it to find the source of the error.
1061                  */
1062                 dereg = ioread32(hcr_base + DE);
1063                 iowrite32(dereg, hcr_base + DE);
1064                 iowrite32(cereg, hcr_base + CE);
1065
1066                 DPRINTK("single device error, CE=0x%x, DE=0x%x\n",
1067                         ioread32(hcr_base + CE), ioread32(hcr_base + DE));
1068                 /*
1069                  * We should consider this as non fatal error, and TF must
1070                  * be updated as done below.
1071                  */
1072
1073                 err_mask |= AC_ERR_DEV;
1074         }
1075
1076         /* handle fatal errors */
1077         if (hstatus & FATAL_ERROR_DECODE) {
1078                 err_mask |= AC_ERR_ATA_BUS;
1079                 action |= ATA_EH_SOFTRESET;
1080                 /* how will fatal error interrupts be completed ?? */
1081                 freeze = 1;
1082         }
1083
1084         /* Handle PHYRDY change notification */
1085         if (hstatus & INT_ON_PHYRDY_CHG) {
1086                 DPRINTK("SATA FSL: PHYRDY change indication\n");
1087
1088                 /* Setup a soft-reset EH action */
1089                 ata_ehi_hotplugged(ehi);
1090                 freeze = 1;
1091         }
1092
1093         /* record error info */
1094         qc = ata_qc_from_tag(ap, link->active_tag);
1095
1096         if (qc) {
1097                 sata_fsl_cache_taskfile_from_d2h_fis(qc, qc->ap);
1098                 qc->err_mask |= err_mask;
1099         } else
1100                 ehi->err_mask |= err_mask;
1101
1102         ehi->action |= action;
1103         ehi->serror |= SError;
1104
1105         /* freeze or abort */
1106         if (freeze)
1107                 ata_port_freeze(ap);
1108         else
1109                 ata_port_abort(ap);
1110 }
1111
1112 static void sata_fsl_qc_complete(struct ata_queued_cmd *qc)
1113 {
1114         if (qc->flags & ATA_QCFLAG_RESULT_TF) {
1115                 DPRINTK("xx_qc_complete called\n");
1116                 sata_fsl_cache_taskfile_from_d2h_fis(qc, qc->ap);
1117         }
1118 }
1119
1120 static void sata_fsl_host_intr(struct ata_port *ap)
1121 {
1122         struct ata_link *link = &ap->link;
1123         struct sata_fsl_host_priv *host_priv = ap->host->private_data;
1124         void __iomem *hcr_base = host_priv->hcr_base;
1125         u32 hstatus, qc_active = 0;
1126         struct ata_queued_cmd *qc;
1127         u32 SError;
1128
1129         hstatus = ioread32(hcr_base + HSTATUS);
1130
1131         sata_fsl_scr_read(ap, SCR_ERROR, &SError);
1132
1133         if (unlikely(SError & 0xFFFF0000)) {
1134                 DPRINTK("serror @host_intr : 0x%x\n", SError);
1135                 sata_fsl_error_intr(ap);
1136
1137         }
1138
1139         if (unlikely(hstatus & INT_ON_ERROR)) {
1140                 DPRINTK("error interrupt!!\n");
1141                 sata_fsl_error_intr(ap);
1142                 return;
1143         }
1144
1145         if (link->sactive) {    /* only true for NCQ commands */
1146                 int i;
1147                 /* Read command completed register */
1148                 qc_active = ioread32(hcr_base + CC);
1149                 /* clear CC bit, this will also complete the interrupt */
1150                 iowrite32(qc_active, hcr_base + CC);
1151
1152                 DPRINTK("Status of all queues :\n");
1153                 DPRINTK("qc_active/CC = 0x%x, CA = 0x%x, CE=0x%x\n",
1154                         qc_active, ioread32(hcr_base + CA),
1155                         ioread32(hcr_base + CE));
1156
1157                 for (i = 0; i < SATA_FSL_QUEUE_DEPTH; i++) {
1158                         if (qc_active & (1 << i)) {
1159                                 qc = ata_qc_from_tag(ap, i);
1160                                 if (qc) {
1161                                         sata_fsl_qc_complete(qc);
1162                                         ata_qc_complete(qc);
1163                                 }
1164                                 DPRINTK
1165                                     ("completing ncq cmd,tag=%d,CC=0x%x,CA=0x%x\n",
1166                                      i, ioread32(hcr_base + CC),
1167                                      ioread32(hcr_base + CA));
1168                         }
1169                 }
1170                 return;
1171
1172         } else if (ap->qc_active) {
1173                 iowrite32(1, hcr_base + CC);
1174                 qc = ata_qc_from_tag(ap, link->active_tag);
1175
1176                 DPRINTK("completing non-ncq cmd, tag=%d,CC=0x%x\n",
1177                         link->active_tag, ioread32(hcr_base + CC));
1178
1179                 if (qc) {
1180                         sata_fsl_qc_complete(qc);
1181                         ata_qc_complete(qc);
1182                 }
1183         } else {
1184                 /* Spurious Interrupt!! */
1185                 DPRINTK("spurious interrupt!!, CC = 0x%x\n",
1186                         ioread32(hcr_base + CC));
1187                 return;
1188         }
1189 }
1190
1191 static irqreturn_t sata_fsl_interrupt(int irq, void *dev_instance)
1192 {
1193         struct ata_host *host = dev_instance;
1194         struct sata_fsl_host_priv *host_priv = host->private_data;
1195         void __iomem *hcr_base = host_priv->hcr_base;
1196         u32 interrupt_enables;
1197         unsigned handled = 0;
1198         struct ata_port *ap;
1199
1200         /* ack. any pending IRQs for this controller/port */
1201         interrupt_enables = ioread32(hcr_base + HSTATUS);
1202         interrupt_enables &= 0x3F;
1203
1204         DPRINTK("interrupt status 0x%x\n", interrupt_enables);
1205
1206         if (!interrupt_enables)
1207                 return IRQ_NONE;
1208
1209         spin_lock(&host->lock);
1210
1211         /* Assuming one port per host controller */
1212
1213         ap = host->ports[0];
1214         if (ap) {
1215                 sata_fsl_host_intr(ap);
1216         } else {
1217                 dev_printk(KERN_WARNING, host->dev,
1218                            "interrupt on disabled port 0\n");
1219         }
1220
1221         iowrite32(interrupt_enables, hcr_base + HSTATUS);
1222         handled = 1;
1223
1224         spin_unlock(&host->lock);
1225
1226         return IRQ_RETVAL(handled);
1227 }
1228
1229 /*
1230  * Multiple ports are represented by multiple SATA controllers with
1231  * one port per controller
1232  */
1233 static int sata_fsl_init_controller(struct ata_host *host)
1234 {
1235         struct sata_fsl_host_priv *host_priv = host->private_data;
1236         void __iomem *hcr_base = host_priv->hcr_base;
1237         u32 temp;
1238
1239         /*
1240          * NOTE : We cannot bring the controller online before setting
1241          * the CHBA, hence main controller initialization is done as
1242          * part of the port_start() callback
1243          */
1244
1245         /* ack. any pending IRQs for this controller/port */
1246         temp = ioread32(hcr_base + HSTATUS);
1247         if (temp & 0x3F)
1248                 iowrite32((temp & 0x3F), hcr_base + HSTATUS);
1249
1250         /* Keep interrupts disabled on the controller */
1251         temp = ioread32(hcr_base + HCONTROL);
1252         iowrite32((temp & ~0x3F), hcr_base + HCONTROL);
1253
1254         /* Disable interrupt coalescing control(icc), for the moment */
1255         DPRINTK("icc = 0x%x\n", ioread32(hcr_base + ICC));
1256         iowrite32(0x01000000, hcr_base + ICC);
1257
1258         /* clear error registers, SError is cleared by libATA  */
1259         iowrite32(0x00000FFFF, hcr_base + CE);
1260         iowrite32(0x00000FFFF, hcr_base + DE);
1261
1262         /* initially assuming no Port multiplier, set CQPMP to 0 */
1263         iowrite32(0x0, hcr_base + CQPMP);
1264
1265         /*
1266          * host controller will be brought on-line, during xx_port_start()
1267          * callback, that should also initiate the OOB, COMINIT sequence
1268          */
1269
1270         DPRINTK("HStatus = 0x%x\n", ioread32(hcr_base + HSTATUS));
1271         DPRINTK("HControl = 0x%x\n", ioread32(hcr_base + HCONTROL));
1272
1273         return 0;
1274 }
1275
1276 /*
1277  * scsi mid-layer and libata interface structures
1278  */
1279 static struct scsi_host_template sata_fsl_sht = {
1280         .module = THIS_MODULE,
1281         .name = "sata_fsl",
1282         .ioctl = ata_scsi_ioctl,
1283         .queuecommand = ata_scsi_queuecmd,
1284         .change_queue_depth = ata_scsi_change_queue_depth,
1285         .can_queue = SATA_FSL_QUEUE_DEPTH,
1286         .this_id = ATA_SHT_THIS_ID,
1287         .sg_tablesize = SATA_FSL_MAX_PRD_USABLE,
1288         .cmd_per_lun = ATA_SHT_CMD_PER_LUN,
1289         .emulated = ATA_SHT_EMULATED,
1290         .use_clustering = ATA_SHT_USE_CLUSTERING,
1291         .proc_name = "sata_fsl",
1292         .dma_boundary = ATA_DMA_BOUNDARY,
1293         .slave_configure = ata_scsi_slave_config,
1294         .slave_destroy = ata_scsi_slave_destroy,
1295         .bios_param = ata_std_bios_param,
1296 #ifdef CONFIG_PM
1297         .suspend = ata_scsi_device_suspend,
1298         .resume = ata_scsi_device_resume,
1299 #endif
1300 };
1301
1302 static const struct ata_port_operations sata_fsl_ops = {
1303         .check_status = sata_fsl_check_status,
1304         .check_altstatus = sata_fsl_check_status,
1305         .dev_select = ata_noop_dev_select,
1306
1307         .tf_read = sata_fsl_tf_read,
1308
1309         .qc_prep = sata_fsl_qc_prep,
1310         .qc_issue = sata_fsl_qc_issue,
1311         .irq_clear = sata_fsl_irq_clear,
1312
1313         .scr_read = sata_fsl_scr_read,
1314         .scr_write = sata_fsl_scr_write,
1315
1316         .freeze = sata_fsl_freeze,
1317         .thaw = sata_fsl_thaw,
1318         .error_handler = sata_fsl_error_handler,
1319         .post_internal_cmd = sata_fsl_post_internal_cmd,
1320
1321         .port_start = sata_fsl_port_start,
1322         .port_stop = sata_fsl_port_stop,
1323 };
1324
1325 static const struct ata_port_info sata_fsl_port_info[] = {
1326         {
1327          .flags = SATA_FSL_HOST_FLAGS,
1328          .link_flags = SATA_FSL_HOST_LFLAGS,
1329          .pio_mask = 0x1f,      /* pio 0-4 */
1330          .udma_mask = 0x7f,     /* udma 0-6 */
1331          .port_ops = &sata_fsl_ops,
1332          },
1333 };
1334
1335 static int sata_fsl_probe(struct of_device *ofdev,
1336                         const struct of_device_id *match)
1337 {
1338         int retval = 0;
1339         void __iomem *hcr_base = NULL;
1340         void __iomem *ssr_base = NULL;
1341         void __iomem *csr_base = NULL;
1342         struct sata_fsl_host_priv *host_priv = NULL;
1343         struct resource *r;
1344         int irq;
1345         struct ata_host *host;
1346
1347         struct ata_port_info pi = sata_fsl_port_info[0];
1348         const struct ata_port_info *ppi[] = { &pi, NULL };
1349
1350         dev_printk(KERN_INFO, &ofdev->dev,
1351                    "Sata FSL Platform/CSB Driver init\n");
1352
1353         r = kmalloc(sizeof(struct resource), GFP_KERNEL);
1354
1355         hcr_base = of_iomap(ofdev->node, 0);
1356         if (!hcr_base)
1357                 goto error_exit_with_cleanup;
1358
1359         ssr_base = hcr_base + 0x100;
1360         csr_base = hcr_base + 0x140;
1361
1362         DPRINTK("@reset i/o = 0x%x\n", ioread32(csr_base + TRANSCFG));
1363         DPRINTK("sizeof(cmd_desc) = %d\n", sizeof(struct command_desc));
1364         DPRINTK("sizeof(#define cmd_desc) = %d\n", SATA_FSL_CMD_DESC_SIZE);
1365
1366         host_priv = kzalloc(sizeof(struct sata_fsl_host_priv), GFP_KERNEL);
1367         if (!host_priv)
1368                 goto error_exit_with_cleanup;
1369
1370         host_priv->hcr_base = hcr_base;
1371         host_priv->ssr_base = ssr_base;
1372         host_priv->csr_base = csr_base;
1373
1374         irq = irq_of_parse_and_map(ofdev->node, 0);
1375         if (irq < 0) {
1376                 dev_printk(KERN_ERR, &ofdev->dev, "invalid irq from platform\n");
1377                 goto error_exit_with_cleanup;
1378         }
1379         host_priv->irq = irq;
1380
1381         /* allocate host structure */
1382         host = ata_host_alloc_pinfo(&ofdev->dev, ppi, SATA_FSL_MAX_PORTS);
1383
1384         /* host->iomap is not used currently */
1385         host->private_data = host_priv;
1386
1387         /* setup port(s) */
1388
1389         host->ports[0]->ioaddr.cmd_addr = host_priv->hcr_base;
1390         host->ports[0]->ioaddr.scr_addr = host_priv->ssr_base;
1391
1392         /* initialize host controller */
1393         sata_fsl_init_controller(host);
1394
1395         /*
1396          * Now, register with libATA core, this will also initiate the
1397          * device discovery process, invoking our port_start() handler &
1398          * error_handler() to execute a dummy Softreset EH session
1399          */
1400         ata_host_activate(host, irq, sata_fsl_interrupt, SATA_FSL_IRQ_FLAG,
1401                           &sata_fsl_sht);
1402
1403         dev_set_drvdata(&ofdev->dev, host);
1404
1405         return 0;
1406
1407 error_exit_with_cleanup:
1408
1409         if (hcr_base)
1410                 iounmap(hcr_base);
1411         if (host_priv)
1412                 kfree(host_priv);
1413
1414         return retval;
1415 }
1416
1417 static int sata_fsl_remove(struct of_device *ofdev)
1418 {
1419         struct ata_host *host = dev_get_drvdata(&ofdev->dev);
1420         struct sata_fsl_host_priv *host_priv = host->private_data;
1421
1422         ata_host_detach(host);
1423
1424         dev_set_drvdata(&ofdev->dev, NULL);
1425
1426         irq_dispose_mapping(host_priv->irq);
1427         iounmap(host_priv->hcr_base);
1428         kfree(host_priv);
1429
1430         return 0;
1431 }
1432
1433 static struct of_device_id fsl_sata_match[] = {
1434         {
1435                 .compatible = "fsl,mpc8315-sata",
1436         },
1437         {
1438                 .compatible = "fsl,mpc8379-sata",
1439         },
1440         {},
1441 };
1442
1443 MODULE_DEVICE_TABLE(of, fsl_sata_match);
1444
1445 static struct of_platform_driver fsl_sata_driver = {
1446         .name           = "fsl-sata",
1447         .match_table    = fsl_sata_match,
1448         .probe          = sata_fsl_probe,
1449         .remove         = sata_fsl_remove,
1450 };
1451
1452 static int __init sata_fsl_init(void)
1453 {
1454         of_register_platform_driver(&fsl_sata_driver);
1455         return 0;
1456 }
1457
1458 static void __exit sata_fsl_exit(void)
1459 {
1460         of_unregister_platform_driver(&fsl_sata_driver);
1461 }
1462
1463 MODULE_LICENSE("GPL");
1464 MODULE_AUTHOR("Ashish Kalra, Freescale Semiconductor");
1465 MODULE_DESCRIPTION("Freescale 3.0Gbps SATA controller low level driver");
1466 MODULE_VERSION("1.10");
1467
1468 module_init(sata_fsl_init);
1469 module_exit(sata_fsl_exit);