Merge branch 'for-linus/xen/core' into for-linus/xen/master
[linux-2.6.git] / arch / x86 / mm / pageattr.c
1 /*
2  * Copyright 2002 Andi Kleen, SuSE Labs.
3  * Thanks to Ben LaHaise for precious feedback.
4  */
5 #include <linux/highmem.h>
6 #include <linux/bootmem.h>
7 #include <linux/module.h>
8 #include <linux/sched.h>
9 #include <linux/slab.h>
10 #include <linux/mm.h>
11 #include <linux/interrupt.h>
12 #include <linux/seq_file.h>
13 #include <linux/debugfs.h>
14
15 #include <asm/e820.h>
16 #include <asm/processor.h>
17 #include <asm/tlbflush.h>
18 #include <asm/sections.h>
19 #include <asm/uaccess.h>
20 #include <asm/pgalloc.h>
21 #include <asm/proto.h>
22 #include <asm/pat.h>
23
24 /*
25  * The current flushing context - we pass it instead of 5 arguments:
26  */
27 struct cpa_data {
28         unsigned long   *vaddr;
29         pgprot_t        mask_set;
30         pgprot_t        mask_clr;
31         int             numpages;
32         int             flags;
33         unsigned long   pfn;
34         unsigned        force_split : 1;
35         int             curpage;
36 };
37
38 /*
39  * Serialize cpa() (for !DEBUG_PAGEALLOC which uses large identity mappings)
40  * using cpa_lock. So that we don't allow any other cpu, with stale large tlb
41  * entries change the page attribute in parallel to some other cpu
42  * splitting a large page entry along with changing the attribute.
43  */
44 static DEFINE_SPINLOCK(cpa_lock);
45
46 #define CPA_FLUSHTLB 1
47 #define CPA_ARRAY 2
48
49 #ifdef CONFIG_PROC_FS
50 static unsigned long direct_pages_count[PG_LEVEL_NUM];
51
52 void update_page_count(int level, unsigned long pages)
53 {
54         unsigned long flags;
55
56         /* Protect against CPA */
57         spin_lock_irqsave(&pgd_lock, flags);
58         direct_pages_count[level] += pages;
59         spin_unlock_irqrestore(&pgd_lock, flags);
60 }
61
62 static void split_page_count(int level)
63 {
64         direct_pages_count[level]--;
65         direct_pages_count[level - 1] += PTRS_PER_PTE;
66 }
67
68 void arch_report_meminfo(struct seq_file *m)
69 {
70         seq_printf(m, "DirectMap4k:    %8lu kB\n",
71                         direct_pages_count[PG_LEVEL_4K] << 2);
72 #if defined(CONFIG_X86_64) || defined(CONFIG_X86_PAE)
73         seq_printf(m, "DirectMap2M:    %8lu kB\n",
74                         direct_pages_count[PG_LEVEL_2M] << 11);
75 #else
76         seq_printf(m, "DirectMap4M:    %8lu kB\n",
77                         direct_pages_count[PG_LEVEL_2M] << 12);
78 #endif
79 #ifdef CONFIG_X86_64
80         if (direct_gbpages)
81                 seq_printf(m, "DirectMap1G:    %8lu kB\n",
82                         direct_pages_count[PG_LEVEL_1G] << 20);
83 #endif
84 }
85 #else
86 static inline void split_page_count(int level) { }
87 #endif
88
89 #ifdef CONFIG_X86_64
90
91 static inline unsigned long highmap_start_pfn(void)
92 {
93         return __pa(_text) >> PAGE_SHIFT;
94 }
95
96 static inline unsigned long highmap_end_pfn(void)
97 {
98         return __pa(roundup((unsigned long)_end, PMD_SIZE)) >> PAGE_SHIFT;
99 }
100
101 #endif
102
103 #ifdef CONFIG_DEBUG_PAGEALLOC
104 # define debug_pagealloc 1
105 #else
106 # define debug_pagealloc 0
107 #endif
108
109 static inline int
110 within(unsigned long addr, unsigned long start, unsigned long end)
111 {
112         return addr >= start && addr < end;
113 }
114
115 /*
116  * Flushing functions
117  */
118
119 /**
120  * clflush_cache_range - flush a cache range with clflush
121  * @addr:       virtual start address
122  * @size:       number of bytes to flush
123  *
124  * clflush is an unordered instruction which needs fencing with mfence
125  * to avoid ordering issues.
126  */
127 void clflush_cache_range(void *vaddr, unsigned int size)
128 {
129         void *vend = vaddr + size - 1;
130
131         mb();
132
133         for (; vaddr < vend; vaddr += boot_cpu_data.x86_clflush_size)
134                 clflush(vaddr);
135         /*
136          * Flush any possible final partial cacheline:
137          */
138         clflush(vend);
139
140         mb();
141 }
142
143 static void __cpa_flush_all(void *arg)
144 {
145         unsigned long cache = (unsigned long)arg;
146
147         /*
148          * Flush all to work around Errata in early athlons regarding
149          * large page flushing.
150          */
151         __flush_tlb_all();
152
153         if (cache && boot_cpu_data.x86_model >= 4)
154                 wbinvd();
155 }
156
157 static void cpa_flush_all(unsigned long cache)
158 {
159         BUG_ON(irqs_disabled());
160
161         on_each_cpu(__cpa_flush_all, (void *) cache, 1);
162 }
163
164 static void __cpa_flush_range(void *arg)
165 {
166         /*
167          * We could optimize that further and do individual per page
168          * tlb invalidates for a low number of pages. Caveat: we must
169          * flush the high aliases on 64bit as well.
170          */
171         __flush_tlb_all();
172 }
173
174 static void cpa_flush_range(unsigned long start, int numpages, int cache)
175 {
176         unsigned int i, level;
177         unsigned long addr;
178
179         BUG_ON(irqs_disabled());
180         WARN_ON(PAGE_ALIGN(start) != start);
181
182         on_each_cpu(__cpa_flush_range, NULL, 1);
183
184         if (!cache)
185                 return;
186
187         /*
188          * We only need to flush on one CPU,
189          * clflush is a MESI-coherent instruction that
190          * will cause all other CPUs to flush the same
191          * cachelines:
192          */
193         for (i = 0, addr = start; i < numpages; i++, addr += PAGE_SIZE) {
194                 pte_t *pte = lookup_address(addr, &level);
195
196                 /*
197                  * Only flush present addresses:
198                  */
199                 if (pte && (pte_val(*pte) & _PAGE_PRESENT))
200                         clflush_cache_range((void *) addr, PAGE_SIZE);
201         }
202 }
203
204 static void cpa_flush_array(unsigned long *start, int numpages, int cache)
205 {
206         unsigned int i, level;
207         unsigned long *addr;
208
209         BUG_ON(irqs_disabled());
210
211         on_each_cpu(__cpa_flush_range, NULL, 1);
212
213         if (!cache)
214                 return;
215
216         /* 4M threshold */
217         if (numpages >= 1024) {
218                 if (boot_cpu_data.x86_model >= 4)
219                         wbinvd();
220                 return;
221         }
222         /*
223          * We only need to flush on one CPU,
224          * clflush is a MESI-coherent instruction that
225          * will cause all other CPUs to flush the same
226          * cachelines:
227          */
228         for (i = 0, addr = start; i < numpages; i++, addr++) {
229                 pte_t *pte = lookup_address(*addr, &level);
230
231                 /*
232                  * Only flush present addresses:
233                  */
234                 if (pte && (pte_val(*pte) & _PAGE_PRESENT))
235                         clflush_cache_range((void *) *addr, PAGE_SIZE);
236         }
237 }
238
239 /*
240  * Certain areas of memory on x86 require very specific protection flags,
241  * for example the BIOS area or kernel text. Callers don't always get this
242  * right (again, ioremap() on BIOS memory is not uncommon) so this function
243  * checks and fixes these known static required protection bits.
244  */
245 static inline pgprot_t static_protections(pgprot_t prot, unsigned long address,
246                                    unsigned long pfn)
247 {
248         pgprot_t forbidden = __pgprot(0);
249
250         /*
251          * The BIOS area between 640k and 1Mb needs to be executable for
252          * PCI BIOS based config access (CONFIG_PCI_GOBIOS) support.
253          */
254         if (within(pfn, BIOS_BEGIN >> PAGE_SHIFT, BIOS_END >> PAGE_SHIFT))
255                 pgprot_val(forbidden) |= _PAGE_NX;
256
257         /*
258          * The kernel text needs to be executable for obvious reasons
259          * Does not cover __inittext since that is gone later on. On
260          * 64bit we do not enforce !NX on the low mapping
261          */
262         if (within(address, (unsigned long)_text, (unsigned long)_etext))
263                 pgprot_val(forbidden) |= _PAGE_NX;
264
265         /*
266          * The .rodata section needs to be read-only. Using the pfn
267          * catches all aliases.
268          */
269         if (within(pfn, __pa((unsigned long)__start_rodata) >> PAGE_SHIFT,
270                    __pa((unsigned long)__end_rodata) >> PAGE_SHIFT))
271                 pgprot_val(forbidden) |= _PAGE_RW;
272
273         prot = __pgprot(pgprot_val(prot) & ~pgprot_val(forbidden));
274
275         return prot;
276 }
277
278 /*
279  * Lookup the page table entry for a virtual address. Return a pointer
280  * to the entry and the level of the mapping.
281  *
282  * Note: We return pud and pmd either when the entry is marked large
283  * or when the present bit is not set. Otherwise we would return a
284  * pointer to a nonexisting mapping.
285  */
286 pte_t *lookup_address(unsigned long address, unsigned int *level)
287 {
288         pgd_t *pgd = pgd_offset_k(address);
289         pud_t *pud;
290         pmd_t *pmd;
291
292         *level = PG_LEVEL_NONE;
293
294         if (pgd_none(*pgd))
295                 return NULL;
296
297         pud = pud_offset(pgd, address);
298         if (pud_none(*pud))
299                 return NULL;
300
301         *level = PG_LEVEL_1G;
302         if (pud_large(*pud) || !pud_present(*pud))
303                 return (pte_t *)pud;
304
305         pmd = pmd_offset(pud, address);
306         if (pmd_none(*pmd))
307                 return NULL;
308
309         *level = PG_LEVEL_2M;
310         if (pmd_large(*pmd) || !pmd_present(*pmd))
311                 return (pte_t *)pmd;
312
313         *level = PG_LEVEL_4K;
314
315         return pte_offset_kernel(pmd, address);
316 }
317 EXPORT_SYMBOL_GPL(lookup_address);
318
319 /*
320  * Set the new pmd in all the pgds we know about:
321  */
322 static void __set_pmd_pte(pte_t *kpte, unsigned long address, pte_t pte)
323 {
324         /* change init_mm */
325         set_pte_atomic(kpte, pte);
326 #ifdef CONFIG_X86_32
327         if (!SHARED_KERNEL_PMD) {
328                 struct page *page;
329
330                 list_for_each_entry(page, &pgd_list, lru) {
331                         pgd_t *pgd;
332                         pud_t *pud;
333                         pmd_t *pmd;
334
335                         pgd = (pgd_t *)page_address(page) + pgd_index(address);
336                         pud = pud_offset(pgd, address);
337                         pmd = pmd_offset(pud, address);
338                         set_pte_atomic((pte_t *)pmd, pte);
339                 }
340         }
341 #endif
342 }
343
344 static int
345 try_preserve_large_page(pte_t *kpte, unsigned long address,
346                         struct cpa_data *cpa)
347 {
348         unsigned long nextpage_addr, numpages, pmask, psize, flags, addr, pfn;
349         pte_t new_pte, old_pte, *tmp;
350         pgprot_t old_prot, new_prot;
351         int i, do_split = 1;
352         unsigned int level;
353
354         if (cpa->force_split)
355                 return 1;
356
357         spin_lock_irqsave(&pgd_lock, flags);
358         /*
359          * Check for races, another CPU might have split this page
360          * up already:
361          */
362         tmp = lookup_address(address, &level);
363         if (tmp != kpte)
364                 goto out_unlock;
365
366         switch (level) {
367         case PG_LEVEL_2M:
368                 psize = PMD_PAGE_SIZE;
369                 pmask = PMD_PAGE_MASK;
370                 break;
371 #ifdef CONFIG_X86_64
372         case PG_LEVEL_1G:
373                 psize = PUD_PAGE_SIZE;
374                 pmask = PUD_PAGE_MASK;
375                 break;
376 #endif
377         default:
378                 do_split = -EINVAL;
379                 goto out_unlock;
380         }
381
382         /*
383          * Calculate the number of pages, which fit into this large
384          * page starting at address:
385          */
386         nextpage_addr = (address + psize) & pmask;
387         numpages = (nextpage_addr - address) >> PAGE_SHIFT;
388         if (numpages < cpa->numpages)
389                 cpa->numpages = numpages;
390
391         /*
392          * We are safe now. Check whether the new pgprot is the same:
393          */
394         old_pte = *kpte;
395         old_prot = new_prot = pte_pgprot(old_pte);
396
397         pgprot_val(new_prot) &= ~pgprot_val(cpa->mask_clr);
398         pgprot_val(new_prot) |= pgprot_val(cpa->mask_set);
399
400         /*
401          * old_pte points to the large page base address. So we need
402          * to add the offset of the virtual address:
403          */
404         pfn = pte_pfn(old_pte) + ((address & (psize - 1)) >> PAGE_SHIFT);
405         cpa->pfn = pfn;
406
407         new_prot = static_protections(new_prot, address, pfn);
408
409         /*
410          * We need to check the full range, whether
411          * static_protection() requires a different pgprot for one of
412          * the pages in the range we try to preserve:
413          */
414         addr = address + PAGE_SIZE;
415         pfn++;
416         for (i = 1; i < cpa->numpages; i++, addr += PAGE_SIZE, pfn++) {
417                 pgprot_t chk_prot = static_protections(new_prot, addr, pfn);
418
419                 if (pgprot_val(chk_prot) != pgprot_val(new_prot))
420                         goto out_unlock;
421         }
422
423         /*
424          * If there are no changes, return. maxpages has been updated
425          * above:
426          */
427         if (pgprot_val(new_prot) == pgprot_val(old_prot)) {
428                 do_split = 0;
429                 goto out_unlock;
430         }
431
432         /*
433          * We need to change the attributes. Check, whether we can
434          * change the large page in one go. We request a split, when
435          * the address is not aligned and the number of pages is
436          * smaller than the number of pages in the large page. Note
437          * that we limited the number of possible pages already to
438          * the number of pages in the large page.
439          */
440         if (address == (nextpage_addr - psize) && cpa->numpages == numpages) {
441                 /*
442                  * The address is aligned and the number of pages
443                  * covers the full page.
444                  */
445                 new_pte = pfn_pte(pte_pfn(old_pte), canon_pgprot(new_prot));
446                 __set_pmd_pte(kpte, address, new_pte);
447                 cpa->flags |= CPA_FLUSHTLB;
448                 do_split = 0;
449         }
450
451 out_unlock:
452         spin_unlock_irqrestore(&pgd_lock, flags);
453
454         return do_split;
455 }
456
457 static int split_large_page(pte_t *kpte, unsigned long address)
458 {
459         unsigned long flags, pfn, pfninc = 1;
460         unsigned int i, level;
461         pte_t *pbase, *tmp;
462         pgprot_t ref_prot;
463         struct page *base;
464
465         if (!debug_pagealloc)
466                 spin_unlock(&cpa_lock);
467         base = alloc_pages(GFP_KERNEL, 0);
468         if (!debug_pagealloc)
469                 spin_lock(&cpa_lock);
470         if (!base)
471                 return -ENOMEM;
472
473         spin_lock_irqsave(&pgd_lock, flags);
474         /*
475          * Check for races, another CPU might have split this page
476          * up for us already:
477          */
478         tmp = lookup_address(address, &level);
479         if (tmp != kpte)
480                 goto out_unlock;
481
482         pbase = (pte_t *)page_address(base);
483         paravirt_alloc_pte(&init_mm, page_to_pfn(base));
484         ref_prot = pte_pgprot(pte_clrhuge(*kpte));
485         /*
486          * If we ever want to utilize the PAT bit, we need to
487          * update this function to make sure it's converted from
488          * bit 12 to bit 7 when we cross from the 2MB level to
489          * the 4K level:
490          */
491         WARN_ON_ONCE(pgprot_val(ref_prot) & _PAGE_PAT_LARGE);
492
493 #ifdef CONFIG_X86_64
494         if (level == PG_LEVEL_1G) {
495                 pfninc = PMD_PAGE_SIZE >> PAGE_SHIFT;
496                 pgprot_val(ref_prot) |= _PAGE_PSE;
497         }
498 #endif
499
500         /*
501          * Get the target pfn from the original entry:
502          */
503         pfn = pte_pfn(*kpte);
504         for (i = 0; i < PTRS_PER_PTE; i++, pfn += pfninc)
505                 set_pte(&pbase[i], pfn_pte(pfn, ref_prot));
506
507         if (address >= (unsigned long)__va(0) &&
508                 address < (unsigned long)__va(max_low_pfn_mapped << PAGE_SHIFT))
509                 split_page_count(level);
510
511 #ifdef CONFIG_X86_64
512         if (address >= (unsigned long)__va(1UL<<32) &&
513                 address < (unsigned long)__va(max_pfn_mapped << PAGE_SHIFT))
514                 split_page_count(level);
515 #endif
516
517         /*
518          * Install the new, split up pagetable.
519          *
520          * We use the standard kernel pagetable protections for the new
521          * pagetable protections, the actual ptes set above control the
522          * primary protection behavior:
523          */
524         __set_pmd_pte(kpte, address, mk_pte(base, __pgprot(_KERNPG_TABLE)));
525
526         /*
527          * Intel Atom errata AAH41 workaround.
528          *
529          * The real fix should be in hw or in a microcode update, but
530          * we also probabilistically try to reduce the window of having
531          * a large TLB mixed with 4K TLBs while instruction fetches are
532          * going on.
533          */
534         __flush_tlb_all();
535
536         base = NULL;
537
538 out_unlock:
539         /*
540          * If we dropped out via the lookup_address check under
541          * pgd_lock then stick the page back into the pool:
542          */
543         if (base)
544                 __free_page(base);
545         spin_unlock_irqrestore(&pgd_lock, flags);
546
547         return 0;
548 }
549
550 static int __cpa_process_fault(struct cpa_data *cpa, unsigned long vaddr,
551                                int primary)
552 {
553         /*
554          * Ignore all non primary paths.
555          */
556         if (!primary)
557                 return 0;
558
559         /*
560          * Ignore the NULL PTE for kernel identity mapping, as it is expected
561          * to have holes.
562          * Also set numpages to '1' indicating that we processed cpa req for
563          * one virtual address page and its pfn. TBD: numpages can be set based
564          * on the initial value and the level returned by lookup_address().
565          */
566         if (within(vaddr, PAGE_OFFSET,
567                    PAGE_OFFSET + (max_pfn_mapped << PAGE_SHIFT))) {
568                 cpa->numpages = 1;
569                 cpa->pfn = __pa(vaddr) >> PAGE_SHIFT;
570                 return 0;
571         } else {
572                 WARN(1, KERN_WARNING "CPA: called for zero pte. "
573                         "vaddr = %lx cpa->vaddr = %lx\n", vaddr,
574                         *cpa->vaddr);
575
576                 return -EFAULT;
577         }
578 }
579
580 static int __change_page_attr(struct cpa_data *cpa, int primary)
581 {
582         unsigned long address;
583         int do_split, err;
584         unsigned int level;
585         pte_t *kpte, old_pte;
586
587         if (cpa->flags & CPA_ARRAY)
588                 address = cpa->vaddr[cpa->curpage];
589         else
590                 address = *cpa->vaddr;
591 repeat:
592         kpte = lookup_address(address, &level);
593         if (!kpte)
594                 return __cpa_process_fault(cpa, address, primary);
595
596         old_pte = *kpte;
597         if (!pte_val(old_pte))
598                 return __cpa_process_fault(cpa, address, primary);
599
600         if (level == PG_LEVEL_4K) {
601                 pte_t new_pte;
602                 pgprot_t new_prot = pte_pgprot(old_pte);
603                 unsigned long pfn = pte_pfn(old_pte);
604
605                 pgprot_val(new_prot) &= ~pgprot_val(cpa->mask_clr);
606                 pgprot_val(new_prot) |= pgprot_val(cpa->mask_set);
607
608                 new_prot = static_protections(new_prot, address, pfn);
609
610                 /*
611                  * We need to keep the pfn from the existing PTE,
612                  * after all we're only going to change it's attributes
613                  * not the memory it points to
614                  */
615                 new_pte = pfn_pte(pfn, canon_pgprot(new_prot));
616                 cpa->pfn = pfn;
617                 /*
618                  * Do we really change anything ?
619                  */
620                 if (pte_val(old_pte) != pte_val(new_pte)) {
621                         set_pte_atomic(kpte, new_pte);
622                         cpa->flags |= CPA_FLUSHTLB;
623                 }
624                 cpa->numpages = 1;
625                 return 0;
626         }
627
628         /*
629          * Check, whether we can keep the large page intact
630          * and just change the pte:
631          */
632         do_split = try_preserve_large_page(kpte, address, cpa);
633         /*
634          * When the range fits into the existing large page,
635          * return. cp->numpages and cpa->tlbflush have been updated in
636          * try_large_page:
637          */
638         if (do_split <= 0)
639                 return do_split;
640
641         /*
642          * We have to split the large page:
643          */
644         err = split_large_page(kpte, address);
645         if (!err) {
646                 /*
647                  * Do a global flush tlb after splitting the large page
648                  * and before we do the actual change page attribute in the PTE.
649                  *
650                  * With out this, we violate the TLB application note, that says
651                  * "The TLBs may contain both ordinary and large-page
652                  *  translations for a 4-KByte range of linear addresses. This
653                  *  may occur if software modifies the paging structures so that
654                  *  the page size used for the address range changes. If the two
655                  *  translations differ with respect to page frame or attributes
656                  *  (e.g., permissions), processor behavior is undefined and may
657                  *  be implementation-specific."
658                  *
659                  * We do this global tlb flush inside the cpa_lock, so that we
660                  * don't allow any other cpu, with stale tlb entries change the
661                  * page attribute in parallel, that also falls into the
662                  * just split large page entry.
663                  */
664                 flush_tlb_all();
665                 goto repeat;
666         }
667
668         return err;
669 }
670
671 static int __change_page_attr_set_clr(struct cpa_data *cpa, int checkalias);
672
673 static int cpa_process_alias(struct cpa_data *cpa)
674 {
675         struct cpa_data alias_cpa;
676         int ret = 0;
677         unsigned long temp_cpa_vaddr, vaddr;
678
679         if (cpa->pfn >= max_pfn_mapped)
680                 return 0;
681
682 #ifdef CONFIG_X86_64
683         if (cpa->pfn >= max_low_pfn_mapped && cpa->pfn < (1UL<<(32-PAGE_SHIFT)))
684                 return 0;
685 #endif
686         /*
687          * No need to redo, when the primary call touched the direct
688          * mapping already:
689          */
690         if (cpa->flags & CPA_ARRAY)
691                 vaddr = cpa->vaddr[cpa->curpage];
692         else
693                 vaddr = *cpa->vaddr;
694
695         if (!(within(vaddr, PAGE_OFFSET,
696                     PAGE_OFFSET + (max_pfn_mapped << PAGE_SHIFT)))) {
697
698                 alias_cpa = *cpa;
699                 temp_cpa_vaddr = (unsigned long) __va(cpa->pfn << PAGE_SHIFT);
700                 alias_cpa.vaddr = &temp_cpa_vaddr;
701                 alias_cpa.flags &= ~CPA_ARRAY;
702
703
704                 ret = __change_page_attr_set_clr(&alias_cpa, 0);
705         }
706
707 #ifdef CONFIG_X86_64
708         if (ret)
709                 return ret;
710         /*
711          * No need to redo, when the primary call touched the high
712          * mapping already:
713          */
714         if (within(vaddr, (unsigned long) _text, (unsigned long) _end))
715                 return 0;
716
717         /*
718          * If the physical address is inside the kernel map, we need
719          * to touch the high mapped kernel as well:
720          */
721         if (!within(cpa->pfn, highmap_start_pfn(), highmap_end_pfn()))
722                 return 0;
723
724         alias_cpa = *cpa;
725         temp_cpa_vaddr = (cpa->pfn << PAGE_SHIFT) + __START_KERNEL_map - phys_base;
726         alias_cpa.vaddr = &temp_cpa_vaddr;
727         alias_cpa.flags &= ~CPA_ARRAY;
728
729         /*
730          * The high mapping range is imprecise, so ignore the return value.
731          */
732         __change_page_attr_set_clr(&alias_cpa, 0);
733 #endif
734         return ret;
735 }
736
737 static int __change_page_attr_set_clr(struct cpa_data *cpa, int checkalias)
738 {
739         int ret, numpages = cpa->numpages;
740
741         while (numpages) {
742                 /*
743                  * Store the remaining nr of pages for the large page
744                  * preservation check.
745                  */
746                 cpa->numpages = numpages;
747                 /* for array changes, we can't use large page */
748                 if (cpa->flags & CPA_ARRAY)
749                         cpa->numpages = 1;
750
751                 if (!debug_pagealloc)
752                         spin_lock(&cpa_lock);
753                 ret = __change_page_attr(cpa, checkalias);
754                 if (!debug_pagealloc)
755                         spin_unlock(&cpa_lock);
756                 if (ret)
757                         return ret;
758
759                 if (checkalias) {
760                         ret = cpa_process_alias(cpa);
761                         if (ret)
762                                 return ret;
763                 }
764
765                 /*
766                  * Adjust the number of pages with the result of the
767                  * CPA operation. Either a large page has been
768                  * preserved or a single page update happened.
769                  */
770                 BUG_ON(cpa->numpages > numpages);
771                 numpages -= cpa->numpages;
772                 if (cpa->flags & CPA_ARRAY)
773                         cpa->curpage++;
774                 else
775                         *cpa->vaddr += cpa->numpages * PAGE_SIZE;
776
777         }
778         return 0;
779 }
780
781 static inline int cache_attr(pgprot_t attr)
782 {
783         return pgprot_val(attr) &
784                 (_PAGE_PAT | _PAGE_PAT_LARGE | _PAGE_PWT | _PAGE_PCD);
785 }
786
787 static int change_page_attr_set_clr(unsigned long *addr, int numpages,
788                                     pgprot_t mask_set, pgprot_t mask_clr,
789                                     int force_split, int array)
790 {
791         struct cpa_data cpa;
792         int ret, cache, checkalias;
793
794         /*
795          * Check, if we are requested to change a not supported
796          * feature:
797          */
798         mask_set = canon_pgprot(mask_set);
799         mask_clr = canon_pgprot(mask_clr);
800         if (!pgprot_val(mask_set) && !pgprot_val(mask_clr) && !force_split)
801                 return 0;
802
803         /* Ensure we are PAGE_SIZE aligned */
804         if (!array) {
805                 if (*addr & ~PAGE_MASK) {
806                         *addr &= PAGE_MASK;
807                         /*
808                          * People should not be passing in unaligned addresses:
809                          */
810                         WARN_ON_ONCE(1);
811                 }
812         } else {
813                 int i;
814                 for (i = 0; i < numpages; i++) {
815                         if (addr[i] & ~PAGE_MASK) {
816                                 addr[i] &= PAGE_MASK;
817                                 WARN_ON_ONCE(1);
818                         }
819                 }
820         }
821
822         /* Must avoid aliasing mappings in the highmem code */
823         kmap_flush_unused();
824
825         vm_unmap_aliases();
826
827         cpa.vaddr = addr;
828         cpa.numpages = numpages;
829         cpa.mask_set = mask_set;
830         cpa.mask_clr = mask_clr;
831         cpa.flags = 0;
832         cpa.curpage = 0;
833         cpa.force_split = force_split;
834
835         if (array)
836                 cpa.flags |= CPA_ARRAY;
837
838         /* No alias checking for _NX bit modifications */
839         checkalias = (pgprot_val(mask_set) | pgprot_val(mask_clr)) != _PAGE_NX;
840
841         ret = __change_page_attr_set_clr(&cpa, checkalias);
842
843         /*
844          * Check whether we really changed something:
845          */
846         if (!(cpa.flags & CPA_FLUSHTLB))
847                 goto out;
848
849         /*
850          * No need to flush, when we did not set any of the caching
851          * attributes:
852          */
853         cache = cache_attr(mask_set);
854
855         /*
856          * On success we use clflush, when the CPU supports it to
857          * avoid the wbindv. If the CPU does not support it and in the
858          * error case we fall back to cpa_flush_all (which uses
859          * wbindv):
860          */
861         if (!ret && cpu_has_clflush) {
862                 if (cpa.flags & CPA_ARRAY)
863                         cpa_flush_array(addr, numpages, cache);
864                 else
865                         cpa_flush_range(*addr, numpages, cache);
866         } else
867                 cpa_flush_all(cache);
868
869 out:
870         return ret;
871 }
872
873 static inline int change_page_attr_set(unsigned long *addr, int numpages,
874                                        pgprot_t mask, int array)
875 {
876         return change_page_attr_set_clr(addr, numpages, mask, __pgprot(0), 0,
877                 array);
878 }
879
880 static inline int change_page_attr_clear(unsigned long *addr, int numpages,
881                                          pgprot_t mask, int array)
882 {
883         return change_page_attr_set_clr(addr, numpages, __pgprot(0), mask, 0,
884                 array);
885 }
886
887 int _set_memory_uc(unsigned long addr, int numpages)
888 {
889         /*
890          * for now UC MINUS. see comments in ioremap_nocache()
891          */
892         return change_page_attr_set(&addr, numpages,
893                                     __pgprot(_PAGE_CACHE_UC_MINUS), 0);
894 }
895
896 int set_memory_uc(unsigned long addr, int numpages)
897 {
898         /*
899          * for now UC MINUS. see comments in ioremap_nocache()
900          */
901         if (reserve_memtype(__pa(addr), __pa(addr) + numpages * PAGE_SIZE,
902                             _PAGE_CACHE_UC_MINUS, NULL))
903                 return -EINVAL;
904
905         return _set_memory_uc(addr, numpages);
906 }
907 EXPORT_SYMBOL(set_memory_uc);
908
909 int set_memory_array_uc(unsigned long *addr, int addrinarray)
910 {
911         unsigned long start;
912         unsigned long end;
913         int i;
914         /*
915          * for now UC MINUS. see comments in ioremap_nocache()
916          */
917         for (i = 0; i < addrinarray; i++) {
918                 start = __pa(addr[i]);
919                 for (end = start + PAGE_SIZE; i < addrinarray - 1; end += PAGE_SIZE) {
920                         if (end != __pa(addr[i + 1]))
921                                 break;
922                         i++;
923                 }
924                 if (reserve_memtype(start, end, _PAGE_CACHE_UC_MINUS, NULL))
925                         goto out;
926         }
927
928         return change_page_attr_set(addr, addrinarray,
929                                     __pgprot(_PAGE_CACHE_UC_MINUS), 1);
930 out:
931         for (i = 0; i < addrinarray; i++) {
932                 unsigned long tmp = __pa(addr[i]);
933
934                 if (tmp == start)
935                         break;
936                 for (end = tmp + PAGE_SIZE; i < addrinarray - 1; end += PAGE_SIZE) {
937                         if (end != __pa(addr[i + 1]))
938                                 break;
939                         i++;
940                 }
941                 free_memtype(tmp, end);
942         }
943         return -EINVAL;
944 }
945 EXPORT_SYMBOL(set_memory_array_uc);
946
947 int _set_memory_wc(unsigned long addr, int numpages)
948 {
949         return change_page_attr_set(&addr, numpages,
950                                     __pgprot(_PAGE_CACHE_WC), 0);
951 }
952
953 int set_memory_wc(unsigned long addr, int numpages)
954 {
955         if (!pat_enabled)
956                 return set_memory_uc(addr, numpages);
957
958         if (reserve_memtype(__pa(addr), __pa(addr) + numpages * PAGE_SIZE,
959                 _PAGE_CACHE_WC, NULL))
960                 return -EINVAL;
961
962         return _set_memory_wc(addr, numpages);
963 }
964 EXPORT_SYMBOL(set_memory_wc);
965
966 int _set_memory_wb(unsigned long addr, int numpages)
967 {
968         return change_page_attr_clear(&addr, numpages,
969                                       __pgprot(_PAGE_CACHE_MASK), 0);
970 }
971
972 int set_memory_wb(unsigned long addr, int numpages)
973 {
974         free_memtype(__pa(addr), __pa(addr) + numpages * PAGE_SIZE);
975
976         return _set_memory_wb(addr, numpages);
977 }
978 EXPORT_SYMBOL(set_memory_wb);
979
980 int set_memory_array_wb(unsigned long *addr, int addrinarray)
981 {
982         int i;
983
984         for (i = 0; i < addrinarray; i++) {
985                 unsigned long start = __pa(addr[i]);
986                 unsigned long end;
987
988                 for (end = start + PAGE_SIZE; i < addrinarray - 1; end += PAGE_SIZE) {
989                         if (end != __pa(addr[i + 1]))
990                                 break;
991                         i++;
992                 }
993                 free_memtype(start, end);
994         }
995         return change_page_attr_clear(addr, addrinarray,
996                                       __pgprot(_PAGE_CACHE_MASK), 1);
997 }
998 EXPORT_SYMBOL(set_memory_array_wb);
999
1000 int set_memory_x(unsigned long addr, int numpages)
1001 {
1002         return change_page_attr_clear(&addr, numpages, __pgprot(_PAGE_NX), 0);
1003 }
1004 EXPORT_SYMBOL(set_memory_x);
1005
1006 int set_memory_nx(unsigned long addr, int numpages)
1007 {
1008         return change_page_attr_set(&addr, numpages, __pgprot(_PAGE_NX), 0);
1009 }
1010 EXPORT_SYMBOL(set_memory_nx);
1011
1012 int set_memory_ro(unsigned long addr, int numpages)
1013 {
1014         return change_page_attr_clear(&addr, numpages, __pgprot(_PAGE_RW), 0);
1015 }
1016 EXPORT_SYMBOL_GPL(set_memory_ro);
1017
1018 int set_memory_rw(unsigned long addr, int numpages)
1019 {
1020         return change_page_attr_set(&addr, numpages, __pgprot(_PAGE_RW), 0);
1021 }
1022 EXPORT_SYMBOL_GPL(set_memory_rw);
1023
1024 int set_memory_np(unsigned long addr, int numpages)
1025 {
1026         return change_page_attr_clear(&addr, numpages, __pgprot(_PAGE_PRESENT), 0);
1027 }
1028
1029 int set_memory_4k(unsigned long addr, int numpages)
1030 {
1031         return change_page_attr_set_clr(&addr, numpages, __pgprot(0),
1032                                         __pgprot(0), 1, 0);
1033 }
1034
1035 int set_pages_uc(struct page *page, int numpages)
1036 {
1037         unsigned long addr = (unsigned long)page_address(page);
1038
1039         return set_memory_uc(addr, numpages);
1040 }
1041 EXPORT_SYMBOL(set_pages_uc);
1042
1043 int set_pages_wb(struct page *page, int numpages)
1044 {
1045         unsigned long addr = (unsigned long)page_address(page);
1046
1047         return set_memory_wb(addr, numpages);
1048 }
1049 EXPORT_SYMBOL(set_pages_wb);
1050
1051 int set_pages_x(struct page *page, int numpages)
1052 {
1053         unsigned long addr = (unsigned long)page_address(page);
1054
1055         return set_memory_x(addr, numpages);
1056 }
1057 EXPORT_SYMBOL(set_pages_x);
1058
1059 int set_pages_nx(struct page *page, int numpages)
1060 {
1061         unsigned long addr = (unsigned long)page_address(page);
1062
1063         return set_memory_nx(addr, numpages);
1064 }
1065 EXPORT_SYMBOL(set_pages_nx);
1066
1067 int set_pages_ro(struct page *page, int numpages)
1068 {
1069         unsigned long addr = (unsigned long)page_address(page);
1070
1071         return set_memory_ro(addr, numpages);
1072 }
1073
1074 int set_pages_rw(struct page *page, int numpages)
1075 {
1076         unsigned long addr = (unsigned long)page_address(page);
1077
1078         return set_memory_rw(addr, numpages);
1079 }
1080
1081 #ifdef CONFIG_DEBUG_PAGEALLOC
1082
1083 static int __set_pages_p(struct page *page, int numpages)
1084 {
1085         unsigned long tempaddr = (unsigned long) page_address(page);
1086         struct cpa_data cpa = { .vaddr = &tempaddr,
1087                                 .numpages = numpages,
1088                                 .mask_set = __pgprot(_PAGE_PRESENT | _PAGE_RW),
1089                                 .mask_clr = __pgprot(0),
1090                                 .flags = 0};
1091
1092         /*
1093          * No alias checking needed for setting present flag. otherwise,
1094          * we may need to break large pages for 64-bit kernel text
1095          * mappings (this adds to complexity if we want to do this from
1096          * atomic context especially). Let's keep it simple!
1097          */
1098         return __change_page_attr_set_clr(&cpa, 0);
1099 }
1100
1101 static int __set_pages_np(struct page *page, int numpages)
1102 {
1103         unsigned long tempaddr = (unsigned long) page_address(page);
1104         struct cpa_data cpa = { .vaddr = &tempaddr,
1105                                 .numpages = numpages,
1106                                 .mask_set = __pgprot(0),
1107                                 .mask_clr = __pgprot(_PAGE_PRESENT | _PAGE_RW),
1108                                 .flags = 0};
1109
1110         /*
1111          * No alias checking needed for setting not present flag. otherwise,
1112          * we may need to break large pages for 64-bit kernel text
1113          * mappings (this adds to complexity if we want to do this from
1114          * atomic context especially). Let's keep it simple!
1115          */
1116         return __change_page_attr_set_clr(&cpa, 0);
1117 }
1118
1119 void kernel_map_pages(struct page *page, int numpages, int enable)
1120 {
1121         if (PageHighMem(page))
1122                 return;
1123         if (!enable) {
1124                 debug_check_no_locks_freed(page_address(page),
1125                                            numpages * PAGE_SIZE);
1126         }
1127
1128         /*
1129          * If page allocator is not up yet then do not call c_p_a():
1130          */
1131         if (!debug_pagealloc_enabled)
1132                 return;
1133
1134         /*
1135          * The return value is ignored as the calls cannot fail.
1136          * Large pages for identity mappings are not used at boot time
1137          * and hence no memory allocations during large page split.
1138          */
1139         if (enable)
1140                 __set_pages_p(page, numpages);
1141         else
1142                 __set_pages_np(page, numpages);
1143
1144         /*
1145          * We should perform an IPI and flush all tlbs,
1146          * but that can deadlock->flush only current cpu:
1147          */
1148         __flush_tlb_all();
1149 }
1150
1151 #ifdef CONFIG_HIBERNATION
1152
1153 bool kernel_page_present(struct page *page)
1154 {
1155         unsigned int level;
1156         pte_t *pte;
1157
1158         if (PageHighMem(page))
1159                 return false;
1160
1161         pte = lookup_address((unsigned long)page_address(page), &level);
1162         return (pte_val(*pte) & _PAGE_PRESENT);
1163 }
1164
1165 #endif /* CONFIG_HIBERNATION */
1166
1167 #endif /* CONFIG_DEBUG_PAGEALLOC */
1168
1169 /*
1170  * The testcases use internal knowledge of the implementation that shouldn't
1171  * be exposed to the rest of the kernel. Include these directly here.
1172  */
1173 #ifdef CONFIG_CPA_DEBUG
1174 #include "pageattr-test.c"
1175 #endif