KVM: MMU: make page walker aware of mapping levels
[linux-2.6.git] / arch / x86 / kvm / paging_tmpl.h
1 /*
2  * Kernel-based Virtual Machine driver for Linux
3  *
4  * This module enables machines with Intel VT-x extensions to run virtual
5  * machines without emulation or binary translation.
6  *
7  * MMU support
8  *
9  * Copyright (C) 2006 Qumranet, Inc.
10  *
11  * Authors:
12  *   Yaniv Kamay  <yaniv@qumranet.com>
13  *   Avi Kivity   <avi@qumranet.com>
14  *
15  * This work is licensed under the terms of the GNU GPL, version 2.  See
16  * the COPYING file in the top-level directory.
17  *
18  */
19
20 /*
21  * We need the mmu code to access both 32-bit and 64-bit guest ptes,
22  * so the code in this file is compiled twice, once per pte size.
23  */
24
25 #if PTTYPE == 64
26         #define pt_element_t u64
27         #define guest_walker guest_walker64
28         #define FNAME(name) paging##64_##name
29         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
30         #define PT_LVL_ADDR_MASK(lvl) PT64_LVL_ADDR_MASK(lvl)
31         #define PT_LVL_OFFSET_MASK(lvl) PT64_LVL_OFFSET_MASK(lvl)
32         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
33         #define PT_LEVEL_MASK(level) PT64_LEVEL_MASK(level)
34         #define PT_LEVEL_BITS PT64_LEVEL_BITS
35         #ifdef CONFIG_X86_64
36         #define PT_MAX_FULL_LEVELS 4
37         #define CMPXCHG cmpxchg
38         #else
39         #define CMPXCHG cmpxchg64
40         #define PT_MAX_FULL_LEVELS 2
41         #endif
42 #elif PTTYPE == 32
43         #define pt_element_t u32
44         #define guest_walker guest_walker32
45         #define FNAME(name) paging##32_##name
46         #define PT_BASE_ADDR_MASK PT32_BASE_ADDR_MASK
47         #define PT_LVL_ADDR_MASK(lvl) PT32_LVL_ADDR_MASK(lvl)
48         #define PT_LVL_OFFSET_MASK(lvl) PT32_LVL_OFFSET_MASK(lvl)
49         #define PT_INDEX(addr, level) PT32_INDEX(addr, level)
50         #define PT_LEVEL_MASK(level) PT32_LEVEL_MASK(level)
51         #define PT_LEVEL_BITS PT32_LEVEL_BITS
52         #define PT_MAX_FULL_LEVELS 2
53         #define CMPXCHG cmpxchg
54 #else
55         #error Invalid PTTYPE value
56 #endif
57
58 #define gpte_to_gfn_lvl FNAME(gpte_to_gfn_lvl)
59 #define gpte_to_gfn(pte) gpte_to_gfn_lvl((pte), PT_PAGE_TABLE_LEVEL)
60
61 /*
62  * The guest_walker structure emulates the behavior of the hardware page
63  * table walker.
64  */
65 struct guest_walker {
66         int level;
67         gfn_t table_gfn[PT_MAX_FULL_LEVELS];
68         pt_element_t ptes[PT_MAX_FULL_LEVELS];
69         gpa_t pte_gpa[PT_MAX_FULL_LEVELS];
70         unsigned pt_access;
71         unsigned pte_access;
72         gfn_t gfn;
73         u32 error_code;
74 };
75
76 static gfn_t gpte_to_gfn_lvl(pt_element_t gpte, int lvl)
77 {
78         return (gpte & PT_LVL_ADDR_MASK(lvl)) >> PAGE_SHIFT;
79 }
80
81 static bool FNAME(cmpxchg_gpte)(struct kvm *kvm,
82                          gfn_t table_gfn, unsigned index,
83                          pt_element_t orig_pte, pt_element_t new_pte)
84 {
85         pt_element_t ret;
86         pt_element_t *table;
87         struct page *page;
88
89         page = gfn_to_page(kvm, table_gfn);
90
91         table = kmap_atomic(page, KM_USER0);
92         ret = CMPXCHG(&table[index], orig_pte, new_pte);
93         kunmap_atomic(table, KM_USER0);
94
95         kvm_release_page_dirty(page);
96
97         return (ret != orig_pte);
98 }
99
100 static unsigned FNAME(gpte_access)(struct kvm_vcpu *vcpu, pt_element_t gpte)
101 {
102         unsigned access;
103
104         access = (gpte & (PT_WRITABLE_MASK | PT_USER_MASK)) | ACC_EXEC_MASK;
105 #if PTTYPE == 64
106         if (is_nx(vcpu))
107                 access &= ~(gpte >> PT64_NX_SHIFT);
108 #endif
109         return access;
110 }
111
112 /*
113  * Fetch a guest pte for a guest virtual address
114  */
115 static int FNAME(walk_addr)(struct guest_walker *walker,
116                             struct kvm_vcpu *vcpu, gva_t addr,
117                             int write_fault, int user_fault, int fetch_fault)
118 {
119         pt_element_t pte;
120         gfn_t table_gfn;
121         unsigned index, pt_access, pte_access;
122         gpa_t pte_gpa;
123         int rsvd_fault = 0;
124
125         trace_kvm_mmu_pagetable_walk(addr, write_fault, user_fault,
126                                      fetch_fault);
127 walk:
128         walker->level = vcpu->arch.mmu.root_level;
129         pte = vcpu->arch.cr3;
130 #if PTTYPE == 64
131         if (!is_long_mode(vcpu)) {
132                 pte = kvm_pdptr_read(vcpu, (addr >> 30) & 3);
133                 trace_kvm_mmu_paging_element(pte, walker->level);
134                 if (!is_present_gpte(pte))
135                         goto not_present;
136                 --walker->level;
137         }
138 #endif
139         ASSERT((!is_long_mode(vcpu) && is_pae(vcpu)) ||
140                (vcpu->arch.cr3 & CR3_NONPAE_RESERVED_BITS) == 0);
141
142         pt_access = ACC_ALL;
143
144         for (;;) {
145                 index = PT_INDEX(addr, walker->level);
146
147                 table_gfn = gpte_to_gfn(pte);
148                 pte_gpa = gfn_to_gpa(table_gfn);
149                 pte_gpa += index * sizeof(pt_element_t);
150                 walker->table_gfn[walker->level - 1] = table_gfn;
151                 walker->pte_gpa[walker->level - 1] = pte_gpa;
152
153                 kvm_read_guest(vcpu->kvm, pte_gpa, &pte, sizeof(pte));
154                 trace_kvm_mmu_paging_element(pte, walker->level);
155
156                 if (!is_present_gpte(pte))
157                         goto not_present;
158
159                 rsvd_fault = is_rsvd_bits_set(vcpu, pte, walker->level);
160                 if (rsvd_fault)
161                         goto access_error;
162
163                 if (write_fault && !is_writeble_pte(pte))
164                         if (user_fault || is_write_protection(vcpu))
165                                 goto access_error;
166
167                 if (user_fault && !(pte & PT_USER_MASK))
168                         goto access_error;
169
170 #if PTTYPE == 64
171                 if (fetch_fault && is_nx(vcpu) && (pte & PT64_NX_MASK))
172                         goto access_error;
173 #endif
174
175                 if (!(pte & PT_ACCESSED_MASK)) {
176                         trace_kvm_mmu_set_accessed_bit(table_gfn, index,
177                                                        sizeof(pte));
178                         mark_page_dirty(vcpu->kvm, table_gfn);
179                         if (FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn,
180                             index, pte, pte|PT_ACCESSED_MASK))
181                                 goto walk;
182                         pte |= PT_ACCESSED_MASK;
183                 }
184
185                 pte_access = pt_access & FNAME(gpte_access)(vcpu, pte);
186
187                 walker->ptes[walker->level - 1] = pte;
188
189                 if ((walker->level == PT_PAGE_TABLE_LEVEL) ||
190                     ((walker->level == PT_DIRECTORY_LEVEL) &&
191                                 (pte & PT_PAGE_SIZE_MASK)  &&
192                                 (PTTYPE == 64 || is_pse(vcpu))) ||
193                     ((walker->level == PT_PDPE_LEVEL) &&
194                                 (pte & PT_PAGE_SIZE_MASK)  &&
195                                 is_long_mode(vcpu))) {
196                         int lvl = walker->level;
197
198                         walker->gfn = gpte_to_gfn_lvl(pte, lvl);
199                         walker->gfn += (addr & PT_LVL_OFFSET_MASK(lvl))
200                                         >> PAGE_SHIFT;
201
202                         if (PTTYPE == 32 &&
203                             walker->level == PT_DIRECTORY_LEVEL &&
204                             is_cpuid_PSE36())
205                                 walker->gfn += pse36_gfn_delta(pte);
206
207                         break;
208                 }
209
210                 pt_access = pte_access;
211                 --walker->level;
212         }
213
214         if (write_fault && !is_dirty_gpte(pte)) {
215                 bool ret;
216
217                 trace_kvm_mmu_set_dirty_bit(table_gfn, index, sizeof(pte));
218                 mark_page_dirty(vcpu->kvm, table_gfn);
219                 ret = FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn, index, pte,
220                             pte|PT_DIRTY_MASK);
221                 if (ret)
222                         goto walk;
223                 pte |= PT_DIRTY_MASK;
224                 walker->ptes[walker->level - 1] = pte;
225         }
226
227         walker->pt_access = pt_access;
228         walker->pte_access = pte_access;
229         pgprintk("%s: pte %llx pte_access %x pt_access %x\n",
230                  __func__, (u64)pte, pt_access, pte_access);
231         return 1;
232
233 not_present:
234         walker->error_code = 0;
235         goto err;
236
237 access_error:
238         walker->error_code = PFERR_PRESENT_MASK;
239
240 err:
241         if (write_fault)
242                 walker->error_code |= PFERR_WRITE_MASK;
243         if (user_fault)
244                 walker->error_code |= PFERR_USER_MASK;
245         if (fetch_fault)
246                 walker->error_code |= PFERR_FETCH_MASK;
247         if (rsvd_fault)
248                 walker->error_code |= PFERR_RSVD_MASK;
249         trace_kvm_mmu_walker_error(walker->error_code);
250         return 0;
251 }
252
253 static void FNAME(update_pte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *page,
254                               u64 *spte, const void *pte)
255 {
256         pt_element_t gpte;
257         unsigned pte_access;
258         pfn_t pfn;
259         int level = vcpu->arch.update_pte.level;
260
261         gpte = *(const pt_element_t *)pte;
262         if (~gpte & (PT_PRESENT_MASK | PT_ACCESSED_MASK)) {
263                 if (!is_present_gpte(gpte))
264                         __set_spte(spte, shadow_notrap_nonpresent_pte);
265                 return;
266         }
267         pgprintk("%s: gpte %llx spte %p\n", __func__, (u64)gpte, spte);
268         pte_access = page->role.access & FNAME(gpte_access)(vcpu, gpte);
269         if (gpte_to_gfn(gpte) != vcpu->arch.update_pte.gfn)
270                 return;
271         pfn = vcpu->arch.update_pte.pfn;
272         if (is_error_pfn(pfn))
273                 return;
274         if (mmu_notifier_retry(vcpu, vcpu->arch.update_pte.mmu_seq))
275                 return;
276         kvm_get_pfn(pfn);
277         mmu_set_spte(vcpu, spte, page->role.access, pte_access, 0, 0,
278                      gpte & PT_DIRTY_MASK, NULL, level,
279                      gpte_to_gfn(gpte), pfn, true);
280 }
281
282 /*
283  * Fetch a shadow pte for a specific level in the paging hierarchy.
284  */
285 static u64 *FNAME(fetch)(struct kvm_vcpu *vcpu, gva_t addr,
286                          struct guest_walker *gw,
287                          int user_fault, int write_fault, int largepage,
288                          int *ptwrite, pfn_t pfn)
289 {
290         unsigned access = gw->pt_access;
291         struct kvm_mmu_page *shadow_page;
292         u64 spte, *sptep = NULL;
293         int direct;
294         gfn_t table_gfn;
295         int r;
296         int level;
297         pt_element_t curr_pte;
298         struct kvm_shadow_walk_iterator iterator;
299
300         if (!is_present_gpte(gw->ptes[gw->level - 1]))
301                 return NULL;
302
303         for_each_shadow_entry(vcpu, addr, iterator) {
304                 level = iterator.level;
305                 sptep = iterator.sptep;
306                 if (level == PT_PAGE_TABLE_LEVEL
307                     || (largepage && level == PT_DIRECTORY_LEVEL)) {
308                         mmu_set_spte(vcpu, sptep, access,
309                                      gw->pte_access & access,
310                                      user_fault, write_fault,
311                                      gw->ptes[gw->level-1] & PT_DIRTY_MASK,
312                                      ptwrite, level,
313                                      gw->gfn, pfn, false);
314                         break;
315                 }
316
317                 if (is_shadow_present_pte(*sptep) && !is_large_pte(*sptep))
318                         continue;
319
320                 if (is_large_pte(*sptep)) {
321                         rmap_remove(vcpu->kvm, sptep);
322                         __set_spte(sptep, shadow_trap_nonpresent_pte);
323                         kvm_flush_remote_tlbs(vcpu->kvm);
324                 }
325
326                 if (level == PT_DIRECTORY_LEVEL
327                     && gw->level == PT_DIRECTORY_LEVEL) {
328                         direct = 1;
329                         if (!is_dirty_gpte(gw->ptes[level - 1]))
330                                 access &= ~ACC_WRITE_MASK;
331                         table_gfn = gpte_to_gfn(gw->ptes[level - 1]);
332                 } else {
333                         direct = 0;
334                         table_gfn = gw->table_gfn[level - 2];
335                 }
336                 shadow_page = kvm_mmu_get_page(vcpu, table_gfn, addr, level-1,
337                                                direct, access, sptep);
338                 if (!direct) {
339                         r = kvm_read_guest_atomic(vcpu->kvm,
340                                                   gw->pte_gpa[level - 2],
341                                                   &curr_pte, sizeof(curr_pte));
342                         if (r || curr_pte != gw->ptes[level - 2]) {
343                                 kvm_mmu_put_page(shadow_page, sptep);
344                                 kvm_release_pfn_clean(pfn);
345                                 sptep = NULL;
346                                 break;
347                         }
348                 }
349
350                 spte = __pa(shadow_page->spt)
351                         | PT_PRESENT_MASK | PT_ACCESSED_MASK
352                         | PT_WRITABLE_MASK | PT_USER_MASK;
353                 *sptep = spte;
354         }
355
356         return sptep;
357 }
358
359 /*
360  * Page fault handler.  There are several causes for a page fault:
361  *   - there is no shadow pte for the guest pte
362  *   - write access through a shadow pte marked read only so that we can set
363  *     the dirty bit
364  *   - write access to a shadow pte marked read only so we can update the page
365  *     dirty bitmap, when userspace requests it
366  *   - mmio access; in this case we will never install a present shadow pte
367  *   - normal guest page fault due to the guest pte marked not present, not
368  *     writable, or not executable
369  *
370  *  Returns: 1 if we need to emulate the instruction, 0 otherwise, or
371  *           a negative value on error.
372  */
373 static int FNAME(page_fault)(struct kvm_vcpu *vcpu, gva_t addr,
374                                u32 error_code)
375 {
376         int write_fault = error_code & PFERR_WRITE_MASK;
377         int user_fault = error_code & PFERR_USER_MASK;
378         int fetch_fault = error_code & PFERR_FETCH_MASK;
379         struct guest_walker walker;
380         u64 *sptep;
381         int write_pt = 0;
382         int r;
383         pfn_t pfn;
384         int largepage = 0;
385         unsigned long mmu_seq;
386
387         pgprintk("%s: addr %lx err %x\n", __func__, addr, error_code);
388         kvm_mmu_audit(vcpu, "pre page fault");
389
390         r = mmu_topup_memory_caches(vcpu);
391         if (r)
392                 return r;
393
394         /*
395          * Look up the guest pte for the faulting address.
396          */
397         r = FNAME(walk_addr)(&walker, vcpu, addr, write_fault, user_fault,
398                              fetch_fault);
399
400         /*
401          * The page is not mapped by the guest.  Let the guest handle it.
402          */
403         if (!r) {
404                 pgprintk("%s: guest page fault\n", __func__);
405                 inject_page_fault(vcpu, addr, walker.error_code);
406                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
407                 return 0;
408         }
409
410         if (walker.level == PT_DIRECTORY_LEVEL) {
411                 gfn_t large_gfn;
412                 large_gfn = walker.gfn &
413                             ~(KVM_PAGES_PER_HPAGE(PT_DIRECTORY_LEVEL) - 1);
414                 if (mapping_level(vcpu, large_gfn) == PT_DIRECTORY_LEVEL) {
415                         walker.gfn = large_gfn;
416                         largepage = 1;
417                 }
418         }
419         mmu_seq = vcpu->kvm->mmu_notifier_seq;
420         smp_rmb();
421         pfn = gfn_to_pfn(vcpu->kvm, walker.gfn);
422
423         /* mmio */
424         if (is_error_pfn(pfn)) {
425                 pgprintk("gfn %lx is mmio\n", walker.gfn);
426                 kvm_release_pfn_clean(pfn);
427                 return 1;
428         }
429
430         spin_lock(&vcpu->kvm->mmu_lock);
431         if (mmu_notifier_retry(vcpu, mmu_seq))
432                 goto out_unlock;
433         kvm_mmu_free_some_pages(vcpu);
434         sptep = FNAME(fetch)(vcpu, addr, &walker, user_fault, write_fault,
435                              largepage, &write_pt, pfn);
436
437         pgprintk("%s: shadow pte %p %llx ptwrite %d\n", __func__,
438                  sptep, *sptep, write_pt);
439
440         if (!write_pt)
441                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
442
443         ++vcpu->stat.pf_fixed;
444         kvm_mmu_audit(vcpu, "post page fault (fixed)");
445         spin_unlock(&vcpu->kvm->mmu_lock);
446
447         return write_pt;
448
449 out_unlock:
450         spin_unlock(&vcpu->kvm->mmu_lock);
451         kvm_release_pfn_clean(pfn);
452         return 0;
453 }
454
455 static void FNAME(invlpg)(struct kvm_vcpu *vcpu, gva_t gva)
456 {
457         struct kvm_shadow_walk_iterator iterator;
458         pt_element_t gpte;
459         gpa_t pte_gpa = -1;
460         int level;
461         u64 *sptep;
462         int need_flush = 0;
463
464         spin_lock(&vcpu->kvm->mmu_lock);
465
466         for_each_shadow_entry(vcpu, gva, iterator) {
467                 level = iterator.level;
468                 sptep = iterator.sptep;
469
470                 /* FIXME: properly handle invlpg on large guest pages */
471                 if (level == PT_PAGE_TABLE_LEVEL ||
472                     ((level == PT_DIRECTORY_LEVEL) && is_large_pte(*sptep))) {
473                         struct kvm_mmu_page *sp = page_header(__pa(sptep));
474
475                         pte_gpa = (sp->gfn << PAGE_SHIFT);
476                         pte_gpa += (sptep - sp->spt) * sizeof(pt_element_t);
477
478                         if (is_shadow_present_pte(*sptep)) {
479                                 rmap_remove(vcpu->kvm, sptep);
480                                 if (is_large_pte(*sptep))
481                                         --vcpu->kvm->stat.lpages;
482                                 need_flush = 1;
483                         }
484                         __set_spte(sptep, shadow_trap_nonpresent_pte);
485                         break;
486                 }
487
488                 if (!is_shadow_present_pte(*sptep))
489                         break;
490         }
491
492         if (need_flush)
493                 kvm_flush_remote_tlbs(vcpu->kvm);
494         spin_unlock(&vcpu->kvm->mmu_lock);
495
496         if (pte_gpa == -1)
497                 return;
498         if (kvm_read_guest_atomic(vcpu->kvm, pte_gpa, &gpte,
499                                   sizeof(pt_element_t)))
500                 return;
501         if (is_present_gpte(gpte) && (gpte & PT_ACCESSED_MASK)) {
502                 if (mmu_topup_memory_caches(vcpu))
503                         return;
504                 kvm_mmu_pte_write(vcpu, pte_gpa, (const u8 *)&gpte,
505                                   sizeof(pt_element_t), 0);
506         }
507 }
508
509 static gpa_t FNAME(gva_to_gpa)(struct kvm_vcpu *vcpu, gva_t vaddr)
510 {
511         struct guest_walker walker;
512         gpa_t gpa = UNMAPPED_GVA;
513         int r;
514
515         r = FNAME(walk_addr)(&walker, vcpu, vaddr, 0, 0, 0);
516
517         if (r) {
518                 gpa = gfn_to_gpa(walker.gfn);
519                 gpa |= vaddr & ~PAGE_MASK;
520         }
521
522         return gpa;
523 }
524
525 static void FNAME(prefetch_page)(struct kvm_vcpu *vcpu,
526                                  struct kvm_mmu_page *sp)
527 {
528         int i, j, offset, r;
529         pt_element_t pt[256 / sizeof(pt_element_t)];
530         gpa_t pte_gpa;
531
532         if (sp->role.direct
533             || (PTTYPE == 32 && sp->role.level > PT_PAGE_TABLE_LEVEL)) {
534                 nonpaging_prefetch_page(vcpu, sp);
535                 return;
536         }
537
538         pte_gpa = gfn_to_gpa(sp->gfn);
539         if (PTTYPE == 32) {
540                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
541                 pte_gpa += offset * sizeof(pt_element_t);
542         }
543
544         for (i = 0; i < PT64_ENT_PER_PAGE; i += ARRAY_SIZE(pt)) {
545                 r = kvm_read_guest_atomic(vcpu->kvm, pte_gpa, pt, sizeof pt);
546                 pte_gpa += ARRAY_SIZE(pt) * sizeof(pt_element_t);
547                 for (j = 0; j < ARRAY_SIZE(pt); ++j)
548                         if (r || is_present_gpte(pt[j]))
549                                 sp->spt[i+j] = shadow_trap_nonpresent_pte;
550                         else
551                                 sp->spt[i+j] = shadow_notrap_nonpresent_pte;
552         }
553 }
554
555 /*
556  * Using the cached information from sp->gfns is safe because:
557  * - The spte has a reference to the struct page, so the pfn for a given gfn
558  *   can't change unless all sptes pointing to it are nuked first.
559  * - Alias changes zap the entire shadow cache.
560  */
561 static int FNAME(sync_page)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp)
562 {
563         int i, offset, nr_present;
564
565         offset = nr_present = 0;
566
567         if (PTTYPE == 32)
568                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
569
570         for (i = 0; i < PT64_ENT_PER_PAGE; i++) {
571                 unsigned pte_access;
572                 pt_element_t gpte;
573                 gpa_t pte_gpa;
574                 gfn_t gfn = sp->gfns[i];
575
576                 if (!is_shadow_present_pte(sp->spt[i]))
577                         continue;
578
579                 pte_gpa = gfn_to_gpa(sp->gfn);
580                 pte_gpa += (i+offset) * sizeof(pt_element_t);
581
582                 if (kvm_read_guest_atomic(vcpu->kvm, pte_gpa, &gpte,
583                                           sizeof(pt_element_t)))
584                         return -EINVAL;
585
586                 if (gpte_to_gfn(gpte) != gfn || !is_present_gpte(gpte) ||
587                     !(gpte & PT_ACCESSED_MASK)) {
588                         u64 nonpresent;
589
590                         rmap_remove(vcpu->kvm, &sp->spt[i]);
591                         if (is_present_gpte(gpte))
592                                 nonpresent = shadow_trap_nonpresent_pte;
593                         else
594                                 nonpresent = shadow_notrap_nonpresent_pte;
595                         __set_spte(&sp->spt[i], nonpresent);
596                         continue;
597                 }
598
599                 nr_present++;
600                 pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
601                 set_spte(vcpu, &sp->spt[i], pte_access, 0, 0,
602                          is_dirty_gpte(gpte), 0, gfn,
603                          spte_to_pfn(sp->spt[i]), true, false);
604         }
605
606         return !nr_present;
607 }
608
609 #undef pt_element_t
610 #undef guest_walker
611 #undef FNAME
612 #undef PT_BASE_ADDR_MASK
613 #undef PT_INDEX
614 #undef PT_LEVEL_MASK
615 #undef PT_LVL_ADDR_MASK
616 #undef PT_LVL_OFFSET_MASK
617 #undef PT_LEVEL_BITS
618 #undef PT_MAX_FULL_LEVELS
619 #undef gpte_to_gfn
620 #undef gpte_to_gfn_lvl
621 #undef CMPXCHG