KVM: MMU: prefetch ptes when intercepted guest #PF
[linux-2.6.git] / arch / x86 / kvm / paging_tmpl.h
1 /*
2  * Kernel-based Virtual Machine driver for Linux
3  *
4  * This module enables machines with Intel VT-x extensions to run virtual
5  * machines without emulation or binary translation.
6  *
7  * MMU support
8  *
9  * Copyright (C) 2006 Qumranet, Inc.
10  * Copyright 2010 Red Hat, Inc. and/or its affilates.
11  *
12  * Authors:
13  *   Yaniv Kamay  <yaniv@qumranet.com>
14  *   Avi Kivity   <avi@qumranet.com>
15  *
16  * This work is licensed under the terms of the GNU GPL, version 2.  See
17  * the COPYING file in the top-level directory.
18  *
19  */
20
21 /*
22  * We need the mmu code to access both 32-bit and 64-bit guest ptes,
23  * so the code in this file is compiled twice, once per pte size.
24  */
25
26 #if PTTYPE == 64
27         #define pt_element_t u64
28         #define guest_walker guest_walker64
29         #define FNAME(name) paging##64_##name
30         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
31         #define PT_LVL_ADDR_MASK(lvl) PT64_LVL_ADDR_MASK(lvl)
32         #define PT_LVL_OFFSET_MASK(lvl) PT64_LVL_OFFSET_MASK(lvl)
33         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
34         #define PT_LEVEL_MASK(level) PT64_LEVEL_MASK(level)
35         #define PT_LEVEL_BITS PT64_LEVEL_BITS
36         #ifdef CONFIG_X86_64
37         #define PT_MAX_FULL_LEVELS 4
38         #define CMPXCHG cmpxchg
39         #else
40         #define CMPXCHG cmpxchg64
41         #define PT_MAX_FULL_LEVELS 2
42         #endif
43 #elif PTTYPE == 32
44         #define pt_element_t u32
45         #define guest_walker guest_walker32
46         #define FNAME(name) paging##32_##name
47         #define PT_BASE_ADDR_MASK PT32_BASE_ADDR_MASK
48         #define PT_LVL_ADDR_MASK(lvl) PT32_LVL_ADDR_MASK(lvl)
49         #define PT_LVL_OFFSET_MASK(lvl) PT32_LVL_OFFSET_MASK(lvl)
50         #define PT_INDEX(addr, level) PT32_INDEX(addr, level)
51         #define PT_LEVEL_MASK(level) PT32_LEVEL_MASK(level)
52         #define PT_LEVEL_BITS PT32_LEVEL_BITS
53         #define PT_MAX_FULL_LEVELS 2
54         #define CMPXCHG cmpxchg
55 #else
56         #error Invalid PTTYPE value
57 #endif
58
59 #define gpte_to_gfn_lvl FNAME(gpte_to_gfn_lvl)
60 #define gpte_to_gfn(pte) gpte_to_gfn_lvl((pte), PT_PAGE_TABLE_LEVEL)
61
62 /*
63  * The guest_walker structure emulates the behavior of the hardware page
64  * table walker.
65  */
66 struct guest_walker {
67         int level;
68         gfn_t table_gfn[PT_MAX_FULL_LEVELS];
69         pt_element_t ptes[PT_MAX_FULL_LEVELS];
70         gpa_t pte_gpa[PT_MAX_FULL_LEVELS];
71         unsigned pt_access;
72         unsigned pte_access;
73         gfn_t gfn;
74         u32 error_code;
75 };
76
77 static gfn_t gpte_to_gfn_lvl(pt_element_t gpte, int lvl)
78 {
79         return (gpte & PT_LVL_ADDR_MASK(lvl)) >> PAGE_SHIFT;
80 }
81
82 static bool FNAME(cmpxchg_gpte)(struct kvm *kvm,
83                          gfn_t table_gfn, unsigned index,
84                          pt_element_t orig_pte, pt_element_t new_pte)
85 {
86         pt_element_t ret;
87         pt_element_t *table;
88         struct page *page;
89
90         page = gfn_to_page(kvm, table_gfn);
91
92         table = kmap_atomic(page, KM_USER0);
93         ret = CMPXCHG(&table[index], orig_pte, new_pte);
94         kunmap_atomic(table, KM_USER0);
95
96         kvm_release_page_dirty(page);
97
98         return (ret != orig_pte);
99 }
100
101 static unsigned FNAME(gpte_access)(struct kvm_vcpu *vcpu, pt_element_t gpte)
102 {
103         unsigned access;
104
105         access = (gpte & (PT_WRITABLE_MASK | PT_USER_MASK)) | ACC_EXEC_MASK;
106 #if PTTYPE == 64
107         if (is_nx(vcpu))
108                 access &= ~(gpte >> PT64_NX_SHIFT);
109 #endif
110         return access;
111 }
112
113 /*
114  * Fetch a guest pte for a guest virtual address
115  */
116 static int FNAME(walk_addr)(struct guest_walker *walker,
117                             struct kvm_vcpu *vcpu, gva_t addr,
118                             int write_fault, int user_fault, int fetch_fault)
119 {
120         pt_element_t pte;
121         gfn_t table_gfn;
122         unsigned index, pt_access, uninitialized_var(pte_access);
123         gpa_t pte_gpa;
124         bool eperm, present, rsvd_fault;
125
126         trace_kvm_mmu_pagetable_walk(addr, write_fault, user_fault,
127                                      fetch_fault);
128 walk:
129         present = true;
130         eperm = rsvd_fault = false;
131         walker->level = vcpu->arch.mmu.root_level;
132         pte = vcpu->arch.cr3;
133 #if PTTYPE == 64
134         if (!is_long_mode(vcpu)) {
135                 pte = kvm_pdptr_read(vcpu, (addr >> 30) & 3);
136                 trace_kvm_mmu_paging_element(pte, walker->level);
137                 if (!is_present_gpte(pte)) {
138                         present = false;
139                         goto error;
140                 }
141                 --walker->level;
142         }
143 #endif
144         ASSERT((!is_long_mode(vcpu) && is_pae(vcpu)) ||
145                (vcpu->arch.cr3 & CR3_NONPAE_RESERVED_BITS) == 0);
146
147         pt_access = ACC_ALL;
148
149         for (;;) {
150                 index = PT_INDEX(addr, walker->level);
151
152                 table_gfn = gpte_to_gfn(pte);
153                 pte_gpa = gfn_to_gpa(table_gfn);
154                 pte_gpa += index * sizeof(pt_element_t);
155                 walker->table_gfn[walker->level - 1] = table_gfn;
156                 walker->pte_gpa[walker->level - 1] = pte_gpa;
157
158                 if (kvm_read_guest(vcpu->kvm, pte_gpa, &pte, sizeof(pte))) {
159                         present = false;
160                         break;
161                 }
162
163                 trace_kvm_mmu_paging_element(pte, walker->level);
164
165                 if (!is_present_gpte(pte)) {
166                         present = false;
167                         break;
168                 }
169
170                 if (is_rsvd_bits_set(vcpu, pte, walker->level)) {
171                         rsvd_fault = true;
172                         break;
173                 }
174
175                 if (write_fault && !is_writable_pte(pte))
176                         if (user_fault || is_write_protection(vcpu))
177                                 eperm = true;
178
179                 if (user_fault && !(pte & PT_USER_MASK))
180                         eperm = true;
181
182 #if PTTYPE == 64
183                 if (fetch_fault && (pte & PT64_NX_MASK))
184                         eperm = true;
185 #endif
186
187                 if (!eperm && !rsvd_fault && !(pte & PT_ACCESSED_MASK)) {
188                         trace_kvm_mmu_set_accessed_bit(table_gfn, index,
189                                                        sizeof(pte));
190                         if (FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn,
191                             index, pte, pte|PT_ACCESSED_MASK))
192                                 goto walk;
193                         mark_page_dirty(vcpu->kvm, table_gfn);
194                         pte |= PT_ACCESSED_MASK;
195                 }
196
197                 pte_access = pt_access & FNAME(gpte_access)(vcpu, pte);
198
199                 walker->ptes[walker->level - 1] = pte;
200
201                 if ((walker->level == PT_PAGE_TABLE_LEVEL) ||
202                     ((walker->level == PT_DIRECTORY_LEVEL) &&
203                                 is_large_pte(pte) &&
204                                 (PTTYPE == 64 || is_pse(vcpu))) ||
205                     ((walker->level == PT_PDPE_LEVEL) &&
206                                 is_large_pte(pte) &&
207                                 is_long_mode(vcpu))) {
208                         int lvl = walker->level;
209
210                         walker->gfn = gpte_to_gfn_lvl(pte, lvl);
211                         walker->gfn += (addr & PT_LVL_OFFSET_MASK(lvl))
212                                         >> PAGE_SHIFT;
213
214                         if (PTTYPE == 32 &&
215                             walker->level == PT_DIRECTORY_LEVEL &&
216                             is_cpuid_PSE36())
217                                 walker->gfn += pse36_gfn_delta(pte);
218
219                         break;
220                 }
221
222                 pt_access = pte_access;
223                 --walker->level;
224         }
225
226         if (!present || eperm || rsvd_fault)
227                 goto error;
228
229         if (write_fault && !is_dirty_gpte(pte)) {
230                 bool ret;
231
232                 trace_kvm_mmu_set_dirty_bit(table_gfn, index, sizeof(pte));
233                 ret = FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn, index, pte,
234                             pte|PT_DIRTY_MASK);
235                 if (ret)
236                         goto walk;
237                 mark_page_dirty(vcpu->kvm, table_gfn);
238                 pte |= PT_DIRTY_MASK;
239                 walker->ptes[walker->level - 1] = pte;
240         }
241
242         walker->pt_access = pt_access;
243         walker->pte_access = pte_access;
244         pgprintk("%s: pte %llx pte_access %x pt_access %x\n",
245                  __func__, (u64)pte, pte_access, pt_access);
246         return 1;
247
248 error:
249         walker->error_code = 0;
250         if (present)
251                 walker->error_code |= PFERR_PRESENT_MASK;
252         if (write_fault)
253                 walker->error_code |= PFERR_WRITE_MASK;
254         if (user_fault)
255                 walker->error_code |= PFERR_USER_MASK;
256         if (fetch_fault && is_nx(vcpu))
257                 walker->error_code |= PFERR_FETCH_MASK;
258         if (rsvd_fault)
259                 walker->error_code |= PFERR_RSVD_MASK;
260         trace_kvm_mmu_walker_error(walker->error_code);
261         return 0;
262 }
263
264 static void FNAME(update_pte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
265                               u64 *spte, const void *pte)
266 {
267         pt_element_t gpte;
268         unsigned pte_access;
269         pfn_t pfn;
270         u64 new_spte;
271
272         gpte = *(const pt_element_t *)pte;
273         if (~gpte & (PT_PRESENT_MASK | PT_ACCESSED_MASK)) {
274                 if (!is_present_gpte(gpte)) {
275                         if (sp->unsync)
276                                 new_spte = shadow_trap_nonpresent_pte;
277                         else
278                                 new_spte = shadow_notrap_nonpresent_pte;
279                         __set_spte(spte, new_spte);
280                 }
281                 return;
282         }
283         pgprintk("%s: gpte %llx spte %p\n", __func__, (u64)gpte, spte);
284         pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
285         if (gpte_to_gfn(gpte) != vcpu->arch.update_pte.gfn)
286                 return;
287         pfn = vcpu->arch.update_pte.pfn;
288         if (is_error_pfn(pfn))
289                 return;
290         if (mmu_notifier_retry(vcpu, vcpu->arch.update_pte.mmu_seq))
291                 return;
292         kvm_get_pfn(pfn);
293         /*
294          * we call mmu_set_spte() with reset_host_protection = true beacuse that
295          * vcpu->arch.update_pte.pfn was fetched from get_user_pages(write = 1).
296          */
297         mmu_set_spte(vcpu, spte, sp->role.access, pte_access, 0, 0,
298                      is_dirty_gpte(gpte), NULL, PT_PAGE_TABLE_LEVEL,
299                      gpte_to_gfn(gpte), pfn, true, true);
300 }
301
302 static bool FNAME(gpte_changed)(struct kvm_vcpu *vcpu,
303                                 struct guest_walker *gw, int level)
304 {
305         int r;
306         pt_element_t curr_pte;
307
308         r = kvm_read_guest_atomic(vcpu->kvm, gw->pte_gpa[level - 1],
309                                   &curr_pte, sizeof(curr_pte));
310         return r || curr_pte != gw->ptes[level - 1];
311 }
312
313 static void FNAME(pte_prefetch)(struct kvm_vcpu *vcpu, u64 *sptep)
314 {
315         struct kvm_mmu_page *sp;
316         pt_element_t gptep[PTE_PREFETCH_NUM];
317         gpa_t first_pte_gpa;
318         int offset = 0, i;
319         u64 *spte;
320
321         sp = page_header(__pa(sptep));
322
323         if (sp->role.level > PT_PAGE_TABLE_LEVEL)
324                 return;
325
326         if (sp->role.direct)
327                 return __direct_pte_prefetch(vcpu, sp, sptep);
328
329         i = (sptep - sp->spt) & ~(PTE_PREFETCH_NUM - 1);
330
331         if (PTTYPE == 32)
332                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
333
334         first_pte_gpa = gfn_to_gpa(sp->gfn) +
335                                 (offset + i) * sizeof(pt_element_t);
336
337         if (kvm_read_guest_atomic(vcpu->kvm, first_pte_gpa, gptep,
338                                         sizeof(gptep)) < 0)
339                 return;
340
341         spte = sp->spt + i;
342
343         for (i = 0; i < PTE_PREFETCH_NUM; i++, spte++) {
344                 pt_element_t gpte;
345                 unsigned pte_access;
346                 gfn_t gfn;
347                 pfn_t pfn;
348                 bool dirty;
349
350                 if (spte == sptep)
351                         continue;
352
353                 if (*spte != shadow_trap_nonpresent_pte)
354                         continue;
355
356                 gpte = gptep[i];
357
358                 if (!is_present_gpte(gpte) ||
359                       is_rsvd_bits_set(vcpu, gpte, PT_PAGE_TABLE_LEVEL)) {
360                         if (!sp->unsync)
361                                 __set_spte(spte, shadow_notrap_nonpresent_pte);
362                         continue;
363                 }
364
365                 if (!(gpte & PT_ACCESSED_MASK))
366                         continue;
367
368                 pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
369                 gfn = gpte_to_gfn(gpte);
370                 dirty = is_dirty_gpte(gpte);
371                 pfn = pte_prefetch_gfn_to_pfn(vcpu, gfn,
372                                       (pte_access & ACC_WRITE_MASK) && dirty);
373                 if (is_error_pfn(pfn)) {
374                         kvm_release_pfn_clean(pfn);
375                         break;
376                 }
377
378                 mmu_set_spte(vcpu, spte, sp->role.access, pte_access, 0, 0,
379                              dirty, NULL, PT_PAGE_TABLE_LEVEL, gfn,
380                              pfn, true, true);
381         }
382 }
383
384 /*
385  * Fetch a shadow pte for a specific level in the paging hierarchy.
386  */
387 static u64 *FNAME(fetch)(struct kvm_vcpu *vcpu, gva_t addr,
388                          struct guest_walker *gw,
389                          int user_fault, int write_fault, int hlevel,
390                          int *ptwrite, pfn_t pfn)
391 {
392         unsigned access = gw->pt_access;
393         struct kvm_mmu_page *sp = NULL;
394         bool dirty = is_dirty_gpte(gw->ptes[gw->level - 1]);
395         int top_level;
396         unsigned direct_access;
397         struct kvm_shadow_walk_iterator it;
398
399         if (!is_present_gpte(gw->ptes[gw->level - 1]))
400                 return NULL;
401
402         direct_access = gw->pt_access & gw->pte_access;
403         if (!dirty)
404                 direct_access &= ~ACC_WRITE_MASK;
405
406         top_level = vcpu->arch.mmu.root_level;
407         if (top_level == PT32E_ROOT_LEVEL)
408                 top_level = PT32_ROOT_LEVEL;
409         /*
410          * Verify that the top-level gpte is still there.  Since the page
411          * is a root page, it is either write protected (and cannot be
412          * changed from now on) or it is invalid (in which case, we don't
413          * really care if it changes underneath us after this point).
414          */
415         if (FNAME(gpte_changed)(vcpu, gw, top_level))
416                 goto out_gpte_changed;
417
418         for (shadow_walk_init(&it, vcpu, addr);
419              shadow_walk_okay(&it) && it.level > gw->level;
420              shadow_walk_next(&it)) {
421                 gfn_t table_gfn;
422
423                 drop_large_spte(vcpu, it.sptep);
424
425                 sp = NULL;
426                 if (!is_shadow_present_pte(*it.sptep)) {
427                         table_gfn = gw->table_gfn[it.level - 2];
428                         sp = kvm_mmu_get_page(vcpu, table_gfn, addr, it.level-1,
429                                               false, access, it.sptep);
430                 }
431
432                 /*
433                  * Verify that the gpte in the page we've just write
434                  * protected is still there.
435                  */
436                 if (FNAME(gpte_changed)(vcpu, gw, it.level - 1))
437                         goto out_gpte_changed;
438
439                 if (sp)
440                         link_shadow_page(it.sptep, sp);
441         }
442
443         for (;
444              shadow_walk_okay(&it) && it.level > hlevel;
445              shadow_walk_next(&it)) {
446                 gfn_t direct_gfn;
447
448                 validate_direct_spte(vcpu, it.sptep, direct_access);
449
450                 drop_large_spte(vcpu, it.sptep);
451
452                 if (is_shadow_present_pte(*it.sptep))
453                         continue;
454
455                 direct_gfn = gw->gfn & ~(KVM_PAGES_PER_HPAGE(it.level) - 1);
456
457                 sp = kvm_mmu_get_page(vcpu, direct_gfn, addr, it.level-1,
458                                       true, direct_access, it.sptep);
459                 link_shadow_page(it.sptep, sp);
460         }
461
462         mmu_set_spte(vcpu, it.sptep, access, gw->pte_access & access,
463                      user_fault, write_fault, dirty, ptwrite, it.level,
464                      gw->gfn, pfn, false, true);
465         FNAME(pte_prefetch)(vcpu, it.sptep);
466
467         return it.sptep;
468
469 out_gpte_changed:
470         if (sp)
471                 kvm_mmu_put_page(sp, it.sptep);
472         kvm_release_pfn_clean(pfn);
473         return NULL;
474 }
475
476 /*
477  * Page fault handler.  There are several causes for a page fault:
478  *   - there is no shadow pte for the guest pte
479  *   - write access through a shadow pte marked read only so that we can set
480  *     the dirty bit
481  *   - write access to a shadow pte marked read only so we can update the page
482  *     dirty bitmap, when userspace requests it
483  *   - mmio access; in this case we will never install a present shadow pte
484  *   - normal guest page fault due to the guest pte marked not present, not
485  *     writable, or not executable
486  *
487  *  Returns: 1 if we need to emulate the instruction, 0 otherwise, or
488  *           a negative value on error.
489  */
490 static int FNAME(page_fault)(struct kvm_vcpu *vcpu, gva_t addr,
491                                u32 error_code)
492 {
493         int write_fault = error_code & PFERR_WRITE_MASK;
494         int user_fault = error_code & PFERR_USER_MASK;
495         int fetch_fault = error_code & PFERR_FETCH_MASK;
496         struct guest_walker walker;
497         u64 *sptep;
498         int write_pt = 0;
499         int r;
500         pfn_t pfn;
501         int level = PT_PAGE_TABLE_LEVEL;
502         unsigned long mmu_seq;
503
504         pgprintk("%s: addr %lx err %x\n", __func__, addr, error_code);
505         kvm_mmu_audit(vcpu, "pre page fault");
506
507         r = mmu_topup_memory_caches(vcpu);
508         if (r)
509                 return r;
510
511         /*
512          * Look up the guest pte for the faulting address.
513          */
514         r = FNAME(walk_addr)(&walker, vcpu, addr, write_fault, user_fault,
515                              fetch_fault);
516
517         /*
518          * The page is not mapped by the guest.  Let the guest handle it.
519          */
520         if (!r) {
521                 pgprintk("%s: guest page fault\n", __func__);
522                 inject_page_fault(vcpu, addr, walker.error_code);
523                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
524                 return 0;
525         }
526
527         if (walker.level >= PT_DIRECTORY_LEVEL) {
528                 level = min(walker.level, mapping_level(vcpu, walker.gfn));
529                 walker.gfn = walker.gfn & ~(KVM_PAGES_PER_HPAGE(level) - 1);
530         }
531
532         mmu_seq = vcpu->kvm->mmu_notifier_seq;
533         smp_rmb();
534         pfn = gfn_to_pfn(vcpu->kvm, walker.gfn);
535
536         /* mmio */
537         if (is_error_pfn(pfn))
538                 return kvm_handle_bad_page(vcpu->kvm, walker.gfn, pfn);
539
540         spin_lock(&vcpu->kvm->mmu_lock);
541         if (mmu_notifier_retry(vcpu, mmu_seq))
542                 goto out_unlock;
543         kvm_mmu_free_some_pages(vcpu);
544         sptep = FNAME(fetch)(vcpu, addr, &walker, user_fault, write_fault,
545                              level, &write_pt, pfn);
546         (void)sptep;
547         pgprintk("%s: shadow pte %p %llx ptwrite %d\n", __func__,
548                  sptep, *sptep, write_pt);
549
550         if (!write_pt)
551                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
552
553         ++vcpu->stat.pf_fixed;
554         kvm_mmu_audit(vcpu, "post page fault (fixed)");
555         spin_unlock(&vcpu->kvm->mmu_lock);
556
557         return write_pt;
558
559 out_unlock:
560         spin_unlock(&vcpu->kvm->mmu_lock);
561         kvm_release_pfn_clean(pfn);
562         return 0;
563 }
564
565 static void FNAME(invlpg)(struct kvm_vcpu *vcpu, gva_t gva)
566 {
567         struct kvm_shadow_walk_iterator iterator;
568         struct kvm_mmu_page *sp;
569         gpa_t pte_gpa = -1;
570         int level;
571         u64 *sptep;
572         int need_flush = 0;
573
574         spin_lock(&vcpu->kvm->mmu_lock);
575
576         for_each_shadow_entry(vcpu, gva, iterator) {
577                 level = iterator.level;
578                 sptep = iterator.sptep;
579
580                 sp = page_header(__pa(sptep));
581                 if (is_last_spte(*sptep, level)) {
582                         int offset, shift;
583
584                         if (!sp->unsync)
585                                 break;
586
587                         shift = PAGE_SHIFT -
588                                   (PT_LEVEL_BITS - PT64_LEVEL_BITS) * level;
589                         offset = sp->role.quadrant << shift;
590
591                         pte_gpa = (sp->gfn << PAGE_SHIFT) + offset;
592                         pte_gpa += (sptep - sp->spt) * sizeof(pt_element_t);
593
594                         if (is_shadow_present_pte(*sptep)) {
595                                 if (is_large_pte(*sptep))
596                                         --vcpu->kvm->stat.lpages;
597                                 drop_spte(vcpu->kvm, sptep,
598                                           shadow_trap_nonpresent_pte);
599                                 need_flush = 1;
600                         } else
601                                 __set_spte(sptep, shadow_trap_nonpresent_pte);
602                         break;
603                 }
604
605                 if (!is_shadow_present_pte(*sptep) || !sp->unsync_children)
606                         break;
607         }
608
609         if (need_flush)
610                 kvm_flush_remote_tlbs(vcpu->kvm);
611
612         atomic_inc(&vcpu->kvm->arch.invlpg_counter);
613
614         spin_unlock(&vcpu->kvm->mmu_lock);
615
616         if (pte_gpa == -1)
617                 return;
618
619         if (mmu_topup_memory_caches(vcpu))
620                 return;
621         kvm_mmu_pte_write(vcpu, pte_gpa, NULL, sizeof(pt_element_t), 0);
622 }
623
624 static gpa_t FNAME(gva_to_gpa)(struct kvm_vcpu *vcpu, gva_t vaddr, u32 access,
625                                u32 *error)
626 {
627         struct guest_walker walker;
628         gpa_t gpa = UNMAPPED_GVA;
629         int r;
630
631         r = FNAME(walk_addr)(&walker, vcpu, vaddr,
632                              !!(access & PFERR_WRITE_MASK),
633                              !!(access & PFERR_USER_MASK),
634                              !!(access & PFERR_FETCH_MASK));
635
636         if (r) {
637                 gpa = gfn_to_gpa(walker.gfn);
638                 gpa |= vaddr & ~PAGE_MASK;
639         } else if (error)
640                 *error = walker.error_code;
641
642         return gpa;
643 }
644
645 static void FNAME(prefetch_page)(struct kvm_vcpu *vcpu,
646                                  struct kvm_mmu_page *sp)
647 {
648         int i, j, offset, r;
649         pt_element_t pt[256 / sizeof(pt_element_t)];
650         gpa_t pte_gpa;
651
652         if (sp->role.direct
653             || (PTTYPE == 32 && sp->role.level > PT_PAGE_TABLE_LEVEL)) {
654                 nonpaging_prefetch_page(vcpu, sp);
655                 return;
656         }
657
658         pte_gpa = gfn_to_gpa(sp->gfn);
659         if (PTTYPE == 32) {
660                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
661                 pte_gpa += offset * sizeof(pt_element_t);
662         }
663
664         for (i = 0; i < PT64_ENT_PER_PAGE; i += ARRAY_SIZE(pt)) {
665                 r = kvm_read_guest_atomic(vcpu->kvm, pte_gpa, pt, sizeof pt);
666                 pte_gpa += ARRAY_SIZE(pt) * sizeof(pt_element_t);
667                 for (j = 0; j < ARRAY_SIZE(pt); ++j)
668                         if (r || is_present_gpte(pt[j]))
669                                 sp->spt[i+j] = shadow_trap_nonpresent_pte;
670                         else
671                                 sp->spt[i+j] = shadow_notrap_nonpresent_pte;
672         }
673 }
674
675 /*
676  * Using the cached information from sp->gfns is safe because:
677  * - The spte has a reference to the struct page, so the pfn for a given gfn
678  *   can't change unless all sptes pointing to it are nuked first.
679  */
680 static int FNAME(sync_page)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
681                             bool clear_unsync)
682 {
683         int i, offset, nr_present;
684         bool reset_host_protection;
685         gpa_t first_pte_gpa;
686
687         offset = nr_present = 0;
688
689         /* direct kvm_mmu_page can not be unsync. */
690         BUG_ON(sp->role.direct);
691
692         if (PTTYPE == 32)
693                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
694
695         first_pte_gpa = gfn_to_gpa(sp->gfn) + offset * sizeof(pt_element_t);
696
697         for (i = 0; i < PT64_ENT_PER_PAGE; i++) {
698                 unsigned pte_access;
699                 pt_element_t gpte;
700                 gpa_t pte_gpa;
701                 gfn_t gfn;
702
703                 if (!is_shadow_present_pte(sp->spt[i]))
704                         continue;
705
706                 pte_gpa = first_pte_gpa + i * sizeof(pt_element_t);
707
708                 if (kvm_read_guest_atomic(vcpu->kvm, pte_gpa, &gpte,
709                                           sizeof(pt_element_t)))
710                         return -EINVAL;
711
712                 gfn = gpte_to_gfn(gpte);
713                 if (is_rsvd_bits_set(vcpu, gpte, PT_PAGE_TABLE_LEVEL)
714                       || gfn != sp->gfns[i] || !is_present_gpte(gpte)
715                       || !(gpte & PT_ACCESSED_MASK)) {
716                         u64 nonpresent;
717
718                         if (is_present_gpte(gpte) || !clear_unsync)
719                                 nonpresent = shadow_trap_nonpresent_pte;
720                         else
721                                 nonpresent = shadow_notrap_nonpresent_pte;
722                         drop_spte(vcpu->kvm, &sp->spt[i], nonpresent);
723                         continue;
724                 }
725
726                 nr_present++;
727                 pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
728                 if (!(sp->spt[i] & SPTE_HOST_WRITEABLE)) {
729                         pte_access &= ~ACC_WRITE_MASK;
730                         reset_host_protection = 0;
731                 } else {
732                         reset_host_protection = 1;
733                 }
734                 set_spte(vcpu, &sp->spt[i], pte_access, 0, 0,
735                          is_dirty_gpte(gpte), PT_PAGE_TABLE_LEVEL, gfn,
736                          spte_to_pfn(sp->spt[i]), true, false,
737                          reset_host_protection);
738         }
739
740         return !nr_present;
741 }
742
743 #undef pt_element_t
744 #undef guest_walker
745 #undef FNAME
746 #undef PT_BASE_ADDR_MASK
747 #undef PT_INDEX
748 #undef PT_LEVEL_MASK
749 #undef PT_LVL_ADDR_MASK
750 #undef PT_LVL_OFFSET_MASK
751 #undef PT_LEVEL_BITS
752 #undef PT_MAX_FULL_LEVELS
753 #undef gpte_to_gfn
754 #undef gpte_to_gfn_lvl
755 #undef CMPXCHG