KVM: MMU: fix conflict access permissions in direct sp
[linux-2.6.git] / arch / x86 / kvm / paging_tmpl.h
1 /*
2  * Kernel-based Virtual Machine driver for Linux
3  *
4  * This module enables machines with Intel VT-x extensions to run virtual
5  * machines without emulation or binary translation.
6  *
7  * MMU support
8  *
9  * Copyright (C) 2006 Qumranet, Inc.
10  * Copyright 2010 Red Hat, Inc. and/or its affilates.
11  *
12  * Authors:
13  *   Yaniv Kamay  <yaniv@qumranet.com>
14  *   Avi Kivity   <avi@qumranet.com>
15  *
16  * This work is licensed under the terms of the GNU GPL, version 2.  See
17  * the COPYING file in the top-level directory.
18  *
19  */
20
21 /*
22  * We need the mmu code to access both 32-bit and 64-bit guest ptes,
23  * so the code in this file is compiled twice, once per pte size.
24  */
25
26 #if PTTYPE == 64
27         #define pt_element_t u64
28         #define guest_walker guest_walker64
29         #define FNAME(name) paging##64_##name
30         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
31         #define PT_LVL_ADDR_MASK(lvl) PT64_LVL_ADDR_MASK(lvl)
32         #define PT_LVL_OFFSET_MASK(lvl) PT64_LVL_OFFSET_MASK(lvl)
33         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
34         #define PT_LEVEL_MASK(level) PT64_LEVEL_MASK(level)
35         #define PT_LEVEL_BITS PT64_LEVEL_BITS
36         #ifdef CONFIG_X86_64
37         #define PT_MAX_FULL_LEVELS 4
38         #define CMPXCHG cmpxchg
39         #else
40         #define CMPXCHG cmpxchg64
41         #define PT_MAX_FULL_LEVELS 2
42         #endif
43 #elif PTTYPE == 32
44         #define pt_element_t u32
45         #define guest_walker guest_walker32
46         #define FNAME(name) paging##32_##name
47         #define PT_BASE_ADDR_MASK PT32_BASE_ADDR_MASK
48         #define PT_LVL_ADDR_MASK(lvl) PT32_LVL_ADDR_MASK(lvl)
49         #define PT_LVL_OFFSET_MASK(lvl) PT32_LVL_OFFSET_MASK(lvl)
50         #define PT_INDEX(addr, level) PT32_INDEX(addr, level)
51         #define PT_LEVEL_MASK(level) PT32_LEVEL_MASK(level)
52         #define PT_LEVEL_BITS PT32_LEVEL_BITS
53         #define PT_MAX_FULL_LEVELS 2
54         #define CMPXCHG cmpxchg
55 #else
56         #error Invalid PTTYPE value
57 #endif
58
59 #define gpte_to_gfn_lvl FNAME(gpte_to_gfn_lvl)
60 #define gpte_to_gfn(pte) gpte_to_gfn_lvl((pte), PT_PAGE_TABLE_LEVEL)
61
62 /*
63  * The guest_walker structure emulates the behavior of the hardware page
64  * table walker.
65  */
66 struct guest_walker {
67         int level;
68         gfn_t table_gfn[PT_MAX_FULL_LEVELS];
69         pt_element_t ptes[PT_MAX_FULL_LEVELS];
70         gpa_t pte_gpa[PT_MAX_FULL_LEVELS];
71         unsigned pt_access;
72         unsigned pte_access;
73         gfn_t gfn;
74         u32 error_code;
75 };
76
77 static gfn_t gpte_to_gfn_lvl(pt_element_t gpte, int lvl)
78 {
79         return (gpte & PT_LVL_ADDR_MASK(lvl)) >> PAGE_SHIFT;
80 }
81
82 static bool FNAME(cmpxchg_gpte)(struct kvm *kvm,
83                          gfn_t table_gfn, unsigned index,
84                          pt_element_t orig_pte, pt_element_t new_pte)
85 {
86         pt_element_t ret;
87         pt_element_t *table;
88         struct page *page;
89
90         page = gfn_to_page(kvm, table_gfn);
91
92         table = kmap_atomic(page, KM_USER0);
93         ret = CMPXCHG(&table[index], orig_pte, new_pte);
94         kunmap_atomic(table, KM_USER0);
95
96         kvm_release_page_dirty(page);
97
98         return (ret != orig_pte);
99 }
100
101 static unsigned FNAME(gpte_access)(struct kvm_vcpu *vcpu, pt_element_t gpte)
102 {
103         unsigned access;
104
105         access = (gpte & (PT_WRITABLE_MASK | PT_USER_MASK)) | ACC_EXEC_MASK;
106 #if PTTYPE == 64
107         if (is_nx(vcpu))
108                 access &= ~(gpte >> PT64_NX_SHIFT);
109 #endif
110         return access;
111 }
112
113 /*
114  * Fetch a guest pte for a guest virtual address
115  */
116 static int FNAME(walk_addr)(struct guest_walker *walker,
117                             struct kvm_vcpu *vcpu, gva_t addr,
118                             int write_fault, int user_fault, int fetch_fault)
119 {
120         pt_element_t pte;
121         gfn_t table_gfn;
122         unsigned index, pt_access, pte_access;
123         gpa_t pte_gpa;
124         int rsvd_fault = 0;
125
126         trace_kvm_mmu_pagetable_walk(addr, write_fault, user_fault,
127                                      fetch_fault);
128 walk:
129         walker->level = vcpu->arch.mmu.root_level;
130         pte = vcpu->arch.cr3;
131 #if PTTYPE == 64
132         if (!is_long_mode(vcpu)) {
133                 pte = kvm_pdptr_read(vcpu, (addr >> 30) & 3);
134                 trace_kvm_mmu_paging_element(pte, walker->level);
135                 if (!is_present_gpte(pte))
136                         goto not_present;
137                 --walker->level;
138         }
139 #endif
140         ASSERT((!is_long_mode(vcpu) && is_pae(vcpu)) ||
141                (vcpu->arch.cr3 & CR3_NONPAE_RESERVED_BITS) == 0);
142
143         pt_access = ACC_ALL;
144
145         for (;;) {
146                 index = PT_INDEX(addr, walker->level);
147
148                 table_gfn = gpte_to_gfn(pte);
149                 pte_gpa = gfn_to_gpa(table_gfn);
150                 pte_gpa += index * sizeof(pt_element_t);
151                 walker->table_gfn[walker->level - 1] = table_gfn;
152                 walker->pte_gpa[walker->level - 1] = pte_gpa;
153
154                 if (kvm_read_guest(vcpu->kvm, pte_gpa, &pte, sizeof(pte)))
155                         goto not_present;
156
157                 trace_kvm_mmu_paging_element(pte, walker->level);
158
159                 if (!is_present_gpte(pte))
160                         goto not_present;
161
162                 rsvd_fault = is_rsvd_bits_set(vcpu, pte, walker->level);
163                 if (rsvd_fault)
164                         goto access_error;
165
166                 if (write_fault && !is_writable_pte(pte))
167                         if (user_fault || is_write_protection(vcpu))
168                                 goto access_error;
169
170                 if (user_fault && !(pte & PT_USER_MASK))
171                         goto access_error;
172
173 #if PTTYPE == 64
174                 if (fetch_fault && (pte & PT64_NX_MASK))
175                         goto access_error;
176 #endif
177
178                 if (!(pte & PT_ACCESSED_MASK)) {
179                         trace_kvm_mmu_set_accessed_bit(table_gfn, index,
180                                                        sizeof(pte));
181                         if (FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn,
182                             index, pte, pte|PT_ACCESSED_MASK))
183                                 goto walk;
184                         mark_page_dirty(vcpu->kvm, table_gfn);
185                         pte |= PT_ACCESSED_MASK;
186                 }
187
188                 pte_access = pt_access & FNAME(gpte_access)(vcpu, pte);
189
190                 walker->ptes[walker->level - 1] = pte;
191
192                 if ((walker->level == PT_PAGE_TABLE_LEVEL) ||
193                     ((walker->level == PT_DIRECTORY_LEVEL) &&
194                                 is_large_pte(pte) &&
195                                 (PTTYPE == 64 || is_pse(vcpu))) ||
196                     ((walker->level == PT_PDPE_LEVEL) &&
197                                 is_large_pte(pte) &&
198                                 is_long_mode(vcpu))) {
199                         int lvl = walker->level;
200
201                         walker->gfn = gpte_to_gfn_lvl(pte, lvl);
202                         walker->gfn += (addr & PT_LVL_OFFSET_MASK(lvl))
203                                         >> PAGE_SHIFT;
204
205                         if (PTTYPE == 32 &&
206                             walker->level == PT_DIRECTORY_LEVEL &&
207                             is_cpuid_PSE36())
208                                 walker->gfn += pse36_gfn_delta(pte);
209
210                         break;
211                 }
212
213                 pt_access = pte_access;
214                 --walker->level;
215         }
216
217         if (write_fault && !is_dirty_gpte(pte)) {
218                 bool ret;
219
220                 trace_kvm_mmu_set_dirty_bit(table_gfn, index, sizeof(pte));
221                 ret = FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn, index, pte,
222                             pte|PT_DIRTY_MASK);
223                 if (ret)
224                         goto walk;
225                 mark_page_dirty(vcpu->kvm, table_gfn);
226                 pte |= PT_DIRTY_MASK;
227                 walker->ptes[walker->level - 1] = pte;
228         }
229
230         walker->pt_access = pt_access;
231         walker->pte_access = pte_access;
232         pgprintk("%s: pte %llx pte_access %x pt_access %x\n",
233                  __func__, (u64)pte, pte_access, pt_access);
234         return 1;
235
236 not_present:
237         walker->error_code = 0;
238         goto err;
239
240 access_error:
241         walker->error_code = PFERR_PRESENT_MASK;
242
243 err:
244         if (write_fault)
245                 walker->error_code |= PFERR_WRITE_MASK;
246         if (user_fault)
247                 walker->error_code |= PFERR_USER_MASK;
248         if (fetch_fault)
249                 walker->error_code |= PFERR_FETCH_MASK;
250         if (rsvd_fault)
251                 walker->error_code |= PFERR_RSVD_MASK;
252         trace_kvm_mmu_walker_error(walker->error_code);
253         return 0;
254 }
255
256 static void FNAME(update_pte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
257                               u64 *spte, const void *pte)
258 {
259         pt_element_t gpte;
260         unsigned pte_access;
261         pfn_t pfn;
262         u64 new_spte;
263
264         gpte = *(const pt_element_t *)pte;
265         if (~gpte & (PT_PRESENT_MASK | PT_ACCESSED_MASK)) {
266                 if (!is_present_gpte(gpte)) {
267                         if (sp->unsync)
268                                 new_spte = shadow_trap_nonpresent_pte;
269                         else
270                                 new_spte = shadow_notrap_nonpresent_pte;
271                         __set_spte(spte, new_spte);
272                 }
273                 return;
274         }
275         pgprintk("%s: gpte %llx spte %p\n", __func__, (u64)gpte, spte);
276         pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
277         if (gpte_to_gfn(gpte) != vcpu->arch.update_pte.gfn)
278                 return;
279         pfn = vcpu->arch.update_pte.pfn;
280         if (is_error_pfn(pfn))
281                 return;
282         if (mmu_notifier_retry(vcpu, vcpu->arch.update_pte.mmu_seq))
283                 return;
284         kvm_get_pfn(pfn);
285         /*
286          * we call mmu_set_spte() with reset_host_protection = true beacuse that
287          * vcpu->arch.update_pte.pfn was fetched from get_user_pages(write = 1).
288          */
289         mmu_set_spte(vcpu, spte, sp->role.access, pte_access, 0, 0,
290                      is_dirty_gpte(gpte), NULL, PT_PAGE_TABLE_LEVEL,
291                      gpte_to_gfn(gpte), pfn, true, true);
292 }
293
294 /*
295  * Fetch a shadow pte for a specific level in the paging hierarchy.
296  */
297 static u64 *FNAME(fetch)(struct kvm_vcpu *vcpu, gva_t addr,
298                          struct guest_walker *gw,
299                          int user_fault, int write_fault, int hlevel,
300                          int *ptwrite, pfn_t pfn)
301 {
302         unsigned access = gw->pt_access;
303         struct kvm_mmu_page *sp;
304         u64 spte, *sptep = NULL;
305         int direct;
306         gfn_t table_gfn;
307         int r;
308         int level;
309         pt_element_t curr_pte;
310         struct kvm_shadow_walk_iterator iterator;
311
312         if (!is_present_gpte(gw->ptes[gw->level - 1]))
313                 return NULL;
314
315         for_each_shadow_entry(vcpu, addr, iterator) {
316                 level = iterator.level;
317                 sptep = iterator.sptep;
318                 if (iterator.level == hlevel) {
319                         mmu_set_spte(vcpu, sptep, access,
320                                      gw->pte_access & access,
321                                      user_fault, write_fault,
322                                      is_dirty_gpte(gw->ptes[gw->level-1]),
323                                      ptwrite, level,
324                                      gw->gfn, pfn, false, true);
325                         break;
326                 }
327
328                 if (is_shadow_present_pte(*sptep) && !is_large_pte(*sptep))
329                         continue;
330
331                 if (is_large_pte(*sptep)) {
332                         rmap_remove(vcpu->kvm, sptep);
333                         __set_spte(sptep, shadow_trap_nonpresent_pte);
334                         kvm_flush_remote_tlbs(vcpu->kvm);
335                 }
336
337                 if (level <= gw->level) {
338                         int delta = level - gw->level + 1;
339                         direct = 1;
340                         if (!is_dirty_gpte(gw->ptes[level - delta]))
341                                 access &= ~ACC_WRITE_MASK;
342                         access &= gw->pte_access;
343
344                         /*
345                          * It is a large guest pages backed by small host pages,
346                          * So we set @direct(@sp->role.direct)=1, and set
347                          * @table_gfn(@sp->gfn)=the base page frame for linear
348                          * translations.
349                          */
350                         table_gfn = gw->gfn & ~(KVM_PAGES_PER_HPAGE(level) - 1);
351                         access &= gw->pte_access;
352                 } else {
353                         direct = 0;
354                         table_gfn = gw->table_gfn[level - 2];
355                 }
356                 sp = kvm_mmu_get_page(vcpu, table_gfn, addr, level-1,
357                                                direct, access, sptep);
358                 if (!direct) {
359                         r = kvm_read_guest_atomic(vcpu->kvm,
360                                                   gw->pte_gpa[level - 2],
361                                                   &curr_pte, sizeof(curr_pte));
362                         if (r || curr_pte != gw->ptes[level - 2]) {
363                                 kvm_mmu_put_page(sp, sptep);
364                                 kvm_release_pfn_clean(pfn);
365                                 sptep = NULL;
366                                 break;
367                         }
368                 }
369
370                 spte = __pa(sp->spt)
371                         | PT_PRESENT_MASK | PT_ACCESSED_MASK
372                         | PT_WRITABLE_MASK | PT_USER_MASK;
373                 *sptep = spte;
374         }
375
376         return sptep;
377 }
378
379 /*
380  * Page fault handler.  There are several causes for a page fault:
381  *   - there is no shadow pte for the guest pte
382  *   - write access through a shadow pte marked read only so that we can set
383  *     the dirty bit
384  *   - write access to a shadow pte marked read only so we can update the page
385  *     dirty bitmap, when userspace requests it
386  *   - mmio access; in this case we will never install a present shadow pte
387  *   - normal guest page fault due to the guest pte marked not present, not
388  *     writable, or not executable
389  *
390  *  Returns: 1 if we need to emulate the instruction, 0 otherwise, or
391  *           a negative value on error.
392  */
393 static int FNAME(page_fault)(struct kvm_vcpu *vcpu, gva_t addr,
394                                u32 error_code)
395 {
396         int write_fault = error_code & PFERR_WRITE_MASK;
397         int user_fault = error_code & PFERR_USER_MASK;
398         int fetch_fault = error_code & PFERR_FETCH_MASK;
399         struct guest_walker walker;
400         u64 *sptep;
401         int write_pt = 0;
402         int r;
403         pfn_t pfn;
404         int level = PT_PAGE_TABLE_LEVEL;
405         unsigned long mmu_seq;
406
407         pgprintk("%s: addr %lx err %x\n", __func__, addr, error_code);
408         kvm_mmu_audit(vcpu, "pre page fault");
409
410         r = mmu_topup_memory_caches(vcpu);
411         if (r)
412                 return r;
413
414         /*
415          * Look up the guest pte for the faulting address.
416          */
417         r = FNAME(walk_addr)(&walker, vcpu, addr, write_fault, user_fault,
418                              fetch_fault);
419
420         /*
421          * The page is not mapped by the guest.  Let the guest handle it.
422          */
423         if (!r) {
424                 pgprintk("%s: guest page fault\n", __func__);
425                 inject_page_fault(vcpu, addr, walker.error_code);
426                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
427                 return 0;
428         }
429
430         if (walker.level >= PT_DIRECTORY_LEVEL) {
431                 level = min(walker.level, mapping_level(vcpu, walker.gfn));
432                 walker.gfn = walker.gfn & ~(KVM_PAGES_PER_HPAGE(level) - 1);
433         }
434
435         mmu_seq = vcpu->kvm->mmu_notifier_seq;
436         smp_rmb();
437         pfn = gfn_to_pfn(vcpu->kvm, walker.gfn);
438
439         /* mmio */
440         if (is_error_pfn(pfn))
441                 return kvm_handle_bad_page(vcpu->kvm, walker.gfn, pfn);
442
443         spin_lock(&vcpu->kvm->mmu_lock);
444         if (mmu_notifier_retry(vcpu, mmu_seq))
445                 goto out_unlock;
446         kvm_mmu_free_some_pages(vcpu);
447         sptep = FNAME(fetch)(vcpu, addr, &walker, user_fault, write_fault,
448                              level, &write_pt, pfn);
449         (void)sptep;
450         pgprintk("%s: shadow pte %p %llx ptwrite %d\n", __func__,
451                  sptep, *sptep, write_pt);
452
453         if (!write_pt)
454                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
455
456         ++vcpu->stat.pf_fixed;
457         kvm_mmu_audit(vcpu, "post page fault (fixed)");
458         spin_unlock(&vcpu->kvm->mmu_lock);
459
460         return write_pt;
461
462 out_unlock:
463         spin_unlock(&vcpu->kvm->mmu_lock);
464         kvm_release_pfn_clean(pfn);
465         return 0;
466 }
467
468 static void FNAME(invlpg)(struct kvm_vcpu *vcpu, gva_t gva)
469 {
470         struct kvm_shadow_walk_iterator iterator;
471         struct kvm_mmu_page *sp;
472         gpa_t pte_gpa = -1;
473         int level;
474         u64 *sptep;
475         int need_flush = 0;
476
477         spin_lock(&vcpu->kvm->mmu_lock);
478
479         for_each_shadow_entry(vcpu, gva, iterator) {
480                 level = iterator.level;
481                 sptep = iterator.sptep;
482
483                 sp = page_header(__pa(sptep));
484                 if (is_last_spte(*sptep, level)) {
485                         int offset, shift;
486
487                         if (!sp->unsync)
488                                 break;
489
490                         shift = PAGE_SHIFT -
491                                   (PT_LEVEL_BITS - PT64_LEVEL_BITS) * level;
492                         offset = sp->role.quadrant << shift;
493
494                         pte_gpa = (sp->gfn << PAGE_SHIFT) + offset;
495                         pte_gpa += (sptep - sp->spt) * sizeof(pt_element_t);
496
497                         if (is_shadow_present_pte(*sptep)) {
498                                 rmap_remove(vcpu->kvm, sptep);
499                                 if (is_large_pte(*sptep))
500                                         --vcpu->kvm->stat.lpages;
501                                 need_flush = 1;
502                         }
503                         __set_spte(sptep, shadow_trap_nonpresent_pte);
504                         break;
505                 }
506
507                 if (!is_shadow_present_pte(*sptep) || !sp->unsync_children)
508                         break;
509         }
510
511         if (need_flush)
512                 kvm_flush_remote_tlbs(vcpu->kvm);
513
514         atomic_inc(&vcpu->kvm->arch.invlpg_counter);
515
516         spin_unlock(&vcpu->kvm->mmu_lock);
517
518         if (pte_gpa == -1)
519                 return;
520
521         if (mmu_topup_memory_caches(vcpu))
522                 return;
523         kvm_mmu_pte_write(vcpu, pte_gpa, NULL, sizeof(pt_element_t), 0);
524 }
525
526 static gpa_t FNAME(gva_to_gpa)(struct kvm_vcpu *vcpu, gva_t vaddr, u32 access,
527                                u32 *error)
528 {
529         struct guest_walker walker;
530         gpa_t gpa = UNMAPPED_GVA;
531         int r;
532
533         r = FNAME(walk_addr)(&walker, vcpu, vaddr,
534                              !!(access & PFERR_WRITE_MASK),
535                              !!(access & PFERR_USER_MASK),
536                              !!(access & PFERR_FETCH_MASK));
537
538         if (r) {
539                 gpa = gfn_to_gpa(walker.gfn);
540                 gpa |= vaddr & ~PAGE_MASK;
541         } else if (error)
542                 *error = walker.error_code;
543
544         return gpa;
545 }
546
547 static void FNAME(prefetch_page)(struct kvm_vcpu *vcpu,
548                                  struct kvm_mmu_page *sp)
549 {
550         int i, j, offset, r;
551         pt_element_t pt[256 / sizeof(pt_element_t)];
552         gpa_t pte_gpa;
553
554         if (sp->role.direct
555             || (PTTYPE == 32 && sp->role.level > PT_PAGE_TABLE_LEVEL)) {
556                 nonpaging_prefetch_page(vcpu, sp);
557                 return;
558         }
559
560         pte_gpa = gfn_to_gpa(sp->gfn);
561         if (PTTYPE == 32) {
562                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
563                 pte_gpa += offset * sizeof(pt_element_t);
564         }
565
566         for (i = 0; i < PT64_ENT_PER_PAGE; i += ARRAY_SIZE(pt)) {
567                 r = kvm_read_guest_atomic(vcpu->kvm, pte_gpa, pt, sizeof pt);
568                 pte_gpa += ARRAY_SIZE(pt) * sizeof(pt_element_t);
569                 for (j = 0; j < ARRAY_SIZE(pt); ++j)
570                         if (r || is_present_gpte(pt[j]))
571                                 sp->spt[i+j] = shadow_trap_nonpresent_pte;
572                         else
573                                 sp->spt[i+j] = shadow_notrap_nonpresent_pte;
574         }
575 }
576
577 /*
578  * Using the cached information from sp->gfns is safe because:
579  * - The spte has a reference to the struct page, so the pfn for a given gfn
580  *   can't change unless all sptes pointing to it are nuked first.
581  */
582 static int FNAME(sync_page)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
583                             bool clear_unsync)
584 {
585         int i, offset, nr_present;
586         bool reset_host_protection;
587         gpa_t first_pte_gpa;
588
589         offset = nr_present = 0;
590
591         /* direct kvm_mmu_page can not be unsync. */
592         BUG_ON(sp->role.direct);
593
594         if (PTTYPE == 32)
595                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
596
597         first_pte_gpa = gfn_to_gpa(sp->gfn) + offset * sizeof(pt_element_t);
598
599         for (i = 0; i < PT64_ENT_PER_PAGE; i++) {
600                 unsigned pte_access;
601                 pt_element_t gpte;
602                 gpa_t pte_gpa;
603                 gfn_t gfn;
604
605                 if (!is_shadow_present_pte(sp->spt[i]))
606                         continue;
607
608                 pte_gpa = first_pte_gpa + i * sizeof(pt_element_t);
609
610                 if (kvm_read_guest_atomic(vcpu->kvm, pte_gpa, &gpte,
611                                           sizeof(pt_element_t)))
612                         return -EINVAL;
613
614                 gfn = gpte_to_gfn(gpte);
615                 if (gfn != sp->gfns[i] ||
616                       !is_present_gpte(gpte) || !(gpte & PT_ACCESSED_MASK)) {
617                         u64 nonpresent;
618
619                         rmap_remove(vcpu->kvm, &sp->spt[i]);
620                         if (is_present_gpte(gpte) || !clear_unsync)
621                                 nonpresent = shadow_trap_nonpresent_pte;
622                         else
623                                 nonpresent = shadow_notrap_nonpresent_pte;
624                         __set_spte(&sp->spt[i], nonpresent);
625                         continue;
626                 }
627
628                 nr_present++;
629                 pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
630                 if (!(sp->spt[i] & SPTE_HOST_WRITEABLE)) {
631                         pte_access &= ~ACC_WRITE_MASK;
632                         reset_host_protection = 0;
633                 } else {
634                         reset_host_protection = 1;
635                 }
636                 set_spte(vcpu, &sp->spt[i], pte_access, 0, 0,
637                          is_dirty_gpte(gpte), PT_PAGE_TABLE_LEVEL, gfn,
638                          spte_to_pfn(sp->spt[i]), true, false,
639                          reset_host_protection);
640         }
641
642         return !nr_present;
643 }
644
645 #undef pt_element_t
646 #undef guest_walker
647 #undef FNAME
648 #undef PT_BASE_ADDR_MASK
649 #undef PT_INDEX
650 #undef PT_LEVEL_MASK
651 #undef PT_LVL_ADDR_MASK
652 #undef PT_LVL_OFFSET_MASK
653 #undef PT_LEVEL_BITS
654 #undef PT_MAX_FULL_LEVELS
655 #undef gpte_to_gfn
656 #undef gpte_to_gfn_lvl
657 #undef CMPXCHG