KVM: MMU: skip global pgtables on sync due to cr3 switch
[linux-2.6.git] / arch / x86 / kvm / paging_tmpl.h
1 /*
2  * Kernel-based Virtual Machine driver for Linux
3  *
4  * This module enables machines with Intel VT-x extensions to run virtual
5  * machines without emulation or binary translation.
6  *
7  * MMU support
8  *
9  * Copyright (C) 2006 Qumranet, Inc.
10  *
11  * Authors:
12  *   Yaniv Kamay  <yaniv@qumranet.com>
13  *   Avi Kivity   <avi@qumranet.com>
14  *
15  * This work is licensed under the terms of the GNU GPL, version 2.  See
16  * the COPYING file in the top-level directory.
17  *
18  */
19
20 /*
21  * We need the mmu code to access both 32-bit and 64-bit guest ptes,
22  * so the code in this file is compiled twice, once per pte size.
23  */
24
25 #if PTTYPE == 64
26         #define pt_element_t u64
27         #define guest_walker guest_walker64
28         #define shadow_walker shadow_walker64
29         #define FNAME(name) paging##64_##name
30         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
31         #define PT_DIR_BASE_ADDR_MASK PT64_DIR_BASE_ADDR_MASK
32         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
33         #define PT_LEVEL_MASK(level) PT64_LEVEL_MASK(level)
34         #define PT_LEVEL_BITS PT64_LEVEL_BITS
35         #ifdef CONFIG_X86_64
36         #define PT_MAX_FULL_LEVELS 4
37         #define CMPXCHG cmpxchg
38         #else
39         #define CMPXCHG cmpxchg64
40         #define PT_MAX_FULL_LEVELS 2
41         #endif
42 #elif PTTYPE == 32
43         #define pt_element_t u32
44         #define guest_walker guest_walker32
45         #define shadow_walker shadow_walker32
46         #define FNAME(name) paging##32_##name
47         #define PT_BASE_ADDR_MASK PT32_BASE_ADDR_MASK
48         #define PT_DIR_BASE_ADDR_MASK PT32_DIR_BASE_ADDR_MASK
49         #define PT_INDEX(addr, level) PT32_INDEX(addr, level)
50         #define PT_LEVEL_MASK(level) PT32_LEVEL_MASK(level)
51         #define PT_LEVEL_BITS PT32_LEVEL_BITS
52         #define PT_MAX_FULL_LEVELS 2
53         #define CMPXCHG cmpxchg
54 #else
55         #error Invalid PTTYPE value
56 #endif
57
58 #define gpte_to_gfn FNAME(gpte_to_gfn)
59 #define gpte_to_gfn_pde FNAME(gpte_to_gfn_pde)
60
61 /*
62  * The guest_walker structure emulates the behavior of the hardware page
63  * table walker.
64  */
65 struct guest_walker {
66         int level;
67         gfn_t table_gfn[PT_MAX_FULL_LEVELS];
68         pt_element_t ptes[PT_MAX_FULL_LEVELS];
69         gpa_t pte_gpa[PT_MAX_FULL_LEVELS];
70         unsigned pt_access;
71         unsigned pte_access;
72         gfn_t gfn;
73         u32 error_code;
74 };
75
76 struct shadow_walker {
77         struct kvm_shadow_walk walker;
78         struct guest_walker *guest_walker;
79         int user_fault;
80         int write_fault;
81         int largepage;
82         int *ptwrite;
83         pfn_t pfn;
84         u64 *sptep;
85 };
86
87 static gfn_t gpte_to_gfn(pt_element_t gpte)
88 {
89         return (gpte & PT_BASE_ADDR_MASK) >> PAGE_SHIFT;
90 }
91
92 static gfn_t gpte_to_gfn_pde(pt_element_t gpte)
93 {
94         return (gpte & PT_DIR_BASE_ADDR_MASK) >> PAGE_SHIFT;
95 }
96
97 static bool FNAME(cmpxchg_gpte)(struct kvm *kvm,
98                          gfn_t table_gfn, unsigned index,
99                          pt_element_t orig_pte, pt_element_t new_pte)
100 {
101         pt_element_t ret;
102         pt_element_t *table;
103         struct page *page;
104
105         page = gfn_to_page(kvm, table_gfn);
106
107         table = kmap_atomic(page, KM_USER0);
108         ret = CMPXCHG(&table[index], orig_pte, new_pte);
109         kunmap_atomic(table, KM_USER0);
110
111         kvm_release_page_dirty(page);
112
113         return (ret != orig_pte);
114 }
115
116 static unsigned FNAME(gpte_access)(struct kvm_vcpu *vcpu, pt_element_t gpte)
117 {
118         unsigned access;
119
120         access = (gpte & (PT_WRITABLE_MASK | PT_USER_MASK)) | ACC_EXEC_MASK;
121 #if PTTYPE == 64
122         if (is_nx(vcpu))
123                 access &= ~(gpte >> PT64_NX_SHIFT);
124 #endif
125         return access;
126 }
127
128 /*
129  * Fetch a guest pte for a guest virtual address
130  */
131 static int FNAME(walk_addr)(struct guest_walker *walker,
132                             struct kvm_vcpu *vcpu, gva_t addr,
133                             int write_fault, int user_fault, int fetch_fault)
134 {
135         pt_element_t pte;
136         gfn_t table_gfn;
137         unsigned index, pt_access, pte_access;
138         gpa_t pte_gpa;
139
140         pgprintk("%s: addr %lx\n", __func__, addr);
141 walk:
142         walker->level = vcpu->arch.mmu.root_level;
143         pte = vcpu->arch.cr3;
144 #if PTTYPE == 64
145         if (!is_long_mode(vcpu)) {
146                 pte = vcpu->arch.pdptrs[(addr >> 30) & 3];
147                 if (!is_present_pte(pte))
148                         goto not_present;
149                 --walker->level;
150         }
151 #endif
152         ASSERT((!is_long_mode(vcpu) && is_pae(vcpu)) ||
153                (vcpu->arch.cr3 & CR3_NONPAE_RESERVED_BITS) == 0);
154
155         pt_access = ACC_ALL;
156
157         for (;;) {
158                 index = PT_INDEX(addr, walker->level);
159
160                 table_gfn = gpte_to_gfn(pte);
161                 pte_gpa = gfn_to_gpa(table_gfn);
162                 pte_gpa += index * sizeof(pt_element_t);
163                 walker->table_gfn[walker->level - 1] = table_gfn;
164                 walker->pte_gpa[walker->level - 1] = pte_gpa;
165                 pgprintk("%s: table_gfn[%d] %lx\n", __func__,
166                          walker->level - 1, table_gfn);
167
168                 kvm_read_guest(vcpu->kvm, pte_gpa, &pte, sizeof(pte));
169
170                 if (!is_present_pte(pte))
171                         goto not_present;
172
173                 if (write_fault && !is_writeble_pte(pte))
174                         if (user_fault || is_write_protection(vcpu))
175                                 goto access_error;
176
177                 if (user_fault && !(pte & PT_USER_MASK))
178                         goto access_error;
179
180 #if PTTYPE == 64
181                 if (fetch_fault && is_nx(vcpu) && (pte & PT64_NX_MASK))
182                         goto access_error;
183 #endif
184
185                 if (!(pte & PT_ACCESSED_MASK)) {
186                         mark_page_dirty(vcpu->kvm, table_gfn);
187                         if (FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn,
188                             index, pte, pte|PT_ACCESSED_MASK))
189                                 goto walk;
190                         pte |= PT_ACCESSED_MASK;
191                 }
192
193                 pte_access = pt_access & FNAME(gpte_access)(vcpu, pte);
194
195                 walker->ptes[walker->level - 1] = pte;
196
197                 if (walker->level == PT_PAGE_TABLE_LEVEL) {
198                         walker->gfn = gpte_to_gfn(pte);
199                         break;
200                 }
201
202                 if (walker->level == PT_DIRECTORY_LEVEL
203                     && (pte & PT_PAGE_SIZE_MASK)
204                     && (PTTYPE == 64 || is_pse(vcpu))) {
205                         walker->gfn = gpte_to_gfn_pde(pte);
206                         walker->gfn += PT_INDEX(addr, PT_PAGE_TABLE_LEVEL);
207                         if (PTTYPE == 32 && is_cpuid_PSE36())
208                                 walker->gfn += pse36_gfn_delta(pte);
209                         break;
210                 }
211
212                 pt_access = pte_access;
213                 --walker->level;
214         }
215
216         if (write_fault && !is_dirty_pte(pte)) {
217                 bool ret;
218
219                 mark_page_dirty(vcpu->kvm, table_gfn);
220                 ret = FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn, index, pte,
221                             pte|PT_DIRTY_MASK);
222                 if (ret)
223                         goto walk;
224                 pte |= PT_DIRTY_MASK;
225                 kvm_mmu_pte_write(vcpu, pte_gpa, (u8 *)&pte, sizeof(pte));
226                 walker->ptes[walker->level - 1] = pte;
227         }
228
229         walker->pt_access = pt_access;
230         walker->pte_access = pte_access;
231         pgprintk("%s: pte %llx pte_access %x pt_access %x\n",
232                  __func__, (u64)pte, pt_access, pte_access);
233         return 1;
234
235 not_present:
236         walker->error_code = 0;
237         goto err;
238
239 access_error:
240         walker->error_code = PFERR_PRESENT_MASK;
241
242 err:
243         if (write_fault)
244                 walker->error_code |= PFERR_WRITE_MASK;
245         if (user_fault)
246                 walker->error_code |= PFERR_USER_MASK;
247         if (fetch_fault)
248                 walker->error_code |= PFERR_FETCH_MASK;
249         return 0;
250 }
251
252 static void FNAME(update_pte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *page,
253                               u64 *spte, const void *pte)
254 {
255         pt_element_t gpte;
256         unsigned pte_access;
257         pfn_t pfn;
258         int largepage = vcpu->arch.update_pte.largepage;
259
260         gpte = *(const pt_element_t *)pte;
261         if (~gpte & (PT_PRESENT_MASK | PT_ACCESSED_MASK)) {
262                 if (!is_present_pte(gpte))
263                         set_shadow_pte(spte, shadow_notrap_nonpresent_pte);
264                 return;
265         }
266         pgprintk("%s: gpte %llx spte %p\n", __func__, (u64)gpte, spte);
267         pte_access = page->role.access & FNAME(gpte_access)(vcpu, gpte);
268         if (gpte_to_gfn(gpte) != vcpu->arch.update_pte.gfn)
269                 return;
270         pfn = vcpu->arch.update_pte.pfn;
271         if (is_error_pfn(pfn))
272                 return;
273         if (mmu_notifier_retry(vcpu, vcpu->arch.update_pte.mmu_seq))
274                 return;
275         kvm_get_pfn(pfn);
276         mmu_set_spte(vcpu, spte, page->role.access, pte_access, 0, 0,
277                      gpte & PT_DIRTY_MASK, NULL, largepage,
278                      gpte & PT_GLOBAL_MASK, gpte_to_gfn(gpte),
279                      pfn, true);
280 }
281
282 /*
283  * Fetch a shadow pte for a specific level in the paging hierarchy.
284  */
285 static int FNAME(shadow_walk_entry)(struct kvm_shadow_walk *_sw,
286                                     struct kvm_vcpu *vcpu, u64 addr,
287                                     u64 *sptep, int level)
288 {
289         struct shadow_walker *sw =
290                 container_of(_sw, struct shadow_walker, walker);
291         struct guest_walker *gw = sw->guest_walker;
292         unsigned access = gw->pt_access;
293         struct kvm_mmu_page *shadow_page;
294         u64 spte;
295         int metaphysical;
296         gfn_t table_gfn;
297         int r;
298         pt_element_t curr_pte;
299
300         if (level == PT_PAGE_TABLE_LEVEL
301             || (sw->largepage && level == PT_DIRECTORY_LEVEL)) {
302                 mmu_set_spte(vcpu, sptep, access, gw->pte_access & access,
303                              sw->user_fault, sw->write_fault,
304                              gw->ptes[gw->level-1] & PT_DIRTY_MASK,
305                              sw->ptwrite, sw->largepage,
306                              gw->ptes[gw->level-1] & PT_GLOBAL_MASK,
307                              gw->gfn, sw->pfn, false);
308                 sw->sptep = sptep;
309                 return 1;
310         }
311
312         if (is_shadow_present_pte(*sptep) && !is_large_pte(*sptep))
313                 return 0;
314
315         if (is_large_pte(*sptep)) {
316                 set_shadow_pte(sptep, shadow_trap_nonpresent_pte);
317                 kvm_flush_remote_tlbs(vcpu->kvm);
318                 rmap_remove(vcpu->kvm, sptep);
319         }
320
321         if (level == PT_DIRECTORY_LEVEL && gw->level == PT_DIRECTORY_LEVEL) {
322                 metaphysical = 1;
323                 if (!is_dirty_pte(gw->ptes[level - 1]))
324                         access &= ~ACC_WRITE_MASK;
325                 table_gfn = gpte_to_gfn(gw->ptes[level - 1]);
326         } else {
327                 metaphysical = 0;
328                 table_gfn = gw->table_gfn[level - 2];
329         }
330         shadow_page = kvm_mmu_get_page(vcpu, table_gfn, (gva_t)addr, level-1,
331                                        metaphysical, access, sptep);
332         if (!metaphysical) {
333                 r = kvm_read_guest_atomic(vcpu->kvm, gw->pte_gpa[level - 2],
334                                           &curr_pte, sizeof(curr_pte));
335                 if (r || curr_pte != gw->ptes[level - 2]) {
336                         kvm_mmu_put_page(shadow_page, sptep);
337                         kvm_release_pfn_clean(sw->pfn);
338                         sw->sptep = NULL;
339                         return 1;
340                 }
341         }
342
343         spte = __pa(shadow_page->spt) | PT_PRESENT_MASK | PT_ACCESSED_MASK
344                 | PT_WRITABLE_MASK | PT_USER_MASK;
345         *sptep = spte;
346         return 0;
347 }
348
349 static u64 *FNAME(fetch)(struct kvm_vcpu *vcpu, gva_t addr,
350                          struct guest_walker *guest_walker,
351                          int user_fault, int write_fault, int largepage,
352                          int *ptwrite, pfn_t pfn)
353 {
354         struct shadow_walker walker = {
355                 .walker = { .entry = FNAME(shadow_walk_entry), },
356                 .guest_walker = guest_walker,
357                 .user_fault = user_fault,
358                 .write_fault = write_fault,
359                 .largepage = largepage,
360                 .ptwrite = ptwrite,
361                 .pfn = pfn,
362         };
363
364         if (!is_present_pte(guest_walker->ptes[guest_walker->level - 1]))
365                 return NULL;
366
367         walk_shadow(&walker.walker, vcpu, addr);
368
369         return walker.sptep;
370 }
371
372 /*
373  * Page fault handler.  There are several causes for a page fault:
374  *   - there is no shadow pte for the guest pte
375  *   - write access through a shadow pte marked read only so that we can set
376  *     the dirty bit
377  *   - write access to a shadow pte marked read only so we can update the page
378  *     dirty bitmap, when userspace requests it
379  *   - mmio access; in this case we will never install a present shadow pte
380  *   - normal guest page fault due to the guest pte marked not present, not
381  *     writable, or not executable
382  *
383  *  Returns: 1 if we need to emulate the instruction, 0 otherwise, or
384  *           a negative value on error.
385  */
386 static int FNAME(page_fault)(struct kvm_vcpu *vcpu, gva_t addr,
387                                u32 error_code)
388 {
389         int write_fault = error_code & PFERR_WRITE_MASK;
390         int user_fault = error_code & PFERR_USER_MASK;
391         int fetch_fault = error_code & PFERR_FETCH_MASK;
392         struct guest_walker walker;
393         u64 *shadow_pte;
394         int write_pt = 0;
395         int r;
396         pfn_t pfn;
397         int largepage = 0;
398         unsigned long mmu_seq;
399
400         pgprintk("%s: addr %lx err %x\n", __func__, addr, error_code);
401         kvm_mmu_audit(vcpu, "pre page fault");
402
403         r = mmu_topup_memory_caches(vcpu);
404         if (r)
405                 return r;
406
407         /*
408          * Look up the shadow pte for the faulting address.
409          */
410         r = FNAME(walk_addr)(&walker, vcpu, addr, write_fault, user_fault,
411                              fetch_fault);
412
413         /*
414          * The page is not mapped by the guest.  Let the guest handle it.
415          */
416         if (!r) {
417                 pgprintk("%s: guest page fault\n", __func__);
418                 inject_page_fault(vcpu, addr, walker.error_code);
419                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
420                 return 0;
421         }
422
423         if (walker.level == PT_DIRECTORY_LEVEL) {
424                 gfn_t large_gfn;
425                 large_gfn = walker.gfn & ~(KVM_PAGES_PER_HPAGE-1);
426                 if (is_largepage_backed(vcpu, large_gfn)) {
427                         walker.gfn = large_gfn;
428                         largepage = 1;
429                 }
430         }
431         mmu_seq = vcpu->kvm->mmu_notifier_seq;
432         smp_rmb();
433         pfn = gfn_to_pfn(vcpu->kvm, walker.gfn);
434
435         /* mmio */
436         if (is_error_pfn(pfn)) {
437                 pgprintk("gfn %lx is mmio\n", walker.gfn);
438                 kvm_release_pfn_clean(pfn);
439                 return 1;
440         }
441
442         spin_lock(&vcpu->kvm->mmu_lock);
443         if (mmu_notifier_retry(vcpu, mmu_seq))
444                 goto out_unlock;
445         kvm_mmu_free_some_pages(vcpu);
446         shadow_pte = FNAME(fetch)(vcpu, addr, &walker, user_fault, write_fault,
447                                   largepage, &write_pt, pfn);
448
449         pgprintk("%s: shadow pte %p %llx ptwrite %d\n", __func__,
450                  shadow_pte, *shadow_pte, write_pt);
451
452         if (!write_pt)
453                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
454
455         ++vcpu->stat.pf_fixed;
456         kvm_mmu_audit(vcpu, "post page fault (fixed)");
457         spin_unlock(&vcpu->kvm->mmu_lock);
458
459         return write_pt;
460
461 out_unlock:
462         spin_unlock(&vcpu->kvm->mmu_lock);
463         kvm_release_pfn_clean(pfn);
464         return 0;
465 }
466
467 static int FNAME(shadow_invlpg_entry)(struct kvm_shadow_walk *_sw,
468                                       struct kvm_vcpu *vcpu, u64 addr,
469                                       u64 *sptep, int level)
470 {
471
472         if (level == PT_PAGE_TABLE_LEVEL) {
473                 if (is_shadow_present_pte(*sptep))
474                         rmap_remove(vcpu->kvm, sptep);
475                 set_shadow_pte(sptep, shadow_trap_nonpresent_pte);
476                 return 1;
477         }
478         if (!is_shadow_present_pte(*sptep))
479                 return 1;
480         return 0;
481 }
482
483 static void FNAME(invlpg)(struct kvm_vcpu *vcpu, gva_t gva)
484 {
485         struct shadow_walker walker = {
486                 .walker = { .entry = FNAME(shadow_invlpg_entry), },
487         };
488
489         walk_shadow(&walker.walker, vcpu, gva);
490 }
491
492 static gpa_t FNAME(gva_to_gpa)(struct kvm_vcpu *vcpu, gva_t vaddr)
493 {
494         struct guest_walker walker;
495         gpa_t gpa = UNMAPPED_GVA;
496         int r;
497
498         r = FNAME(walk_addr)(&walker, vcpu, vaddr, 0, 0, 0);
499
500         if (r) {
501                 gpa = gfn_to_gpa(walker.gfn);
502                 gpa |= vaddr & ~PAGE_MASK;
503         }
504
505         return gpa;
506 }
507
508 static void FNAME(prefetch_page)(struct kvm_vcpu *vcpu,
509                                  struct kvm_mmu_page *sp)
510 {
511         int i, j, offset, r;
512         pt_element_t pt[256 / sizeof(pt_element_t)];
513         gpa_t pte_gpa;
514
515         if (sp->role.metaphysical
516             || (PTTYPE == 32 && sp->role.level > PT_PAGE_TABLE_LEVEL)) {
517                 nonpaging_prefetch_page(vcpu, sp);
518                 return;
519         }
520
521         pte_gpa = gfn_to_gpa(sp->gfn);
522         if (PTTYPE == 32) {
523                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
524                 pte_gpa += offset * sizeof(pt_element_t);
525         }
526
527         for (i = 0; i < PT64_ENT_PER_PAGE; i += ARRAY_SIZE(pt)) {
528                 r = kvm_read_guest_atomic(vcpu->kvm, pte_gpa, pt, sizeof pt);
529                 pte_gpa += ARRAY_SIZE(pt) * sizeof(pt_element_t);
530                 for (j = 0; j < ARRAY_SIZE(pt); ++j)
531                         if (r || is_present_pte(pt[j]))
532                                 sp->spt[i+j] = shadow_trap_nonpresent_pte;
533                         else
534                                 sp->spt[i+j] = shadow_notrap_nonpresent_pte;
535         }
536 }
537
538 /*
539  * Using the cached information from sp->gfns is safe because:
540  * - The spte has a reference to the struct page, so the pfn for a given gfn
541  *   can't change unless all sptes pointing to it are nuked first.
542  * - Alias changes zap the entire shadow cache.
543  */
544 static int FNAME(sync_page)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp)
545 {
546         int i, offset, nr_present;
547
548         offset = nr_present = 0;
549
550         if (PTTYPE == 32)
551                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
552
553         for (i = 0; i < PT64_ENT_PER_PAGE; i++) {
554                 unsigned pte_access;
555                 pt_element_t gpte;
556                 gpa_t pte_gpa;
557                 gfn_t gfn = sp->gfns[i];
558
559                 if (!is_shadow_present_pte(sp->spt[i]))
560                         continue;
561
562                 pte_gpa = gfn_to_gpa(sp->gfn);
563                 pte_gpa += (i+offset) * sizeof(pt_element_t);
564
565                 if (kvm_read_guest_atomic(vcpu->kvm, pte_gpa, &gpte,
566                                           sizeof(pt_element_t)))
567                         return -EINVAL;
568
569                 if (gpte_to_gfn(gpte) != gfn || !is_present_pte(gpte) ||
570                     !(gpte & PT_ACCESSED_MASK)) {
571                         u64 nonpresent;
572
573                         rmap_remove(vcpu->kvm, &sp->spt[i]);
574                         if (is_present_pte(gpte))
575                                 nonpresent = shadow_trap_nonpresent_pte;
576                         else
577                                 nonpresent = shadow_notrap_nonpresent_pte;
578                         set_shadow_pte(&sp->spt[i], nonpresent);
579                         continue;
580                 }
581
582                 nr_present++;
583                 pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
584                 set_spte(vcpu, &sp->spt[i], pte_access, 0, 0,
585                          is_dirty_pte(gpte), 0, gpte & PT_GLOBAL_MASK, gfn,
586                          spte_to_pfn(sp->spt[i]), true, false);
587         }
588
589         return !nr_present;
590 }
591
592 #undef pt_element_t
593 #undef guest_walker
594 #undef shadow_walker
595 #undef FNAME
596 #undef PT_BASE_ADDR_MASK
597 #undef PT_INDEX
598 #undef PT_LEVEL_MASK
599 #undef PT_DIR_BASE_ADDR_MASK
600 #undef PT_LEVEL_BITS
601 #undef PT_MAX_FULL_LEVELS
602 #undef gpte_to_gfn
603 #undef gpte_to_gfn_pde
604 #undef CMPXCHG