KVM: MMU: Keep going on permission error
[linux-2.6.git] / arch / x86 / kvm / paging_tmpl.h
1 /*
2  * Kernel-based Virtual Machine driver for Linux
3  *
4  * This module enables machines with Intel VT-x extensions to run virtual
5  * machines without emulation or binary translation.
6  *
7  * MMU support
8  *
9  * Copyright (C) 2006 Qumranet, Inc.
10  * Copyright 2010 Red Hat, Inc. and/or its affilates.
11  *
12  * Authors:
13  *   Yaniv Kamay  <yaniv@qumranet.com>
14  *   Avi Kivity   <avi@qumranet.com>
15  *
16  * This work is licensed under the terms of the GNU GPL, version 2.  See
17  * the COPYING file in the top-level directory.
18  *
19  */
20
21 /*
22  * We need the mmu code to access both 32-bit and 64-bit guest ptes,
23  * so the code in this file is compiled twice, once per pte size.
24  */
25
26 #if PTTYPE == 64
27         #define pt_element_t u64
28         #define guest_walker guest_walker64
29         #define FNAME(name) paging##64_##name
30         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
31         #define PT_LVL_ADDR_MASK(lvl) PT64_LVL_ADDR_MASK(lvl)
32         #define PT_LVL_OFFSET_MASK(lvl) PT64_LVL_OFFSET_MASK(lvl)
33         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
34         #define PT_LEVEL_MASK(level) PT64_LEVEL_MASK(level)
35         #define PT_LEVEL_BITS PT64_LEVEL_BITS
36         #ifdef CONFIG_X86_64
37         #define PT_MAX_FULL_LEVELS 4
38         #define CMPXCHG cmpxchg
39         #else
40         #define CMPXCHG cmpxchg64
41         #define PT_MAX_FULL_LEVELS 2
42         #endif
43 #elif PTTYPE == 32
44         #define pt_element_t u32
45         #define guest_walker guest_walker32
46         #define FNAME(name) paging##32_##name
47         #define PT_BASE_ADDR_MASK PT32_BASE_ADDR_MASK
48         #define PT_LVL_ADDR_MASK(lvl) PT32_LVL_ADDR_MASK(lvl)
49         #define PT_LVL_OFFSET_MASK(lvl) PT32_LVL_OFFSET_MASK(lvl)
50         #define PT_INDEX(addr, level) PT32_INDEX(addr, level)
51         #define PT_LEVEL_MASK(level) PT32_LEVEL_MASK(level)
52         #define PT_LEVEL_BITS PT32_LEVEL_BITS
53         #define PT_MAX_FULL_LEVELS 2
54         #define CMPXCHG cmpxchg
55 #else
56         #error Invalid PTTYPE value
57 #endif
58
59 #define gpte_to_gfn_lvl FNAME(gpte_to_gfn_lvl)
60 #define gpte_to_gfn(pte) gpte_to_gfn_lvl((pte), PT_PAGE_TABLE_LEVEL)
61
62 /*
63  * The guest_walker structure emulates the behavior of the hardware page
64  * table walker.
65  */
66 struct guest_walker {
67         int level;
68         gfn_t table_gfn[PT_MAX_FULL_LEVELS];
69         pt_element_t ptes[PT_MAX_FULL_LEVELS];
70         gpa_t pte_gpa[PT_MAX_FULL_LEVELS];
71         unsigned pt_access;
72         unsigned pte_access;
73         gfn_t gfn;
74         u32 error_code;
75 };
76
77 static gfn_t gpte_to_gfn_lvl(pt_element_t gpte, int lvl)
78 {
79         return (gpte & PT_LVL_ADDR_MASK(lvl)) >> PAGE_SHIFT;
80 }
81
82 static bool FNAME(cmpxchg_gpte)(struct kvm *kvm,
83                          gfn_t table_gfn, unsigned index,
84                          pt_element_t orig_pte, pt_element_t new_pte)
85 {
86         pt_element_t ret;
87         pt_element_t *table;
88         struct page *page;
89
90         page = gfn_to_page(kvm, table_gfn);
91
92         table = kmap_atomic(page, KM_USER0);
93         ret = CMPXCHG(&table[index], orig_pte, new_pte);
94         kunmap_atomic(table, KM_USER0);
95
96         kvm_release_page_dirty(page);
97
98         return (ret != orig_pte);
99 }
100
101 static unsigned FNAME(gpte_access)(struct kvm_vcpu *vcpu, pt_element_t gpte)
102 {
103         unsigned access;
104
105         access = (gpte & (PT_WRITABLE_MASK | PT_USER_MASK)) | ACC_EXEC_MASK;
106 #if PTTYPE == 64
107         if (is_nx(vcpu))
108                 access &= ~(gpte >> PT64_NX_SHIFT);
109 #endif
110         return access;
111 }
112
113 /*
114  * Fetch a guest pte for a guest virtual address
115  */
116 static int FNAME(walk_addr)(struct guest_walker *walker,
117                             struct kvm_vcpu *vcpu, gva_t addr,
118                             int write_fault, int user_fault, int fetch_fault)
119 {
120         pt_element_t pte;
121         gfn_t table_gfn;
122         unsigned index, pt_access, uninitialized_var(pte_access);
123         gpa_t pte_gpa;
124         bool eperm, present, rsvd_fault;
125
126         trace_kvm_mmu_pagetable_walk(addr, write_fault, user_fault,
127                                      fetch_fault);
128 walk:
129         present = true;
130         eperm = rsvd_fault = false;
131         walker->level = vcpu->arch.mmu.root_level;
132         pte = vcpu->arch.cr3;
133 #if PTTYPE == 64
134         if (!is_long_mode(vcpu)) {
135                 pte = kvm_pdptr_read(vcpu, (addr >> 30) & 3);
136                 trace_kvm_mmu_paging_element(pte, walker->level);
137                 if (!is_present_gpte(pte)) {
138                         present = false;
139                         goto error;
140                 }
141                 --walker->level;
142         }
143 #endif
144         ASSERT((!is_long_mode(vcpu) && is_pae(vcpu)) ||
145                (vcpu->arch.cr3 & CR3_NONPAE_RESERVED_BITS) == 0);
146
147         pt_access = ACC_ALL;
148
149         for (;;) {
150                 index = PT_INDEX(addr, walker->level);
151
152                 table_gfn = gpte_to_gfn(pte);
153                 pte_gpa = gfn_to_gpa(table_gfn);
154                 pte_gpa += index * sizeof(pt_element_t);
155                 walker->table_gfn[walker->level - 1] = table_gfn;
156                 walker->pte_gpa[walker->level - 1] = pte_gpa;
157
158                 if (kvm_read_guest(vcpu->kvm, pte_gpa, &pte, sizeof(pte))) {
159                         present = false;
160                         break;
161                 }
162
163                 trace_kvm_mmu_paging_element(pte, walker->level);
164
165                 if (!is_present_gpte(pte)) {
166                         present = false;
167                         break;
168                 }
169
170                 if (is_rsvd_bits_set(vcpu, pte, walker->level)) {
171                         rsvd_fault = true;
172                         break;
173                 }
174
175                 if (write_fault && !is_writable_pte(pte))
176                         if (user_fault || is_write_protection(vcpu))
177                                 eperm = true;
178
179                 if (user_fault && !(pte & PT_USER_MASK))
180                         eperm = true;
181
182 #if PTTYPE == 64
183                 if (fetch_fault && (pte & PT64_NX_MASK))
184                         eperm = true;
185 #endif
186
187                 if (!eperm && !rsvd_fault && !(pte & PT_ACCESSED_MASK)) {
188                         trace_kvm_mmu_set_accessed_bit(table_gfn, index,
189                                                        sizeof(pte));
190                         if (FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn,
191                             index, pte, pte|PT_ACCESSED_MASK))
192                                 goto walk;
193                         mark_page_dirty(vcpu->kvm, table_gfn);
194                         pte |= PT_ACCESSED_MASK;
195                 }
196
197                 pte_access = pt_access & FNAME(gpte_access)(vcpu, pte);
198
199                 walker->ptes[walker->level - 1] = pte;
200
201                 if ((walker->level == PT_PAGE_TABLE_LEVEL) ||
202                     ((walker->level == PT_DIRECTORY_LEVEL) &&
203                                 is_large_pte(pte) &&
204                                 (PTTYPE == 64 || is_pse(vcpu))) ||
205                     ((walker->level == PT_PDPE_LEVEL) &&
206                                 is_large_pte(pte) &&
207                                 is_long_mode(vcpu))) {
208                         int lvl = walker->level;
209
210                         walker->gfn = gpte_to_gfn_lvl(pte, lvl);
211                         walker->gfn += (addr & PT_LVL_OFFSET_MASK(lvl))
212                                         >> PAGE_SHIFT;
213
214                         if (PTTYPE == 32 &&
215                             walker->level == PT_DIRECTORY_LEVEL &&
216                             is_cpuid_PSE36())
217                                 walker->gfn += pse36_gfn_delta(pte);
218
219                         break;
220                 }
221
222                 pt_access = pte_access;
223                 --walker->level;
224         }
225
226         if (!present || eperm || rsvd_fault)
227                 goto error;
228
229         if (write_fault && !is_dirty_gpte(pte)) {
230                 bool ret;
231
232                 trace_kvm_mmu_set_dirty_bit(table_gfn, index, sizeof(pte));
233                 ret = FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn, index, pte,
234                             pte|PT_DIRTY_MASK);
235                 if (ret)
236                         goto walk;
237                 mark_page_dirty(vcpu->kvm, table_gfn);
238                 pte |= PT_DIRTY_MASK;
239                 walker->ptes[walker->level - 1] = pte;
240         }
241
242         walker->pt_access = pt_access;
243         walker->pte_access = pte_access;
244         pgprintk("%s: pte %llx pte_access %x pt_access %x\n",
245                  __func__, (u64)pte, pte_access, pt_access);
246         return 1;
247
248 error:
249         walker->error_code = 0;
250         if (present)
251                 walker->error_code |= PFERR_PRESENT_MASK;
252         if (write_fault)
253                 walker->error_code |= PFERR_WRITE_MASK;
254         if (user_fault)
255                 walker->error_code |= PFERR_USER_MASK;
256         if (fetch_fault && is_nx(vcpu))
257                 walker->error_code |= PFERR_FETCH_MASK;
258         if (rsvd_fault)
259                 walker->error_code |= PFERR_RSVD_MASK;
260         trace_kvm_mmu_walker_error(walker->error_code);
261         return 0;
262 }
263
264 static void FNAME(update_pte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
265                               u64 *spte, const void *pte)
266 {
267         pt_element_t gpte;
268         unsigned pte_access;
269         pfn_t pfn;
270         u64 new_spte;
271
272         gpte = *(const pt_element_t *)pte;
273         if (~gpte & (PT_PRESENT_MASK | PT_ACCESSED_MASK)) {
274                 if (!is_present_gpte(gpte)) {
275                         if (sp->unsync)
276                                 new_spte = shadow_trap_nonpresent_pte;
277                         else
278                                 new_spte = shadow_notrap_nonpresent_pte;
279                         __set_spte(spte, new_spte);
280                 }
281                 return;
282         }
283         pgprintk("%s: gpte %llx spte %p\n", __func__, (u64)gpte, spte);
284         pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
285         if (gpte_to_gfn(gpte) != vcpu->arch.update_pte.gfn)
286                 return;
287         pfn = vcpu->arch.update_pte.pfn;
288         if (is_error_pfn(pfn))
289                 return;
290         if (mmu_notifier_retry(vcpu, vcpu->arch.update_pte.mmu_seq))
291                 return;
292         kvm_get_pfn(pfn);
293         /*
294          * we call mmu_set_spte() with reset_host_protection = true beacuse that
295          * vcpu->arch.update_pte.pfn was fetched from get_user_pages(write = 1).
296          */
297         mmu_set_spte(vcpu, spte, sp->role.access, pte_access, 0, 0,
298                      is_dirty_gpte(gpte), NULL, PT_PAGE_TABLE_LEVEL,
299                      gpte_to_gfn(gpte), pfn, true, true);
300 }
301
302 /*
303  * Fetch a shadow pte for a specific level in the paging hierarchy.
304  */
305 static u64 *FNAME(fetch)(struct kvm_vcpu *vcpu, gva_t addr,
306                          struct guest_walker *gw,
307                          int user_fault, int write_fault, int hlevel,
308                          int *ptwrite, pfn_t pfn)
309 {
310         unsigned access = gw->pt_access;
311         struct kvm_mmu_page *sp;
312         u64 spte, *sptep = NULL;
313         int direct;
314         gfn_t table_gfn;
315         int r;
316         int level;
317         bool dirty = is_dirty_gpte(gw->ptes[gw->level - 1]);
318         unsigned direct_access;
319         pt_element_t curr_pte;
320         struct kvm_shadow_walk_iterator iterator;
321
322         if (!is_present_gpte(gw->ptes[gw->level - 1]))
323                 return NULL;
324
325         direct_access = gw->pt_access & gw->pte_access;
326         if (!dirty)
327                 direct_access &= ~ACC_WRITE_MASK;
328
329         for_each_shadow_entry(vcpu, addr, iterator) {
330                 level = iterator.level;
331                 sptep = iterator.sptep;
332                 if (iterator.level == hlevel) {
333                         mmu_set_spte(vcpu, sptep, access,
334                                      gw->pte_access & access,
335                                      user_fault, write_fault,
336                                      dirty, ptwrite, level,
337                                      gw->gfn, pfn, false, true);
338                         break;
339                 }
340
341                 if (is_shadow_present_pte(*sptep) && !is_large_pte(*sptep)) {
342                         struct kvm_mmu_page *child;
343
344                         if (level != gw->level)
345                                 continue;
346
347                         /*
348                          * For the direct sp, if the guest pte's dirty bit
349                          * changed form clean to dirty, it will corrupt the
350                          * sp's access: allow writable in the read-only sp,
351                          * so we should update the spte at this point to get
352                          * a new sp with the correct access.
353                          */
354                         child = page_header(*sptep & PT64_BASE_ADDR_MASK);
355                         if (child->role.access == direct_access)
356                                 continue;
357
358                         mmu_page_remove_parent_pte(child, sptep);
359                         __set_spte(sptep, shadow_trap_nonpresent_pte);
360                         kvm_flush_remote_tlbs(vcpu->kvm);
361                 }
362
363                 if (is_large_pte(*sptep)) {
364                         drop_spte(vcpu->kvm, sptep, shadow_trap_nonpresent_pte);
365                         kvm_flush_remote_tlbs(vcpu->kvm);
366                 }
367
368                 if (level <= gw->level) {
369                         direct = 1;
370                         access = direct_access;
371
372                         /*
373                          * It is a large guest pages backed by small host pages,
374                          * So we set @direct(@sp->role.direct)=1, and set
375                          * @table_gfn(@sp->gfn)=the base page frame for linear
376                          * translations.
377                          */
378                         table_gfn = gw->gfn & ~(KVM_PAGES_PER_HPAGE(level) - 1);
379                         access &= gw->pte_access;
380                 } else {
381                         direct = 0;
382                         table_gfn = gw->table_gfn[level - 2];
383                 }
384                 sp = kvm_mmu_get_page(vcpu, table_gfn, addr, level-1,
385                                                direct, access, sptep);
386                 if (!direct) {
387                         r = kvm_read_guest_atomic(vcpu->kvm,
388                                                   gw->pte_gpa[level - 2],
389                                                   &curr_pte, sizeof(curr_pte));
390                         if (r || curr_pte != gw->ptes[level - 2]) {
391                                 kvm_mmu_put_page(sp, sptep);
392                                 kvm_release_pfn_clean(pfn);
393                                 sptep = NULL;
394                                 break;
395                         }
396                 }
397
398                 spte = __pa(sp->spt)
399                         | PT_PRESENT_MASK | PT_ACCESSED_MASK
400                         | PT_WRITABLE_MASK | PT_USER_MASK;
401                 *sptep = spte;
402         }
403
404         return sptep;
405 }
406
407 /*
408  * Page fault handler.  There are several causes for a page fault:
409  *   - there is no shadow pte for the guest pte
410  *   - write access through a shadow pte marked read only so that we can set
411  *     the dirty bit
412  *   - write access to a shadow pte marked read only so we can update the page
413  *     dirty bitmap, when userspace requests it
414  *   - mmio access; in this case we will never install a present shadow pte
415  *   - normal guest page fault due to the guest pte marked not present, not
416  *     writable, or not executable
417  *
418  *  Returns: 1 if we need to emulate the instruction, 0 otherwise, or
419  *           a negative value on error.
420  */
421 static int FNAME(page_fault)(struct kvm_vcpu *vcpu, gva_t addr,
422                                u32 error_code)
423 {
424         int write_fault = error_code & PFERR_WRITE_MASK;
425         int user_fault = error_code & PFERR_USER_MASK;
426         int fetch_fault = error_code & PFERR_FETCH_MASK;
427         struct guest_walker walker;
428         u64 *sptep;
429         int write_pt = 0;
430         int r;
431         pfn_t pfn;
432         int level = PT_PAGE_TABLE_LEVEL;
433         unsigned long mmu_seq;
434
435         pgprintk("%s: addr %lx err %x\n", __func__, addr, error_code);
436         kvm_mmu_audit(vcpu, "pre page fault");
437
438         r = mmu_topup_memory_caches(vcpu);
439         if (r)
440                 return r;
441
442         /*
443          * Look up the guest pte for the faulting address.
444          */
445         r = FNAME(walk_addr)(&walker, vcpu, addr, write_fault, user_fault,
446                              fetch_fault);
447
448         /*
449          * The page is not mapped by the guest.  Let the guest handle it.
450          */
451         if (!r) {
452                 pgprintk("%s: guest page fault\n", __func__);
453                 inject_page_fault(vcpu, addr, walker.error_code);
454                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
455                 return 0;
456         }
457
458         if (walker.level >= PT_DIRECTORY_LEVEL) {
459                 level = min(walker.level, mapping_level(vcpu, walker.gfn));
460                 walker.gfn = walker.gfn & ~(KVM_PAGES_PER_HPAGE(level) - 1);
461         }
462
463         mmu_seq = vcpu->kvm->mmu_notifier_seq;
464         smp_rmb();
465         pfn = gfn_to_pfn(vcpu->kvm, walker.gfn);
466
467         /* mmio */
468         if (is_error_pfn(pfn))
469                 return kvm_handle_bad_page(vcpu->kvm, walker.gfn, pfn);
470
471         spin_lock(&vcpu->kvm->mmu_lock);
472         if (mmu_notifier_retry(vcpu, mmu_seq))
473                 goto out_unlock;
474         kvm_mmu_free_some_pages(vcpu);
475         sptep = FNAME(fetch)(vcpu, addr, &walker, user_fault, write_fault,
476                              level, &write_pt, pfn);
477         (void)sptep;
478         pgprintk("%s: shadow pte %p %llx ptwrite %d\n", __func__,
479                  sptep, *sptep, write_pt);
480
481         if (!write_pt)
482                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
483
484         ++vcpu->stat.pf_fixed;
485         kvm_mmu_audit(vcpu, "post page fault (fixed)");
486         spin_unlock(&vcpu->kvm->mmu_lock);
487
488         return write_pt;
489
490 out_unlock:
491         spin_unlock(&vcpu->kvm->mmu_lock);
492         kvm_release_pfn_clean(pfn);
493         return 0;
494 }
495
496 static void FNAME(invlpg)(struct kvm_vcpu *vcpu, gva_t gva)
497 {
498         struct kvm_shadow_walk_iterator iterator;
499         struct kvm_mmu_page *sp;
500         gpa_t pte_gpa = -1;
501         int level;
502         u64 *sptep;
503         int need_flush = 0;
504
505         spin_lock(&vcpu->kvm->mmu_lock);
506
507         for_each_shadow_entry(vcpu, gva, iterator) {
508                 level = iterator.level;
509                 sptep = iterator.sptep;
510
511                 sp = page_header(__pa(sptep));
512                 if (is_last_spte(*sptep, level)) {
513                         int offset, shift;
514
515                         if (!sp->unsync)
516                                 break;
517
518                         shift = PAGE_SHIFT -
519                                   (PT_LEVEL_BITS - PT64_LEVEL_BITS) * level;
520                         offset = sp->role.quadrant << shift;
521
522                         pte_gpa = (sp->gfn << PAGE_SHIFT) + offset;
523                         pte_gpa += (sptep - sp->spt) * sizeof(pt_element_t);
524
525                         if (is_shadow_present_pte(*sptep)) {
526                                 if (is_large_pte(*sptep))
527                                         --vcpu->kvm->stat.lpages;
528                                 drop_spte(vcpu->kvm, sptep,
529                                           shadow_trap_nonpresent_pte);
530                                 need_flush = 1;
531                         } else
532                                 __set_spte(sptep, shadow_trap_nonpresent_pte);
533                         break;
534                 }
535
536                 if (!is_shadow_present_pte(*sptep) || !sp->unsync_children)
537                         break;
538         }
539
540         if (need_flush)
541                 kvm_flush_remote_tlbs(vcpu->kvm);
542
543         atomic_inc(&vcpu->kvm->arch.invlpg_counter);
544
545         spin_unlock(&vcpu->kvm->mmu_lock);
546
547         if (pte_gpa == -1)
548                 return;
549
550         if (mmu_topup_memory_caches(vcpu))
551                 return;
552         kvm_mmu_pte_write(vcpu, pte_gpa, NULL, sizeof(pt_element_t), 0);
553 }
554
555 static gpa_t FNAME(gva_to_gpa)(struct kvm_vcpu *vcpu, gva_t vaddr, u32 access,
556                                u32 *error)
557 {
558         struct guest_walker walker;
559         gpa_t gpa = UNMAPPED_GVA;
560         int r;
561
562         r = FNAME(walk_addr)(&walker, vcpu, vaddr,
563                              !!(access & PFERR_WRITE_MASK),
564                              !!(access & PFERR_USER_MASK),
565                              !!(access & PFERR_FETCH_MASK));
566
567         if (r) {
568                 gpa = gfn_to_gpa(walker.gfn);
569                 gpa |= vaddr & ~PAGE_MASK;
570         } else if (error)
571                 *error = walker.error_code;
572
573         return gpa;
574 }
575
576 static void FNAME(prefetch_page)(struct kvm_vcpu *vcpu,
577                                  struct kvm_mmu_page *sp)
578 {
579         int i, j, offset, r;
580         pt_element_t pt[256 / sizeof(pt_element_t)];
581         gpa_t pte_gpa;
582
583         if (sp->role.direct
584             || (PTTYPE == 32 && sp->role.level > PT_PAGE_TABLE_LEVEL)) {
585                 nonpaging_prefetch_page(vcpu, sp);
586                 return;
587         }
588
589         pte_gpa = gfn_to_gpa(sp->gfn);
590         if (PTTYPE == 32) {
591                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
592                 pte_gpa += offset * sizeof(pt_element_t);
593         }
594
595         for (i = 0; i < PT64_ENT_PER_PAGE; i += ARRAY_SIZE(pt)) {
596                 r = kvm_read_guest_atomic(vcpu->kvm, pte_gpa, pt, sizeof pt);
597                 pte_gpa += ARRAY_SIZE(pt) * sizeof(pt_element_t);
598                 for (j = 0; j < ARRAY_SIZE(pt); ++j)
599                         if (r || is_present_gpte(pt[j]))
600                                 sp->spt[i+j] = shadow_trap_nonpresent_pte;
601                         else
602                                 sp->spt[i+j] = shadow_notrap_nonpresent_pte;
603         }
604 }
605
606 /*
607  * Using the cached information from sp->gfns is safe because:
608  * - The spte has a reference to the struct page, so the pfn for a given gfn
609  *   can't change unless all sptes pointing to it are nuked first.
610  */
611 static int FNAME(sync_page)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
612                             bool clear_unsync)
613 {
614         int i, offset, nr_present;
615         bool reset_host_protection;
616         gpa_t first_pte_gpa;
617
618         offset = nr_present = 0;
619
620         /* direct kvm_mmu_page can not be unsync. */
621         BUG_ON(sp->role.direct);
622
623         if (PTTYPE == 32)
624                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
625
626         first_pte_gpa = gfn_to_gpa(sp->gfn) + offset * sizeof(pt_element_t);
627
628         for (i = 0; i < PT64_ENT_PER_PAGE; i++) {
629                 unsigned pte_access;
630                 pt_element_t gpte;
631                 gpa_t pte_gpa;
632                 gfn_t gfn;
633
634                 if (!is_shadow_present_pte(sp->spt[i]))
635                         continue;
636
637                 pte_gpa = first_pte_gpa + i * sizeof(pt_element_t);
638
639                 if (kvm_read_guest_atomic(vcpu->kvm, pte_gpa, &gpte,
640                                           sizeof(pt_element_t)))
641                         return -EINVAL;
642
643                 gfn = gpte_to_gfn(gpte);
644                 if (gfn != sp->gfns[i] ||
645                       !is_present_gpte(gpte) || !(gpte & PT_ACCESSED_MASK)) {
646                         u64 nonpresent;
647
648                         if (is_present_gpte(gpte) || !clear_unsync)
649                                 nonpresent = shadow_trap_nonpresent_pte;
650                         else
651                                 nonpresent = shadow_notrap_nonpresent_pte;
652                         drop_spte(vcpu->kvm, &sp->spt[i], nonpresent);
653                         continue;
654                 }
655
656                 nr_present++;
657                 pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
658                 if (!(sp->spt[i] & SPTE_HOST_WRITEABLE)) {
659                         pte_access &= ~ACC_WRITE_MASK;
660                         reset_host_protection = 0;
661                 } else {
662                         reset_host_protection = 1;
663                 }
664                 set_spte(vcpu, &sp->spt[i], pte_access, 0, 0,
665                          is_dirty_gpte(gpte), PT_PAGE_TABLE_LEVEL, gfn,
666                          spte_to_pfn(sp->spt[i]), true, false,
667                          reset_host_protection);
668         }
669
670         return !nr_present;
671 }
672
673 #undef pt_element_t
674 #undef guest_walker
675 #undef FNAME
676 #undef PT_BASE_ADDR_MASK
677 #undef PT_INDEX
678 #undef PT_LEVEL_MASK
679 #undef PT_LVL_ADDR_MASK
680 #undef PT_LVL_OFFSET_MASK
681 #undef PT_LEVEL_BITS
682 #undef PT_MAX_FULL_LEVELS
683 #undef gpte_to_gfn
684 #undef gpte_to_gfn_lvl
685 #undef CMPXCHG