117d63f6304dbdb3f484e377e7e547b3a6123bbe
[linux-2.6.git] / arch / x86 / kvm / paging_tmpl.h
1 /*
2  * Kernel-based Virtual Machine driver for Linux
3  *
4  * This module enables machines with Intel VT-x extensions to run virtual
5  * machines without emulation or binary translation.
6  *
7  * MMU support
8  *
9  * Copyright (C) 2006 Qumranet, Inc.
10  * Copyright 2010 Red Hat, Inc. and/or its affilates.
11  *
12  * Authors:
13  *   Yaniv Kamay  <yaniv@qumranet.com>
14  *   Avi Kivity   <avi@qumranet.com>
15  *
16  * This work is licensed under the terms of the GNU GPL, version 2.  See
17  * the COPYING file in the top-level directory.
18  *
19  */
20
21 /*
22  * We need the mmu code to access both 32-bit and 64-bit guest ptes,
23  * so the code in this file is compiled twice, once per pte size.
24  */
25
26 #if PTTYPE == 64
27         #define pt_element_t u64
28         #define guest_walker guest_walker64
29         #define FNAME(name) paging##64_##name
30         #define PT_BASE_ADDR_MASK PT64_BASE_ADDR_MASK
31         #define PT_LVL_ADDR_MASK(lvl) PT64_LVL_ADDR_MASK(lvl)
32         #define PT_LVL_OFFSET_MASK(lvl) PT64_LVL_OFFSET_MASK(lvl)
33         #define PT_INDEX(addr, level) PT64_INDEX(addr, level)
34         #define PT_LEVEL_MASK(level) PT64_LEVEL_MASK(level)
35         #define PT_LEVEL_BITS PT64_LEVEL_BITS
36         #ifdef CONFIG_X86_64
37         #define PT_MAX_FULL_LEVELS 4
38         #define CMPXCHG cmpxchg
39         #else
40         #define CMPXCHG cmpxchg64
41         #define PT_MAX_FULL_LEVELS 2
42         #endif
43 #elif PTTYPE == 32
44         #define pt_element_t u32
45         #define guest_walker guest_walker32
46         #define FNAME(name) paging##32_##name
47         #define PT_BASE_ADDR_MASK PT32_BASE_ADDR_MASK
48         #define PT_LVL_ADDR_MASK(lvl) PT32_LVL_ADDR_MASK(lvl)
49         #define PT_LVL_OFFSET_MASK(lvl) PT32_LVL_OFFSET_MASK(lvl)
50         #define PT_INDEX(addr, level) PT32_INDEX(addr, level)
51         #define PT_LEVEL_MASK(level) PT32_LEVEL_MASK(level)
52         #define PT_LEVEL_BITS PT32_LEVEL_BITS
53         #define PT_MAX_FULL_LEVELS 2
54         #define CMPXCHG cmpxchg
55 #else
56         #error Invalid PTTYPE value
57 #endif
58
59 #define gpte_to_gfn_lvl FNAME(gpte_to_gfn_lvl)
60 #define gpte_to_gfn(pte) gpte_to_gfn_lvl((pte), PT_PAGE_TABLE_LEVEL)
61
62 /*
63  * The guest_walker structure emulates the behavior of the hardware page
64  * table walker.
65  */
66 struct guest_walker {
67         int level;
68         gfn_t table_gfn[PT_MAX_FULL_LEVELS];
69         pt_element_t ptes[PT_MAX_FULL_LEVELS];
70         gpa_t pte_gpa[PT_MAX_FULL_LEVELS];
71         unsigned pt_access;
72         unsigned pte_access;
73         gfn_t gfn;
74         u32 error_code;
75 };
76
77 static gfn_t gpte_to_gfn_lvl(pt_element_t gpte, int lvl)
78 {
79         return (gpte & PT_LVL_ADDR_MASK(lvl)) >> PAGE_SHIFT;
80 }
81
82 static bool FNAME(cmpxchg_gpte)(struct kvm *kvm,
83                          gfn_t table_gfn, unsigned index,
84                          pt_element_t orig_pte, pt_element_t new_pte)
85 {
86         pt_element_t ret;
87         pt_element_t *table;
88         struct page *page;
89
90         page = gfn_to_page(kvm, table_gfn);
91
92         table = kmap_atomic(page, KM_USER0);
93         ret = CMPXCHG(&table[index], orig_pte, new_pte);
94         kunmap_atomic(table, KM_USER0);
95
96         kvm_release_page_dirty(page);
97
98         return (ret != orig_pte);
99 }
100
101 static unsigned FNAME(gpte_access)(struct kvm_vcpu *vcpu, pt_element_t gpte)
102 {
103         unsigned access;
104
105         access = (gpte & (PT_WRITABLE_MASK | PT_USER_MASK)) | ACC_EXEC_MASK;
106 #if PTTYPE == 64
107         if (is_nx(vcpu))
108                 access &= ~(gpte >> PT64_NX_SHIFT);
109 #endif
110         return access;
111 }
112
113 /*
114  * Fetch a guest pte for a guest virtual address
115  */
116 static int FNAME(walk_addr)(struct guest_walker *walker,
117                             struct kvm_vcpu *vcpu, gva_t addr,
118                             int write_fault, int user_fault, int fetch_fault)
119 {
120         pt_element_t pte;
121         gfn_t table_gfn;
122         unsigned index, pt_access, pte_access;
123         gpa_t pte_gpa;
124         int rsvd_fault = 0;
125
126         trace_kvm_mmu_pagetable_walk(addr, write_fault, user_fault,
127                                      fetch_fault);
128 walk:
129         walker->level = vcpu->arch.mmu.root_level;
130         pte = vcpu->arch.cr3;
131 #if PTTYPE == 64
132         if (!is_long_mode(vcpu)) {
133                 pte = kvm_pdptr_read(vcpu, (addr >> 30) & 3);
134                 trace_kvm_mmu_paging_element(pte, walker->level);
135                 if (!is_present_gpte(pte))
136                         goto not_present;
137                 --walker->level;
138         }
139 #endif
140         ASSERT((!is_long_mode(vcpu) && is_pae(vcpu)) ||
141                (vcpu->arch.cr3 & CR3_NONPAE_RESERVED_BITS) == 0);
142
143         pt_access = ACC_ALL;
144
145         for (;;) {
146                 index = PT_INDEX(addr, walker->level);
147
148                 table_gfn = gpte_to_gfn(pte);
149                 pte_gpa = gfn_to_gpa(table_gfn);
150                 pte_gpa += index * sizeof(pt_element_t);
151                 walker->table_gfn[walker->level - 1] = table_gfn;
152                 walker->pte_gpa[walker->level - 1] = pte_gpa;
153
154                 if (kvm_read_guest(vcpu->kvm, pte_gpa, &pte, sizeof(pte)))
155                         goto not_present;
156
157                 trace_kvm_mmu_paging_element(pte, walker->level);
158
159                 if (!is_present_gpte(pte))
160                         goto not_present;
161
162                 rsvd_fault = is_rsvd_bits_set(vcpu, pte, walker->level);
163                 if (rsvd_fault)
164                         goto access_error;
165
166                 if (write_fault && !is_writable_pte(pte))
167                         if (user_fault || is_write_protection(vcpu))
168                                 goto access_error;
169
170                 if (user_fault && !(pte & PT_USER_MASK))
171                         goto access_error;
172
173 #if PTTYPE == 64
174                 if (fetch_fault && (pte & PT64_NX_MASK))
175                         goto access_error;
176 #endif
177
178                 if (!(pte & PT_ACCESSED_MASK)) {
179                         trace_kvm_mmu_set_accessed_bit(table_gfn, index,
180                                                        sizeof(pte));
181                         if (FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn,
182                             index, pte, pte|PT_ACCESSED_MASK))
183                                 goto walk;
184                         mark_page_dirty(vcpu->kvm, table_gfn);
185                         pte |= PT_ACCESSED_MASK;
186                 }
187
188                 pte_access = pt_access & FNAME(gpte_access)(vcpu, pte);
189
190                 walker->ptes[walker->level - 1] = pte;
191
192                 if ((walker->level == PT_PAGE_TABLE_LEVEL) ||
193                     ((walker->level == PT_DIRECTORY_LEVEL) &&
194                                 is_large_pte(pte) &&
195                                 (PTTYPE == 64 || is_pse(vcpu))) ||
196                     ((walker->level == PT_PDPE_LEVEL) &&
197                                 is_large_pte(pte) &&
198                                 is_long_mode(vcpu))) {
199                         int lvl = walker->level;
200
201                         walker->gfn = gpte_to_gfn_lvl(pte, lvl);
202                         walker->gfn += (addr & PT_LVL_OFFSET_MASK(lvl))
203                                         >> PAGE_SHIFT;
204
205                         if (PTTYPE == 32 &&
206                             walker->level == PT_DIRECTORY_LEVEL &&
207                             is_cpuid_PSE36())
208                                 walker->gfn += pse36_gfn_delta(pte);
209
210                         break;
211                 }
212
213                 pt_access = pte_access;
214                 --walker->level;
215         }
216
217         if (write_fault && !is_dirty_gpte(pte)) {
218                 bool ret;
219
220                 trace_kvm_mmu_set_dirty_bit(table_gfn, index, sizeof(pte));
221                 ret = FNAME(cmpxchg_gpte)(vcpu->kvm, table_gfn, index, pte,
222                             pte|PT_DIRTY_MASK);
223                 if (ret)
224                         goto walk;
225                 mark_page_dirty(vcpu->kvm, table_gfn);
226                 pte |= PT_DIRTY_MASK;
227                 walker->ptes[walker->level - 1] = pte;
228         }
229
230         walker->pt_access = pt_access;
231         walker->pte_access = pte_access;
232         pgprintk("%s: pte %llx pte_access %x pt_access %x\n",
233                  __func__, (u64)pte, pte_access, pt_access);
234         return 1;
235
236 not_present:
237         walker->error_code = 0;
238         goto err;
239
240 access_error:
241         walker->error_code = PFERR_PRESENT_MASK;
242
243 err:
244         if (write_fault)
245                 walker->error_code |= PFERR_WRITE_MASK;
246         if (user_fault)
247                 walker->error_code |= PFERR_USER_MASK;
248         if (fetch_fault)
249                 walker->error_code |= PFERR_FETCH_MASK;
250         if (rsvd_fault)
251                 walker->error_code |= PFERR_RSVD_MASK;
252         trace_kvm_mmu_walker_error(walker->error_code);
253         return 0;
254 }
255
256 static void FNAME(update_pte)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
257                               u64 *spte, const void *pte)
258 {
259         pt_element_t gpte;
260         unsigned pte_access;
261         pfn_t pfn;
262         u64 new_spte;
263
264         gpte = *(const pt_element_t *)pte;
265         if (~gpte & (PT_PRESENT_MASK | PT_ACCESSED_MASK)) {
266                 if (!is_present_gpte(gpte)) {
267                         if (sp->unsync)
268                                 new_spte = shadow_trap_nonpresent_pte;
269                         else
270                                 new_spte = shadow_notrap_nonpresent_pte;
271                         __set_spte(spte, new_spte);
272                 }
273                 return;
274         }
275         pgprintk("%s: gpte %llx spte %p\n", __func__, (u64)gpte, spte);
276         pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
277         if (gpte_to_gfn(gpte) != vcpu->arch.update_pte.gfn)
278                 return;
279         pfn = vcpu->arch.update_pte.pfn;
280         if (is_error_pfn(pfn))
281                 return;
282         if (mmu_notifier_retry(vcpu, vcpu->arch.update_pte.mmu_seq))
283                 return;
284         kvm_get_pfn(pfn);
285         /*
286          * we call mmu_set_spte() with reset_host_protection = true beacuse that
287          * vcpu->arch.update_pte.pfn was fetched from get_user_pages(write = 1).
288          */
289         mmu_set_spte(vcpu, spte, sp->role.access, pte_access, 0, 0,
290                      is_dirty_gpte(gpte), NULL, PT_PAGE_TABLE_LEVEL,
291                      gpte_to_gfn(gpte), pfn, true, true);
292 }
293
294 /*
295  * Fetch a shadow pte for a specific level in the paging hierarchy.
296  */
297 static u64 *FNAME(fetch)(struct kvm_vcpu *vcpu, gva_t addr,
298                          struct guest_walker *gw,
299                          int user_fault, int write_fault, int hlevel,
300                          int *ptwrite, pfn_t pfn)
301 {
302         unsigned access = gw->pt_access;
303         struct kvm_mmu_page *sp;
304         u64 spte, *sptep = NULL;
305         int direct;
306         gfn_t table_gfn;
307         int r;
308         int level;
309         pt_element_t curr_pte;
310         struct kvm_shadow_walk_iterator iterator;
311
312         if (!is_present_gpte(gw->ptes[gw->level - 1]))
313                 return NULL;
314
315         for_each_shadow_entry(vcpu, addr, iterator) {
316                 level = iterator.level;
317                 sptep = iterator.sptep;
318                 if (iterator.level == hlevel) {
319                         mmu_set_spte(vcpu, sptep, access,
320                                      gw->pte_access & access,
321                                      user_fault, write_fault,
322                                      is_dirty_gpte(gw->ptes[gw->level-1]),
323                                      ptwrite, level,
324                                      gw->gfn, pfn, false, true);
325                         break;
326                 }
327
328                 if (is_shadow_present_pte(*sptep) && !is_large_pte(*sptep)) {
329                         struct kvm_mmu_page *child;
330                         unsigned direct_access;
331
332                         if (level != gw->level)
333                                 continue;
334
335                         /*
336                          * For the direct sp, if the guest pte's dirty bit
337                          * changed form clean to dirty, it will corrupt the
338                          * sp's access: allow writable in the read-only sp,
339                          * so we should update the spte at this point to get
340                          * a new sp with the correct access.
341                          */
342                         direct_access = gw->pt_access & gw->pte_access;
343                         if (!is_dirty_gpte(gw->ptes[gw->level - 1]))
344                                 direct_access &= ~ACC_WRITE_MASK;
345
346                         child = page_header(*sptep & PT64_BASE_ADDR_MASK);
347                         if (child->role.access == direct_access)
348                                 continue;
349
350                         mmu_page_remove_parent_pte(child, sptep);
351                         __set_spte(sptep, shadow_trap_nonpresent_pte);
352                         kvm_flush_remote_tlbs(vcpu->kvm);
353                 }
354
355                 if (is_large_pte(*sptep)) {
356                         rmap_remove(vcpu->kvm, sptep);
357                         __set_spte(sptep, shadow_trap_nonpresent_pte);
358                         kvm_flush_remote_tlbs(vcpu->kvm);
359                 }
360
361                 if (level <= gw->level) {
362                         int delta = level - gw->level + 1;
363                         direct = 1;
364                         if (!is_dirty_gpte(gw->ptes[level - delta]))
365                                 access &= ~ACC_WRITE_MASK;
366                         access &= gw->pte_access;
367
368                         /*
369                          * It is a large guest pages backed by small host pages,
370                          * So we set @direct(@sp->role.direct)=1, and set
371                          * @table_gfn(@sp->gfn)=the base page frame for linear
372                          * translations.
373                          */
374                         table_gfn = gw->gfn & ~(KVM_PAGES_PER_HPAGE(level) - 1);
375                         access &= gw->pte_access;
376                 } else {
377                         direct = 0;
378                         table_gfn = gw->table_gfn[level - 2];
379                 }
380                 sp = kvm_mmu_get_page(vcpu, table_gfn, addr, level-1,
381                                                direct, access, sptep);
382                 if (!direct) {
383                         r = kvm_read_guest_atomic(vcpu->kvm,
384                                                   gw->pte_gpa[level - 2],
385                                                   &curr_pte, sizeof(curr_pte));
386                         if (r || curr_pte != gw->ptes[level - 2]) {
387                                 kvm_mmu_put_page(sp, sptep);
388                                 kvm_release_pfn_clean(pfn);
389                                 sptep = NULL;
390                                 break;
391                         }
392                 }
393
394                 spte = __pa(sp->spt)
395                         | PT_PRESENT_MASK | PT_ACCESSED_MASK
396                         | PT_WRITABLE_MASK | PT_USER_MASK;
397                 *sptep = spte;
398         }
399
400         return sptep;
401 }
402
403 /*
404  * Page fault handler.  There are several causes for a page fault:
405  *   - there is no shadow pte for the guest pte
406  *   - write access through a shadow pte marked read only so that we can set
407  *     the dirty bit
408  *   - write access to a shadow pte marked read only so we can update the page
409  *     dirty bitmap, when userspace requests it
410  *   - mmio access; in this case we will never install a present shadow pte
411  *   - normal guest page fault due to the guest pte marked not present, not
412  *     writable, or not executable
413  *
414  *  Returns: 1 if we need to emulate the instruction, 0 otherwise, or
415  *           a negative value on error.
416  */
417 static int FNAME(page_fault)(struct kvm_vcpu *vcpu, gva_t addr,
418                                u32 error_code)
419 {
420         int write_fault = error_code & PFERR_WRITE_MASK;
421         int user_fault = error_code & PFERR_USER_MASK;
422         int fetch_fault = error_code & PFERR_FETCH_MASK;
423         struct guest_walker walker;
424         u64 *sptep;
425         int write_pt = 0;
426         int r;
427         pfn_t pfn;
428         int level = PT_PAGE_TABLE_LEVEL;
429         unsigned long mmu_seq;
430
431         pgprintk("%s: addr %lx err %x\n", __func__, addr, error_code);
432         kvm_mmu_audit(vcpu, "pre page fault");
433
434         r = mmu_topup_memory_caches(vcpu);
435         if (r)
436                 return r;
437
438         /*
439          * Look up the guest pte for the faulting address.
440          */
441         r = FNAME(walk_addr)(&walker, vcpu, addr, write_fault, user_fault,
442                              fetch_fault);
443
444         /*
445          * The page is not mapped by the guest.  Let the guest handle it.
446          */
447         if (!r) {
448                 pgprintk("%s: guest page fault\n", __func__);
449                 inject_page_fault(vcpu, addr, walker.error_code);
450                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
451                 return 0;
452         }
453
454         if (walker.level >= PT_DIRECTORY_LEVEL) {
455                 level = min(walker.level, mapping_level(vcpu, walker.gfn));
456                 walker.gfn = walker.gfn & ~(KVM_PAGES_PER_HPAGE(level) - 1);
457         }
458
459         mmu_seq = vcpu->kvm->mmu_notifier_seq;
460         smp_rmb();
461         pfn = gfn_to_pfn(vcpu->kvm, walker.gfn);
462
463         /* mmio */
464         if (is_error_pfn(pfn))
465                 return kvm_handle_bad_page(vcpu->kvm, walker.gfn, pfn);
466
467         spin_lock(&vcpu->kvm->mmu_lock);
468         if (mmu_notifier_retry(vcpu, mmu_seq))
469                 goto out_unlock;
470         kvm_mmu_free_some_pages(vcpu);
471         sptep = FNAME(fetch)(vcpu, addr, &walker, user_fault, write_fault,
472                              level, &write_pt, pfn);
473         (void)sptep;
474         pgprintk("%s: shadow pte %p %llx ptwrite %d\n", __func__,
475                  sptep, *sptep, write_pt);
476
477         if (!write_pt)
478                 vcpu->arch.last_pt_write_count = 0; /* reset fork detector */
479
480         ++vcpu->stat.pf_fixed;
481         kvm_mmu_audit(vcpu, "post page fault (fixed)");
482         spin_unlock(&vcpu->kvm->mmu_lock);
483
484         return write_pt;
485
486 out_unlock:
487         spin_unlock(&vcpu->kvm->mmu_lock);
488         kvm_release_pfn_clean(pfn);
489         return 0;
490 }
491
492 static void FNAME(invlpg)(struct kvm_vcpu *vcpu, gva_t gva)
493 {
494         struct kvm_shadow_walk_iterator iterator;
495         struct kvm_mmu_page *sp;
496         gpa_t pte_gpa = -1;
497         int level;
498         u64 *sptep;
499         int need_flush = 0;
500
501         spin_lock(&vcpu->kvm->mmu_lock);
502
503         for_each_shadow_entry(vcpu, gva, iterator) {
504                 level = iterator.level;
505                 sptep = iterator.sptep;
506
507                 sp = page_header(__pa(sptep));
508                 if (is_last_spte(*sptep, level)) {
509                         int offset, shift;
510
511                         if (!sp->unsync)
512                                 break;
513
514                         shift = PAGE_SHIFT -
515                                   (PT_LEVEL_BITS - PT64_LEVEL_BITS) * level;
516                         offset = sp->role.quadrant << shift;
517
518                         pte_gpa = (sp->gfn << PAGE_SHIFT) + offset;
519                         pte_gpa += (sptep - sp->spt) * sizeof(pt_element_t);
520
521                         if (is_shadow_present_pte(*sptep)) {
522                                 rmap_remove(vcpu->kvm, sptep);
523                                 if (is_large_pte(*sptep))
524                                         --vcpu->kvm->stat.lpages;
525                                 need_flush = 1;
526                         }
527                         __set_spte(sptep, shadow_trap_nonpresent_pte);
528                         break;
529                 }
530
531                 if (!is_shadow_present_pte(*sptep) || !sp->unsync_children)
532                         break;
533         }
534
535         if (need_flush)
536                 kvm_flush_remote_tlbs(vcpu->kvm);
537
538         atomic_inc(&vcpu->kvm->arch.invlpg_counter);
539
540         spin_unlock(&vcpu->kvm->mmu_lock);
541
542         if (pte_gpa == -1)
543                 return;
544
545         if (mmu_topup_memory_caches(vcpu))
546                 return;
547         kvm_mmu_pte_write(vcpu, pte_gpa, NULL, sizeof(pt_element_t), 0);
548 }
549
550 static gpa_t FNAME(gva_to_gpa)(struct kvm_vcpu *vcpu, gva_t vaddr, u32 access,
551                                u32 *error)
552 {
553         struct guest_walker walker;
554         gpa_t gpa = UNMAPPED_GVA;
555         int r;
556
557         r = FNAME(walk_addr)(&walker, vcpu, vaddr,
558                              !!(access & PFERR_WRITE_MASK),
559                              !!(access & PFERR_USER_MASK),
560                              !!(access & PFERR_FETCH_MASK));
561
562         if (r) {
563                 gpa = gfn_to_gpa(walker.gfn);
564                 gpa |= vaddr & ~PAGE_MASK;
565         } else if (error)
566                 *error = walker.error_code;
567
568         return gpa;
569 }
570
571 static void FNAME(prefetch_page)(struct kvm_vcpu *vcpu,
572                                  struct kvm_mmu_page *sp)
573 {
574         int i, j, offset, r;
575         pt_element_t pt[256 / sizeof(pt_element_t)];
576         gpa_t pte_gpa;
577
578         if (sp->role.direct
579             || (PTTYPE == 32 && sp->role.level > PT_PAGE_TABLE_LEVEL)) {
580                 nonpaging_prefetch_page(vcpu, sp);
581                 return;
582         }
583
584         pte_gpa = gfn_to_gpa(sp->gfn);
585         if (PTTYPE == 32) {
586                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
587                 pte_gpa += offset * sizeof(pt_element_t);
588         }
589
590         for (i = 0; i < PT64_ENT_PER_PAGE; i += ARRAY_SIZE(pt)) {
591                 r = kvm_read_guest_atomic(vcpu->kvm, pte_gpa, pt, sizeof pt);
592                 pte_gpa += ARRAY_SIZE(pt) * sizeof(pt_element_t);
593                 for (j = 0; j < ARRAY_SIZE(pt); ++j)
594                         if (r || is_present_gpte(pt[j]))
595                                 sp->spt[i+j] = shadow_trap_nonpresent_pte;
596                         else
597                                 sp->spt[i+j] = shadow_notrap_nonpresent_pte;
598         }
599 }
600
601 /*
602  * Using the cached information from sp->gfns is safe because:
603  * - The spte has a reference to the struct page, so the pfn for a given gfn
604  *   can't change unless all sptes pointing to it are nuked first.
605  */
606 static int FNAME(sync_page)(struct kvm_vcpu *vcpu, struct kvm_mmu_page *sp,
607                             bool clear_unsync)
608 {
609         int i, offset, nr_present;
610         bool reset_host_protection;
611         gpa_t first_pte_gpa;
612
613         offset = nr_present = 0;
614
615         /* direct kvm_mmu_page can not be unsync. */
616         BUG_ON(sp->role.direct);
617
618         if (PTTYPE == 32)
619                 offset = sp->role.quadrant << PT64_LEVEL_BITS;
620
621         first_pte_gpa = gfn_to_gpa(sp->gfn) + offset * sizeof(pt_element_t);
622
623         for (i = 0; i < PT64_ENT_PER_PAGE; i++) {
624                 unsigned pte_access;
625                 pt_element_t gpte;
626                 gpa_t pte_gpa;
627                 gfn_t gfn;
628
629                 if (!is_shadow_present_pte(sp->spt[i]))
630                         continue;
631
632                 pte_gpa = first_pte_gpa + i * sizeof(pt_element_t);
633
634                 if (kvm_read_guest_atomic(vcpu->kvm, pte_gpa, &gpte,
635                                           sizeof(pt_element_t)))
636                         return -EINVAL;
637
638                 gfn = gpte_to_gfn(gpte);
639                 if (gfn != sp->gfns[i] ||
640                       !is_present_gpte(gpte) || !(gpte & PT_ACCESSED_MASK)) {
641                         u64 nonpresent;
642
643                         rmap_remove(vcpu->kvm, &sp->spt[i]);
644                         if (is_present_gpte(gpte) || !clear_unsync)
645                                 nonpresent = shadow_trap_nonpresent_pte;
646                         else
647                                 nonpresent = shadow_notrap_nonpresent_pte;
648                         __set_spte(&sp->spt[i], nonpresent);
649                         continue;
650                 }
651
652                 nr_present++;
653                 pte_access = sp->role.access & FNAME(gpte_access)(vcpu, gpte);
654                 if (!(sp->spt[i] & SPTE_HOST_WRITEABLE)) {
655                         pte_access &= ~ACC_WRITE_MASK;
656                         reset_host_protection = 0;
657                 } else {
658                         reset_host_protection = 1;
659                 }
660                 set_spte(vcpu, &sp->spt[i], pte_access, 0, 0,
661                          is_dirty_gpte(gpte), PT_PAGE_TABLE_LEVEL, gfn,
662                          spte_to_pfn(sp->spt[i]), true, false,
663                          reset_host_protection);
664         }
665
666         return !nr_present;
667 }
668
669 #undef pt_element_t
670 #undef guest_walker
671 #undef FNAME
672 #undef PT_BASE_ADDR_MASK
673 #undef PT_INDEX
674 #undef PT_LEVEL_MASK
675 #undef PT_LVL_ADDR_MASK
676 #undef PT_LVL_OFFSET_MASK
677 #undef PT_LEVEL_BITS
678 #undef PT_MAX_FULL_LEVELS
679 #undef gpte_to_gfn
680 #undef gpte_to_gfn_lvl
681 #undef CMPXCHG