a99d49cc893466ed86e9e40ad775299a3f79a4d4
[linux-2.6.git] / arch / x86 / kvm / emulate.c
1 /******************************************************************************
2  * emulate.c
3  *
4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
5  *
6  * Copyright (c) 2005 Keir Fraser
7  *
8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
9  * privileged instructions:
10  *
11  * Copyright (C) 2006 Qumranet
12  *
13  *   Avi Kivity <avi@qumranet.com>
14  *   Yaniv Kamay <yaniv@qumranet.com>
15  *
16  * This work is licensed under the terms of the GNU GPL, version 2.  See
17  * the COPYING file in the top-level directory.
18  *
19  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
20  */
21
22 #ifndef __KERNEL__
23 #include <stdio.h>
24 #include <stdint.h>
25 #include <public/xen.h>
26 #define DPRINTF(_f, _a ...) printf(_f , ## _a)
27 #else
28 #include <linux/kvm_host.h>
29 #include "kvm_cache_regs.h"
30 #define DPRINTF(x...) do {} while (0)
31 #endif
32 #include <linux/module.h>
33 #include <asm/kvm_emulate.h>
34
35 #include "x86.h"
36 #include "tss.h"
37
38 /*
39  * Opcode effective-address decode tables.
40  * Note that we only emulate instructions that have at least one memory
41  * operand (excluding implicit stack references). We assume that stack
42  * references and instruction fetches will never occur in special memory
43  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
44  * not be handled.
45  */
46
47 /* Operand sizes: 8-bit operands or specified/overridden size. */
48 #define ByteOp      (1<<0)      /* 8-bit operands. */
49 /* Destination operand type. */
50 #define ImplicitOps (1<<1)      /* Implicit in opcode. No generic decode. */
51 #define DstReg      (2<<1)      /* Register operand. */
52 #define DstMem      (3<<1)      /* Memory operand. */
53 #define DstAcc      (4<<1)      /* Destination Accumulator */
54 #define DstDI       (5<<1)      /* Destination is in ES:(E)DI */
55 #define DstMem64    (6<<1)      /* 64bit memory operand */
56 #define DstMask     (7<<1)
57 /* Source operand type. */
58 #define SrcNone     (0<<4)      /* No source operand. */
59 #define SrcImplicit (0<<4)      /* Source operand is implicit in the opcode. */
60 #define SrcReg      (1<<4)      /* Register operand. */
61 #define SrcMem      (2<<4)      /* Memory operand. */
62 #define SrcMem16    (3<<4)      /* Memory operand (16-bit). */
63 #define SrcMem32    (4<<4)      /* Memory operand (32-bit). */
64 #define SrcImm      (5<<4)      /* Immediate operand. */
65 #define SrcImmByte  (6<<4)      /* 8-bit sign-extended immediate operand. */
66 #define SrcOne      (7<<4)      /* Implied '1' */
67 #define SrcImmUByte (8<<4)      /* 8-bit unsigned immediate operand. */
68 #define SrcImmU     (9<<4)      /* Immediate operand, unsigned */
69 #define SrcSI       (0xa<<4)    /* Source is in the DS:RSI */
70 #define SrcMask     (0xf<<4)
71 /* Generic ModRM decode. */
72 #define ModRM       (1<<8)
73 /* Destination is only written; never read. */
74 #define Mov         (1<<9)
75 #define BitOp       (1<<10)
76 #define MemAbs      (1<<11)      /* Memory operand is absolute displacement */
77 #define String      (1<<12)     /* String instruction (rep capable) */
78 #define Stack       (1<<13)     /* Stack instruction (push/pop) */
79 #define Group       (1<<14)     /* Bits 3:5 of modrm byte extend opcode */
80 #define GroupDual   (1<<15)     /* Alternate decoding of mod == 3 */
81 #define GroupMask   0xff        /* Group number stored in bits 0:7 */
82 /* Misc flags */
83 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
84 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
85 #define No64        (1<<28)
86 /* Source 2 operand type */
87 #define Src2None    (0<<29)
88 #define Src2CL      (1<<29)
89 #define Src2ImmByte (2<<29)
90 #define Src2One     (3<<29)
91 #define Src2Imm16   (4<<29)
92 #define Src2Mem16   (5<<29) /* Used for Ep encoding. First argument has to be
93                                in memory and second argument is located
94                                immediately after the first one in memory. */
95 #define Src2Mask    (7<<29)
96
97 enum {
98         Group1_80, Group1_81, Group1_82, Group1_83,
99         Group1A, Group3_Byte, Group3, Group4, Group5, Group7,
100         Group8, Group9,
101 };
102
103 static u32 opcode_table[256] = {
104         /* 0x00 - 0x07 */
105         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
106         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
107         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
108         ImplicitOps | Stack | No64, ImplicitOps | Stack | No64,
109         /* 0x08 - 0x0F */
110         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
111         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
112         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
113         ImplicitOps | Stack | No64, 0,
114         /* 0x10 - 0x17 */
115         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
116         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
117         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
118         ImplicitOps | Stack | No64, ImplicitOps | Stack | No64,
119         /* 0x18 - 0x1F */
120         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
121         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
122         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
123         ImplicitOps | Stack | No64, ImplicitOps | Stack | No64,
124         /* 0x20 - 0x27 */
125         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
126         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
127         DstAcc | SrcImmByte, DstAcc | SrcImm, 0, 0,
128         /* 0x28 - 0x2F */
129         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
130         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
131         0, 0, 0, 0,
132         /* 0x30 - 0x37 */
133         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
134         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
135         0, 0, 0, 0,
136         /* 0x38 - 0x3F */
137         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
138         ByteOp | DstReg | SrcMem | ModRM, DstReg | SrcMem | ModRM,
139         ByteOp | DstAcc | SrcImm, DstAcc | SrcImm,
140         0, 0,
141         /* 0x40 - 0x47 */
142         DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg,
143         /* 0x48 - 0x4F */
144         DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg,
145         /* 0x50 - 0x57 */
146         SrcReg | Stack, SrcReg | Stack, SrcReg | Stack, SrcReg | Stack,
147         SrcReg | Stack, SrcReg | Stack, SrcReg | Stack, SrcReg | Stack,
148         /* 0x58 - 0x5F */
149         DstReg | Stack, DstReg | Stack, DstReg | Stack, DstReg | Stack,
150         DstReg | Stack, DstReg | Stack, DstReg | Stack, DstReg | Stack,
151         /* 0x60 - 0x67 */
152         ImplicitOps | Stack | No64, ImplicitOps | Stack | No64,
153         0, DstReg | SrcMem32 | ModRM | Mov /* movsxd (x86/64) */ ,
154         0, 0, 0, 0,
155         /* 0x68 - 0x6F */
156         SrcImm | Mov | Stack, 0, SrcImmByte | Mov | Stack, 0,
157         DstDI | ByteOp | Mov | String, DstDI | Mov | String, /* insb, insw/insd */
158         SrcSI | ByteOp | ImplicitOps | String, SrcSI | ImplicitOps | String, /* outsb, outsw/outsd */
159         /* 0x70 - 0x77 */
160         SrcImmByte, SrcImmByte, SrcImmByte, SrcImmByte,
161         SrcImmByte, SrcImmByte, SrcImmByte, SrcImmByte,
162         /* 0x78 - 0x7F */
163         SrcImmByte, SrcImmByte, SrcImmByte, SrcImmByte,
164         SrcImmByte, SrcImmByte, SrcImmByte, SrcImmByte,
165         /* 0x80 - 0x87 */
166         Group | Group1_80, Group | Group1_81,
167         Group | Group1_82, Group | Group1_83,
168         ByteOp | DstMem | SrcReg | ModRM, DstMem | SrcReg | ModRM,
169         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
170         /* 0x88 - 0x8F */
171         ByteOp | DstMem | SrcReg | ModRM | Mov, DstMem | SrcReg | ModRM | Mov,
172         ByteOp | DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
173         DstMem | SrcReg | ModRM | Mov, ModRM | DstReg,
174         ImplicitOps | SrcMem | ModRM, Group | Group1A,
175         /* 0x90 - 0x97 */
176         DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg, DstReg,
177         /* 0x98 - 0x9F */
178         0, 0, SrcImm | Src2Imm16 | No64, 0,
179         ImplicitOps | Stack, ImplicitOps | Stack, 0, 0,
180         /* 0xA0 - 0xA7 */
181         ByteOp | DstReg | SrcMem | Mov | MemAbs, DstReg | SrcMem | Mov | MemAbs,
182         ByteOp | DstMem | SrcReg | Mov | MemAbs, DstMem | SrcReg | Mov | MemAbs,
183         ByteOp | SrcSI | DstDI | Mov | String, SrcSI | DstDI | Mov | String,
184         ByteOp | SrcSI | DstDI | String, SrcSI | DstDI | String,
185         /* 0xA8 - 0xAF */
186         0, 0, ByteOp | DstDI | Mov | String, DstDI | Mov | String,
187         ByteOp | SrcSI | DstAcc | Mov | String, SrcSI | DstAcc | Mov | String,
188         ByteOp | DstDI | String, DstDI | String,
189         /* 0xB0 - 0xB7 */
190         ByteOp | DstReg | SrcImm | Mov, ByteOp | DstReg | SrcImm | Mov,
191         ByteOp | DstReg | SrcImm | Mov, ByteOp | DstReg | SrcImm | Mov,
192         ByteOp | DstReg | SrcImm | Mov, ByteOp | DstReg | SrcImm | Mov,
193         ByteOp | DstReg | SrcImm | Mov, ByteOp | DstReg | SrcImm | Mov,
194         /* 0xB8 - 0xBF */
195         DstReg | SrcImm | Mov, DstReg | SrcImm | Mov,
196         DstReg | SrcImm | Mov, DstReg | SrcImm | Mov,
197         DstReg | SrcImm | Mov, DstReg | SrcImm | Mov,
198         DstReg | SrcImm | Mov, DstReg | SrcImm | Mov,
199         /* 0xC0 - 0xC7 */
200         ByteOp | DstMem | SrcImm | ModRM, DstMem | SrcImmByte | ModRM,
201         0, ImplicitOps | Stack, 0, 0,
202         ByteOp | DstMem | SrcImm | ModRM | Mov, DstMem | SrcImm | ModRM | Mov,
203         /* 0xC8 - 0xCF */
204         0, 0, 0, ImplicitOps | Stack,
205         ImplicitOps, SrcImmByte, ImplicitOps | No64, ImplicitOps,
206         /* 0xD0 - 0xD7 */
207         ByteOp | DstMem | SrcImplicit | ModRM, DstMem | SrcImplicit | ModRM,
208         ByteOp | DstMem | SrcImplicit | ModRM, DstMem | SrcImplicit | ModRM,
209         0, 0, 0, 0,
210         /* 0xD8 - 0xDF */
211         0, 0, 0, 0, 0, 0, 0, 0,
212         /* 0xE0 - 0xE7 */
213         0, 0, 0, 0,
214         ByteOp | SrcImmUByte | DstAcc, SrcImmUByte | DstAcc,
215         ByteOp | SrcImmUByte | DstAcc, SrcImmUByte | DstAcc,
216         /* 0xE8 - 0xEF */
217         SrcImm | Stack, SrcImm | ImplicitOps,
218         SrcImmU | Src2Imm16 | No64, SrcImmByte | ImplicitOps,
219         SrcNone | ByteOp | DstAcc, SrcNone | DstAcc,
220         SrcNone | ByteOp | DstAcc, SrcNone | DstAcc,
221         /* 0xF0 - 0xF7 */
222         0, 0, 0, 0,
223         ImplicitOps | Priv, ImplicitOps, Group | Group3_Byte, Group | Group3,
224         /* 0xF8 - 0xFF */
225         ImplicitOps, 0, ImplicitOps, ImplicitOps,
226         ImplicitOps, ImplicitOps, Group | Group4, Group | Group5,
227 };
228
229 static u32 twobyte_table[256] = {
230         /* 0x00 - 0x0F */
231         0, Group | GroupDual | Group7, 0, 0,
232         0, ImplicitOps, ImplicitOps | Priv, 0,
233         ImplicitOps | Priv, ImplicitOps | Priv, 0, 0,
234         0, ImplicitOps | ModRM, 0, 0,
235         /* 0x10 - 0x1F */
236         0, 0, 0, 0, 0, 0, 0, 0, ImplicitOps | ModRM, 0, 0, 0, 0, 0, 0, 0,
237         /* 0x20 - 0x2F */
238         ModRM | ImplicitOps | Priv, ModRM | Priv,
239         ModRM | ImplicitOps | Priv, ModRM | Priv,
240         0, 0, 0, 0,
241         0, 0, 0, 0, 0, 0, 0, 0,
242         /* 0x30 - 0x3F */
243         ImplicitOps | Priv, 0, ImplicitOps | Priv, 0,
244         ImplicitOps, ImplicitOps | Priv, 0, 0,
245         0, 0, 0, 0, 0, 0, 0, 0,
246         /* 0x40 - 0x47 */
247         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
248         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
249         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
250         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
251         /* 0x48 - 0x4F */
252         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
253         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
254         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
255         DstReg | SrcMem | ModRM | Mov, DstReg | SrcMem | ModRM | Mov,
256         /* 0x50 - 0x5F */
257         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
258         /* 0x60 - 0x6F */
259         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
260         /* 0x70 - 0x7F */
261         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
262         /* 0x80 - 0x8F */
263         SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm,
264         SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm, SrcImm,
265         /* 0x90 - 0x9F */
266         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
267         /* 0xA0 - 0xA7 */
268         ImplicitOps | Stack, ImplicitOps | Stack,
269         0, DstMem | SrcReg | ModRM | BitOp,
270         DstMem | SrcReg | Src2ImmByte | ModRM,
271         DstMem | SrcReg | Src2CL | ModRM, 0, 0,
272         /* 0xA8 - 0xAF */
273         ImplicitOps | Stack, ImplicitOps | Stack,
274         0, DstMem | SrcReg | ModRM | BitOp | Lock,
275         DstMem | SrcReg | Src2ImmByte | ModRM,
276         DstMem | SrcReg | Src2CL | ModRM,
277         ModRM, 0,
278         /* 0xB0 - 0xB7 */
279         ByteOp | DstMem | SrcReg | ModRM | Lock, DstMem | SrcReg | ModRM | Lock,
280         0, DstMem | SrcReg | ModRM | BitOp | Lock,
281         0, 0, ByteOp | DstReg | SrcMem | ModRM | Mov,
282             DstReg | SrcMem16 | ModRM | Mov,
283         /* 0xB8 - 0xBF */
284         0, 0,
285         Group | Group8, DstMem | SrcReg | ModRM | BitOp | Lock,
286         0, 0, ByteOp | DstReg | SrcMem | ModRM | Mov,
287             DstReg | SrcMem16 | ModRM | Mov,
288         /* 0xC0 - 0xCF */
289         0, 0, 0, DstMem | SrcReg | ModRM | Mov,
290         0, 0, 0, Group | GroupDual | Group9,
291         0, 0, 0, 0, 0, 0, 0, 0,
292         /* 0xD0 - 0xDF */
293         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
294         /* 0xE0 - 0xEF */
295         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0,
296         /* 0xF0 - 0xFF */
297         0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0
298 };
299
300 static u32 group_table[] = {
301         [Group1_80*8] =
302         ByteOp | DstMem | SrcImm | ModRM | Lock,
303         ByteOp | DstMem | SrcImm | ModRM | Lock,
304         ByteOp | DstMem | SrcImm | ModRM | Lock,
305         ByteOp | DstMem | SrcImm | ModRM | Lock,
306         ByteOp | DstMem | SrcImm | ModRM | Lock,
307         ByteOp | DstMem | SrcImm | ModRM | Lock,
308         ByteOp | DstMem | SrcImm | ModRM | Lock,
309         ByteOp | DstMem | SrcImm | ModRM,
310         [Group1_81*8] =
311         DstMem | SrcImm | ModRM | Lock,
312         DstMem | SrcImm | ModRM | Lock,
313         DstMem | SrcImm | ModRM | Lock,
314         DstMem | SrcImm | ModRM | Lock,
315         DstMem | SrcImm | ModRM | Lock,
316         DstMem | SrcImm | ModRM | Lock,
317         DstMem | SrcImm | ModRM | Lock,
318         DstMem | SrcImm | ModRM,
319         [Group1_82*8] =
320         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
321         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
322         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
323         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
324         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
325         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
326         ByteOp | DstMem | SrcImm | ModRM | No64 | Lock,
327         ByteOp | DstMem | SrcImm | ModRM | No64,
328         [Group1_83*8] =
329         DstMem | SrcImmByte | ModRM | Lock,
330         DstMem | SrcImmByte | ModRM | Lock,
331         DstMem | SrcImmByte | ModRM | Lock,
332         DstMem | SrcImmByte | ModRM | Lock,
333         DstMem | SrcImmByte | ModRM | Lock,
334         DstMem | SrcImmByte | ModRM | Lock,
335         DstMem | SrcImmByte | ModRM | Lock,
336         DstMem | SrcImmByte | ModRM,
337         [Group1A*8] =
338         DstMem | SrcNone | ModRM | Mov | Stack, 0, 0, 0, 0, 0, 0, 0,
339         [Group3_Byte*8] =
340         ByteOp | SrcImm | DstMem | ModRM, 0,
341         ByteOp | DstMem | SrcNone | ModRM, ByteOp | DstMem | SrcNone | ModRM,
342         0, 0, 0, 0,
343         [Group3*8] =
344         DstMem | SrcImm | ModRM, 0,
345         DstMem | SrcNone | ModRM, DstMem | SrcNone | ModRM,
346         0, 0, 0, 0,
347         [Group4*8] =
348         ByteOp | DstMem | SrcNone | ModRM, ByteOp | DstMem | SrcNone | ModRM,
349         0, 0, 0, 0, 0, 0,
350         [Group5*8] =
351         DstMem | SrcNone | ModRM, DstMem | SrcNone | ModRM,
352         SrcMem | ModRM | Stack, 0,
353         SrcMem | ModRM | Stack, SrcMem | ModRM | Src2Mem16 | ImplicitOps,
354         SrcMem | ModRM | Stack, 0,
355         [Group7*8] =
356         0, 0, ModRM | SrcMem | Priv, ModRM | SrcMem | Priv,
357         SrcNone | ModRM | DstMem | Mov, 0,
358         SrcMem16 | ModRM | Mov | Priv, SrcMem | ModRM | ByteOp | Priv,
359         [Group8*8] =
360         0, 0, 0, 0,
361         DstMem | SrcImmByte | ModRM, DstMem | SrcImmByte | ModRM | Lock,
362         DstMem | SrcImmByte | ModRM | Lock, DstMem | SrcImmByte | ModRM | Lock,
363         [Group9*8] =
364         0, DstMem64 | ModRM | Lock, 0, 0, 0, 0, 0, 0,
365 };
366
367 static u32 group2_table[] = {
368         [Group7*8] =
369         SrcNone | ModRM | Priv, 0, 0, SrcNone | ModRM | Priv,
370         SrcNone | ModRM | DstMem | Mov, 0,
371         SrcMem16 | ModRM | Mov | Priv, 0,
372         [Group9*8] =
373         0, 0, 0, 0, 0, 0, 0, 0,
374 };
375
376 /* EFLAGS bit definitions. */
377 #define EFLG_ID (1<<21)
378 #define EFLG_VIP (1<<20)
379 #define EFLG_VIF (1<<19)
380 #define EFLG_AC (1<<18)
381 #define EFLG_VM (1<<17)
382 #define EFLG_RF (1<<16)
383 #define EFLG_IOPL (3<<12)
384 #define EFLG_NT (1<<14)
385 #define EFLG_OF (1<<11)
386 #define EFLG_DF (1<<10)
387 #define EFLG_IF (1<<9)
388 #define EFLG_TF (1<<8)
389 #define EFLG_SF (1<<7)
390 #define EFLG_ZF (1<<6)
391 #define EFLG_AF (1<<4)
392 #define EFLG_PF (1<<2)
393 #define EFLG_CF (1<<0)
394
395 /*
396  * Instruction emulation:
397  * Most instructions are emulated directly via a fragment of inline assembly
398  * code. This allows us to save/restore EFLAGS and thus very easily pick up
399  * any modified flags.
400  */
401
402 #if defined(CONFIG_X86_64)
403 #define _LO32 "k"               /* force 32-bit operand */
404 #define _STK  "%%rsp"           /* stack pointer */
405 #elif defined(__i386__)
406 #define _LO32 ""                /* force 32-bit operand */
407 #define _STK  "%%esp"           /* stack pointer */
408 #endif
409
410 /*
411  * These EFLAGS bits are restored from saved value during emulation, and
412  * any changes are written back to the saved value after emulation.
413  */
414 #define EFLAGS_MASK (EFLG_OF|EFLG_SF|EFLG_ZF|EFLG_AF|EFLG_PF|EFLG_CF)
415
416 /* Before executing instruction: restore necessary bits in EFLAGS. */
417 #define _PRE_EFLAGS(_sav, _msk, _tmp)                                   \
418         /* EFLAGS = (_sav & _msk) | (EFLAGS & ~_msk); _sav &= ~_msk; */ \
419         "movl %"_sav",%"_LO32 _tmp"; "                                  \
420         "push %"_tmp"; "                                                \
421         "push %"_tmp"; "                                                \
422         "movl %"_msk",%"_LO32 _tmp"; "                                  \
423         "andl %"_LO32 _tmp",("_STK"); "                                 \
424         "pushf; "                                                       \
425         "notl %"_LO32 _tmp"; "                                          \
426         "andl %"_LO32 _tmp",("_STK"); "                                 \
427         "andl %"_LO32 _tmp","__stringify(BITS_PER_LONG/4)"("_STK"); "   \
428         "pop  %"_tmp"; "                                                \
429         "orl  %"_LO32 _tmp",("_STK"); "                                 \
430         "popf; "                                                        \
431         "pop  %"_sav"; "
432
433 /* After executing instruction: write-back necessary bits in EFLAGS. */
434 #define _POST_EFLAGS(_sav, _msk, _tmp) \
435         /* _sav |= EFLAGS & _msk; */            \
436         "pushf; "                               \
437         "pop  %"_tmp"; "                        \
438         "andl %"_msk",%"_LO32 _tmp"; "          \
439         "orl  %"_LO32 _tmp",%"_sav"; "
440
441 #ifdef CONFIG_X86_64
442 #define ON64(x) x
443 #else
444 #define ON64(x)
445 #endif
446
447 #define ____emulate_2op(_op, _src, _dst, _eflags, _x, _y, _suffix)      \
448         do {                                                            \
449                 __asm__ __volatile__ (                                  \
450                         _PRE_EFLAGS("0", "4", "2")                      \
451                         _op _suffix " %"_x"3,%1; "                      \
452                         _POST_EFLAGS("0", "4", "2")                     \
453                         : "=m" (_eflags), "=m" ((_dst).val),            \
454                           "=&r" (_tmp)                                  \
455                         : _y ((_src).val), "i" (EFLAGS_MASK));          \
456         } while (0)
457
458
459 /* Raw emulation: instruction has two explicit operands. */
460 #define __emulate_2op_nobyte(_op,_src,_dst,_eflags,_wx,_wy,_lx,_ly,_qx,_qy) \
461         do {                                                            \
462                 unsigned long _tmp;                                     \
463                                                                         \
464                 switch ((_dst).bytes) {                                 \
465                 case 2:                                                 \
466                         ____emulate_2op(_op,_src,_dst,_eflags,_wx,_wy,"w"); \
467                         break;                                          \
468                 case 4:                                                 \
469                         ____emulate_2op(_op,_src,_dst,_eflags,_lx,_ly,"l"); \
470                         break;                                          \
471                 case 8:                                                 \
472                         ON64(____emulate_2op(_op,_src,_dst,_eflags,_qx,_qy,"q")); \
473                         break;                                          \
474                 }                                                       \
475         } while (0)
476
477 #define __emulate_2op(_op,_src,_dst,_eflags,_bx,_by,_wx,_wy,_lx,_ly,_qx,_qy) \
478         do {                                                                 \
479                 unsigned long _tmp;                                          \
480                 switch ((_dst).bytes) {                                      \
481                 case 1:                                                      \
482                         ____emulate_2op(_op,_src,_dst,_eflags,_bx,_by,"b");  \
483                         break;                                               \
484                 default:                                                     \
485                         __emulate_2op_nobyte(_op, _src, _dst, _eflags,       \
486                                              _wx, _wy, _lx, _ly, _qx, _qy);  \
487                         break;                                               \
488                 }                                                            \
489         } while (0)
490
491 /* Source operand is byte-sized and may be restricted to just %cl. */
492 #define emulate_2op_SrcB(_op, _src, _dst, _eflags)                      \
493         __emulate_2op(_op, _src, _dst, _eflags,                         \
494                       "b", "c", "b", "c", "b", "c", "b", "c")
495
496 /* Source operand is byte, word, long or quad sized. */
497 #define emulate_2op_SrcV(_op, _src, _dst, _eflags)                      \
498         __emulate_2op(_op, _src, _dst, _eflags,                         \
499                       "b", "q", "w", "r", _LO32, "r", "", "r")
500
501 /* Source operand is word, long or quad sized. */
502 #define emulate_2op_SrcV_nobyte(_op, _src, _dst, _eflags)               \
503         __emulate_2op_nobyte(_op, _src, _dst, _eflags,                  \
504                              "w", "r", _LO32, "r", "", "r")
505
506 /* Instruction has three operands and one operand is stored in ECX register */
507 #define __emulate_2op_cl(_op, _cl, _src, _dst, _eflags, _suffix, _type)         \
508         do {                                                                    \
509                 unsigned long _tmp;                                             \
510                 _type _clv  = (_cl).val;                                        \
511                 _type _srcv = (_src).val;                                       \
512                 _type _dstv = (_dst).val;                                       \
513                                                                                 \
514                 __asm__ __volatile__ (                                          \
515                         _PRE_EFLAGS("0", "5", "2")                              \
516                         _op _suffix " %4,%1 \n"                                 \
517                         _POST_EFLAGS("0", "5", "2")                             \
518                         : "=m" (_eflags), "+r" (_dstv), "=&r" (_tmp)            \
519                         : "c" (_clv) , "r" (_srcv), "i" (EFLAGS_MASK)           \
520                         );                                                      \
521                                                                                 \
522                 (_cl).val  = (unsigned long) _clv;                              \
523                 (_src).val = (unsigned long) _srcv;                             \
524                 (_dst).val = (unsigned long) _dstv;                             \
525         } while (0)
526
527 #define emulate_2op_cl(_op, _cl, _src, _dst, _eflags)                           \
528         do {                                                                    \
529                 switch ((_dst).bytes) {                                         \
530                 case 2:                                                         \
531                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
532                                                 "w", unsigned short);           \
533                         break;                                                  \
534                 case 4:                                                         \
535                         __emulate_2op_cl(_op, _cl, _src, _dst, _eflags,         \
536                                                 "l", unsigned int);             \
537                         break;                                                  \
538                 case 8:                                                         \
539                         ON64(__emulate_2op_cl(_op, _cl, _src, _dst, _eflags,    \
540                                                 "q", unsigned long));           \
541                         break;                                                  \
542                 }                                                               \
543         } while (0)
544
545 #define __emulate_1op(_op, _dst, _eflags, _suffix)                      \
546         do {                                                            \
547                 unsigned long _tmp;                                     \
548                                                                         \
549                 __asm__ __volatile__ (                                  \
550                         _PRE_EFLAGS("0", "3", "2")                      \
551                         _op _suffix " %1; "                             \
552                         _POST_EFLAGS("0", "3", "2")                     \
553                         : "=m" (_eflags), "+m" ((_dst).val),            \
554                           "=&r" (_tmp)                                  \
555                         : "i" (EFLAGS_MASK));                           \
556         } while (0)
557
558 /* Instruction has only one explicit operand (no source operand). */
559 #define emulate_1op(_op, _dst, _eflags)                                    \
560         do {                                                            \
561                 switch ((_dst).bytes) {                                 \
562                 case 1: __emulate_1op(_op, _dst, _eflags, "b"); break;  \
563                 case 2: __emulate_1op(_op, _dst, _eflags, "w"); break;  \
564                 case 4: __emulate_1op(_op, _dst, _eflags, "l"); break;  \
565                 case 8: ON64(__emulate_1op(_op, _dst, _eflags, "q")); break; \
566                 }                                                       \
567         } while (0)
568
569 /* Fetch next part of the instruction being emulated. */
570 #define insn_fetch(_type, _size, _eip)                                  \
571 ({      unsigned long _x;                                               \
572         rc = do_insn_fetch(ctxt, ops, (_eip), &_x, (_size));            \
573         if (rc != X86EMUL_CONTINUE)                                     \
574                 goto done;                                              \
575         (_eip) += (_size);                                              \
576         (_type)_x;                                                      \
577 })
578
579 static inline unsigned long ad_mask(struct decode_cache *c)
580 {
581         return (1UL << (c->ad_bytes << 3)) - 1;
582 }
583
584 /* Access/update address held in a register, based on addressing mode. */
585 static inline unsigned long
586 address_mask(struct decode_cache *c, unsigned long reg)
587 {
588         if (c->ad_bytes == sizeof(unsigned long))
589                 return reg;
590         else
591                 return reg & ad_mask(c);
592 }
593
594 static inline unsigned long
595 register_address(struct decode_cache *c, unsigned long base, unsigned long reg)
596 {
597         return base + address_mask(c, reg);
598 }
599
600 static inline void
601 register_address_increment(struct decode_cache *c, unsigned long *reg, int inc)
602 {
603         if (c->ad_bytes == sizeof(unsigned long))
604                 *reg += inc;
605         else
606                 *reg = (*reg & ~ad_mask(c)) | ((*reg + inc) & ad_mask(c));
607 }
608
609 static inline void jmp_rel(struct decode_cache *c, int rel)
610 {
611         register_address_increment(c, &c->eip, rel);
612 }
613
614 static void set_seg_override(struct decode_cache *c, int seg)
615 {
616         c->has_seg_override = true;
617         c->seg_override = seg;
618 }
619
620 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
621 {
622         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
623                 return 0;
624
625         return kvm_x86_ops->get_segment_base(ctxt->vcpu, seg);
626 }
627
628 static unsigned long seg_override_base(struct x86_emulate_ctxt *ctxt,
629                                        struct decode_cache *c)
630 {
631         if (!c->has_seg_override)
632                 return 0;
633
634         return seg_base(ctxt, c->seg_override);
635 }
636
637 static unsigned long es_base(struct x86_emulate_ctxt *ctxt)
638 {
639         return seg_base(ctxt, VCPU_SREG_ES);
640 }
641
642 static unsigned long ss_base(struct x86_emulate_ctxt *ctxt)
643 {
644         return seg_base(ctxt, VCPU_SREG_SS);
645 }
646
647 static int do_fetch_insn_byte(struct x86_emulate_ctxt *ctxt,
648                               struct x86_emulate_ops *ops,
649                               unsigned long eip, u8 *dest)
650 {
651         struct fetch_cache *fc = &ctxt->decode.fetch;
652         int rc;
653         int size, cur_size;
654
655         if (eip == fc->end) {
656                 cur_size = fc->end - fc->start;
657                 size = min(15UL - cur_size, PAGE_SIZE - offset_in_page(eip));
658                 rc = ops->fetch(ctxt->cs_base + eip, fc->data + cur_size,
659                                 size, ctxt->vcpu, NULL);
660                 if (rc != X86EMUL_CONTINUE)
661                         return rc;
662                 fc->end += size;
663         }
664         *dest = fc->data[eip - fc->start];
665         return X86EMUL_CONTINUE;
666 }
667
668 static int do_insn_fetch(struct x86_emulate_ctxt *ctxt,
669                          struct x86_emulate_ops *ops,
670                          unsigned long eip, void *dest, unsigned size)
671 {
672         int rc;
673
674         /* x86 instructions are limited to 15 bytes. */
675         if (eip + size - ctxt->eip > 15)
676                 return X86EMUL_UNHANDLEABLE;
677         while (size--) {
678                 rc = do_fetch_insn_byte(ctxt, ops, eip++, dest++);
679                 if (rc != X86EMUL_CONTINUE)
680                         return rc;
681         }
682         return X86EMUL_CONTINUE;
683 }
684
685 /*
686  * Given the 'reg' portion of a ModRM byte, and a register block, return a
687  * pointer into the block that addresses the relevant register.
688  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
689  */
690 static void *decode_register(u8 modrm_reg, unsigned long *regs,
691                              int highbyte_regs)
692 {
693         void *p;
694
695         p = &regs[modrm_reg];
696         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
697                 p = (unsigned char *)&regs[modrm_reg & 3] + 1;
698         return p;
699 }
700
701 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
702                            struct x86_emulate_ops *ops,
703                            void *ptr,
704                            u16 *size, unsigned long *address, int op_bytes)
705 {
706         int rc;
707
708         if (op_bytes == 2)
709                 op_bytes = 3;
710         *address = 0;
711         rc = ops->read_std((unsigned long)ptr, (unsigned long *)size, 2,
712                            ctxt->vcpu, NULL);
713         if (rc != X86EMUL_CONTINUE)
714                 return rc;
715         rc = ops->read_std((unsigned long)ptr + 2, address, op_bytes,
716                            ctxt->vcpu, NULL);
717         return rc;
718 }
719
720 static int test_cc(unsigned int condition, unsigned int flags)
721 {
722         int rc = 0;
723
724         switch ((condition & 15) >> 1) {
725         case 0: /* o */
726                 rc |= (flags & EFLG_OF);
727                 break;
728         case 1: /* b/c/nae */
729                 rc |= (flags & EFLG_CF);
730                 break;
731         case 2: /* z/e */
732                 rc |= (flags & EFLG_ZF);
733                 break;
734         case 3: /* be/na */
735                 rc |= (flags & (EFLG_CF|EFLG_ZF));
736                 break;
737         case 4: /* s */
738                 rc |= (flags & EFLG_SF);
739                 break;
740         case 5: /* p/pe */
741                 rc |= (flags & EFLG_PF);
742                 break;
743         case 7: /* le/ng */
744                 rc |= (flags & EFLG_ZF);
745                 /* fall through */
746         case 6: /* l/nge */
747                 rc |= (!(flags & EFLG_SF) != !(flags & EFLG_OF));
748                 break;
749         }
750
751         /* Odd condition identifiers (lsb == 1) have inverted sense. */
752         return (!!rc ^ (condition & 1));
753 }
754
755 static void decode_register_operand(struct operand *op,
756                                     struct decode_cache *c,
757                                     int inhibit_bytereg)
758 {
759         unsigned reg = c->modrm_reg;
760         int highbyte_regs = c->rex_prefix == 0;
761
762         if (!(c->d & ModRM))
763                 reg = (c->b & 7) | ((c->rex_prefix & 1) << 3);
764         op->type = OP_REG;
765         if ((c->d & ByteOp) && !inhibit_bytereg) {
766                 op->ptr = decode_register(reg, c->regs, highbyte_regs);
767                 op->val = *(u8 *)op->ptr;
768                 op->bytes = 1;
769         } else {
770                 op->ptr = decode_register(reg, c->regs, 0);
771                 op->bytes = c->op_bytes;
772                 switch (op->bytes) {
773                 case 2:
774                         op->val = *(u16 *)op->ptr;
775                         break;
776                 case 4:
777                         op->val = *(u32 *)op->ptr;
778                         break;
779                 case 8:
780                         op->val = *(u64 *) op->ptr;
781                         break;
782                 }
783         }
784         op->orig_val = op->val;
785 }
786
787 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
788                         struct x86_emulate_ops *ops)
789 {
790         struct decode_cache *c = &ctxt->decode;
791         u8 sib;
792         int index_reg = 0, base_reg = 0, scale;
793         int rc = X86EMUL_CONTINUE;
794
795         if (c->rex_prefix) {
796                 c->modrm_reg = (c->rex_prefix & 4) << 1;        /* REX.R */
797                 index_reg = (c->rex_prefix & 2) << 2; /* REX.X */
798                 c->modrm_rm = base_reg = (c->rex_prefix & 1) << 3; /* REG.B */
799         }
800
801         c->modrm = insn_fetch(u8, 1, c->eip);
802         c->modrm_mod |= (c->modrm & 0xc0) >> 6;
803         c->modrm_reg |= (c->modrm & 0x38) >> 3;
804         c->modrm_rm |= (c->modrm & 0x07);
805         c->modrm_ea = 0;
806         c->use_modrm_ea = 1;
807
808         if (c->modrm_mod == 3) {
809                 c->modrm_ptr = decode_register(c->modrm_rm,
810                                                c->regs, c->d & ByteOp);
811                 c->modrm_val = *(unsigned long *)c->modrm_ptr;
812                 return rc;
813         }
814
815         if (c->ad_bytes == 2) {
816                 unsigned bx = c->regs[VCPU_REGS_RBX];
817                 unsigned bp = c->regs[VCPU_REGS_RBP];
818                 unsigned si = c->regs[VCPU_REGS_RSI];
819                 unsigned di = c->regs[VCPU_REGS_RDI];
820
821                 /* 16-bit ModR/M decode. */
822                 switch (c->modrm_mod) {
823                 case 0:
824                         if (c->modrm_rm == 6)
825                                 c->modrm_ea += insn_fetch(u16, 2, c->eip);
826                         break;
827                 case 1:
828                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
829                         break;
830                 case 2:
831                         c->modrm_ea += insn_fetch(u16, 2, c->eip);
832                         break;
833                 }
834                 switch (c->modrm_rm) {
835                 case 0:
836                         c->modrm_ea += bx + si;
837                         break;
838                 case 1:
839                         c->modrm_ea += bx + di;
840                         break;
841                 case 2:
842                         c->modrm_ea += bp + si;
843                         break;
844                 case 3:
845                         c->modrm_ea += bp + di;
846                         break;
847                 case 4:
848                         c->modrm_ea += si;
849                         break;
850                 case 5:
851                         c->modrm_ea += di;
852                         break;
853                 case 6:
854                         if (c->modrm_mod != 0)
855                                 c->modrm_ea += bp;
856                         break;
857                 case 7:
858                         c->modrm_ea += bx;
859                         break;
860                 }
861                 if (c->modrm_rm == 2 || c->modrm_rm == 3 ||
862                     (c->modrm_rm == 6 && c->modrm_mod != 0))
863                         if (!c->has_seg_override)
864                                 set_seg_override(c, VCPU_SREG_SS);
865                 c->modrm_ea = (u16)c->modrm_ea;
866         } else {
867                 /* 32/64-bit ModR/M decode. */
868                 if ((c->modrm_rm & 7) == 4) {
869                         sib = insn_fetch(u8, 1, c->eip);
870                         index_reg |= (sib >> 3) & 7;
871                         base_reg |= sib & 7;
872                         scale = sib >> 6;
873
874                         if ((base_reg & 7) == 5 && c->modrm_mod == 0)
875                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
876                         else
877                                 c->modrm_ea += c->regs[base_reg];
878                         if (index_reg != 4)
879                                 c->modrm_ea += c->regs[index_reg] << scale;
880                 } else if ((c->modrm_rm & 7) == 5 && c->modrm_mod == 0) {
881                         if (ctxt->mode == X86EMUL_MODE_PROT64)
882                                 c->rip_relative = 1;
883                 } else
884                         c->modrm_ea += c->regs[c->modrm_rm];
885                 switch (c->modrm_mod) {
886                 case 0:
887                         if (c->modrm_rm == 5)
888                                 c->modrm_ea += insn_fetch(s32, 4, c->eip);
889                         break;
890                 case 1:
891                         c->modrm_ea += insn_fetch(s8, 1, c->eip);
892                         break;
893                 case 2:
894                         c->modrm_ea += insn_fetch(s32, 4, c->eip);
895                         break;
896                 }
897         }
898 done:
899         return rc;
900 }
901
902 static int decode_abs(struct x86_emulate_ctxt *ctxt,
903                       struct x86_emulate_ops *ops)
904 {
905         struct decode_cache *c = &ctxt->decode;
906         int rc = X86EMUL_CONTINUE;
907
908         switch (c->ad_bytes) {
909         case 2:
910                 c->modrm_ea = insn_fetch(u16, 2, c->eip);
911                 break;
912         case 4:
913                 c->modrm_ea = insn_fetch(u32, 4, c->eip);
914                 break;
915         case 8:
916                 c->modrm_ea = insn_fetch(u64, 8, c->eip);
917                 break;
918         }
919 done:
920         return rc;
921 }
922
923 int
924 x86_decode_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
925 {
926         struct decode_cache *c = &ctxt->decode;
927         int rc = X86EMUL_CONTINUE;
928         int mode = ctxt->mode;
929         int def_op_bytes, def_ad_bytes, group;
930
931
932         /* we cannot decode insn before we complete previous rep insn */
933         WARN_ON(ctxt->restart);
934
935         /* Shadow copy of register state. Committed on successful emulation. */
936         memset(c, 0, sizeof(struct decode_cache));
937         c->eip = ctxt->eip;
938         c->fetch.start = c->fetch.end = c->eip;
939         ctxt->cs_base = seg_base(ctxt, VCPU_SREG_CS);
940         memcpy(c->regs, ctxt->vcpu->arch.regs, sizeof c->regs);
941
942         switch (mode) {
943         case X86EMUL_MODE_REAL:
944         case X86EMUL_MODE_VM86:
945         case X86EMUL_MODE_PROT16:
946                 def_op_bytes = def_ad_bytes = 2;
947                 break;
948         case X86EMUL_MODE_PROT32:
949                 def_op_bytes = def_ad_bytes = 4;
950                 break;
951 #ifdef CONFIG_X86_64
952         case X86EMUL_MODE_PROT64:
953                 def_op_bytes = 4;
954                 def_ad_bytes = 8;
955                 break;
956 #endif
957         default:
958                 return -1;
959         }
960
961         c->op_bytes = def_op_bytes;
962         c->ad_bytes = def_ad_bytes;
963
964         /* Legacy prefixes. */
965         for (;;) {
966                 switch (c->b = insn_fetch(u8, 1, c->eip)) {
967                 case 0x66:      /* operand-size override */
968                         /* switch between 2/4 bytes */
969                         c->op_bytes = def_op_bytes ^ 6;
970                         break;
971                 case 0x67:      /* address-size override */
972                         if (mode == X86EMUL_MODE_PROT64)
973                                 /* switch between 4/8 bytes */
974                                 c->ad_bytes = def_ad_bytes ^ 12;
975                         else
976                                 /* switch between 2/4 bytes */
977                                 c->ad_bytes = def_ad_bytes ^ 6;
978                         break;
979                 case 0x26:      /* ES override */
980                 case 0x2e:      /* CS override */
981                 case 0x36:      /* SS override */
982                 case 0x3e:      /* DS override */
983                         set_seg_override(c, (c->b >> 3) & 3);
984                         break;
985                 case 0x64:      /* FS override */
986                 case 0x65:      /* GS override */
987                         set_seg_override(c, c->b & 7);
988                         break;
989                 case 0x40 ... 0x4f: /* REX */
990                         if (mode != X86EMUL_MODE_PROT64)
991                                 goto done_prefixes;
992                         c->rex_prefix = c->b;
993                         continue;
994                 case 0xf0:      /* LOCK */
995                         c->lock_prefix = 1;
996                         break;
997                 case 0xf2:      /* REPNE/REPNZ */
998                         c->rep_prefix = REPNE_PREFIX;
999                         break;
1000                 case 0xf3:      /* REP/REPE/REPZ */
1001                         c->rep_prefix = REPE_PREFIX;
1002                         break;
1003                 default:
1004                         goto done_prefixes;
1005                 }
1006
1007                 /* Any legacy prefix after a REX prefix nullifies its effect. */
1008
1009                 c->rex_prefix = 0;
1010         }
1011
1012 done_prefixes:
1013
1014         /* REX prefix. */
1015         if (c->rex_prefix)
1016                 if (c->rex_prefix & 8)
1017                         c->op_bytes = 8;        /* REX.W */
1018
1019         /* Opcode byte(s). */
1020         c->d = opcode_table[c->b];
1021         if (c->d == 0) {
1022                 /* Two-byte opcode? */
1023                 if (c->b == 0x0f) {
1024                         c->twobyte = 1;
1025                         c->b = insn_fetch(u8, 1, c->eip);
1026                         c->d = twobyte_table[c->b];
1027                 }
1028         }
1029
1030         if (c->d & Group) {
1031                 group = c->d & GroupMask;
1032                 c->modrm = insn_fetch(u8, 1, c->eip);
1033                 --c->eip;
1034
1035                 group = (group << 3) + ((c->modrm >> 3) & 7);
1036                 if ((c->d & GroupDual) && (c->modrm >> 6) == 3)
1037                         c->d = group2_table[group];
1038                 else
1039                         c->d = group_table[group];
1040         }
1041
1042         /* Unrecognised? */
1043         if (c->d == 0) {
1044                 DPRINTF("Cannot emulate %02x\n", c->b);
1045                 return -1;
1046         }
1047
1048         if (mode == X86EMUL_MODE_PROT64 && (c->d & Stack))
1049                 c->op_bytes = 8;
1050
1051         /* ModRM and SIB bytes. */
1052         if (c->d & ModRM)
1053                 rc = decode_modrm(ctxt, ops);
1054         else if (c->d & MemAbs)
1055                 rc = decode_abs(ctxt, ops);
1056         if (rc != X86EMUL_CONTINUE)
1057                 goto done;
1058
1059         if (!c->has_seg_override)
1060                 set_seg_override(c, VCPU_SREG_DS);
1061
1062         if (!(!c->twobyte && c->b == 0x8d))
1063                 c->modrm_ea += seg_override_base(ctxt, c);
1064
1065         if (c->ad_bytes != 8)
1066                 c->modrm_ea = (u32)c->modrm_ea;
1067
1068         if (c->rip_relative)
1069                 c->modrm_ea += c->eip;
1070
1071         /*
1072          * Decode and fetch the source operand: register, memory
1073          * or immediate.
1074          */
1075         switch (c->d & SrcMask) {
1076         case SrcNone:
1077                 break;
1078         case SrcReg:
1079                 decode_register_operand(&c->src, c, 0);
1080                 break;
1081         case SrcMem16:
1082                 c->src.bytes = 2;
1083                 goto srcmem_common;
1084         case SrcMem32:
1085                 c->src.bytes = 4;
1086                 goto srcmem_common;
1087         case SrcMem:
1088                 c->src.bytes = (c->d & ByteOp) ? 1 :
1089                                                            c->op_bytes;
1090                 /* Don't fetch the address for invlpg: it could be unmapped. */
1091                 if (c->twobyte && c->b == 0x01 && c->modrm_reg == 7)
1092                         break;
1093         srcmem_common:
1094                 /*
1095                  * For instructions with a ModR/M byte, switch to register
1096                  * access if Mod = 3.
1097                  */
1098                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1099                         c->src.type = OP_REG;
1100                         c->src.val = c->modrm_val;
1101                         c->src.ptr = c->modrm_ptr;
1102                         break;
1103                 }
1104                 c->src.type = OP_MEM;
1105                 c->src.ptr = (unsigned long *)c->modrm_ea;
1106                 c->src.val = 0;
1107                 break;
1108         case SrcImm:
1109         case SrcImmU:
1110                 c->src.type = OP_IMM;
1111                 c->src.ptr = (unsigned long *)c->eip;
1112                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1113                 if (c->src.bytes == 8)
1114                         c->src.bytes = 4;
1115                 /* NB. Immediates are sign-extended as necessary. */
1116                 switch (c->src.bytes) {
1117                 case 1:
1118                         c->src.val = insn_fetch(s8, 1, c->eip);
1119                         break;
1120                 case 2:
1121                         c->src.val = insn_fetch(s16, 2, c->eip);
1122                         break;
1123                 case 4:
1124                         c->src.val = insn_fetch(s32, 4, c->eip);
1125                         break;
1126                 }
1127                 if ((c->d & SrcMask) == SrcImmU) {
1128                         switch (c->src.bytes) {
1129                         case 1:
1130                                 c->src.val &= 0xff;
1131                                 break;
1132                         case 2:
1133                                 c->src.val &= 0xffff;
1134                                 break;
1135                         case 4:
1136                                 c->src.val &= 0xffffffff;
1137                                 break;
1138                         }
1139                 }
1140                 break;
1141         case SrcImmByte:
1142         case SrcImmUByte:
1143                 c->src.type = OP_IMM;
1144                 c->src.ptr = (unsigned long *)c->eip;
1145                 c->src.bytes = 1;
1146                 if ((c->d & SrcMask) == SrcImmByte)
1147                         c->src.val = insn_fetch(s8, 1, c->eip);
1148                 else
1149                         c->src.val = insn_fetch(u8, 1, c->eip);
1150                 break;
1151         case SrcOne:
1152                 c->src.bytes = 1;
1153                 c->src.val = 1;
1154                 break;
1155         case SrcSI:
1156                 c->src.type = OP_MEM;
1157                 c->src.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1158                 c->src.ptr = (unsigned long *)
1159                         register_address(c,  seg_override_base(ctxt, c),
1160                                          c->regs[VCPU_REGS_RSI]);
1161                 c->src.val = 0;
1162                 break;
1163         }
1164
1165         /*
1166          * Decode and fetch the second source operand: register, memory
1167          * or immediate.
1168          */
1169         switch (c->d & Src2Mask) {
1170         case Src2None:
1171                 break;
1172         case Src2CL:
1173                 c->src2.bytes = 1;
1174                 c->src2.val = c->regs[VCPU_REGS_RCX] & 0x8;
1175                 break;
1176         case Src2ImmByte:
1177                 c->src2.type = OP_IMM;
1178                 c->src2.ptr = (unsigned long *)c->eip;
1179                 c->src2.bytes = 1;
1180                 c->src2.val = insn_fetch(u8, 1, c->eip);
1181                 break;
1182         case Src2Imm16:
1183                 c->src2.type = OP_IMM;
1184                 c->src2.ptr = (unsigned long *)c->eip;
1185                 c->src2.bytes = 2;
1186                 c->src2.val = insn_fetch(u16, 2, c->eip);
1187                 break;
1188         case Src2One:
1189                 c->src2.bytes = 1;
1190                 c->src2.val = 1;
1191                 break;
1192         case Src2Mem16:
1193                 c->src2.type = OP_MEM;
1194                 c->src2.bytes = 2;
1195                 c->src2.ptr = (unsigned long *)(c->modrm_ea + c->src.bytes);
1196                 c->src2.val = 0;
1197                 break;
1198         }
1199
1200         /* Decode and fetch the destination operand: register or memory. */
1201         switch (c->d & DstMask) {
1202         case ImplicitOps:
1203                 /* Special instructions do their own operand decoding. */
1204                 return 0;
1205         case DstReg:
1206                 decode_register_operand(&c->dst, c,
1207                          c->twobyte && (c->b == 0xb6 || c->b == 0xb7));
1208                 break;
1209         case DstMem:
1210         case DstMem64:
1211                 if ((c->d & ModRM) && c->modrm_mod == 3) {
1212                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1213                         c->dst.type = OP_REG;
1214                         c->dst.val = c->dst.orig_val = c->modrm_val;
1215                         c->dst.ptr = c->modrm_ptr;
1216                         break;
1217                 }
1218                 c->dst.type = OP_MEM;
1219                 c->dst.ptr = (unsigned long *)c->modrm_ea;
1220                 if ((c->d & DstMask) == DstMem64)
1221                         c->dst.bytes = 8;
1222                 else
1223                         c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1224                 c->dst.val = 0;
1225                 if (c->d & BitOp) {
1226                         unsigned long mask = ~(c->dst.bytes * 8 - 1);
1227
1228                         c->dst.ptr = (void *)c->dst.ptr +
1229                                                    (c->src.val & mask) / 8;
1230                 }
1231                 break;
1232         case DstAcc:
1233                 c->dst.type = OP_REG;
1234                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1235                 c->dst.ptr = &c->regs[VCPU_REGS_RAX];
1236                 switch (c->dst.bytes) {
1237                         case 1:
1238                                 c->dst.val = *(u8 *)c->dst.ptr;
1239                                 break;
1240                         case 2:
1241                                 c->dst.val = *(u16 *)c->dst.ptr;
1242                                 break;
1243                         case 4:
1244                                 c->dst.val = *(u32 *)c->dst.ptr;
1245                                 break;
1246                         case 8:
1247                                 c->dst.val = *(u64 *)c->dst.ptr;
1248                                 break;
1249                 }
1250                 c->dst.orig_val = c->dst.val;
1251                 break;
1252         case DstDI:
1253                 c->dst.type = OP_MEM;
1254                 c->dst.bytes = (c->d & ByteOp) ? 1 : c->op_bytes;
1255                 c->dst.ptr = (unsigned long *)
1256                         register_address(c, es_base(ctxt),
1257                                          c->regs[VCPU_REGS_RDI]);
1258                 c->dst.val = 0;
1259                 break;
1260         }
1261
1262 done:
1263         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
1264 }
1265
1266 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1267                          struct x86_emulate_ops *ops,
1268                          unsigned long addr, void *dest, unsigned size)
1269 {
1270         int rc;
1271         struct read_cache *mc = &ctxt->decode.mem_read;
1272
1273         while (size) {
1274                 int n = min(size, 8u);
1275                 size -= n;
1276                 if (mc->pos < mc->end)
1277                         goto read_cached;
1278
1279                 rc = ops->read_emulated(addr, mc->data + mc->end, n, ctxt->vcpu);
1280                 if (rc != X86EMUL_CONTINUE)
1281                         return rc;
1282                 mc->end += n;
1283
1284         read_cached:
1285                 memcpy(dest, mc->data + mc->pos, n);
1286                 mc->pos += n;
1287                 dest += n;
1288                 addr += n;
1289         }
1290         return X86EMUL_CONTINUE;
1291 }
1292
1293 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1294                            struct x86_emulate_ops *ops,
1295                            unsigned int size, unsigned short port,
1296                            void *dest)
1297 {
1298         struct read_cache *rc = &ctxt->decode.io_read;
1299
1300         if (rc->pos == rc->end) { /* refill pio read ahead */
1301                 struct decode_cache *c = &ctxt->decode;
1302                 unsigned int in_page, n;
1303                 unsigned int count = c->rep_prefix ?
1304                         address_mask(c, c->regs[VCPU_REGS_RCX]) : 1;
1305                 in_page = (ctxt->eflags & EFLG_DF) ?
1306                         offset_in_page(c->regs[VCPU_REGS_RDI]) :
1307                         PAGE_SIZE - offset_in_page(c->regs[VCPU_REGS_RDI]);
1308                 n = min(min(in_page, (unsigned int)sizeof(rc->data)) / size,
1309                         count);
1310                 if (n == 0)
1311                         n = 1;
1312                 rc->pos = rc->end = 0;
1313                 if (!ops->pio_in_emulated(size, port, rc->data, n, ctxt->vcpu))
1314                         return 0;
1315                 rc->end = n * size;
1316         }
1317
1318         memcpy(dest, rc->data + rc->pos, size);
1319         rc->pos += size;
1320         return 1;
1321 }
1322
1323 static u32 desc_limit_scaled(struct desc_struct *desc)
1324 {
1325         u32 limit = get_desc_limit(desc);
1326
1327         return desc->g ? (limit << 12) | 0xfff : limit;
1328 }
1329
1330 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1331                                      struct x86_emulate_ops *ops,
1332                                      u16 selector, struct desc_ptr *dt)
1333 {
1334         if (selector & 1 << 2) {
1335                 struct desc_struct desc;
1336                 memset (dt, 0, sizeof *dt);
1337                 if (!ops->get_cached_descriptor(&desc, VCPU_SREG_LDTR, ctxt->vcpu))
1338                         return;
1339
1340                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1341                 dt->address = get_desc_base(&desc);
1342         } else
1343                 ops->get_gdt(dt, ctxt->vcpu);
1344 }
1345
1346 /* allowed just for 8 bytes segments */
1347 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1348                                    struct x86_emulate_ops *ops,
1349                                    u16 selector, struct desc_struct *desc)
1350 {
1351         struct desc_ptr dt;
1352         u16 index = selector >> 3;
1353         int ret;
1354         u32 err;
1355         ulong addr;
1356
1357         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1358
1359         if (dt.size < index * 8 + 7) {
1360                 kvm_inject_gp(ctxt->vcpu, selector & 0xfffc);
1361                 return X86EMUL_PROPAGATE_FAULT;
1362         }
1363         addr = dt.address + index * 8;
1364         ret = ops->read_std(addr, desc, sizeof *desc, ctxt->vcpu,  &err);
1365         if (ret == X86EMUL_PROPAGATE_FAULT)
1366                 kvm_inject_page_fault(ctxt->vcpu, addr, err);
1367
1368        return ret;
1369 }
1370
1371 /* allowed just for 8 bytes segments */
1372 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1373                                     struct x86_emulate_ops *ops,
1374                                     u16 selector, struct desc_struct *desc)
1375 {
1376         struct desc_ptr dt;
1377         u16 index = selector >> 3;
1378         u32 err;
1379         ulong addr;
1380         int ret;
1381
1382         get_descriptor_table_ptr(ctxt, ops, selector, &dt);
1383
1384         if (dt.size < index * 8 + 7) {
1385                 kvm_inject_gp(ctxt->vcpu, selector & 0xfffc);
1386                 return X86EMUL_PROPAGATE_FAULT;
1387         }
1388
1389         addr = dt.address + index * 8;
1390         ret = ops->write_std(addr, desc, sizeof *desc, ctxt->vcpu, &err);
1391         if (ret == X86EMUL_PROPAGATE_FAULT)
1392                 kvm_inject_page_fault(ctxt->vcpu, addr, err);
1393
1394         return ret;
1395 }
1396
1397 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1398                                    struct x86_emulate_ops *ops,
1399                                    u16 selector, int seg)
1400 {
1401         struct desc_struct seg_desc;
1402         u8 dpl, rpl, cpl;
1403         unsigned err_vec = GP_VECTOR;
1404         u32 err_code = 0;
1405         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1406         int ret;
1407
1408         memset(&seg_desc, 0, sizeof seg_desc);
1409
1410         if ((seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86)
1411             || ctxt->mode == X86EMUL_MODE_REAL) {
1412                 /* set real mode segment descriptor */
1413                 set_desc_base(&seg_desc, selector << 4);
1414                 set_desc_limit(&seg_desc, 0xffff);
1415                 seg_desc.type = 3;
1416                 seg_desc.p = 1;
1417                 seg_desc.s = 1;
1418                 goto load;
1419         }
1420
1421         /* NULL selector is not valid for TR, CS and SS */
1422         if ((seg == VCPU_SREG_CS || seg == VCPU_SREG_SS || seg == VCPU_SREG_TR)
1423             && null_selector)
1424                 goto exception;
1425
1426         /* TR should be in GDT only */
1427         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1428                 goto exception;
1429
1430         if (null_selector) /* for NULL selector skip all following checks */
1431                 goto load;
1432
1433         ret = read_segment_descriptor(ctxt, ops, selector, &seg_desc);
1434         if (ret != X86EMUL_CONTINUE)
1435                 return ret;
1436
1437         err_code = selector & 0xfffc;
1438         err_vec = GP_VECTOR;
1439
1440         /* can't load system descriptor into segment selecor */
1441         if (seg <= VCPU_SREG_GS && !seg_desc.s)
1442                 goto exception;
1443
1444         if (!seg_desc.p) {
1445                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1446                 goto exception;
1447         }
1448
1449         rpl = selector & 3;
1450         dpl = seg_desc.dpl;
1451         cpl = ops->cpl(ctxt->vcpu);
1452
1453         switch (seg) {
1454         case VCPU_SREG_SS:
1455                 /*
1456                  * segment is not a writable data segment or segment
1457                  * selector's RPL != CPL or segment selector's RPL != CPL
1458                  */
1459                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1460                         goto exception;
1461                 break;
1462         case VCPU_SREG_CS:
1463                 if (!(seg_desc.type & 8))
1464                         goto exception;
1465
1466                 if (seg_desc.type & 4) {
1467                         /* conforming */
1468                         if (dpl > cpl)
1469                                 goto exception;
1470                 } else {
1471                         /* nonconforming */
1472                         if (rpl > cpl || dpl != cpl)
1473                                 goto exception;
1474                 }
1475                 /* CS(RPL) <- CPL */
1476                 selector = (selector & 0xfffc) | cpl;
1477                 break;
1478         case VCPU_SREG_TR:
1479                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1480                         goto exception;
1481                 break;
1482         case VCPU_SREG_LDTR:
1483                 if (seg_desc.s || seg_desc.type != 2)
1484                         goto exception;
1485                 break;
1486         default: /*  DS, ES, FS, or GS */
1487                 /*
1488                  * segment is not a data or readable code segment or
1489                  * ((segment is a data or nonconforming code segment)
1490                  * and (both RPL and CPL > DPL))
1491                  */
1492                 if ((seg_desc.type & 0xa) == 0x8 ||
1493                     (((seg_desc.type & 0xc) != 0xc) &&
1494                      (rpl > dpl && cpl > dpl)))
1495                         goto exception;
1496                 break;
1497         }
1498
1499         if (seg_desc.s) {
1500                 /* mark segment as accessed */
1501                 seg_desc.type |= 1;
1502                 ret = write_segment_descriptor(ctxt, ops, selector, &seg_desc);
1503                 if (ret != X86EMUL_CONTINUE)
1504                         return ret;
1505         }
1506 load:
1507         ops->set_segment_selector(selector, seg, ctxt->vcpu);
1508         ops->set_cached_descriptor(&seg_desc, seg, ctxt->vcpu);
1509         return X86EMUL_CONTINUE;
1510 exception:
1511         kvm_queue_exception_e(ctxt->vcpu, err_vec, err_code);
1512         return X86EMUL_PROPAGATE_FAULT;
1513 }
1514
1515 static inline void emulate_push(struct x86_emulate_ctxt *ctxt)
1516 {
1517         struct decode_cache *c = &ctxt->decode;
1518
1519         c->dst.type  = OP_MEM;
1520         c->dst.bytes = c->op_bytes;
1521         c->dst.val = c->src.val;
1522         register_address_increment(c, &c->regs[VCPU_REGS_RSP], -c->op_bytes);
1523         c->dst.ptr = (void *) register_address(c, ss_base(ctxt),
1524                                                c->regs[VCPU_REGS_RSP]);
1525 }
1526
1527 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1528                        struct x86_emulate_ops *ops,
1529                        void *dest, int len)
1530 {
1531         struct decode_cache *c = &ctxt->decode;
1532         int rc;
1533
1534         rc = read_emulated(ctxt, ops, register_address(c, ss_base(ctxt),
1535                                                        c->regs[VCPU_REGS_RSP]),
1536                            dest, len);
1537         if (rc != X86EMUL_CONTINUE)
1538                 return rc;
1539
1540         register_address_increment(c, &c->regs[VCPU_REGS_RSP], len);
1541         return rc;
1542 }
1543
1544 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1545                        struct x86_emulate_ops *ops,
1546                        void *dest, int len)
1547 {
1548         int rc;
1549         unsigned long val, change_mask;
1550         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
1551         int cpl = ops->cpl(ctxt->vcpu);
1552
1553         rc = emulate_pop(ctxt, ops, &val, len);
1554         if (rc != X86EMUL_CONTINUE)
1555                 return rc;
1556
1557         change_mask = EFLG_CF | EFLG_PF | EFLG_AF | EFLG_ZF | EFLG_SF | EFLG_OF
1558                 | EFLG_TF | EFLG_DF | EFLG_NT | EFLG_RF | EFLG_AC | EFLG_ID;
1559
1560         switch(ctxt->mode) {
1561         case X86EMUL_MODE_PROT64:
1562         case X86EMUL_MODE_PROT32:
1563         case X86EMUL_MODE_PROT16:
1564                 if (cpl == 0)
1565                         change_mask |= EFLG_IOPL;
1566                 if (cpl <= iopl)
1567                         change_mask |= EFLG_IF;
1568                 break;
1569         case X86EMUL_MODE_VM86:
1570                 if (iopl < 3) {
1571                         kvm_inject_gp(ctxt->vcpu, 0);
1572                         return X86EMUL_PROPAGATE_FAULT;
1573                 }
1574                 change_mask |= EFLG_IF;
1575                 break;
1576         default: /* real mode */
1577                 change_mask |= (EFLG_IOPL | EFLG_IF);
1578                 break;
1579         }
1580
1581         *(unsigned long *)dest =
1582                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1583
1584         return rc;
1585 }
1586
1587 static void emulate_push_sreg(struct x86_emulate_ctxt *ctxt, int seg)
1588 {
1589         struct decode_cache *c = &ctxt->decode;
1590         struct kvm_segment segment;
1591
1592         kvm_x86_ops->get_segment(ctxt->vcpu, &segment, seg);
1593
1594         c->src.val = segment.selector;
1595         emulate_push(ctxt);
1596 }
1597
1598 static int emulate_pop_sreg(struct x86_emulate_ctxt *ctxt,
1599                              struct x86_emulate_ops *ops, int seg)
1600 {
1601         struct decode_cache *c = &ctxt->decode;
1602         unsigned long selector;
1603         int rc;
1604
1605         rc = emulate_pop(ctxt, ops, &selector, c->op_bytes);
1606         if (rc != X86EMUL_CONTINUE)
1607                 return rc;
1608
1609         rc = load_segment_descriptor(ctxt, ops, (u16)selector, seg);
1610         return rc;
1611 }
1612
1613 static void emulate_pusha(struct x86_emulate_ctxt *ctxt)
1614 {
1615         struct decode_cache *c = &ctxt->decode;
1616         unsigned long old_esp = c->regs[VCPU_REGS_RSP];
1617         int reg = VCPU_REGS_RAX;
1618
1619         while (reg <= VCPU_REGS_RDI) {
1620                 (reg == VCPU_REGS_RSP) ?
1621                 (c->src.val = old_esp) : (c->src.val = c->regs[reg]);
1622
1623                 emulate_push(ctxt);
1624                 ++reg;
1625         }
1626 }
1627
1628 static int emulate_popa(struct x86_emulate_ctxt *ctxt,
1629                         struct x86_emulate_ops *ops)
1630 {
1631         struct decode_cache *c = &ctxt->decode;
1632         int rc = X86EMUL_CONTINUE;
1633         int reg = VCPU_REGS_RDI;
1634
1635         while (reg >= VCPU_REGS_RAX) {
1636                 if (reg == VCPU_REGS_RSP) {
1637                         register_address_increment(c, &c->regs[VCPU_REGS_RSP],
1638                                                         c->op_bytes);
1639                         --reg;
1640                 }
1641
1642                 rc = emulate_pop(ctxt, ops, &c->regs[reg], c->op_bytes);
1643                 if (rc != X86EMUL_CONTINUE)
1644                         break;
1645                 --reg;
1646         }
1647         return rc;
1648 }
1649
1650 static inline int emulate_grp1a(struct x86_emulate_ctxt *ctxt,
1651                                 struct x86_emulate_ops *ops)
1652 {
1653         struct decode_cache *c = &ctxt->decode;
1654
1655         return emulate_pop(ctxt, ops, &c->dst.val, c->dst.bytes);
1656 }
1657
1658 static inline void emulate_grp2(struct x86_emulate_ctxt *ctxt)
1659 {
1660         struct decode_cache *c = &ctxt->decode;
1661         switch (c->modrm_reg) {
1662         case 0: /* rol */
1663                 emulate_2op_SrcB("rol", c->src, c->dst, ctxt->eflags);
1664                 break;
1665         case 1: /* ror */
1666                 emulate_2op_SrcB("ror", c->src, c->dst, ctxt->eflags);
1667                 break;
1668         case 2: /* rcl */
1669                 emulate_2op_SrcB("rcl", c->src, c->dst, ctxt->eflags);
1670                 break;
1671         case 3: /* rcr */
1672                 emulate_2op_SrcB("rcr", c->src, c->dst, ctxt->eflags);
1673                 break;
1674         case 4: /* sal/shl */
1675         case 6: /* sal/shl */
1676                 emulate_2op_SrcB("sal", c->src, c->dst, ctxt->eflags);
1677                 break;
1678         case 5: /* shr */
1679                 emulate_2op_SrcB("shr", c->src, c->dst, ctxt->eflags);
1680                 break;
1681         case 7: /* sar */
1682                 emulate_2op_SrcB("sar", c->src, c->dst, ctxt->eflags);
1683                 break;
1684         }
1685 }
1686
1687 static inline int emulate_grp3(struct x86_emulate_ctxt *ctxt,
1688                                struct x86_emulate_ops *ops)
1689 {
1690         struct decode_cache *c = &ctxt->decode;
1691
1692         switch (c->modrm_reg) {
1693         case 0 ... 1:   /* test */
1694                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
1695                 break;
1696         case 2: /* not */
1697                 c->dst.val = ~c->dst.val;
1698                 break;
1699         case 3: /* neg */
1700                 emulate_1op("neg", c->dst, ctxt->eflags);
1701                 break;
1702         default:
1703                 return 0;
1704         }
1705         return 1;
1706 }
1707
1708 static inline int emulate_grp45(struct x86_emulate_ctxt *ctxt,
1709                                struct x86_emulate_ops *ops)
1710 {
1711         struct decode_cache *c = &ctxt->decode;
1712
1713         switch (c->modrm_reg) {
1714         case 0: /* inc */
1715                 emulate_1op("inc", c->dst, ctxt->eflags);
1716                 break;
1717         case 1: /* dec */
1718                 emulate_1op("dec", c->dst, ctxt->eflags);
1719                 break;
1720         case 2: /* call near abs */ {
1721                 long int old_eip;
1722                 old_eip = c->eip;
1723                 c->eip = c->src.val;
1724                 c->src.val = old_eip;
1725                 emulate_push(ctxt);
1726                 break;
1727         }
1728         case 4: /* jmp abs */
1729                 c->eip = c->src.val;
1730                 break;
1731         case 6: /* push */
1732                 emulate_push(ctxt);
1733                 break;
1734         }
1735         return X86EMUL_CONTINUE;
1736 }
1737
1738 static inline int emulate_grp9(struct x86_emulate_ctxt *ctxt,
1739                                struct x86_emulate_ops *ops)
1740 {
1741         struct decode_cache *c = &ctxt->decode;
1742         u64 old = c->dst.orig_val;
1743
1744         if (((u32) (old >> 0) != (u32) c->regs[VCPU_REGS_RAX]) ||
1745             ((u32) (old >> 32) != (u32) c->regs[VCPU_REGS_RDX])) {
1746
1747                 c->regs[VCPU_REGS_RAX] = (u32) (old >> 0);
1748                 c->regs[VCPU_REGS_RDX] = (u32) (old >> 32);
1749                 ctxt->eflags &= ~EFLG_ZF;
1750         } else {
1751                 c->dst.val = ((u64)c->regs[VCPU_REGS_RCX] << 32) |
1752                        (u32) c->regs[VCPU_REGS_RBX];
1753
1754                 ctxt->eflags |= EFLG_ZF;
1755         }
1756         return X86EMUL_CONTINUE;
1757 }
1758
1759 static int emulate_ret_far(struct x86_emulate_ctxt *ctxt,
1760                            struct x86_emulate_ops *ops)
1761 {
1762         struct decode_cache *c = &ctxt->decode;
1763         int rc;
1764         unsigned long cs;
1765
1766         rc = emulate_pop(ctxt, ops, &c->eip, c->op_bytes);
1767         if (rc != X86EMUL_CONTINUE)
1768                 return rc;
1769         if (c->op_bytes == 4)
1770                 c->eip = (u32)c->eip;
1771         rc = emulate_pop(ctxt, ops, &cs, c->op_bytes);
1772         if (rc != X86EMUL_CONTINUE)
1773                 return rc;
1774         rc = load_segment_descriptor(ctxt, ops, (u16)cs, VCPU_SREG_CS);
1775         return rc;
1776 }
1777
1778 static inline int writeback(struct x86_emulate_ctxt *ctxt,
1779                             struct x86_emulate_ops *ops)
1780 {
1781         int rc;
1782         struct decode_cache *c = &ctxt->decode;
1783
1784         switch (c->dst.type) {
1785         case OP_REG:
1786                 /* The 4-byte case *is* correct:
1787                  * in 64-bit mode we zero-extend.
1788                  */
1789                 switch (c->dst.bytes) {
1790                 case 1:
1791                         *(u8 *)c->dst.ptr = (u8)c->dst.val;
1792                         break;
1793                 case 2:
1794                         *(u16 *)c->dst.ptr = (u16)c->dst.val;
1795                         break;
1796                 case 4:
1797                         *c->dst.ptr = (u32)c->dst.val;
1798                         break;  /* 64b: zero-ext */
1799                 case 8:
1800                         *c->dst.ptr = c->dst.val;
1801                         break;
1802                 }
1803                 break;
1804         case OP_MEM:
1805                 if (c->lock_prefix)
1806                         rc = ops->cmpxchg_emulated(
1807                                         (unsigned long)c->dst.ptr,
1808                                         &c->dst.orig_val,
1809                                         &c->dst.val,
1810                                         c->dst.bytes,
1811                                         ctxt->vcpu);
1812                 else
1813                         rc = ops->write_emulated(
1814                                         (unsigned long)c->dst.ptr,
1815                                         &c->dst.val,
1816                                         c->dst.bytes,
1817                                         ctxt->vcpu);
1818                 if (rc != X86EMUL_CONTINUE)
1819                         return rc;
1820                 break;
1821         case OP_NONE:
1822                 /* no writeback */
1823                 break;
1824         default:
1825                 break;
1826         }
1827         return X86EMUL_CONTINUE;
1828 }
1829
1830 static void toggle_interruptibility(struct x86_emulate_ctxt *ctxt, u32 mask)
1831 {
1832         u32 int_shadow = kvm_x86_ops->get_interrupt_shadow(ctxt->vcpu, mask);
1833         /*
1834          * an sti; sti; sequence only disable interrupts for the first
1835          * instruction. So, if the last instruction, be it emulated or
1836          * not, left the system with the INT_STI flag enabled, it
1837          * means that the last instruction is an sti. We should not
1838          * leave the flag on in this case. The same goes for mov ss
1839          */
1840         if (!(int_shadow & mask))
1841                 ctxt->interruptibility = mask;
1842 }
1843
1844 static inline void
1845 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
1846         struct kvm_segment *cs, struct kvm_segment *ss)
1847 {
1848         memset(cs, 0, sizeof(struct kvm_segment));
1849         kvm_x86_ops->get_segment(ctxt->vcpu, cs, VCPU_SREG_CS);
1850         memset(ss, 0, sizeof(struct kvm_segment));
1851
1852         cs->l = 0;              /* will be adjusted later */
1853         cs->base = 0;           /* flat segment */
1854         cs->g = 1;              /* 4kb granularity */
1855         cs->limit = 0xffffffff; /* 4GB limit */
1856         cs->type = 0x0b;        /* Read, Execute, Accessed */
1857         cs->s = 1;
1858         cs->dpl = 0;            /* will be adjusted later */
1859         cs->present = 1;
1860         cs->db = 1;
1861
1862         ss->unusable = 0;
1863         ss->base = 0;           /* flat segment */
1864         ss->limit = 0xffffffff; /* 4GB limit */
1865         ss->g = 1;              /* 4kb granularity */
1866         ss->s = 1;
1867         ss->type = 0x03;        /* Read/Write, Accessed */
1868         ss->db = 1;             /* 32bit stack segment */
1869         ss->dpl = 0;
1870         ss->present = 1;
1871 }
1872
1873 static int
1874 emulate_syscall(struct x86_emulate_ctxt *ctxt)
1875 {
1876         struct decode_cache *c = &ctxt->decode;
1877         struct kvm_segment cs, ss;
1878         u64 msr_data;
1879
1880         /* syscall is not available in real mode */
1881         if (ctxt->mode == X86EMUL_MODE_REAL ||
1882             ctxt->mode == X86EMUL_MODE_VM86) {
1883                 kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
1884                 return X86EMUL_PROPAGATE_FAULT;
1885         }
1886
1887         setup_syscalls_segments(ctxt, &cs, &ss);
1888
1889         kvm_x86_ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1890         msr_data >>= 32;
1891         cs.selector = (u16)(msr_data & 0xfffc);
1892         ss.selector = (u16)(msr_data + 8);
1893
1894         if (is_long_mode(ctxt->vcpu)) {
1895                 cs.db = 0;
1896                 cs.l = 1;
1897         }
1898         kvm_x86_ops->set_segment(ctxt->vcpu, &cs, VCPU_SREG_CS);
1899         kvm_x86_ops->set_segment(ctxt->vcpu, &ss, VCPU_SREG_SS);
1900
1901         c->regs[VCPU_REGS_RCX] = c->eip;
1902         if (is_long_mode(ctxt->vcpu)) {
1903 #ifdef CONFIG_X86_64
1904                 c->regs[VCPU_REGS_R11] = ctxt->eflags & ~EFLG_RF;
1905
1906                 kvm_x86_ops->get_msr(ctxt->vcpu,
1907                         ctxt->mode == X86EMUL_MODE_PROT64 ?
1908                         MSR_LSTAR : MSR_CSTAR, &msr_data);
1909                 c->eip = msr_data;
1910
1911                 kvm_x86_ops->get_msr(ctxt->vcpu, MSR_SYSCALL_MASK, &msr_data);
1912                 ctxt->eflags &= ~(msr_data | EFLG_RF);
1913 #endif
1914         } else {
1915                 /* legacy mode */
1916                 kvm_x86_ops->get_msr(ctxt->vcpu, MSR_STAR, &msr_data);
1917                 c->eip = (u32)msr_data;
1918
1919                 ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1920         }
1921
1922         return X86EMUL_CONTINUE;
1923 }
1924
1925 static int
1926 emulate_sysenter(struct x86_emulate_ctxt *ctxt)
1927 {
1928         struct decode_cache *c = &ctxt->decode;
1929         struct kvm_segment cs, ss;
1930         u64 msr_data;
1931
1932         /* inject #GP if in real mode */
1933         if (ctxt->mode == X86EMUL_MODE_REAL) {
1934                 kvm_inject_gp(ctxt->vcpu, 0);
1935                 return X86EMUL_PROPAGATE_FAULT;
1936         }
1937
1938         /* XXX sysenter/sysexit have not been tested in 64bit mode.
1939         * Therefore, we inject an #UD.
1940         */
1941         if (ctxt->mode == X86EMUL_MODE_PROT64) {
1942                 kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
1943                 return X86EMUL_PROPAGATE_FAULT;
1944         }
1945
1946         setup_syscalls_segments(ctxt, &cs, &ss);
1947
1948         kvm_x86_ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
1949         switch (ctxt->mode) {
1950         case X86EMUL_MODE_PROT32:
1951                 if ((msr_data & 0xfffc) == 0x0) {
1952                         kvm_inject_gp(ctxt->vcpu, 0);
1953                         return X86EMUL_PROPAGATE_FAULT;
1954                 }
1955                 break;
1956         case X86EMUL_MODE_PROT64:
1957                 if (msr_data == 0x0) {
1958                         kvm_inject_gp(ctxt->vcpu, 0);
1959                         return X86EMUL_PROPAGATE_FAULT;
1960                 }
1961                 break;
1962         }
1963
1964         ctxt->eflags &= ~(EFLG_VM | EFLG_IF | EFLG_RF);
1965         cs.selector = (u16)msr_data;
1966         cs.selector &= ~SELECTOR_RPL_MASK;
1967         ss.selector = cs.selector + 8;
1968         ss.selector &= ~SELECTOR_RPL_MASK;
1969         if (ctxt->mode == X86EMUL_MODE_PROT64
1970                 || is_long_mode(ctxt->vcpu)) {
1971                 cs.db = 0;
1972                 cs.l = 1;
1973         }
1974
1975         kvm_x86_ops->set_segment(ctxt->vcpu, &cs, VCPU_SREG_CS);
1976         kvm_x86_ops->set_segment(ctxt->vcpu, &ss, VCPU_SREG_SS);
1977
1978         kvm_x86_ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_EIP, &msr_data);
1979         c->eip = msr_data;
1980
1981         kvm_x86_ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_ESP, &msr_data);
1982         c->regs[VCPU_REGS_RSP] = msr_data;
1983
1984         return X86EMUL_CONTINUE;
1985 }
1986
1987 static int
1988 emulate_sysexit(struct x86_emulate_ctxt *ctxt)
1989 {
1990         struct decode_cache *c = &ctxt->decode;
1991         struct kvm_segment cs, ss;
1992         u64 msr_data;
1993         int usermode;
1994
1995         /* inject #GP if in real mode or Virtual 8086 mode */
1996         if (ctxt->mode == X86EMUL_MODE_REAL ||
1997             ctxt->mode == X86EMUL_MODE_VM86) {
1998                 kvm_inject_gp(ctxt->vcpu, 0);
1999                 return X86EMUL_PROPAGATE_FAULT;
2000         }
2001
2002         setup_syscalls_segments(ctxt, &cs, &ss);
2003
2004         if ((c->rex_prefix & 0x8) != 0x0)
2005                 usermode = X86EMUL_MODE_PROT64;
2006         else
2007                 usermode = X86EMUL_MODE_PROT32;
2008
2009         cs.dpl = 3;
2010         ss.dpl = 3;
2011         kvm_x86_ops->get_msr(ctxt->vcpu, MSR_IA32_SYSENTER_CS, &msr_data);
2012         switch (usermode) {
2013         case X86EMUL_MODE_PROT32:
2014                 cs.selector = (u16)(msr_data + 16);
2015                 if ((msr_data & 0xfffc) == 0x0) {
2016                         kvm_inject_gp(ctxt->vcpu, 0);
2017                         return X86EMUL_PROPAGATE_FAULT;
2018                 }
2019                 ss.selector = (u16)(msr_data + 24);
2020                 break;
2021         case X86EMUL_MODE_PROT64:
2022                 cs.selector = (u16)(msr_data + 32);
2023                 if (msr_data == 0x0) {
2024                         kvm_inject_gp(ctxt->vcpu, 0);
2025                         return X86EMUL_PROPAGATE_FAULT;
2026                 }
2027                 ss.selector = cs.selector + 8;
2028                 cs.db = 0;
2029                 cs.l = 1;
2030                 break;
2031         }
2032         cs.selector |= SELECTOR_RPL_MASK;
2033         ss.selector |= SELECTOR_RPL_MASK;
2034
2035         kvm_x86_ops->set_segment(ctxt->vcpu, &cs, VCPU_SREG_CS);
2036         kvm_x86_ops->set_segment(ctxt->vcpu, &ss, VCPU_SREG_SS);
2037
2038         c->eip = ctxt->vcpu->arch.regs[VCPU_REGS_RDX];
2039         c->regs[VCPU_REGS_RSP] = ctxt->vcpu->arch.regs[VCPU_REGS_RCX];
2040
2041         return X86EMUL_CONTINUE;
2042 }
2043
2044 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt,
2045                               struct x86_emulate_ops *ops)
2046 {
2047         int iopl;
2048         if (ctxt->mode == X86EMUL_MODE_REAL)
2049                 return false;
2050         if (ctxt->mode == X86EMUL_MODE_VM86)
2051                 return true;
2052         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> IOPL_SHIFT;
2053         return ops->cpl(ctxt->vcpu) > iopl;
2054 }
2055
2056 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2057                                             struct x86_emulate_ops *ops,
2058                                             u16 port, u16 len)
2059 {
2060         struct kvm_segment tr_seg;
2061         int r;
2062         u16 io_bitmap_ptr;
2063         u8 perm, bit_idx = port & 0x7;
2064         unsigned mask = (1 << len) - 1;
2065
2066         kvm_get_segment(ctxt->vcpu, &tr_seg, VCPU_SREG_TR);
2067         if (tr_seg.unusable)
2068                 return false;
2069         if (tr_seg.limit < 103)
2070                 return false;
2071         r = ops->read_std(tr_seg.base + 102, &io_bitmap_ptr, 2, ctxt->vcpu,
2072                           NULL);
2073         if (r != X86EMUL_CONTINUE)
2074                 return false;
2075         if (io_bitmap_ptr + port/8 > tr_seg.limit)
2076                 return false;
2077         r = ops->read_std(tr_seg.base + io_bitmap_ptr + port/8, &perm, 1,
2078                           ctxt->vcpu, NULL);
2079         if (r != X86EMUL_CONTINUE)
2080                 return false;
2081         if ((perm >> bit_idx) & mask)
2082                 return false;
2083         return true;
2084 }
2085
2086 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2087                                  struct x86_emulate_ops *ops,
2088                                  u16 port, u16 len)
2089 {
2090         if (emulator_bad_iopl(ctxt, ops))
2091                 if (!emulator_io_port_access_allowed(ctxt, ops, port, len))
2092                         return false;
2093         return true;
2094 }
2095
2096 static u32 get_cached_descriptor_base(struct x86_emulate_ctxt *ctxt,
2097                                       struct x86_emulate_ops *ops,
2098                                       int seg)
2099 {
2100         struct desc_struct desc;
2101         if (ops->get_cached_descriptor(&desc, seg, ctxt->vcpu))
2102                 return get_desc_base(&desc);
2103         else
2104                 return ~0;
2105 }
2106
2107 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2108                                 struct x86_emulate_ops *ops,
2109                                 struct tss_segment_16 *tss)
2110 {
2111         struct decode_cache *c = &ctxt->decode;
2112
2113         tss->ip = c->eip;
2114         tss->flag = ctxt->eflags;
2115         tss->ax = c->regs[VCPU_REGS_RAX];
2116         tss->cx = c->regs[VCPU_REGS_RCX];
2117         tss->dx = c->regs[VCPU_REGS_RDX];
2118         tss->bx = c->regs[VCPU_REGS_RBX];
2119         tss->sp = c->regs[VCPU_REGS_RSP];
2120         tss->bp = c->regs[VCPU_REGS_RBP];
2121         tss->si = c->regs[VCPU_REGS_RSI];
2122         tss->di = c->regs[VCPU_REGS_RDI];
2123
2124         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2125         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2126         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2127         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2128         tss->ldt = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2129 }
2130
2131 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2132                                  struct x86_emulate_ops *ops,
2133                                  struct tss_segment_16 *tss)
2134 {
2135         struct decode_cache *c = &ctxt->decode;
2136         int ret;
2137
2138         c->eip = tss->ip;
2139         ctxt->eflags = tss->flag | 2;
2140         c->regs[VCPU_REGS_RAX] = tss->ax;
2141         c->regs[VCPU_REGS_RCX] = tss->cx;
2142         c->regs[VCPU_REGS_RDX] = tss->dx;
2143         c->regs[VCPU_REGS_RBX] = tss->bx;
2144         c->regs[VCPU_REGS_RSP] = tss->sp;
2145         c->regs[VCPU_REGS_RBP] = tss->bp;
2146         c->regs[VCPU_REGS_RSI] = tss->si;
2147         c->regs[VCPU_REGS_RDI] = tss->di;
2148
2149         /*
2150          * SDM says that segment selectors are loaded before segment
2151          * descriptors
2152          */
2153         ops->set_segment_selector(tss->ldt, VCPU_SREG_LDTR, ctxt->vcpu);
2154         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2155         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2156         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2157         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2158
2159         /*
2160          * Now load segment descriptors. If fault happenes at this stage
2161          * it is handled in a context of new task
2162          */
2163         ret = load_segment_descriptor(ctxt, ops, tss->ldt, VCPU_SREG_LDTR);
2164         if (ret != X86EMUL_CONTINUE)
2165                 return ret;
2166         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2167         if (ret != X86EMUL_CONTINUE)
2168                 return ret;
2169         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2170         if (ret != X86EMUL_CONTINUE)
2171                 return ret;
2172         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2173         if (ret != X86EMUL_CONTINUE)
2174                 return ret;
2175         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2176         if (ret != X86EMUL_CONTINUE)
2177                 return ret;
2178
2179         return X86EMUL_CONTINUE;
2180 }
2181
2182 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2183                           struct x86_emulate_ops *ops,
2184                           u16 tss_selector, u16 old_tss_sel,
2185                           ulong old_tss_base, struct desc_struct *new_desc)
2186 {
2187         struct tss_segment_16 tss_seg;
2188         int ret;
2189         u32 err, new_tss_base = get_desc_base(new_desc);
2190
2191         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2192                             &err);
2193         if (ret == X86EMUL_PROPAGATE_FAULT) {
2194                 /* FIXME: need to provide precise fault address */
2195                 kvm_inject_page_fault(ctxt->vcpu, old_tss_base, err);
2196                 return ret;
2197         }
2198
2199         save_state_to_tss16(ctxt, ops, &tss_seg);
2200
2201         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2202                              &err);
2203         if (ret == X86EMUL_PROPAGATE_FAULT) {
2204                 /* FIXME: need to provide precise fault address */
2205                 kvm_inject_page_fault(ctxt->vcpu, old_tss_base, err);
2206                 return ret;
2207         }
2208
2209         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2210                             &err);
2211         if (ret == X86EMUL_PROPAGATE_FAULT) {
2212                 /* FIXME: need to provide precise fault address */
2213                 kvm_inject_page_fault(ctxt->vcpu, new_tss_base, err);
2214                 return ret;
2215         }
2216
2217         if (old_tss_sel != 0xffff) {
2218                 tss_seg.prev_task_link = old_tss_sel;
2219
2220                 ret = ops->write_std(new_tss_base,
2221                                      &tss_seg.prev_task_link,
2222                                      sizeof tss_seg.prev_task_link,
2223                                      ctxt->vcpu, &err);
2224                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2225                         /* FIXME: need to provide precise fault address */
2226                         kvm_inject_page_fault(ctxt->vcpu, new_tss_base, err);
2227                         return ret;
2228                 }
2229         }
2230
2231         return load_state_from_tss16(ctxt, ops, &tss_seg);
2232 }
2233
2234 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
2235                                 struct x86_emulate_ops *ops,
2236                                 struct tss_segment_32 *tss)
2237 {
2238         struct decode_cache *c = &ctxt->decode;
2239
2240         tss->cr3 = ops->get_cr(3, ctxt->vcpu);
2241         tss->eip = c->eip;
2242         tss->eflags = ctxt->eflags;
2243         tss->eax = c->regs[VCPU_REGS_RAX];
2244         tss->ecx = c->regs[VCPU_REGS_RCX];
2245         tss->edx = c->regs[VCPU_REGS_RDX];
2246         tss->ebx = c->regs[VCPU_REGS_RBX];
2247         tss->esp = c->regs[VCPU_REGS_RSP];
2248         tss->ebp = c->regs[VCPU_REGS_RBP];
2249         tss->esi = c->regs[VCPU_REGS_RSI];
2250         tss->edi = c->regs[VCPU_REGS_RDI];
2251
2252         tss->es = ops->get_segment_selector(VCPU_SREG_ES, ctxt->vcpu);
2253         tss->cs = ops->get_segment_selector(VCPU_SREG_CS, ctxt->vcpu);
2254         tss->ss = ops->get_segment_selector(VCPU_SREG_SS, ctxt->vcpu);
2255         tss->ds = ops->get_segment_selector(VCPU_SREG_DS, ctxt->vcpu);
2256         tss->fs = ops->get_segment_selector(VCPU_SREG_FS, ctxt->vcpu);
2257         tss->gs = ops->get_segment_selector(VCPU_SREG_GS, ctxt->vcpu);
2258         tss->ldt_selector = ops->get_segment_selector(VCPU_SREG_LDTR, ctxt->vcpu);
2259 }
2260
2261 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
2262                                  struct x86_emulate_ops *ops,
2263                                  struct tss_segment_32 *tss)
2264 {
2265         struct decode_cache *c = &ctxt->decode;
2266         int ret;
2267
2268         ops->set_cr(3, tss->cr3, ctxt->vcpu);
2269         c->eip = tss->eip;
2270         ctxt->eflags = tss->eflags | 2;
2271         c->regs[VCPU_REGS_RAX] = tss->eax;
2272         c->regs[VCPU_REGS_RCX] = tss->ecx;
2273         c->regs[VCPU_REGS_RDX] = tss->edx;
2274         c->regs[VCPU_REGS_RBX] = tss->ebx;
2275         c->regs[VCPU_REGS_RSP] = tss->esp;
2276         c->regs[VCPU_REGS_RBP] = tss->ebp;
2277         c->regs[VCPU_REGS_RSI] = tss->esi;
2278         c->regs[VCPU_REGS_RDI] = tss->edi;
2279
2280         /*
2281          * SDM says that segment selectors are loaded before segment
2282          * descriptors
2283          */
2284         ops->set_segment_selector(tss->ldt_selector, VCPU_SREG_LDTR, ctxt->vcpu);
2285         ops->set_segment_selector(tss->es, VCPU_SREG_ES, ctxt->vcpu);
2286         ops->set_segment_selector(tss->cs, VCPU_SREG_CS, ctxt->vcpu);
2287         ops->set_segment_selector(tss->ss, VCPU_SREG_SS, ctxt->vcpu);
2288         ops->set_segment_selector(tss->ds, VCPU_SREG_DS, ctxt->vcpu);
2289         ops->set_segment_selector(tss->fs, VCPU_SREG_FS, ctxt->vcpu);
2290         ops->set_segment_selector(tss->gs, VCPU_SREG_GS, ctxt->vcpu);
2291
2292         /*
2293          * Now load segment descriptors. If fault happenes at this stage
2294          * it is handled in a context of new task
2295          */
2296         ret = load_segment_descriptor(ctxt, ops, tss->ldt_selector, VCPU_SREG_LDTR);
2297         if (ret != X86EMUL_CONTINUE)
2298                 return ret;
2299         ret = load_segment_descriptor(ctxt, ops, tss->es, VCPU_SREG_ES);
2300         if (ret != X86EMUL_CONTINUE)
2301                 return ret;
2302         ret = load_segment_descriptor(ctxt, ops, tss->cs, VCPU_SREG_CS);
2303         if (ret != X86EMUL_CONTINUE)
2304                 return ret;
2305         ret = load_segment_descriptor(ctxt, ops, tss->ss, VCPU_SREG_SS);
2306         if (ret != X86EMUL_CONTINUE)
2307                 return ret;
2308         ret = load_segment_descriptor(ctxt, ops, tss->ds, VCPU_SREG_DS);
2309         if (ret != X86EMUL_CONTINUE)
2310                 return ret;
2311         ret = load_segment_descriptor(ctxt, ops, tss->fs, VCPU_SREG_FS);
2312         if (ret != X86EMUL_CONTINUE)
2313                 return ret;
2314         ret = load_segment_descriptor(ctxt, ops, tss->gs, VCPU_SREG_GS);
2315         if (ret != X86EMUL_CONTINUE)
2316                 return ret;
2317
2318         return X86EMUL_CONTINUE;
2319 }
2320
2321 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
2322                           struct x86_emulate_ops *ops,
2323                           u16 tss_selector, u16 old_tss_sel,
2324                           ulong old_tss_base, struct desc_struct *new_desc)
2325 {
2326         struct tss_segment_32 tss_seg;
2327         int ret;
2328         u32 err, new_tss_base = get_desc_base(new_desc);
2329
2330         ret = ops->read_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2331                             &err);
2332         if (ret == X86EMUL_PROPAGATE_FAULT) {
2333                 /* FIXME: need to provide precise fault address */
2334                 kvm_inject_page_fault(ctxt->vcpu, old_tss_base, err);
2335                 return ret;
2336         }
2337
2338         save_state_to_tss32(ctxt, ops, &tss_seg);
2339
2340         ret = ops->write_std(old_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2341                              &err);
2342         if (ret == X86EMUL_PROPAGATE_FAULT) {
2343                 /* FIXME: need to provide precise fault address */
2344                 kvm_inject_page_fault(ctxt->vcpu, old_tss_base, err);
2345                 return ret;
2346         }
2347
2348         ret = ops->read_std(new_tss_base, &tss_seg, sizeof tss_seg, ctxt->vcpu,
2349                             &err);
2350         if (ret == X86EMUL_PROPAGATE_FAULT) {
2351                 /* FIXME: need to provide precise fault address */
2352                 kvm_inject_page_fault(ctxt->vcpu, new_tss_base, err);
2353                 return ret;
2354         }
2355
2356         if (old_tss_sel != 0xffff) {
2357                 tss_seg.prev_task_link = old_tss_sel;
2358
2359                 ret = ops->write_std(new_tss_base,
2360                                      &tss_seg.prev_task_link,
2361                                      sizeof tss_seg.prev_task_link,
2362                                      ctxt->vcpu, &err);
2363                 if (ret == X86EMUL_PROPAGATE_FAULT) {
2364                         /* FIXME: need to provide precise fault address */
2365                         kvm_inject_page_fault(ctxt->vcpu, new_tss_base, err);
2366                         return ret;
2367                 }
2368         }
2369
2370         return load_state_from_tss32(ctxt, ops, &tss_seg);
2371 }
2372
2373 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
2374                                    struct x86_emulate_ops *ops,
2375                                    u16 tss_selector, int reason,
2376                                    bool has_error_code, u32 error_code)
2377 {
2378         struct desc_struct curr_tss_desc, next_tss_desc;
2379         int ret;
2380         u16 old_tss_sel = ops->get_segment_selector(VCPU_SREG_TR, ctxt->vcpu);
2381         ulong old_tss_base =
2382                 get_cached_descriptor_base(ctxt, ops, VCPU_SREG_TR);
2383         u32 desc_limit;
2384
2385         /* FIXME: old_tss_base == ~0 ? */
2386
2387         ret = read_segment_descriptor(ctxt, ops, tss_selector, &next_tss_desc);
2388         if (ret != X86EMUL_CONTINUE)
2389                 return ret;
2390         ret = read_segment_descriptor(ctxt, ops, old_tss_sel, &curr_tss_desc);
2391         if (ret != X86EMUL_CONTINUE)
2392                 return ret;
2393
2394         /* FIXME: check that next_tss_desc is tss */
2395
2396         if (reason != TASK_SWITCH_IRET) {
2397                 if ((tss_selector & 3) > next_tss_desc.dpl ||
2398                     ops->cpl(ctxt->vcpu) > next_tss_desc.dpl) {
2399                         kvm_inject_gp(ctxt->vcpu, 0);
2400                         return X86EMUL_PROPAGATE_FAULT;
2401                 }
2402         }
2403
2404         desc_limit = desc_limit_scaled(&next_tss_desc);
2405         if (!next_tss_desc.p ||
2406             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
2407              desc_limit < 0x2b)) {
2408                 kvm_queue_exception_e(ctxt->vcpu, TS_VECTOR,
2409                                       tss_selector & 0xfffc);
2410                 return X86EMUL_PROPAGATE_FAULT;
2411         }
2412
2413         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
2414                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
2415                 write_segment_descriptor(ctxt, ops, old_tss_sel,
2416                                          &curr_tss_desc);
2417         }
2418
2419         if (reason == TASK_SWITCH_IRET)
2420                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
2421
2422         /* set back link to prev task only if NT bit is set in eflags
2423            note that old_tss_sel is not used afetr this point */
2424         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
2425                 old_tss_sel = 0xffff;
2426
2427         if (next_tss_desc.type & 8)
2428                 ret = task_switch_32(ctxt, ops, tss_selector, old_tss_sel,
2429                                      old_tss_base, &next_tss_desc);
2430         else
2431                 ret = task_switch_16(ctxt, ops, tss_selector, old_tss_sel,
2432                                      old_tss_base, &next_tss_desc);
2433         if (ret != X86EMUL_CONTINUE)
2434                 return ret;
2435
2436         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
2437                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
2438
2439         if (reason != TASK_SWITCH_IRET) {
2440                 next_tss_desc.type |= (1 << 1); /* set busy flag */
2441                 write_segment_descriptor(ctxt, ops, tss_selector,
2442                                          &next_tss_desc);
2443         }
2444
2445         ops->set_cr(0,  ops->get_cr(0, ctxt->vcpu) | X86_CR0_TS, ctxt->vcpu);
2446         ops->set_cached_descriptor(&next_tss_desc, VCPU_SREG_TR, ctxt->vcpu);
2447         ops->set_segment_selector(tss_selector, VCPU_SREG_TR, ctxt->vcpu);
2448
2449         if (has_error_code) {
2450                 struct decode_cache *c = &ctxt->decode;
2451
2452                 c->op_bytes = c->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
2453                 c->lock_prefix = 0;
2454                 c->src.val = (unsigned long) error_code;
2455                 emulate_push(ctxt);
2456         }
2457
2458         return ret;
2459 }
2460
2461 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
2462                          struct x86_emulate_ops *ops,
2463                          u16 tss_selector, int reason,
2464                          bool has_error_code, u32 error_code)
2465 {
2466         struct decode_cache *c = &ctxt->decode;
2467         int rc;
2468
2469         memset(c, 0, sizeof(struct decode_cache));
2470         c->eip = ctxt->eip;
2471         memcpy(c->regs, ctxt->vcpu->arch.regs, sizeof c->regs);
2472         c->dst.type = OP_NONE;
2473
2474         rc = emulator_do_task_switch(ctxt, ops, tss_selector, reason,
2475                                      has_error_code, error_code);
2476
2477         if (rc == X86EMUL_CONTINUE) {
2478                 memcpy(ctxt->vcpu->arch.regs, c->regs, sizeof c->regs);
2479                 kvm_rip_write(ctxt->vcpu, c->eip);
2480                 rc = writeback(ctxt, ops);
2481         }
2482
2483         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
2484 }
2485
2486 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, unsigned long base,
2487                             int reg, struct operand *op)
2488 {
2489         struct decode_cache *c = &ctxt->decode;
2490         int df = (ctxt->eflags & EFLG_DF) ? -1 : 1;
2491
2492         register_address_increment(c, &c->regs[reg], df * op->bytes);
2493         op->ptr = (unsigned long *)register_address(c,  base, c->regs[reg]);
2494 }
2495
2496 int
2497 x86_emulate_insn(struct x86_emulate_ctxt *ctxt, struct x86_emulate_ops *ops)
2498 {
2499         u64 msr_data;
2500         struct decode_cache *c = &ctxt->decode;
2501         int rc = X86EMUL_CONTINUE;
2502         int saved_dst_type = c->dst.type;
2503
2504         ctxt->interruptibility = 0;
2505         ctxt->decode.mem_read.pos = 0;
2506
2507         /* Shadow copy of register state. Committed on successful emulation.
2508          * NOTE: we can copy them from vcpu as x86_decode_insn() doesn't
2509          * modify them.
2510          */
2511
2512         memcpy(c->regs, ctxt->vcpu->arch.regs, sizeof c->regs);
2513
2514         if (ctxt->mode == X86EMUL_MODE_PROT64 && (c->d & No64)) {
2515                 kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
2516                 goto done;
2517         }
2518
2519         /* LOCK prefix is allowed only with some instructions */
2520         if (c->lock_prefix && (!(c->d & Lock) || c->dst.type != OP_MEM)) {
2521                 kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
2522                 goto done;
2523         }
2524
2525         /* Privileged instruction can be executed only in CPL=0 */
2526         if ((c->d & Priv) && ops->cpl(ctxt->vcpu)) {
2527                 kvm_inject_gp(ctxt->vcpu, 0);
2528                 goto done;
2529         }
2530
2531         if (c->rep_prefix && (c->d & String)) {
2532                 ctxt->restart = true;
2533                 /* All REP prefixes have the same first termination condition */
2534                 if (address_mask(c, c->regs[VCPU_REGS_RCX]) == 0) {
2535                 string_done:
2536                         ctxt->restart = false;
2537                         kvm_rip_write(ctxt->vcpu, c->eip);
2538                         goto done;
2539                 }
2540                 /* The second termination condition only applies for REPE
2541                  * and REPNE. Test if the repeat string operation prefix is
2542                  * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
2543                  * corresponding termination condition according to:
2544                  *      - if REPE/REPZ and ZF = 0 then done
2545                  *      - if REPNE/REPNZ and ZF = 1 then done
2546                  */
2547                 if ((c->b == 0xa6) || (c->b == 0xa7) ||
2548                     (c->b == 0xae) || (c->b == 0xaf)) {
2549                         if ((c->rep_prefix == REPE_PREFIX) &&
2550                             ((ctxt->eflags & EFLG_ZF) == 0))
2551                                 goto string_done;
2552                         if ((c->rep_prefix == REPNE_PREFIX) &&
2553                             ((ctxt->eflags & EFLG_ZF) == EFLG_ZF))
2554                                 goto string_done;
2555                 }
2556                 c->eip = ctxt->eip;
2557         }
2558
2559         if (c->src.type == OP_MEM) {
2560                 rc = read_emulated(ctxt, ops, (unsigned long)c->src.ptr,
2561                                         &c->src.val, c->src.bytes);
2562                 if (rc != X86EMUL_CONTINUE)
2563                         goto done;
2564                 c->src.orig_val = c->src.val;
2565         }
2566
2567         if (c->src2.type == OP_MEM) {
2568                 rc = read_emulated(ctxt, ops, (unsigned long)c->src2.ptr,
2569                                         &c->src2.val, c->src2.bytes);
2570                 if (rc != X86EMUL_CONTINUE)
2571                         goto done;
2572         }
2573
2574         if ((c->d & DstMask) == ImplicitOps)
2575                 goto special_insn;
2576
2577
2578         if ((c->dst.type == OP_MEM) && !(c->d & Mov)) {
2579                 /* optimisation - avoid slow emulated read if Mov */
2580                 rc = read_emulated(ctxt, ops, (unsigned long)c->dst.ptr,
2581                                    &c->dst.val, c->dst.bytes);
2582                 if (rc != X86EMUL_CONTINUE)
2583                         goto done;
2584         }
2585         c->dst.orig_val = c->dst.val;
2586
2587 special_insn:
2588
2589         if (c->twobyte)
2590                 goto twobyte_insn;
2591
2592         switch (c->b) {
2593         case 0x00 ... 0x05:
2594               add:              /* add */
2595                 emulate_2op_SrcV("add", c->src, c->dst, ctxt->eflags);
2596                 break;
2597         case 0x06:              /* push es */
2598                 emulate_push_sreg(ctxt, VCPU_SREG_ES);
2599                 break;
2600         case 0x07:              /* pop es */
2601                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_ES);
2602                 if (rc != X86EMUL_CONTINUE)
2603                         goto done;
2604                 break;
2605         case 0x08 ... 0x0d:
2606               or:               /* or */
2607                 emulate_2op_SrcV("or", c->src, c->dst, ctxt->eflags);
2608                 break;
2609         case 0x0e:              /* push cs */
2610                 emulate_push_sreg(ctxt, VCPU_SREG_CS);
2611                 break;
2612         case 0x10 ... 0x15:
2613               adc:              /* adc */
2614                 emulate_2op_SrcV("adc", c->src, c->dst, ctxt->eflags);
2615                 break;
2616         case 0x16:              /* push ss */
2617                 emulate_push_sreg(ctxt, VCPU_SREG_SS);
2618                 break;
2619         case 0x17:              /* pop ss */
2620                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_SS);
2621                 if (rc != X86EMUL_CONTINUE)
2622                         goto done;
2623                 break;
2624         case 0x18 ... 0x1d:
2625               sbb:              /* sbb */
2626                 emulate_2op_SrcV("sbb", c->src, c->dst, ctxt->eflags);
2627                 break;
2628         case 0x1e:              /* push ds */
2629                 emulate_push_sreg(ctxt, VCPU_SREG_DS);
2630                 break;
2631         case 0x1f:              /* pop ds */
2632                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_DS);
2633                 if (rc != X86EMUL_CONTINUE)
2634                         goto done;
2635                 break;
2636         case 0x20 ... 0x25:
2637               and:              /* and */
2638                 emulate_2op_SrcV("and", c->src, c->dst, ctxt->eflags);
2639                 break;
2640         case 0x28 ... 0x2d:
2641               sub:              /* sub */
2642                 emulate_2op_SrcV("sub", c->src, c->dst, ctxt->eflags);
2643                 break;
2644         case 0x30 ... 0x35:
2645               xor:              /* xor */
2646                 emulate_2op_SrcV("xor", c->src, c->dst, ctxt->eflags);
2647                 break;
2648         case 0x38 ... 0x3d:
2649               cmp:              /* cmp */
2650                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
2651                 break;
2652         case 0x40 ... 0x47: /* inc r16/r32 */
2653                 emulate_1op("inc", c->dst, ctxt->eflags);
2654                 break;
2655         case 0x48 ... 0x4f: /* dec r16/r32 */
2656                 emulate_1op("dec", c->dst, ctxt->eflags);
2657                 break;
2658         case 0x50 ... 0x57:  /* push reg */
2659                 emulate_push(ctxt);
2660                 break;
2661         case 0x58 ... 0x5f: /* pop reg */
2662         pop_instruction:
2663                 rc = emulate_pop(ctxt, ops, &c->dst.val, c->op_bytes);
2664                 if (rc != X86EMUL_CONTINUE)
2665                         goto done;
2666                 break;
2667         case 0x60:      /* pusha */
2668                 emulate_pusha(ctxt);
2669                 break;
2670         case 0x61:      /* popa */
2671                 rc = emulate_popa(ctxt, ops);
2672                 if (rc != X86EMUL_CONTINUE)
2673                         goto done;
2674                 break;
2675         case 0x63:              /* movsxd */
2676                 if (ctxt->mode != X86EMUL_MODE_PROT64)
2677                         goto cannot_emulate;
2678                 c->dst.val = (s32) c->src.val;
2679                 break;
2680         case 0x68: /* push imm */
2681         case 0x6a: /* push imm8 */
2682                 emulate_push(ctxt);
2683                 break;
2684         case 0x6c:              /* insb */
2685         case 0x6d:              /* insw/insd */
2686                 c->dst.bytes = min(c->dst.bytes, 4u);
2687                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2688                                           c->dst.bytes)) {
2689                         kvm_inject_gp(ctxt->vcpu, 0);
2690                         goto done;
2691                 }
2692                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes,
2693                                      c->regs[VCPU_REGS_RDX], &c->dst.val))
2694                         goto done; /* IO is needed, skip writeback */
2695                 break;
2696         case 0x6e:              /* outsb */
2697         case 0x6f:              /* outsw/outsd */
2698                 c->src.bytes = min(c->src.bytes, 4u);
2699                 if (!emulator_io_permited(ctxt, ops, c->regs[VCPU_REGS_RDX],
2700                                           c->src.bytes)) {
2701                         kvm_inject_gp(ctxt->vcpu, 0);
2702                         goto done;
2703                 }
2704                 ops->pio_out_emulated(c->src.bytes, c->regs[VCPU_REGS_RDX],
2705                                       &c->src.val, 1, ctxt->vcpu);
2706
2707                 c->dst.type = OP_NONE; /* nothing to writeback */
2708                 break;
2709         case 0x70 ... 0x7f: /* jcc (short) */
2710                 if (test_cc(c->b, ctxt->eflags))
2711                         jmp_rel(c, c->src.val);
2712                 break;
2713         case 0x80 ... 0x83:     /* Grp1 */
2714                 switch (c->modrm_reg) {
2715                 case 0:
2716                         goto add;
2717                 case 1:
2718                         goto or;
2719                 case 2:
2720                         goto adc;
2721                 case 3:
2722                         goto sbb;
2723                 case 4:
2724                         goto and;
2725                 case 5:
2726                         goto sub;
2727                 case 6:
2728                         goto xor;
2729                 case 7:
2730                         goto cmp;
2731                 }
2732                 break;
2733         case 0x84 ... 0x85:
2734                 emulate_2op_SrcV("test", c->src, c->dst, ctxt->eflags);
2735                 break;
2736         case 0x86 ... 0x87:     /* xchg */
2737         xchg:
2738                 /* Write back the register source. */
2739                 switch (c->dst.bytes) {
2740                 case 1:
2741                         *(u8 *) c->src.ptr = (u8) c->dst.val;
2742                         break;
2743                 case 2:
2744                         *(u16 *) c->src.ptr = (u16) c->dst.val;
2745                         break;
2746                 case 4:
2747                         *c->src.ptr = (u32) c->dst.val;
2748                         break;  /* 64b reg: zero-extend */
2749                 case 8:
2750                         *c->src.ptr = c->dst.val;
2751                         break;
2752                 }
2753                 /*
2754                  * Write back the memory destination with implicit LOCK
2755                  * prefix.
2756                  */
2757                 c->dst.val = c->src.val;
2758                 c->lock_prefix = 1;
2759                 break;
2760         case 0x88 ... 0x8b:     /* mov */
2761                 goto mov;
2762         case 0x8c: { /* mov r/m, sreg */
2763                 struct kvm_segment segreg;
2764
2765                 if (c->modrm_reg <= VCPU_SREG_GS)
2766                         kvm_get_segment(ctxt->vcpu, &segreg, c->modrm_reg);
2767                 else {
2768                         kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
2769                         goto done;
2770                 }
2771                 c->dst.val = segreg.selector;
2772                 break;
2773         }
2774         case 0x8d: /* lea r16/r32, m */
2775                 c->dst.val = c->modrm_ea;
2776                 break;
2777         case 0x8e: { /* mov seg, r/m16 */
2778                 uint16_t sel;
2779
2780                 sel = c->src.val;
2781
2782                 if (c->modrm_reg == VCPU_SREG_CS ||
2783                     c->modrm_reg > VCPU_SREG_GS) {
2784                         kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
2785                         goto done;
2786                 }
2787
2788                 if (c->modrm_reg == VCPU_SREG_SS)
2789                         toggle_interruptibility(ctxt, KVM_X86_SHADOW_INT_MOV_SS);
2790
2791                 rc = load_segment_descriptor(ctxt, ops, sel, c->modrm_reg);
2792
2793                 c->dst.type = OP_NONE;  /* Disable writeback. */
2794                 break;
2795         }
2796         case 0x8f:              /* pop (sole member of Grp1a) */
2797                 rc = emulate_grp1a(ctxt, ops);
2798                 if (rc != X86EMUL_CONTINUE)
2799                         goto done;
2800                 break;
2801         case 0x90: /* nop / xchg r8,rax */
2802                 if (!(c->rex_prefix & 1)) { /* nop */
2803                         c->dst.type = OP_NONE;
2804                         break;
2805                 }
2806         case 0x91 ... 0x97: /* xchg reg,rax */
2807                 c->src.type = OP_REG;
2808                 c->src.bytes = c->op_bytes;
2809                 c->src.ptr = (unsigned long *) &c->regs[VCPU_REGS_RAX];
2810                 c->src.val = *(c->src.ptr);
2811                 goto xchg;
2812         case 0x9c: /* pushf */
2813                 c->src.val =  (unsigned long) ctxt->eflags;
2814                 emulate_push(ctxt);
2815                 break;
2816         case 0x9d: /* popf */
2817                 c->dst.type = OP_REG;
2818                 c->dst.ptr = (unsigned long *) &ctxt->eflags;
2819                 c->dst.bytes = c->op_bytes;
2820                 rc = emulate_popf(ctxt, ops, &c->dst.val, c->op_bytes);
2821                 if (rc != X86EMUL_CONTINUE)
2822                         goto done;
2823                 break;
2824         case 0xa0 ... 0xa1:     /* mov */
2825                 c->dst.ptr = (unsigned long *)&c->regs[VCPU_REGS_RAX];
2826                 c->dst.val = c->src.val;
2827                 break;
2828         case 0xa2 ... 0xa3:     /* mov */
2829                 c->dst.val = (unsigned long)c->regs[VCPU_REGS_RAX];
2830                 break;
2831         case 0xa4 ... 0xa5:     /* movs */
2832                 goto mov;
2833         case 0xa6 ... 0xa7:     /* cmps */
2834                 c->dst.type = OP_NONE; /* Disable writeback. */
2835                 DPRINTF("cmps: mem1=0x%p mem2=0x%p\n", c->src.ptr, c->dst.ptr);
2836                 goto cmp;
2837         case 0xaa ... 0xab:     /* stos */
2838                 c->dst.val = c->regs[VCPU_REGS_RAX];
2839                 break;
2840         case 0xac ... 0xad:     /* lods */
2841                 goto mov;
2842         case 0xae ... 0xaf:     /* scas */
2843                 DPRINTF("Urk! I don't handle SCAS.\n");
2844                 goto cannot_emulate;
2845         case 0xb0 ... 0xbf: /* mov r, imm */
2846                 goto mov;
2847         case 0xc0 ... 0xc1:
2848                 emulate_grp2(ctxt);
2849                 break;
2850         case 0xc3: /* ret */
2851                 c->dst.type = OP_REG;
2852                 c->dst.ptr = &c->eip;
2853                 c->dst.bytes = c->op_bytes;
2854                 goto pop_instruction;
2855         case 0xc6 ... 0xc7:     /* mov (sole member of Grp11) */
2856         mov:
2857                 c->dst.val = c->src.val;
2858                 break;
2859         case 0xcb:              /* ret far */
2860                 rc = emulate_ret_far(ctxt, ops);
2861                 if (rc != X86EMUL_CONTINUE)
2862                         goto done;
2863                 break;
2864         case 0xd0 ... 0xd1:     /* Grp2 */
2865                 c->src.val = 1;
2866                 emulate_grp2(ctxt);
2867                 break;
2868         case 0xd2 ... 0xd3:     /* Grp2 */
2869                 c->src.val = c->regs[VCPU_REGS_RCX];
2870                 emulate_grp2(ctxt);
2871                 break;
2872         case 0xe4:      /* inb */
2873         case 0xe5:      /* in */
2874                 goto do_io_in;
2875         case 0xe6: /* outb */
2876         case 0xe7: /* out */
2877                 goto do_io_out;
2878         case 0xe8: /* call (near) */ {
2879                 long int rel = c->src.val;
2880                 c->src.val = (unsigned long) c->eip;
2881                 jmp_rel(c, rel);
2882                 emulate_push(ctxt);
2883                 break;
2884         }
2885         case 0xe9: /* jmp rel */
2886                 goto jmp;
2887         case 0xea: /* jmp far */
2888         jump_far:
2889                 if (load_segment_descriptor(ctxt, ops, c->src2.val,
2890                                             VCPU_SREG_CS))
2891                         goto done;
2892
2893                 c->eip = c->src.val;
2894                 break;
2895         case 0xeb:
2896               jmp:              /* jmp rel short */
2897                 jmp_rel(c, c->src.val);
2898                 c->dst.type = OP_NONE; /* Disable writeback. */
2899                 break;
2900         case 0xec: /* in al,dx */
2901         case 0xed: /* in (e/r)ax,dx */
2902                 c->src.val = c->regs[VCPU_REGS_RDX];
2903         do_io_in:
2904                 c->dst.bytes = min(c->dst.bytes, 4u);
2905                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
2906                         kvm_inject_gp(ctxt->vcpu, 0);
2907                         goto done;
2908                 }
2909                 if (!pio_in_emulated(ctxt, ops, c->dst.bytes, c->src.val,
2910                                      &c->dst.val))
2911                         goto done; /* IO is needed */
2912                 break;
2913         case 0xee: /* out al,dx */
2914         case 0xef: /* out (e/r)ax,dx */
2915                 c->src.val = c->regs[VCPU_REGS_RDX];
2916         do_io_out:
2917                 c->dst.bytes = min(c->dst.bytes, 4u);
2918                 if (!emulator_io_permited(ctxt, ops, c->src.val, c->dst.bytes)) {
2919                         kvm_inject_gp(ctxt->vcpu, 0);
2920                         goto done;
2921                 }
2922                 ops->pio_out_emulated(c->dst.bytes, c->src.val, &c->dst.val, 1,
2923                                       ctxt->vcpu);
2924                 c->dst.type = OP_NONE;  /* Disable writeback. */
2925                 break;
2926         case 0xf4:              /* hlt */
2927                 ctxt->vcpu->arch.halt_request = 1;
2928                 break;
2929         case 0xf5:      /* cmc */
2930                 /* complement carry flag from eflags reg */
2931                 ctxt->eflags ^= EFLG_CF;
2932                 c->dst.type = OP_NONE;  /* Disable writeback. */
2933                 break;
2934         case 0xf6 ... 0xf7:     /* Grp3 */
2935                 if (!emulate_grp3(ctxt, ops))
2936                         goto cannot_emulate;
2937                 break;
2938         case 0xf8: /* clc */
2939                 ctxt->eflags &= ~EFLG_CF;
2940                 c->dst.type = OP_NONE;  /* Disable writeback. */
2941                 break;
2942         case 0xfa: /* cli */
2943                 if (emulator_bad_iopl(ctxt, ops))
2944                         kvm_inject_gp(ctxt->vcpu, 0);
2945                 else {
2946                         ctxt->eflags &= ~X86_EFLAGS_IF;
2947                         c->dst.type = OP_NONE;  /* Disable writeback. */
2948                 }
2949                 break;
2950         case 0xfb: /* sti */
2951                 if (emulator_bad_iopl(ctxt, ops))
2952                         kvm_inject_gp(ctxt->vcpu, 0);
2953                 else {
2954                         toggle_interruptibility(ctxt, KVM_X86_SHADOW_INT_STI);
2955                         ctxt->eflags |= X86_EFLAGS_IF;
2956                         c->dst.type = OP_NONE;  /* Disable writeback. */
2957                 }
2958                 break;
2959         case 0xfc: /* cld */
2960                 ctxt->eflags &= ~EFLG_DF;
2961                 c->dst.type = OP_NONE;  /* Disable writeback. */
2962                 break;
2963         case 0xfd: /* std */
2964                 ctxt->eflags |= EFLG_DF;
2965                 c->dst.type = OP_NONE;  /* Disable writeback. */
2966                 break;
2967         case 0xfe: /* Grp4 */
2968         grp45:
2969                 rc = emulate_grp45(ctxt, ops);
2970                 if (rc != X86EMUL_CONTINUE)
2971                         goto done;
2972                 break;
2973         case 0xff: /* Grp5 */
2974                 if (c->modrm_reg == 5)
2975                         goto jump_far;
2976                 goto grp45;
2977         }
2978
2979 writeback:
2980         rc = writeback(ctxt, ops);
2981         if (rc != X86EMUL_CONTINUE)
2982                 goto done;
2983
2984         /*
2985          * restore dst type in case the decoding will be reused
2986          * (happens for string instruction )
2987          */
2988         c->dst.type = saved_dst_type;
2989
2990         if ((c->d & SrcMask) == SrcSI)
2991                 string_addr_inc(ctxt, seg_override_base(ctxt, c), VCPU_REGS_RSI,
2992                                 &c->src);
2993
2994         if ((c->d & DstMask) == DstDI)
2995                 string_addr_inc(ctxt, es_base(ctxt), VCPU_REGS_RDI, &c->dst);
2996
2997         if (c->rep_prefix && (c->d & String)) {
2998                 struct read_cache *rc = &ctxt->decode.io_read;
2999                 register_address_increment(c, &c->regs[VCPU_REGS_RCX], -1);
3000                 /*
3001                  * Re-enter guest when pio read ahead buffer is empty or,
3002                  * if it is not used, after each 1024 iteration.
3003                  */
3004                 if ((rc->end == 0 && !(c->regs[VCPU_REGS_RCX] & 0x3ff)) ||
3005                     (rc->end != 0 && rc->end == rc->pos))
3006                         ctxt->restart = false;
3007         }
3008         /*
3009          * reset read cache here in case string instruction is restared
3010          * without decoding
3011          */
3012         ctxt->decode.mem_read.end = 0;
3013         /* Commit shadow register state. */
3014         memcpy(ctxt->vcpu->arch.regs, c->regs, sizeof c->regs);
3015         kvm_rip_write(ctxt->vcpu, c->eip);
3016         ops->set_rflags(ctxt->vcpu, ctxt->eflags);
3017
3018 done:
3019         return (rc == X86EMUL_UNHANDLEABLE) ? -1 : 0;
3020
3021 twobyte_insn:
3022         switch (c->b) {
3023         case 0x01: /* lgdt, lidt, lmsw */
3024                 switch (c->modrm_reg) {
3025                         u16 size;
3026                         unsigned long address;
3027
3028                 case 0: /* vmcall */
3029                         if (c->modrm_mod != 3 || c->modrm_rm != 1)
3030                                 goto cannot_emulate;
3031
3032                         rc = kvm_fix_hypercall(ctxt->vcpu);
3033                         if (rc != X86EMUL_CONTINUE)
3034                                 goto done;
3035
3036                         /* Let the processor re-execute the fixed hypercall */
3037                         c->eip = ctxt->eip;
3038                         /* Disable writeback. */
3039                         c->dst.type = OP_NONE;
3040                         break;
3041                 case 2: /* lgdt */
3042                         rc = read_descriptor(ctxt, ops, c->src.ptr,
3043                                              &size, &address, c->op_bytes);
3044                         if (rc != X86EMUL_CONTINUE)
3045                                 goto done;
3046                         realmode_lgdt(ctxt->vcpu, size, address);
3047                         /* Disable writeback. */
3048                         c->dst.type = OP_NONE;
3049                         break;
3050                 case 3: /* lidt/vmmcall */
3051                         if (c->modrm_mod == 3) {
3052                                 switch (c->modrm_rm) {
3053                                 case 1:
3054                                         rc = kvm_fix_hypercall(ctxt->vcpu);
3055                                         if (rc != X86EMUL_CONTINUE)
3056                                                 goto done;
3057                                         break;
3058                                 default:
3059                                         goto cannot_emulate;
3060                                 }
3061                         } else {
3062                                 rc = read_descriptor(ctxt, ops, c->src.ptr,
3063                                                      &size, &address,
3064                                                      c->op_bytes);
3065                                 if (rc != X86EMUL_CONTINUE)
3066                                         goto done;
3067                                 realmode_lidt(ctxt->vcpu, size, address);
3068                         }
3069                         /* Disable writeback. */
3070                         c->dst.type = OP_NONE;
3071                         break;
3072                 case 4: /* smsw */
3073                         c->dst.bytes = 2;
3074                         c->dst.val = ops->get_cr(0, ctxt->vcpu);
3075                         break;
3076                 case 6: /* lmsw */
3077                         ops->set_cr(0, (ops->get_cr(0, ctxt->vcpu) & ~0x0ful) |
3078                                     (c->src.val & 0x0f), ctxt->vcpu);
3079                         c->dst.type = OP_NONE;
3080                         break;
3081                 case 5: /* not defined */
3082                         kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
3083                         goto done;
3084                 case 7: /* invlpg*/
3085                         emulate_invlpg(ctxt->vcpu, c->modrm_ea);
3086                         /* Disable writeback. */
3087                         c->dst.type = OP_NONE;
3088                         break;
3089                 default:
3090                         goto cannot_emulate;
3091                 }
3092                 break;
3093         case 0x05:              /* syscall */
3094                 rc = emulate_syscall(ctxt);
3095                 if (rc != X86EMUL_CONTINUE)
3096                         goto done;
3097                 else
3098                         goto writeback;
3099                 break;
3100         case 0x06:
3101                 emulate_clts(ctxt->vcpu);
3102                 c->dst.type = OP_NONE;
3103                 break;
3104         case 0x08:              /* invd */
3105         case 0x09:              /* wbinvd */
3106         case 0x0d:              /* GrpP (prefetch) */
3107         case 0x18:              /* Grp16 (prefetch/nop) */
3108                 c->dst.type = OP_NONE;
3109                 break;
3110         case 0x20: /* mov cr, reg */
3111                 switch (c->modrm_reg) {
3112                 case 1:
3113                 case 5 ... 7:
3114                 case 9 ... 15:
3115                         kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
3116                         goto done;
3117                 }
3118                 c->regs[c->modrm_rm] = ops->get_cr(c->modrm_reg, ctxt->vcpu);
3119                 c->dst.type = OP_NONE;  /* no writeback */
3120                 break;
3121         case 0x21: /* mov from dr to reg */
3122                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3123                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3124                         kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
3125                         goto done;
3126                 }
3127                 emulator_get_dr(ctxt, c->modrm_reg, &c->regs[c->modrm_rm]);
3128                 c->dst.type = OP_NONE;  /* no writeback */
3129                 break;
3130         case 0x22: /* mov reg, cr */
3131                 ops->set_cr(c->modrm_reg, c->modrm_val, ctxt->vcpu);
3132                 c->dst.type = OP_NONE;
3133                 break;
3134         case 0x23: /* mov from reg to dr */
3135                 if ((ops->get_cr(4, ctxt->vcpu) & X86_CR4_DE) &&
3136                     (c->modrm_reg == 4 || c->modrm_reg == 5)) {
3137                         kvm_queue_exception(ctxt->vcpu, UD_VECTOR);
3138                         goto done;
3139                 }
3140                 emulator_set_dr(ctxt, c->modrm_reg, c->regs[c->modrm_rm]);
3141                 c->dst.type = OP_NONE;  /* no writeback */
3142                 break;
3143         case 0x30:
3144                 /* wrmsr */
3145                 msr_data = (u32)c->regs[VCPU_REGS_RAX]
3146                         | ((u64)c->regs[VCPU_REGS_RDX] << 32);
3147                 if (kvm_set_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], msr_data)) {
3148                         kvm_inject_gp(ctxt->vcpu, 0);
3149                         goto done;
3150                 }
3151                 rc = X86EMUL_CONTINUE;
3152                 c->dst.type = OP_NONE;
3153                 break;
3154         case 0x32:
3155                 /* rdmsr */
3156                 if (kvm_get_msr(ctxt->vcpu, c->regs[VCPU_REGS_RCX], &msr_data)) {
3157                         kvm_inject_gp(ctxt->vcpu, 0);
3158                         goto done;
3159                 } else {
3160                         c->regs[VCPU_REGS_RAX] = (u32)msr_data;
3161                         c->regs[VCPU_REGS_RDX] = msr_data >> 32;
3162                 }
3163                 rc = X86EMUL_CONTINUE;
3164                 c->dst.type = OP_NONE;
3165                 break;
3166         case 0x34:              /* sysenter */
3167                 rc = emulate_sysenter(ctxt);
3168                 if (rc != X86EMUL_CONTINUE)
3169                         goto done;
3170                 else
3171                         goto writeback;
3172                 break;
3173         case 0x35:              /* sysexit */
3174                 rc = emulate_sysexit(ctxt);
3175                 if (rc != X86EMUL_CONTINUE)
3176                         goto done;
3177                 else
3178                         goto writeback;
3179                 break;
3180         case 0x40 ... 0x4f:     /* cmov */
3181                 c->dst.val = c->dst.orig_val = c->src.val;
3182                 if (!test_cc(c->b, ctxt->eflags))
3183                         c->dst.type = OP_NONE; /* no writeback */
3184                 break;
3185         case 0x80 ... 0x8f: /* jnz rel, etc*/
3186                 if (test_cc(c->b, ctxt->eflags))
3187                         jmp_rel(c, c->src.val);
3188                 c->dst.type = OP_NONE;
3189                 break;
3190         case 0xa0:        /* push fs */
3191                 emulate_push_sreg(ctxt, VCPU_SREG_FS);
3192                 break;
3193         case 0xa1:       /* pop fs */
3194                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_FS);
3195                 if (rc != X86EMUL_CONTINUE)
3196                         goto done;
3197                 break;
3198         case 0xa3:
3199               bt:               /* bt */
3200                 c->dst.type = OP_NONE;
3201                 /* only subword offset */
3202                 c->src.val &= (c->dst.bytes << 3) - 1;
3203                 emulate_2op_SrcV_nobyte("bt", c->src, c->dst, ctxt->eflags);
3204                 break;
3205         case 0xa4: /* shld imm8, r, r/m */
3206         case 0xa5: /* shld cl, r, r/m */
3207                 emulate_2op_cl("shld", c->src2, c->src, c->dst, ctxt->eflags);
3208                 break;
3209         case 0xa8:      /* push gs */
3210                 emulate_push_sreg(ctxt, VCPU_SREG_GS);
3211                 break;
3212         case 0xa9:      /* pop gs */
3213                 rc = emulate_pop_sreg(ctxt, ops, VCPU_SREG_GS);
3214                 if (rc != X86EMUL_CONTINUE)
3215                         goto done;
3216                 break;
3217         case 0xab:
3218               bts:              /* bts */
3219                 /* only subword offset */
3220                 c->src.val &= (c->dst.bytes << 3) - 1;
3221                 emulate_2op_SrcV_nobyte("bts", c->src, c->dst, ctxt->eflags);
3222                 break;
3223         case 0xac: /* shrd imm8, r, r/m */
3224         case 0xad: /* shrd cl, r, r/m */
3225                 emulate_2op_cl("shrd", c->src2, c->src, c->dst, ctxt->eflags);
3226                 break;
3227         case 0xae:              /* clflush */
3228                 break;
3229         case 0xb0 ... 0xb1:     /* cmpxchg */
3230                 /*
3231                  * Save real source value, then compare EAX against
3232                  * destination.
3233                  */
3234                 c->src.orig_val = c->src.val;
3235                 c->src.val = c->regs[VCPU_REGS_RAX];
3236                 emulate_2op_SrcV("cmp", c->src, c->dst, ctxt->eflags);
3237                 if (ctxt->eflags & EFLG_ZF) {
3238                         /* Success: write back to memory. */
3239                         c->dst.val = c->src.orig_val;
3240                 } else {
3241                         /* Failure: write the value we saw to EAX. */
3242                         c->dst.type = OP_REG;
3243                         c->dst.ptr = (unsigned long *)&c->regs[VCPU_REGS_RAX];
3244                 }
3245                 break;
3246         case 0xb3:
3247               btr:              /* btr */
3248                 /* only subword offset */
3249                 c->src.val &= (c->dst.bytes << 3) - 1;
3250                 emulate_2op_SrcV_nobyte("btr", c->src, c->dst, ctxt->eflags);
3251                 break;
3252         case 0xb6 ... 0xb7:     /* movzx */
3253                 c->dst.bytes = c->op_bytes;
3254                 c->dst.val = (c->d & ByteOp) ? (u8) c->src.val
3255                                                        : (u16) c->src.val;
3256                 break;
3257         case 0xba:              /* Grp8 */
3258                 switch (c->modrm_reg & 3) {
3259                 case 0:
3260                         goto bt;
3261                 case 1:
3262                         goto bts;
3263                 case 2:
3264                         goto btr;
3265                 case 3:
3266                         goto btc;
3267                 }
3268                 break;
3269         case 0xbb:
3270               btc:              /* btc */
3271                 /* only subword offset */
3272                 c->src.val &= (c->dst.bytes << 3) - 1;
3273                 emulate_2op_SrcV_nobyte("btc", c->src, c->dst, ctxt->eflags);
3274                 break;
3275         case 0xbe ... 0xbf:     /* movsx */
3276                 c->dst.bytes = c->op_bytes;
3277                 c->dst.val = (c->d & ByteOp) ? (s8) c->src.val :
3278                                                         (s16) c->src.val;
3279                 break;
3280         case 0xc3:              /* movnti */
3281                 c->dst.bytes = c->op_bytes;
3282                 c->dst.val = (c->op_bytes == 4) ? (u32) c->src.val :
3283                                                         (u64) c->src.val;
3284                 break;
3285         case 0xc7:              /* Grp9 (cmpxchg8b) */
3286                 rc = emulate_grp9(ctxt, ops);
3287                 if (rc != X86EMUL_CONTINUE)
3288                         goto done;
3289                 break;
3290         }
3291         goto writeback;
3292
3293 cannot_emulate:
3294         DPRINTF("Cannot emulate %02x\n", c->b);
3295         return -1;
3296 }