Merge branch 'x86/uv' of git://git.kernel.org/pub/scm/linux/kernel/git/tip/linux...
[linux-2.6.git] / arch / x86 / kernel / tlb_uv.c
1 /*
2  *      SGI UltraViolet TLB flush routines.
3  *
4  *      (c) 2008 Cliff Wickman <cpw@sgi.com>, SGI.
5  *
6  *      This code is released under the GNU General Public License version 2 or
7  *      later.
8  */
9 #include <linux/seq_file.h>
10 #include <linux/proc_fs.h>
11 #include <linux/kernel.h>
12
13 #include <asm/mmu_context.h>
14 #include <asm/uv/uv.h>
15 #include <asm/uv/uv_mmrs.h>
16 #include <asm/uv/uv_hub.h>
17 #include <asm/uv/uv_bau.h>
18 #include <asm/apic.h>
19 #include <asm/idle.h>
20 #include <asm/tsc.h>
21 #include <asm/irq_vectors.h>
22
23 static struct bau_control       **uv_bau_table_bases __read_mostly;
24 static int                      uv_bau_retry_limit __read_mostly;
25
26 /* position of pnode (which is nasid>>1): */
27 static int                      uv_nshift __read_mostly;
28 /* base pnode in this partition */
29 static int                      uv_partition_base_pnode __read_mostly;
30
31 static unsigned long            uv_mmask __read_mostly;
32
33 static DEFINE_PER_CPU(struct ptc_stats, ptcstats);
34 static DEFINE_PER_CPU(struct bau_control, bau_control);
35
36 /*
37  * Determine the first node on a blade.
38  */
39 static int __init blade_to_first_node(int blade)
40 {
41         int node, b;
42
43         for_each_online_node(node) {
44                 b = uv_node_to_blade_id(node);
45                 if (blade == b)
46                         return node;
47         }
48         return -1; /* shouldn't happen */
49 }
50
51 /*
52  * Determine the apicid of the first cpu on a blade.
53  */
54 static int __init blade_to_first_apicid(int blade)
55 {
56         int cpu;
57
58         for_each_present_cpu(cpu)
59                 if (blade == uv_cpu_to_blade_id(cpu))
60                         return per_cpu(x86_cpu_to_apicid, cpu);
61         return -1;
62 }
63
64 /*
65  * Free a software acknowledge hardware resource by clearing its Pending
66  * bit. This will return a reply to the sender.
67  * If the message has timed out, a reply has already been sent by the
68  * hardware but the resource has not been released. In that case our
69  * clear of the Timeout bit (as well) will free the resource. No reply will
70  * be sent (the hardware will only do one reply per message).
71  */
72 static void uv_reply_to_message(int resource,
73                                 struct bau_payload_queue_entry *msg,
74                                 struct bau_msg_status *msp)
75 {
76         unsigned long dw;
77
78         dw = (1 << (resource + UV_SW_ACK_NPENDING)) | (1 << resource);
79         msg->replied_to = 1;
80         msg->sw_ack_vector = 0;
81         if (msp)
82                 msp->seen_by.bits = 0;
83         uv_write_local_mmr(UVH_LB_BAU_INTD_SOFTWARE_ACKNOWLEDGE_ALIAS, dw);
84 }
85
86 /*
87  * Do all the things a cpu should do for a TLB shootdown message.
88  * Other cpu's may come here at the same time for this message.
89  */
90 static void uv_bau_process_message(struct bau_payload_queue_entry *msg,
91                                    int msg_slot, int sw_ack_slot)
92 {
93         unsigned long this_cpu_mask;
94         struct bau_msg_status *msp;
95         int cpu;
96
97         msp = __get_cpu_var(bau_control).msg_statuses + msg_slot;
98         cpu = uv_blade_processor_id();
99         msg->number_of_cpus =
100                 uv_blade_nr_online_cpus(uv_node_to_blade_id(numa_node_id()));
101         this_cpu_mask = 1UL << cpu;
102         if (msp->seen_by.bits & this_cpu_mask)
103                 return;
104         atomic_or_long(&msp->seen_by.bits, this_cpu_mask);
105
106         if (msg->replied_to == 1)
107                 return;
108
109         if (msg->address == TLB_FLUSH_ALL) {
110                 local_flush_tlb();
111                 __get_cpu_var(ptcstats).alltlb++;
112         } else {
113                 __flush_tlb_one(msg->address);
114                 __get_cpu_var(ptcstats).onetlb++;
115         }
116
117         __get_cpu_var(ptcstats).requestee++;
118
119         atomic_inc_short(&msg->acknowledge_count);
120         if (msg->number_of_cpus == msg->acknowledge_count)
121                 uv_reply_to_message(sw_ack_slot, msg, msp);
122 }
123
124 /*
125  * Examine the payload queue on one distribution node to see
126  * which messages have not been seen, and which cpu(s) have not seen them.
127  *
128  * Returns the number of cpu's that have not responded.
129  */
130 static int uv_examine_destination(struct bau_control *bau_tablesp, int sender)
131 {
132         struct bau_payload_queue_entry *msg;
133         struct bau_msg_status *msp;
134         int count = 0;
135         int i;
136         int j;
137
138         for (msg = bau_tablesp->va_queue_first, i = 0; i < DEST_Q_SIZE;
139              msg++, i++) {
140                 if ((msg->sending_cpu == sender) && (!msg->replied_to)) {
141                         msp = bau_tablesp->msg_statuses + i;
142                         printk(KERN_DEBUG
143                                "blade %d: address:%#lx %d of %d, not cpu(s): ",
144                                i, msg->address, msg->acknowledge_count,
145                                msg->number_of_cpus);
146                         for (j = 0; j < msg->number_of_cpus; j++) {
147                                 if (!((1L << j) & msp->seen_by.bits)) {
148                                         count++;
149                                         printk("%d ", j);
150                                 }
151                         }
152                         printk("\n");
153                 }
154         }
155         return count;
156 }
157
158 /*
159  * Examine the payload queue on all the distribution nodes to see
160  * which messages have not been seen, and which cpu(s) have not seen them.
161  *
162  * Returns the number of cpu's that have not responded.
163  */
164 static int uv_examine_destinations(struct bau_target_nodemask *distribution)
165 {
166         int sender;
167         int i;
168         int count = 0;
169
170         sender = smp_processor_id();
171         for (i = 0; i < sizeof(struct bau_target_nodemask) * BITSPERBYTE; i++) {
172                 if (!bau_node_isset(i, distribution))
173                         continue;
174                 count += uv_examine_destination(uv_bau_table_bases[i], sender);
175         }
176         return count;
177 }
178
179 /*
180  * wait for completion of a broadcast message
181  *
182  * return COMPLETE, RETRY or GIVEUP
183  */
184 static int uv_wait_completion(struct bau_desc *bau_desc,
185                               unsigned long mmr_offset, int right_shift)
186 {
187         int exams = 0;
188         long destination_timeouts = 0;
189         long source_timeouts = 0;
190         unsigned long descriptor_status;
191
192         while ((descriptor_status = (((unsigned long)
193                 uv_read_local_mmr(mmr_offset) >>
194                         right_shift) & UV_ACT_STATUS_MASK)) !=
195                         DESC_STATUS_IDLE) {
196                 if (descriptor_status == DESC_STATUS_SOURCE_TIMEOUT) {
197                         source_timeouts++;
198                         if (source_timeouts > SOURCE_TIMEOUT_LIMIT)
199                                 source_timeouts = 0;
200                         __get_cpu_var(ptcstats).s_retry++;
201                         return FLUSH_RETRY;
202                 }
203                 /*
204                  * spin here looking for progress at the destinations
205                  */
206                 if (descriptor_status == DESC_STATUS_DESTINATION_TIMEOUT) {
207                         destination_timeouts++;
208                         if (destination_timeouts > DESTINATION_TIMEOUT_LIMIT) {
209                                 /*
210                                  * returns number of cpus not responding
211                                  */
212                                 if (uv_examine_destinations
213                                     (&bau_desc->distribution) == 0) {
214                                         __get_cpu_var(ptcstats).d_retry++;
215                                         return FLUSH_RETRY;
216                                 }
217                                 exams++;
218                                 if (exams >= uv_bau_retry_limit) {
219                                         printk(KERN_DEBUG
220                                                "uv_flush_tlb_others");
221                                         printk("giving up on cpu %d\n",
222                                                smp_processor_id());
223                                         return FLUSH_GIVEUP;
224                                 }
225                                 /*
226                                  * delays can hang the simulator
227                                    udelay(1000);
228                                  */
229                                 destination_timeouts = 0;
230                         }
231                 }
232                 cpu_relax();
233         }
234         return FLUSH_COMPLETE;
235 }
236
237 /**
238  * uv_flush_send_and_wait
239  *
240  * Send a broadcast and wait for a broadcast message to complete.
241  *
242  * The flush_mask contains the cpus the broadcast was sent to.
243  *
244  * Returns NULL if all remote flushing was done. The mask is zeroed.
245  * Returns @flush_mask if some remote flushing remains to be done. The
246  * mask will have some bits still set.
247  */
248 const struct cpumask *uv_flush_send_and_wait(int cpu, int this_pnode,
249                                              struct bau_desc *bau_desc,
250                                              struct cpumask *flush_mask)
251 {
252         int completion_status = 0;
253         int right_shift;
254         int tries = 0;
255         int pnode;
256         int bit;
257         unsigned long mmr_offset;
258         unsigned long index;
259         cycles_t time1;
260         cycles_t time2;
261
262         if (cpu < UV_CPUS_PER_ACT_STATUS) {
263                 mmr_offset = UVH_LB_BAU_SB_ACTIVATION_STATUS_0;
264                 right_shift = cpu * UV_ACT_STATUS_SIZE;
265         } else {
266                 mmr_offset = UVH_LB_BAU_SB_ACTIVATION_STATUS_1;
267                 right_shift =
268                     ((cpu - UV_CPUS_PER_ACT_STATUS) * UV_ACT_STATUS_SIZE);
269         }
270         time1 = get_cycles();
271         do {
272                 tries++;
273                 index = (1UL << UVH_LB_BAU_SB_ACTIVATION_CONTROL_PUSH_SHFT) |
274                         cpu;
275                 uv_write_local_mmr(UVH_LB_BAU_SB_ACTIVATION_CONTROL, index);
276                 completion_status = uv_wait_completion(bau_desc, mmr_offset,
277                                         right_shift);
278         } while (completion_status == FLUSH_RETRY);
279         time2 = get_cycles();
280         __get_cpu_var(ptcstats).sflush += (time2 - time1);
281         if (tries > 1)
282                 __get_cpu_var(ptcstats).retriesok++;
283
284         if (completion_status == FLUSH_GIVEUP) {
285                 /*
286                  * Cause the caller to do an IPI-style TLB shootdown on
287                  * the cpu's, all of which are still in the mask.
288                  */
289                 __get_cpu_var(ptcstats).ptc_i++;
290                 return flush_mask;
291         }
292
293         /*
294          * Success, so clear the remote cpu's from the mask so we don't
295          * use the IPI method of shootdown on them.
296          */
297         for_each_cpu(bit, flush_mask) {
298                 pnode = uv_cpu_to_pnode(bit);
299                 if (pnode == this_pnode)
300                         continue;
301                 cpumask_clear_cpu(bit, flush_mask);
302         }
303         if (!cpumask_empty(flush_mask))
304                 return flush_mask;
305         return NULL;
306 }
307
308 static DEFINE_PER_CPU(cpumask_var_t, uv_flush_tlb_mask);
309
310 /**
311  * uv_flush_tlb_others - globally purge translation cache of a virtual
312  * address or all TLB's
313  * @cpumask: mask of all cpu's in which the address is to be removed
314  * @mm: mm_struct containing virtual address range
315  * @va: virtual address to be removed (or TLB_FLUSH_ALL for all TLB's on cpu)
316  * @cpu: the current cpu
317  *
318  * This is the entry point for initiating any UV global TLB shootdown.
319  *
320  * Purges the translation caches of all specified processors of the given
321  * virtual address, or purges all TLB's on specified processors.
322  *
323  * The caller has derived the cpumask from the mm_struct.  This function
324  * is called only if there are bits set in the mask. (e.g. flush_tlb_page())
325  *
326  * The cpumask is converted into a nodemask of the nodes containing
327  * the cpus.
328  *
329  * Note that this function should be called with preemption disabled.
330  *
331  * Returns NULL if all remote flushing was done.
332  * Returns pointer to cpumask if some remote flushing remains to be
333  * done.  The returned pointer is valid till preemption is re-enabled.
334  */
335 const struct cpumask *uv_flush_tlb_others(const struct cpumask *cpumask,
336                                           struct mm_struct *mm,
337                                           unsigned long va, unsigned int cpu)
338 {
339         struct cpumask *flush_mask = __get_cpu_var(uv_flush_tlb_mask);
340         int i;
341         int bit;
342         int pnode;
343         int uv_cpu;
344         int this_pnode;
345         int locals = 0;
346         struct bau_desc *bau_desc;
347
348         cpumask_andnot(flush_mask, cpumask, cpumask_of(cpu));
349
350         uv_cpu = uv_blade_processor_id();
351         this_pnode = uv_hub_info->pnode;
352         bau_desc = __get_cpu_var(bau_control).descriptor_base;
353         bau_desc += UV_ITEMS_PER_DESCRIPTOR * uv_cpu;
354
355         bau_nodes_clear(&bau_desc->distribution, UV_DISTRIBUTION_SIZE);
356
357         i = 0;
358         for_each_cpu(bit, flush_mask) {
359                 pnode = uv_cpu_to_pnode(bit);
360                 BUG_ON(pnode > (UV_DISTRIBUTION_SIZE - 1));
361                 if (pnode == this_pnode) {
362                         locals++;
363                         continue;
364                 }
365                 bau_node_set(pnode - uv_partition_base_pnode,
366                                 &bau_desc->distribution);
367                 i++;
368         }
369         if (i == 0) {
370                 /*
371                  * no off_node flushing; return status for local node
372                  */
373                 if (locals)
374                         return flush_mask;
375                 else
376                         return NULL;
377         }
378         __get_cpu_var(ptcstats).requestor++;
379         __get_cpu_var(ptcstats).ntargeted += i;
380
381         bau_desc->payload.address = va;
382         bau_desc->payload.sending_cpu = cpu;
383
384         return uv_flush_send_and_wait(uv_cpu, this_pnode, bau_desc, flush_mask);
385 }
386
387 /*
388  * The BAU message interrupt comes here. (registered by set_intr_gate)
389  * See entry_64.S
390  *
391  * We received a broadcast assist message.
392  *
393  * Interrupts may have been disabled; this interrupt could represent
394  * the receipt of several messages.
395  *
396  * All cores/threads on this node get this interrupt.
397  * The last one to see it does the s/w ack.
398  * (the resource will not be freed until noninterruptable cpus see this
399  *  interrupt; hardware will timeout the s/w ack and reply ERROR)
400  */
401 void uv_bau_message_interrupt(struct pt_regs *regs)
402 {
403         struct bau_payload_queue_entry *va_queue_first;
404         struct bau_payload_queue_entry *va_queue_last;
405         struct bau_payload_queue_entry *msg;
406         struct pt_regs *old_regs = set_irq_regs(regs);
407         cycles_t time1;
408         cycles_t time2;
409         int msg_slot;
410         int sw_ack_slot;
411         int fw;
412         int count = 0;
413         unsigned long local_pnode;
414
415         ack_APIC_irq();
416         exit_idle();
417         irq_enter();
418
419         time1 = get_cycles();
420
421         local_pnode = uv_blade_to_pnode(uv_numa_blade_id());
422
423         va_queue_first = __get_cpu_var(bau_control).va_queue_first;
424         va_queue_last = __get_cpu_var(bau_control).va_queue_last;
425
426         msg = __get_cpu_var(bau_control).bau_msg_head;
427         while (msg->sw_ack_vector) {
428                 count++;
429                 fw = msg->sw_ack_vector;
430                 msg_slot = msg - va_queue_first;
431                 sw_ack_slot = ffs(fw) - 1;
432
433                 uv_bau_process_message(msg, msg_slot, sw_ack_slot);
434
435                 msg++;
436                 if (msg > va_queue_last)
437                         msg = va_queue_first;
438                 __get_cpu_var(bau_control).bau_msg_head = msg;
439         }
440         if (!count)
441                 __get_cpu_var(ptcstats).nomsg++;
442         else if (count > 1)
443                 __get_cpu_var(ptcstats).multmsg++;
444
445         time2 = get_cycles();
446         __get_cpu_var(ptcstats).dflush += (time2 - time1);
447
448         irq_exit();
449         set_irq_regs(old_regs);
450 }
451
452 /*
453  * uv_enable_timeouts
454  *
455  * Each target blade (i.e. blades that have cpu's) needs to have
456  * shootdown message timeouts enabled.  The timeout does not cause
457  * an interrupt, but causes an error message to be returned to
458  * the sender.
459  */
460 static void uv_enable_timeouts(void)
461 {
462         int blade;
463         int nblades;
464         int pnode;
465         unsigned long mmr_image;
466
467         nblades = uv_num_possible_blades();
468
469         for (blade = 0; blade < nblades; blade++) {
470                 if (!uv_blade_nr_possible_cpus(blade))
471                         continue;
472
473                 pnode = uv_blade_to_pnode(blade);
474                 mmr_image =
475                     uv_read_global_mmr64(pnode, UVH_LB_BAU_MISC_CONTROL);
476                 /*
477                  * Set the timeout period and then lock it in, in three
478                  * steps; captures and locks in the period.
479                  *
480                  * To program the period, the SOFT_ACK_MODE must be off.
481                  */
482                 mmr_image &= ~((unsigned long)1 <<
483                                UV_ENABLE_INTD_SOFT_ACK_MODE_SHIFT);
484                 uv_write_global_mmr64
485                     (pnode, UVH_LB_BAU_MISC_CONTROL, mmr_image);
486                 /*
487                  * Set the 4-bit period.
488                  */
489                 mmr_image &= ~((unsigned long)0xf <<
490                         UV_INTD_SOFT_ACK_TIMEOUT_PERIOD_SHIFT);
491                 mmr_image |= (UV_INTD_SOFT_ACK_TIMEOUT_PERIOD <<
492                              UV_INTD_SOFT_ACK_TIMEOUT_PERIOD_SHIFT);
493                 uv_write_global_mmr64
494                     (pnode, UVH_LB_BAU_MISC_CONTROL, mmr_image);
495                 /*
496                  * Subsequent reversals of the timebase bit (3) cause an
497                  * immediate timeout of one or all INTD resources as
498                  * indicated in bits 2:0 (7 causes all of them to timeout).
499                  */
500                 mmr_image |= ((unsigned long)1 <<
501                               UV_ENABLE_INTD_SOFT_ACK_MODE_SHIFT);
502                 uv_write_global_mmr64
503                     (pnode, UVH_LB_BAU_MISC_CONTROL, mmr_image);
504         }
505 }
506
507 static void *uv_ptc_seq_start(struct seq_file *file, loff_t *offset)
508 {
509         if (*offset < num_possible_cpus())
510                 return offset;
511         return NULL;
512 }
513
514 static void *uv_ptc_seq_next(struct seq_file *file, void *data, loff_t *offset)
515 {
516         (*offset)++;
517         if (*offset < num_possible_cpus())
518                 return offset;
519         return NULL;
520 }
521
522 static void uv_ptc_seq_stop(struct seq_file *file, void *data)
523 {
524 }
525
526 /*
527  * Display the statistics thru /proc
528  * data points to the cpu number
529  */
530 static int uv_ptc_seq_show(struct seq_file *file, void *data)
531 {
532         struct ptc_stats *stat;
533         int cpu;
534
535         cpu = *(loff_t *)data;
536
537         if (!cpu) {
538                 seq_printf(file,
539                 "# cpu requestor requestee one all sretry dretry ptc_i ");
540                 seq_printf(file,
541                 "sw_ack sflush dflush sok dnomsg dmult starget\n");
542         }
543         if (cpu < num_possible_cpus() && cpu_online(cpu)) {
544                 stat = &per_cpu(ptcstats, cpu);
545                 seq_printf(file, "cpu %d %ld %ld %ld %ld %ld %ld %ld ",
546                            cpu, stat->requestor,
547                            stat->requestee, stat->onetlb, stat->alltlb,
548                            stat->s_retry, stat->d_retry, stat->ptc_i);
549                 seq_printf(file, "%lx %ld %ld %ld %ld %ld %ld\n",
550                            uv_read_global_mmr64(uv_cpu_to_pnode(cpu),
551                                         UVH_LB_BAU_INTD_SOFTWARE_ACKNOWLEDGE),
552                            stat->sflush, stat->dflush,
553                            stat->retriesok, stat->nomsg,
554                            stat->multmsg, stat->ntargeted);
555         }
556
557         return 0;
558 }
559
560 /*
561  *  0: display meaning of the statistics
562  * >0: retry limit
563  */
564 static ssize_t uv_ptc_proc_write(struct file *file, const char __user *user,
565                                  size_t count, loff_t *data)
566 {
567         long newmode;
568         char optstr[64];
569
570         if (count == 0 || count > sizeof(optstr))
571                 return -EINVAL;
572         if (copy_from_user(optstr, user, count))
573                 return -EFAULT;
574         optstr[count - 1] = '\0';
575         if (strict_strtoul(optstr, 10, &newmode) < 0) {
576                 printk(KERN_DEBUG "%s is invalid\n", optstr);
577                 return -EINVAL;
578         }
579
580         if (newmode == 0) {
581                 printk(KERN_DEBUG "# cpu:      cpu number\n");
582                 printk(KERN_DEBUG
583                 "requestor:  times this cpu was the flush requestor\n");
584                 printk(KERN_DEBUG
585                 "requestee:  times this cpu was requested to flush its TLBs\n");
586                 printk(KERN_DEBUG
587                 "one:        times requested to flush a single address\n");
588                 printk(KERN_DEBUG
589                 "all:        times requested to flush all TLB's\n");
590                 printk(KERN_DEBUG
591                 "sretry:     number of retries of source-side timeouts\n");
592                 printk(KERN_DEBUG
593                 "dretry:     number of retries of destination-side timeouts\n");
594                 printk(KERN_DEBUG
595                 "ptc_i:      times UV fell through to IPI-style flushes\n");
596                 printk(KERN_DEBUG
597                 "sw_ack:     image of UVH_LB_BAU_INTD_SOFTWARE_ACKNOWLEDGE\n");
598                 printk(KERN_DEBUG
599                 "sflush_us:  cycles spent in uv_flush_tlb_others()\n");
600                 printk(KERN_DEBUG
601                 "dflush_us:  cycles spent in handling flush requests\n");
602                 printk(KERN_DEBUG "sok:        successes on retry\n");
603                 printk(KERN_DEBUG "dnomsg:     interrupts with no message\n");
604                 printk(KERN_DEBUG
605                 "dmult:      interrupts with multiple messages\n");
606                 printk(KERN_DEBUG "starget:    nodes targeted\n");
607         } else {
608                 uv_bau_retry_limit = newmode;
609                 printk(KERN_DEBUG "timeout retry limit:%d\n",
610                        uv_bau_retry_limit);
611         }
612
613         return count;
614 }
615
616 static const struct seq_operations uv_ptc_seq_ops = {
617         .start          = uv_ptc_seq_start,
618         .next           = uv_ptc_seq_next,
619         .stop           = uv_ptc_seq_stop,
620         .show           = uv_ptc_seq_show
621 };
622
623 static int uv_ptc_proc_open(struct inode *inode, struct file *file)
624 {
625         return seq_open(file, &uv_ptc_seq_ops);
626 }
627
628 static const struct file_operations proc_uv_ptc_operations = {
629         .open           = uv_ptc_proc_open,
630         .read           = seq_read,
631         .write          = uv_ptc_proc_write,
632         .llseek         = seq_lseek,
633         .release        = seq_release,
634 };
635
636 static int __init uv_ptc_init(void)
637 {
638         struct proc_dir_entry *proc_uv_ptc;
639
640         if (!is_uv_system())
641                 return 0;
642
643         proc_uv_ptc = create_proc_entry(UV_PTC_BASENAME, 0444, NULL);
644         if (!proc_uv_ptc) {
645                 printk(KERN_ERR "unable to create %s proc entry\n",
646                        UV_PTC_BASENAME);
647                 return -EINVAL;
648         }
649         proc_uv_ptc->proc_fops = &proc_uv_ptc_operations;
650         return 0;
651 }
652
653 /*
654  * begin the initialization of the per-blade control structures
655  */
656 static struct bau_control * __init uv_table_bases_init(int blade, int node)
657 {
658         int i;
659         struct bau_msg_status *msp;
660         struct bau_control *bau_tabp;
661
662         bau_tabp =
663             kmalloc_node(sizeof(struct bau_control), GFP_KERNEL, node);
664         BUG_ON(!bau_tabp);
665
666         bau_tabp->msg_statuses =
667             kmalloc_node(sizeof(struct bau_msg_status) *
668                          DEST_Q_SIZE, GFP_KERNEL, node);
669         BUG_ON(!bau_tabp->msg_statuses);
670
671         for (i = 0, msp = bau_tabp->msg_statuses; i < DEST_Q_SIZE; i++, msp++)
672                 bau_cpubits_clear(&msp->seen_by, (int)
673                                   uv_blade_nr_possible_cpus(blade));
674
675         uv_bau_table_bases[blade] = bau_tabp;
676
677         return bau_tabp;
678 }
679
680 /*
681  * finish the initialization of the per-blade control structures
682  */
683 static void __init
684 uv_table_bases_finish(int blade,
685                       struct bau_control *bau_tablesp,
686                       struct bau_desc *adp)
687 {
688         struct bau_control *bcp;
689         int cpu;
690
691         for_each_present_cpu(cpu) {
692                 if (blade != uv_cpu_to_blade_id(cpu))
693                         continue;
694
695                 bcp = (struct bau_control *)&per_cpu(bau_control, cpu);
696                 bcp->bau_msg_head       = bau_tablesp->va_queue_first;
697                 bcp->va_queue_first     = bau_tablesp->va_queue_first;
698                 bcp->va_queue_last      = bau_tablesp->va_queue_last;
699                 bcp->msg_statuses       = bau_tablesp->msg_statuses;
700                 bcp->descriptor_base    = adp;
701         }
702 }
703
704 /*
705  * initialize the sending side's sending buffers
706  */
707 static struct bau_desc * __init
708 uv_activation_descriptor_init(int node, int pnode)
709 {
710         int i;
711         unsigned long pa;
712         unsigned long m;
713         unsigned long n;
714         unsigned long mmr_image;
715         struct bau_desc *adp;
716         struct bau_desc *ad2;
717
718         adp = (struct bau_desc *)kmalloc_node(16384, GFP_KERNEL, node);
719         BUG_ON(!adp);
720
721         pa = uv_gpa(adp); /* need the real nasid*/
722         n = pa >> uv_nshift;
723         m = pa & uv_mmask;
724
725         mmr_image = uv_read_global_mmr64(pnode, UVH_LB_BAU_SB_DESCRIPTOR_BASE);
726         if (mmr_image) {
727                 uv_write_global_mmr64(pnode, (unsigned long)
728                                       UVH_LB_BAU_SB_DESCRIPTOR_BASE,
729                                       (n << UV_DESC_BASE_PNODE_SHIFT | m));
730         }
731
732         for (i = 0, ad2 = adp; i < UV_ACTIVATION_DESCRIPTOR_SIZE; i++, ad2++) {
733                 memset(ad2, 0, sizeof(struct bau_desc));
734                 ad2->header.sw_ack_flag = 1;
735                 /*
736                  * base_dest_nodeid is the first node in the partition, so
737                  * the bit map will indicate partition-relative node numbers.
738                  * note that base_dest_nodeid is actually a nasid.
739                  */
740                 ad2->header.base_dest_nodeid = uv_partition_base_pnode << 1;
741                 ad2->header.command = UV_NET_ENDPOINT_INTD;
742                 ad2->header.int_both = 1;
743                 /*
744                  * all others need to be set to zero:
745                  *   fairness chaining multilevel count replied_to
746                  */
747         }
748         return adp;
749 }
750
751 /*
752  * initialize the destination side's receiving buffers
753  */
754 static struct bau_payload_queue_entry * __init
755 uv_payload_queue_init(int node, int pnode, struct bau_control *bau_tablesp)
756 {
757         struct bau_payload_queue_entry *pqp;
758         unsigned long pa;
759         int pn;
760         char *cp;
761
762         pqp = (struct bau_payload_queue_entry *) kmalloc_node(
763                 (DEST_Q_SIZE + 1) * sizeof(struct bau_payload_queue_entry),
764                 GFP_KERNEL, node);
765         BUG_ON(!pqp);
766
767         cp = (char *)pqp + 31;
768         pqp = (struct bau_payload_queue_entry *)(((unsigned long)cp >> 5) << 5);
769         bau_tablesp->va_queue_first = pqp;
770         /*
771          * need the pnode of where the memory was really allocated
772          */
773         pa = uv_gpa(pqp);
774         pn = pa >> uv_nshift;
775         uv_write_global_mmr64(pnode,
776                               UVH_LB_BAU_INTD_PAYLOAD_QUEUE_FIRST,
777                               ((unsigned long)pn << UV_PAYLOADQ_PNODE_SHIFT) |
778                               uv_physnodeaddr(pqp));
779         uv_write_global_mmr64(pnode, UVH_LB_BAU_INTD_PAYLOAD_QUEUE_TAIL,
780                               uv_physnodeaddr(pqp));
781         bau_tablesp->va_queue_last = pqp + (DEST_Q_SIZE - 1);
782         uv_write_global_mmr64(pnode, UVH_LB_BAU_INTD_PAYLOAD_QUEUE_LAST,
783                               (unsigned long)
784                               uv_physnodeaddr(bau_tablesp->va_queue_last));
785         memset(pqp, 0, sizeof(struct bau_payload_queue_entry) * DEST_Q_SIZE);
786
787         return pqp;
788 }
789
790 /*
791  * Initialization of each UV blade's structures
792  */
793 static int __init uv_init_blade(int blade)
794 {
795         int node;
796         int pnode;
797         unsigned long pa;
798         unsigned long apicid;
799         struct bau_desc *adp;
800         struct bau_payload_queue_entry *pqp;
801         struct bau_control *bau_tablesp;
802
803         node = blade_to_first_node(blade);
804         bau_tablesp = uv_table_bases_init(blade, node);
805         pnode = uv_blade_to_pnode(blade);
806         adp = uv_activation_descriptor_init(node, pnode);
807         pqp = uv_payload_queue_init(node, pnode, bau_tablesp);
808         uv_table_bases_finish(blade, bau_tablesp, adp);
809         /*
810          * the below initialization can't be in firmware because the
811          * messaging IRQ will be determined by the OS
812          */
813         apicid = blade_to_first_apicid(blade);
814         pa = uv_read_global_mmr64(pnode, UVH_BAU_DATA_CONFIG);
815         if ((pa & 0xff) != UV_BAU_MESSAGE) {
816                 uv_write_global_mmr64(pnode, UVH_BAU_DATA_CONFIG,
817                                       ((apicid << 32) | UV_BAU_MESSAGE));
818         }
819         return 0;
820 }
821
822 /*
823  * Initialization of BAU-related structures
824  */
825 static int __init uv_bau_init(void)
826 {
827         int blade;
828         int nblades;
829         int cur_cpu;
830
831         if (!is_uv_system())
832                 return 0;
833
834         for_each_possible_cpu(cur_cpu)
835                 alloc_cpumask_var_node(&per_cpu(uv_flush_tlb_mask, cur_cpu),
836                                        GFP_KERNEL, cpu_to_node(cur_cpu));
837
838         uv_bau_retry_limit = 1;
839         uv_nshift = uv_hub_info->n_val;
840         uv_mmask = (1UL << uv_hub_info->n_val) - 1;
841         nblades = uv_num_possible_blades();
842
843         uv_bau_table_bases = (struct bau_control **)
844             kmalloc(nblades * sizeof(struct bau_control *), GFP_KERNEL);
845         BUG_ON(!uv_bau_table_bases);
846
847         uv_partition_base_pnode = 0x7fffffff;
848         for (blade = 0; blade < nblades; blade++)
849                 if (uv_blade_nr_possible_cpus(blade) &&
850                         (uv_blade_to_pnode(blade) < uv_partition_base_pnode))
851                         uv_partition_base_pnode = uv_blade_to_pnode(blade);
852         for (blade = 0; blade < nblades; blade++)
853                 if (uv_blade_nr_possible_cpus(blade))
854                         uv_init_blade(blade);
855
856         alloc_intr_gate(UV_BAU_MESSAGE, uv_bau_message_intr1);
857         uv_enable_timeouts();
858
859         return 0;
860 }
861 __initcall(uv_bau_init);
862 __initcall(uv_ptc_init);