50232d476a27c53b5f628118428b78d511d9cb75
[linux-2.6.git] / arch / x86 / kernel / smpboot_32.c
1 /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
6  *
7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
8  *      whom a great many thanks are extended.
9  *
10  *      Thanks to Intel for making available several different Pentium,
11  *      Pentium Pro and Pentium-II/Xeon MP machines.
12  *      Original development of Linux SMP code supported by Caldera.
13  *
14  *      This code is released under the GNU General Public License version 2 or
15  *      later.
16  *
17  *      Fixes
18  *              Felix Koop      :       NR_CPUS used properly
19  *              Jose Renau      :       Handle single CPU case.
20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
21  *              Greg Wright     :       Fix for kernel stacks panic.
22  *              Erich Boleyn    :       MP v1.4 and additional changes.
23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
25  *      Michael Chastain        :       Change trampoline.S to gnu as.
26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
27  *              Ingo Molnar     :       Added APIC timers, based on code
28  *                                      from Jose Renau
29  *              Ingo Molnar     :       various cleanups and rewrites
30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
32  *              Martin J. Bligh :       Added support for multi-quad systems
33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
35
36 #include <linux/module.h>
37 #include <linux/init.h>
38 #include <linux/kernel.h>
39
40 #include <linux/mm.h>
41 #include <linux/sched.h>
42 #include <linux/kernel_stat.h>
43 #include <linux/bootmem.h>
44 #include <linux/notifier.h>
45 #include <linux/cpu.h>
46 #include <linux/percpu.h>
47 #include <linux/nmi.h>
48
49 #include <linux/delay.h>
50 #include <linux/mc146818rtc.h>
51 #include <asm/tlbflush.h>
52 #include <asm/desc.h>
53 #include <asm/arch_hooks.h>
54 #include <asm/nmi.h>
55
56 #include <mach_apic.h>
57 #include <mach_wakecpu.h>
58 #include <smpboot_hooks.h>
59 #include <asm/vmi.h>
60 #include <asm/mtrr.h>
61
62 /* Set if we find a B stepping CPU */
63 static int __cpuinitdata smp_b_stepping;
64
65 /* Number of siblings per CPU package */
66 int smp_num_siblings = 1;
67 EXPORT_SYMBOL(smp_num_siblings);
68
69 /* Last level cache ID of each logical CPU */
70 DEFINE_PER_CPU(u8, cpu_llc_id) = BAD_APICID;
71
72 /* representing HT siblings of each logical CPU */
73 DEFINE_PER_CPU(cpumask_t, cpu_sibling_map);
74 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
75
76 /* representing HT and core siblings of each logical CPU */
77 DEFINE_PER_CPU(cpumask_t, cpu_core_map);
78 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
79
80 /* bitmap of online cpus */
81 cpumask_t cpu_online_map __read_mostly;
82 EXPORT_SYMBOL(cpu_online_map);
83
84 cpumask_t cpu_callin_map;
85 cpumask_t cpu_callout_map;
86 cpumask_t cpu_possible_map;
87 EXPORT_SYMBOL(cpu_possible_map);
88 static cpumask_t smp_commenced_mask;
89
90 /* Per CPU bogomips and other parameters */
91 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
92 EXPORT_PER_CPU_SYMBOL(cpu_info);
93
94 /* which logical CPU number maps to which CPU (physical APIC ID) */
95 u8 x86_cpu_to_apicid_init[NR_CPUS] __initdata =
96                         { [0 ... NR_CPUS-1] = BAD_APICID };
97 void *x86_cpu_to_apicid_early_ptr;
98 DEFINE_PER_CPU(u8, x86_cpu_to_apicid) = BAD_APICID;
99 EXPORT_PER_CPU_SYMBOL(x86_cpu_to_apicid);
100
101 u8 apicid_2_node[MAX_APICID];
102
103 /*
104  * Trampoline 80x86 program as an array.
105  */
106
107 extern const unsigned char trampoline_data [];
108 extern const unsigned char trampoline_end  [];
109 static unsigned char *trampoline_base;
110 static int trampoline_exec;
111
112 static void map_cpu_to_logical_apicid(void);
113
114 /* State of each CPU. */
115 DEFINE_PER_CPU(int, cpu_state) = { 0 };
116
117 /*
118  * Currently trivial. Write the real->protected mode
119  * bootstrap into the page concerned. The caller
120  * has made sure it's suitably aligned.
121  */
122
123 static unsigned long __cpuinit setup_trampoline(void)
124 {
125         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
126         return virt_to_phys(trampoline_base);
127 }
128
129 /*
130  * We are called very early to get the low memory for the
131  * SMP bootup trampoline page.
132  */
133 void __init smp_alloc_memory(void)
134 {
135         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
136         /*
137          * Has to be in very low memory so we can execute
138          * real-mode AP code.
139          */
140         if (__pa(trampoline_base) >= 0x9F000)
141                 BUG();
142         /*
143          * Make the SMP trampoline executable:
144          */
145         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
146 }
147
148 /*
149  * The bootstrap kernel entry code has set these up. Save them for
150  * a given CPU
151  */
152
153 void __cpuinit smp_store_cpu_info(int id)
154 {
155         struct cpuinfo_x86 *c = &cpu_data(id);
156
157         *c = boot_cpu_data;
158         c->cpu_index = id;
159         if (id!=0)
160                 identify_secondary_cpu(c);
161         /*
162          * Mask B, Pentium, but not Pentium MMX
163          */
164         if (c->x86_vendor == X86_VENDOR_INTEL &&
165             c->x86 == 5 &&
166             c->x86_mask >= 1 && c->x86_mask <= 4 &&
167             c->x86_model <= 3)
168                 /*
169                  * Remember we have B step Pentia with bugs
170                  */
171                 smp_b_stepping = 1;
172
173         /*
174          * Certain Athlons might work (for various values of 'work') in SMP
175          * but they are not certified as MP capable.
176          */
177         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
178
179                 if (num_possible_cpus() == 1)
180                         goto valid_k7;
181
182                 /* Athlon 660/661 is valid. */  
183                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
184                         goto valid_k7;
185
186                 /* Duron 670 is valid */
187                 if ((c->x86_model==7) && (c->x86_mask==0))
188                         goto valid_k7;
189
190                 /*
191                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
192                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
193                  * have the MP bit set.
194                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
195                  */
196                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
197                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
198                      (c->x86_model> 7))
199                         if (cpu_has_mp)
200                                 goto valid_k7;
201
202                 /* If we get here, it's not a certified SMP capable AMD system. */
203                 add_taint(TAINT_UNSAFE_SMP);
204         }
205
206 valid_k7:
207         ;
208 }
209
210 extern void calibrate_delay(void);
211
212 static atomic_t init_deasserted;
213
214 static void __cpuinit smp_callin(void)
215 {
216         int cpuid, phys_id;
217         unsigned long timeout;
218
219         /*
220          * If waken up by an INIT in an 82489DX configuration
221          * we may get here before an INIT-deassert IPI reaches
222          * our local APIC.  We have to wait for the IPI or we'll
223          * lock up on an APIC access.
224          */
225         wait_for_init_deassert(&init_deasserted);
226
227         /*
228          * (This works even if the APIC is not enabled.)
229          */
230         phys_id = GET_APIC_ID(apic_read(APIC_ID));
231         cpuid = smp_processor_id();
232         if (cpu_isset(cpuid, cpu_callin_map)) {
233                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
234                                         phys_id, cpuid);
235                 BUG();
236         }
237         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
238
239         /*
240          * STARTUP IPIs are fragile beasts as they might sometimes
241          * trigger some glue motherboard logic. Complete APIC bus
242          * silence for 1 second, this overestimates the time the
243          * boot CPU is spending to send the up to 2 STARTUP IPIs
244          * by a factor of two. This should be enough.
245          */
246
247         /*
248          * Waiting 2s total for startup (udelay is not yet working)
249          */
250         timeout = jiffies + 2*HZ;
251         while (time_before(jiffies, timeout)) {
252                 /*
253                  * Has the boot CPU finished it's STARTUP sequence?
254                  */
255                 if (cpu_isset(cpuid, cpu_callout_map))
256                         break;
257                 rep_nop();
258         }
259
260         if (!time_before(jiffies, timeout)) {
261                 printk("BUG: CPU%d started up but did not get a callout!\n",
262                         cpuid);
263                 BUG();
264         }
265
266         /*
267          * the boot CPU has finished the init stage and is spinning
268          * on callin_map until we finish. We are free to set up this
269          * CPU, first the APIC. (this is probably redundant on most
270          * boards)
271          */
272
273         Dprintk("CALLIN, before setup_local_APIC().\n");
274         smp_callin_clear_local_apic();
275         setup_local_APIC();
276         map_cpu_to_logical_apicid();
277
278         /*
279          * Get our bogomips.
280          */
281         calibrate_delay();
282         Dprintk("Stack at about %p\n",&cpuid);
283
284         /*
285          * Save our processor parameters
286          */
287         smp_store_cpu_info(cpuid);
288
289         /*
290          * Allow the master to continue.
291          */
292         cpu_set(cpuid, cpu_callin_map);
293 }
294
295 static int cpucount;
296
297 /* maps the cpu to the sched domain representing multi-core */
298 cpumask_t cpu_coregroup_map(int cpu)
299 {
300         struct cpuinfo_x86 *c = &cpu_data(cpu);
301         /*
302          * For perf, we return last level cache shared map.
303          * And for power savings, we return cpu_core_map
304          */
305         if (sched_mc_power_savings || sched_smt_power_savings)
306                 return per_cpu(cpu_core_map, cpu);
307         else
308                 return c->llc_shared_map;
309 }
310
311 /* representing cpus for which sibling maps can be computed */
312 static cpumask_t cpu_sibling_setup_map;
313
314 void __cpuinit set_cpu_sibling_map(int cpu)
315 {
316         int i;
317         struct cpuinfo_x86 *c = &cpu_data(cpu);
318
319         cpu_set(cpu, cpu_sibling_setup_map);
320
321         if (smp_num_siblings > 1) {
322                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
323                         if (c->phys_proc_id == cpu_data(i).phys_proc_id &&
324                             c->cpu_core_id == cpu_data(i).cpu_core_id) {
325                                 cpu_set(i, per_cpu(cpu_sibling_map, cpu));
326                                 cpu_set(cpu, per_cpu(cpu_sibling_map, i));
327                                 cpu_set(i, per_cpu(cpu_core_map, cpu));
328                                 cpu_set(cpu, per_cpu(cpu_core_map, i));
329                                 cpu_set(i, c->llc_shared_map);
330                                 cpu_set(cpu, cpu_data(i).llc_shared_map);
331                         }
332                 }
333         } else {
334                 cpu_set(cpu, per_cpu(cpu_sibling_map, cpu));
335         }
336
337         cpu_set(cpu, c->llc_shared_map);
338
339         if (current_cpu_data.x86_max_cores == 1) {
340                 per_cpu(cpu_core_map, cpu) = per_cpu(cpu_sibling_map, cpu);
341                 c->booted_cores = 1;
342                 return;
343         }
344
345         for_each_cpu_mask(i, cpu_sibling_setup_map) {
346                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
347                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
348                         cpu_set(i, c->llc_shared_map);
349                         cpu_set(cpu, cpu_data(i).llc_shared_map);
350                 }
351                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
352                         cpu_set(i, per_cpu(cpu_core_map, cpu));
353                         cpu_set(cpu, per_cpu(cpu_core_map, i));
354                         /*
355                          *  Does this new cpu bringup a new core?
356                          */
357                         if (cpus_weight(per_cpu(cpu_sibling_map, cpu)) == 1) {
358                                 /*
359                                  * for each core in package, increment
360                                  * the booted_cores for this new cpu
361                                  */
362                                 if (first_cpu(per_cpu(cpu_sibling_map, i)) == i)
363                                         c->booted_cores++;
364                                 /*
365                                  * increment the core count for all
366                                  * the other cpus in this package
367                                  */
368                                 if (i != cpu)
369                                         cpu_data(i).booted_cores++;
370                         } else if (i != cpu && !c->booted_cores)
371                                 c->booted_cores = cpu_data(i).booted_cores;
372                 }
373         }
374 }
375
376 /*
377  * Activate a secondary processor.
378  */
379 static void __cpuinit start_secondary(void *unused)
380 {
381         /*
382          * Don't put *anything* before cpu_init(), SMP booting is too
383          * fragile that we want to limit the things done here to the
384          * most necessary things.
385          */
386 #ifdef CONFIG_VMI
387         vmi_bringup();
388 #endif
389         cpu_init();
390         preempt_disable();
391         smp_callin();
392         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
393                 rep_nop();
394         /*
395          * Check TSC synchronization with the BP:
396          */
397         check_tsc_sync_target();
398
399         setup_secondary_clock();
400         if (nmi_watchdog == NMI_IO_APIC) {
401                 disable_8259A_irq(0);
402                 enable_NMI_through_LVT0();
403                 enable_8259A_irq(0);
404         }
405         /*
406          * low-memory mappings have been cleared, flush them from
407          * the local TLBs too.
408          */
409         local_flush_tlb();
410
411         /* This must be done before setting cpu_online_map */
412         set_cpu_sibling_map(raw_smp_processor_id());
413         wmb();
414
415         /*
416          * We need to hold call_lock, so there is no inconsistency
417          * between the time smp_call_function() determines number of
418          * IPI recipients, and the time when the determination is made
419          * for which cpus receive the IPI. Holding this
420          * lock helps us to not include this cpu in a currently in progress
421          * smp_call_function().
422          */
423         lock_ipi_call_lock();
424         cpu_set(smp_processor_id(), cpu_online_map);
425         unlock_ipi_call_lock();
426         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
427
428         /* We can take interrupts now: we're officially "up". */
429         local_irq_enable();
430
431         wmb();
432         cpu_idle();
433 }
434
435 /*
436  * Everything has been set up for the secondary
437  * CPUs - they just need to reload everything
438  * from the task structure
439  * This function must not return.
440  */
441 void __devinit initialize_secondary(void)
442 {
443         /*
444          * We don't actually need to load the full TSS,
445          * basically just the stack pointer and the ip.
446          */
447
448         asm volatile(
449                 "movl %0,%%esp\n\t"
450                 "jmp *%1"
451                 :
452                 :"m" (current->thread.sp),"m" (current->thread.ip));
453 }
454
455 /* Static state in head.S used to set up a CPU */
456 extern struct {
457         void * sp;
458         unsigned short ss;
459 } stack_start;
460
461 #ifdef CONFIG_NUMA
462
463 /* which logical CPUs are on which nodes */
464 cpumask_t node_to_cpumask_map[MAX_NUMNODES] __read_mostly =
465                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
466 EXPORT_SYMBOL(node_to_cpumask_map);
467 /* which node each logical CPU is on */
468 u8 cpu_to_node_map[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
469 EXPORT_SYMBOL(cpu_to_node_map);
470
471 /* set up a mapping between cpu and node. */
472 static inline void map_cpu_to_node(int cpu, int node)
473 {
474         printk("Mapping cpu %d to node %d\n", cpu, node);
475         cpu_set(cpu, node_to_cpumask_map[node]);
476         cpu_to_node_map[cpu] = node;
477 }
478
479 /* undo a mapping between cpu and node. */
480 static inline void unmap_cpu_to_node(int cpu)
481 {
482         int node;
483
484         printk("Unmapping cpu %d from all nodes\n", cpu);
485         for (node = 0; node < MAX_NUMNODES; node ++)
486                 cpu_clear(cpu, node_to_cpumask_map[node]);
487         cpu_to_node_map[cpu] = 0;
488 }
489 #else /* !CONFIG_NUMA */
490
491 #define map_cpu_to_node(cpu, node)      ({})
492 #define unmap_cpu_to_node(cpu)  ({})
493
494 #endif /* CONFIG_NUMA */
495
496 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
497
498 static void map_cpu_to_logical_apicid(void)
499 {
500         int cpu = smp_processor_id();
501         int apicid = logical_smp_processor_id();
502         int node = apicid_to_node(apicid);
503
504         if (!node_online(node))
505                 node = first_online_node;
506
507         cpu_2_logical_apicid[cpu] = apicid;
508         map_cpu_to_node(cpu, node);
509 }
510
511 static void unmap_cpu_to_logical_apicid(int cpu)
512 {
513         cpu_2_logical_apicid[cpu] = BAD_APICID;
514         unmap_cpu_to_node(cpu);
515 }
516
517 static inline void __inquire_remote_apic(int apicid)
518 {
519         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
520         char *names[] = { "ID", "VERSION", "SPIV" };
521         int timeout;
522         unsigned long status;
523
524         printk("Inquiring remote APIC #%d...\n", apicid);
525
526         for (i = 0; i < ARRAY_SIZE(regs); i++) {
527                 printk("... APIC #%d %s: ", apicid, names[i]);
528
529                 /*
530                  * Wait for idle.
531                  */
532                 status = safe_apic_wait_icr_idle();
533                 if (status)
534                         printk("a previous APIC delivery may have failed\n");
535
536                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
537                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
538
539                 timeout = 0;
540                 do {
541                         udelay(100);
542                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
543                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
544
545                 switch (status) {
546                 case APIC_ICR_RR_VALID:
547                         status = apic_read(APIC_RRR);
548                         printk("%lx\n", status);
549                         break;
550                 default:
551                         printk("failed\n");
552                 }
553         }
554 }
555
556 #ifdef WAKE_SECONDARY_VIA_NMI
557 /* 
558  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
559  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
560  * won't ... remember to clear down the APIC, etc later.
561  */
562 static int __devinit
563 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
564 {
565         unsigned long send_status, accept_status = 0;
566         int maxlvt;
567
568         /* Target chip */
569         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
570
571         /* Boot on the stack */
572         /* Kick the second */
573         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
574
575         Dprintk("Waiting for send to finish...\n");
576         send_status = safe_apic_wait_icr_idle();
577
578         /*
579          * Give the other CPU some time to accept the IPI.
580          */
581         udelay(200);
582         /*
583          * Due to the Pentium erratum 3AP.
584          */
585         maxlvt = lapic_get_maxlvt();
586         if (maxlvt > 3) {
587                 apic_read_around(APIC_SPIV);
588                 apic_write(APIC_ESR, 0);
589         }
590         accept_status = (apic_read(APIC_ESR) & 0xEF);
591         Dprintk("NMI sent.\n");
592
593         if (send_status)
594                 printk("APIC never delivered???\n");
595         if (accept_status)
596                 printk("APIC delivery error (%lx).\n", accept_status);
597
598         return (send_status | accept_status);
599 }
600 #endif  /* WAKE_SECONDARY_VIA_NMI */
601
602 #ifdef WAKE_SECONDARY_VIA_INIT
603 static int __devinit
604 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
605 {
606         unsigned long send_status, accept_status = 0;
607         int maxlvt, num_starts, j;
608
609         /*
610          * Be paranoid about clearing APIC errors.
611          */
612         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
613                 apic_read_around(APIC_SPIV);
614                 apic_write(APIC_ESR, 0);
615                 apic_read(APIC_ESR);
616         }
617
618         Dprintk("Asserting INIT.\n");
619
620         /*
621          * Turn INIT on target chip
622          */
623         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
624
625         /*
626          * Send IPI
627          */
628         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
629                                 | APIC_DM_INIT);
630
631         Dprintk("Waiting for send to finish...\n");
632         send_status = safe_apic_wait_icr_idle();
633
634         mdelay(10);
635
636         Dprintk("Deasserting INIT.\n");
637
638         /* Target chip */
639         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
640
641         /* Send IPI */
642         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
643
644         Dprintk("Waiting for send to finish...\n");
645         send_status = safe_apic_wait_icr_idle();
646
647         atomic_set(&init_deasserted, 1);
648
649         /*
650          * Should we send STARTUP IPIs ?
651          *
652          * Determine this based on the APIC version.
653          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
654          */
655         if (APIC_INTEGRATED(apic_version[phys_apicid]))
656                 num_starts = 2;
657         else
658                 num_starts = 0;
659
660         /*
661          * Paravirt / VMI wants a startup IPI hook here to set up the
662          * target processor state.
663          */
664         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
665                          (unsigned long) stack_start.sp);
666
667         /*
668          * Run STARTUP IPI loop.
669          */
670         Dprintk("#startup loops: %d.\n", num_starts);
671
672         maxlvt = lapic_get_maxlvt();
673
674         for (j = 1; j <= num_starts; j++) {
675                 Dprintk("Sending STARTUP #%d.\n",j);
676                 apic_read_around(APIC_SPIV);
677                 apic_write(APIC_ESR, 0);
678                 apic_read(APIC_ESR);
679                 Dprintk("After apic_write.\n");
680
681                 /*
682                  * STARTUP IPI
683                  */
684
685                 /* Target chip */
686                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
687
688                 /* Boot on the stack */
689                 /* Kick the second */
690                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
691                                         | (start_eip >> 12));
692
693                 /*
694                  * Give the other CPU some time to accept the IPI.
695                  */
696                 udelay(300);
697
698                 Dprintk("Startup point 1.\n");
699
700                 Dprintk("Waiting for send to finish...\n");
701                 send_status = safe_apic_wait_icr_idle();
702
703                 /*
704                  * Give the other CPU some time to accept the IPI.
705                  */
706                 udelay(200);
707                 /*
708                  * Due to the Pentium erratum 3AP.
709                  */
710                 if (maxlvt > 3) {
711                         apic_read_around(APIC_SPIV);
712                         apic_write(APIC_ESR, 0);
713                 }
714                 accept_status = (apic_read(APIC_ESR) & 0xEF);
715                 if (send_status || accept_status)
716                         break;
717         }
718         Dprintk("After Startup.\n");
719
720         if (send_status)
721                 printk("APIC never delivered???\n");
722         if (accept_status)
723                 printk("APIC delivery error (%lx).\n", accept_status);
724
725         return (send_status | accept_status);
726 }
727 #endif  /* WAKE_SECONDARY_VIA_INIT */
728
729 extern cpumask_t cpu_initialized;
730 static inline int alloc_cpu_id(void)
731 {
732         cpumask_t       tmp_map;
733         int cpu;
734         cpus_complement(tmp_map, cpu_present_map);
735         cpu = first_cpu(tmp_map);
736         if (cpu >= NR_CPUS)
737                 return -ENODEV;
738         return cpu;
739 }
740
741 #ifdef CONFIG_HOTPLUG_CPU
742 static struct task_struct * __cpuinitdata cpu_idle_tasks[NR_CPUS];
743 static inline struct task_struct * __cpuinit alloc_idle_task(int cpu)
744 {
745         struct task_struct *idle;
746
747         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
748                 /* initialize thread_struct.  we really want to avoid destroy
749                  * idle tread
750                  */
751                 idle->thread.sp = (unsigned long)task_pt_regs(idle);
752                 init_idle(idle, cpu);
753                 return idle;
754         }
755         idle = fork_idle(cpu);
756
757         if (!IS_ERR(idle))
758                 cpu_idle_tasks[cpu] = idle;
759         return idle;
760 }
761 #else
762 #define alloc_idle_task(cpu) fork_idle(cpu)
763 #endif
764
765 static int __cpuinit do_boot_cpu(int apicid, int cpu)
766 /*
767  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
768  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
769  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
770  */
771 {
772         struct task_struct *idle;
773         unsigned long boot_error;
774         int timeout;
775         unsigned long start_eip;
776         unsigned short nmi_high = 0, nmi_low = 0;
777
778         /*
779          * Save current MTRR state in case it was changed since early boot
780          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
781          */
782         mtrr_save_state();
783
784         /*
785          * We can't use kernel_thread since we must avoid to
786          * reschedule the child.
787          */
788         idle = alloc_idle_task(cpu);
789         if (IS_ERR(idle))
790                 panic("failed fork for CPU %d", cpu);
791
792         init_gdt(cpu);
793         per_cpu(current_task, cpu) = idle;
794         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
795
796         idle->thread.ip = (unsigned long) start_secondary;
797         /* start_eip had better be page-aligned! */
798         start_eip = setup_trampoline();
799
800         ++cpucount;
801         alternatives_smp_switch(1);
802
803         /* So we see what's up   */
804         printk("Booting processor %d/%d ip %lx\n", cpu, apicid, start_eip);
805         /* Stack for startup_32 can be just as for start_secondary onwards */
806         stack_start.sp = (void *) idle->thread.sp;
807
808         irq_ctx_init(cpu);
809
810         per_cpu(x86_cpu_to_apicid, cpu) = apicid;
811         /*
812          * This grunge runs the startup process for
813          * the targeted processor.
814          */
815
816         atomic_set(&init_deasserted, 0);
817
818         Dprintk("Setting warm reset code and vector.\n");
819
820         store_NMI_vector(&nmi_high, &nmi_low);
821
822         smpboot_setup_warm_reset_vector(start_eip);
823
824         /*
825          * Starting actual IPI sequence...
826          */
827         boot_error = wakeup_secondary_cpu(apicid, start_eip);
828
829         if (!boot_error) {
830                 /*
831                  * allow APs to start initializing.
832                  */
833                 Dprintk("Before Callout %d.\n", cpu);
834                 cpu_set(cpu, cpu_callout_map);
835                 Dprintk("After Callout %d.\n", cpu);
836
837                 /*
838                  * Wait 5s total for a response
839                  */
840                 for (timeout = 0; timeout < 50000; timeout++) {
841                         if (cpu_isset(cpu, cpu_callin_map))
842                                 break;  /* It has booted */
843                         udelay(100);
844                 }
845
846                 if (cpu_isset(cpu, cpu_callin_map)) {
847                         /* number CPUs logically, starting from 1 (BSP is 0) */
848                         Dprintk("OK.\n");
849                         printk("CPU%d: ", cpu);
850                         print_cpu_info(&cpu_data(cpu));
851                         Dprintk("CPU has booted.\n");
852                 } else {
853                         boot_error= 1;
854                         if (*((volatile unsigned char *)trampoline_base)
855                                         == 0xA5)
856                                 /* trampoline started but...? */
857                                 printk("Stuck ??\n");
858                         else
859                                 /* trampoline code not run */
860                                 printk("Not responding.\n");
861                         inquire_remote_apic(apicid);
862                 }
863         }
864
865         if (boot_error) {
866                 /* Try to put things back the way they were before ... */
867                 unmap_cpu_to_logical_apicid(cpu);
868                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
869                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
870                 cpucount--;
871         } else {
872                 per_cpu(x86_cpu_to_apicid, cpu) = apicid;
873                 cpu_set(cpu, cpu_present_map);
874         }
875
876         /* mark "stuck" area as not stuck */
877         *((volatile unsigned long *)trampoline_base) = 0;
878
879         return boot_error;
880 }
881
882 #ifdef CONFIG_HOTPLUG_CPU
883 void cpu_exit_clear(void)
884 {
885         int cpu = raw_smp_processor_id();
886
887         idle_task_exit();
888
889         cpucount --;
890         cpu_uninit();
891         irq_ctx_exit(cpu);
892
893         cpu_clear(cpu, cpu_callout_map);
894         cpu_clear(cpu, cpu_callin_map);
895
896         cpu_clear(cpu, smp_commenced_mask);
897         unmap_cpu_to_logical_apicid(cpu);
898 }
899
900 struct warm_boot_cpu_info {
901         struct completion *complete;
902         struct work_struct task;
903         int apicid;
904         int cpu;
905 };
906
907 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
908 {
909         struct warm_boot_cpu_info *info =
910                 container_of(work, struct warm_boot_cpu_info, task);
911         do_boot_cpu(info->apicid, info->cpu);
912         complete(info->complete);
913 }
914
915 static int __cpuinit __smp_prepare_cpu(int cpu)
916 {
917         DECLARE_COMPLETION_ONSTACK(done);
918         struct warm_boot_cpu_info info;
919         int     apicid, ret;
920
921         apicid = per_cpu(x86_cpu_to_apicid, cpu);
922         if (apicid == BAD_APICID) {
923                 ret = -ENODEV;
924                 goto exit;
925         }
926
927         info.complete = &done;
928         info.apicid = apicid;
929         info.cpu = cpu;
930         INIT_WORK(&info.task, do_warm_boot_cpu);
931
932         /* init low mem mapping */
933         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
934                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
935         flush_tlb_all();
936         schedule_work(&info.task);
937         wait_for_completion(&done);
938
939         zap_low_mappings();
940         ret = 0;
941 exit:
942         return ret;
943 }
944 #endif
945
946 /*
947  * Cycle through the processors sending APIC IPIs to boot each.
948  */
949
950 static int boot_cpu_logical_apicid;
951 /* Where the IO area was mapped on multiquad, always 0 otherwise */
952 void *xquad_portio;
953 #ifdef CONFIG_X86_NUMAQ
954 EXPORT_SYMBOL(xquad_portio);
955 #endif
956
957 static void __init smp_boot_cpus(unsigned int max_cpus)
958 {
959         int apicid, cpu, bit, kicked;
960         unsigned long bogosum = 0;
961
962         /*
963          * Setup boot CPU information
964          */
965         smp_store_cpu_info(0); /* Final full version of the data */
966         printk("CPU%d: ", 0);
967         print_cpu_info(&cpu_data(0));
968
969         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
970         boot_cpu_logical_apicid = logical_smp_processor_id();
971         per_cpu(x86_cpu_to_apicid, 0) = boot_cpu_physical_apicid;
972
973         current_thread_info()->cpu = 0;
974
975         set_cpu_sibling_map(0);
976
977         /*
978          * If we couldn't find an SMP configuration at boot time,
979          * get out of here now!
980          */
981         if (!smp_found_config && !acpi_lapic) {
982                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
983                 smpboot_clear_io_apic_irqs();
984                 phys_cpu_present_map = physid_mask_of_physid(0);
985                 if (APIC_init_uniprocessor())
986                         printk(KERN_NOTICE "Local APIC not detected."
987                                            " Using dummy APIC emulation.\n");
988                 map_cpu_to_logical_apicid();
989                 cpu_set(0, per_cpu(cpu_sibling_map, 0));
990                 cpu_set(0, per_cpu(cpu_core_map, 0));
991                 return;
992         }
993
994         /*
995          * Should not be necessary because the MP table should list the boot
996          * CPU too, but we do it for the sake of robustness anyway.
997          * Makes no sense to do this check in clustered apic mode, so skip it
998          */
999         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1000                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1001                                 boot_cpu_physical_apicid);
1002                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1003         }
1004
1005         /*
1006          * If we couldn't find a local APIC, then get out of here now!
1007          */
1008         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1009                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1010                         boot_cpu_physical_apicid);
1011                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1012                 smpboot_clear_io_apic_irqs();
1013                 phys_cpu_present_map = physid_mask_of_physid(0);
1014                 map_cpu_to_logical_apicid();
1015                 cpu_set(0, per_cpu(cpu_sibling_map, 0));
1016                 cpu_set(0, per_cpu(cpu_core_map, 0));
1017                 return;
1018         }
1019
1020         verify_local_APIC();
1021
1022         /*
1023          * If SMP should be disabled, then really disable it!
1024          */
1025         if (!max_cpus) {
1026                 smp_found_config = 0;
1027                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1028
1029                 if (nmi_watchdog == NMI_LOCAL_APIC) {
1030                         printk(KERN_INFO "activating minimal APIC for NMI watchdog use.\n");
1031                         connect_bsp_APIC();
1032                         setup_local_APIC();
1033                 }
1034                 smpboot_clear_io_apic_irqs();
1035                 phys_cpu_present_map = physid_mask_of_physid(0);
1036                 map_cpu_to_logical_apicid();
1037                 cpu_set(0, per_cpu(cpu_sibling_map, 0));
1038                 cpu_set(0, per_cpu(cpu_core_map, 0));
1039                 return;
1040         }
1041
1042         connect_bsp_APIC();
1043         setup_local_APIC();
1044         map_cpu_to_logical_apicid();
1045
1046
1047         setup_portio_remap();
1048
1049         /*
1050          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1051          *
1052          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1053          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the 
1054          * clustered apic ID.
1055          */
1056         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1057
1058         kicked = 1;
1059         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1060                 apicid = cpu_present_to_apicid(bit);
1061                 /*
1062                  * Don't even attempt to start the boot CPU!
1063                  */
1064                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1065                         continue;
1066
1067                 if (!check_apicid_present(bit))
1068                         continue;
1069                 if (max_cpus <= cpucount+1)
1070                         continue;
1071
1072                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1073                         printk("CPU #%d not responding - cannot use it.\n",
1074                                                                 apicid);
1075                 else
1076                         ++kicked;
1077         }
1078
1079         /*
1080          * Cleanup possible dangling ends...
1081          */
1082         smpboot_restore_warm_reset_vector();
1083
1084         /*
1085          * Allow the user to impress friends.
1086          */
1087         Dprintk("Before bogomips.\n");
1088         for_each_possible_cpu(cpu)
1089                 if (cpu_isset(cpu, cpu_callout_map))
1090                         bogosum += cpu_data(cpu).loops_per_jiffy;
1091         printk(KERN_INFO
1092                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1093                 cpucount+1,
1094                 bogosum/(500000/HZ),
1095                 (bogosum/(5000/HZ))%100);
1096         
1097         Dprintk("Before bogocount - setting activated=1.\n");
1098
1099         if (smp_b_stepping)
1100                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1101
1102         /*
1103          * Don't taint if we are running SMP kernel on a single non-MP
1104          * approved Athlon
1105          */
1106         if (tainted & TAINT_UNSAFE_SMP) {
1107                 if (cpucount)
1108                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1109                 else
1110                         tainted &= ~TAINT_UNSAFE_SMP;
1111         }
1112
1113         Dprintk("Boot done.\n");
1114
1115         /*
1116          * construct cpu_sibling_map, so that we can tell sibling CPUs
1117          * efficiently.
1118          */
1119         for_each_possible_cpu(cpu) {
1120                 cpus_clear(per_cpu(cpu_sibling_map, cpu));
1121                 cpus_clear(per_cpu(cpu_core_map, cpu));
1122         }
1123
1124         cpu_set(0, per_cpu(cpu_sibling_map, 0));
1125         cpu_set(0, per_cpu(cpu_core_map, 0));
1126
1127         smpboot_setup_io_apic();
1128
1129         setup_boot_clock();
1130 }
1131
1132 /* These are wrappers to interface to the new boot process.  Someone
1133    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1134 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1135 {
1136         smp_commenced_mask = cpumask_of_cpu(0);
1137         cpu_callin_map = cpumask_of_cpu(0);
1138         mb();
1139         smp_boot_cpus(max_cpus);
1140 }
1141
1142 void __init native_smp_prepare_boot_cpu(void)
1143 {
1144         unsigned int cpu = smp_processor_id();
1145
1146         init_gdt(cpu);
1147         switch_to_new_gdt();
1148
1149         cpu_set(cpu, cpu_online_map);
1150         cpu_set(cpu, cpu_callout_map);
1151         cpu_set(cpu, cpu_present_map);
1152         cpu_set(cpu, cpu_possible_map);
1153         __get_cpu_var(cpu_state) = CPU_ONLINE;
1154 }
1155
1156 #ifdef CONFIG_HOTPLUG_CPU
1157 void remove_siblinginfo(int cpu)
1158 {
1159         int sibling;
1160         struct cpuinfo_x86 *c = &cpu_data(cpu);
1161
1162         for_each_cpu_mask(sibling, per_cpu(cpu_core_map, cpu)) {
1163                 cpu_clear(cpu, per_cpu(cpu_core_map, sibling));
1164                 /*/
1165                  * last thread sibling in this cpu core going down
1166                  */
1167                 if (cpus_weight(per_cpu(cpu_sibling_map, cpu)) == 1)
1168                         cpu_data(sibling).booted_cores--;
1169         }
1170                         
1171         for_each_cpu_mask(sibling, per_cpu(cpu_sibling_map, cpu))
1172                 cpu_clear(cpu, per_cpu(cpu_sibling_map, sibling));
1173         cpus_clear(per_cpu(cpu_sibling_map, cpu));
1174         cpus_clear(per_cpu(cpu_core_map, cpu));
1175         c->phys_proc_id = 0;
1176         c->cpu_core_id = 0;
1177         cpu_clear(cpu, cpu_sibling_setup_map);
1178 }
1179
1180 int __cpu_disable(void)
1181 {
1182         cpumask_t map = cpu_online_map;
1183         int cpu = smp_processor_id();
1184
1185         /*
1186          * Perhaps use cpufreq to drop frequency, but that could go
1187          * into generic code.
1188          *
1189          * We won't take down the boot processor on i386 due to some
1190          * interrupts only being able to be serviced by the BSP.
1191          * Especially so if we're not using an IOAPIC   -zwane
1192          */
1193         if (cpu == 0)
1194                 return -EBUSY;
1195         if (nmi_watchdog == NMI_LOCAL_APIC)
1196                 stop_apic_nmi_watchdog(NULL);
1197         clear_local_APIC();
1198         /* Allow any queued timer interrupts to get serviced */
1199         local_irq_enable();
1200         mdelay(1);
1201         local_irq_disable();
1202
1203         remove_siblinginfo(cpu);
1204
1205         cpu_clear(cpu, map);
1206         fixup_irqs(map);
1207         /* It's now safe to remove this processor from the online map */
1208         cpu_clear(cpu, cpu_online_map);
1209         return 0;
1210 }
1211
1212 void __cpu_die(unsigned int cpu)
1213 {
1214         /* We don't do anything here: idle task is faking death itself. */
1215         unsigned int i;
1216
1217         for (i = 0; i < 10; i++) {
1218                 /* They ack this in play_dead by setting CPU_DEAD */
1219                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1220                         printk ("CPU %d is now offline\n", cpu);
1221                         if (1 == num_online_cpus())
1222                                 alternatives_smp_switch(0);
1223                         return;
1224                 }
1225                 msleep(100);
1226         }
1227         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1228 }
1229 #else /* ... !CONFIG_HOTPLUG_CPU */
1230 int __cpu_disable(void)
1231 {
1232         return -ENOSYS;
1233 }
1234
1235 void __cpu_die(unsigned int cpu)
1236 {
1237         /* We said "no" in __cpu_disable */
1238         BUG();
1239 }
1240 #endif /* CONFIG_HOTPLUG_CPU */
1241
1242 int __cpuinit native_cpu_up(unsigned int cpu)
1243 {
1244         unsigned long flags;
1245 #ifdef CONFIG_HOTPLUG_CPU
1246         int ret = 0;
1247
1248         /*
1249          * We do warm boot only on cpus that had booted earlier
1250          * Otherwise cold boot is all handled from smp_boot_cpus().
1251          * cpu_callin_map is set during AP kickstart process. Its reset
1252          * when a cpu is taken offline from cpu_exit_clear().
1253          */
1254         if (!cpu_isset(cpu, cpu_callin_map))
1255                 ret = __smp_prepare_cpu(cpu);
1256
1257         if (ret)
1258                 return -EIO;
1259 #endif
1260
1261         /* In case one didn't come up */
1262         if (!cpu_isset(cpu, cpu_callin_map)) {
1263                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1264                 return -EIO;
1265         }
1266
1267         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1268         /* Unleash the CPU! */
1269         cpu_set(cpu, smp_commenced_mask);
1270
1271         /*
1272          * Check TSC synchronization with the AP (keep irqs disabled
1273          * while doing so):
1274          */
1275         local_irq_save(flags);
1276         check_tsc_sync_source(cpu);
1277         local_irq_restore(flags);
1278
1279         while (!cpu_isset(cpu, cpu_online_map)) {
1280                 cpu_relax();
1281                 touch_nmi_watchdog();
1282         }
1283
1284         return 0;
1285 }
1286
1287 void __init native_smp_cpus_done(unsigned int max_cpus)
1288 {
1289 #ifdef CONFIG_X86_IO_APIC
1290         setup_ioapic_dest();
1291 #endif
1292         zap_low_mappings();
1293 #ifndef CONFIG_HOTPLUG_CPU
1294         /*
1295          * Disable executability of the SMP trampoline:
1296          */
1297         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1298 #endif
1299 }
1300
1301 void __init smp_intr_init(void)
1302 {
1303         /*
1304          * IRQ0 must be given a fixed assignment and initialized,
1305          * because it's used before the IO-APIC is set up.
1306          */
1307         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1308
1309         /*
1310          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1311          * IPI, driven by wakeup.
1312          */
1313         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1314
1315         /* IPI for invalidation */
1316         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1317
1318         /* IPI for generic function call */
1319         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1320 }
1321
1322 /*
1323  * If the BIOS enumerates physical processors before logical,
1324  * maxcpus=N at enumeration-time can be used to disable HT.
1325  */
1326 static int __init parse_maxcpus(char *arg)
1327 {
1328         extern unsigned int maxcpus;
1329
1330         maxcpus = simple_strtoul(arg, NULL, 0);
1331         return 0;
1332 }
1333 early_param("maxcpus", parse_maxcpus);