x86: use generic register name in the thread and tss structures
[linux-2.6.git] / arch / x86 / kernel / smpboot_32.c
1 /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@redhat.com>
5  *      (c) 1998, 1999, 2000 Ingo Molnar <mingo@redhat.com>
6  *
7  *      Much of the core SMP work is based on previous work by Thomas Radke, to
8  *      whom a great many thanks are extended.
9  *
10  *      Thanks to Intel for making available several different Pentium,
11  *      Pentium Pro and Pentium-II/Xeon MP machines.
12  *      Original development of Linux SMP code supported by Caldera.
13  *
14  *      This code is released under the GNU General Public License version 2 or
15  *      later.
16  *
17  *      Fixes
18  *              Felix Koop      :       NR_CPUS used properly
19  *              Jose Renau      :       Handle single CPU case.
20  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
21  *              Greg Wright     :       Fix for kernel stacks panic.
22  *              Erich Boleyn    :       MP v1.4 and additional changes.
23  *      Matthias Sattler        :       Changes for 2.1 kernel map.
24  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
25  *      Michael Chastain        :       Change trampoline.S to gnu as.
26  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
27  *              Ingo Molnar     :       Added APIC timers, based on code
28  *                                      from Jose Renau
29  *              Ingo Molnar     :       various cleanups and rewrites
30  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
31  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
32  *              Martin J. Bligh :       Added support for multi-quad systems
33  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
34 *               Rusty Russell   :       Hacked into shape for new "hotplug" boot process. */
35
36 #include <linux/module.h>
37 #include <linux/init.h>
38 #include <linux/kernel.h>
39
40 #include <linux/mm.h>
41 #include <linux/sched.h>
42 #include <linux/kernel_stat.h>
43 #include <linux/bootmem.h>
44 #include <linux/notifier.h>
45 #include <linux/cpu.h>
46 #include <linux/percpu.h>
47 #include <linux/nmi.h>
48
49 #include <linux/delay.h>
50 #include <linux/mc146818rtc.h>
51 #include <asm/tlbflush.h>
52 #include <asm/desc.h>
53 #include <asm/arch_hooks.h>
54 #include <asm/nmi.h>
55
56 #include <mach_apic.h>
57 #include <mach_wakecpu.h>
58 #include <smpboot_hooks.h>
59 #include <asm/vmi.h>
60 #include <asm/mtrr.h>
61
62 /* Set if we find a B stepping CPU */
63 static int __cpuinitdata smp_b_stepping;
64
65 /* Number of siblings per CPU package */
66 int smp_num_siblings = 1;
67 EXPORT_SYMBOL(smp_num_siblings);
68
69 /* Last level cache ID of each logical CPU */
70 DEFINE_PER_CPU(u8, cpu_llc_id) = BAD_APICID;
71
72 /* representing HT siblings of each logical CPU */
73 DEFINE_PER_CPU(cpumask_t, cpu_sibling_map);
74 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
75
76 /* representing HT and core siblings of each logical CPU */
77 DEFINE_PER_CPU(cpumask_t, cpu_core_map);
78 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
79
80 /* bitmap of online cpus */
81 cpumask_t cpu_online_map __read_mostly;
82 EXPORT_SYMBOL(cpu_online_map);
83
84 cpumask_t cpu_callin_map;
85 cpumask_t cpu_callout_map;
86 cpumask_t cpu_possible_map;
87 EXPORT_SYMBOL(cpu_possible_map);
88 static cpumask_t smp_commenced_mask;
89
90 /* Per CPU bogomips and other parameters */
91 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
92 EXPORT_PER_CPU_SYMBOL(cpu_info);
93
94 /*
95  * The following static array is used during kernel startup
96  * and the x86_cpu_to_apicid_ptr contains the address of the
97  * array during this time.  Is it zeroed when the per_cpu
98  * data area is removed.
99  */
100 u8 x86_cpu_to_apicid_init[NR_CPUS] __initdata =
101                         { [0 ... NR_CPUS-1] = BAD_APICID };
102 void *x86_cpu_to_apicid_ptr;
103 DEFINE_PER_CPU(u8, x86_cpu_to_apicid) = BAD_APICID;
104 EXPORT_PER_CPU_SYMBOL(x86_cpu_to_apicid);
105
106 u8 apicid_2_node[MAX_APICID];
107
108 /*
109  * Trampoline 80x86 program as an array.
110  */
111
112 extern const unsigned char trampoline_data [];
113 extern const unsigned char trampoline_end  [];
114 static unsigned char *trampoline_base;
115 static int trampoline_exec;
116
117 static void map_cpu_to_logical_apicid(void);
118
119 /* State of each CPU. */
120 DEFINE_PER_CPU(int, cpu_state) = { 0 };
121
122 /*
123  * Currently trivial. Write the real->protected mode
124  * bootstrap into the page concerned. The caller
125  * has made sure it's suitably aligned.
126  */
127
128 static unsigned long __cpuinit setup_trampoline(void)
129 {
130         memcpy(trampoline_base, trampoline_data, trampoline_end - trampoline_data);
131         return virt_to_phys(trampoline_base);
132 }
133
134 /*
135  * We are called very early to get the low memory for the
136  * SMP bootup trampoline page.
137  */
138 void __init smp_alloc_memory(void)
139 {
140         trampoline_base = (void *) alloc_bootmem_low_pages(PAGE_SIZE);
141         /*
142          * Has to be in very low memory so we can execute
143          * real-mode AP code.
144          */
145         if (__pa(trampoline_base) >= 0x9F000)
146                 BUG();
147         /*
148          * Make the SMP trampoline executable:
149          */
150         trampoline_exec = set_kernel_exec((unsigned long)trampoline_base, 1);
151 }
152
153 /*
154  * The bootstrap kernel entry code has set these up. Save them for
155  * a given CPU
156  */
157
158 void __cpuinit smp_store_cpu_info(int id)
159 {
160         struct cpuinfo_x86 *c = &cpu_data(id);
161
162         *c = boot_cpu_data;
163         c->cpu_index = id;
164         if (id!=0)
165                 identify_secondary_cpu(c);
166         /*
167          * Mask B, Pentium, but not Pentium MMX
168          */
169         if (c->x86_vendor == X86_VENDOR_INTEL &&
170             c->x86 == 5 &&
171             c->x86_mask >= 1 && c->x86_mask <= 4 &&
172             c->x86_model <= 3)
173                 /*
174                  * Remember we have B step Pentia with bugs
175                  */
176                 smp_b_stepping = 1;
177
178         /*
179          * Certain Athlons might work (for various values of 'work') in SMP
180          * but they are not certified as MP capable.
181          */
182         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
183
184                 if (num_possible_cpus() == 1)
185                         goto valid_k7;
186
187                 /* Athlon 660/661 is valid. */  
188                 if ((c->x86_model==6) && ((c->x86_mask==0) || (c->x86_mask==1)))
189                         goto valid_k7;
190
191                 /* Duron 670 is valid */
192                 if ((c->x86_model==7) && (c->x86_mask==0))
193                         goto valid_k7;
194
195                 /*
196                  * Athlon 662, Duron 671, and Athlon >model 7 have capability bit.
197                  * It's worth noting that the A5 stepping (662) of some Athlon XP's
198                  * have the MP bit set.
199                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for more.
200                  */
201                 if (((c->x86_model==6) && (c->x86_mask>=2)) ||
202                     ((c->x86_model==7) && (c->x86_mask>=1)) ||
203                      (c->x86_model> 7))
204                         if (cpu_has_mp)
205                                 goto valid_k7;
206
207                 /* If we get here, it's not a certified SMP capable AMD system. */
208                 add_taint(TAINT_UNSAFE_SMP);
209         }
210
211 valid_k7:
212         ;
213 }
214
215 extern void calibrate_delay(void);
216
217 static atomic_t init_deasserted;
218
219 static void __cpuinit smp_callin(void)
220 {
221         int cpuid, phys_id;
222         unsigned long timeout;
223
224         /*
225          * If waken up by an INIT in an 82489DX configuration
226          * we may get here before an INIT-deassert IPI reaches
227          * our local APIC.  We have to wait for the IPI or we'll
228          * lock up on an APIC access.
229          */
230         wait_for_init_deassert(&init_deasserted);
231
232         /*
233          * (This works even if the APIC is not enabled.)
234          */
235         phys_id = GET_APIC_ID(apic_read(APIC_ID));
236         cpuid = smp_processor_id();
237         if (cpu_isset(cpuid, cpu_callin_map)) {
238                 printk("huh, phys CPU#%d, CPU#%d already present??\n",
239                                         phys_id, cpuid);
240                 BUG();
241         }
242         Dprintk("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
243
244         /*
245          * STARTUP IPIs are fragile beasts as they might sometimes
246          * trigger some glue motherboard logic. Complete APIC bus
247          * silence for 1 second, this overestimates the time the
248          * boot CPU is spending to send the up to 2 STARTUP IPIs
249          * by a factor of two. This should be enough.
250          */
251
252         /*
253          * Waiting 2s total for startup (udelay is not yet working)
254          */
255         timeout = jiffies + 2*HZ;
256         while (time_before(jiffies, timeout)) {
257                 /*
258                  * Has the boot CPU finished it's STARTUP sequence?
259                  */
260                 if (cpu_isset(cpuid, cpu_callout_map))
261                         break;
262                 rep_nop();
263         }
264
265         if (!time_before(jiffies, timeout)) {
266                 printk("BUG: CPU%d started up but did not get a callout!\n",
267                         cpuid);
268                 BUG();
269         }
270
271         /*
272          * the boot CPU has finished the init stage and is spinning
273          * on callin_map until we finish. We are free to set up this
274          * CPU, first the APIC. (this is probably redundant on most
275          * boards)
276          */
277
278         Dprintk("CALLIN, before setup_local_APIC().\n");
279         smp_callin_clear_local_apic();
280         setup_local_APIC();
281         map_cpu_to_logical_apicid();
282
283         /*
284          * Get our bogomips.
285          */
286         calibrate_delay();
287         Dprintk("Stack at about %p\n",&cpuid);
288
289         /*
290          * Save our processor parameters
291          */
292         smp_store_cpu_info(cpuid);
293
294         /*
295          * Allow the master to continue.
296          */
297         cpu_set(cpuid, cpu_callin_map);
298 }
299
300 static int cpucount;
301
302 /* maps the cpu to the sched domain representing multi-core */
303 cpumask_t cpu_coregroup_map(int cpu)
304 {
305         struct cpuinfo_x86 *c = &cpu_data(cpu);
306         /*
307          * For perf, we return last level cache shared map.
308          * And for power savings, we return cpu_core_map
309          */
310         if (sched_mc_power_savings || sched_smt_power_savings)
311                 return per_cpu(cpu_core_map, cpu);
312         else
313                 return c->llc_shared_map;
314 }
315
316 /* representing cpus for which sibling maps can be computed */
317 static cpumask_t cpu_sibling_setup_map;
318
319 void __cpuinit set_cpu_sibling_map(int cpu)
320 {
321         int i;
322         struct cpuinfo_x86 *c = &cpu_data(cpu);
323
324         cpu_set(cpu, cpu_sibling_setup_map);
325
326         if (smp_num_siblings > 1) {
327                 for_each_cpu_mask(i, cpu_sibling_setup_map) {
328                         if (c->phys_proc_id == cpu_data(i).phys_proc_id &&
329                             c->cpu_core_id == cpu_data(i).cpu_core_id) {
330                                 cpu_set(i, per_cpu(cpu_sibling_map, cpu));
331                                 cpu_set(cpu, per_cpu(cpu_sibling_map, i));
332                                 cpu_set(i, per_cpu(cpu_core_map, cpu));
333                                 cpu_set(cpu, per_cpu(cpu_core_map, i));
334                                 cpu_set(i, c->llc_shared_map);
335                                 cpu_set(cpu, cpu_data(i).llc_shared_map);
336                         }
337                 }
338         } else {
339                 cpu_set(cpu, per_cpu(cpu_sibling_map, cpu));
340         }
341
342         cpu_set(cpu, c->llc_shared_map);
343
344         if (current_cpu_data.x86_max_cores == 1) {
345                 per_cpu(cpu_core_map, cpu) = per_cpu(cpu_sibling_map, cpu);
346                 c->booted_cores = 1;
347                 return;
348         }
349
350         for_each_cpu_mask(i, cpu_sibling_setup_map) {
351                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
352                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
353                         cpu_set(i, c->llc_shared_map);
354                         cpu_set(cpu, cpu_data(i).llc_shared_map);
355                 }
356                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
357                         cpu_set(i, per_cpu(cpu_core_map, cpu));
358                         cpu_set(cpu, per_cpu(cpu_core_map, i));
359                         /*
360                          *  Does this new cpu bringup a new core?
361                          */
362                         if (cpus_weight(per_cpu(cpu_sibling_map, cpu)) == 1) {
363                                 /*
364                                  * for each core in package, increment
365                                  * the booted_cores for this new cpu
366                                  */
367                                 if (first_cpu(per_cpu(cpu_sibling_map, i)) == i)
368                                         c->booted_cores++;
369                                 /*
370                                  * increment the core count for all
371                                  * the other cpus in this package
372                                  */
373                                 if (i != cpu)
374                                         cpu_data(i).booted_cores++;
375                         } else if (i != cpu && !c->booted_cores)
376                                 c->booted_cores = cpu_data(i).booted_cores;
377                 }
378         }
379 }
380
381 /*
382  * Activate a secondary processor.
383  */
384 static void __cpuinit start_secondary(void *unused)
385 {
386         /*
387          * Don't put *anything* before cpu_init(), SMP booting is too
388          * fragile that we want to limit the things done here to the
389          * most necessary things.
390          */
391 #ifdef CONFIG_VMI
392         vmi_bringup();
393 #endif
394         cpu_init();
395         preempt_disable();
396         smp_callin();
397         while (!cpu_isset(smp_processor_id(), smp_commenced_mask))
398                 rep_nop();
399         /*
400          * Check TSC synchronization with the BP:
401          */
402         check_tsc_sync_target();
403
404         setup_secondary_clock();
405         if (nmi_watchdog == NMI_IO_APIC) {
406                 disable_8259A_irq(0);
407                 enable_NMI_through_LVT0(NULL);
408                 enable_8259A_irq(0);
409         }
410         /*
411          * low-memory mappings have been cleared, flush them from
412          * the local TLBs too.
413          */
414         local_flush_tlb();
415
416         /* This must be done before setting cpu_online_map */
417         set_cpu_sibling_map(raw_smp_processor_id());
418         wmb();
419
420         /*
421          * We need to hold call_lock, so there is no inconsistency
422          * between the time smp_call_function() determines number of
423          * IPI recipients, and the time when the determination is made
424          * for which cpus receive the IPI. Holding this
425          * lock helps us to not include this cpu in a currently in progress
426          * smp_call_function().
427          */
428         lock_ipi_call_lock();
429         cpu_set(smp_processor_id(), cpu_online_map);
430         unlock_ipi_call_lock();
431         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
432
433         /* We can take interrupts now: we're officially "up". */
434         local_irq_enable();
435
436         wmb();
437         cpu_idle();
438 }
439
440 /*
441  * Everything has been set up for the secondary
442  * CPUs - they just need to reload everything
443  * from the task structure
444  * This function must not return.
445  */
446 void __devinit initialize_secondary(void)
447 {
448         /*
449          * We don't actually need to load the full TSS,
450          * basically just the stack pointer and the ip.
451          */
452
453         asm volatile(
454                 "movl %0,%%esp\n\t"
455                 "jmp *%1"
456                 :
457                 :"m" (current->thread.sp),"m" (current->thread.ip));
458 }
459
460 /* Static state in head.S used to set up a CPU */
461 extern struct {
462         void * sp;
463         unsigned short ss;
464 } stack_start;
465
466 #ifdef CONFIG_NUMA
467
468 /* which logical CPUs are on which nodes */
469 cpumask_t node_to_cpumask_map[MAX_NUMNODES] __read_mostly =
470                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
471 EXPORT_SYMBOL(node_to_cpumask_map);
472 /* which node each logical CPU is on */
473 int cpu_to_node_map[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
474 EXPORT_SYMBOL(cpu_to_node_map);
475
476 /* set up a mapping between cpu and node. */
477 static inline void map_cpu_to_node(int cpu, int node)
478 {
479         printk("Mapping cpu %d to node %d\n", cpu, node);
480         cpu_set(cpu, node_to_cpumask_map[node]);
481         cpu_to_node_map[cpu] = node;
482 }
483
484 /* undo a mapping between cpu and node. */
485 static inline void unmap_cpu_to_node(int cpu)
486 {
487         int node;
488
489         printk("Unmapping cpu %d from all nodes\n", cpu);
490         for (node = 0; node < MAX_NUMNODES; node ++)
491                 cpu_clear(cpu, node_to_cpumask_map[node]);
492         cpu_to_node_map[cpu] = 0;
493 }
494 #else /* !CONFIG_NUMA */
495
496 #define map_cpu_to_node(cpu, node)      ({})
497 #define unmap_cpu_to_node(cpu)  ({})
498
499 #endif /* CONFIG_NUMA */
500
501 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = BAD_APICID };
502
503 static void map_cpu_to_logical_apicid(void)
504 {
505         int cpu = smp_processor_id();
506         int apicid = logical_smp_processor_id();
507         int node = apicid_to_node(apicid);
508
509         if (!node_online(node))
510                 node = first_online_node;
511
512         cpu_2_logical_apicid[cpu] = apicid;
513         map_cpu_to_node(cpu, node);
514 }
515
516 static void unmap_cpu_to_logical_apicid(int cpu)
517 {
518         cpu_2_logical_apicid[cpu] = BAD_APICID;
519         unmap_cpu_to_node(cpu);
520 }
521
522 static inline void __inquire_remote_apic(int apicid)
523 {
524         int i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
525         char *names[] = { "ID", "VERSION", "SPIV" };
526         int timeout;
527         unsigned long status;
528
529         printk("Inquiring remote APIC #%d...\n", apicid);
530
531         for (i = 0; i < ARRAY_SIZE(regs); i++) {
532                 printk("... APIC #%d %s: ", apicid, names[i]);
533
534                 /*
535                  * Wait for idle.
536                  */
537                 status = safe_apic_wait_icr_idle();
538                 if (status)
539                         printk("a previous APIC delivery may have failed\n");
540
541                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(apicid));
542                 apic_write_around(APIC_ICR, APIC_DM_REMRD | regs[i]);
543
544                 timeout = 0;
545                 do {
546                         udelay(100);
547                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
548                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
549
550                 switch (status) {
551                 case APIC_ICR_RR_VALID:
552                         status = apic_read(APIC_RRR);
553                         printk("%lx\n", status);
554                         break;
555                 default:
556                         printk("failed\n");
557                 }
558         }
559 }
560
561 #ifdef WAKE_SECONDARY_VIA_NMI
562 /* 
563  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
564  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
565  * won't ... remember to clear down the APIC, etc later.
566  */
567 static int __devinit
568 wakeup_secondary_cpu(int logical_apicid, unsigned long start_eip)
569 {
570         unsigned long send_status, accept_status = 0;
571         int maxlvt;
572
573         /* Target chip */
574         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(logical_apicid));
575
576         /* Boot on the stack */
577         /* Kick the second */
578         apic_write_around(APIC_ICR, APIC_DM_NMI | APIC_DEST_LOGICAL);
579
580         Dprintk("Waiting for send to finish...\n");
581         send_status = safe_apic_wait_icr_idle();
582
583         /*
584          * Give the other CPU some time to accept the IPI.
585          */
586         udelay(200);
587         /*
588          * Due to the Pentium erratum 3AP.
589          */
590         maxlvt = lapic_get_maxlvt();
591         if (maxlvt > 3) {
592                 apic_read_around(APIC_SPIV);
593                 apic_write(APIC_ESR, 0);
594         }
595         accept_status = (apic_read(APIC_ESR) & 0xEF);
596         Dprintk("NMI sent.\n");
597
598         if (send_status)
599                 printk("APIC never delivered???\n");
600         if (accept_status)
601                 printk("APIC delivery error (%lx).\n", accept_status);
602
603         return (send_status | accept_status);
604 }
605 #endif  /* WAKE_SECONDARY_VIA_NMI */
606
607 #ifdef WAKE_SECONDARY_VIA_INIT
608 static int __devinit
609 wakeup_secondary_cpu(int phys_apicid, unsigned long start_eip)
610 {
611         unsigned long send_status, accept_status = 0;
612         int maxlvt, num_starts, j;
613
614         /*
615          * Be paranoid about clearing APIC errors.
616          */
617         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
618                 apic_read_around(APIC_SPIV);
619                 apic_write(APIC_ESR, 0);
620                 apic_read(APIC_ESR);
621         }
622
623         Dprintk("Asserting INIT.\n");
624
625         /*
626          * Turn INIT on target chip
627          */
628         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
629
630         /*
631          * Send IPI
632          */
633         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_INT_ASSERT
634                                 | APIC_DM_INIT);
635
636         Dprintk("Waiting for send to finish...\n");
637         send_status = safe_apic_wait_icr_idle();
638
639         mdelay(10);
640
641         Dprintk("Deasserting INIT.\n");
642
643         /* Target chip */
644         apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
645
646         /* Send IPI */
647         apic_write_around(APIC_ICR, APIC_INT_LEVELTRIG | APIC_DM_INIT);
648
649         Dprintk("Waiting for send to finish...\n");
650         send_status = safe_apic_wait_icr_idle();
651
652         atomic_set(&init_deasserted, 1);
653
654         /*
655          * Should we send STARTUP IPIs ?
656          *
657          * Determine this based on the APIC version.
658          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
659          */
660         if (APIC_INTEGRATED(apic_version[phys_apicid]))
661                 num_starts = 2;
662         else
663                 num_starts = 0;
664
665         /*
666          * Paravirt / VMI wants a startup IPI hook here to set up the
667          * target processor state.
668          */
669         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
670                          (unsigned long) stack_start.sp);
671
672         /*
673          * Run STARTUP IPI loop.
674          */
675         Dprintk("#startup loops: %d.\n", num_starts);
676
677         maxlvt = lapic_get_maxlvt();
678
679         for (j = 1; j <= num_starts; j++) {
680                 Dprintk("Sending STARTUP #%d.\n",j);
681                 apic_read_around(APIC_SPIV);
682                 apic_write(APIC_ESR, 0);
683                 apic_read(APIC_ESR);
684                 Dprintk("After apic_write.\n");
685
686                 /*
687                  * STARTUP IPI
688                  */
689
690                 /* Target chip */
691                 apic_write_around(APIC_ICR2, SET_APIC_DEST_FIELD(phys_apicid));
692
693                 /* Boot on the stack */
694                 /* Kick the second */
695                 apic_write_around(APIC_ICR, APIC_DM_STARTUP
696                                         | (start_eip >> 12));
697
698                 /*
699                  * Give the other CPU some time to accept the IPI.
700                  */
701                 udelay(300);
702
703                 Dprintk("Startup point 1.\n");
704
705                 Dprintk("Waiting for send to finish...\n");
706                 send_status = safe_apic_wait_icr_idle();
707
708                 /*
709                  * Give the other CPU some time to accept the IPI.
710                  */
711                 udelay(200);
712                 /*
713                  * Due to the Pentium erratum 3AP.
714                  */
715                 if (maxlvt > 3) {
716                         apic_read_around(APIC_SPIV);
717                         apic_write(APIC_ESR, 0);
718                 }
719                 accept_status = (apic_read(APIC_ESR) & 0xEF);
720                 if (send_status || accept_status)
721                         break;
722         }
723         Dprintk("After Startup.\n");
724
725         if (send_status)
726                 printk("APIC never delivered???\n");
727         if (accept_status)
728                 printk("APIC delivery error (%lx).\n", accept_status);
729
730         return (send_status | accept_status);
731 }
732 #endif  /* WAKE_SECONDARY_VIA_INIT */
733
734 extern cpumask_t cpu_initialized;
735 static inline int alloc_cpu_id(void)
736 {
737         cpumask_t       tmp_map;
738         int cpu;
739         cpus_complement(tmp_map, cpu_present_map);
740         cpu = first_cpu(tmp_map);
741         if (cpu >= NR_CPUS)
742                 return -ENODEV;
743         return cpu;
744 }
745
746 #ifdef CONFIG_HOTPLUG_CPU
747 static struct task_struct * __cpuinitdata cpu_idle_tasks[NR_CPUS];
748 static inline struct task_struct * __cpuinit alloc_idle_task(int cpu)
749 {
750         struct task_struct *idle;
751
752         if ((idle = cpu_idle_tasks[cpu]) != NULL) {
753                 /* initialize thread_struct.  we really want to avoid destroy
754                  * idle tread
755                  */
756                 idle->thread.sp = (unsigned long)task_pt_regs(idle);
757                 init_idle(idle, cpu);
758                 return idle;
759         }
760         idle = fork_idle(cpu);
761
762         if (!IS_ERR(idle))
763                 cpu_idle_tasks[cpu] = idle;
764         return idle;
765 }
766 #else
767 #define alloc_idle_task(cpu) fork_idle(cpu)
768 #endif
769
770 static int __cpuinit do_boot_cpu(int apicid, int cpu)
771 /*
772  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
773  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
774  * Returns zero if CPU booted OK, else error code from wakeup_secondary_cpu.
775  */
776 {
777         struct task_struct *idle;
778         unsigned long boot_error;
779         int timeout;
780         unsigned long start_eip;
781         unsigned short nmi_high = 0, nmi_low = 0;
782
783         /*
784          * Save current MTRR state in case it was changed since early boot
785          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
786          */
787         mtrr_save_state();
788
789         /*
790          * We can't use kernel_thread since we must avoid to
791          * reschedule the child.
792          */
793         idle = alloc_idle_task(cpu);
794         if (IS_ERR(idle))
795                 panic("failed fork for CPU %d", cpu);
796
797         init_gdt(cpu);
798         per_cpu(current_task, cpu) = idle;
799         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
800
801         idle->thread.ip = (unsigned long) start_secondary;
802         /* start_eip had better be page-aligned! */
803         start_eip = setup_trampoline();
804
805         ++cpucount;
806         alternatives_smp_switch(1);
807
808         /* So we see what's up   */
809         printk("Booting processor %d/%d ip %lx\n", cpu, apicid, start_eip);
810         /* Stack for startup_32 can be just as for start_secondary onwards */
811         stack_start.sp = (void *) idle->thread.sp;
812
813         irq_ctx_init(cpu);
814
815         per_cpu(x86_cpu_to_apicid, cpu) = apicid;
816         /*
817          * This grunge runs the startup process for
818          * the targeted processor.
819          */
820
821         atomic_set(&init_deasserted, 0);
822
823         Dprintk("Setting warm reset code and vector.\n");
824
825         store_NMI_vector(&nmi_high, &nmi_low);
826
827         smpboot_setup_warm_reset_vector(start_eip);
828
829         /*
830          * Starting actual IPI sequence...
831          */
832         boot_error = wakeup_secondary_cpu(apicid, start_eip);
833
834         if (!boot_error) {
835                 /*
836                  * allow APs to start initializing.
837                  */
838                 Dprintk("Before Callout %d.\n", cpu);
839                 cpu_set(cpu, cpu_callout_map);
840                 Dprintk("After Callout %d.\n", cpu);
841
842                 /*
843                  * Wait 5s total for a response
844                  */
845                 for (timeout = 0; timeout < 50000; timeout++) {
846                         if (cpu_isset(cpu, cpu_callin_map))
847                                 break;  /* It has booted */
848                         udelay(100);
849                 }
850
851                 if (cpu_isset(cpu, cpu_callin_map)) {
852                         /* number CPUs logically, starting from 1 (BSP is 0) */
853                         Dprintk("OK.\n");
854                         printk("CPU%d: ", cpu);
855                         print_cpu_info(&cpu_data(cpu));
856                         Dprintk("CPU has booted.\n");
857                 } else {
858                         boot_error= 1;
859                         if (*((volatile unsigned char *)trampoline_base)
860                                         == 0xA5)
861                                 /* trampoline started but...? */
862                                 printk("Stuck ??\n");
863                         else
864                                 /* trampoline code not run */
865                                 printk("Not responding.\n");
866                         inquire_remote_apic(apicid);
867                 }
868         }
869
870         if (boot_error) {
871                 /* Try to put things back the way they were before ... */
872                 unmap_cpu_to_logical_apicid(cpu);
873                 cpu_clear(cpu, cpu_callout_map); /* was set here (do_boot_cpu()) */
874                 cpu_clear(cpu, cpu_initialized); /* was set by cpu_init() */
875                 cpucount--;
876         } else {
877                 per_cpu(x86_cpu_to_apicid, cpu) = apicid;
878                 cpu_set(cpu, cpu_present_map);
879         }
880
881         /* mark "stuck" area as not stuck */
882         *((volatile unsigned long *)trampoline_base) = 0;
883
884         return boot_error;
885 }
886
887 #ifdef CONFIG_HOTPLUG_CPU
888 void cpu_exit_clear(void)
889 {
890         int cpu = raw_smp_processor_id();
891
892         idle_task_exit();
893
894         cpucount --;
895         cpu_uninit();
896         irq_ctx_exit(cpu);
897
898         cpu_clear(cpu, cpu_callout_map);
899         cpu_clear(cpu, cpu_callin_map);
900
901         cpu_clear(cpu, smp_commenced_mask);
902         unmap_cpu_to_logical_apicid(cpu);
903 }
904
905 struct warm_boot_cpu_info {
906         struct completion *complete;
907         struct work_struct task;
908         int apicid;
909         int cpu;
910 };
911
912 static void __cpuinit do_warm_boot_cpu(struct work_struct *work)
913 {
914         struct warm_boot_cpu_info *info =
915                 container_of(work, struct warm_boot_cpu_info, task);
916         do_boot_cpu(info->apicid, info->cpu);
917         complete(info->complete);
918 }
919
920 static int __cpuinit __smp_prepare_cpu(int cpu)
921 {
922         DECLARE_COMPLETION_ONSTACK(done);
923         struct warm_boot_cpu_info info;
924         int     apicid, ret;
925
926         apicid = per_cpu(x86_cpu_to_apicid, cpu);
927         if (apicid == BAD_APICID) {
928                 ret = -ENODEV;
929                 goto exit;
930         }
931
932         info.complete = &done;
933         info.apicid = apicid;
934         info.cpu = cpu;
935         INIT_WORK(&info.task, do_warm_boot_cpu);
936
937         /* init low mem mapping */
938         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + USER_PGD_PTRS,
939                         min_t(unsigned long, KERNEL_PGD_PTRS, USER_PGD_PTRS));
940         flush_tlb_all();
941         schedule_work(&info.task);
942         wait_for_completion(&done);
943
944         zap_low_mappings();
945         ret = 0;
946 exit:
947         return ret;
948 }
949 #endif
950
951 /*
952  * Cycle through the processors sending APIC IPIs to boot each.
953  */
954
955 static int boot_cpu_logical_apicid;
956 /* Where the IO area was mapped on multiquad, always 0 otherwise */
957 void *xquad_portio;
958 #ifdef CONFIG_X86_NUMAQ
959 EXPORT_SYMBOL(xquad_portio);
960 #endif
961
962 static void __init smp_boot_cpus(unsigned int max_cpus)
963 {
964         int apicid, cpu, bit, kicked;
965         unsigned long bogosum = 0;
966
967         /*
968          * Setup boot CPU information
969          */
970         smp_store_cpu_info(0); /* Final full version of the data */
971         printk("CPU%d: ", 0);
972         print_cpu_info(&cpu_data(0));
973
974         boot_cpu_physical_apicid = GET_APIC_ID(apic_read(APIC_ID));
975         boot_cpu_logical_apicid = logical_smp_processor_id();
976         per_cpu(x86_cpu_to_apicid, 0) = boot_cpu_physical_apicid;
977
978         current_thread_info()->cpu = 0;
979
980         set_cpu_sibling_map(0);
981
982         /*
983          * If we couldn't find an SMP configuration at boot time,
984          * get out of here now!
985          */
986         if (!smp_found_config && !acpi_lapic) {
987                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
988                 smpboot_clear_io_apic_irqs();
989                 phys_cpu_present_map = physid_mask_of_physid(0);
990                 if (APIC_init_uniprocessor())
991                         printk(KERN_NOTICE "Local APIC not detected."
992                                            " Using dummy APIC emulation.\n");
993                 map_cpu_to_logical_apicid();
994                 cpu_set(0, per_cpu(cpu_sibling_map, 0));
995                 cpu_set(0, per_cpu(cpu_core_map, 0));
996                 return;
997         }
998
999         /*
1000          * Should not be necessary because the MP table should list the boot
1001          * CPU too, but we do it for the sake of robustness anyway.
1002          * Makes no sense to do this check in clustered apic mode, so skip it
1003          */
1004         if (!check_phys_apicid_present(boot_cpu_physical_apicid)) {
1005                 printk("weird, boot CPU (#%d) not listed by the BIOS.\n",
1006                                 boot_cpu_physical_apicid);
1007                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1008         }
1009
1010         /*
1011          * If we couldn't find a local APIC, then get out of here now!
1012          */
1013         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) && !cpu_has_apic) {
1014                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1015                         boot_cpu_physical_apicid);
1016                 printk(KERN_ERR "... forcing use of dummy APIC emulation. (tell your hw vendor)\n");
1017                 smpboot_clear_io_apic_irqs();
1018                 phys_cpu_present_map = physid_mask_of_physid(0);
1019                 map_cpu_to_logical_apicid();
1020                 cpu_set(0, per_cpu(cpu_sibling_map, 0));
1021                 cpu_set(0, per_cpu(cpu_core_map, 0));
1022                 return;
1023         }
1024
1025         verify_local_APIC();
1026
1027         /*
1028          * If SMP should be disabled, then really disable it!
1029          */
1030         if (!max_cpus) {
1031                 smp_found_config = 0;
1032                 printk(KERN_INFO "SMP mode deactivated, forcing use of dummy APIC emulation.\n");
1033
1034                 if (nmi_watchdog == NMI_LOCAL_APIC) {
1035                         printk(KERN_INFO "activating minimal APIC for NMI watchdog use.\n");
1036                         connect_bsp_APIC();
1037                         setup_local_APIC();
1038                 }
1039                 smpboot_clear_io_apic_irqs();
1040                 phys_cpu_present_map = physid_mask_of_physid(0);
1041                 map_cpu_to_logical_apicid();
1042                 cpu_set(0, per_cpu(cpu_sibling_map, 0));
1043                 cpu_set(0, per_cpu(cpu_core_map, 0));
1044                 return;
1045         }
1046
1047         connect_bsp_APIC();
1048         setup_local_APIC();
1049         map_cpu_to_logical_apicid();
1050
1051
1052         setup_portio_remap();
1053
1054         /*
1055          * Scan the CPU present map and fire up the other CPUs via do_boot_cpu
1056          *
1057          * In clustered apic mode, phys_cpu_present_map is a constructed thus:
1058          * bits 0-3 are quad0, 4-7 are quad1, etc. A perverse twist on the 
1059          * clustered apic ID.
1060          */
1061         Dprintk("CPU present map: %lx\n", physids_coerce(phys_cpu_present_map));
1062
1063         kicked = 1;
1064         for (bit = 0; kicked < NR_CPUS && bit < MAX_APICS; bit++) {
1065                 apicid = cpu_present_to_apicid(bit);
1066                 /*
1067                  * Don't even attempt to start the boot CPU!
1068                  */
1069                 if ((apicid == boot_cpu_apicid) || (apicid == BAD_APICID))
1070                         continue;
1071
1072                 if (!check_apicid_present(bit))
1073                         continue;
1074                 if (max_cpus <= cpucount+1)
1075                         continue;
1076
1077                 if (((cpu = alloc_cpu_id()) <= 0) || do_boot_cpu(apicid, cpu))
1078                         printk("CPU #%d not responding - cannot use it.\n",
1079                                                                 apicid);
1080                 else
1081                         ++kicked;
1082         }
1083
1084         /*
1085          * Cleanup possible dangling ends...
1086          */
1087         smpboot_restore_warm_reset_vector();
1088
1089         /*
1090          * Allow the user to impress friends.
1091          */
1092         Dprintk("Before bogomips.\n");
1093         for_each_possible_cpu(cpu)
1094                 if (cpu_isset(cpu, cpu_callout_map))
1095                         bogosum += cpu_data(cpu).loops_per_jiffy;
1096         printk(KERN_INFO
1097                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
1098                 cpucount+1,
1099                 bogosum/(500000/HZ),
1100                 (bogosum/(5000/HZ))%100);
1101         
1102         Dprintk("Before bogocount - setting activated=1.\n");
1103
1104         if (smp_b_stepping)
1105                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable with B stepping processors.\n");
1106
1107         /*
1108          * Don't taint if we are running SMP kernel on a single non-MP
1109          * approved Athlon
1110          */
1111         if (tainted & TAINT_UNSAFE_SMP) {
1112                 if (cpucount)
1113                         printk (KERN_INFO "WARNING: This combination of AMD processors is not suitable for SMP.\n");
1114                 else
1115                         tainted &= ~TAINT_UNSAFE_SMP;
1116         }
1117
1118         Dprintk("Boot done.\n");
1119
1120         /*
1121          * construct cpu_sibling_map, so that we can tell sibling CPUs
1122          * efficiently.
1123          */
1124         for_each_possible_cpu(cpu) {
1125                 cpus_clear(per_cpu(cpu_sibling_map, cpu));
1126                 cpus_clear(per_cpu(cpu_core_map, cpu));
1127         }
1128
1129         cpu_set(0, per_cpu(cpu_sibling_map, 0));
1130         cpu_set(0, per_cpu(cpu_core_map, 0));
1131
1132         smpboot_setup_io_apic();
1133
1134         setup_boot_clock();
1135 }
1136
1137 /* These are wrappers to interface to the new boot process.  Someone
1138    who understands all this stuff should rewrite it properly. --RR 15/Jul/02 */
1139 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1140 {
1141         smp_commenced_mask = cpumask_of_cpu(0);
1142         cpu_callin_map = cpumask_of_cpu(0);
1143         mb();
1144         smp_boot_cpus(max_cpus);
1145 }
1146
1147 void __init native_smp_prepare_boot_cpu(void)
1148 {
1149         unsigned int cpu = smp_processor_id();
1150
1151         init_gdt(cpu);
1152         switch_to_new_gdt();
1153
1154         cpu_set(cpu, cpu_online_map);
1155         cpu_set(cpu, cpu_callout_map);
1156         cpu_set(cpu, cpu_present_map);
1157         cpu_set(cpu, cpu_possible_map);
1158         __get_cpu_var(cpu_state) = CPU_ONLINE;
1159 }
1160
1161 #ifdef CONFIG_HOTPLUG_CPU
1162 void remove_siblinginfo(int cpu)
1163 {
1164         int sibling;
1165         struct cpuinfo_x86 *c = &cpu_data(cpu);
1166
1167         for_each_cpu_mask(sibling, per_cpu(cpu_core_map, cpu)) {
1168                 cpu_clear(cpu, per_cpu(cpu_core_map, sibling));
1169                 /*/
1170                  * last thread sibling in this cpu core going down
1171                  */
1172                 if (cpus_weight(per_cpu(cpu_sibling_map, cpu)) == 1)
1173                         cpu_data(sibling).booted_cores--;
1174         }
1175                         
1176         for_each_cpu_mask(sibling, per_cpu(cpu_sibling_map, cpu))
1177                 cpu_clear(cpu, per_cpu(cpu_sibling_map, sibling));
1178         cpus_clear(per_cpu(cpu_sibling_map, cpu));
1179         cpus_clear(per_cpu(cpu_core_map, cpu));
1180         c->phys_proc_id = 0;
1181         c->cpu_core_id = 0;
1182         cpu_clear(cpu, cpu_sibling_setup_map);
1183 }
1184
1185 int __cpu_disable(void)
1186 {
1187         cpumask_t map = cpu_online_map;
1188         int cpu = smp_processor_id();
1189
1190         /*
1191          * Perhaps use cpufreq to drop frequency, but that could go
1192          * into generic code.
1193          *
1194          * We won't take down the boot processor on i386 due to some
1195          * interrupts only being able to be serviced by the BSP.
1196          * Especially so if we're not using an IOAPIC   -zwane
1197          */
1198         if (cpu == 0)
1199                 return -EBUSY;
1200         if (nmi_watchdog == NMI_LOCAL_APIC)
1201                 stop_apic_nmi_watchdog(NULL);
1202         clear_local_APIC();
1203         /* Allow any queued timer interrupts to get serviced */
1204         local_irq_enable();
1205         mdelay(1);
1206         local_irq_disable();
1207
1208         remove_siblinginfo(cpu);
1209
1210         cpu_clear(cpu, map);
1211         fixup_irqs(map);
1212         /* It's now safe to remove this processor from the online map */
1213         cpu_clear(cpu, cpu_online_map);
1214         return 0;
1215 }
1216
1217 void __cpu_die(unsigned int cpu)
1218 {
1219         /* We don't do anything here: idle task is faking death itself. */
1220         unsigned int i;
1221
1222         for (i = 0; i < 10; i++) {
1223                 /* They ack this in play_dead by setting CPU_DEAD */
1224                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1225                         printk ("CPU %d is now offline\n", cpu);
1226                         if (1 == num_online_cpus())
1227                                 alternatives_smp_switch(0);
1228                         return;
1229                 }
1230                 msleep(100);
1231         }
1232         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1233 }
1234 #else /* ... !CONFIG_HOTPLUG_CPU */
1235 int __cpu_disable(void)
1236 {
1237         return -ENOSYS;
1238 }
1239
1240 void __cpu_die(unsigned int cpu)
1241 {
1242         /* We said "no" in __cpu_disable */
1243         BUG();
1244 }
1245 #endif /* CONFIG_HOTPLUG_CPU */
1246
1247 int __cpuinit native_cpu_up(unsigned int cpu)
1248 {
1249         unsigned long flags;
1250 #ifdef CONFIG_HOTPLUG_CPU
1251         int ret = 0;
1252
1253         /*
1254          * We do warm boot only on cpus that had booted earlier
1255          * Otherwise cold boot is all handled from smp_boot_cpus().
1256          * cpu_callin_map is set during AP kickstart process. Its reset
1257          * when a cpu is taken offline from cpu_exit_clear().
1258          */
1259         if (!cpu_isset(cpu, cpu_callin_map))
1260                 ret = __smp_prepare_cpu(cpu);
1261
1262         if (ret)
1263                 return -EIO;
1264 #endif
1265
1266         /* In case one didn't come up */
1267         if (!cpu_isset(cpu, cpu_callin_map)) {
1268                 printk(KERN_DEBUG "skipping cpu%d, didn't come online\n", cpu);
1269                 return -EIO;
1270         }
1271
1272         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
1273         /* Unleash the CPU! */
1274         cpu_set(cpu, smp_commenced_mask);
1275
1276         /*
1277          * Check TSC synchronization with the AP (keep irqs disabled
1278          * while doing so):
1279          */
1280         local_irq_save(flags);
1281         check_tsc_sync_source(cpu);
1282         local_irq_restore(flags);
1283
1284         while (!cpu_isset(cpu, cpu_online_map)) {
1285                 cpu_relax();
1286                 touch_nmi_watchdog();
1287         }
1288
1289         return 0;
1290 }
1291
1292 void __init native_smp_cpus_done(unsigned int max_cpus)
1293 {
1294 #ifdef CONFIG_X86_IO_APIC
1295         setup_ioapic_dest();
1296 #endif
1297         zap_low_mappings();
1298 #ifndef CONFIG_HOTPLUG_CPU
1299         /*
1300          * Disable executability of the SMP trampoline:
1301          */
1302         set_kernel_exec((unsigned long)trampoline_base, trampoline_exec);
1303 #endif
1304 }
1305
1306 void __init smp_intr_init(void)
1307 {
1308         /*
1309          * IRQ0 must be given a fixed assignment and initialized,
1310          * because it's used before the IO-APIC is set up.
1311          */
1312         set_intr_gate(FIRST_DEVICE_VECTOR, interrupt[0]);
1313
1314         /*
1315          * The reschedule interrupt is a CPU-to-CPU reschedule-helper
1316          * IPI, driven by wakeup.
1317          */
1318         set_intr_gate(RESCHEDULE_VECTOR, reschedule_interrupt);
1319
1320         /* IPI for invalidation */
1321         set_intr_gate(INVALIDATE_TLB_VECTOR, invalidate_interrupt);
1322
1323         /* IPI for generic function call */
1324         set_intr_gate(CALL_FUNCTION_VECTOR, call_function_interrupt);
1325 }
1326
1327 /*
1328  * If the BIOS enumerates physical processors before logical,
1329  * maxcpus=N at enumeration-time can be used to disable HT.
1330  */
1331 static int __init parse_maxcpus(char *arg)
1332 {
1333         extern unsigned int maxcpus;
1334
1335         maxcpus = simple_strtoul(arg, NULL, 0);
1336         return 0;
1337 }
1338 early_param("maxcpus", parse_maxcpus);