Merge commit 'v2.6.38' into x86/mm
[linux-2.6.git] / arch / x86 / kernel / smpboot.c
1 /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
6  *      Copyright 2001 Andi Kleen, SuSE Labs.
7  *
8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
9  *      whom a great many thanks are extended.
10  *
11  *      Thanks to Intel for making available several different Pentium,
12  *      Pentium Pro and Pentium-II/Xeon MP machines.
13  *      Original development of Linux SMP code supported by Caldera.
14  *
15  *      This code is released under the GNU General Public License version 2 or
16  *      later.
17  *
18  *      Fixes
19  *              Felix Koop      :       NR_CPUS used properly
20  *              Jose Renau      :       Handle single CPU case.
21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
22  *              Greg Wright     :       Fix for kernel stacks panic.
23  *              Erich Boleyn    :       MP v1.4 and additional changes.
24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
26  *      Michael Chastain        :       Change trampoline.S to gnu as.
27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
28  *              Ingo Molnar     :       Added APIC timers, based on code
29  *                                      from Jose Renau
30  *              Ingo Molnar     :       various cleanups and rewrites
31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
33  *      Andi Kleen              :       Changed for SMP boot into long mode.
34  *              Martin J. Bligh :       Added support for multi-quad systems
35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
37  *      Andi Kleen              :       Converted to new state machine.
38  *      Ashok Raj               :       CPU hotplug support
39  *      Glauber Costa           :       i386 and x86_64 integration
40  */
41
42 #include <linux/init.h>
43 #include <linux/smp.h>
44 #include <linux/module.h>
45 #include <linux/sched.h>
46 #include <linux/percpu.h>
47 #include <linux/bootmem.h>
48 #include <linux/err.h>
49 #include <linux/nmi.h>
50 #include <linux/tboot.h>
51 #include <linux/stackprotector.h>
52 #include <linux/gfp.h>
53
54 #include <asm/acpi.h>
55 #include <asm/desc.h>
56 #include <asm/nmi.h>
57 #include <asm/irq.h>
58 #include <asm/idle.h>
59 #include <asm/trampoline.h>
60 #include <asm/cpu.h>
61 #include <asm/numa.h>
62 #include <asm/pgtable.h>
63 #include <asm/tlbflush.h>
64 #include <asm/mtrr.h>
65 #include <asm/mwait.h>
66 #include <asm/apic.h>
67 #include <asm/setup.h>
68 #include <asm/uv/uv.h>
69 #include <linux/mc146818rtc.h>
70
71 #include <asm/smpboot_hooks.h>
72 #include <asm/i8259.h>
73
74 /* State of each CPU */
75 DEFINE_PER_CPU(int, cpu_state) = { 0 };
76
77 /* Store all idle threads, this can be reused instead of creating
78 * a new thread. Also avoids complicated thread destroy functionality
79 * for idle threads.
80 */
81 #ifdef CONFIG_HOTPLUG_CPU
82 /*
83  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
84  * removed after init for !CONFIG_HOTPLUG_CPU.
85  */
86 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
87 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
88 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
89
90 /*
91  * We need this for trampoline_base protection from concurrent accesses when
92  * off- and onlining cores wildly.
93  */
94 static DEFINE_MUTEX(x86_cpu_hotplug_driver_mutex);
95
96 void cpu_hotplug_driver_lock(void)
97 {
98         mutex_lock(&x86_cpu_hotplug_driver_mutex);
99 }
100
101 void cpu_hotplug_driver_unlock(void)
102 {
103         mutex_unlock(&x86_cpu_hotplug_driver_mutex);
104 }
105
106 ssize_t arch_cpu_probe(const char *buf, size_t count) { return -1; }
107 ssize_t arch_cpu_release(const char *buf, size_t count) { return -1; }
108 #else
109 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
110 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
111 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
112 #endif
113
114 /* Number of siblings per CPU package */
115 int smp_num_siblings = 1;
116 EXPORT_SYMBOL(smp_num_siblings);
117
118 /* Last level cache ID of each logical CPU */
119 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
120
121 /* representing HT siblings of each logical CPU */
122 DEFINE_PER_CPU(cpumask_var_t, cpu_sibling_map);
123 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
124
125 /* representing HT and core siblings of each logical CPU */
126 DEFINE_PER_CPU(cpumask_var_t, cpu_core_map);
127 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
128
129 /* Per CPU bogomips and other parameters */
130 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
131 EXPORT_PER_CPU_SYMBOL(cpu_info);
132
133 atomic_t init_deasserted;
134
135 /*
136  * Report back to the Boot Processor.
137  * Running on AP.
138  */
139 static void __cpuinit smp_callin(void)
140 {
141         int cpuid, phys_id;
142         unsigned long timeout;
143
144         /*
145          * If waken up by an INIT in an 82489DX configuration
146          * we may get here before an INIT-deassert IPI reaches
147          * our local APIC.  We have to wait for the IPI or we'll
148          * lock up on an APIC access.
149          */
150         if (apic->wait_for_init_deassert)
151                 apic->wait_for_init_deassert(&init_deasserted);
152
153         /*
154          * (This works even if the APIC is not enabled.)
155          */
156         phys_id = read_apic_id();
157         cpuid = smp_processor_id();
158         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
159                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
160                                         phys_id, cpuid);
161         }
162         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
163
164         /*
165          * STARTUP IPIs are fragile beasts as they might sometimes
166          * trigger some glue motherboard logic. Complete APIC bus
167          * silence for 1 second, this overestimates the time the
168          * boot CPU is spending to send the up to 2 STARTUP IPIs
169          * by a factor of two. This should be enough.
170          */
171
172         /*
173          * Waiting 2s total for startup (udelay is not yet working)
174          */
175         timeout = jiffies + 2*HZ;
176         while (time_before(jiffies, timeout)) {
177                 /*
178                  * Has the boot CPU finished it's STARTUP sequence?
179                  */
180                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
181                         break;
182                 cpu_relax();
183         }
184
185         if (!time_before(jiffies, timeout)) {
186                 panic("%s: CPU%d started up but did not get a callout!\n",
187                       __func__, cpuid);
188         }
189
190         /*
191          * the boot CPU has finished the init stage and is spinning
192          * on callin_map until we finish. We are free to set up this
193          * CPU, first the APIC. (this is probably redundant on most
194          * boards)
195          */
196
197         pr_debug("CALLIN, before setup_local_APIC().\n");
198         if (apic->smp_callin_clear_local_apic)
199                 apic->smp_callin_clear_local_apic();
200         setup_local_APIC();
201         end_local_APIC_setup();
202
203         /*
204          * Need to setup vector mappings before we enable interrupts.
205          */
206         setup_vector_irq(smp_processor_id());
207         /*
208          * Get our bogomips.
209          *
210          * Need to enable IRQs because it can take longer and then
211          * the NMI watchdog might kill us.
212          */
213         local_irq_enable();
214         calibrate_delay();
215         local_irq_disable();
216         pr_debug("Stack at about %p\n", &cpuid);
217
218         /*
219          * Save our processor parameters
220          */
221         smp_store_cpu_info(cpuid);
222
223         /*
224          * This must be done before setting cpu_online_mask
225          * or calling notify_cpu_starting.
226          */
227         set_cpu_sibling_map(raw_smp_processor_id());
228         wmb();
229
230         notify_cpu_starting(cpuid);
231
232         /*
233          * Allow the master to continue.
234          */
235         cpumask_set_cpu(cpuid, cpu_callin_mask);
236 }
237
238 /*
239  * Activate a secondary processor.
240  */
241 notrace static void __cpuinit start_secondary(void *unused)
242 {
243         /*
244          * Don't put *anything* before cpu_init(), SMP booting is too
245          * fragile that we want to limit the things done here to the
246          * most necessary things.
247          */
248         cpu_init();
249         preempt_disable();
250         smp_callin();
251
252 #ifdef CONFIG_X86_32
253         /* switch away from the initial page table */
254         load_cr3(swapper_pg_dir);
255         __flush_tlb_all();
256 #endif
257
258         /* otherwise gcc will move up smp_processor_id before the cpu_init */
259         barrier();
260         /*
261          * Check TSC synchronization with the BP:
262          */
263         check_tsc_sync_target();
264
265         /*
266          * We need to hold call_lock, so there is no inconsistency
267          * between the time smp_call_function() determines number of
268          * IPI recipients, and the time when the determination is made
269          * for which cpus receive the IPI. Holding this
270          * lock helps us to not include this cpu in a currently in progress
271          * smp_call_function().
272          *
273          * We need to hold vector_lock so there the set of online cpus
274          * does not change while we are assigning vectors to cpus.  Holding
275          * this lock ensures we don't half assign or remove an irq from a cpu.
276          */
277         ipi_call_lock();
278         lock_vector_lock();
279         set_cpu_online(smp_processor_id(), true);
280         unlock_vector_lock();
281         ipi_call_unlock();
282         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
283         x86_platform.nmi_init();
284
285         /* enable local interrupts */
286         local_irq_enable();
287
288         /* to prevent fake stack check failure in clock setup */
289         boot_init_stack_canary();
290
291         x86_cpuinit.setup_percpu_clockev();
292
293         wmb();
294         cpu_idle();
295 }
296
297 #ifdef CONFIG_CPUMASK_OFFSTACK
298 /* In this case, llc_shared_map is a pointer to a cpumask. */
299 static inline void copy_cpuinfo_x86(struct cpuinfo_x86 *dst,
300                                     const struct cpuinfo_x86 *src)
301 {
302         struct cpumask *llc = dst->llc_shared_map;
303         *dst = *src;
304         dst->llc_shared_map = llc;
305 }
306 #else
307 static inline void copy_cpuinfo_x86(struct cpuinfo_x86 *dst,
308                                     const struct cpuinfo_x86 *src)
309 {
310         *dst = *src;
311 }
312 #endif /* CONFIG_CPUMASK_OFFSTACK */
313
314 /*
315  * The bootstrap kernel entry code has set these up. Save them for
316  * a given CPU
317  */
318
319 void __cpuinit smp_store_cpu_info(int id)
320 {
321         struct cpuinfo_x86 *c = &cpu_data(id);
322
323         copy_cpuinfo_x86(c, &boot_cpu_data);
324         c->cpu_index = id;
325         if (id != 0)
326                 identify_secondary_cpu(c);
327 }
328
329 static void __cpuinit link_thread_siblings(int cpu1, int cpu2)
330 {
331         struct cpuinfo_x86 *c1 = &cpu_data(cpu1);
332         struct cpuinfo_x86 *c2 = &cpu_data(cpu2);
333
334         cpumask_set_cpu(cpu1, cpu_sibling_mask(cpu2));
335         cpumask_set_cpu(cpu2, cpu_sibling_mask(cpu1));
336         cpumask_set_cpu(cpu1, cpu_core_mask(cpu2));
337         cpumask_set_cpu(cpu2, cpu_core_mask(cpu1));
338         cpumask_set_cpu(cpu1, c2->llc_shared_map);
339         cpumask_set_cpu(cpu2, c1->llc_shared_map);
340 }
341
342
343 void __cpuinit set_cpu_sibling_map(int cpu)
344 {
345         int i;
346         struct cpuinfo_x86 *c = &cpu_data(cpu);
347
348         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
349
350         if (smp_num_siblings > 1) {
351                 for_each_cpu(i, cpu_sibling_setup_mask) {
352                         struct cpuinfo_x86 *o = &cpu_data(i);
353
354                         if (cpu_has(c, X86_FEATURE_TOPOEXT)) {
355                                 if (c->phys_proc_id == o->phys_proc_id &&
356                                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i) &&
357                                     c->compute_unit_id == o->compute_unit_id)
358                                         link_thread_siblings(cpu, i);
359                         } else if (c->phys_proc_id == o->phys_proc_id &&
360                                    c->cpu_core_id == o->cpu_core_id) {
361                                 link_thread_siblings(cpu, i);
362                         }
363                 }
364         } else {
365                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
366         }
367
368         cpumask_set_cpu(cpu, c->llc_shared_map);
369
370         if (__this_cpu_read(cpu_info.x86_max_cores) == 1) {
371                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
372                 c->booted_cores = 1;
373                 return;
374         }
375
376         for_each_cpu(i, cpu_sibling_setup_mask) {
377                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
378                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
379                         cpumask_set_cpu(i, c->llc_shared_map);
380                         cpumask_set_cpu(cpu, cpu_data(i).llc_shared_map);
381                 }
382                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
383                         cpumask_set_cpu(i, cpu_core_mask(cpu));
384                         cpumask_set_cpu(cpu, cpu_core_mask(i));
385                         /*
386                          *  Does this new cpu bringup a new core?
387                          */
388                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
389                                 /*
390                                  * for each core in package, increment
391                                  * the booted_cores for this new cpu
392                                  */
393                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
394                                         c->booted_cores++;
395                                 /*
396                                  * increment the core count for all
397                                  * the other cpus in this package
398                                  */
399                                 if (i != cpu)
400                                         cpu_data(i).booted_cores++;
401                         } else if (i != cpu && !c->booted_cores)
402                                 c->booted_cores = cpu_data(i).booted_cores;
403                 }
404         }
405 }
406
407 /* maps the cpu to the sched domain representing multi-core */
408 const struct cpumask *cpu_coregroup_mask(int cpu)
409 {
410         struct cpuinfo_x86 *c = &cpu_data(cpu);
411         /*
412          * For perf, we return last level cache shared map.
413          * And for power savings, we return cpu_core_map
414          */
415         if ((sched_mc_power_savings || sched_smt_power_savings) &&
416             !(cpu_has(c, X86_FEATURE_AMD_DCM)))
417                 return cpu_core_mask(cpu);
418         else
419                 return c->llc_shared_map;
420 }
421
422 static void impress_friends(void)
423 {
424         int cpu;
425         unsigned long bogosum = 0;
426         /*
427          * Allow the user to impress friends.
428          */
429         pr_debug("Before bogomips.\n");
430         for_each_possible_cpu(cpu)
431                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
432                         bogosum += cpu_data(cpu).loops_per_jiffy;
433         printk(KERN_INFO
434                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
435                 num_online_cpus(),
436                 bogosum/(500000/HZ),
437                 (bogosum/(5000/HZ))%100);
438
439         pr_debug("Before bogocount - setting activated=1.\n");
440 }
441
442 void __inquire_remote_apic(int apicid)
443 {
444         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
445         char *names[] = { "ID", "VERSION", "SPIV" };
446         int timeout;
447         u32 status;
448
449         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
450
451         for (i = 0; i < ARRAY_SIZE(regs); i++) {
452                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
453
454                 /*
455                  * Wait for idle.
456                  */
457                 status = safe_apic_wait_icr_idle();
458                 if (status)
459                         printk(KERN_CONT
460                                "a previous APIC delivery may have failed\n");
461
462                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
463
464                 timeout = 0;
465                 do {
466                         udelay(100);
467                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
468                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
469
470                 switch (status) {
471                 case APIC_ICR_RR_VALID:
472                         status = apic_read(APIC_RRR);
473                         printk(KERN_CONT "%08x\n", status);
474                         break;
475                 default:
476                         printk(KERN_CONT "failed\n");
477                 }
478         }
479 }
480
481 /*
482  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
483  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
484  * won't ... remember to clear down the APIC, etc later.
485  */
486 int __cpuinit
487 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
488 {
489         unsigned long send_status, accept_status = 0;
490         int maxlvt;
491
492         /* Target chip */
493         /* Boot on the stack */
494         /* Kick the second */
495         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
496
497         pr_debug("Waiting for send to finish...\n");
498         send_status = safe_apic_wait_icr_idle();
499
500         /*
501          * Give the other CPU some time to accept the IPI.
502          */
503         udelay(200);
504         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
505                 maxlvt = lapic_get_maxlvt();
506                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
507                         apic_write(APIC_ESR, 0);
508                 accept_status = (apic_read(APIC_ESR) & 0xEF);
509         }
510         pr_debug("NMI sent.\n");
511
512         if (send_status)
513                 printk(KERN_ERR "APIC never delivered???\n");
514         if (accept_status)
515                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
516
517         return (send_status | accept_status);
518 }
519
520 static int __cpuinit
521 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
522 {
523         unsigned long send_status, accept_status = 0;
524         int maxlvt, num_starts, j;
525
526         maxlvt = lapic_get_maxlvt();
527
528         /*
529          * Be paranoid about clearing APIC errors.
530          */
531         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
532                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
533                         apic_write(APIC_ESR, 0);
534                 apic_read(APIC_ESR);
535         }
536
537         pr_debug("Asserting INIT.\n");
538
539         /*
540          * Turn INIT on target chip
541          */
542         /*
543          * Send IPI
544          */
545         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
546                        phys_apicid);
547
548         pr_debug("Waiting for send to finish...\n");
549         send_status = safe_apic_wait_icr_idle();
550
551         mdelay(10);
552
553         pr_debug("Deasserting INIT.\n");
554
555         /* Target chip */
556         /* Send IPI */
557         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
558
559         pr_debug("Waiting for send to finish...\n");
560         send_status = safe_apic_wait_icr_idle();
561
562         mb();
563         atomic_set(&init_deasserted, 1);
564
565         /*
566          * Should we send STARTUP IPIs ?
567          *
568          * Determine this based on the APIC version.
569          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
570          */
571         if (APIC_INTEGRATED(apic_version[phys_apicid]))
572                 num_starts = 2;
573         else
574                 num_starts = 0;
575
576         /*
577          * Paravirt / VMI wants a startup IPI hook here to set up the
578          * target processor state.
579          */
580         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
581                          stack_start);
582
583         /*
584          * Run STARTUP IPI loop.
585          */
586         pr_debug("#startup loops: %d.\n", num_starts);
587
588         for (j = 1; j <= num_starts; j++) {
589                 pr_debug("Sending STARTUP #%d.\n", j);
590                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
591                         apic_write(APIC_ESR, 0);
592                 apic_read(APIC_ESR);
593                 pr_debug("After apic_write.\n");
594
595                 /*
596                  * STARTUP IPI
597                  */
598
599                 /* Target chip */
600                 /* Boot on the stack */
601                 /* Kick the second */
602                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
603                                phys_apicid);
604
605                 /*
606                  * Give the other CPU some time to accept the IPI.
607                  */
608                 udelay(300);
609
610                 pr_debug("Startup point 1.\n");
611
612                 pr_debug("Waiting for send to finish...\n");
613                 send_status = safe_apic_wait_icr_idle();
614
615                 /*
616                  * Give the other CPU some time to accept the IPI.
617                  */
618                 udelay(200);
619                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
620                         apic_write(APIC_ESR, 0);
621                 accept_status = (apic_read(APIC_ESR) & 0xEF);
622                 if (send_status || accept_status)
623                         break;
624         }
625         pr_debug("After Startup.\n");
626
627         if (send_status)
628                 printk(KERN_ERR "APIC never delivered???\n");
629         if (accept_status)
630                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
631
632         return (send_status | accept_status);
633 }
634
635 struct create_idle {
636         struct work_struct work;
637         struct task_struct *idle;
638         struct completion done;
639         int cpu;
640 };
641
642 static void __cpuinit do_fork_idle(struct work_struct *work)
643 {
644         struct create_idle *c_idle =
645                 container_of(work, struct create_idle, work);
646
647         c_idle->idle = fork_idle(c_idle->cpu);
648         complete(&c_idle->done);
649 }
650
651 /* reduce the number of lines printed when booting a large cpu count system */
652 static void __cpuinit announce_cpu(int cpu, int apicid)
653 {
654         static int current_node = -1;
655         int node = early_cpu_to_node(cpu);
656
657         if (system_state == SYSTEM_BOOTING) {
658                 if (node != current_node) {
659                         if (current_node > (-1))
660                                 pr_cont(" Ok.\n");
661                         current_node = node;
662                         pr_info("Booting Node %3d, Processors ", node);
663                 }
664                 pr_cont(" #%d%s", cpu, cpu == (nr_cpu_ids - 1) ? " Ok.\n" : "");
665                 return;
666         } else
667                 pr_info("Booting Node %d Processor %d APIC 0x%x\n",
668                         node, cpu, apicid);
669 }
670
671 /*
672  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
673  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
674  * Returns zero if CPU booted OK, else error code from
675  * ->wakeup_secondary_cpu.
676  */
677 static int __cpuinit do_boot_cpu(int apicid, int cpu)
678 {
679         unsigned long boot_error = 0;
680         unsigned long start_ip;
681         int timeout;
682         struct create_idle c_idle = {
683                 .cpu    = cpu,
684                 .done   = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
685         };
686
687         INIT_WORK_ONSTACK(&c_idle.work, do_fork_idle);
688
689         alternatives_smp_switch(1);
690
691         c_idle.idle = get_idle_for_cpu(cpu);
692
693         /*
694          * We can't use kernel_thread since we must avoid to
695          * reschedule the child.
696          */
697         if (c_idle.idle) {
698                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
699                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
700                 init_idle(c_idle.idle, cpu);
701                 goto do_rest;
702         }
703
704         schedule_work(&c_idle.work);
705         wait_for_completion(&c_idle.done);
706
707         if (IS_ERR(c_idle.idle)) {
708                 printk("failed fork for CPU %d\n", cpu);
709                 destroy_work_on_stack(&c_idle.work);
710                 return PTR_ERR(c_idle.idle);
711         }
712
713         set_idle_for_cpu(cpu, c_idle.idle);
714 do_rest:
715         per_cpu(current_task, cpu) = c_idle.idle;
716 #ifdef CONFIG_X86_32
717         /* Stack for startup_32 can be just as for start_secondary onwards */
718         irq_ctx_init(cpu);
719 #else
720         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
721         initial_gs = per_cpu_offset(cpu);
722         per_cpu(kernel_stack, cpu) =
723                 (unsigned long)task_stack_page(c_idle.idle) -
724                 KERNEL_STACK_OFFSET + THREAD_SIZE;
725 #endif
726         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
727         initial_code = (unsigned long)start_secondary;
728         stack_start  = c_idle.idle->thread.sp;
729
730         /* start_ip had better be page-aligned! */
731         start_ip = setup_trampoline();
732
733         /* So we see what's up */
734         announce_cpu(cpu, apicid);
735
736         /*
737          * This grunge runs the startup process for
738          * the targeted processor.
739          */
740
741         atomic_set(&init_deasserted, 0);
742
743         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
744
745                 pr_debug("Setting warm reset code and vector.\n");
746
747                 smpboot_setup_warm_reset_vector(start_ip);
748                 /*
749                  * Be paranoid about clearing APIC errors.
750                 */
751                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
752                         apic_write(APIC_ESR, 0);
753                         apic_read(APIC_ESR);
754                 }
755         }
756
757         /*
758          * Kick the secondary CPU. Use the method in the APIC driver
759          * if it's defined - or use an INIT boot APIC message otherwise:
760          */
761         if (apic->wakeup_secondary_cpu)
762                 boot_error = apic->wakeup_secondary_cpu(apicid, start_ip);
763         else
764                 boot_error = wakeup_secondary_cpu_via_init(apicid, start_ip);
765
766         if (!boot_error) {
767                 /*
768                  * allow APs to start initializing.
769                  */
770                 pr_debug("Before Callout %d.\n", cpu);
771                 cpumask_set_cpu(cpu, cpu_callout_mask);
772                 pr_debug("After Callout %d.\n", cpu);
773
774                 /*
775                  * Wait 5s total for a response
776                  */
777                 for (timeout = 0; timeout < 50000; timeout++) {
778                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
779                                 break;  /* It has booted */
780                         udelay(100);
781                         /*
782                          * Allow other tasks to run while we wait for the
783                          * AP to come online. This also gives a chance
784                          * for the MTRR work(triggered by the AP coming online)
785                          * to be completed in the stop machine context.
786                          */
787                         schedule();
788                 }
789
790                 if (cpumask_test_cpu(cpu, cpu_callin_mask))
791                         pr_debug("CPU%d: has booted.\n", cpu);
792                 else {
793                         boot_error = 1;
794                         if (*((volatile unsigned char *)trampoline_base)
795                                         == 0xA5)
796                                 /* trampoline started but...? */
797                                 pr_err("CPU%d: Stuck ??\n", cpu);
798                         else
799                                 /* trampoline code not run */
800                                 pr_err("CPU%d: Not responding.\n", cpu);
801                         if (apic->inquire_remote_apic)
802                                 apic->inquire_remote_apic(apicid);
803                 }
804         }
805
806         if (boot_error) {
807                 /* Try to put things back the way they were before ... */
808                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
809
810                 /* was set by do_boot_cpu() */
811                 cpumask_clear_cpu(cpu, cpu_callout_mask);
812
813                 /* was set by cpu_init() */
814                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
815
816                 set_cpu_present(cpu, false);
817                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
818         }
819
820         /* mark "stuck" area as not stuck */
821         *((volatile unsigned long *)trampoline_base) = 0;
822
823         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
824                 /*
825                  * Cleanup possible dangling ends...
826                  */
827                 smpboot_restore_warm_reset_vector();
828         }
829
830         destroy_work_on_stack(&c_idle.work);
831         return boot_error;
832 }
833
834 int __cpuinit native_cpu_up(unsigned int cpu)
835 {
836         int apicid = apic->cpu_present_to_apicid(cpu);
837         unsigned long flags;
838         int err;
839
840         WARN_ON(irqs_disabled());
841
842         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
843
844         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
845             !physid_isset(apicid, phys_cpu_present_map)) {
846                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
847                 return -EINVAL;
848         }
849
850         /*
851          * Already booted CPU?
852          */
853         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
854                 pr_debug("do_boot_cpu %d Already started\n", cpu);
855                 return -ENOSYS;
856         }
857
858         /*
859          * Save current MTRR state in case it was changed since early boot
860          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
861          */
862         mtrr_save_state();
863
864         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
865
866         err = do_boot_cpu(apicid, cpu);
867         if (err) {
868                 pr_debug("do_boot_cpu failed %d\n", err);
869                 return -EIO;
870         }
871
872         /*
873          * Check TSC synchronization with the AP (keep irqs disabled
874          * while doing so):
875          */
876         local_irq_save(flags);
877         check_tsc_sync_source(cpu);
878         local_irq_restore(flags);
879
880         while (!cpu_online(cpu)) {
881                 cpu_relax();
882                 touch_nmi_watchdog();
883         }
884
885         return 0;
886 }
887
888 /*
889  * Fall back to non SMP mode after errors.
890  *
891  * RED-PEN audit/test this more. I bet there is more state messed up here.
892  */
893 static __init void disable_smp(void)
894 {
895         init_cpu_present(cpumask_of(0));
896         init_cpu_possible(cpumask_of(0));
897         smpboot_clear_io_apic_irqs();
898
899         if (smp_found_config)
900                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
901         else
902                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
903         cpumask_set_cpu(0, cpu_sibling_mask(0));
904         cpumask_set_cpu(0, cpu_core_mask(0));
905 }
906
907 /*
908  * Various sanity checks.
909  */
910 static int __init smp_sanity_check(unsigned max_cpus)
911 {
912         preempt_disable();
913
914 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
915         if (def_to_bigsmp && nr_cpu_ids > 8) {
916                 unsigned int cpu;
917                 unsigned nr;
918
919                 printk(KERN_WARNING
920                        "More than 8 CPUs detected - skipping them.\n"
921                        "Use CONFIG_X86_BIGSMP.\n");
922
923                 nr = 0;
924                 for_each_present_cpu(cpu) {
925                         if (nr >= 8)
926                                 set_cpu_present(cpu, false);
927                         nr++;
928                 }
929
930                 nr = 0;
931                 for_each_possible_cpu(cpu) {
932                         if (nr >= 8)
933                                 set_cpu_possible(cpu, false);
934                         nr++;
935                 }
936
937                 nr_cpu_ids = 8;
938         }
939 #endif
940
941         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
942                 printk(KERN_WARNING
943                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
944                         hard_smp_processor_id());
945
946                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
947         }
948
949         /*
950          * If we couldn't find an SMP configuration at boot time,
951          * get out of here now!
952          */
953         if (!smp_found_config && !acpi_lapic) {
954                 preempt_enable();
955                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
956                 disable_smp();
957                 if (APIC_init_uniprocessor())
958                         printk(KERN_NOTICE "Local APIC not detected."
959                                            " Using dummy APIC emulation.\n");
960                 return -1;
961         }
962
963         /*
964          * Should not be necessary because the MP table should list the boot
965          * CPU too, but we do it for the sake of robustness anyway.
966          */
967         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
968                 printk(KERN_NOTICE
969                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
970                         boot_cpu_physical_apicid);
971                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
972         }
973         preempt_enable();
974
975         /*
976          * If we couldn't find a local APIC, then get out of here now!
977          */
978         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
979             !cpu_has_apic) {
980                 if (!disable_apic) {
981                         pr_err("BIOS bug, local APIC #%d not detected!...\n",
982                                 boot_cpu_physical_apicid);
983                         pr_err("... forcing use of dummy APIC emulation."
984                                 "(tell your hw vendor)\n");
985                 }
986                 smpboot_clear_io_apic();
987                 arch_disable_smp_support();
988                 return -1;
989         }
990
991         verify_local_APIC();
992
993         /*
994          * If SMP should be disabled, then really disable it!
995          */
996         if (!max_cpus) {
997                 printk(KERN_INFO "SMP mode deactivated.\n");
998                 smpboot_clear_io_apic();
999
1000                 connect_bsp_APIC();
1001                 setup_local_APIC();
1002                 bsp_end_local_APIC_setup();
1003                 return -1;
1004         }
1005
1006         return 0;
1007 }
1008
1009 static void __init smp_cpu_index_default(void)
1010 {
1011         int i;
1012         struct cpuinfo_x86 *c;
1013
1014         for_each_possible_cpu(i) {
1015                 c = &cpu_data(i);
1016                 /* mark all to hotplug */
1017                 c->cpu_index = nr_cpu_ids;
1018         }
1019 }
1020
1021 /*
1022  * Prepare for SMP bootup.  The MP table or ACPI has been read
1023  * earlier.  Just do some sanity checking here and enable APIC mode.
1024  */
1025 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1026 {
1027         unsigned int i;
1028
1029         preempt_disable();
1030         smp_cpu_index_default();
1031         memcpy(__this_cpu_ptr(&cpu_info), &boot_cpu_data, sizeof(cpu_info));
1032         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1033         mb();
1034         /*
1035          * Setup boot CPU information
1036          */
1037         smp_store_cpu_info(0); /* Final full version of the data */
1038
1039         current_thread_info()->cpu = 0;  /* needed? */
1040         for_each_possible_cpu(i) {
1041                 zalloc_cpumask_var(&per_cpu(cpu_sibling_map, i), GFP_KERNEL);
1042                 zalloc_cpumask_var(&per_cpu(cpu_core_map, i), GFP_KERNEL);
1043                 zalloc_cpumask_var(&cpu_data(i).llc_shared_map, GFP_KERNEL);
1044         }
1045         set_cpu_sibling_map(0);
1046
1047
1048         if (smp_sanity_check(max_cpus) < 0) {
1049                 printk(KERN_INFO "SMP disabled\n");
1050                 disable_smp();
1051                 goto out;
1052         }
1053
1054         default_setup_apic_routing();
1055
1056         preempt_disable();
1057         if (read_apic_id() != boot_cpu_physical_apicid) {
1058                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1059                      read_apic_id(), boot_cpu_physical_apicid);
1060                 /* Or can we switch back to PIC here? */
1061         }
1062         preempt_enable();
1063
1064         connect_bsp_APIC();
1065
1066         /*
1067          * Switch from PIC to APIC mode.
1068          */
1069         setup_local_APIC();
1070
1071         /*
1072          * Enable IO APIC before setting up error vector
1073          */
1074         if (!skip_ioapic_setup && nr_ioapics)
1075                 enable_IO_APIC();
1076
1077         bsp_end_local_APIC_setup();
1078
1079         if (apic->setup_portio_remap)
1080                 apic->setup_portio_remap();
1081
1082         smpboot_setup_io_apic();
1083         /*
1084          * Set up local APIC timer on boot CPU.
1085          */
1086
1087         printk(KERN_INFO "CPU%d: ", 0);
1088         print_cpu_info(&cpu_data(0));
1089         x86_init.timers.setup_percpu_clockev();
1090
1091         if (is_uv_system())
1092                 uv_system_init();
1093
1094         set_mtrr_aps_delayed_init();
1095 out:
1096         preempt_enable();
1097 }
1098
1099 void arch_disable_nonboot_cpus_begin(void)
1100 {
1101         /*
1102          * Avoid the smp alternatives switch during the disable_nonboot_cpus().
1103          * In the suspend path, we will be back in the SMP mode shortly anyways.
1104          */
1105         skip_smp_alternatives = true;
1106 }
1107
1108 void arch_disable_nonboot_cpus_end(void)
1109 {
1110         skip_smp_alternatives = false;
1111 }
1112
1113 void arch_enable_nonboot_cpus_begin(void)
1114 {
1115         set_mtrr_aps_delayed_init();
1116 }
1117
1118 void arch_enable_nonboot_cpus_end(void)
1119 {
1120         mtrr_aps_init();
1121 }
1122
1123 /*
1124  * Early setup to make printk work.
1125  */
1126 void __init native_smp_prepare_boot_cpu(void)
1127 {
1128         int me = smp_processor_id();
1129         switch_to_new_gdt(me);
1130         /* already set me in cpu_online_mask in boot_cpu_init() */
1131         cpumask_set_cpu(me, cpu_callout_mask);
1132         per_cpu(cpu_state, me) = CPU_ONLINE;
1133 }
1134
1135 void __init native_smp_cpus_done(unsigned int max_cpus)
1136 {
1137         pr_debug("Boot done.\n");
1138
1139         impress_friends();
1140 #ifdef CONFIG_X86_IO_APIC
1141         setup_ioapic_dest();
1142 #endif
1143         mtrr_aps_init();
1144 }
1145
1146 static int __initdata setup_possible_cpus = -1;
1147 static int __init _setup_possible_cpus(char *str)
1148 {
1149         get_option(&str, &setup_possible_cpus);
1150         return 0;
1151 }
1152 early_param("possible_cpus", _setup_possible_cpus);
1153
1154
1155 /*
1156  * cpu_possible_mask should be static, it cannot change as cpu's
1157  * are onlined, or offlined. The reason is per-cpu data-structures
1158  * are allocated by some modules at init time, and dont expect to
1159  * do this dynamically on cpu arrival/departure.
1160  * cpu_present_mask on the other hand can change dynamically.
1161  * In case when cpu_hotplug is not compiled, then we resort to current
1162  * behaviour, which is cpu_possible == cpu_present.
1163  * - Ashok Raj
1164  *
1165  * Three ways to find out the number of additional hotplug CPUs:
1166  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1167  * - The user can overwrite it with possible_cpus=NUM
1168  * - Otherwise don't reserve additional CPUs.
1169  * We do this because additional CPUs waste a lot of memory.
1170  * -AK
1171  */
1172 __init void prefill_possible_map(void)
1173 {
1174         int i, possible;
1175
1176         /* no processor from mptable or madt */
1177         if (!num_processors)
1178                 num_processors = 1;
1179
1180         i = setup_max_cpus ?: 1;
1181         if (setup_possible_cpus == -1) {
1182                 possible = num_processors;
1183 #ifdef CONFIG_HOTPLUG_CPU
1184                 if (setup_max_cpus)
1185                         possible += disabled_cpus;
1186 #else
1187                 if (possible > i)
1188                         possible = i;
1189 #endif
1190         } else
1191                 possible = setup_possible_cpus;
1192
1193         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1194
1195         /* nr_cpu_ids could be reduced via nr_cpus= */
1196         if (possible > nr_cpu_ids) {
1197                 printk(KERN_WARNING
1198                         "%d Processors exceeds NR_CPUS limit of %d\n",
1199                         possible, nr_cpu_ids);
1200                 possible = nr_cpu_ids;
1201         }
1202
1203 #ifdef CONFIG_HOTPLUG_CPU
1204         if (!setup_max_cpus)
1205 #endif
1206         if (possible > i) {
1207                 printk(KERN_WARNING
1208                         "%d Processors exceeds max_cpus limit of %u\n",
1209                         possible, setup_max_cpus);
1210                 possible = i;
1211         }
1212
1213         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1214                 possible, max_t(int, possible - num_processors, 0));
1215
1216         for (i = 0; i < possible; i++)
1217                 set_cpu_possible(i, true);
1218         for (; i < NR_CPUS; i++)
1219                 set_cpu_possible(i, false);
1220
1221         nr_cpu_ids = possible;
1222 }
1223
1224 #ifdef CONFIG_HOTPLUG_CPU
1225
1226 static void remove_siblinginfo(int cpu)
1227 {
1228         int sibling;
1229         struct cpuinfo_x86 *c = &cpu_data(cpu);
1230
1231         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1232                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1233                 /*/
1234                  * last thread sibling in this cpu core going down
1235                  */
1236                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1237                         cpu_data(sibling).booted_cores--;
1238         }
1239
1240         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1241                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1242         cpumask_clear(cpu_sibling_mask(cpu));
1243         cpumask_clear(cpu_core_mask(cpu));
1244         c->phys_proc_id = 0;
1245         c->cpu_core_id = 0;
1246         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1247 }
1248
1249 static void __ref remove_cpu_from_maps(int cpu)
1250 {
1251         set_cpu_online(cpu, false);
1252         cpumask_clear_cpu(cpu, cpu_callout_mask);
1253         cpumask_clear_cpu(cpu, cpu_callin_mask);
1254         /* was set by cpu_init() */
1255         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1256         numa_remove_cpu(cpu);
1257 }
1258
1259 void cpu_disable_common(void)
1260 {
1261         int cpu = smp_processor_id();
1262
1263         remove_siblinginfo(cpu);
1264
1265         /* It's now safe to remove this processor from the online map */
1266         lock_vector_lock();
1267         remove_cpu_from_maps(cpu);
1268         unlock_vector_lock();
1269         fixup_irqs();
1270 }
1271
1272 int native_cpu_disable(void)
1273 {
1274         int cpu = smp_processor_id();
1275
1276         /*
1277          * Perhaps use cpufreq to drop frequency, but that could go
1278          * into generic code.
1279          *
1280          * We won't take down the boot processor on i386 due to some
1281          * interrupts only being able to be serviced by the BSP.
1282          * Especially so if we're not using an IOAPIC   -zwane
1283          */
1284         if (cpu == 0)
1285                 return -EBUSY;
1286
1287         clear_local_APIC();
1288
1289         cpu_disable_common();
1290         return 0;
1291 }
1292
1293 void native_cpu_die(unsigned int cpu)
1294 {
1295         /* We don't do anything here: idle task is faking death itself. */
1296         unsigned int i;
1297
1298         for (i = 0; i < 10; i++) {
1299                 /* They ack this in play_dead by setting CPU_DEAD */
1300                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1301                         if (system_state == SYSTEM_RUNNING)
1302                                 pr_info("CPU %u is now offline\n", cpu);
1303
1304                         if (1 == num_online_cpus())
1305                                 alternatives_smp_switch(0);
1306                         return;
1307                 }
1308                 msleep(100);
1309         }
1310         pr_err("CPU %u didn't die...\n", cpu);
1311 }
1312
1313 void play_dead_common(void)
1314 {
1315         idle_task_exit();
1316         reset_lazy_tlbstate();
1317         c1e_remove_cpu(raw_smp_processor_id());
1318
1319         mb();
1320         /* Ack it */
1321         __this_cpu_write(cpu_state, CPU_DEAD);
1322
1323         /*
1324          * With physical CPU hotplug, we should halt the cpu
1325          */
1326         local_irq_disable();
1327 }
1328
1329 /*
1330  * We need to flush the caches before going to sleep, lest we have
1331  * dirty data in our caches when we come back up.
1332  */
1333 static inline void mwait_play_dead(void)
1334 {
1335         unsigned int eax, ebx, ecx, edx;
1336         unsigned int highest_cstate = 0;
1337         unsigned int highest_subcstate = 0;
1338         int i;
1339         void *mwait_ptr;
1340         struct cpuinfo_x86 *c = __this_cpu_ptr(&cpu_info);
1341
1342         if (!(cpu_has(c, X86_FEATURE_MWAIT) && mwait_usable(c)))
1343                 return;
1344         if (!cpu_has(__this_cpu_ptr(&cpu_info), X86_FEATURE_CLFLSH))
1345                 return;
1346         if (__this_cpu_read(cpu_info.cpuid_level) < CPUID_MWAIT_LEAF)
1347                 return;
1348
1349         eax = CPUID_MWAIT_LEAF;
1350         ecx = 0;
1351         native_cpuid(&eax, &ebx, &ecx, &edx);
1352
1353         /*
1354          * eax will be 0 if EDX enumeration is not valid.
1355          * Initialized below to cstate, sub_cstate value when EDX is valid.
1356          */
1357         if (!(ecx & CPUID5_ECX_EXTENSIONS_SUPPORTED)) {
1358                 eax = 0;
1359         } else {
1360                 edx >>= MWAIT_SUBSTATE_SIZE;
1361                 for (i = 0; i < 7 && edx; i++, edx >>= MWAIT_SUBSTATE_SIZE) {
1362                         if (edx & MWAIT_SUBSTATE_MASK) {
1363                                 highest_cstate = i;
1364                                 highest_subcstate = edx & MWAIT_SUBSTATE_MASK;
1365                         }
1366                 }
1367                 eax = (highest_cstate << MWAIT_SUBSTATE_SIZE) |
1368                         (highest_subcstate - 1);
1369         }
1370
1371         /*
1372          * This should be a memory location in a cache line which is
1373          * unlikely to be touched by other processors.  The actual
1374          * content is immaterial as it is not actually modified in any way.
1375          */
1376         mwait_ptr = &current_thread_info()->flags;
1377
1378         wbinvd();
1379
1380         while (1) {
1381                 /*
1382                  * The CLFLUSH is a workaround for erratum AAI65 for
1383                  * the Xeon 7400 series.  It's not clear it is actually
1384                  * needed, but it should be harmless in either case.
1385                  * The WBINVD is insufficient due to the spurious-wakeup
1386                  * case where we return around the loop.
1387                  */
1388                 clflush(mwait_ptr);
1389                 __monitor(mwait_ptr, 0, 0);
1390                 mb();
1391                 __mwait(eax, 0);
1392         }
1393 }
1394
1395 static inline void hlt_play_dead(void)
1396 {
1397         if (__this_cpu_read(cpu_info.x86) >= 4)
1398                 wbinvd();
1399
1400         while (1) {
1401                 native_halt();
1402         }
1403 }
1404
1405 void native_play_dead(void)
1406 {
1407         play_dead_common();
1408         tboot_shutdown(TB_SHUTDOWN_WFS);
1409
1410         mwait_play_dead();      /* Only returns on failure */
1411         hlt_play_dead();
1412 }
1413
1414 #else /* ... !CONFIG_HOTPLUG_CPU */
1415 int native_cpu_disable(void)
1416 {
1417         return -ENOSYS;
1418 }
1419
1420 void native_cpu_die(unsigned int cpu)
1421 {
1422         /* We said "no" in __cpu_disable */
1423         BUG();
1424 }
1425
1426 void native_play_dead(void)
1427 {
1428         BUG();
1429 }
1430
1431 #endif