smp, generic: introduce arch_disable_smp_support() instead of disable_ioapic_setup()
[linux-2.6.git] / arch / x86 / kernel / smpboot.c
1 /*
2  *      x86 SMP booting functions
3  *
4  *      (c) 1995 Alan Cox, Building #3 <alan@lxorguk.ukuu.org.uk>
5  *      (c) 1998, 1999, 2000, 2009 Ingo Molnar <mingo@redhat.com>
6  *      Copyright 2001 Andi Kleen, SuSE Labs.
7  *
8  *      Much of the core SMP work is based on previous work by Thomas Radke, to
9  *      whom a great many thanks are extended.
10  *
11  *      Thanks to Intel for making available several different Pentium,
12  *      Pentium Pro and Pentium-II/Xeon MP machines.
13  *      Original development of Linux SMP code supported by Caldera.
14  *
15  *      This code is released under the GNU General Public License version 2 or
16  *      later.
17  *
18  *      Fixes
19  *              Felix Koop      :       NR_CPUS used properly
20  *              Jose Renau      :       Handle single CPU case.
21  *              Alan Cox        :       By repeated request 8) - Total BogoMIPS report.
22  *              Greg Wright     :       Fix for kernel stacks panic.
23  *              Erich Boleyn    :       MP v1.4 and additional changes.
24  *      Matthias Sattler        :       Changes for 2.1 kernel map.
25  *      Michel Lespinasse       :       Changes for 2.1 kernel map.
26  *      Michael Chastain        :       Change trampoline.S to gnu as.
27  *              Alan Cox        :       Dumb bug: 'B' step PPro's are fine
28  *              Ingo Molnar     :       Added APIC timers, based on code
29  *                                      from Jose Renau
30  *              Ingo Molnar     :       various cleanups and rewrites
31  *              Tigran Aivazian :       fixed "0.00 in /proc/uptime on SMP" bug.
32  *      Maciej W. Rozycki       :       Bits for genuine 82489DX APICs
33  *      Andi Kleen              :       Changed for SMP boot into long mode.
34  *              Martin J. Bligh :       Added support for multi-quad systems
35  *              Dave Jones      :       Report invalid combinations of Athlon CPUs.
36  *              Rusty Russell   :       Hacked into shape for new "hotplug" boot process.
37  *      Andi Kleen              :       Converted to new state machine.
38  *      Ashok Raj               :       CPU hotplug support
39  *      Glauber Costa           :       i386 and x86_64 integration
40  */
41
42 #include <linux/init.h>
43 #include <linux/smp.h>
44 #include <linux/module.h>
45 #include <linux/sched.h>
46 #include <linux/percpu.h>
47 #include <linux/bootmem.h>
48 #include <linux/err.h>
49 #include <linux/nmi.h>
50
51 #include <asm/acpi.h>
52 #include <asm/desc.h>
53 #include <asm/nmi.h>
54 #include <asm/irq.h>
55 #include <asm/idle.h>
56 #include <asm/trampoline.h>
57 #include <asm/cpu.h>
58 #include <asm/numa.h>
59 #include <asm/pgtable.h>
60 #include <asm/tlbflush.h>
61 #include <asm/mtrr.h>
62 #include <asm/vmi.h>
63 #include <asm/genapic.h>
64 #include <asm/setup.h>
65 #include <asm/uv/uv.h>
66 #include <linux/mc146818rtc.h>
67
68 #include <asm/genapic.h>
69 #include <asm/smpboot_hooks.h>
70
71 #ifdef CONFIG_X86_32
72 u8 apicid_2_node[MAX_APICID];
73 static int low_mappings;
74 #endif
75
76 /* State of each CPU */
77 DEFINE_PER_CPU(int, cpu_state) = { 0 };
78
79 /* Store all idle threads, this can be reused instead of creating
80 * a new thread. Also avoids complicated thread destroy functionality
81 * for idle threads.
82 */
83 #ifdef CONFIG_HOTPLUG_CPU
84 /*
85  * Needed only for CONFIG_HOTPLUG_CPU because __cpuinitdata is
86  * removed after init for !CONFIG_HOTPLUG_CPU.
87  */
88 static DEFINE_PER_CPU(struct task_struct *, idle_thread_array);
89 #define get_idle_for_cpu(x)      (per_cpu(idle_thread_array, x))
90 #define set_idle_for_cpu(x, p)   (per_cpu(idle_thread_array, x) = (p))
91 #else
92 static struct task_struct *idle_thread_array[NR_CPUS] __cpuinitdata ;
93 #define get_idle_for_cpu(x)      (idle_thread_array[(x)])
94 #define set_idle_for_cpu(x, p)   (idle_thread_array[(x)] = (p))
95 #endif
96
97 /* Number of siblings per CPU package */
98 int smp_num_siblings = 1;
99 EXPORT_SYMBOL(smp_num_siblings);
100
101 /* Last level cache ID of each logical CPU */
102 DEFINE_PER_CPU(u16, cpu_llc_id) = BAD_APICID;
103
104 /* representing HT siblings of each logical CPU */
105 DEFINE_PER_CPU(cpumask_t, cpu_sibling_map);
106 EXPORT_PER_CPU_SYMBOL(cpu_sibling_map);
107
108 /* representing HT and core siblings of each logical CPU */
109 DEFINE_PER_CPU(cpumask_t, cpu_core_map);
110 EXPORT_PER_CPU_SYMBOL(cpu_core_map);
111
112 /* Per CPU bogomips and other parameters */
113 DEFINE_PER_CPU_SHARED_ALIGNED(struct cpuinfo_x86, cpu_info);
114 EXPORT_PER_CPU_SYMBOL(cpu_info);
115
116 static atomic_t init_deasserted;
117
118
119 /* Set if we find a B stepping CPU */
120 static int __cpuinitdata smp_b_stepping;
121
122 #if defined(CONFIG_NUMA) && defined(CONFIG_X86_32)
123
124 /* which logical CPUs are on which nodes */
125 cpumask_t node_to_cpumask_map[MAX_NUMNODES] __read_mostly =
126                                 { [0 ... MAX_NUMNODES-1] = CPU_MASK_NONE };
127 EXPORT_SYMBOL(node_to_cpumask_map);
128 /* which node each logical CPU is on */
129 int cpu_to_node_map[NR_CPUS] __read_mostly = { [0 ... NR_CPUS-1] = 0 };
130 EXPORT_SYMBOL(cpu_to_node_map);
131
132 /* set up a mapping between cpu and node. */
133 static void map_cpu_to_node(int cpu, int node)
134 {
135         printk(KERN_INFO "Mapping cpu %d to node %d\n", cpu, node);
136         cpumask_set_cpu(cpu, &node_to_cpumask_map[node]);
137         cpu_to_node_map[cpu] = node;
138 }
139
140 /* undo a mapping between cpu and node. */
141 static void unmap_cpu_to_node(int cpu)
142 {
143         int node;
144
145         printk(KERN_INFO "Unmapping cpu %d from all nodes\n", cpu);
146         for (node = 0; node < MAX_NUMNODES; node++)
147                 cpumask_clear_cpu(cpu, &node_to_cpumask_map[node]);
148         cpu_to_node_map[cpu] = 0;
149 }
150 #else /* !(CONFIG_NUMA && CONFIG_X86_32) */
151 #define map_cpu_to_node(cpu, node)      ({})
152 #define unmap_cpu_to_node(cpu)  ({})
153 #endif
154
155 #ifdef CONFIG_X86_32
156 static int boot_cpu_logical_apicid;
157
158 u8 cpu_2_logical_apicid[NR_CPUS] __read_mostly =
159                                         { [0 ... NR_CPUS-1] = BAD_APICID };
160
161 static void map_cpu_to_logical_apicid(void)
162 {
163         int cpu = smp_processor_id();
164         int apicid = logical_smp_processor_id();
165         int node = apic->apicid_to_node(apicid);
166
167         if (!node_online(node))
168                 node = first_online_node;
169
170         cpu_2_logical_apicid[cpu] = apicid;
171         map_cpu_to_node(cpu, node);
172 }
173
174 void numa_remove_cpu(int cpu)
175 {
176         cpu_2_logical_apicid[cpu] = BAD_APICID;
177         unmap_cpu_to_node(cpu);
178 }
179 #else
180 #define map_cpu_to_logical_apicid()  do {} while (0)
181 #endif
182
183 /*
184  * Report back to the Boot Processor.
185  * Running on AP.
186  */
187 static void __cpuinit smp_callin(void)
188 {
189         int cpuid, phys_id;
190         unsigned long timeout;
191
192         /*
193          * If waken up by an INIT in an 82489DX configuration
194          * we may get here before an INIT-deassert IPI reaches
195          * our local APIC.  We have to wait for the IPI or we'll
196          * lock up on an APIC access.
197          */
198         if (apic->wait_for_init_deassert)
199                 apic->wait_for_init_deassert(&init_deasserted);
200
201         /*
202          * (This works even if the APIC is not enabled.)
203          */
204         phys_id = read_apic_id();
205         cpuid = smp_processor_id();
206         if (cpumask_test_cpu(cpuid, cpu_callin_mask)) {
207                 panic("%s: phys CPU#%d, CPU#%d already present??\n", __func__,
208                                         phys_id, cpuid);
209         }
210         pr_debug("CPU#%d (phys ID: %d) waiting for CALLOUT\n", cpuid, phys_id);
211
212         /*
213          * STARTUP IPIs are fragile beasts as they might sometimes
214          * trigger some glue motherboard logic. Complete APIC bus
215          * silence for 1 second, this overestimates the time the
216          * boot CPU is spending to send the up to 2 STARTUP IPIs
217          * by a factor of two. This should be enough.
218          */
219
220         /*
221          * Waiting 2s total for startup (udelay is not yet working)
222          */
223         timeout = jiffies + 2*HZ;
224         while (time_before(jiffies, timeout)) {
225                 /*
226                  * Has the boot CPU finished it's STARTUP sequence?
227                  */
228                 if (cpumask_test_cpu(cpuid, cpu_callout_mask))
229                         break;
230                 cpu_relax();
231         }
232
233         if (!time_before(jiffies, timeout)) {
234                 panic("%s: CPU%d started up but did not get a callout!\n",
235                       __func__, cpuid);
236         }
237
238         /*
239          * the boot CPU has finished the init stage and is spinning
240          * on callin_map until we finish. We are free to set up this
241          * CPU, first the APIC. (this is probably redundant on most
242          * boards)
243          */
244
245         pr_debug("CALLIN, before setup_local_APIC().\n");
246         if (apic->smp_callin_clear_local_apic)
247                 apic->smp_callin_clear_local_apic();
248         setup_local_APIC();
249         end_local_APIC_setup();
250         map_cpu_to_logical_apicid();
251
252         notify_cpu_starting(cpuid);
253         /*
254          * Get our bogomips.
255          *
256          * Need to enable IRQs because it can take longer and then
257          * the NMI watchdog might kill us.
258          */
259         local_irq_enable();
260         calibrate_delay();
261         local_irq_disable();
262         pr_debug("Stack at about %p\n", &cpuid);
263
264         /*
265          * Save our processor parameters
266          */
267         smp_store_cpu_info(cpuid);
268
269         /*
270          * Allow the master to continue.
271          */
272         cpumask_set_cpu(cpuid, cpu_callin_mask);
273 }
274
275 static int __cpuinitdata unsafe_smp;
276
277 /*
278  * Activate a secondary processor.
279  */
280 notrace static void __cpuinit start_secondary(void *unused)
281 {
282         /*
283          * Don't put *anything* before cpu_init(), SMP booting is too
284          * fragile that we want to limit the things done here to the
285          * most necessary things.
286          */
287         vmi_bringup();
288         cpu_init();
289         preempt_disable();
290         smp_callin();
291
292         /* otherwise gcc will move up smp_processor_id before the cpu_init */
293         barrier();
294         /*
295          * Check TSC synchronization with the BP:
296          */
297         check_tsc_sync_target();
298
299         if (nmi_watchdog == NMI_IO_APIC) {
300                 disable_8259A_irq(0);
301                 enable_NMI_through_LVT0();
302                 enable_8259A_irq(0);
303         }
304
305 #ifdef CONFIG_X86_32
306         while (low_mappings)
307                 cpu_relax();
308         __flush_tlb_all();
309 #endif
310
311         /* This must be done before setting cpu_online_map */
312         set_cpu_sibling_map(raw_smp_processor_id());
313         wmb();
314
315         /*
316          * We need to hold call_lock, so there is no inconsistency
317          * between the time smp_call_function() determines number of
318          * IPI recipients, and the time when the determination is made
319          * for which cpus receive the IPI. Holding this
320          * lock helps us to not include this cpu in a currently in progress
321          * smp_call_function().
322          *
323          * We need to hold vector_lock so there the set of online cpus
324          * does not change while we are assigning vectors to cpus.  Holding
325          * this lock ensures we don't half assign or remove an irq from a cpu.
326          */
327         ipi_call_lock();
328         lock_vector_lock();
329         __setup_vector_irq(smp_processor_id());
330         set_cpu_online(smp_processor_id(), true);
331         unlock_vector_lock();
332         ipi_call_unlock();
333         per_cpu(cpu_state, smp_processor_id()) = CPU_ONLINE;
334
335         /* enable local interrupts */
336         local_irq_enable();
337
338         setup_secondary_clock();
339
340         wmb();
341         cpu_idle();
342 }
343
344 static void __cpuinit smp_apply_quirks(struct cpuinfo_x86 *c)
345 {
346         /*
347          * Mask B, Pentium, but not Pentium MMX
348          */
349         if (c->x86_vendor == X86_VENDOR_INTEL &&
350             c->x86 == 5 &&
351             c->x86_mask >= 1 && c->x86_mask <= 4 &&
352             c->x86_model <= 3)
353                 /*
354                  * Remember we have B step Pentia with bugs
355                  */
356                 smp_b_stepping = 1;
357
358         /*
359          * Certain Athlons might work (for various values of 'work') in SMP
360          * but they are not certified as MP capable.
361          */
362         if ((c->x86_vendor == X86_VENDOR_AMD) && (c->x86 == 6)) {
363
364                 if (num_possible_cpus() == 1)
365                         goto valid_k7;
366
367                 /* Athlon 660/661 is valid. */
368                 if ((c->x86_model == 6) && ((c->x86_mask == 0) ||
369                     (c->x86_mask == 1)))
370                         goto valid_k7;
371
372                 /* Duron 670 is valid */
373                 if ((c->x86_model == 7) && (c->x86_mask == 0))
374                         goto valid_k7;
375
376                 /*
377                  * Athlon 662, Duron 671, and Athlon >model 7 have capability
378                  * bit. It's worth noting that the A5 stepping (662) of some
379                  * Athlon XP's have the MP bit set.
380                  * See http://www.heise.de/newsticker/data/jow-18.10.01-000 for
381                  * more.
382                  */
383                 if (((c->x86_model == 6) && (c->x86_mask >= 2)) ||
384                     ((c->x86_model == 7) && (c->x86_mask >= 1)) ||
385                      (c->x86_model > 7))
386                         if (cpu_has_mp)
387                                 goto valid_k7;
388
389                 /* If we get here, not a certified SMP capable AMD system. */
390                 unsafe_smp = 1;
391         }
392
393 valid_k7:
394         ;
395 }
396
397 static void __cpuinit smp_checks(void)
398 {
399         if (smp_b_stepping)
400                 printk(KERN_WARNING "WARNING: SMP operation may be unreliable"
401                                     "with B stepping processors.\n");
402
403         /*
404          * Don't taint if we are running SMP kernel on a single non-MP
405          * approved Athlon
406          */
407         if (unsafe_smp && num_online_cpus() > 1) {
408                 printk(KERN_INFO "WARNING: This combination of AMD"
409                         "processors is not suitable for SMP.\n");
410                 add_taint(TAINT_UNSAFE_SMP);
411         }
412 }
413
414 /*
415  * The bootstrap kernel entry code has set these up. Save them for
416  * a given CPU
417  */
418
419 void __cpuinit smp_store_cpu_info(int id)
420 {
421         struct cpuinfo_x86 *c = &cpu_data(id);
422
423         *c = boot_cpu_data;
424         c->cpu_index = id;
425         if (id != 0)
426                 identify_secondary_cpu(c);
427         smp_apply_quirks(c);
428 }
429
430
431 void __cpuinit set_cpu_sibling_map(int cpu)
432 {
433         int i;
434         struct cpuinfo_x86 *c = &cpu_data(cpu);
435
436         cpumask_set_cpu(cpu, cpu_sibling_setup_mask);
437
438         if (smp_num_siblings > 1) {
439                 for_each_cpu(i, cpu_sibling_setup_mask) {
440                         struct cpuinfo_x86 *o = &cpu_data(i);
441
442                         if (c->phys_proc_id == o->phys_proc_id &&
443                             c->cpu_core_id == o->cpu_core_id) {
444                                 cpumask_set_cpu(i, cpu_sibling_mask(cpu));
445                                 cpumask_set_cpu(cpu, cpu_sibling_mask(i));
446                                 cpumask_set_cpu(i, cpu_core_mask(cpu));
447                                 cpumask_set_cpu(cpu, cpu_core_mask(i));
448                                 cpumask_set_cpu(i, &c->llc_shared_map);
449                                 cpumask_set_cpu(cpu, &o->llc_shared_map);
450                         }
451                 }
452         } else {
453                 cpumask_set_cpu(cpu, cpu_sibling_mask(cpu));
454         }
455
456         cpumask_set_cpu(cpu, &c->llc_shared_map);
457
458         if (current_cpu_data.x86_max_cores == 1) {
459                 cpumask_copy(cpu_core_mask(cpu), cpu_sibling_mask(cpu));
460                 c->booted_cores = 1;
461                 return;
462         }
463
464         for_each_cpu(i, cpu_sibling_setup_mask) {
465                 if (per_cpu(cpu_llc_id, cpu) != BAD_APICID &&
466                     per_cpu(cpu_llc_id, cpu) == per_cpu(cpu_llc_id, i)) {
467                         cpumask_set_cpu(i, &c->llc_shared_map);
468                         cpumask_set_cpu(cpu, &cpu_data(i).llc_shared_map);
469                 }
470                 if (c->phys_proc_id == cpu_data(i).phys_proc_id) {
471                         cpumask_set_cpu(i, cpu_core_mask(cpu));
472                         cpumask_set_cpu(cpu, cpu_core_mask(i));
473                         /*
474                          *  Does this new cpu bringup a new core?
475                          */
476                         if (cpumask_weight(cpu_sibling_mask(cpu)) == 1) {
477                                 /*
478                                  * for each core in package, increment
479                                  * the booted_cores for this new cpu
480                                  */
481                                 if (cpumask_first(cpu_sibling_mask(i)) == i)
482                                         c->booted_cores++;
483                                 /*
484                                  * increment the core count for all
485                                  * the other cpus in this package
486                                  */
487                                 if (i != cpu)
488                                         cpu_data(i).booted_cores++;
489                         } else if (i != cpu && !c->booted_cores)
490                                 c->booted_cores = cpu_data(i).booted_cores;
491                 }
492         }
493 }
494
495 /* maps the cpu to the sched domain representing multi-core */
496 const struct cpumask *cpu_coregroup_mask(int cpu)
497 {
498         struct cpuinfo_x86 *c = &cpu_data(cpu);
499         /*
500          * For perf, we return last level cache shared map.
501          * And for power savings, we return cpu_core_map
502          */
503         if (sched_mc_power_savings || sched_smt_power_savings)
504                 return cpu_core_mask(cpu);
505         else
506                 return &c->llc_shared_map;
507 }
508
509 cpumask_t cpu_coregroup_map(int cpu)
510 {
511         return *cpu_coregroup_mask(cpu);
512 }
513
514 static void impress_friends(void)
515 {
516         int cpu;
517         unsigned long bogosum = 0;
518         /*
519          * Allow the user to impress friends.
520          */
521         pr_debug("Before bogomips.\n");
522         for_each_possible_cpu(cpu)
523                 if (cpumask_test_cpu(cpu, cpu_callout_mask))
524                         bogosum += cpu_data(cpu).loops_per_jiffy;
525         printk(KERN_INFO
526                 "Total of %d processors activated (%lu.%02lu BogoMIPS).\n",
527                 num_online_cpus(),
528                 bogosum/(500000/HZ),
529                 (bogosum/(5000/HZ))%100);
530
531         pr_debug("Before bogocount - setting activated=1.\n");
532 }
533
534 void __inquire_remote_apic(int apicid)
535 {
536         unsigned i, regs[] = { APIC_ID >> 4, APIC_LVR >> 4, APIC_SPIV >> 4 };
537         char *names[] = { "ID", "VERSION", "SPIV" };
538         int timeout;
539         u32 status;
540
541         printk(KERN_INFO "Inquiring remote APIC 0x%x...\n", apicid);
542
543         for (i = 0; i < ARRAY_SIZE(regs); i++) {
544                 printk(KERN_INFO "... APIC 0x%x %s: ", apicid, names[i]);
545
546                 /*
547                  * Wait for idle.
548                  */
549                 status = safe_apic_wait_icr_idle();
550                 if (status)
551                         printk(KERN_CONT
552                                "a previous APIC delivery may have failed\n");
553
554                 apic_icr_write(APIC_DM_REMRD | regs[i], apicid);
555
556                 timeout = 0;
557                 do {
558                         udelay(100);
559                         status = apic_read(APIC_ICR) & APIC_ICR_RR_MASK;
560                 } while (status == APIC_ICR_RR_INPROG && timeout++ < 1000);
561
562                 switch (status) {
563                 case APIC_ICR_RR_VALID:
564                         status = apic_read(APIC_RRR);
565                         printk(KERN_CONT "%08x\n", status);
566                         break;
567                 default:
568                         printk(KERN_CONT "failed\n");
569                 }
570         }
571 }
572
573 /*
574  * Poke the other CPU in the eye via NMI to wake it up. Remember that the normal
575  * INIT, INIT, STARTUP sequence will reset the chip hard for us, and this
576  * won't ... remember to clear down the APIC, etc later.
577  */
578 int __devinit
579 wakeup_secondary_cpu_via_nmi(int logical_apicid, unsigned long start_eip)
580 {
581         unsigned long send_status, accept_status = 0;
582         int maxlvt;
583
584         /* Target chip */
585         /* Boot on the stack */
586         /* Kick the second */
587         apic_icr_write(APIC_DM_NMI | apic->dest_logical, logical_apicid);
588
589         pr_debug("Waiting for send to finish...\n");
590         send_status = safe_apic_wait_icr_idle();
591
592         /*
593          * Give the other CPU some time to accept the IPI.
594          */
595         udelay(200);
596         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
597                 maxlvt = lapic_get_maxlvt();
598                 if (maxlvt > 3)                 /* Due to the Pentium erratum 3AP.  */
599                         apic_write(APIC_ESR, 0);
600                 accept_status = (apic_read(APIC_ESR) & 0xEF);
601         }
602         pr_debug("NMI sent.\n");
603
604         if (send_status)
605                 printk(KERN_ERR "APIC never delivered???\n");
606         if (accept_status)
607                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
608
609         return (send_status | accept_status);
610 }
611
612 int __devinit
613 wakeup_secondary_cpu_via_init(int phys_apicid, unsigned long start_eip)
614 {
615         unsigned long send_status, accept_status = 0;
616         int maxlvt, num_starts, j;
617
618         if (get_uv_system_type() == UV_NON_UNIQUE_APIC) {
619                 send_status = uv_wakeup_secondary(phys_apicid, start_eip);
620                 atomic_set(&init_deasserted, 1);
621                 return send_status;
622         }
623
624         maxlvt = lapic_get_maxlvt();
625
626         /*
627          * Be paranoid about clearing APIC errors.
628          */
629         if (APIC_INTEGRATED(apic_version[phys_apicid])) {
630                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
631                         apic_write(APIC_ESR, 0);
632                 apic_read(APIC_ESR);
633         }
634
635         pr_debug("Asserting INIT.\n");
636
637         /*
638          * Turn INIT on target chip
639          */
640         /*
641          * Send IPI
642          */
643         apic_icr_write(APIC_INT_LEVELTRIG | APIC_INT_ASSERT | APIC_DM_INIT,
644                        phys_apicid);
645
646         pr_debug("Waiting for send to finish...\n");
647         send_status = safe_apic_wait_icr_idle();
648
649         mdelay(10);
650
651         pr_debug("Deasserting INIT.\n");
652
653         /* Target chip */
654         /* Send IPI */
655         apic_icr_write(APIC_INT_LEVELTRIG | APIC_DM_INIT, phys_apicid);
656
657         pr_debug("Waiting for send to finish...\n");
658         send_status = safe_apic_wait_icr_idle();
659
660         mb();
661         atomic_set(&init_deasserted, 1);
662
663         /*
664          * Should we send STARTUP IPIs ?
665          *
666          * Determine this based on the APIC version.
667          * If we don't have an integrated APIC, don't send the STARTUP IPIs.
668          */
669         if (APIC_INTEGRATED(apic_version[phys_apicid]))
670                 num_starts = 2;
671         else
672                 num_starts = 0;
673
674         /*
675          * Paravirt / VMI wants a startup IPI hook here to set up the
676          * target processor state.
677          */
678         startup_ipi_hook(phys_apicid, (unsigned long) start_secondary,
679                          (unsigned long)stack_start.sp);
680
681         /*
682          * Run STARTUP IPI loop.
683          */
684         pr_debug("#startup loops: %d.\n", num_starts);
685
686         for (j = 1; j <= num_starts; j++) {
687                 pr_debug("Sending STARTUP #%d.\n", j);
688                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
689                         apic_write(APIC_ESR, 0);
690                 apic_read(APIC_ESR);
691                 pr_debug("After apic_write.\n");
692
693                 /*
694                  * STARTUP IPI
695                  */
696
697                 /* Target chip */
698                 /* Boot on the stack */
699                 /* Kick the second */
700                 apic_icr_write(APIC_DM_STARTUP | (start_eip >> 12),
701                                phys_apicid);
702
703                 /*
704                  * Give the other CPU some time to accept the IPI.
705                  */
706                 udelay(300);
707
708                 pr_debug("Startup point 1.\n");
709
710                 pr_debug("Waiting for send to finish...\n");
711                 send_status = safe_apic_wait_icr_idle();
712
713                 /*
714                  * Give the other CPU some time to accept the IPI.
715                  */
716                 udelay(200);
717                 if (maxlvt > 3)         /* Due to the Pentium erratum 3AP.  */
718                         apic_write(APIC_ESR, 0);
719                 accept_status = (apic_read(APIC_ESR) & 0xEF);
720                 if (send_status || accept_status)
721                         break;
722         }
723         pr_debug("After Startup.\n");
724
725         if (send_status)
726                 printk(KERN_ERR "APIC never delivered???\n");
727         if (accept_status)
728                 printk(KERN_ERR "APIC delivery error (%lx).\n", accept_status);
729
730         return (send_status | accept_status);
731 }
732
733 struct create_idle {
734         struct work_struct work;
735         struct task_struct *idle;
736         struct completion done;
737         int cpu;
738 };
739
740 static void __cpuinit do_fork_idle(struct work_struct *work)
741 {
742         struct create_idle *c_idle =
743                 container_of(work, struct create_idle, work);
744
745         c_idle->idle = fork_idle(c_idle->cpu);
746         complete(&c_idle->done);
747 }
748
749 static int __cpuinit do_boot_cpu(int apicid, int cpu)
750 /*
751  * NOTE - on most systems this is a PHYSICAL apic ID, but on multiquad
752  * (ie clustered apic addressing mode), this is a LOGICAL apic ID.
753  * Returns zero if CPU booted OK, else error code from ->wakeup_cpu.
754  */
755 {
756         unsigned long boot_error = 0;
757         int timeout;
758         unsigned long start_ip;
759         unsigned short nmi_high = 0, nmi_low = 0;
760         struct create_idle c_idle = {
761                 .cpu = cpu,
762                 .done = COMPLETION_INITIALIZER_ONSTACK(c_idle.done),
763         };
764         INIT_WORK(&c_idle.work, do_fork_idle);
765
766         alternatives_smp_switch(1);
767
768         c_idle.idle = get_idle_for_cpu(cpu);
769
770         /*
771          * We can't use kernel_thread since we must avoid to
772          * reschedule the child.
773          */
774         if (c_idle.idle) {
775                 c_idle.idle->thread.sp = (unsigned long) (((struct pt_regs *)
776                         (THREAD_SIZE +  task_stack_page(c_idle.idle))) - 1);
777                 init_idle(c_idle.idle, cpu);
778                 goto do_rest;
779         }
780
781         if (!keventd_up() || current_is_keventd())
782                 c_idle.work.func(&c_idle.work);
783         else {
784                 schedule_work(&c_idle.work);
785                 wait_for_completion(&c_idle.done);
786         }
787
788         if (IS_ERR(c_idle.idle)) {
789                 printk("failed fork for CPU %d\n", cpu);
790                 return PTR_ERR(c_idle.idle);
791         }
792
793         set_idle_for_cpu(cpu, c_idle.idle);
794 do_rest:
795         per_cpu(current_task, cpu) = c_idle.idle;
796 #ifdef CONFIG_X86_32
797         /* Stack for startup_32 can be just as for start_secondary onwards */
798         irq_ctx_init(cpu);
799 #else
800         clear_tsk_thread_flag(c_idle.idle, TIF_FORK);
801         initial_gs = per_cpu_offset(cpu);
802         per_cpu(kernel_stack, cpu) =
803                 (unsigned long)task_stack_page(c_idle.idle) -
804                 KERNEL_STACK_OFFSET + THREAD_SIZE;
805 #endif
806         early_gdt_descr.address = (unsigned long)get_cpu_gdt_table(cpu);
807         initial_code = (unsigned long)start_secondary;
808         stack_start.sp = (void *) c_idle.idle->thread.sp;
809
810         /* start_ip had better be page-aligned! */
811         start_ip = setup_trampoline();
812
813         /* So we see what's up   */
814         printk(KERN_INFO "Booting processor %d APIC 0x%x ip 0x%lx\n",
815                           cpu, apicid, start_ip);
816
817         /*
818          * This grunge runs the startup process for
819          * the targeted processor.
820          */
821
822         atomic_set(&init_deasserted, 0);
823
824         if (get_uv_system_type() != UV_NON_UNIQUE_APIC) {
825
826                 pr_debug("Setting warm reset code and vector.\n");
827
828                 if (apic->store_NMI_vector)
829                         apic->store_NMI_vector(&nmi_high, &nmi_low);
830
831                 smpboot_setup_warm_reset_vector(start_ip);
832                 /*
833                  * Be paranoid about clearing APIC errors.
834                 */
835                 if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid])) {
836                         apic_write(APIC_ESR, 0);
837                         apic_read(APIC_ESR);
838                 }
839         }
840
841         /*
842          * Starting actual IPI sequence...
843          */
844         boot_error = apic->wakeup_cpu(apicid, start_ip);
845
846         if (!boot_error) {
847                 /*
848                  * allow APs to start initializing.
849                  */
850                 pr_debug("Before Callout %d.\n", cpu);
851                 cpumask_set_cpu(cpu, cpu_callout_mask);
852                 pr_debug("After Callout %d.\n", cpu);
853
854                 /*
855                  * Wait 5s total for a response
856                  */
857                 for (timeout = 0; timeout < 50000; timeout++) {
858                         if (cpumask_test_cpu(cpu, cpu_callin_mask))
859                                 break;  /* It has booted */
860                         udelay(100);
861                 }
862
863                 if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
864                         /* number CPUs logically, starting from 1 (BSP is 0) */
865                         pr_debug("OK.\n");
866                         printk(KERN_INFO "CPU%d: ", cpu);
867                         print_cpu_info(&cpu_data(cpu));
868                         pr_debug("CPU has booted.\n");
869                 } else {
870                         boot_error = 1;
871                         if (*((volatile unsigned char *)trampoline_base)
872                                         == 0xA5)
873                                 /* trampoline started but...? */
874                                 printk(KERN_ERR "Stuck ??\n");
875                         else
876                                 /* trampoline code not run */
877                                 printk(KERN_ERR "Not responding.\n");
878                         if (apic->inquire_remote_apic)
879                                 apic->inquire_remote_apic(apicid);
880                 }
881         }
882
883         if (boot_error) {
884                 /* Try to put things back the way they were before ... */
885                 numa_remove_cpu(cpu); /* was set by numa_add_cpu */
886
887                 /* was set by do_boot_cpu() */
888                 cpumask_clear_cpu(cpu, cpu_callout_mask);
889
890                 /* was set by cpu_init() */
891                 cpumask_clear_cpu(cpu, cpu_initialized_mask);
892
893                 set_cpu_present(cpu, false);
894                 per_cpu(x86_cpu_to_apicid, cpu) = BAD_APICID;
895         }
896
897         /* mark "stuck" area as not stuck */
898         *((volatile unsigned long *)trampoline_base) = 0;
899
900         /*
901          * Cleanup possible dangling ends...
902          */
903         smpboot_restore_warm_reset_vector();
904
905         return boot_error;
906 }
907
908 int __cpuinit native_cpu_up(unsigned int cpu)
909 {
910         int apicid = apic->cpu_present_to_apicid(cpu);
911         unsigned long flags;
912         int err;
913
914         WARN_ON(irqs_disabled());
915
916         pr_debug("++++++++++++++++++++=_---CPU UP  %u\n", cpu);
917
918         if (apicid == BAD_APICID || apicid == boot_cpu_physical_apicid ||
919             !physid_isset(apicid, phys_cpu_present_map)) {
920                 printk(KERN_ERR "%s: bad cpu %d\n", __func__, cpu);
921                 return -EINVAL;
922         }
923
924         /*
925          * Already booted CPU?
926          */
927         if (cpumask_test_cpu(cpu, cpu_callin_mask)) {
928                 pr_debug("do_boot_cpu %d Already started\n", cpu);
929                 return -ENOSYS;
930         }
931
932         /*
933          * Save current MTRR state in case it was changed since early boot
934          * (e.g. by the ACPI SMI) to initialize new CPUs with MTRRs in sync:
935          */
936         mtrr_save_state();
937
938         per_cpu(cpu_state, cpu) = CPU_UP_PREPARE;
939
940 #ifdef CONFIG_X86_32
941         /* init low mem mapping */
942         clone_pgd_range(swapper_pg_dir, swapper_pg_dir + KERNEL_PGD_BOUNDARY,
943                 min_t(unsigned long, KERNEL_PGD_PTRS, KERNEL_PGD_BOUNDARY));
944         flush_tlb_all();
945         low_mappings = 1;
946
947         err = do_boot_cpu(apicid, cpu);
948
949         zap_low_mappings();
950         low_mappings = 0;
951 #else
952         err = do_boot_cpu(apicid, cpu);
953 #endif
954         if (err) {
955                 pr_debug("do_boot_cpu failed %d\n", err);
956                 return -EIO;
957         }
958
959         /*
960          * Check TSC synchronization with the AP (keep irqs disabled
961          * while doing so):
962          */
963         local_irq_save(flags);
964         check_tsc_sync_source(cpu);
965         local_irq_restore(flags);
966
967         while (!cpu_online(cpu)) {
968                 cpu_relax();
969                 touch_nmi_watchdog();
970         }
971
972         return 0;
973 }
974
975 /*
976  * Fall back to non SMP mode after errors.
977  *
978  * RED-PEN audit/test this more. I bet there is more state messed up here.
979  */
980 static __init void disable_smp(void)
981 {
982         /* use the read/write pointers to the present and possible maps */
983         cpumask_copy(&cpu_present_map, cpumask_of(0));
984         cpumask_copy(&cpu_possible_map, cpumask_of(0));
985         smpboot_clear_io_apic_irqs();
986
987         if (smp_found_config)
988                 physid_set_mask_of_physid(boot_cpu_physical_apicid, &phys_cpu_present_map);
989         else
990                 physid_set_mask_of_physid(0, &phys_cpu_present_map);
991         map_cpu_to_logical_apicid();
992         cpumask_set_cpu(0, cpu_sibling_mask(0));
993         cpumask_set_cpu(0, cpu_core_mask(0));
994 }
995
996 /*
997  * Various sanity checks.
998  */
999 static int __init smp_sanity_check(unsigned max_cpus)
1000 {
1001         preempt_disable();
1002
1003 #if !defined(CONFIG_X86_BIGSMP) && defined(CONFIG_X86_32)
1004         if (def_to_bigsmp && nr_cpu_ids > 8) {
1005                 unsigned int cpu;
1006                 unsigned nr;
1007
1008                 printk(KERN_WARNING
1009                        "More than 8 CPUs detected - skipping them.\n"
1010                        "Use CONFIG_X86_BIGSMP.\n");
1011
1012                 nr = 0;
1013                 for_each_present_cpu(cpu) {
1014                         if (nr >= 8)
1015                                 set_cpu_present(cpu, false);
1016                         nr++;
1017                 }
1018
1019                 nr = 0;
1020                 for_each_possible_cpu(cpu) {
1021                         if (nr >= 8)
1022                                 set_cpu_possible(cpu, false);
1023                         nr++;
1024                 }
1025
1026                 nr_cpu_ids = 8;
1027         }
1028 #endif
1029
1030         if (!physid_isset(hard_smp_processor_id(), phys_cpu_present_map)) {
1031                 printk(KERN_WARNING
1032                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
1033                         hard_smp_processor_id());
1034
1035                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1036         }
1037
1038         /*
1039          * If we couldn't find an SMP configuration at boot time,
1040          * get out of here now!
1041          */
1042         if (!smp_found_config && !acpi_lapic) {
1043                 preempt_enable();
1044                 printk(KERN_NOTICE "SMP motherboard not detected.\n");
1045                 disable_smp();
1046                 if (APIC_init_uniprocessor())
1047                         printk(KERN_NOTICE "Local APIC not detected."
1048                                            " Using dummy APIC emulation.\n");
1049                 return -1;
1050         }
1051
1052         /*
1053          * Should not be necessary because the MP table should list the boot
1054          * CPU too, but we do it for the sake of robustness anyway.
1055          */
1056         if (!apic->check_phys_apicid_present(boot_cpu_physical_apicid)) {
1057                 printk(KERN_NOTICE
1058                         "weird, boot CPU (#%d) not listed by the BIOS.\n",
1059                         boot_cpu_physical_apicid);
1060                 physid_set(hard_smp_processor_id(), phys_cpu_present_map);
1061         }
1062         preempt_enable();
1063
1064         /*
1065          * If we couldn't find a local APIC, then get out of here now!
1066          */
1067         if (APIC_INTEGRATED(apic_version[boot_cpu_physical_apicid]) &&
1068             !cpu_has_apic) {
1069                 printk(KERN_ERR "BIOS bug, local APIC #%d not detected!...\n",
1070                         boot_cpu_physical_apicid);
1071                 printk(KERN_ERR "... forcing use of dummy APIC emulation."
1072                                 "(tell your hw vendor)\n");
1073                 smpboot_clear_io_apic();
1074                 arch_disable_smp_support();
1075                 return -1;
1076         }
1077
1078         verify_local_APIC();
1079
1080         /*
1081          * If SMP should be disabled, then really disable it!
1082          */
1083         if (!max_cpus) {
1084                 printk(KERN_INFO "SMP mode deactivated.\n");
1085                 smpboot_clear_io_apic();
1086
1087                 localise_nmi_watchdog();
1088
1089                 connect_bsp_APIC();
1090                 setup_local_APIC();
1091                 end_local_APIC_setup();
1092                 return -1;
1093         }
1094
1095         return 0;
1096 }
1097
1098 static void __init smp_cpu_index_default(void)
1099 {
1100         int i;
1101         struct cpuinfo_x86 *c;
1102
1103         for_each_possible_cpu(i) {
1104                 c = &cpu_data(i);
1105                 /* mark all to hotplug */
1106                 c->cpu_index = nr_cpu_ids;
1107         }
1108 }
1109
1110 /*
1111  * Prepare for SMP bootup.  The MP table or ACPI has been read
1112  * earlier.  Just do some sanity checking here and enable APIC mode.
1113  */
1114 void __init native_smp_prepare_cpus(unsigned int max_cpus)
1115 {
1116         preempt_disable();
1117         smp_cpu_index_default();
1118         current_cpu_data = boot_cpu_data;
1119         cpumask_copy(cpu_callin_mask, cpumask_of(0));
1120         mb();
1121         /*
1122          * Setup boot CPU information
1123          */
1124         smp_store_cpu_info(0); /* Final full version of the data */
1125 #ifdef CONFIG_X86_32
1126         boot_cpu_logical_apicid = logical_smp_processor_id();
1127 #endif
1128         current_thread_info()->cpu = 0;  /* needed? */
1129         set_cpu_sibling_map(0);
1130
1131 #ifdef CONFIG_X86_64
1132         enable_IR_x2apic();
1133         default_setup_apic_routing();
1134 #endif
1135
1136         if (smp_sanity_check(max_cpus) < 0) {
1137                 printk(KERN_INFO "SMP disabled\n");
1138                 disable_smp();
1139                 goto out;
1140         }
1141
1142         preempt_disable();
1143         if (read_apic_id() != boot_cpu_physical_apicid) {
1144                 panic("Boot APIC ID in local APIC unexpected (%d vs %d)",
1145                      read_apic_id(), boot_cpu_physical_apicid);
1146                 /* Or can we switch back to PIC here? */
1147         }
1148         preempt_enable();
1149
1150         connect_bsp_APIC();
1151
1152         /*
1153          * Switch from PIC to APIC mode.
1154          */
1155         setup_local_APIC();
1156
1157 #ifdef CONFIG_X86_64
1158         /*
1159          * Enable IO APIC before setting up error vector
1160          */
1161         if (!skip_ioapic_setup && nr_ioapics)
1162                 enable_IO_APIC();
1163 #endif
1164         end_local_APIC_setup();
1165
1166         map_cpu_to_logical_apicid();
1167
1168         if (apic->setup_portio_remap)
1169                 apic->setup_portio_remap();
1170
1171         smpboot_setup_io_apic();
1172         /*
1173          * Set up local APIC timer on boot CPU.
1174          */
1175
1176         printk(KERN_INFO "CPU%d: ", 0);
1177         print_cpu_info(&cpu_data(0));
1178         setup_boot_clock();
1179
1180         if (is_uv_system())
1181                 uv_system_init();
1182 out:
1183         preempt_enable();
1184 }
1185 /*
1186  * Early setup to make printk work.
1187  */
1188 void __init native_smp_prepare_boot_cpu(void)
1189 {
1190         int me = smp_processor_id();
1191         switch_to_new_gdt();
1192         /* already set me in cpu_online_mask in boot_cpu_init() */
1193         cpumask_set_cpu(me, cpu_callout_mask);
1194         per_cpu(cpu_state, me) = CPU_ONLINE;
1195 }
1196
1197 void __init native_smp_cpus_done(unsigned int max_cpus)
1198 {
1199         pr_debug("Boot done.\n");
1200
1201         impress_friends();
1202         smp_checks();
1203 #ifdef CONFIG_X86_IO_APIC
1204         setup_ioapic_dest();
1205 #endif
1206         check_nmi_watchdog();
1207 }
1208
1209 static int __initdata setup_possible_cpus = -1;
1210 static int __init _setup_possible_cpus(char *str)
1211 {
1212         get_option(&str, &setup_possible_cpus);
1213         return 0;
1214 }
1215 early_param("possible_cpus", _setup_possible_cpus);
1216
1217
1218 /*
1219  * cpu_possible_map should be static, it cannot change as cpu's
1220  * are onlined, or offlined. The reason is per-cpu data-structures
1221  * are allocated by some modules at init time, and dont expect to
1222  * do this dynamically on cpu arrival/departure.
1223  * cpu_present_map on the other hand can change dynamically.
1224  * In case when cpu_hotplug is not compiled, then we resort to current
1225  * behaviour, which is cpu_possible == cpu_present.
1226  * - Ashok Raj
1227  *
1228  * Three ways to find out the number of additional hotplug CPUs:
1229  * - If the BIOS specified disabled CPUs in ACPI/mptables use that.
1230  * - The user can overwrite it with possible_cpus=NUM
1231  * - Otherwise don't reserve additional CPUs.
1232  * We do this because additional CPUs waste a lot of memory.
1233  * -AK
1234  */
1235 __init void prefill_possible_map(void)
1236 {
1237         int i, possible;
1238
1239         /* no processor from mptable or madt */
1240         if (!num_processors)
1241                 num_processors = 1;
1242
1243         if (setup_possible_cpus == -1)
1244                 possible = num_processors + disabled_cpus;
1245         else
1246                 possible = setup_possible_cpus;
1247
1248         total_cpus = max_t(int, possible, num_processors + disabled_cpus);
1249
1250         if (possible > CONFIG_NR_CPUS) {
1251                 printk(KERN_WARNING
1252                         "%d Processors exceeds NR_CPUS limit of %d\n",
1253                         possible, CONFIG_NR_CPUS);
1254                 possible = CONFIG_NR_CPUS;
1255         }
1256
1257         printk(KERN_INFO "SMP: Allowing %d CPUs, %d hotplug CPUs\n",
1258                 possible, max_t(int, possible - num_processors, 0));
1259
1260         for (i = 0; i < possible; i++)
1261                 set_cpu_possible(i, true);
1262
1263         nr_cpu_ids = possible;
1264 }
1265
1266 #ifdef CONFIG_HOTPLUG_CPU
1267
1268 static void remove_siblinginfo(int cpu)
1269 {
1270         int sibling;
1271         struct cpuinfo_x86 *c = &cpu_data(cpu);
1272
1273         for_each_cpu(sibling, cpu_core_mask(cpu)) {
1274                 cpumask_clear_cpu(cpu, cpu_core_mask(sibling));
1275                 /*/
1276                  * last thread sibling in this cpu core going down
1277                  */
1278                 if (cpumask_weight(cpu_sibling_mask(cpu)) == 1)
1279                         cpu_data(sibling).booted_cores--;
1280         }
1281
1282         for_each_cpu(sibling, cpu_sibling_mask(cpu))
1283                 cpumask_clear_cpu(cpu, cpu_sibling_mask(sibling));
1284         cpumask_clear(cpu_sibling_mask(cpu));
1285         cpumask_clear(cpu_core_mask(cpu));
1286         c->phys_proc_id = 0;
1287         c->cpu_core_id = 0;
1288         cpumask_clear_cpu(cpu, cpu_sibling_setup_mask);
1289 }
1290
1291 static void __ref remove_cpu_from_maps(int cpu)
1292 {
1293         set_cpu_online(cpu, false);
1294         cpumask_clear_cpu(cpu, cpu_callout_mask);
1295         cpumask_clear_cpu(cpu, cpu_callin_mask);
1296         /* was set by cpu_init() */
1297         cpumask_clear_cpu(cpu, cpu_initialized_mask);
1298         numa_remove_cpu(cpu);
1299 }
1300
1301 void cpu_disable_common(void)
1302 {
1303         int cpu = smp_processor_id();
1304         /*
1305          * HACK:
1306          * Allow any queued timer interrupts to get serviced
1307          * This is only a temporary solution until we cleanup
1308          * fixup_irqs as we do for IA64.
1309          */
1310         local_irq_enable();
1311         mdelay(1);
1312
1313         local_irq_disable();
1314         remove_siblinginfo(cpu);
1315
1316         /* It's now safe to remove this processor from the online map */
1317         lock_vector_lock();
1318         remove_cpu_from_maps(cpu);
1319         unlock_vector_lock();
1320         fixup_irqs();
1321 }
1322
1323 int native_cpu_disable(void)
1324 {
1325         int cpu = smp_processor_id();
1326
1327         /*
1328          * Perhaps use cpufreq to drop frequency, but that could go
1329          * into generic code.
1330          *
1331          * We won't take down the boot processor on i386 due to some
1332          * interrupts only being able to be serviced by the BSP.
1333          * Especially so if we're not using an IOAPIC   -zwane
1334          */
1335         if (cpu == 0)
1336                 return -EBUSY;
1337
1338         if (nmi_watchdog == NMI_LOCAL_APIC)
1339                 stop_apic_nmi_watchdog(NULL);
1340         clear_local_APIC();
1341
1342         cpu_disable_common();
1343         return 0;
1344 }
1345
1346 void native_cpu_die(unsigned int cpu)
1347 {
1348         /* We don't do anything here: idle task is faking death itself. */
1349         unsigned int i;
1350
1351         for (i = 0; i < 10; i++) {
1352                 /* They ack this in play_dead by setting CPU_DEAD */
1353                 if (per_cpu(cpu_state, cpu) == CPU_DEAD) {
1354                         printk(KERN_INFO "CPU %d is now offline\n", cpu);
1355                         if (1 == num_online_cpus())
1356                                 alternatives_smp_switch(0);
1357                         return;
1358                 }
1359                 msleep(100);
1360         }
1361         printk(KERN_ERR "CPU %u didn't die...\n", cpu);
1362 }
1363
1364 void play_dead_common(void)
1365 {
1366         idle_task_exit();
1367         reset_lazy_tlbstate();
1368         irq_ctx_exit(raw_smp_processor_id());
1369         c1e_remove_cpu(raw_smp_processor_id());
1370
1371         mb();
1372         /* Ack it */
1373         __get_cpu_var(cpu_state) = CPU_DEAD;
1374
1375         /*
1376          * With physical CPU hotplug, we should halt the cpu
1377          */
1378         local_irq_disable();
1379 }
1380
1381 void native_play_dead(void)
1382 {
1383         play_dead_common();
1384         wbinvd_halt();
1385 }
1386
1387 #else /* ... !CONFIG_HOTPLUG_CPU */
1388 int native_cpu_disable(void)
1389 {
1390         return -ENOSYS;
1391 }
1392
1393 void native_cpu_die(unsigned int cpu)
1394 {
1395         /* We said "no" in __cpu_disable */
1396         BUG();
1397 }
1398
1399 void native_play_dead(void)
1400 {
1401         BUG();
1402 }
1403
1404 #endif