x86, ia64: convert to use generic dma_map_ops struct
[linux-2.6.git] / arch / x86 / kernel / pci-gart_64.c
1 /*
2  * Dynamic DMA mapping support for AMD Hammer.
3  *
4  * Use the integrated AGP GART in the Hammer northbridge as an IOMMU for PCI.
5  * This allows to use PCI devices that only support 32bit addresses on systems
6  * with more than 4GB.
7  *
8  * See Documentation/DMA-mapping.txt for the interface specification.
9  *
10  * Copyright 2002 Andi Kleen, SuSE Labs.
11  * Subject to the GNU General Public License v2 only.
12  */
13
14 #include <linux/types.h>
15 #include <linux/ctype.h>
16 #include <linux/agp_backend.h>
17 #include <linux/init.h>
18 #include <linux/mm.h>
19 #include <linux/string.h>
20 #include <linux/spinlock.h>
21 #include <linux/pci.h>
22 #include <linux/module.h>
23 #include <linux/topology.h>
24 #include <linux/interrupt.h>
25 #include <linux/bitops.h>
26 #include <linux/kdebug.h>
27 #include <linux/scatterlist.h>
28 #include <linux/iommu-helper.h>
29 #include <linux/sysdev.h>
30 #include <linux/io.h>
31 #include <asm/atomic.h>
32 #include <asm/mtrr.h>
33 #include <asm/pgtable.h>
34 #include <asm/proto.h>
35 #include <asm/iommu.h>
36 #include <asm/gart.h>
37 #include <asm/cacheflush.h>
38 #include <asm/swiotlb.h>
39 #include <asm/dma.h>
40 #include <asm/k8.h>
41
42 static unsigned long iommu_bus_base;    /* GART remapping area (physical) */
43 static unsigned long iommu_size;        /* size of remapping area bytes */
44 static unsigned long iommu_pages;       /* .. and in pages */
45
46 static u32 *iommu_gatt_base;            /* Remapping table */
47
48 /*
49  * If this is disabled the IOMMU will use an optimized flushing strategy
50  * of only flushing when an mapping is reused. With it true the GART is
51  * flushed for every mapping. Problem is that doing the lazy flush seems
52  * to trigger bugs with some popular PCI cards, in particular 3ware (but
53  * has been also also seen with Qlogic at least).
54  */
55 static int iommu_fullflush = 1;
56
57 /* Allocation bitmap for the remapping area: */
58 static DEFINE_SPINLOCK(iommu_bitmap_lock);
59 /* Guarded by iommu_bitmap_lock: */
60 static unsigned long *iommu_gart_bitmap;
61
62 static u32 gart_unmapped_entry;
63
64 #define GPTE_VALID    1
65 #define GPTE_COHERENT 2
66 #define GPTE_ENCODE(x) \
67         (((x) & 0xfffff000) | (((x) >> 32) << 4) | GPTE_VALID | GPTE_COHERENT)
68 #define GPTE_DECODE(x) (((x) & 0xfffff000) | (((u64)(x) & 0xff0) << 28))
69
70 #define EMERGENCY_PAGES 32 /* = 128KB */
71
72 #ifdef CONFIG_AGP
73 #define AGPEXTERN extern
74 #else
75 #define AGPEXTERN
76 #endif
77
78 /* backdoor interface to AGP driver */
79 AGPEXTERN int agp_memory_reserved;
80 AGPEXTERN __u32 *agp_gatt_table;
81
82 static unsigned long next_bit;  /* protected by iommu_bitmap_lock */
83 static bool need_flush;         /* global flush state. set for each gart wrap */
84
85 static unsigned long alloc_iommu(struct device *dev, int size,
86                                  unsigned long align_mask)
87 {
88         unsigned long offset, flags;
89         unsigned long boundary_size;
90         unsigned long base_index;
91
92         base_index = ALIGN(iommu_bus_base & dma_get_seg_boundary(dev),
93                            PAGE_SIZE) >> PAGE_SHIFT;
94         boundary_size = ALIGN((unsigned long long)dma_get_seg_boundary(dev) + 1,
95                               PAGE_SIZE) >> PAGE_SHIFT;
96
97         spin_lock_irqsave(&iommu_bitmap_lock, flags);
98         offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, next_bit,
99                                   size, base_index, boundary_size, align_mask);
100         if (offset == -1) {
101                 need_flush = true;
102                 offset = iommu_area_alloc(iommu_gart_bitmap, iommu_pages, 0,
103                                           size, base_index, boundary_size,
104                                           align_mask);
105         }
106         if (offset != -1) {
107                 next_bit = offset+size;
108                 if (next_bit >= iommu_pages) {
109                         next_bit = 0;
110                         need_flush = true;
111                 }
112         }
113         if (iommu_fullflush)
114                 need_flush = true;
115         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
116
117         return offset;
118 }
119
120 static void free_iommu(unsigned long offset, int size)
121 {
122         unsigned long flags;
123
124         spin_lock_irqsave(&iommu_bitmap_lock, flags);
125         iommu_area_free(iommu_gart_bitmap, offset, size);
126         if (offset >= next_bit)
127                 next_bit = offset + size;
128         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
129 }
130
131 /*
132  * Use global flush state to avoid races with multiple flushers.
133  */
134 static void flush_gart(void)
135 {
136         unsigned long flags;
137
138         spin_lock_irqsave(&iommu_bitmap_lock, flags);
139         if (need_flush) {
140                 k8_flush_garts();
141                 need_flush = false;
142         }
143         spin_unlock_irqrestore(&iommu_bitmap_lock, flags);
144 }
145
146 #ifdef CONFIG_IOMMU_LEAK
147
148 #define SET_LEAK(x)                                                     \
149         do {                                                            \
150                 if (iommu_leak_tab)                                     \
151                         iommu_leak_tab[x] = __builtin_return_address(0);\
152         } while (0)
153
154 #define CLEAR_LEAK(x)                                                   \
155         do {                                                            \
156                 if (iommu_leak_tab)                                     \
157                         iommu_leak_tab[x] = NULL;                       \
158         } while (0)
159
160 /* Debugging aid for drivers that don't free their IOMMU tables */
161 static void **iommu_leak_tab;
162 static int leak_trace;
163 static int iommu_leak_pages = 20;
164
165 static void dump_leak(void)
166 {
167         int i;
168         static int dump;
169
170         if (dump || !iommu_leak_tab)
171                 return;
172         dump = 1;
173         show_stack(NULL, NULL);
174
175         /* Very crude. dump some from the end of the table too */
176         printk(KERN_DEBUG "Dumping %d pages from end of IOMMU:\n",
177                iommu_leak_pages);
178         for (i = 0; i < iommu_leak_pages; i += 2) {
179                 printk(KERN_DEBUG "%lu: ", iommu_pages-i);
180                 printk_address((unsigned long) iommu_leak_tab[iommu_pages-i],
181                                 0);
182                 printk(KERN_CONT "%c", (i+1)%2 == 0 ? '\n' : ' ');
183         }
184         printk(KERN_DEBUG "\n");
185 }
186 #else
187 # define SET_LEAK(x)
188 # define CLEAR_LEAK(x)
189 #endif
190
191 static void iommu_full(struct device *dev, size_t size, int dir)
192 {
193         /*
194          * Ran out of IOMMU space for this operation. This is very bad.
195          * Unfortunately the drivers cannot handle this operation properly.
196          * Return some non mapped prereserved space in the aperture and
197          * let the Northbridge deal with it. This will result in garbage
198          * in the IO operation. When the size exceeds the prereserved space
199          * memory corruption will occur or random memory will be DMAed
200          * out. Hopefully no network devices use single mappings that big.
201          */
202
203         dev_err(dev, "PCI-DMA: Out of IOMMU space for %lu bytes\n", size);
204
205         if (size > PAGE_SIZE*EMERGENCY_PAGES) {
206                 if (dir == PCI_DMA_FROMDEVICE || dir == PCI_DMA_BIDIRECTIONAL)
207                         panic("PCI-DMA: Memory would be corrupted\n");
208                 if (dir == PCI_DMA_TODEVICE || dir == PCI_DMA_BIDIRECTIONAL)
209                         panic(KERN_ERR
210                                 "PCI-DMA: Random memory would be DMAed\n");
211         }
212 #ifdef CONFIG_IOMMU_LEAK
213         dump_leak();
214 #endif
215 }
216
217 static inline int
218 need_iommu(struct device *dev, unsigned long addr, size_t size)
219 {
220         return force_iommu ||
221                 !is_buffer_dma_capable(*dev->dma_mask, addr, size);
222 }
223
224 static inline int
225 nonforced_iommu(struct device *dev, unsigned long addr, size_t size)
226 {
227         return !is_buffer_dma_capable(*dev->dma_mask, addr, size);
228 }
229
230 /* Map a single continuous physical area into the IOMMU.
231  * Caller needs to check if the iommu is needed and flush.
232  */
233 static dma_addr_t dma_map_area(struct device *dev, dma_addr_t phys_mem,
234                                 size_t size, int dir, unsigned long align_mask)
235 {
236         unsigned long npages = iommu_num_pages(phys_mem, size, PAGE_SIZE);
237         unsigned long iommu_page = alloc_iommu(dev, npages, align_mask);
238         int i;
239
240         if (iommu_page == -1) {
241                 if (!nonforced_iommu(dev, phys_mem, size))
242                         return phys_mem;
243                 if (panic_on_overflow)
244                         panic("dma_map_area overflow %lu bytes\n", size);
245                 iommu_full(dev, size, dir);
246                 return bad_dma_address;
247         }
248
249         for (i = 0; i < npages; i++) {
250                 iommu_gatt_base[iommu_page + i] = GPTE_ENCODE(phys_mem);
251                 SET_LEAK(iommu_page + i);
252                 phys_mem += PAGE_SIZE;
253         }
254         return iommu_bus_base + iommu_page*PAGE_SIZE + (phys_mem & ~PAGE_MASK);
255 }
256
257 /* Map a single area into the IOMMU */
258 static dma_addr_t gart_map_page(struct device *dev, struct page *page,
259                                 unsigned long offset, size_t size,
260                                 enum dma_data_direction dir,
261                                 struct dma_attrs *attrs)
262 {
263         unsigned long bus;
264         phys_addr_t paddr = page_to_phys(page) + offset;
265
266         if (!dev)
267                 dev = &x86_dma_fallback_dev;
268
269         if (!need_iommu(dev, paddr, size))
270                 return paddr;
271
272         bus = dma_map_area(dev, paddr, size, dir, 0);
273         flush_gart();
274
275         return bus;
276 }
277
278 /*
279  * Free a DMA mapping.
280  */
281 static void gart_unmap_page(struct device *dev, dma_addr_t dma_addr,
282                             size_t size, enum dma_data_direction dir,
283                             struct dma_attrs *attrs)
284 {
285         unsigned long iommu_page;
286         int npages;
287         int i;
288
289         if (dma_addr < iommu_bus_base + EMERGENCY_PAGES*PAGE_SIZE ||
290             dma_addr >= iommu_bus_base + iommu_size)
291                 return;
292
293         iommu_page = (dma_addr - iommu_bus_base)>>PAGE_SHIFT;
294         npages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
295         for (i = 0; i < npages; i++) {
296                 iommu_gatt_base[iommu_page + i] = gart_unmapped_entry;
297                 CLEAR_LEAK(iommu_page + i);
298         }
299         free_iommu(iommu_page, npages);
300 }
301
302 /*
303  * Wrapper for pci_unmap_single working with scatterlists.
304  */
305 static void gart_unmap_sg(struct device *dev, struct scatterlist *sg, int nents,
306                           enum dma_data_direction dir, struct dma_attrs *attrs)
307 {
308         struct scatterlist *s;
309         int i;
310
311         for_each_sg(sg, s, nents, i) {
312                 if (!s->dma_length || !s->length)
313                         break;
314                 gart_unmap_page(dev, s->dma_address, s->dma_length, dir, NULL);
315         }
316 }
317
318 /* Fallback for dma_map_sg in case of overflow */
319 static int dma_map_sg_nonforce(struct device *dev, struct scatterlist *sg,
320                                int nents, int dir)
321 {
322         struct scatterlist *s;
323         int i;
324
325 #ifdef CONFIG_IOMMU_DEBUG
326         printk(KERN_DEBUG "dma_map_sg overflow\n");
327 #endif
328
329         for_each_sg(sg, s, nents, i) {
330                 unsigned long addr = sg_phys(s);
331
332                 if (nonforced_iommu(dev, addr, s->length)) {
333                         addr = dma_map_area(dev, addr, s->length, dir, 0);
334                         if (addr == bad_dma_address) {
335                                 if (i > 0)
336                                         gart_unmap_sg(dev, sg, i, dir, NULL);
337                                 nents = 0;
338                                 sg[0].dma_length = 0;
339                                 break;
340                         }
341                 }
342                 s->dma_address = addr;
343                 s->dma_length = s->length;
344         }
345         flush_gart();
346
347         return nents;
348 }
349
350 /* Map multiple scatterlist entries continuous into the first. */
351 static int __dma_map_cont(struct device *dev, struct scatterlist *start,
352                           int nelems, struct scatterlist *sout,
353                           unsigned long pages)
354 {
355         unsigned long iommu_start = alloc_iommu(dev, pages, 0);
356         unsigned long iommu_page = iommu_start;
357         struct scatterlist *s;
358         int i;
359
360         if (iommu_start == -1)
361                 return -1;
362
363         for_each_sg(start, s, nelems, i) {
364                 unsigned long pages, addr;
365                 unsigned long phys_addr = s->dma_address;
366
367                 BUG_ON(s != start && s->offset);
368                 if (s == start) {
369                         sout->dma_address = iommu_bus_base;
370                         sout->dma_address += iommu_page*PAGE_SIZE + s->offset;
371                         sout->dma_length = s->length;
372                 } else {
373                         sout->dma_length += s->length;
374                 }
375
376                 addr = phys_addr;
377                 pages = iommu_num_pages(s->offset, s->length, PAGE_SIZE);
378                 while (pages--) {
379                         iommu_gatt_base[iommu_page] = GPTE_ENCODE(addr);
380                         SET_LEAK(iommu_page);
381                         addr += PAGE_SIZE;
382                         iommu_page++;
383                 }
384         }
385         BUG_ON(iommu_page - iommu_start != pages);
386
387         return 0;
388 }
389
390 static inline int
391 dma_map_cont(struct device *dev, struct scatterlist *start, int nelems,
392              struct scatterlist *sout, unsigned long pages, int need)
393 {
394         if (!need) {
395                 BUG_ON(nelems != 1);
396                 sout->dma_address = start->dma_address;
397                 sout->dma_length = start->length;
398                 return 0;
399         }
400         return __dma_map_cont(dev, start, nelems, sout, pages);
401 }
402
403 /*
404  * DMA map all entries in a scatterlist.
405  * Merge chunks that have page aligned sizes into a continuous mapping.
406  */
407 static int gart_map_sg(struct device *dev, struct scatterlist *sg, int nents,
408                        enum dma_data_direction dir, struct dma_attrs *attrs)
409 {
410         struct scatterlist *s, *ps, *start_sg, *sgmap;
411         int need = 0, nextneed, i, out, start;
412         unsigned long pages = 0;
413         unsigned int seg_size;
414         unsigned int max_seg_size;
415
416         if (nents == 0)
417                 return 0;
418
419         if (!dev)
420                 dev = &x86_dma_fallback_dev;
421
422         out = 0;
423         start = 0;
424         start_sg = sgmap = sg;
425         seg_size = 0;
426         max_seg_size = dma_get_max_seg_size(dev);
427         ps = NULL; /* shut up gcc */
428         for_each_sg(sg, s, nents, i) {
429                 dma_addr_t addr = sg_phys(s);
430
431                 s->dma_address = addr;
432                 BUG_ON(s->length == 0);
433
434                 nextneed = need_iommu(dev, addr, s->length);
435
436                 /* Handle the previous not yet processed entries */
437                 if (i > start) {
438                         /*
439                          * Can only merge when the last chunk ends on a
440                          * page boundary and the new one doesn't have an
441                          * offset.
442                          */
443                         if (!iommu_merge || !nextneed || !need || s->offset ||
444                             (s->length + seg_size > max_seg_size) ||
445                             (ps->offset + ps->length) % PAGE_SIZE) {
446                                 if (dma_map_cont(dev, start_sg, i - start,
447                                                  sgmap, pages, need) < 0)
448                                         goto error;
449                                 out++;
450                                 seg_size = 0;
451                                 sgmap = sg_next(sgmap);
452                                 pages = 0;
453                                 start = i;
454                                 start_sg = s;
455                         }
456                 }
457
458                 seg_size += s->length;
459                 need = nextneed;
460                 pages += iommu_num_pages(s->offset, s->length, PAGE_SIZE);
461                 ps = s;
462         }
463         if (dma_map_cont(dev, start_sg, i - start, sgmap, pages, need) < 0)
464                 goto error;
465         out++;
466         flush_gart();
467         if (out < nents) {
468                 sgmap = sg_next(sgmap);
469                 sgmap->dma_length = 0;
470         }
471         return out;
472
473 error:
474         flush_gart();
475         gart_unmap_sg(dev, sg, out, dir, NULL);
476
477         /* When it was forced or merged try again in a dumb way */
478         if (force_iommu || iommu_merge) {
479                 out = dma_map_sg_nonforce(dev, sg, nents, dir);
480                 if (out > 0)
481                         return out;
482         }
483         if (panic_on_overflow)
484                 panic("dma_map_sg: overflow on %lu pages\n", pages);
485
486         iommu_full(dev, pages << PAGE_SHIFT, dir);
487         for_each_sg(sg, s, nents, i)
488                 s->dma_address = bad_dma_address;
489         return 0;
490 }
491
492 /* allocate and map a coherent mapping */
493 static void *
494 gart_alloc_coherent(struct device *dev, size_t size, dma_addr_t *dma_addr,
495                     gfp_t flag)
496 {
497         dma_addr_t paddr;
498         unsigned long align_mask;
499         struct page *page;
500
501         if (force_iommu && !(flag & GFP_DMA)) {
502                 flag &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
503                 page = alloc_pages(flag | __GFP_ZERO, get_order(size));
504                 if (!page)
505                         return NULL;
506
507                 align_mask = (1UL << get_order(size)) - 1;
508                 paddr = dma_map_area(dev, page_to_phys(page), size,
509                                      DMA_BIDIRECTIONAL, align_mask);
510
511                 flush_gart();
512                 if (paddr != bad_dma_address) {
513                         *dma_addr = paddr;
514                         return page_address(page);
515                 }
516                 __free_pages(page, get_order(size));
517         } else
518                 return dma_generic_alloc_coherent(dev, size, dma_addr, flag);
519
520         return NULL;
521 }
522
523 /* free a coherent mapping */
524 static void
525 gart_free_coherent(struct device *dev, size_t size, void *vaddr,
526                    dma_addr_t dma_addr)
527 {
528         gart_unmap_page(dev, dma_addr, size, DMA_BIDIRECTIONAL, NULL);
529         free_pages((unsigned long)vaddr, get_order(size));
530 }
531
532 static int no_agp;
533
534 static __init unsigned long check_iommu_size(unsigned long aper, u64 aper_size)
535 {
536         unsigned long a;
537
538         if (!iommu_size) {
539                 iommu_size = aper_size;
540                 if (!no_agp)
541                         iommu_size /= 2;
542         }
543
544         a = aper + iommu_size;
545         iommu_size -= round_up(a, PMD_PAGE_SIZE) - a;
546
547         if (iommu_size < 64*1024*1024) {
548                 printk(KERN_WARNING
549                         "PCI-DMA: Warning: Small IOMMU %luMB."
550                         " Consider increasing the AGP aperture in BIOS\n",
551                                 iommu_size >> 20);
552         }
553
554         return iommu_size;
555 }
556
557 static __init unsigned read_aperture(struct pci_dev *dev, u32 *size)
558 {
559         unsigned aper_size = 0, aper_base_32, aper_order;
560         u64 aper_base;
561
562         pci_read_config_dword(dev, AMD64_GARTAPERTUREBASE, &aper_base_32);
563         pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &aper_order);
564         aper_order = (aper_order >> 1) & 7;
565
566         aper_base = aper_base_32 & 0x7fff;
567         aper_base <<= 25;
568
569         aper_size = (32 * 1024 * 1024) << aper_order;
570         if (aper_base + aper_size > 0x100000000UL || !aper_size)
571                 aper_base = 0;
572
573         *size = aper_size;
574         return aper_base;
575 }
576
577 static void enable_gart_translations(void)
578 {
579         int i;
580
581         for (i = 0; i < num_k8_northbridges; i++) {
582                 struct pci_dev *dev = k8_northbridges[i];
583
584                 enable_gart_translation(dev, __pa(agp_gatt_table));
585         }
586 }
587
588 /*
589  * If fix_up_north_bridges is set, the north bridges have to be fixed up on
590  * resume in the same way as they are handled in gart_iommu_hole_init().
591  */
592 static bool fix_up_north_bridges;
593 static u32 aperture_order;
594 static u32 aperture_alloc;
595
596 void set_up_gart_resume(u32 aper_order, u32 aper_alloc)
597 {
598         fix_up_north_bridges = true;
599         aperture_order = aper_order;
600         aperture_alloc = aper_alloc;
601 }
602
603 static int gart_resume(struct sys_device *dev)
604 {
605         printk(KERN_INFO "PCI-DMA: Resuming GART IOMMU\n");
606
607         if (fix_up_north_bridges) {
608                 int i;
609
610                 printk(KERN_INFO "PCI-DMA: Restoring GART aperture settings\n");
611
612                 for (i = 0; i < num_k8_northbridges; i++) {
613                         struct pci_dev *dev = k8_northbridges[i];
614
615                         /*
616                          * Don't enable translations just yet.  That is the next
617                          * step.  Restore the pre-suspend aperture settings.
618                          */
619                         pci_write_config_dword(dev, AMD64_GARTAPERTURECTL,
620                                                 aperture_order << 1);
621                         pci_write_config_dword(dev, AMD64_GARTAPERTUREBASE,
622                                                 aperture_alloc >> 25);
623                 }
624         }
625
626         enable_gart_translations();
627
628         return 0;
629 }
630
631 static int gart_suspend(struct sys_device *dev, pm_message_t state)
632 {
633         return 0;
634 }
635
636 static struct sysdev_class gart_sysdev_class = {
637         .name = "gart",
638         .suspend = gart_suspend,
639         .resume = gart_resume,
640
641 };
642
643 static struct sys_device device_gart = {
644         .id     = 0,
645         .cls    = &gart_sysdev_class,
646 };
647
648 /*
649  * Private Northbridge GATT initialization in case we cannot use the
650  * AGP driver for some reason.
651  */
652 static __init int init_k8_gatt(struct agp_kern_info *info)
653 {
654         unsigned aper_size, gatt_size, new_aper_size;
655         unsigned aper_base, new_aper_base;
656         struct pci_dev *dev;
657         void *gatt;
658         int i, error;
659
660         printk(KERN_INFO "PCI-DMA: Disabling AGP.\n");
661         aper_size = aper_base = info->aper_size = 0;
662         dev = NULL;
663         for (i = 0; i < num_k8_northbridges; i++) {
664                 dev = k8_northbridges[i];
665                 new_aper_base = read_aperture(dev, &new_aper_size);
666                 if (!new_aper_base)
667                         goto nommu;
668
669                 if (!aper_base) {
670                         aper_size = new_aper_size;
671                         aper_base = new_aper_base;
672                 }
673                 if (aper_size != new_aper_size || aper_base != new_aper_base)
674                         goto nommu;
675         }
676         if (!aper_base)
677                 goto nommu;
678         info->aper_base = aper_base;
679         info->aper_size = aper_size >> 20;
680
681         gatt_size = (aper_size >> PAGE_SHIFT) * sizeof(u32);
682         gatt = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO,
683                                         get_order(gatt_size));
684         if (!gatt)
685                 panic("Cannot allocate GATT table");
686         if (set_memory_uc((unsigned long)gatt, gatt_size >> PAGE_SHIFT))
687                 panic("Could not set GART PTEs to uncacheable pages");
688
689         agp_gatt_table = gatt;
690
691         enable_gart_translations();
692
693         error = sysdev_class_register(&gart_sysdev_class);
694         if (!error)
695                 error = sysdev_register(&device_gart);
696         if (error)
697                 panic("Could not register gart_sysdev -- "
698                       "would corrupt data on next suspend");
699
700         flush_gart();
701
702         printk(KERN_INFO "PCI-DMA: aperture base @ %x size %u KB\n",
703                aper_base, aper_size>>10);
704
705         return 0;
706
707  nommu:
708         /* Should not happen anymore */
709         printk(KERN_WARNING "PCI-DMA: More than 4GB of RAM and no IOMMU\n"
710                KERN_WARNING "falling back to iommu=soft.\n");
711         return -1;
712 }
713
714 static struct dma_map_ops gart_dma_ops = {
715         .map_sg                         = gart_map_sg,
716         .unmap_sg                       = gart_unmap_sg,
717         .map_page                       = gart_map_page,
718         .unmap_page                     = gart_unmap_page,
719         .alloc_coherent                 = gart_alloc_coherent,
720         .free_coherent                  = gart_free_coherent,
721 };
722
723 void gart_iommu_shutdown(void)
724 {
725         struct pci_dev *dev;
726         int i;
727
728         if (no_agp && (dma_ops != &gart_dma_ops))
729                 return;
730
731         for (i = 0; i < num_k8_northbridges; i++) {
732                 u32 ctl;
733
734                 dev = k8_northbridges[i];
735                 pci_read_config_dword(dev, AMD64_GARTAPERTURECTL, &ctl);
736
737                 ctl &= ~GARTEN;
738
739                 pci_write_config_dword(dev, AMD64_GARTAPERTURECTL, ctl);
740         }
741 }
742
743 void __init gart_iommu_init(void)
744 {
745         struct agp_kern_info info;
746         unsigned long iommu_start;
747         unsigned long aper_base, aper_size;
748         unsigned long start_pfn, end_pfn;
749         unsigned long scratch;
750         long i;
751
752         if (cache_k8_northbridges() < 0 || num_k8_northbridges == 0)
753                 return;
754
755 #ifndef CONFIG_AGP_AMD64
756         no_agp = 1;
757 #else
758         /* Makefile puts PCI initialization via subsys_initcall first. */
759         /* Add other K8 AGP bridge drivers here */
760         no_agp = no_agp ||
761                 (agp_amd64_init() < 0) ||
762                 (agp_copy_info(agp_bridge, &info) < 0);
763 #endif
764
765         if (swiotlb)
766                 return;
767
768         /* Did we detect a different HW IOMMU? */
769         if (iommu_detected && !gart_iommu_aperture)
770                 return;
771
772         if (no_iommu ||
773             (!force_iommu && max_pfn <= MAX_DMA32_PFN) ||
774             !gart_iommu_aperture ||
775             (no_agp && init_k8_gatt(&info) < 0)) {
776                 if (max_pfn > MAX_DMA32_PFN) {
777                         printk(KERN_WARNING "More than 4GB of memory "
778                                "but GART IOMMU not available.\n");
779                         printk(KERN_WARNING "falling back to iommu=soft.\n");
780                 }
781                 return;
782         }
783
784         /* need to map that range */
785         aper_size = info.aper_size << 20;
786         aper_base = info.aper_base;
787         end_pfn = (aper_base>>PAGE_SHIFT) + (aper_size>>PAGE_SHIFT);
788         if (end_pfn > max_low_pfn_mapped) {
789                 start_pfn = (aper_base>>PAGE_SHIFT);
790                 init_memory_mapping(start_pfn<<PAGE_SHIFT, end_pfn<<PAGE_SHIFT);
791         }
792
793         printk(KERN_INFO "PCI-DMA: using GART IOMMU.\n");
794         iommu_size = check_iommu_size(info.aper_base, aper_size);
795         iommu_pages = iommu_size >> PAGE_SHIFT;
796
797         iommu_gart_bitmap = (void *) __get_free_pages(GFP_KERNEL | __GFP_ZERO,
798                                                       get_order(iommu_pages/8));
799         if (!iommu_gart_bitmap)
800                 panic("Cannot allocate iommu bitmap\n");
801
802 #ifdef CONFIG_IOMMU_LEAK
803         if (leak_trace) {
804                 iommu_leak_tab = (void *)__get_free_pages(GFP_KERNEL|__GFP_ZERO,
805                                   get_order(iommu_pages*sizeof(void *)));
806                 if (!iommu_leak_tab)
807                         printk(KERN_DEBUG
808                                "PCI-DMA: Cannot allocate leak trace area\n");
809         }
810 #endif
811
812         /*
813          * Out of IOMMU space handling.
814          * Reserve some invalid pages at the beginning of the GART.
815          */
816         iommu_area_reserve(iommu_gart_bitmap, 0, EMERGENCY_PAGES);
817
818         agp_memory_reserved = iommu_size;
819         printk(KERN_INFO
820                "PCI-DMA: Reserving %luMB of IOMMU area in the AGP aperture\n",
821                iommu_size >> 20);
822
823         iommu_start = aper_size - iommu_size;
824         iommu_bus_base = info.aper_base + iommu_start;
825         bad_dma_address = iommu_bus_base;
826         iommu_gatt_base = agp_gatt_table + (iommu_start>>PAGE_SHIFT);
827
828         /*
829          * Unmap the IOMMU part of the GART. The alias of the page is
830          * always mapped with cache enabled and there is no full cache
831          * coherency across the GART remapping. The unmapping avoids
832          * automatic prefetches from the CPU allocating cache lines in
833          * there. All CPU accesses are done via the direct mapping to
834          * the backing memory. The GART address is only used by PCI
835          * devices.
836          */
837         set_memory_np((unsigned long)__va(iommu_bus_base),
838                                 iommu_size >> PAGE_SHIFT);
839         /*
840          * Tricky. The GART table remaps the physical memory range,
841          * so the CPU wont notice potential aliases and if the memory
842          * is remapped to UC later on, we might surprise the PCI devices
843          * with a stray writeout of a cacheline. So play it sure and
844          * do an explicit, full-scale wbinvd() _after_ having marked all
845          * the pages as Not-Present:
846          */
847         wbinvd();
848
849         /*
850          * Try to workaround a bug (thanks to BenH):
851          * Set unmapped entries to a scratch page instead of 0.
852          * Any prefetches that hit unmapped entries won't get an bus abort
853          * then. (P2P bridge may be prefetching on DMA reads).
854          */
855         scratch = get_zeroed_page(GFP_KERNEL);
856         if (!scratch)
857                 panic("Cannot allocate iommu scratch page");
858         gart_unmapped_entry = GPTE_ENCODE(__pa(scratch));
859         for (i = EMERGENCY_PAGES; i < iommu_pages; i++)
860                 iommu_gatt_base[i] = gart_unmapped_entry;
861
862         flush_gart();
863         dma_ops = &gart_dma_ops;
864 }
865
866 void __init gart_parse_options(char *p)
867 {
868         int arg;
869
870 #ifdef CONFIG_IOMMU_LEAK
871         if (!strncmp(p, "leak", 4)) {
872                 leak_trace = 1;
873                 p += 4;
874                 if (*p == '=')
875                         ++p;
876                 if (isdigit(*p) && get_option(&p, &arg))
877                         iommu_leak_pages = arg;
878         }
879 #endif
880         if (isdigit(*p) && get_option(&p, &arg))
881                 iommu_size = arg;
882         if (!strncmp(p, "fullflush", 8))
883                 iommu_fullflush = 1;
884         if (!strncmp(p, "nofullflush", 11))
885                 iommu_fullflush = 0;
886         if (!strncmp(p, "noagp", 5))
887                 no_agp = 1;
888         if (!strncmp(p, "noaperture", 10))
889                 fix_aperture = 0;
890         /* duplicated from pci-dma.c */
891         if (!strncmp(p, "force", 5))
892                 gart_iommu_aperture_allowed = 1;
893         if (!strncmp(p, "allowed", 7))
894                 gart_iommu_aperture_allowed = 1;
895         if (!strncmp(p, "memaper", 7)) {
896                 fallback_aper_force = 1;
897                 p += 7;
898                 if (*p == '=') {
899                         ++p;
900                         if (get_option(&p, &arg))
901                                 fallback_aper_order = arg;
902                 }
903         }
904 }