x86/amd-iommu: Add ATS enable/disable code
[linux-2.6.git] / arch / x86 / kernel / amd_iommu.c
1 /*
2  * Copyright (C) 2007-2010 Advanced Micro Devices, Inc.
3  * Author: Joerg Roedel <joerg.roedel@amd.com>
4  *         Leo Duran <leo.duran@amd.com>
5  *
6  * This program is free software; you can redistribute it and/or modify it
7  * under the terms of the GNU General Public License version 2 as published
8  * by the Free Software Foundation.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  * You should have received a copy of the GNU General Public License
16  * along with this program; if not, write to the Free Software
17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
18  */
19
20 #include <linux/pci.h>
21 #include <linux/pci-ats.h>
22 #include <linux/bitmap.h>
23 #include <linux/slab.h>
24 #include <linux/debugfs.h>
25 #include <linux/scatterlist.h>
26 #include <linux/dma-mapping.h>
27 #include <linux/iommu-helper.h>
28 #include <linux/iommu.h>
29 #include <linux/delay.h>
30 #include <asm/proto.h>
31 #include <asm/iommu.h>
32 #include <asm/gart.h>
33 #include <asm/amd_iommu_proto.h>
34 #include <asm/amd_iommu_types.h>
35 #include <asm/amd_iommu.h>
36
37 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
38
39 #define LOOP_TIMEOUT    100000
40
41 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
42
43 /* A list of preallocated protection domains */
44 static LIST_HEAD(iommu_pd_list);
45 static DEFINE_SPINLOCK(iommu_pd_list_lock);
46
47 /*
48  * Domain for untranslated devices - only allocated
49  * if iommu=pt passed on kernel cmd line.
50  */
51 static struct protection_domain *pt_domain;
52
53 static struct iommu_ops amd_iommu_ops;
54
55 /*
56  * general struct to manage commands send to an IOMMU
57  */
58 struct iommu_cmd {
59         u32 data[4];
60 };
61
62 static void update_domain(struct protection_domain *domain);
63
64 /****************************************************************************
65  *
66  * Helper functions
67  *
68  ****************************************************************************/
69
70 static inline u16 get_device_id(struct device *dev)
71 {
72         struct pci_dev *pdev = to_pci_dev(dev);
73
74         return calc_devid(pdev->bus->number, pdev->devfn);
75 }
76
77 static struct iommu_dev_data *get_dev_data(struct device *dev)
78 {
79         return dev->archdata.iommu;
80 }
81
82 /*
83  * In this function the list of preallocated protection domains is traversed to
84  * find the domain for a specific device
85  */
86 static struct dma_ops_domain *find_protection_domain(u16 devid)
87 {
88         struct dma_ops_domain *entry, *ret = NULL;
89         unsigned long flags;
90         u16 alias = amd_iommu_alias_table[devid];
91
92         if (list_empty(&iommu_pd_list))
93                 return NULL;
94
95         spin_lock_irqsave(&iommu_pd_list_lock, flags);
96
97         list_for_each_entry(entry, &iommu_pd_list, list) {
98                 if (entry->target_dev == devid ||
99                     entry->target_dev == alias) {
100                         ret = entry;
101                         break;
102                 }
103         }
104
105         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
106
107         return ret;
108 }
109
110 /*
111  * This function checks if the driver got a valid device from the caller to
112  * avoid dereferencing invalid pointers.
113  */
114 static bool check_device(struct device *dev)
115 {
116         u16 devid;
117
118         if (!dev || !dev->dma_mask)
119                 return false;
120
121         /* No device or no PCI device */
122         if (dev->bus != &pci_bus_type)
123                 return false;
124
125         devid = get_device_id(dev);
126
127         /* Out of our scope? */
128         if (devid > amd_iommu_last_bdf)
129                 return false;
130
131         if (amd_iommu_rlookup_table[devid] == NULL)
132                 return false;
133
134         return true;
135 }
136
137 static int iommu_init_device(struct device *dev)
138 {
139         struct iommu_dev_data *dev_data;
140         struct pci_dev *pdev;
141         u16 devid, alias;
142
143         if (dev->archdata.iommu)
144                 return 0;
145
146         dev_data = kzalloc(sizeof(*dev_data), GFP_KERNEL);
147         if (!dev_data)
148                 return -ENOMEM;
149
150         dev_data->dev = dev;
151
152         devid = get_device_id(dev);
153         alias = amd_iommu_alias_table[devid];
154         pdev = pci_get_bus_and_slot(PCI_BUS(alias), alias & 0xff);
155         if (pdev)
156                 dev_data->alias = &pdev->dev;
157
158         atomic_set(&dev_data->bind, 0);
159
160         dev->archdata.iommu = dev_data;
161
162
163         return 0;
164 }
165
166 static void iommu_uninit_device(struct device *dev)
167 {
168         kfree(dev->archdata.iommu);
169 }
170
171 void __init amd_iommu_uninit_devices(void)
172 {
173         struct pci_dev *pdev = NULL;
174
175         for_each_pci_dev(pdev) {
176
177                 if (!check_device(&pdev->dev))
178                         continue;
179
180                 iommu_uninit_device(&pdev->dev);
181         }
182 }
183
184 int __init amd_iommu_init_devices(void)
185 {
186         struct pci_dev *pdev = NULL;
187         int ret = 0;
188
189         for_each_pci_dev(pdev) {
190
191                 if (!check_device(&pdev->dev))
192                         continue;
193
194                 ret = iommu_init_device(&pdev->dev);
195                 if (ret)
196                         goto out_free;
197         }
198
199         return 0;
200
201 out_free:
202
203         amd_iommu_uninit_devices();
204
205         return ret;
206 }
207 #ifdef CONFIG_AMD_IOMMU_STATS
208
209 /*
210  * Initialization code for statistics collection
211  */
212
213 DECLARE_STATS_COUNTER(compl_wait);
214 DECLARE_STATS_COUNTER(cnt_map_single);
215 DECLARE_STATS_COUNTER(cnt_unmap_single);
216 DECLARE_STATS_COUNTER(cnt_map_sg);
217 DECLARE_STATS_COUNTER(cnt_unmap_sg);
218 DECLARE_STATS_COUNTER(cnt_alloc_coherent);
219 DECLARE_STATS_COUNTER(cnt_free_coherent);
220 DECLARE_STATS_COUNTER(cross_page);
221 DECLARE_STATS_COUNTER(domain_flush_single);
222 DECLARE_STATS_COUNTER(domain_flush_all);
223 DECLARE_STATS_COUNTER(alloced_io_mem);
224 DECLARE_STATS_COUNTER(total_map_requests);
225
226 static struct dentry *stats_dir;
227 static struct dentry *de_fflush;
228
229 static void amd_iommu_stats_add(struct __iommu_counter *cnt)
230 {
231         if (stats_dir == NULL)
232                 return;
233
234         cnt->dent = debugfs_create_u64(cnt->name, 0444, stats_dir,
235                                        &cnt->value);
236 }
237
238 static void amd_iommu_stats_init(void)
239 {
240         stats_dir = debugfs_create_dir("amd-iommu", NULL);
241         if (stats_dir == NULL)
242                 return;
243
244         de_fflush  = debugfs_create_bool("fullflush", 0444, stats_dir,
245                                          (u32 *)&amd_iommu_unmap_flush);
246
247         amd_iommu_stats_add(&compl_wait);
248         amd_iommu_stats_add(&cnt_map_single);
249         amd_iommu_stats_add(&cnt_unmap_single);
250         amd_iommu_stats_add(&cnt_map_sg);
251         amd_iommu_stats_add(&cnt_unmap_sg);
252         amd_iommu_stats_add(&cnt_alloc_coherent);
253         amd_iommu_stats_add(&cnt_free_coherent);
254         amd_iommu_stats_add(&cross_page);
255         amd_iommu_stats_add(&domain_flush_single);
256         amd_iommu_stats_add(&domain_flush_all);
257         amd_iommu_stats_add(&alloced_io_mem);
258         amd_iommu_stats_add(&total_map_requests);
259 }
260
261 #endif
262
263 /****************************************************************************
264  *
265  * Interrupt handling functions
266  *
267  ****************************************************************************/
268
269 static void dump_dte_entry(u16 devid)
270 {
271         int i;
272
273         for (i = 0; i < 8; ++i)
274                 pr_err("AMD-Vi: DTE[%d]: %08x\n", i,
275                         amd_iommu_dev_table[devid].data[i]);
276 }
277
278 static void dump_command(unsigned long phys_addr)
279 {
280         struct iommu_cmd *cmd = phys_to_virt(phys_addr);
281         int i;
282
283         for (i = 0; i < 4; ++i)
284                 pr_err("AMD-Vi: CMD[%d]: %08x\n", i, cmd->data[i]);
285 }
286
287 static void iommu_print_event(struct amd_iommu *iommu, void *__evt)
288 {
289         u32 *event = __evt;
290         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
291         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
292         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
293         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
294         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
295
296         printk(KERN_ERR "AMD-Vi: Event logged [");
297
298         switch (type) {
299         case EVENT_TYPE_ILL_DEV:
300                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
301                        "address=0x%016llx flags=0x%04x]\n",
302                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
303                        address, flags);
304                 dump_dte_entry(devid);
305                 break;
306         case EVENT_TYPE_IO_FAULT:
307                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
308                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
309                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
310                        domid, address, flags);
311                 break;
312         case EVENT_TYPE_DEV_TAB_ERR:
313                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
314                        "address=0x%016llx flags=0x%04x]\n",
315                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
316                        address, flags);
317                 break;
318         case EVENT_TYPE_PAGE_TAB_ERR:
319                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
320                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
321                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
322                        domid, address, flags);
323                 break;
324         case EVENT_TYPE_ILL_CMD:
325                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
326                 dump_command(address);
327                 break;
328         case EVENT_TYPE_CMD_HARD_ERR:
329                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
330                        "flags=0x%04x]\n", address, flags);
331                 break;
332         case EVENT_TYPE_IOTLB_INV_TO:
333                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
334                        "address=0x%016llx]\n",
335                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
336                        address);
337                 break;
338         case EVENT_TYPE_INV_DEV_REQ:
339                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
340                        "address=0x%016llx flags=0x%04x]\n",
341                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
342                        address, flags);
343                 break;
344         default:
345                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
346         }
347 }
348
349 static void iommu_poll_events(struct amd_iommu *iommu)
350 {
351         u32 head, tail;
352         unsigned long flags;
353
354         spin_lock_irqsave(&iommu->lock, flags);
355
356         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
357         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
358
359         while (head != tail) {
360                 iommu_print_event(iommu, iommu->evt_buf + head);
361                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
362         }
363
364         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
365
366         spin_unlock_irqrestore(&iommu->lock, flags);
367 }
368
369 irqreturn_t amd_iommu_int_handler(int irq, void *data)
370 {
371         struct amd_iommu *iommu;
372
373         for_each_iommu(iommu)
374                 iommu_poll_events(iommu);
375
376         return IRQ_HANDLED;
377 }
378
379 /****************************************************************************
380  *
381  * IOMMU command queuing functions
382  *
383  ****************************************************************************/
384
385 static int wait_on_sem(volatile u64 *sem)
386 {
387         int i = 0;
388
389         while (*sem == 0 && i < LOOP_TIMEOUT) {
390                 udelay(1);
391                 i += 1;
392         }
393
394         if (i == LOOP_TIMEOUT) {
395                 pr_alert("AMD-Vi: Completion-Wait loop timed out\n");
396                 return -EIO;
397         }
398
399         return 0;
400 }
401
402 static void copy_cmd_to_buffer(struct amd_iommu *iommu,
403                                struct iommu_cmd *cmd,
404                                u32 tail)
405 {
406         u8 *target;
407
408         target = iommu->cmd_buf + tail;
409         tail   = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
410
411         /* Copy command to buffer */
412         memcpy(target, cmd, sizeof(*cmd));
413
414         /* Tell the IOMMU about it */
415         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
416 }
417
418 static void build_completion_wait(struct iommu_cmd *cmd, u64 address)
419 {
420         WARN_ON(address & 0x7ULL);
421
422         memset(cmd, 0, sizeof(*cmd));
423         cmd->data[0] = lower_32_bits(__pa(address)) | CMD_COMPL_WAIT_STORE_MASK;
424         cmd->data[1] = upper_32_bits(__pa(address));
425         cmd->data[2] = 1;
426         CMD_SET_TYPE(cmd, CMD_COMPL_WAIT);
427 }
428
429 static void build_inv_dte(struct iommu_cmd *cmd, u16 devid)
430 {
431         memset(cmd, 0, sizeof(*cmd));
432         cmd->data[0] = devid;
433         CMD_SET_TYPE(cmd, CMD_INV_DEV_ENTRY);
434 }
435
436 static void build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
437                                   size_t size, u16 domid, int pde)
438 {
439         u64 pages;
440         int s;
441
442         pages = iommu_num_pages(address, size, PAGE_SIZE);
443         s     = 0;
444
445         if (pages > 1) {
446                 /*
447                  * If we have to flush more than one page, flush all
448                  * TLB entries for this domain
449                  */
450                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
451                 s = 1;
452         }
453
454         address &= PAGE_MASK;
455
456         memset(cmd, 0, sizeof(*cmd));
457         cmd->data[1] |= domid;
458         cmd->data[2]  = lower_32_bits(address);
459         cmd->data[3]  = upper_32_bits(address);
460         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
461         if (s) /* size bit - we flush more than one 4kb page */
462                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
463         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
464                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
465 }
466
467 static void build_inv_iotlb_pages(struct iommu_cmd *cmd, u16 devid, int qdep,
468                                   u64 address, size_t size)
469 {
470         u64 pages;
471         int s;
472
473         pages = iommu_num_pages(address, size, PAGE_SIZE);
474         s     = 0;
475
476         if (pages > 1) {
477                 /*
478                  * If we have to flush more than one page, flush all
479                  * TLB entries for this domain
480                  */
481                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
482                 s = 1;
483         }
484
485         address &= PAGE_MASK;
486
487         memset(cmd, 0, sizeof(*cmd));
488         cmd->data[0]  = devid;
489         cmd->data[0] |= (qdep & 0xff) << 24;
490         cmd->data[1]  = devid;
491         cmd->data[2]  = lower_32_bits(address);
492         cmd->data[3]  = upper_32_bits(address);
493         CMD_SET_TYPE(cmd, CMD_INV_IOTLB_PAGES);
494         if (s)
495                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
496 }
497
498 /*
499  * Writes the command to the IOMMUs command buffer and informs the
500  * hardware about the new command.
501  */
502 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
503 {
504         u32 left, tail, head, next_tail;
505         unsigned long flags;
506
507         WARN_ON(iommu->cmd_buf_size & CMD_BUFFER_UNINITIALIZED);
508
509 again:
510         spin_lock_irqsave(&iommu->lock, flags);
511
512         head      = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
513         tail      = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
514         next_tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
515         left      = (head - next_tail) % iommu->cmd_buf_size;
516
517         if (left <= 2) {
518                 struct iommu_cmd sync_cmd;
519                 volatile u64 sem = 0;
520                 int ret;
521
522                 build_completion_wait(&sync_cmd, (u64)&sem);
523                 copy_cmd_to_buffer(iommu, &sync_cmd, tail);
524
525                 spin_unlock_irqrestore(&iommu->lock, flags);
526
527                 if ((ret = wait_on_sem(&sem)) != 0)
528                         return ret;
529
530                 goto again;
531         }
532
533         copy_cmd_to_buffer(iommu, cmd, tail);
534
535         /* We need to sync now to make sure all commands are processed */
536         iommu->need_sync = true;
537
538         spin_unlock_irqrestore(&iommu->lock, flags);
539
540         return 0;
541 }
542
543 /*
544  * This function queues a completion wait command into the command
545  * buffer of an IOMMU
546  */
547 static int iommu_completion_wait(struct amd_iommu *iommu)
548 {
549         struct iommu_cmd cmd;
550         volatile u64 sem = 0;
551         int ret;
552
553         if (!iommu->need_sync)
554                 return 0;
555
556         build_completion_wait(&cmd, (u64)&sem);
557
558         ret = iommu_queue_command(iommu, &cmd);
559         if (ret)
560                 return ret;
561
562         return wait_on_sem(&sem);
563 }
564
565 static int iommu_flush_dte(struct amd_iommu *iommu, u16 devid)
566 {
567         struct iommu_cmd cmd;
568
569         build_inv_dte(&cmd, devid);
570
571         return iommu_queue_command(iommu, &cmd);
572 }
573
574 static void iommu_flush_dte_all(struct amd_iommu *iommu)
575 {
576         u32 devid;
577
578         for (devid = 0; devid <= 0xffff; ++devid)
579                 iommu_flush_dte(iommu, devid);
580
581         iommu_completion_wait(iommu);
582 }
583
584 /*
585  * This function uses heavy locking and may disable irqs for some time. But
586  * this is no issue because it is only called during resume.
587  */
588 static void iommu_flush_tlb_all(struct amd_iommu *iommu)
589 {
590         u32 dom_id;
591
592         for (dom_id = 0; dom_id <= 0xffff; ++dom_id) {
593                 struct iommu_cmd cmd;
594                 build_inv_iommu_pages(&cmd, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS,
595                                       dom_id, 1);
596                 iommu_queue_command(iommu, &cmd);
597         }
598
599         iommu_completion_wait(iommu);
600 }
601
602 void iommu_flush_all_caches(struct amd_iommu *iommu)
603 {
604         iommu_flush_dte_all(iommu);
605         iommu_flush_tlb_all(iommu);
606 }
607
608 /*
609  * Command send function for flushing on-device TLB
610  */
611 static int device_flush_iotlb(struct device *dev, u64 address, size_t size)
612 {
613         struct pci_dev *pdev = to_pci_dev(dev);
614         struct amd_iommu *iommu;
615         struct iommu_cmd cmd;
616         u16 devid;
617         int qdep;
618
619         qdep  = pci_ats_queue_depth(pdev);
620         devid = get_device_id(dev);
621         iommu = amd_iommu_rlookup_table[devid];
622
623         build_inv_iotlb_pages(&cmd, devid, qdep, address, size);
624
625         return iommu_queue_command(iommu, &cmd);
626 }
627
628 /*
629  * Command send function for invalidating a device table entry
630  */
631 static int device_flush_dte(struct device *dev)
632 {
633         struct amd_iommu *iommu;
634         struct pci_dev *pdev;
635         u16 devid;
636         int ret;
637
638         pdev  = to_pci_dev(dev);
639         devid = get_device_id(dev);
640         iommu = amd_iommu_rlookup_table[devid];
641
642         ret = iommu_flush_dte(iommu, devid);
643         if (ret)
644                 return ret;
645
646         if (pci_ats_enabled(pdev))
647                 ret = device_flush_iotlb(dev, 0, ~0UL);
648
649         return ret;
650 }
651
652 /*
653  * TLB invalidation function which is called from the mapping functions.
654  * It invalidates a single PTE if the range to flush is within a single
655  * page. Otherwise it flushes the whole TLB of the IOMMU.
656  */
657 static void __domain_flush_pages(struct protection_domain *domain,
658                                  u64 address, size_t size, int pde)
659 {
660         struct iommu_dev_data *dev_data;
661         struct iommu_cmd cmd;
662         int ret = 0, i;
663
664         build_inv_iommu_pages(&cmd, address, size, domain->id, pde);
665
666         for (i = 0; i < amd_iommus_present; ++i) {
667                 if (!domain->dev_iommu[i])
668                         continue;
669
670                 /*
671                  * Devices of this domain are behind this IOMMU
672                  * We need a TLB flush
673                  */
674                 ret |= iommu_queue_command(amd_iommus[i], &cmd);
675         }
676
677         list_for_each_entry(dev_data, &domain->dev_list, list) {
678                 struct pci_dev *pdev = to_pci_dev(dev_data->dev);
679
680                 if (!pci_ats_enabled(pdev))
681                         continue;
682
683                 ret |= device_flush_iotlb(dev_data->dev, address, size);
684         }
685
686         WARN_ON(ret);
687 }
688
689 static void domain_flush_pages(struct protection_domain *domain,
690                                u64 address, size_t size)
691 {
692         __domain_flush_pages(domain, address, size, 0);
693 }
694
695 /* Flush the whole IO/TLB for a given protection domain */
696 static void domain_flush_tlb(struct protection_domain *domain)
697 {
698         __domain_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 0);
699 }
700
701 /* Flush the whole IO/TLB for a given protection domain - including PDE */
702 static void domain_flush_tlb_pde(struct protection_domain *domain)
703 {
704         __domain_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 1);
705 }
706
707 static void domain_flush_complete(struct protection_domain *domain)
708 {
709         int i;
710
711         for (i = 0; i < amd_iommus_present; ++i) {
712                 if (!domain->dev_iommu[i])
713                         continue;
714
715                 /*
716                  * Devices of this domain are behind this IOMMU
717                  * We need to wait for completion of all commands.
718                  */
719                 iommu_completion_wait(amd_iommus[i]);
720         }
721 }
722
723
724 /*
725  * This function flushes the DTEs for all devices in domain
726  */
727 static void domain_flush_devices(struct protection_domain *domain)
728 {
729         struct iommu_dev_data *dev_data;
730         unsigned long flags;
731
732         spin_lock_irqsave(&domain->lock, flags);
733
734         list_for_each_entry(dev_data, &domain->dev_list, list)
735                 device_flush_dte(dev_data->dev);
736
737         spin_unlock_irqrestore(&domain->lock, flags);
738 }
739
740 /****************************************************************************
741  *
742  * The functions below are used the create the page table mappings for
743  * unity mapped regions.
744  *
745  ****************************************************************************/
746
747 /*
748  * This function is used to add another level to an IO page table. Adding
749  * another level increases the size of the address space by 9 bits to a size up
750  * to 64 bits.
751  */
752 static bool increase_address_space(struct protection_domain *domain,
753                                    gfp_t gfp)
754 {
755         u64 *pte;
756
757         if (domain->mode == PAGE_MODE_6_LEVEL)
758                 /* address space already 64 bit large */
759                 return false;
760
761         pte = (void *)get_zeroed_page(gfp);
762         if (!pte)
763                 return false;
764
765         *pte             = PM_LEVEL_PDE(domain->mode,
766                                         virt_to_phys(domain->pt_root));
767         domain->pt_root  = pte;
768         domain->mode    += 1;
769         domain->updated  = true;
770
771         return true;
772 }
773
774 static u64 *alloc_pte(struct protection_domain *domain,
775                       unsigned long address,
776                       unsigned long page_size,
777                       u64 **pte_page,
778                       gfp_t gfp)
779 {
780         int level, end_lvl;
781         u64 *pte, *page;
782
783         BUG_ON(!is_power_of_2(page_size));
784
785         while (address > PM_LEVEL_SIZE(domain->mode))
786                 increase_address_space(domain, gfp);
787
788         level   = domain->mode - 1;
789         pte     = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
790         address = PAGE_SIZE_ALIGN(address, page_size);
791         end_lvl = PAGE_SIZE_LEVEL(page_size);
792
793         while (level > end_lvl) {
794                 if (!IOMMU_PTE_PRESENT(*pte)) {
795                         page = (u64 *)get_zeroed_page(gfp);
796                         if (!page)
797                                 return NULL;
798                         *pte = PM_LEVEL_PDE(level, virt_to_phys(page));
799                 }
800
801                 /* No level skipping support yet */
802                 if (PM_PTE_LEVEL(*pte) != level)
803                         return NULL;
804
805                 level -= 1;
806
807                 pte = IOMMU_PTE_PAGE(*pte);
808
809                 if (pte_page && level == end_lvl)
810                         *pte_page = pte;
811
812                 pte = &pte[PM_LEVEL_INDEX(level, address)];
813         }
814
815         return pte;
816 }
817
818 /*
819  * This function checks if there is a PTE for a given dma address. If
820  * there is one, it returns the pointer to it.
821  */
822 static u64 *fetch_pte(struct protection_domain *domain, unsigned long address)
823 {
824         int level;
825         u64 *pte;
826
827         if (address > PM_LEVEL_SIZE(domain->mode))
828                 return NULL;
829
830         level   =  domain->mode - 1;
831         pte     = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
832
833         while (level > 0) {
834
835                 /* Not Present */
836                 if (!IOMMU_PTE_PRESENT(*pte))
837                         return NULL;
838
839                 /* Large PTE */
840                 if (PM_PTE_LEVEL(*pte) == 0x07) {
841                         unsigned long pte_mask, __pte;
842
843                         /*
844                          * If we have a series of large PTEs, make
845                          * sure to return a pointer to the first one.
846                          */
847                         pte_mask = PTE_PAGE_SIZE(*pte);
848                         pte_mask = ~((PAGE_SIZE_PTE_COUNT(pte_mask) << 3) - 1);
849                         __pte    = ((unsigned long)pte) & pte_mask;
850
851                         return (u64 *)__pte;
852                 }
853
854                 /* No level skipping support yet */
855                 if (PM_PTE_LEVEL(*pte) != level)
856                         return NULL;
857
858                 level -= 1;
859
860                 /* Walk to the next level */
861                 pte = IOMMU_PTE_PAGE(*pte);
862                 pte = &pte[PM_LEVEL_INDEX(level, address)];
863         }
864
865         return pte;
866 }
867
868 /*
869  * Generic mapping functions. It maps a physical address into a DMA
870  * address space. It allocates the page table pages if necessary.
871  * In the future it can be extended to a generic mapping function
872  * supporting all features of AMD IOMMU page tables like level skipping
873  * and full 64 bit address spaces.
874  */
875 static int iommu_map_page(struct protection_domain *dom,
876                           unsigned long bus_addr,
877                           unsigned long phys_addr,
878                           int prot,
879                           unsigned long page_size)
880 {
881         u64 __pte, *pte;
882         int i, count;
883
884         if (!(prot & IOMMU_PROT_MASK))
885                 return -EINVAL;
886
887         bus_addr  = PAGE_ALIGN(bus_addr);
888         phys_addr = PAGE_ALIGN(phys_addr);
889         count     = PAGE_SIZE_PTE_COUNT(page_size);
890         pte       = alloc_pte(dom, bus_addr, page_size, NULL, GFP_KERNEL);
891
892         for (i = 0; i < count; ++i)
893                 if (IOMMU_PTE_PRESENT(pte[i]))
894                         return -EBUSY;
895
896         if (page_size > PAGE_SIZE) {
897                 __pte = PAGE_SIZE_PTE(phys_addr, page_size);
898                 __pte |= PM_LEVEL_ENC(7) | IOMMU_PTE_P | IOMMU_PTE_FC;
899         } else
900                 __pte = phys_addr | IOMMU_PTE_P | IOMMU_PTE_FC;
901
902         if (prot & IOMMU_PROT_IR)
903                 __pte |= IOMMU_PTE_IR;
904         if (prot & IOMMU_PROT_IW)
905                 __pte |= IOMMU_PTE_IW;
906
907         for (i = 0; i < count; ++i)
908                 pte[i] = __pte;
909
910         update_domain(dom);
911
912         return 0;
913 }
914
915 static unsigned long iommu_unmap_page(struct protection_domain *dom,
916                                       unsigned long bus_addr,
917                                       unsigned long page_size)
918 {
919         unsigned long long unmap_size, unmapped;
920         u64 *pte;
921
922         BUG_ON(!is_power_of_2(page_size));
923
924         unmapped = 0;
925
926         while (unmapped < page_size) {
927
928                 pte = fetch_pte(dom, bus_addr);
929
930                 if (!pte) {
931                         /*
932                          * No PTE for this address
933                          * move forward in 4kb steps
934                          */
935                         unmap_size = PAGE_SIZE;
936                 } else if (PM_PTE_LEVEL(*pte) == 0) {
937                         /* 4kb PTE found for this address */
938                         unmap_size = PAGE_SIZE;
939                         *pte       = 0ULL;
940                 } else {
941                         int count, i;
942
943                         /* Large PTE found which maps this address */
944                         unmap_size = PTE_PAGE_SIZE(*pte);
945                         count      = PAGE_SIZE_PTE_COUNT(unmap_size);
946                         for (i = 0; i < count; i++)
947                                 pte[i] = 0ULL;
948                 }
949
950                 bus_addr  = (bus_addr & ~(unmap_size - 1)) + unmap_size;
951                 unmapped += unmap_size;
952         }
953
954         BUG_ON(!is_power_of_2(unmapped));
955
956         return unmapped;
957 }
958
959 /*
960  * This function checks if a specific unity mapping entry is needed for
961  * this specific IOMMU.
962  */
963 static int iommu_for_unity_map(struct amd_iommu *iommu,
964                                struct unity_map_entry *entry)
965 {
966         u16 bdf, i;
967
968         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
969                 bdf = amd_iommu_alias_table[i];
970                 if (amd_iommu_rlookup_table[bdf] == iommu)
971                         return 1;
972         }
973
974         return 0;
975 }
976
977 /*
978  * This function actually applies the mapping to the page table of the
979  * dma_ops domain.
980  */
981 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
982                              struct unity_map_entry *e)
983 {
984         u64 addr;
985         int ret;
986
987         for (addr = e->address_start; addr < e->address_end;
988              addr += PAGE_SIZE) {
989                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot,
990                                      PAGE_SIZE);
991                 if (ret)
992                         return ret;
993                 /*
994                  * if unity mapping is in aperture range mark the page
995                  * as allocated in the aperture
996                  */
997                 if (addr < dma_dom->aperture_size)
998                         __set_bit(addr >> PAGE_SHIFT,
999                                   dma_dom->aperture[0]->bitmap);
1000         }
1001
1002         return 0;
1003 }
1004
1005 /*
1006  * Init the unity mappings for a specific IOMMU in the system
1007  *
1008  * Basically iterates over all unity mapping entries and applies them to
1009  * the default domain DMA of that IOMMU if necessary.
1010  */
1011 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
1012 {
1013         struct unity_map_entry *entry;
1014         int ret;
1015
1016         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
1017                 if (!iommu_for_unity_map(iommu, entry))
1018                         continue;
1019                 ret = dma_ops_unity_map(iommu->default_dom, entry);
1020                 if (ret)
1021                         return ret;
1022         }
1023
1024         return 0;
1025 }
1026
1027 /*
1028  * Inits the unity mappings required for a specific device
1029  */
1030 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
1031                                           u16 devid)
1032 {
1033         struct unity_map_entry *e;
1034         int ret;
1035
1036         list_for_each_entry(e, &amd_iommu_unity_map, list) {
1037                 if (!(devid >= e->devid_start && devid <= e->devid_end))
1038                         continue;
1039                 ret = dma_ops_unity_map(dma_dom, e);
1040                 if (ret)
1041                         return ret;
1042         }
1043
1044         return 0;
1045 }
1046
1047 /****************************************************************************
1048  *
1049  * The next functions belong to the address allocator for the dma_ops
1050  * interface functions. They work like the allocators in the other IOMMU
1051  * drivers. Its basically a bitmap which marks the allocated pages in
1052  * the aperture. Maybe it could be enhanced in the future to a more
1053  * efficient allocator.
1054  *
1055  ****************************************************************************/
1056
1057 /*
1058  * The address allocator core functions.
1059  *
1060  * called with domain->lock held
1061  */
1062
1063 /*
1064  * Used to reserve address ranges in the aperture (e.g. for exclusion
1065  * ranges.
1066  */
1067 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
1068                                       unsigned long start_page,
1069                                       unsigned int pages)
1070 {
1071         unsigned int i, last_page = dom->aperture_size >> PAGE_SHIFT;
1072
1073         if (start_page + pages > last_page)
1074                 pages = last_page - start_page;
1075
1076         for (i = start_page; i < start_page + pages; ++i) {
1077                 int index = i / APERTURE_RANGE_PAGES;
1078                 int page  = i % APERTURE_RANGE_PAGES;
1079                 __set_bit(page, dom->aperture[index]->bitmap);
1080         }
1081 }
1082
1083 /*
1084  * This function is used to add a new aperture range to an existing
1085  * aperture in case of dma_ops domain allocation or address allocation
1086  * failure.
1087  */
1088 static int alloc_new_range(struct dma_ops_domain *dma_dom,
1089                            bool populate, gfp_t gfp)
1090 {
1091         int index = dma_dom->aperture_size >> APERTURE_RANGE_SHIFT;
1092         struct amd_iommu *iommu;
1093         unsigned long i;
1094
1095 #ifdef CONFIG_IOMMU_STRESS
1096         populate = false;
1097 #endif
1098
1099         if (index >= APERTURE_MAX_RANGES)
1100                 return -ENOMEM;
1101
1102         dma_dom->aperture[index] = kzalloc(sizeof(struct aperture_range), gfp);
1103         if (!dma_dom->aperture[index])
1104                 return -ENOMEM;
1105
1106         dma_dom->aperture[index]->bitmap = (void *)get_zeroed_page(gfp);
1107         if (!dma_dom->aperture[index]->bitmap)
1108                 goto out_free;
1109
1110         dma_dom->aperture[index]->offset = dma_dom->aperture_size;
1111
1112         if (populate) {
1113                 unsigned long address = dma_dom->aperture_size;
1114                 int i, num_ptes = APERTURE_RANGE_PAGES / 512;
1115                 u64 *pte, *pte_page;
1116
1117                 for (i = 0; i < num_ptes; ++i) {
1118                         pte = alloc_pte(&dma_dom->domain, address, PAGE_SIZE,
1119                                         &pte_page, gfp);
1120                         if (!pte)
1121                                 goto out_free;
1122
1123                         dma_dom->aperture[index]->pte_pages[i] = pte_page;
1124
1125                         address += APERTURE_RANGE_SIZE / 64;
1126                 }
1127         }
1128
1129         dma_dom->aperture_size += APERTURE_RANGE_SIZE;
1130
1131         /* Initialize the exclusion range if necessary */
1132         for_each_iommu(iommu) {
1133                 if (iommu->exclusion_start &&
1134                     iommu->exclusion_start >= dma_dom->aperture[index]->offset
1135                     && iommu->exclusion_start < dma_dom->aperture_size) {
1136                         unsigned long startpage;
1137                         int pages = iommu_num_pages(iommu->exclusion_start,
1138                                                     iommu->exclusion_length,
1139                                                     PAGE_SIZE);
1140                         startpage = iommu->exclusion_start >> PAGE_SHIFT;
1141                         dma_ops_reserve_addresses(dma_dom, startpage, pages);
1142                 }
1143         }
1144
1145         /*
1146          * Check for areas already mapped as present in the new aperture
1147          * range and mark those pages as reserved in the allocator. Such
1148          * mappings may already exist as a result of requested unity
1149          * mappings for devices.
1150          */
1151         for (i = dma_dom->aperture[index]->offset;
1152              i < dma_dom->aperture_size;
1153              i += PAGE_SIZE) {
1154                 u64 *pte = fetch_pte(&dma_dom->domain, i);
1155                 if (!pte || !IOMMU_PTE_PRESENT(*pte))
1156                         continue;
1157
1158                 dma_ops_reserve_addresses(dma_dom, i << PAGE_SHIFT, 1);
1159         }
1160
1161         update_domain(&dma_dom->domain);
1162
1163         return 0;
1164
1165 out_free:
1166         update_domain(&dma_dom->domain);
1167
1168         free_page((unsigned long)dma_dom->aperture[index]->bitmap);
1169
1170         kfree(dma_dom->aperture[index]);
1171         dma_dom->aperture[index] = NULL;
1172
1173         return -ENOMEM;
1174 }
1175
1176 static unsigned long dma_ops_area_alloc(struct device *dev,
1177                                         struct dma_ops_domain *dom,
1178                                         unsigned int pages,
1179                                         unsigned long align_mask,
1180                                         u64 dma_mask,
1181                                         unsigned long start)
1182 {
1183         unsigned long next_bit = dom->next_address % APERTURE_RANGE_SIZE;
1184         int max_index = dom->aperture_size >> APERTURE_RANGE_SHIFT;
1185         int i = start >> APERTURE_RANGE_SHIFT;
1186         unsigned long boundary_size;
1187         unsigned long address = -1;
1188         unsigned long limit;
1189
1190         next_bit >>= PAGE_SHIFT;
1191
1192         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
1193                         PAGE_SIZE) >> PAGE_SHIFT;
1194
1195         for (;i < max_index; ++i) {
1196                 unsigned long offset = dom->aperture[i]->offset >> PAGE_SHIFT;
1197
1198                 if (dom->aperture[i]->offset >= dma_mask)
1199                         break;
1200
1201                 limit = iommu_device_max_index(APERTURE_RANGE_PAGES, offset,
1202                                                dma_mask >> PAGE_SHIFT);
1203
1204                 address = iommu_area_alloc(dom->aperture[i]->bitmap,
1205                                            limit, next_bit, pages, 0,
1206                                             boundary_size, align_mask);
1207                 if (address != -1) {
1208                         address = dom->aperture[i]->offset +
1209                                   (address << PAGE_SHIFT);
1210                         dom->next_address = address + (pages << PAGE_SHIFT);
1211                         break;
1212                 }
1213
1214                 next_bit = 0;
1215         }
1216
1217         return address;
1218 }
1219
1220 static unsigned long dma_ops_alloc_addresses(struct device *dev,
1221                                              struct dma_ops_domain *dom,
1222                                              unsigned int pages,
1223                                              unsigned long align_mask,
1224                                              u64 dma_mask)
1225 {
1226         unsigned long address;
1227
1228 #ifdef CONFIG_IOMMU_STRESS
1229         dom->next_address = 0;
1230         dom->need_flush = true;
1231 #endif
1232
1233         address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1234                                      dma_mask, dom->next_address);
1235
1236         if (address == -1) {
1237                 dom->next_address = 0;
1238                 address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1239                                              dma_mask, 0);
1240                 dom->need_flush = true;
1241         }
1242
1243         if (unlikely(address == -1))
1244                 address = DMA_ERROR_CODE;
1245
1246         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
1247
1248         return address;
1249 }
1250
1251 /*
1252  * The address free function.
1253  *
1254  * called with domain->lock held
1255  */
1256 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
1257                                    unsigned long address,
1258                                    unsigned int pages)
1259 {
1260         unsigned i = address >> APERTURE_RANGE_SHIFT;
1261         struct aperture_range *range = dom->aperture[i];
1262
1263         BUG_ON(i >= APERTURE_MAX_RANGES || range == NULL);
1264
1265 #ifdef CONFIG_IOMMU_STRESS
1266         if (i < 4)
1267                 return;
1268 #endif
1269
1270         if (address >= dom->next_address)
1271                 dom->need_flush = true;
1272
1273         address = (address % APERTURE_RANGE_SIZE) >> PAGE_SHIFT;
1274
1275         bitmap_clear(range->bitmap, address, pages);
1276
1277 }
1278
1279 /****************************************************************************
1280  *
1281  * The next functions belong to the domain allocation. A domain is
1282  * allocated for every IOMMU as the default domain. If device isolation
1283  * is enabled, every device get its own domain. The most important thing
1284  * about domains is the page table mapping the DMA address space they
1285  * contain.
1286  *
1287  ****************************************************************************/
1288
1289 /*
1290  * This function adds a protection domain to the global protection domain list
1291  */
1292 static void add_domain_to_list(struct protection_domain *domain)
1293 {
1294         unsigned long flags;
1295
1296         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1297         list_add(&domain->list, &amd_iommu_pd_list);
1298         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1299 }
1300
1301 /*
1302  * This function removes a protection domain to the global
1303  * protection domain list
1304  */
1305 static void del_domain_from_list(struct protection_domain *domain)
1306 {
1307         unsigned long flags;
1308
1309         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1310         list_del(&domain->list);
1311         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1312 }
1313
1314 static u16 domain_id_alloc(void)
1315 {
1316         unsigned long flags;
1317         int id;
1318
1319         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1320         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
1321         BUG_ON(id == 0);
1322         if (id > 0 && id < MAX_DOMAIN_ID)
1323                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
1324         else
1325                 id = 0;
1326         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1327
1328         return id;
1329 }
1330
1331 static void domain_id_free(int id)
1332 {
1333         unsigned long flags;
1334
1335         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1336         if (id > 0 && id < MAX_DOMAIN_ID)
1337                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
1338         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1339 }
1340
1341 static void free_pagetable(struct protection_domain *domain)
1342 {
1343         int i, j;
1344         u64 *p1, *p2, *p3;
1345
1346         p1 = domain->pt_root;
1347
1348         if (!p1)
1349                 return;
1350
1351         for (i = 0; i < 512; ++i) {
1352                 if (!IOMMU_PTE_PRESENT(p1[i]))
1353                         continue;
1354
1355                 p2 = IOMMU_PTE_PAGE(p1[i]);
1356                 for (j = 0; j < 512; ++j) {
1357                         if (!IOMMU_PTE_PRESENT(p2[j]))
1358                                 continue;
1359                         p3 = IOMMU_PTE_PAGE(p2[j]);
1360                         free_page((unsigned long)p3);
1361                 }
1362
1363                 free_page((unsigned long)p2);
1364         }
1365
1366         free_page((unsigned long)p1);
1367
1368         domain->pt_root = NULL;
1369 }
1370
1371 /*
1372  * Free a domain, only used if something went wrong in the
1373  * allocation path and we need to free an already allocated page table
1374  */
1375 static void dma_ops_domain_free(struct dma_ops_domain *dom)
1376 {
1377         int i;
1378
1379         if (!dom)
1380                 return;
1381
1382         del_domain_from_list(&dom->domain);
1383
1384         free_pagetable(&dom->domain);
1385
1386         for (i = 0; i < APERTURE_MAX_RANGES; ++i) {
1387                 if (!dom->aperture[i])
1388                         continue;
1389                 free_page((unsigned long)dom->aperture[i]->bitmap);
1390                 kfree(dom->aperture[i]);
1391         }
1392
1393         kfree(dom);
1394 }
1395
1396 /*
1397  * Allocates a new protection domain usable for the dma_ops functions.
1398  * It also initializes the page table and the address allocator data
1399  * structures required for the dma_ops interface
1400  */
1401 static struct dma_ops_domain *dma_ops_domain_alloc(void)
1402 {
1403         struct dma_ops_domain *dma_dom;
1404
1405         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
1406         if (!dma_dom)
1407                 return NULL;
1408
1409         spin_lock_init(&dma_dom->domain.lock);
1410
1411         dma_dom->domain.id = domain_id_alloc();
1412         if (dma_dom->domain.id == 0)
1413                 goto free_dma_dom;
1414         INIT_LIST_HEAD(&dma_dom->domain.dev_list);
1415         dma_dom->domain.mode = PAGE_MODE_2_LEVEL;
1416         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
1417         dma_dom->domain.flags = PD_DMA_OPS_MASK;
1418         dma_dom->domain.priv = dma_dom;
1419         if (!dma_dom->domain.pt_root)
1420                 goto free_dma_dom;
1421
1422         dma_dom->need_flush = false;
1423         dma_dom->target_dev = 0xffff;
1424
1425         add_domain_to_list(&dma_dom->domain);
1426
1427         if (alloc_new_range(dma_dom, true, GFP_KERNEL))
1428                 goto free_dma_dom;
1429
1430         /*
1431          * mark the first page as allocated so we never return 0 as
1432          * a valid dma-address. So we can use 0 as error value
1433          */
1434         dma_dom->aperture[0]->bitmap[0] = 1;
1435         dma_dom->next_address = 0;
1436
1437
1438         return dma_dom;
1439
1440 free_dma_dom:
1441         dma_ops_domain_free(dma_dom);
1442
1443         return NULL;
1444 }
1445
1446 /*
1447  * little helper function to check whether a given protection domain is a
1448  * dma_ops domain
1449  */
1450 static bool dma_ops_domain(struct protection_domain *domain)
1451 {
1452         return domain->flags & PD_DMA_OPS_MASK;
1453 }
1454
1455 static void set_dte_entry(u16 devid, struct protection_domain *domain, bool ats)
1456 {
1457         u64 pte_root = virt_to_phys(domain->pt_root);
1458         u32 flags = 0;
1459
1460         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
1461                     << DEV_ENTRY_MODE_SHIFT;
1462         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
1463
1464         if (ats)
1465                 flags |= DTE_FLAG_IOTLB;
1466
1467         amd_iommu_dev_table[devid].data[3] |= flags;
1468         amd_iommu_dev_table[devid].data[2]  = domain->id;
1469         amd_iommu_dev_table[devid].data[1]  = upper_32_bits(pte_root);
1470         amd_iommu_dev_table[devid].data[0]  = lower_32_bits(pte_root);
1471 }
1472
1473 static void clear_dte_entry(u16 devid)
1474 {
1475         /* remove entry from the device table seen by the hardware */
1476         amd_iommu_dev_table[devid].data[0] = IOMMU_PTE_P | IOMMU_PTE_TV;
1477         amd_iommu_dev_table[devid].data[1] = 0;
1478         amd_iommu_dev_table[devid].data[2] = 0;
1479
1480         amd_iommu_apply_erratum_63(devid);
1481 }
1482
1483 static void do_attach(struct device *dev, struct protection_domain *domain)
1484 {
1485         struct iommu_dev_data *dev_data;
1486         struct amd_iommu *iommu;
1487         struct pci_dev *pdev;
1488         bool ats = false;
1489         u16 devid;
1490
1491         devid    = get_device_id(dev);
1492         iommu    = amd_iommu_rlookup_table[devid];
1493         dev_data = get_dev_data(dev);
1494         pdev     = to_pci_dev(dev);
1495
1496         if (amd_iommu_iotlb_sup)
1497                 ats = pci_ats_enabled(pdev);
1498
1499         /* Update data structures */
1500         dev_data->domain = domain;
1501         list_add(&dev_data->list, &domain->dev_list);
1502         set_dte_entry(devid, domain, ats);
1503
1504         /* Do reference counting */
1505         domain->dev_iommu[iommu->index] += 1;
1506         domain->dev_cnt                 += 1;
1507
1508         /* Flush the DTE entry */
1509         device_flush_dte(dev);
1510 }
1511
1512 static void do_detach(struct device *dev)
1513 {
1514         struct iommu_dev_data *dev_data;
1515         struct amd_iommu *iommu;
1516         struct pci_dev *pdev;
1517         u16 devid;
1518
1519         devid    = get_device_id(dev);
1520         iommu    = amd_iommu_rlookup_table[devid];
1521         dev_data = get_dev_data(dev);
1522         pdev     = to_pci_dev(dev);
1523
1524         /* decrease reference counters */
1525         dev_data->domain->dev_iommu[iommu->index] -= 1;
1526         dev_data->domain->dev_cnt                 -= 1;
1527
1528         /* Update data structures */
1529         dev_data->domain = NULL;
1530         list_del(&dev_data->list);
1531         clear_dte_entry(devid);
1532
1533         /* Flush the DTE entry */
1534         device_flush_dte(dev);
1535 }
1536
1537 /*
1538  * If a device is not yet associated with a domain, this function does
1539  * assigns it visible for the hardware
1540  */
1541 static int __attach_device(struct device *dev,
1542                            struct protection_domain *domain)
1543 {
1544         struct iommu_dev_data *dev_data, *alias_data;
1545         int ret;
1546
1547         dev_data   = get_dev_data(dev);
1548         alias_data = get_dev_data(dev_data->alias);
1549
1550         if (!alias_data)
1551                 return -EINVAL;
1552
1553         /* lock domain */
1554         spin_lock(&domain->lock);
1555
1556         /* Some sanity checks */
1557         ret = -EBUSY;
1558         if (alias_data->domain != NULL &&
1559             alias_data->domain != domain)
1560                 goto out_unlock;
1561
1562         if (dev_data->domain != NULL &&
1563             dev_data->domain != domain)
1564                 goto out_unlock;
1565
1566         /* Do real assignment */
1567         if (dev_data->alias != dev) {
1568                 alias_data = get_dev_data(dev_data->alias);
1569                 if (alias_data->domain == NULL)
1570                         do_attach(dev_data->alias, domain);
1571
1572                 atomic_inc(&alias_data->bind);
1573         }
1574
1575         if (dev_data->domain == NULL)
1576                 do_attach(dev, domain);
1577
1578         atomic_inc(&dev_data->bind);
1579
1580         ret = 0;
1581
1582 out_unlock:
1583
1584         /* ready */
1585         spin_unlock(&domain->lock);
1586
1587         return ret;
1588 }
1589
1590 /*
1591  * If a device is not yet associated with a domain, this function does
1592  * assigns it visible for the hardware
1593  */
1594 static int attach_device(struct device *dev,
1595                          struct protection_domain *domain)
1596 {
1597         struct pci_dev *pdev = to_pci_dev(dev);
1598         unsigned long flags;
1599         int ret;
1600
1601         if (amd_iommu_iotlb_sup)
1602                 pci_enable_ats(pdev, PAGE_SHIFT);
1603
1604         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1605         ret = __attach_device(dev, domain);
1606         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1607
1608         /*
1609          * We might boot into a crash-kernel here. The crashed kernel
1610          * left the caches in the IOMMU dirty. So we have to flush
1611          * here to evict all dirty stuff.
1612          */
1613         domain_flush_tlb_pde(domain);
1614
1615         return ret;
1616 }
1617
1618 /*
1619  * Removes a device from a protection domain (unlocked)
1620  */
1621 static void __detach_device(struct device *dev)
1622 {
1623         struct iommu_dev_data *dev_data = get_dev_data(dev);
1624         struct iommu_dev_data *alias_data;
1625         struct protection_domain *domain;
1626         unsigned long flags;
1627
1628         BUG_ON(!dev_data->domain);
1629
1630         domain = dev_data->domain;
1631
1632         spin_lock_irqsave(&domain->lock, flags);
1633
1634         if (dev_data->alias != dev) {
1635                 alias_data = get_dev_data(dev_data->alias);
1636                 if (atomic_dec_and_test(&alias_data->bind))
1637                         do_detach(dev_data->alias);
1638         }
1639
1640         if (atomic_dec_and_test(&dev_data->bind))
1641                 do_detach(dev);
1642
1643         spin_unlock_irqrestore(&domain->lock, flags);
1644
1645         /*
1646          * If we run in passthrough mode the device must be assigned to the
1647          * passthrough domain if it is detached from any other domain.
1648          * Make sure we can deassign from the pt_domain itself.
1649          */
1650         if (iommu_pass_through &&
1651             (dev_data->domain == NULL && domain != pt_domain))
1652                 __attach_device(dev, pt_domain);
1653 }
1654
1655 /*
1656  * Removes a device from a protection domain (with devtable_lock held)
1657  */
1658 static void detach_device(struct device *dev)
1659 {
1660         struct pci_dev *pdev = to_pci_dev(dev);
1661         unsigned long flags;
1662
1663         /* lock device table */
1664         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1665         __detach_device(dev);
1666         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1667
1668         if (amd_iommu_iotlb_sup && pci_ats_enabled(pdev))
1669                 pci_disable_ats(pdev);
1670 }
1671
1672 /*
1673  * Find out the protection domain structure for a given PCI device. This
1674  * will give us the pointer to the page table root for example.
1675  */
1676 static struct protection_domain *domain_for_device(struct device *dev)
1677 {
1678         struct protection_domain *dom;
1679         struct iommu_dev_data *dev_data, *alias_data;
1680         unsigned long flags;
1681         u16 devid, alias;
1682
1683         devid      = get_device_id(dev);
1684         alias      = amd_iommu_alias_table[devid];
1685         dev_data   = get_dev_data(dev);
1686         alias_data = get_dev_data(dev_data->alias);
1687         if (!alias_data)
1688                 return NULL;
1689
1690         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
1691         dom = dev_data->domain;
1692         if (dom == NULL &&
1693             alias_data->domain != NULL) {
1694                 __attach_device(dev, alias_data->domain);
1695                 dom = alias_data->domain;
1696         }
1697
1698         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1699
1700         return dom;
1701 }
1702
1703 static int device_change_notifier(struct notifier_block *nb,
1704                                   unsigned long action, void *data)
1705 {
1706         struct device *dev = data;
1707         u16 devid;
1708         struct protection_domain *domain;
1709         struct dma_ops_domain *dma_domain;
1710         struct amd_iommu *iommu;
1711         unsigned long flags;
1712
1713         if (!check_device(dev))
1714                 return 0;
1715
1716         devid  = get_device_id(dev);
1717         iommu  = amd_iommu_rlookup_table[devid];
1718
1719         switch (action) {
1720         case BUS_NOTIFY_UNBOUND_DRIVER:
1721
1722                 domain = domain_for_device(dev);
1723
1724                 if (!domain)
1725                         goto out;
1726                 if (iommu_pass_through)
1727                         break;
1728                 detach_device(dev);
1729                 break;
1730         case BUS_NOTIFY_ADD_DEVICE:
1731
1732                 iommu_init_device(dev);
1733
1734                 domain = domain_for_device(dev);
1735
1736                 /* allocate a protection domain if a device is added */
1737                 dma_domain = find_protection_domain(devid);
1738                 if (dma_domain)
1739                         goto out;
1740                 dma_domain = dma_ops_domain_alloc();
1741                 if (!dma_domain)
1742                         goto out;
1743                 dma_domain->target_dev = devid;
1744
1745                 spin_lock_irqsave(&iommu_pd_list_lock, flags);
1746                 list_add_tail(&dma_domain->list, &iommu_pd_list);
1747                 spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1748
1749                 break;
1750         case BUS_NOTIFY_DEL_DEVICE:
1751
1752                 iommu_uninit_device(dev);
1753
1754         default:
1755                 goto out;
1756         }
1757
1758         device_flush_dte(dev);
1759         iommu_completion_wait(iommu);
1760
1761 out:
1762         return 0;
1763 }
1764
1765 static struct notifier_block device_nb = {
1766         .notifier_call = device_change_notifier,
1767 };
1768
1769 void amd_iommu_init_notifier(void)
1770 {
1771         bus_register_notifier(&pci_bus_type, &device_nb);
1772 }
1773
1774 /*****************************************************************************
1775  *
1776  * The next functions belong to the dma_ops mapping/unmapping code.
1777  *
1778  *****************************************************************************/
1779
1780 /*
1781  * In the dma_ops path we only have the struct device. This function
1782  * finds the corresponding IOMMU, the protection domain and the
1783  * requestor id for a given device.
1784  * If the device is not yet associated with a domain this is also done
1785  * in this function.
1786  */
1787 static struct protection_domain *get_domain(struct device *dev)
1788 {
1789         struct protection_domain *domain;
1790         struct dma_ops_domain *dma_dom;
1791         u16 devid = get_device_id(dev);
1792
1793         if (!check_device(dev))
1794                 return ERR_PTR(-EINVAL);
1795
1796         domain = domain_for_device(dev);
1797         if (domain != NULL && !dma_ops_domain(domain))
1798                 return ERR_PTR(-EBUSY);
1799
1800         if (domain != NULL)
1801                 return domain;
1802
1803         /* Device not bount yet - bind it */
1804         dma_dom = find_protection_domain(devid);
1805         if (!dma_dom)
1806                 dma_dom = amd_iommu_rlookup_table[devid]->default_dom;
1807         attach_device(dev, &dma_dom->domain);
1808         DUMP_printk("Using protection domain %d for device %s\n",
1809                     dma_dom->domain.id, dev_name(dev));
1810
1811         return &dma_dom->domain;
1812 }
1813
1814 static void update_device_table(struct protection_domain *domain)
1815 {
1816         struct iommu_dev_data *dev_data;
1817
1818         list_for_each_entry(dev_data, &domain->dev_list, list) {
1819                 struct pci_dev *pdev = to_pci_dev(dev_data->dev);
1820                 u16 devid = get_device_id(dev_data->dev);
1821                 set_dte_entry(devid, domain, pci_ats_enabled(pdev));
1822         }
1823 }
1824
1825 static void update_domain(struct protection_domain *domain)
1826 {
1827         if (!domain->updated)
1828                 return;
1829
1830         update_device_table(domain);
1831
1832         domain_flush_devices(domain);
1833         domain_flush_tlb_pde(domain);
1834
1835         domain->updated = false;
1836 }
1837
1838 /*
1839  * This function fetches the PTE for a given address in the aperture
1840  */
1841 static u64* dma_ops_get_pte(struct dma_ops_domain *dom,
1842                             unsigned long address)
1843 {
1844         struct aperture_range *aperture;
1845         u64 *pte, *pte_page;
1846
1847         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1848         if (!aperture)
1849                 return NULL;
1850
1851         pte = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1852         if (!pte) {
1853                 pte = alloc_pte(&dom->domain, address, PAGE_SIZE, &pte_page,
1854                                 GFP_ATOMIC);
1855                 aperture->pte_pages[APERTURE_PAGE_INDEX(address)] = pte_page;
1856         } else
1857                 pte += PM_LEVEL_INDEX(0, address);
1858
1859         update_domain(&dom->domain);
1860
1861         return pte;
1862 }
1863
1864 /*
1865  * This is the generic map function. It maps one 4kb page at paddr to
1866  * the given address in the DMA address space for the domain.
1867  */
1868 static dma_addr_t dma_ops_domain_map(struct dma_ops_domain *dom,
1869                                      unsigned long address,
1870                                      phys_addr_t paddr,
1871                                      int direction)
1872 {
1873         u64 *pte, __pte;
1874
1875         WARN_ON(address > dom->aperture_size);
1876
1877         paddr &= PAGE_MASK;
1878
1879         pte  = dma_ops_get_pte(dom, address);
1880         if (!pte)
1881                 return DMA_ERROR_CODE;
1882
1883         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
1884
1885         if (direction == DMA_TO_DEVICE)
1886                 __pte |= IOMMU_PTE_IR;
1887         else if (direction == DMA_FROM_DEVICE)
1888                 __pte |= IOMMU_PTE_IW;
1889         else if (direction == DMA_BIDIRECTIONAL)
1890                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
1891
1892         WARN_ON(*pte);
1893
1894         *pte = __pte;
1895
1896         return (dma_addr_t)address;
1897 }
1898
1899 /*
1900  * The generic unmapping function for on page in the DMA address space.
1901  */
1902 static void dma_ops_domain_unmap(struct dma_ops_domain *dom,
1903                                  unsigned long address)
1904 {
1905         struct aperture_range *aperture;
1906         u64 *pte;
1907
1908         if (address >= dom->aperture_size)
1909                 return;
1910
1911         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1912         if (!aperture)
1913                 return;
1914
1915         pte  = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1916         if (!pte)
1917                 return;
1918
1919         pte += PM_LEVEL_INDEX(0, address);
1920
1921         WARN_ON(!*pte);
1922
1923         *pte = 0ULL;
1924 }
1925
1926 /*
1927  * This function contains common code for mapping of a physically
1928  * contiguous memory region into DMA address space. It is used by all
1929  * mapping functions provided with this IOMMU driver.
1930  * Must be called with the domain lock held.
1931  */
1932 static dma_addr_t __map_single(struct device *dev,
1933                                struct dma_ops_domain *dma_dom,
1934                                phys_addr_t paddr,
1935                                size_t size,
1936                                int dir,
1937                                bool align,
1938                                u64 dma_mask)
1939 {
1940         dma_addr_t offset = paddr & ~PAGE_MASK;
1941         dma_addr_t address, start, ret;
1942         unsigned int pages;
1943         unsigned long align_mask = 0;
1944         int i;
1945
1946         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
1947         paddr &= PAGE_MASK;
1948
1949         INC_STATS_COUNTER(total_map_requests);
1950
1951         if (pages > 1)
1952                 INC_STATS_COUNTER(cross_page);
1953
1954         if (align)
1955                 align_mask = (1UL << get_order(size)) - 1;
1956
1957 retry:
1958         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
1959                                           dma_mask);
1960         if (unlikely(address == DMA_ERROR_CODE)) {
1961                 /*
1962                  * setting next_address here will let the address
1963                  * allocator only scan the new allocated range in the
1964                  * first run. This is a small optimization.
1965                  */
1966                 dma_dom->next_address = dma_dom->aperture_size;
1967
1968                 if (alloc_new_range(dma_dom, false, GFP_ATOMIC))
1969                         goto out;
1970
1971                 /*
1972                  * aperture was successfully enlarged by 128 MB, try
1973                  * allocation again
1974                  */
1975                 goto retry;
1976         }
1977
1978         start = address;
1979         for (i = 0; i < pages; ++i) {
1980                 ret = dma_ops_domain_map(dma_dom, start, paddr, dir);
1981                 if (ret == DMA_ERROR_CODE)
1982                         goto out_unmap;
1983
1984                 paddr += PAGE_SIZE;
1985                 start += PAGE_SIZE;
1986         }
1987         address += offset;
1988
1989         ADD_STATS_COUNTER(alloced_io_mem, size);
1990
1991         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1992                 domain_flush_tlb(&dma_dom->domain);
1993                 dma_dom->need_flush = false;
1994         } else if (unlikely(amd_iommu_np_cache))
1995                 domain_flush_pages(&dma_dom->domain, address, size);
1996
1997 out:
1998         return address;
1999
2000 out_unmap:
2001
2002         for (--i; i >= 0; --i) {
2003                 start -= PAGE_SIZE;
2004                 dma_ops_domain_unmap(dma_dom, start);
2005         }
2006
2007         dma_ops_free_addresses(dma_dom, address, pages);
2008
2009         return DMA_ERROR_CODE;
2010 }
2011
2012 /*
2013  * Does the reverse of the __map_single function. Must be called with
2014  * the domain lock held too
2015  */
2016 static void __unmap_single(struct dma_ops_domain *dma_dom,
2017                            dma_addr_t dma_addr,
2018                            size_t size,
2019                            int dir)
2020 {
2021         dma_addr_t flush_addr;
2022         dma_addr_t i, start;
2023         unsigned int pages;
2024
2025         if ((dma_addr == DMA_ERROR_CODE) ||
2026             (dma_addr + size > dma_dom->aperture_size))
2027                 return;
2028
2029         flush_addr = dma_addr;
2030         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
2031         dma_addr &= PAGE_MASK;
2032         start = dma_addr;
2033
2034         for (i = 0; i < pages; ++i) {
2035                 dma_ops_domain_unmap(dma_dom, start);
2036                 start += PAGE_SIZE;
2037         }
2038
2039         SUB_STATS_COUNTER(alloced_io_mem, size);
2040
2041         dma_ops_free_addresses(dma_dom, dma_addr, pages);
2042
2043         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
2044                 domain_flush_pages(&dma_dom->domain, flush_addr, size);
2045                 dma_dom->need_flush = false;
2046         }
2047 }
2048
2049 /*
2050  * The exported map_single function for dma_ops.
2051  */
2052 static dma_addr_t map_page(struct device *dev, struct page *page,
2053                            unsigned long offset, size_t size,
2054                            enum dma_data_direction dir,
2055                            struct dma_attrs *attrs)
2056 {
2057         unsigned long flags;
2058         struct protection_domain *domain;
2059         dma_addr_t addr;
2060         u64 dma_mask;
2061         phys_addr_t paddr = page_to_phys(page) + offset;
2062
2063         INC_STATS_COUNTER(cnt_map_single);
2064
2065         domain = get_domain(dev);
2066         if (PTR_ERR(domain) == -EINVAL)
2067                 return (dma_addr_t)paddr;
2068         else if (IS_ERR(domain))
2069                 return DMA_ERROR_CODE;
2070
2071         dma_mask = *dev->dma_mask;
2072
2073         spin_lock_irqsave(&domain->lock, flags);
2074
2075         addr = __map_single(dev, domain->priv, paddr, size, dir, false,
2076                             dma_mask);
2077         if (addr == DMA_ERROR_CODE)
2078                 goto out;
2079
2080         domain_flush_complete(domain);
2081
2082 out:
2083         spin_unlock_irqrestore(&domain->lock, flags);
2084
2085         return addr;
2086 }
2087
2088 /*
2089  * The exported unmap_single function for dma_ops.
2090  */
2091 static void unmap_page(struct device *dev, dma_addr_t dma_addr, size_t size,
2092                        enum dma_data_direction dir, struct dma_attrs *attrs)
2093 {
2094         unsigned long flags;
2095         struct protection_domain *domain;
2096
2097         INC_STATS_COUNTER(cnt_unmap_single);
2098
2099         domain = get_domain(dev);
2100         if (IS_ERR(domain))
2101                 return;
2102
2103         spin_lock_irqsave(&domain->lock, flags);
2104
2105         __unmap_single(domain->priv, dma_addr, size, dir);
2106
2107         domain_flush_complete(domain);
2108
2109         spin_unlock_irqrestore(&domain->lock, flags);
2110 }
2111
2112 /*
2113  * This is a special map_sg function which is used if we should map a
2114  * device which is not handled by an AMD IOMMU in the system.
2115  */
2116 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
2117                            int nelems, int dir)
2118 {
2119         struct scatterlist *s;
2120         int i;
2121
2122         for_each_sg(sglist, s, nelems, i) {
2123                 s->dma_address = (dma_addr_t)sg_phys(s);
2124                 s->dma_length  = s->length;
2125         }
2126
2127         return nelems;
2128 }
2129
2130 /*
2131  * The exported map_sg function for dma_ops (handles scatter-gather
2132  * lists).
2133  */
2134 static int map_sg(struct device *dev, struct scatterlist *sglist,
2135                   int nelems, enum dma_data_direction dir,
2136                   struct dma_attrs *attrs)
2137 {
2138         unsigned long flags;
2139         struct protection_domain *domain;
2140         int i;
2141         struct scatterlist *s;
2142         phys_addr_t paddr;
2143         int mapped_elems = 0;
2144         u64 dma_mask;
2145
2146         INC_STATS_COUNTER(cnt_map_sg);
2147
2148         domain = get_domain(dev);
2149         if (PTR_ERR(domain) == -EINVAL)
2150                 return map_sg_no_iommu(dev, sglist, nelems, dir);
2151         else if (IS_ERR(domain))
2152                 return 0;
2153
2154         dma_mask = *dev->dma_mask;
2155
2156         spin_lock_irqsave(&domain->lock, flags);
2157
2158         for_each_sg(sglist, s, nelems, i) {
2159                 paddr = sg_phys(s);
2160
2161                 s->dma_address = __map_single(dev, domain->priv,
2162                                               paddr, s->length, dir, false,
2163                                               dma_mask);
2164
2165                 if (s->dma_address) {
2166                         s->dma_length = s->length;
2167                         mapped_elems++;
2168                 } else
2169                         goto unmap;
2170         }
2171
2172         domain_flush_complete(domain);
2173
2174 out:
2175         spin_unlock_irqrestore(&domain->lock, flags);
2176
2177         return mapped_elems;
2178 unmap:
2179         for_each_sg(sglist, s, mapped_elems, i) {
2180                 if (s->dma_address)
2181                         __unmap_single(domain->priv, s->dma_address,
2182                                        s->dma_length, dir);
2183                 s->dma_address = s->dma_length = 0;
2184         }
2185
2186         mapped_elems = 0;
2187
2188         goto out;
2189 }
2190
2191 /*
2192  * The exported map_sg function for dma_ops (handles scatter-gather
2193  * lists).
2194  */
2195 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
2196                      int nelems, enum dma_data_direction dir,
2197                      struct dma_attrs *attrs)
2198 {
2199         unsigned long flags;
2200         struct protection_domain *domain;
2201         struct scatterlist *s;
2202         int i;
2203
2204         INC_STATS_COUNTER(cnt_unmap_sg);
2205
2206         domain = get_domain(dev);
2207         if (IS_ERR(domain))
2208                 return;
2209
2210         spin_lock_irqsave(&domain->lock, flags);
2211
2212         for_each_sg(sglist, s, nelems, i) {
2213                 __unmap_single(domain->priv, s->dma_address,
2214                                s->dma_length, dir);
2215                 s->dma_address = s->dma_length = 0;
2216         }
2217
2218         domain_flush_complete(domain);
2219
2220         spin_unlock_irqrestore(&domain->lock, flags);
2221 }
2222
2223 /*
2224  * The exported alloc_coherent function for dma_ops.
2225  */
2226 static void *alloc_coherent(struct device *dev, size_t size,
2227                             dma_addr_t *dma_addr, gfp_t flag)
2228 {
2229         unsigned long flags;
2230         void *virt_addr;
2231         struct protection_domain *domain;
2232         phys_addr_t paddr;
2233         u64 dma_mask = dev->coherent_dma_mask;
2234
2235         INC_STATS_COUNTER(cnt_alloc_coherent);
2236
2237         domain = get_domain(dev);
2238         if (PTR_ERR(domain) == -EINVAL) {
2239                 virt_addr = (void *)__get_free_pages(flag, get_order(size));
2240                 *dma_addr = __pa(virt_addr);
2241                 return virt_addr;
2242         } else if (IS_ERR(domain))
2243                 return NULL;
2244
2245         dma_mask  = dev->coherent_dma_mask;
2246         flag     &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
2247         flag     |= __GFP_ZERO;
2248
2249         virt_addr = (void *)__get_free_pages(flag, get_order(size));
2250         if (!virt_addr)
2251                 return NULL;
2252
2253         paddr = virt_to_phys(virt_addr);
2254
2255         if (!dma_mask)
2256                 dma_mask = *dev->dma_mask;
2257
2258         spin_lock_irqsave(&domain->lock, flags);
2259
2260         *dma_addr = __map_single(dev, domain->priv, paddr,
2261                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
2262
2263         if (*dma_addr == DMA_ERROR_CODE) {
2264                 spin_unlock_irqrestore(&domain->lock, flags);
2265                 goto out_free;
2266         }
2267
2268         domain_flush_complete(domain);
2269
2270         spin_unlock_irqrestore(&domain->lock, flags);
2271
2272         return virt_addr;
2273
2274 out_free:
2275
2276         free_pages((unsigned long)virt_addr, get_order(size));
2277
2278         return NULL;
2279 }
2280
2281 /*
2282  * The exported free_coherent function for dma_ops.
2283  */
2284 static void free_coherent(struct device *dev, size_t size,
2285                           void *virt_addr, dma_addr_t dma_addr)
2286 {
2287         unsigned long flags;
2288         struct protection_domain *domain;
2289
2290         INC_STATS_COUNTER(cnt_free_coherent);
2291
2292         domain = get_domain(dev);
2293         if (IS_ERR(domain))
2294                 goto free_mem;
2295
2296         spin_lock_irqsave(&domain->lock, flags);
2297
2298         __unmap_single(domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
2299
2300         domain_flush_complete(domain);
2301
2302         spin_unlock_irqrestore(&domain->lock, flags);
2303
2304 free_mem:
2305         free_pages((unsigned long)virt_addr, get_order(size));
2306 }
2307
2308 /*
2309  * This function is called by the DMA layer to find out if we can handle a
2310  * particular device. It is part of the dma_ops.
2311  */
2312 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
2313 {
2314         return check_device(dev);
2315 }
2316
2317 /*
2318  * The function for pre-allocating protection domains.
2319  *
2320  * If the driver core informs the DMA layer if a driver grabs a device
2321  * we don't need to preallocate the protection domains anymore.
2322  * For now we have to.
2323  */
2324 static void prealloc_protection_domains(void)
2325 {
2326         struct pci_dev *dev = NULL;
2327         struct dma_ops_domain *dma_dom;
2328         u16 devid;
2329
2330         for_each_pci_dev(dev) {
2331
2332                 /* Do we handle this device? */
2333                 if (!check_device(&dev->dev))
2334                         continue;
2335
2336                 /* Is there already any domain for it? */
2337                 if (domain_for_device(&dev->dev))
2338                         continue;
2339
2340                 devid = get_device_id(&dev->dev);
2341
2342                 dma_dom = dma_ops_domain_alloc();
2343                 if (!dma_dom)
2344                         continue;
2345                 init_unity_mappings_for_device(dma_dom, devid);
2346                 dma_dom->target_dev = devid;
2347
2348                 attach_device(&dev->dev, &dma_dom->domain);
2349
2350                 list_add_tail(&dma_dom->list, &iommu_pd_list);
2351         }
2352 }
2353
2354 static struct dma_map_ops amd_iommu_dma_ops = {
2355         .alloc_coherent = alloc_coherent,
2356         .free_coherent = free_coherent,
2357         .map_page = map_page,
2358         .unmap_page = unmap_page,
2359         .map_sg = map_sg,
2360         .unmap_sg = unmap_sg,
2361         .dma_supported = amd_iommu_dma_supported,
2362 };
2363
2364 /*
2365  * The function which clues the AMD IOMMU driver into dma_ops.
2366  */
2367
2368 void __init amd_iommu_init_api(void)
2369 {
2370         register_iommu(&amd_iommu_ops);
2371 }
2372
2373 int __init amd_iommu_init_dma_ops(void)
2374 {
2375         struct amd_iommu *iommu;
2376         int ret;
2377
2378         /*
2379          * first allocate a default protection domain for every IOMMU we
2380          * found in the system. Devices not assigned to any other
2381          * protection domain will be assigned to the default one.
2382          */
2383         for_each_iommu(iommu) {
2384                 iommu->default_dom = dma_ops_domain_alloc();
2385                 if (iommu->default_dom == NULL)
2386                         return -ENOMEM;
2387                 iommu->default_dom->domain.flags |= PD_DEFAULT_MASK;
2388                 ret = iommu_init_unity_mappings(iommu);
2389                 if (ret)
2390                         goto free_domains;
2391         }
2392
2393         /*
2394          * Pre-allocate the protection domains for each device.
2395          */
2396         prealloc_protection_domains();
2397
2398         iommu_detected = 1;
2399         swiotlb = 0;
2400
2401         /* Make the driver finally visible to the drivers */
2402         dma_ops = &amd_iommu_dma_ops;
2403
2404         amd_iommu_stats_init();
2405
2406         return 0;
2407
2408 free_domains:
2409
2410         for_each_iommu(iommu) {
2411                 if (iommu->default_dom)
2412                         dma_ops_domain_free(iommu->default_dom);
2413         }
2414
2415         return ret;
2416 }
2417
2418 /*****************************************************************************
2419  *
2420  * The following functions belong to the exported interface of AMD IOMMU
2421  *
2422  * This interface allows access to lower level functions of the IOMMU
2423  * like protection domain handling and assignement of devices to domains
2424  * which is not possible with the dma_ops interface.
2425  *
2426  *****************************************************************************/
2427
2428 static void cleanup_domain(struct protection_domain *domain)
2429 {
2430         struct iommu_dev_data *dev_data, *next;
2431         unsigned long flags;
2432
2433         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
2434
2435         list_for_each_entry_safe(dev_data, next, &domain->dev_list, list) {
2436                 struct device *dev = dev_data->dev;
2437
2438                 __detach_device(dev);
2439                 atomic_set(&dev_data->bind, 0);
2440         }
2441
2442         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
2443 }
2444
2445 static void protection_domain_free(struct protection_domain *domain)
2446 {
2447         if (!domain)
2448                 return;
2449
2450         del_domain_from_list(domain);
2451
2452         if (domain->id)
2453                 domain_id_free(domain->id);
2454
2455         kfree(domain);
2456 }
2457
2458 static struct protection_domain *protection_domain_alloc(void)
2459 {
2460         struct protection_domain *domain;
2461
2462         domain = kzalloc(sizeof(*domain), GFP_KERNEL);
2463         if (!domain)
2464                 return NULL;
2465
2466         spin_lock_init(&domain->lock);
2467         mutex_init(&domain->api_lock);
2468         domain->id = domain_id_alloc();
2469         if (!domain->id)
2470                 goto out_err;
2471         INIT_LIST_HEAD(&domain->dev_list);
2472
2473         add_domain_to_list(domain);
2474
2475         return domain;
2476
2477 out_err:
2478         kfree(domain);
2479
2480         return NULL;
2481 }
2482
2483 static int amd_iommu_domain_init(struct iommu_domain *dom)
2484 {
2485         struct protection_domain *domain;
2486
2487         domain = protection_domain_alloc();
2488         if (!domain)
2489                 goto out_free;
2490
2491         domain->mode    = PAGE_MODE_3_LEVEL;
2492         domain->pt_root = (void *)get_zeroed_page(GFP_KERNEL);
2493         if (!domain->pt_root)
2494                 goto out_free;
2495
2496         dom->priv = domain;
2497
2498         return 0;
2499
2500 out_free:
2501         protection_domain_free(domain);
2502
2503         return -ENOMEM;
2504 }
2505
2506 static void amd_iommu_domain_destroy(struct iommu_domain *dom)
2507 {
2508         struct protection_domain *domain = dom->priv;
2509
2510         if (!domain)
2511                 return;
2512
2513         if (domain->dev_cnt > 0)
2514                 cleanup_domain(domain);
2515
2516         BUG_ON(domain->dev_cnt != 0);
2517
2518         free_pagetable(domain);
2519
2520         protection_domain_free(domain);
2521
2522         dom->priv = NULL;
2523 }
2524
2525 static void amd_iommu_detach_device(struct iommu_domain *dom,
2526                                     struct device *dev)
2527 {
2528         struct iommu_dev_data *dev_data = dev->archdata.iommu;
2529         struct amd_iommu *iommu;
2530         u16 devid;
2531
2532         if (!check_device(dev))
2533                 return;
2534
2535         devid = get_device_id(dev);
2536
2537         if (dev_data->domain != NULL)
2538                 detach_device(dev);
2539
2540         iommu = amd_iommu_rlookup_table[devid];
2541         if (!iommu)
2542                 return;
2543
2544         device_flush_dte(dev);
2545         iommu_completion_wait(iommu);
2546 }
2547
2548 static int amd_iommu_attach_device(struct iommu_domain *dom,
2549                                    struct device *dev)
2550 {
2551         struct protection_domain *domain = dom->priv;
2552         struct iommu_dev_data *dev_data;
2553         struct amd_iommu *iommu;
2554         int ret;
2555         u16 devid;
2556
2557         if (!check_device(dev))
2558                 return -EINVAL;
2559
2560         dev_data = dev->archdata.iommu;
2561
2562         devid = get_device_id(dev);
2563
2564         iommu = amd_iommu_rlookup_table[devid];
2565         if (!iommu)
2566                 return -EINVAL;
2567
2568         if (dev_data->domain)
2569                 detach_device(dev);
2570
2571         ret = attach_device(dev, domain);
2572
2573         iommu_completion_wait(iommu);
2574
2575         return ret;
2576 }
2577
2578 static int amd_iommu_map(struct iommu_domain *dom, unsigned long iova,
2579                          phys_addr_t paddr, int gfp_order, int iommu_prot)
2580 {
2581         unsigned long page_size = 0x1000UL << gfp_order;
2582         struct protection_domain *domain = dom->priv;
2583         int prot = 0;
2584         int ret;
2585
2586         if (iommu_prot & IOMMU_READ)
2587                 prot |= IOMMU_PROT_IR;
2588         if (iommu_prot & IOMMU_WRITE)
2589                 prot |= IOMMU_PROT_IW;
2590
2591         mutex_lock(&domain->api_lock);
2592         ret = iommu_map_page(domain, iova, paddr, prot, page_size);
2593         mutex_unlock(&domain->api_lock);
2594
2595         return ret;
2596 }
2597
2598 static int amd_iommu_unmap(struct iommu_domain *dom, unsigned long iova,
2599                            int gfp_order)
2600 {
2601         struct protection_domain *domain = dom->priv;
2602         unsigned long page_size, unmap_size;
2603
2604         page_size  = 0x1000UL << gfp_order;
2605
2606         mutex_lock(&domain->api_lock);
2607         unmap_size = iommu_unmap_page(domain, iova, page_size);
2608         mutex_unlock(&domain->api_lock);
2609
2610         domain_flush_tlb_pde(domain);
2611
2612         return get_order(unmap_size);
2613 }
2614
2615 static phys_addr_t amd_iommu_iova_to_phys(struct iommu_domain *dom,
2616                                           unsigned long iova)
2617 {
2618         struct protection_domain *domain = dom->priv;
2619         unsigned long offset_mask;
2620         phys_addr_t paddr;
2621         u64 *pte, __pte;
2622
2623         pte = fetch_pte(domain, iova);
2624
2625         if (!pte || !IOMMU_PTE_PRESENT(*pte))
2626                 return 0;
2627
2628         if (PM_PTE_LEVEL(*pte) == 0)
2629                 offset_mask = PAGE_SIZE - 1;
2630         else
2631                 offset_mask = PTE_PAGE_SIZE(*pte) - 1;
2632
2633         __pte = *pte & PM_ADDR_MASK;
2634         paddr = (__pte & ~offset_mask) | (iova & offset_mask);
2635
2636         return paddr;
2637 }
2638
2639 static int amd_iommu_domain_has_cap(struct iommu_domain *domain,
2640                                     unsigned long cap)
2641 {
2642         switch (cap) {
2643         case IOMMU_CAP_CACHE_COHERENCY:
2644                 return 1;
2645         }
2646
2647         return 0;
2648 }
2649
2650 static struct iommu_ops amd_iommu_ops = {
2651         .domain_init = amd_iommu_domain_init,
2652         .domain_destroy = amd_iommu_domain_destroy,
2653         .attach_dev = amd_iommu_attach_device,
2654         .detach_dev = amd_iommu_detach_device,
2655         .map = amd_iommu_map,
2656         .unmap = amd_iommu_unmap,
2657         .iova_to_phys = amd_iommu_iova_to_phys,
2658         .domain_has_cap = amd_iommu_domain_has_cap,
2659 };
2660
2661 /*****************************************************************************
2662  *
2663  * The next functions do a basic initialization of IOMMU for pass through
2664  * mode
2665  *
2666  * In passthrough mode the IOMMU is initialized and enabled but not used for
2667  * DMA-API translation.
2668  *
2669  *****************************************************************************/
2670
2671 int __init amd_iommu_init_passthrough(void)
2672 {
2673         struct amd_iommu *iommu;
2674         struct pci_dev *dev = NULL;
2675         u16 devid;
2676
2677         /* allocate passthrough domain */
2678         pt_domain = protection_domain_alloc();
2679         if (!pt_domain)
2680                 return -ENOMEM;
2681
2682         pt_domain->mode |= PAGE_MODE_NONE;
2683
2684         for_each_pci_dev(dev) {
2685                 if (!check_device(&dev->dev))
2686                         continue;
2687
2688                 devid = get_device_id(&dev->dev);
2689
2690                 iommu = amd_iommu_rlookup_table[devid];
2691                 if (!iommu)
2692                         continue;
2693
2694                 attach_device(&dev->dev, pt_domain);
2695         }
2696
2697         pr_info("AMD-Vi: Initialized for Passthrough Mode\n");
2698
2699         return 0;
2700 }