x86/amd-iommu: Add support for invalidate_all command
[linux-2.6.git] / arch / x86 / kernel / amd_iommu.c
1 /*
2  * Copyright (C) 2007-2010 Advanced Micro Devices, Inc.
3  * Author: Joerg Roedel <joerg.roedel@amd.com>
4  *         Leo Duran <leo.duran@amd.com>
5  *
6  * This program is free software; you can redistribute it and/or modify it
7  * under the terms of the GNU General Public License version 2 as published
8  * by the Free Software Foundation.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  * You should have received a copy of the GNU General Public License
16  * along with this program; if not, write to the Free Software
17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
18  */
19
20 #include <linux/pci.h>
21 #include <linux/bitmap.h>
22 #include <linux/slab.h>
23 #include <linux/debugfs.h>
24 #include <linux/scatterlist.h>
25 #include <linux/dma-mapping.h>
26 #include <linux/iommu-helper.h>
27 #include <linux/iommu.h>
28 #include <linux/delay.h>
29 #include <asm/proto.h>
30 #include <asm/iommu.h>
31 #include <asm/gart.h>
32 #include <asm/amd_iommu_proto.h>
33 #include <asm/amd_iommu_types.h>
34 #include <asm/amd_iommu.h>
35
36 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
37
38 #define LOOP_TIMEOUT    100000
39
40 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
41
42 /* A list of preallocated protection domains */
43 static LIST_HEAD(iommu_pd_list);
44 static DEFINE_SPINLOCK(iommu_pd_list_lock);
45
46 /*
47  * Domain for untranslated devices - only allocated
48  * if iommu=pt passed on kernel cmd line.
49  */
50 static struct protection_domain *pt_domain;
51
52 static struct iommu_ops amd_iommu_ops;
53
54 /*
55  * general struct to manage commands send to an IOMMU
56  */
57 struct iommu_cmd {
58         u32 data[4];
59 };
60
61 static void update_domain(struct protection_domain *domain);
62
63 /****************************************************************************
64  *
65  * Helper functions
66  *
67  ****************************************************************************/
68
69 static inline u16 get_device_id(struct device *dev)
70 {
71         struct pci_dev *pdev = to_pci_dev(dev);
72
73         return calc_devid(pdev->bus->number, pdev->devfn);
74 }
75
76 static struct iommu_dev_data *get_dev_data(struct device *dev)
77 {
78         return dev->archdata.iommu;
79 }
80
81 /*
82  * In this function the list of preallocated protection domains is traversed to
83  * find the domain for a specific device
84  */
85 static struct dma_ops_domain *find_protection_domain(u16 devid)
86 {
87         struct dma_ops_domain *entry, *ret = NULL;
88         unsigned long flags;
89         u16 alias = amd_iommu_alias_table[devid];
90
91         if (list_empty(&iommu_pd_list))
92                 return NULL;
93
94         spin_lock_irqsave(&iommu_pd_list_lock, flags);
95
96         list_for_each_entry(entry, &iommu_pd_list, list) {
97                 if (entry->target_dev == devid ||
98                     entry->target_dev == alias) {
99                         ret = entry;
100                         break;
101                 }
102         }
103
104         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
105
106         return ret;
107 }
108
109 /*
110  * This function checks if the driver got a valid device from the caller to
111  * avoid dereferencing invalid pointers.
112  */
113 static bool check_device(struct device *dev)
114 {
115         u16 devid;
116
117         if (!dev || !dev->dma_mask)
118                 return false;
119
120         /* No device or no PCI device */
121         if (dev->bus != &pci_bus_type)
122                 return false;
123
124         devid = get_device_id(dev);
125
126         /* Out of our scope? */
127         if (devid > amd_iommu_last_bdf)
128                 return false;
129
130         if (amd_iommu_rlookup_table[devid] == NULL)
131                 return false;
132
133         return true;
134 }
135
136 static int iommu_init_device(struct device *dev)
137 {
138         struct iommu_dev_data *dev_data;
139         struct pci_dev *pdev;
140         u16 devid, alias;
141
142         if (dev->archdata.iommu)
143                 return 0;
144
145         dev_data = kzalloc(sizeof(*dev_data), GFP_KERNEL);
146         if (!dev_data)
147                 return -ENOMEM;
148
149         dev_data->dev = dev;
150
151         devid = get_device_id(dev);
152         alias = amd_iommu_alias_table[devid];
153         pdev = pci_get_bus_and_slot(PCI_BUS(alias), alias & 0xff);
154         if (pdev)
155                 dev_data->alias = &pdev->dev;
156
157         atomic_set(&dev_data->bind, 0);
158
159         dev->archdata.iommu = dev_data;
160
161
162         return 0;
163 }
164
165 static void iommu_uninit_device(struct device *dev)
166 {
167         kfree(dev->archdata.iommu);
168 }
169
170 void __init amd_iommu_uninit_devices(void)
171 {
172         struct pci_dev *pdev = NULL;
173
174         for_each_pci_dev(pdev) {
175
176                 if (!check_device(&pdev->dev))
177                         continue;
178
179                 iommu_uninit_device(&pdev->dev);
180         }
181 }
182
183 int __init amd_iommu_init_devices(void)
184 {
185         struct pci_dev *pdev = NULL;
186         int ret = 0;
187
188         for_each_pci_dev(pdev) {
189
190                 if (!check_device(&pdev->dev))
191                         continue;
192
193                 ret = iommu_init_device(&pdev->dev);
194                 if (ret)
195                         goto out_free;
196         }
197
198         return 0;
199
200 out_free:
201
202         amd_iommu_uninit_devices();
203
204         return ret;
205 }
206 #ifdef CONFIG_AMD_IOMMU_STATS
207
208 /*
209  * Initialization code for statistics collection
210  */
211
212 DECLARE_STATS_COUNTER(compl_wait);
213 DECLARE_STATS_COUNTER(cnt_map_single);
214 DECLARE_STATS_COUNTER(cnt_unmap_single);
215 DECLARE_STATS_COUNTER(cnt_map_sg);
216 DECLARE_STATS_COUNTER(cnt_unmap_sg);
217 DECLARE_STATS_COUNTER(cnt_alloc_coherent);
218 DECLARE_STATS_COUNTER(cnt_free_coherent);
219 DECLARE_STATS_COUNTER(cross_page);
220 DECLARE_STATS_COUNTER(domain_flush_single);
221 DECLARE_STATS_COUNTER(domain_flush_all);
222 DECLARE_STATS_COUNTER(alloced_io_mem);
223 DECLARE_STATS_COUNTER(total_map_requests);
224
225 static struct dentry *stats_dir;
226 static struct dentry *de_fflush;
227
228 static void amd_iommu_stats_add(struct __iommu_counter *cnt)
229 {
230         if (stats_dir == NULL)
231                 return;
232
233         cnt->dent = debugfs_create_u64(cnt->name, 0444, stats_dir,
234                                        &cnt->value);
235 }
236
237 static void amd_iommu_stats_init(void)
238 {
239         stats_dir = debugfs_create_dir("amd-iommu", NULL);
240         if (stats_dir == NULL)
241                 return;
242
243         de_fflush  = debugfs_create_bool("fullflush", 0444, stats_dir,
244                                          (u32 *)&amd_iommu_unmap_flush);
245
246         amd_iommu_stats_add(&compl_wait);
247         amd_iommu_stats_add(&cnt_map_single);
248         amd_iommu_stats_add(&cnt_unmap_single);
249         amd_iommu_stats_add(&cnt_map_sg);
250         amd_iommu_stats_add(&cnt_unmap_sg);
251         amd_iommu_stats_add(&cnt_alloc_coherent);
252         amd_iommu_stats_add(&cnt_free_coherent);
253         amd_iommu_stats_add(&cross_page);
254         amd_iommu_stats_add(&domain_flush_single);
255         amd_iommu_stats_add(&domain_flush_all);
256         amd_iommu_stats_add(&alloced_io_mem);
257         amd_iommu_stats_add(&total_map_requests);
258 }
259
260 #endif
261
262 /****************************************************************************
263  *
264  * Interrupt handling functions
265  *
266  ****************************************************************************/
267
268 static void dump_dte_entry(u16 devid)
269 {
270         int i;
271
272         for (i = 0; i < 8; ++i)
273                 pr_err("AMD-Vi: DTE[%d]: %08x\n", i,
274                         amd_iommu_dev_table[devid].data[i]);
275 }
276
277 static void dump_command(unsigned long phys_addr)
278 {
279         struct iommu_cmd *cmd = phys_to_virt(phys_addr);
280         int i;
281
282         for (i = 0; i < 4; ++i)
283                 pr_err("AMD-Vi: CMD[%d]: %08x\n", i, cmd->data[i]);
284 }
285
286 static void iommu_print_event(struct amd_iommu *iommu, void *__evt)
287 {
288         u32 *event = __evt;
289         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
290         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
291         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
292         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
293         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
294
295         printk(KERN_ERR "AMD-Vi: Event logged [");
296
297         switch (type) {
298         case EVENT_TYPE_ILL_DEV:
299                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
300                        "address=0x%016llx flags=0x%04x]\n",
301                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
302                        address, flags);
303                 dump_dte_entry(devid);
304                 break;
305         case EVENT_TYPE_IO_FAULT:
306                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
307                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
308                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
309                        domid, address, flags);
310                 break;
311         case EVENT_TYPE_DEV_TAB_ERR:
312                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
313                        "address=0x%016llx flags=0x%04x]\n",
314                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
315                        address, flags);
316                 break;
317         case EVENT_TYPE_PAGE_TAB_ERR:
318                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
319                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
320                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
321                        domid, address, flags);
322                 break;
323         case EVENT_TYPE_ILL_CMD:
324                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
325                 dump_command(address);
326                 break;
327         case EVENT_TYPE_CMD_HARD_ERR:
328                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
329                        "flags=0x%04x]\n", address, flags);
330                 break;
331         case EVENT_TYPE_IOTLB_INV_TO:
332                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
333                        "address=0x%016llx]\n",
334                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
335                        address);
336                 break;
337         case EVENT_TYPE_INV_DEV_REQ:
338                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
339                        "address=0x%016llx flags=0x%04x]\n",
340                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
341                        address, flags);
342                 break;
343         default:
344                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
345         }
346 }
347
348 static void iommu_poll_events(struct amd_iommu *iommu)
349 {
350         u32 head, tail;
351         unsigned long flags;
352
353         spin_lock_irqsave(&iommu->lock, flags);
354
355         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
356         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
357
358         while (head != tail) {
359                 iommu_print_event(iommu, iommu->evt_buf + head);
360                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
361         }
362
363         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
364
365         spin_unlock_irqrestore(&iommu->lock, flags);
366 }
367
368 irqreturn_t amd_iommu_int_handler(int irq, void *data)
369 {
370         struct amd_iommu *iommu;
371
372         for_each_iommu(iommu)
373                 iommu_poll_events(iommu);
374
375         return IRQ_HANDLED;
376 }
377
378 /****************************************************************************
379  *
380  * IOMMU command queuing functions
381  *
382  ****************************************************************************/
383
384 static int wait_on_sem(volatile u64 *sem)
385 {
386         int i = 0;
387
388         while (*sem == 0 && i < LOOP_TIMEOUT) {
389                 udelay(1);
390                 i += 1;
391         }
392
393         if (i == LOOP_TIMEOUT) {
394                 pr_alert("AMD-Vi: Completion-Wait loop timed out\n");
395                 return -EIO;
396         }
397
398         return 0;
399 }
400
401 static void copy_cmd_to_buffer(struct amd_iommu *iommu,
402                                struct iommu_cmd *cmd,
403                                u32 tail)
404 {
405         u8 *target;
406
407         target = iommu->cmd_buf + tail;
408         tail   = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
409
410         /* Copy command to buffer */
411         memcpy(target, cmd, sizeof(*cmd));
412
413         /* Tell the IOMMU about it */
414         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
415 }
416
417 static void build_completion_wait(struct iommu_cmd *cmd, u64 address)
418 {
419         WARN_ON(address & 0x7ULL);
420
421         memset(cmd, 0, sizeof(*cmd));
422         cmd->data[0] = lower_32_bits(__pa(address)) | CMD_COMPL_WAIT_STORE_MASK;
423         cmd->data[1] = upper_32_bits(__pa(address));
424         cmd->data[2] = 1;
425         CMD_SET_TYPE(cmd, CMD_COMPL_WAIT);
426 }
427
428 static void build_inv_dte(struct iommu_cmd *cmd, u16 devid)
429 {
430         memset(cmd, 0, sizeof(*cmd));
431         cmd->data[0] = devid;
432         CMD_SET_TYPE(cmd, CMD_INV_DEV_ENTRY);
433 }
434
435 static void build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
436                                   size_t size, u16 domid, int pde)
437 {
438         u64 pages;
439         int s;
440
441         pages = iommu_num_pages(address, size, PAGE_SIZE);
442         s     = 0;
443
444         if (pages > 1) {
445                 /*
446                  * If we have to flush more than one page, flush all
447                  * TLB entries for this domain
448                  */
449                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
450                 s = 1;
451         }
452
453         address &= PAGE_MASK;
454
455         memset(cmd, 0, sizeof(*cmd));
456         cmd->data[1] |= domid;
457         cmd->data[2]  = lower_32_bits(address);
458         cmd->data[3]  = upper_32_bits(address);
459         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
460         if (s) /* size bit - we flush more than one 4kb page */
461                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
462         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
463                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
464 }
465
466 static void build_inv_all(struct iommu_cmd *cmd)
467 {
468         memset(cmd, 0, sizeof(*cmd));
469         CMD_SET_TYPE(cmd, CMD_INV_ALL);
470 }
471
472 /*
473  * Writes the command to the IOMMUs command buffer and informs the
474  * hardware about the new command.
475  */
476 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
477 {
478         u32 left, tail, head, next_tail;
479         unsigned long flags;
480
481         WARN_ON(iommu->cmd_buf_size & CMD_BUFFER_UNINITIALIZED);
482
483 again:
484         spin_lock_irqsave(&iommu->lock, flags);
485
486         head      = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
487         tail      = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
488         next_tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
489         left      = (head - next_tail) % iommu->cmd_buf_size;
490
491         if (left <= 2) {
492                 struct iommu_cmd sync_cmd;
493                 volatile u64 sem = 0;
494                 int ret;
495
496                 build_completion_wait(&sync_cmd, (u64)&sem);
497                 copy_cmd_to_buffer(iommu, &sync_cmd, tail);
498
499                 spin_unlock_irqrestore(&iommu->lock, flags);
500
501                 if ((ret = wait_on_sem(&sem)) != 0)
502                         return ret;
503
504                 goto again;
505         }
506
507         copy_cmd_to_buffer(iommu, cmd, tail);
508
509         /* We need to sync now to make sure all commands are processed */
510         iommu->need_sync = true;
511
512         spin_unlock_irqrestore(&iommu->lock, flags);
513
514         return 0;
515 }
516
517 /*
518  * This function queues a completion wait command into the command
519  * buffer of an IOMMU
520  */
521 static int iommu_completion_wait(struct amd_iommu *iommu)
522 {
523         struct iommu_cmd cmd;
524         volatile u64 sem = 0;
525         int ret;
526
527         if (!iommu->need_sync)
528                 return 0;
529
530         build_completion_wait(&cmd, (u64)&sem);
531
532         ret = iommu_queue_command(iommu, &cmd);
533         if (ret)
534                 return ret;
535
536         return wait_on_sem(&sem);
537 }
538
539 static int iommu_flush_dte(struct amd_iommu *iommu, u16 devid)
540 {
541         struct iommu_cmd cmd;
542
543         build_inv_dte(&cmd, devid);
544
545         return iommu_queue_command(iommu, &cmd);
546 }
547
548 static void iommu_flush_dte_all(struct amd_iommu *iommu)
549 {
550         u32 devid;
551
552         for (devid = 0; devid <= 0xffff; ++devid)
553                 iommu_flush_dte(iommu, devid);
554
555         iommu_completion_wait(iommu);
556 }
557
558 /*
559  * This function uses heavy locking and may disable irqs for some time. But
560  * this is no issue because it is only called during resume.
561  */
562 static void iommu_flush_tlb_all(struct amd_iommu *iommu)
563 {
564         u32 dom_id;
565
566         for (dom_id = 0; dom_id <= 0xffff; ++dom_id) {
567                 struct iommu_cmd cmd;
568                 build_inv_iommu_pages(&cmd, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS,
569                                       dom_id, 1);
570                 iommu_queue_command(iommu, &cmd);
571         }
572
573         iommu_completion_wait(iommu);
574 }
575
576 static void iommu_flush_all(struct amd_iommu *iommu)
577 {
578         struct iommu_cmd cmd;
579
580         build_inv_all(&cmd);
581
582         iommu_queue_command(iommu, &cmd);
583         iommu_completion_wait(iommu);
584 }
585
586 void iommu_flush_all_caches(struct amd_iommu *iommu)
587 {
588         if (iommu_feature(iommu, FEATURE_IA)) {
589                 iommu_flush_all(iommu);
590         } else {
591                 iommu_flush_dte_all(iommu);
592                 iommu_flush_tlb_all(iommu);
593         }
594 }
595
596 /*
597  * Command send function for invalidating a device table entry
598  */
599 static int device_flush_dte(struct device *dev)
600 {
601         struct amd_iommu *iommu;
602         u16 devid;
603
604         devid = get_device_id(dev);
605         iommu = amd_iommu_rlookup_table[devid];
606
607         return iommu_flush_dte(iommu, devid);
608 }
609
610 /*
611  * TLB invalidation function which is called from the mapping functions.
612  * It invalidates a single PTE if the range to flush is within a single
613  * page. Otherwise it flushes the whole TLB of the IOMMU.
614  */
615 static void __domain_flush_pages(struct protection_domain *domain,
616                                  u64 address, size_t size, int pde)
617 {
618         struct iommu_cmd cmd;
619         int ret = 0, i;
620
621         build_inv_iommu_pages(&cmd, address, size, domain->id, pde);
622
623         for (i = 0; i < amd_iommus_present; ++i) {
624                 if (!domain->dev_iommu[i])
625                         continue;
626
627                 /*
628                  * Devices of this domain are behind this IOMMU
629                  * We need a TLB flush
630                  */
631                 ret |= iommu_queue_command(amd_iommus[i], &cmd);
632         }
633
634         WARN_ON(ret);
635 }
636
637 static void domain_flush_pages(struct protection_domain *domain,
638                                u64 address, size_t size)
639 {
640         __domain_flush_pages(domain, address, size, 0);
641 }
642
643 /* Flush the whole IO/TLB for a given protection domain */
644 static void domain_flush_tlb(struct protection_domain *domain)
645 {
646         __domain_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 0);
647 }
648
649 /* Flush the whole IO/TLB for a given protection domain - including PDE */
650 static void domain_flush_tlb_pde(struct protection_domain *domain)
651 {
652         __domain_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 1);
653 }
654
655 static void domain_flush_complete(struct protection_domain *domain)
656 {
657         int i;
658
659         for (i = 0; i < amd_iommus_present; ++i) {
660                 if (!domain->dev_iommu[i])
661                         continue;
662
663                 /*
664                  * Devices of this domain are behind this IOMMU
665                  * We need to wait for completion of all commands.
666                  */
667                 iommu_completion_wait(amd_iommus[i]);
668         }
669 }
670
671
672 /*
673  * This function flushes the DTEs for all devices in domain
674  */
675 static void domain_flush_devices(struct protection_domain *domain)
676 {
677         struct iommu_dev_data *dev_data;
678         unsigned long flags;
679
680         spin_lock_irqsave(&domain->lock, flags);
681
682         list_for_each_entry(dev_data, &domain->dev_list, list)
683                 device_flush_dte(dev_data->dev);
684
685         spin_unlock_irqrestore(&domain->lock, flags);
686 }
687
688 /****************************************************************************
689  *
690  * The functions below are used the create the page table mappings for
691  * unity mapped regions.
692  *
693  ****************************************************************************/
694
695 /*
696  * This function is used to add another level to an IO page table. Adding
697  * another level increases the size of the address space by 9 bits to a size up
698  * to 64 bits.
699  */
700 static bool increase_address_space(struct protection_domain *domain,
701                                    gfp_t gfp)
702 {
703         u64 *pte;
704
705         if (domain->mode == PAGE_MODE_6_LEVEL)
706                 /* address space already 64 bit large */
707                 return false;
708
709         pte = (void *)get_zeroed_page(gfp);
710         if (!pte)
711                 return false;
712
713         *pte             = PM_LEVEL_PDE(domain->mode,
714                                         virt_to_phys(domain->pt_root));
715         domain->pt_root  = pte;
716         domain->mode    += 1;
717         domain->updated  = true;
718
719         return true;
720 }
721
722 static u64 *alloc_pte(struct protection_domain *domain,
723                       unsigned long address,
724                       unsigned long page_size,
725                       u64 **pte_page,
726                       gfp_t gfp)
727 {
728         int level, end_lvl;
729         u64 *pte, *page;
730
731         BUG_ON(!is_power_of_2(page_size));
732
733         while (address > PM_LEVEL_SIZE(domain->mode))
734                 increase_address_space(domain, gfp);
735
736         level   = domain->mode - 1;
737         pte     = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
738         address = PAGE_SIZE_ALIGN(address, page_size);
739         end_lvl = PAGE_SIZE_LEVEL(page_size);
740
741         while (level > end_lvl) {
742                 if (!IOMMU_PTE_PRESENT(*pte)) {
743                         page = (u64 *)get_zeroed_page(gfp);
744                         if (!page)
745                                 return NULL;
746                         *pte = PM_LEVEL_PDE(level, virt_to_phys(page));
747                 }
748
749                 /* No level skipping support yet */
750                 if (PM_PTE_LEVEL(*pte) != level)
751                         return NULL;
752
753                 level -= 1;
754
755                 pte = IOMMU_PTE_PAGE(*pte);
756
757                 if (pte_page && level == end_lvl)
758                         *pte_page = pte;
759
760                 pte = &pte[PM_LEVEL_INDEX(level, address)];
761         }
762
763         return pte;
764 }
765
766 /*
767  * This function checks if there is a PTE for a given dma address. If
768  * there is one, it returns the pointer to it.
769  */
770 static u64 *fetch_pte(struct protection_domain *domain, unsigned long address)
771 {
772         int level;
773         u64 *pte;
774
775         if (address > PM_LEVEL_SIZE(domain->mode))
776                 return NULL;
777
778         level   =  domain->mode - 1;
779         pte     = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
780
781         while (level > 0) {
782
783                 /* Not Present */
784                 if (!IOMMU_PTE_PRESENT(*pte))
785                         return NULL;
786
787                 /* Large PTE */
788                 if (PM_PTE_LEVEL(*pte) == 0x07) {
789                         unsigned long pte_mask, __pte;
790
791                         /*
792                          * If we have a series of large PTEs, make
793                          * sure to return a pointer to the first one.
794                          */
795                         pte_mask = PTE_PAGE_SIZE(*pte);
796                         pte_mask = ~((PAGE_SIZE_PTE_COUNT(pte_mask) << 3) - 1);
797                         __pte    = ((unsigned long)pte) & pte_mask;
798
799                         return (u64 *)__pte;
800                 }
801
802                 /* No level skipping support yet */
803                 if (PM_PTE_LEVEL(*pte) != level)
804                         return NULL;
805
806                 level -= 1;
807
808                 /* Walk to the next level */
809                 pte = IOMMU_PTE_PAGE(*pte);
810                 pte = &pte[PM_LEVEL_INDEX(level, address)];
811         }
812
813         return pte;
814 }
815
816 /*
817  * Generic mapping functions. It maps a physical address into a DMA
818  * address space. It allocates the page table pages if necessary.
819  * In the future it can be extended to a generic mapping function
820  * supporting all features of AMD IOMMU page tables like level skipping
821  * and full 64 bit address spaces.
822  */
823 static int iommu_map_page(struct protection_domain *dom,
824                           unsigned long bus_addr,
825                           unsigned long phys_addr,
826                           int prot,
827                           unsigned long page_size)
828 {
829         u64 __pte, *pte;
830         int i, count;
831
832         if (!(prot & IOMMU_PROT_MASK))
833                 return -EINVAL;
834
835         bus_addr  = PAGE_ALIGN(bus_addr);
836         phys_addr = PAGE_ALIGN(phys_addr);
837         count     = PAGE_SIZE_PTE_COUNT(page_size);
838         pte       = alloc_pte(dom, bus_addr, page_size, NULL, GFP_KERNEL);
839
840         for (i = 0; i < count; ++i)
841                 if (IOMMU_PTE_PRESENT(pte[i]))
842                         return -EBUSY;
843
844         if (page_size > PAGE_SIZE) {
845                 __pte = PAGE_SIZE_PTE(phys_addr, page_size);
846                 __pte |= PM_LEVEL_ENC(7) | IOMMU_PTE_P | IOMMU_PTE_FC;
847         } else
848                 __pte = phys_addr | IOMMU_PTE_P | IOMMU_PTE_FC;
849
850         if (prot & IOMMU_PROT_IR)
851                 __pte |= IOMMU_PTE_IR;
852         if (prot & IOMMU_PROT_IW)
853                 __pte |= IOMMU_PTE_IW;
854
855         for (i = 0; i < count; ++i)
856                 pte[i] = __pte;
857
858         update_domain(dom);
859
860         return 0;
861 }
862
863 static unsigned long iommu_unmap_page(struct protection_domain *dom,
864                                       unsigned long bus_addr,
865                                       unsigned long page_size)
866 {
867         unsigned long long unmap_size, unmapped;
868         u64 *pte;
869
870         BUG_ON(!is_power_of_2(page_size));
871
872         unmapped = 0;
873
874         while (unmapped < page_size) {
875
876                 pte = fetch_pte(dom, bus_addr);
877
878                 if (!pte) {
879                         /*
880                          * No PTE for this address
881                          * move forward in 4kb steps
882                          */
883                         unmap_size = PAGE_SIZE;
884                 } else if (PM_PTE_LEVEL(*pte) == 0) {
885                         /* 4kb PTE found for this address */
886                         unmap_size = PAGE_SIZE;
887                         *pte       = 0ULL;
888                 } else {
889                         int count, i;
890
891                         /* Large PTE found which maps this address */
892                         unmap_size = PTE_PAGE_SIZE(*pte);
893                         count      = PAGE_SIZE_PTE_COUNT(unmap_size);
894                         for (i = 0; i < count; i++)
895                                 pte[i] = 0ULL;
896                 }
897
898                 bus_addr  = (bus_addr & ~(unmap_size - 1)) + unmap_size;
899                 unmapped += unmap_size;
900         }
901
902         BUG_ON(!is_power_of_2(unmapped));
903
904         return unmapped;
905 }
906
907 /*
908  * This function checks if a specific unity mapping entry is needed for
909  * this specific IOMMU.
910  */
911 static int iommu_for_unity_map(struct amd_iommu *iommu,
912                                struct unity_map_entry *entry)
913 {
914         u16 bdf, i;
915
916         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
917                 bdf = amd_iommu_alias_table[i];
918                 if (amd_iommu_rlookup_table[bdf] == iommu)
919                         return 1;
920         }
921
922         return 0;
923 }
924
925 /*
926  * This function actually applies the mapping to the page table of the
927  * dma_ops domain.
928  */
929 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
930                              struct unity_map_entry *e)
931 {
932         u64 addr;
933         int ret;
934
935         for (addr = e->address_start; addr < e->address_end;
936              addr += PAGE_SIZE) {
937                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot,
938                                      PAGE_SIZE);
939                 if (ret)
940                         return ret;
941                 /*
942                  * if unity mapping is in aperture range mark the page
943                  * as allocated in the aperture
944                  */
945                 if (addr < dma_dom->aperture_size)
946                         __set_bit(addr >> PAGE_SHIFT,
947                                   dma_dom->aperture[0]->bitmap);
948         }
949
950         return 0;
951 }
952
953 /*
954  * Init the unity mappings for a specific IOMMU in the system
955  *
956  * Basically iterates over all unity mapping entries and applies them to
957  * the default domain DMA of that IOMMU if necessary.
958  */
959 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
960 {
961         struct unity_map_entry *entry;
962         int ret;
963
964         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
965                 if (!iommu_for_unity_map(iommu, entry))
966                         continue;
967                 ret = dma_ops_unity_map(iommu->default_dom, entry);
968                 if (ret)
969                         return ret;
970         }
971
972         return 0;
973 }
974
975 /*
976  * Inits the unity mappings required for a specific device
977  */
978 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
979                                           u16 devid)
980 {
981         struct unity_map_entry *e;
982         int ret;
983
984         list_for_each_entry(e, &amd_iommu_unity_map, list) {
985                 if (!(devid >= e->devid_start && devid <= e->devid_end))
986                         continue;
987                 ret = dma_ops_unity_map(dma_dom, e);
988                 if (ret)
989                         return ret;
990         }
991
992         return 0;
993 }
994
995 /****************************************************************************
996  *
997  * The next functions belong to the address allocator for the dma_ops
998  * interface functions. They work like the allocators in the other IOMMU
999  * drivers. Its basically a bitmap which marks the allocated pages in
1000  * the aperture. Maybe it could be enhanced in the future to a more
1001  * efficient allocator.
1002  *
1003  ****************************************************************************/
1004
1005 /*
1006  * The address allocator core functions.
1007  *
1008  * called with domain->lock held
1009  */
1010
1011 /*
1012  * Used to reserve address ranges in the aperture (e.g. for exclusion
1013  * ranges.
1014  */
1015 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
1016                                       unsigned long start_page,
1017                                       unsigned int pages)
1018 {
1019         unsigned int i, last_page = dom->aperture_size >> PAGE_SHIFT;
1020
1021         if (start_page + pages > last_page)
1022                 pages = last_page - start_page;
1023
1024         for (i = start_page; i < start_page + pages; ++i) {
1025                 int index = i / APERTURE_RANGE_PAGES;
1026                 int page  = i % APERTURE_RANGE_PAGES;
1027                 __set_bit(page, dom->aperture[index]->bitmap);
1028         }
1029 }
1030
1031 /*
1032  * This function is used to add a new aperture range to an existing
1033  * aperture in case of dma_ops domain allocation or address allocation
1034  * failure.
1035  */
1036 static int alloc_new_range(struct dma_ops_domain *dma_dom,
1037                            bool populate, gfp_t gfp)
1038 {
1039         int index = dma_dom->aperture_size >> APERTURE_RANGE_SHIFT;
1040         struct amd_iommu *iommu;
1041         unsigned long i;
1042
1043 #ifdef CONFIG_IOMMU_STRESS
1044         populate = false;
1045 #endif
1046
1047         if (index >= APERTURE_MAX_RANGES)
1048                 return -ENOMEM;
1049
1050         dma_dom->aperture[index] = kzalloc(sizeof(struct aperture_range), gfp);
1051         if (!dma_dom->aperture[index])
1052                 return -ENOMEM;
1053
1054         dma_dom->aperture[index]->bitmap = (void *)get_zeroed_page(gfp);
1055         if (!dma_dom->aperture[index]->bitmap)
1056                 goto out_free;
1057
1058         dma_dom->aperture[index]->offset = dma_dom->aperture_size;
1059
1060         if (populate) {
1061                 unsigned long address = dma_dom->aperture_size;
1062                 int i, num_ptes = APERTURE_RANGE_PAGES / 512;
1063                 u64 *pte, *pte_page;
1064
1065                 for (i = 0; i < num_ptes; ++i) {
1066                         pte = alloc_pte(&dma_dom->domain, address, PAGE_SIZE,
1067                                         &pte_page, gfp);
1068                         if (!pte)
1069                                 goto out_free;
1070
1071                         dma_dom->aperture[index]->pte_pages[i] = pte_page;
1072
1073                         address += APERTURE_RANGE_SIZE / 64;
1074                 }
1075         }
1076
1077         dma_dom->aperture_size += APERTURE_RANGE_SIZE;
1078
1079         /* Initialize the exclusion range if necessary */
1080         for_each_iommu(iommu) {
1081                 if (iommu->exclusion_start &&
1082                     iommu->exclusion_start >= dma_dom->aperture[index]->offset
1083                     && iommu->exclusion_start < dma_dom->aperture_size) {
1084                         unsigned long startpage;
1085                         int pages = iommu_num_pages(iommu->exclusion_start,
1086                                                     iommu->exclusion_length,
1087                                                     PAGE_SIZE);
1088                         startpage = iommu->exclusion_start >> PAGE_SHIFT;
1089                         dma_ops_reserve_addresses(dma_dom, startpage, pages);
1090                 }
1091         }
1092
1093         /*
1094          * Check for areas already mapped as present in the new aperture
1095          * range and mark those pages as reserved in the allocator. Such
1096          * mappings may already exist as a result of requested unity
1097          * mappings for devices.
1098          */
1099         for (i = dma_dom->aperture[index]->offset;
1100              i < dma_dom->aperture_size;
1101              i += PAGE_SIZE) {
1102                 u64 *pte = fetch_pte(&dma_dom->domain, i);
1103                 if (!pte || !IOMMU_PTE_PRESENT(*pte))
1104                         continue;
1105
1106                 dma_ops_reserve_addresses(dma_dom, i << PAGE_SHIFT, 1);
1107         }
1108
1109         update_domain(&dma_dom->domain);
1110
1111         return 0;
1112
1113 out_free:
1114         update_domain(&dma_dom->domain);
1115
1116         free_page((unsigned long)dma_dom->aperture[index]->bitmap);
1117
1118         kfree(dma_dom->aperture[index]);
1119         dma_dom->aperture[index] = NULL;
1120
1121         return -ENOMEM;
1122 }
1123
1124 static unsigned long dma_ops_area_alloc(struct device *dev,
1125                                         struct dma_ops_domain *dom,
1126                                         unsigned int pages,
1127                                         unsigned long align_mask,
1128                                         u64 dma_mask,
1129                                         unsigned long start)
1130 {
1131         unsigned long next_bit = dom->next_address % APERTURE_RANGE_SIZE;
1132         int max_index = dom->aperture_size >> APERTURE_RANGE_SHIFT;
1133         int i = start >> APERTURE_RANGE_SHIFT;
1134         unsigned long boundary_size;
1135         unsigned long address = -1;
1136         unsigned long limit;
1137
1138         next_bit >>= PAGE_SHIFT;
1139
1140         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
1141                         PAGE_SIZE) >> PAGE_SHIFT;
1142
1143         for (;i < max_index; ++i) {
1144                 unsigned long offset = dom->aperture[i]->offset >> PAGE_SHIFT;
1145
1146                 if (dom->aperture[i]->offset >= dma_mask)
1147                         break;
1148
1149                 limit = iommu_device_max_index(APERTURE_RANGE_PAGES, offset,
1150                                                dma_mask >> PAGE_SHIFT);
1151
1152                 address = iommu_area_alloc(dom->aperture[i]->bitmap,
1153                                            limit, next_bit, pages, 0,
1154                                             boundary_size, align_mask);
1155                 if (address != -1) {
1156                         address = dom->aperture[i]->offset +
1157                                   (address << PAGE_SHIFT);
1158                         dom->next_address = address + (pages << PAGE_SHIFT);
1159                         break;
1160                 }
1161
1162                 next_bit = 0;
1163         }
1164
1165         return address;
1166 }
1167
1168 static unsigned long dma_ops_alloc_addresses(struct device *dev,
1169                                              struct dma_ops_domain *dom,
1170                                              unsigned int pages,
1171                                              unsigned long align_mask,
1172                                              u64 dma_mask)
1173 {
1174         unsigned long address;
1175
1176 #ifdef CONFIG_IOMMU_STRESS
1177         dom->next_address = 0;
1178         dom->need_flush = true;
1179 #endif
1180
1181         address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1182                                      dma_mask, dom->next_address);
1183
1184         if (address == -1) {
1185                 dom->next_address = 0;
1186                 address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1187                                              dma_mask, 0);
1188                 dom->need_flush = true;
1189         }
1190
1191         if (unlikely(address == -1))
1192                 address = DMA_ERROR_CODE;
1193
1194         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
1195
1196         return address;
1197 }
1198
1199 /*
1200  * The address free function.
1201  *
1202  * called with domain->lock held
1203  */
1204 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
1205                                    unsigned long address,
1206                                    unsigned int pages)
1207 {
1208         unsigned i = address >> APERTURE_RANGE_SHIFT;
1209         struct aperture_range *range = dom->aperture[i];
1210
1211         BUG_ON(i >= APERTURE_MAX_RANGES || range == NULL);
1212
1213 #ifdef CONFIG_IOMMU_STRESS
1214         if (i < 4)
1215                 return;
1216 #endif
1217
1218         if (address >= dom->next_address)
1219                 dom->need_flush = true;
1220
1221         address = (address % APERTURE_RANGE_SIZE) >> PAGE_SHIFT;
1222
1223         bitmap_clear(range->bitmap, address, pages);
1224
1225 }
1226
1227 /****************************************************************************
1228  *
1229  * The next functions belong to the domain allocation. A domain is
1230  * allocated for every IOMMU as the default domain. If device isolation
1231  * is enabled, every device get its own domain. The most important thing
1232  * about domains is the page table mapping the DMA address space they
1233  * contain.
1234  *
1235  ****************************************************************************/
1236
1237 /*
1238  * This function adds a protection domain to the global protection domain list
1239  */
1240 static void add_domain_to_list(struct protection_domain *domain)
1241 {
1242         unsigned long flags;
1243
1244         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1245         list_add(&domain->list, &amd_iommu_pd_list);
1246         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1247 }
1248
1249 /*
1250  * This function removes a protection domain to the global
1251  * protection domain list
1252  */
1253 static void del_domain_from_list(struct protection_domain *domain)
1254 {
1255         unsigned long flags;
1256
1257         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1258         list_del(&domain->list);
1259         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1260 }
1261
1262 static u16 domain_id_alloc(void)
1263 {
1264         unsigned long flags;
1265         int id;
1266
1267         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1268         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
1269         BUG_ON(id == 0);
1270         if (id > 0 && id < MAX_DOMAIN_ID)
1271                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
1272         else
1273                 id = 0;
1274         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1275
1276         return id;
1277 }
1278
1279 static void domain_id_free(int id)
1280 {
1281         unsigned long flags;
1282
1283         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1284         if (id > 0 && id < MAX_DOMAIN_ID)
1285                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
1286         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1287 }
1288
1289 static void free_pagetable(struct protection_domain *domain)
1290 {
1291         int i, j;
1292         u64 *p1, *p2, *p3;
1293
1294         p1 = domain->pt_root;
1295
1296         if (!p1)
1297                 return;
1298
1299         for (i = 0; i < 512; ++i) {
1300                 if (!IOMMU_PTE_PRESENT(p1[i]))
1301                         continue;
1302
1303                 p2 = IOMMU_PTE_PAGE(p1[i]);
1304                 for (j = 0; j < 512; ++j) {
1305                         if (!IOMMU_PTE_PRESENT(p2[j]))
1306                                 continue;
1307                         p3 = IOMMU_PTE_PAGE(p2[j]);
1308                         free_page((unsigned long)p3);
1309                 }
1310
1311                 free_page((unsigned long)p2);
1312         }
1313
1314         free_page((unsigned long)p1);
1315
1316         domain->pt_root = NULL;
1317 }
1318
1319 /*
1320  * Free a domain, only used if something went wrong in the
1321  * allocation path and we need to free an already allocated page table
1322  */
1323 static void dma_ops_domain_free(struct dma_ops_domain *dom)
1324 {
1325         int i;
1326
1327         if (!dom)
1328                 return;
1329
1330         del_domain_from_list(&dom->domain);
1331
1332         free_pagetable(&dom->domain);
1333
1334         for (i = 0; i < APERTURE_MAX_RANGES; ++i) {
1335                 if (!dom->aperture[i])
1336                         continue;
1337                 free_page((unsigned long)dom->aperture[i]->bitmap);
1338                 kfree(dom->aperture[i]);
1339         }
1340
1341         kfree(dom);
1342 }
1343
1344 /*
1345  * Allocates a new protection domain usable for the dma_ops functions.
1346  * It also initializes the page table and the address allocator data
1347  * structures required for the dma_ops interface
1348  */
1349 static struct dma_ops_domain *dma_ops_domain_alloc(void)
1350 {
1351         struct dma_ops_domain *dma_dom;
1352
1353         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
1354         if (!dma_dom)
1355                 return NULL;
1356
1357         spin_lock_init(&dma_dom->domain.lock);
1358
1359         dma_dom->domain.id = domain_id_alloc();
1360         if (dma_dom->domain.id == 0)
1361                 goto free_dma_dom;
1362         INIT_LIST_HEAD(&dma_dom->domain.dev_list);
1363         dma_dom->domain.mode = PAGE_MODE_2_LEVEL;
1364         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
1365         dma_dom->domain.flags = PD_DMA_OPS_MASK;
1366         dma_dom->domain.priv = dma_dom;
1367         if (!dma_dom->domain.pt_root)
1368                 goto free_dma_dom;
1369
1370         dma_dom->need_flush = false;
1371         dma_dom->target_dev = 0xffff;
1372
1373         add_domain_to_list(&dma_dom->domain);
1374
1375         if (alloc_new_range(dma_dom, true, GFP_KERNEL))
1376                 goto free_dma_dom;
1377
1378         /*
1379          * mark the first page as allocated so we never return 0 as
1380          * a valid dma-address. So we can use 0 as error value
1381          */
1382         dma_dom->aperture[0]->bitmap[0] = 1;
1383         dma_dom->next_address = 0;
1384
1385
1386         return dma_dom;
1387
1388 free_dma_dom:
1389         dma_ops_domain_free(dma_dom);
1390
1391         return NULL;
1392 }
1393
1394 /*
1395  * little helper function to check whether a given protection domain is a
1396  * dma_ops domain
1397  */
1398 static bool dma_ops_domain(struct protection_domain *domain)
1399 {
1400         return domain->flags & PD_DMA_OPS_MASK;
1401 }
1402
1403 static void set_dte_entry(u16 devid, struct protection_domain *domain)
1404 {
1405         u64 pte_root = virt_to_phys(domain->pt_root);
1406
1407         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
1408                     << DEV_ENTRY_MODE_SHIFT;
1409         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
1410
1411         amd_iommu_dev_table[devid].data[2] = domain->id;
1412         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
1413         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
1414 }
1415
1416 static void clear_dte_entry(u16 devid)
1417 {
1418         /* remove entry from the device table seen by the hardware */
1419         amd_iommu_dev_table[devid].data[0] = IOMMU_PTE_P | IOMMU_PTE_TV;
1420         amd_iommu_dev_table[devid].data[1] = 0;
1421         amd_iommu_dev_table[devid].data[2] = 0;
1422
1423         amd_iommu_apply_erratum_63(devid);
1424 }
1425
1426 static void do_attach(struct device *dev, struct protection_domain *domain)
1427 {
1428         struct iommu_dev_data *dev_data;
1429         struct amd_iommu *iommu;
1430         u16 devid;
1431
1432         devid    = get_device_id(dev);
1433         iommu    = amd_iommu_rlookup_table[devid];
1434         dev_data = get_dev_data(dev);
1435
1436         /* Update data structures */
1437         dev_data->domain = domain;
1438         list_add(&dev_data->list, &domain->dev_list);
1439         set_dte_entry(devid, domain);
1440
1441         /* Do reference counting */
1442         domain->dev_iommu[iommu->index] += 1;
1443         domain->dev_cnt                 += 1;
1444
1445         /* Flush the DTE entry */
1446         device_flush_dte(dev);
1447 }
1448
1449 static void do_detach(struct device *dev)
1450 {
1451         struct iommu_dev_data *dev_data;
1452         struct amd_iommu *iommu;
1453         u16 devid;
1454
1455         devid    = get_device_id(dev);
1456         iommu    = amd_iommu_rlookup_table[devid];
1457         dev_data = get_dev_data(dev);
1458
1459         /* decrease reference counters */
1460         dev_data->domain->dev_iommu[iommu->index] -= 1;
1461         dev_data->domain->dev_cnt                 -= 1;
1462
1463         /* Update data structures */
1464         dev_data->domain = NULL;
1465         list_del(&dev_data->list);
1466         clear_dte_entry(devid);
1467
1468         /* Flush the DTE entry */
1469         device_flush_dte(dev);
1470 }
1471
1472 /*
1473  * If a device is not yet associated with a domain, this function does
1474  * assigns it visible for the hardware
1475  */
1476 static int __attach_device(struct device *dev,
1477                            struct protection_domain *domain)
1478 {
1479         struct iommu_dev_data *dev_data, *alias_data;
1480         int ret;
1481
1482         dev_data   = get_dev_data(dev);
1483         alias_data = get_dev_data(dev_data->alias);
1484
1485         if (!alias_data)
1486                 return -EINVAL;
1487
1488         /* lock domain */
1489         spin_lock(&domain->lock);
1490
1491         /* Some sanity checks */
1492         ret = -EBUSY;
1493         if (alias_data->domain != NULL &&
1494             alias_data->domain != domain)
1495                 goto out_unlock;
1496
1497         if (dev_data->domain != NULL &&
1498             dev_data->domain != domain)
1499                 goto out_unlock;
1500
1501         /* Do real assignment */
1502         if (dev_data->alias != dev) {
1503                 alias_data = get_dev_data(dev_data->alias);
1504                 if (alias_data->domain == NULL)
1505                         do_attach(dev_data->alias, domain);
1506
1507                 atomic_inc(&alias_data->bind);
1508         }
1509
1510         if (dev_data->domain == NULL)
1511                 do_attach(dev, domain);
1512
1513         atomic_inc(&dev_data->bind);
1514
1515         ret = 0;
1516
1517 out_unlock:
1518
1519         /* ready */
1520         spin_unlock(&domain->lock);
1521
1522         return ret;
1523 }
1524
1525 /*
1526  * If a device is not yet associated with a domain, this function does
1527  * assigns it visible for the hardware
1528  */
1529 static int attach_device(struct device *dev,
1530                          struct protection_domain *domain)
1531 {
1532         unsigned long flags;
1533         int ret;
1534
1535         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1536         ret = __attach_device(dev, domain);
1537         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1538
1539         /*
1540          * We might boot into a crash-kernel here. The crashed kernel
1541          * left the caches in the IOMMU dirty. So we have to flush
1542          * here to evict all dirty stuff.
1543          */
1544         domain_flush_tlb_pde(domain);
1545
1546         return ret;
1547 }
1548
1549 /*
1550  * Removes a device from a protection domain (unlocked)
1551  */
1552 static void __detach_device(struct device *dev)
1553 {
1554         struct iommu_dev_data *dev_data = get_dev_data(dev);
1555         struct iommu_dev_data *alias_data;
1556         struct protection_domain *domain;
1557         unsigned long flags;
1558
1559         BUG_ON(!dev_data->domain);
1560
1561         domain = dev_data->domain;
1562
1563         spin_lock_irqsave(&domain->lock, flags);
1564
1565         if (dev_data->alias != dev) {
1566                 alias_data = get_dev_data(dev_data->alias);
1567                 if (atomic_dec_and_test(&alias_data->bind))
1568                         do_detach(dev_data->alias);
1569         }
1570
1571         if (atomic_dec_and_test(&dev_data->bind))
1572                 do_detach(dev);
1573
1574         spin_unlock_irqrestore(&domain->lock, flags);
1575
1576         /*
1577          * If we run in passthrough mode the device must be assigned to the
1578          * passthrough domain if it is detached from any other domain.
1579          * Make sure we can deassign from the pt_domain itself.
1580          */
1581         if (iommu_pass_through &&
1582             (dev_data->domain == NULL && domain != pt_domain))
1583                 __attach_device(dev, pt_domain);
1584 }
1585
1586 /*
1587  * Removes a device from a protection domain (with devtable_lock held)
1588  */
1589 static void detach_device(struct device *dev)
1590 {
1591         unsigned long flags;
1592
1593         /* lock device table */
1594         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1595         __detach_device(dev);
1596         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1597 }
1598
1599 /*
1600  * Find out the protection domain structure for a given PCI device. This
1601  * will give us the pointer to the page table root for example.
1602  */
1603 static struct protection_domain *domain_for_device(struct device *dev)
1604 {
1605         struct protection_domain *dom;
1606         struct iommu_dev_data *dev_data, *alias_data;
1607         unsigned long flags;
1608         u16 devid, alias;
1609
1610         devid      = get_device_id(dev);
1611         alias      = amd_iommu_alias_table[devid];
1612         dev_data   = get_dev_data(dev);
1613         alias_data = get_dev_data(dev_data->alias);
1614         if (!alias_data)
1615                 return NULL;
1616
1617         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
1618         dom = dev_data->domain;
1619         if (dom == NULL &&
1620             alias_data->domain != NULL) {
1621                 __attach_device(dev, alias_data->domain);
1622                 dom = alias_data->domain;
1623         }
1624
1625         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1626
1627         return dom;
1628 }
1629
1630 static int device_change_notifier(struct notifier_block *nb,
1631                                   unsigned long action, void *data)
1632 {
1633         struct device *dev = data;
1634         u16 devid;
1635         struct protection_domain *domain;
1636         struct dma_ops_domain *dma_domain;
1637         struct amd_iommu *iommu;
1638         unsigned long flags;
1639
1640         if (!check_device(dev))
1641                 return 0;
1642
1643         devid  = get_device_id(dev);
1644         iommu  = amd_iommu_rlookup_table[devid];
1645
1646         switch (action) {
1647         case BUS_NOTIFY_UNBOUND_DRIVER:
1648
1649                 domain = domain_for_device(dev);
1650
1651                 if (!domain)
1652                         goto out;
1653                 if (iommu_pass_through)
1654                         break;
1655                 detach_device(dev);
1656                 break;
1657         case BUS_NOTIFY_ADD_DEVICE:
1658
1659                 iommu_init_device(dev);
1660
1661                 domain = domain_for_device(dev);
1662
1663                 /* allocate a protection domain if a device is added */
1664                 dma_domain = find_protection_domain(devid);
1665                 if (dma_domain)
1666                         goto out;
1667                 dma_domain = dma_ops_domain_alloc();
1668                 if (!dma_domain)
1669                         goto out;
1670                 dma_domain->target_dev = devid;
1671
1672                 spin_lock_irqsave(&iommu_pd_list_lock, flags);
1673                 list_add_tail(&dma_domain->list, &iommu_pd_list);
1674                 spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1675
1676                 break;
1677         case BUS_NOTIFY_DEL_DEVICE:
1678
1679                 iommu_uninit_device(dev);
1680
1681         default:
1682                 goto out;
1683         }
1684
1685         device_flush_dte(dev);
1686         iommu_completion_wait(iommu);
1687
1688 out:
1689         return 0;
1690 }
1691
1692 static struct notifier_block device_nb = {
1693         .notifier_call = device_change_notifier,
1694 };
1695
1696 void amd_iommu_init_notifier(void)
1697 {
1698         bus_register_notifier(&pci_bus_type, &device_nb);
1699 }
1700
1701 /*****************************************************************************
1702  *
1703  * The next functions belong to the dma_ops mapping/unmapping code.
1704  *
1705  *****************************************************************************/
1706
1707 /*
1708  * In the dma_ops path we only have the struct device. This function
1709  * finds the corresponding IOMMU, the protection domain and the
1710  * requestor id for a given device.
1711  * If the device is not yet associated with a domain this is also done
1712  * in this function.
1713  */
1714 static struct protection_domain *get_domain(struct device *dev)
1715 {
1716         struct protection_domain *domain;
1717         struct dma_ops_domain *dma_dom;
1718         u16 devid = get_device_id(dev);
1719
1720         if (!check_device(dev))
1721                 return ERR_PTR(-EINVAL);
1722
1723         domain = domain_for_device(dev);
1724         if (domain != NULL && !dma_ops_domain(domain))
1725                 return ERR_PTR(-EBUSY);
1726
1727         if (domain != NULL)
1728                 return domain;
1729
1730         /* Device not bount yet - bind it */
1731         dma_dom = find_protection_domain(devid);
1732         if (!dma_dom)
1733                 dma_dom = amd_iommu_rlookup_table[devid]->default_dom;
1734         attach_device(dev, &dma_dom->domain);
1735         DUMP_printk("Using protection domain %d for device %s\n",
1736                     dma_dom->domain.id, dev_name(dev));
1737
1738         return &dma_dom->domain;
1739 }
1740
1741 static void update_device_table(struct protection_domain *domain)
1742 {
1743         struct iommu_dev_data *dev_data;
1744
1745         list_for_each_entry(dev_data, &domain->dev_list, list) {
1746                 u16 devid = get_device_id(dev_data->dev);
1747                 set_dte_entry(devid, domain);
1748         }
1749 }
1750
1751 static void update_domain(struct protection_domain *domain)
1752 {
1753         if (!domain->updated)
1754                 return;
1755
1756         update_device_table(domain);
1757
1758         domain_flush_devices(domain);
1759         domain_flush_tlb_pde(domain);
1760
1761         domain->updated = false;
1762 }
1763
1764 /*
1765  * This function fetches the PTE for a given address in the aperture
1766  */
1767 static u64* dma_ops_get_pte(struct dma_ops_domain *dom,
1768                             unsigned long address)
1769 {
1770         struct aperture_range *aperture;
1771         u64 *pte, *pte_page;
1772
1773         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1774         if (!aperture)
1775                 return NULL;
1776
1777         pte = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1778         if (!pte) {
1779                 pte = alloc_pte(&dom->domain, address, PAGE_SIZE, &pte_page,
1780                                 GFP_ATOMIC);
1781                 aperture->pte_pages[APERTURE_PAGE_INDEX(address)] = pte_page;
1782         } else
1783                 pte += PM_LEVEL_INDEX(0, address);
1784
1785         update_domain(&dom->domain);
1786
1787         return pte;
1788 }
1789
1790 /*
1791  * This is the generic map function. It maps one 4kb page at paddr to
1792  * the given address in the DMA address space for the domain.
1793  */
1794 static dma_addr_t dma_ops_domain_map(struct dma_ops_domain *dom,
1795                                      unsigned long address,
1796                                      phys_addr_t paddr,
1797                                      int direction)
1798 {
1799         u64 *pte, __pte;
1800
1801         WARN_ON(address > dom->aperture_size);
1802
1803         paddr &= PAGE_MASK;
1804
1805         pte  = dma_ops_get_pte(dom, address);
1806         if (!pte)
1807                 return DMA_ERROR_CODE;
1808
1809         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
1810
1811         if (direction == DMA_TO_DEVICE)
1812                 __pte |= IOMMU_PTE_IR;
1813         else if (direction == DMA_FROM_DEVICE)
1814                 __pte |= IOMMU_PTE_IW;
1815         else if (direction == DMA_BIDIRECTIONAL)
1816                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
1817
1818         WARN_ON(*pte);
1819
1820         *pte = __pte;
1821
1822         return (dma_addr_t)address;
1823 }
1824
1825 /*
1826  * The generic unmapping function for on page in the DMA address space.
1827  */
1828 static void dma_ops_domain_unmap(struct dma_ops_domain *dom,
1829                                  unsigned long address)
1830 {
1831         struct aperture_range *aperture;
1832         u64 *pte;
1833
1834         if (address >= dom->aperture_size)
1835                 return;
1836
1837         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1838         if (!aperture)
1839                 return;
1840
1841         pte  = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1842         if (!pte)
1843                 return;
1844
1845         pte += PM_LEVEL_INDEX(0, address);
1846
1847         WARN_ON(!*pte);
1848
1849         *pte = 0ULL;
1850 }
1851
1852 /*
1853  * This function contains common code for mapping of a physically
1854  * contiguous memory region into DMA address space. It is used by all
1855  * mapping functions provided with this IOMMU driver.
1856  * Must be called with the domain lock held.
1857  */
1858 static dma_addr_t __map_single(struct device *dev,
1859                                struct dma_ops_domain *dma_dom,
1860                                phys_addr_t paddr,
1861                                size_t size,
1862                                int dir,
1863                                bool align,
1864                                u64 dma_mask)
1865 {
1866         dma_addr_t offset = paddr & ~PAGE_MASK;
1867         dma_addr_t address, start, ret;
1868         unsigned int pages;
1869         unsigned long align_mask = 0;
1870         int i;
1871
1872         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
1873         paddr &= PAGE_MASK;
1874
1875         INC_STATS_COUNTER(total_map_requests);
1876
1877         if (pages > 1)
1878                 INC_STATS_COUNTER(cross_page);
1879
1880         if (align)
1881                 align_mask = (1UL << get_order(size)) - 1;
1882
1883 retry:
1884         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
1885                                           dma_mask);
1886         if (unlikely(address == DMA_ERROR_CODE)) {
1887                 /*
1888                  * setting next_address here will let the address
1889                  * allocator only scan the new allocated range in the
1890                  * first run. This is a small optimization.
1891                  */
1892                 dma_dom->next_address = dma_dom->aperture_size;
1893
1894                 if (alloc_new_range(dma_dom, false, GFP_ATOMIC))
1895                         goto out;
1896
1897                 /*
1898                  * aperture was successfully enlarged by 128 MB, try
1899                  * allocation again
1900                  */
1901                 goto retry;
1902         }
1903
1904         start = address;
1905         for (i = 0; i < pages; ++i) {
1906                 ret = dma_ops_domain_map(dma_dom, start, paddr, dir);
1907                 if (ret == DMA_ERROR_CODE)
1908                         goto out_unmap;
1909
1910                 paddr += PAGE_SIZE;
1911                 start += PAGE_SIZE;
1912         }
1913         address += offset;
1914
1915         ADD_STATS_COUNTER(alloced_io_mem, size);
1916
1917         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1918                 domain_flush_tlb(&dma_dom->domain);
1919                 dma_dom->need_flush = false;
1920         } else if (unlikely(amd_iommu_np_cache))
1921                 domain_flush_pages(&dma_dom->domain, address, size);
1922
1923 out:
1924         return address;
1925
1926 out_unmap:
1927
1928         for (--i; i >= 0; --i) {
1929                 start -= PAGE_SIZE;
1930                 dma_ops_domain_unmap(dma_dom, start);
1931         }
1932
1933         dma_ops_free_addresses(dma_dom, address, pages);
1934
1935         return DMA_ERROR_CODE;
1936 }
1937
1938 /*
1939  * Does the reverse of the __map_single function. Must be called with
1940  * the domain lock held too
1941  */
1942 static void __unmap_single(struct dma_ops_domain *dma_dom,
1943                            dma_addr_t dma_addr,
1944                            size_t size,
1945                            int dir)
1946 {
1947         dma_addr_t flush_addr;
1948         dma_addr_t i, start;
1949         unsigned int pages;
1950
1951         if ((dma_addr == DMA_ERROR_CODE) ||
1952             (dma_addr + size > dma_dom->aperture_size))
1953                 return;
1954
1955         flush_addr = dma_addr;
1956         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1957         dma_addr &= PAGE_MASK;
1958         start = dma_addr;
1959
1960         for (i = 0; i < pages; ++i) {
1961                 dma_ops_domain_unmap(dma_dom, start);
1962                 start += PAGE_SIZE;
1963         }
1964
1965         SUB_STATS_COUNTER(alloced_io_mem, size);
1966
1967         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1968
1969         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1970                 domain_flush_pages(&dma_dom->domain, flush_addr, size);
1971                 dma_dom->need_flush = false;
1972         }
1973 }
1974
1975 /*
1976  * The exported map_single function for dma_ops.
1977  */
1978 static dma_addr_t map_page(struct device *dev, struct page *page,
1979                            unsigned long offset, size_t size,
1980                            enum dma_data_direction dir,
1981                            struct dma_attrs *attrs)
1982 {
1983         unsigned long flags;
1984         struct protection_domain *domain;
1985         dma_addr_t addr;
1986         u64 dma_mask;
1987         phys_addr_t paddr = page_to_phys(page) + offset;
1988
1989         INC_STATS_COUNTER(cnt_map_single);
1990
1991         domain = get_domain(dev);
1992         if (PTR_ERR(domain) == -EINVAL)
1993                 return (dma_addr_t)paddr;
1994         else if (IS_ERR(domain))
1995                 return DMA_ERROR_CODE;
1996
1997         dma_mask = *dev->dma_mask;
1998
1999         spin_lock_irqsave(&domain->lock, flags);
2000
2001         addr = __map_single(dev, domain->priv, paddr, size, dir, false,
2002                             dma_mask);
2003         if (addr == DMA_ERROR_CODE)
2004                 goto out;
2005
2006         domain_flush_complete(domain);
2007
2008 out:
2009         spin_unlock_irqrestore(&domain->lock, flags);
2010
2011         return addr;
2012 }
2013
2014 /*
2015  * The exported unmap_single function for dma_ops.
2016  */
2017 static void unmap_page(struct device *dev, dma_addr_t dma_addr, size_t size,
2018                        enum dma_data_direction dir, struct dma_attrs *attrs)
2019 {
2020         unsigned long flags;
2021         struct protection_domain *domain;
2022
2023         INC_STATS_COUNTER(cnt_unmap_single);
2024
2025         domain = get_domain(dev);
2026         if (IS_ERR(domain))
2027                 return;
2028
2029         spin_lock_irqsave(&domain->lock, flags);
2030
2031         __unmap_single(domain->priv, dma_addr, size, dir);
2032
2033         domain_flush_complete(domain);
2034
2035         spin_unlock_irqrestore(&domain->lock, flags);
2036 }
2037
2038 /*
2039  * This is a special map_sg function which is used if we should map a
2040  * device which is not handled by an AMD IOMMU in the system.
2041  */
2042 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
2043                            int nelems, int dir)
2044 {
2045         struct scatterlist *s;
2046         int i;
2047
2048         for_each_sg(sglist, s, nelems, i) {
2049                 s->dma_address = (dma_addr_t)sg_phys(s);
2050                 s->dma_length  = s->length;
2051         }
2052
2053         return nelems;
2054 }
2055
2056 /*
2057  * The exported map_sg function for dma_ops (handles scatter-gather
2058  * lists).
2059  */
2060 static int map_sg(struct device *dev, struct scatterlist *sglist,
2061                   int nelems, enum dma_data_direction dir,
2062                   struct dma_attrs *attrs)
2063 {
2064         unsigned long flags;
2065         struct protection_domain *domain;
2066         int i;
2067         struct scatterlist *s;
2068         phys_addr_t paddr;
2069         int mapped_elems = 0;
2070         u64 dma_mask;
2071
2072         INC_STATS_COUNTER(cnt_map_sg);
2073
2074         domain = get_domain(dev);
2075         if (PTR_ERR(domain) == -EINVAL)
2076                 return map_sg_no_iommu(dev, sglist, nelems, dir);
2077         else if (IS_ERR(domain))
2078                 return 0;
2079
2080         dma_mask = *dev->dma_mask;
2081
2082         spin_lock_irqsave(&domain->lock, flags);
2083
2084         for_each_sg(sglist, s, nelems, i) {
2085                 paddr = sg_phys(s);
2086
2087                 s->dma_address = __map_single(dev, domain->priv,
2088                                               paddr, s->length, dir, false,
2089                                               dma_mask);
2090
2091                 if (s->dma_address) {
2092                         s->dma_length = s->length;
2093                         mapped_elems++;
2094                 } else
2095                         goto unmap;
2096         }
2097
2098         domain_flush_complete(domain);
2099
2100 out:
2101         spin_unlock_irqrestore(&domain->lock, flags);
2102
2103         return mapped_elems;
2104 unmap:
2105         for_each_sg(sglist, s, mapped_elems, i) {
2106                 if (s->dma_address)
2107                         __unmap_single(domain->priv, s->dma_address,
2108                                        s->dma_length, dir);
2109                 s->dma_address = s->dma_length = 0;
2110         }
2111
2112         mapped_elems = 0;
2113
2114         goto out;
2115 }
2116
2117 /*
2118  * The exported map_sg function for dma_ops (handles scatter-gather
2119  * lists).
2120  */
2121 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
2122                      int nelems, enum dma_data_direction dir,
2123                      struct dma_attrs *attrs)
2124 {
2125         unsigned long flags;
2126         struct protection_domain *domain;
2127         struct scatterlist *s;
2128         int i;
2129
2130         INC_STATS_COUNTER(cnt_unmap_sg);
2131
2132         domain = get_domain(dev);
2133         if (IS_ERR(domain))
2134                 return;
2135
2136         spin_lock_irqsave(&domain->lock, flags);
2137
2138         for_each_sg(sglist, s, nelems, i) {
2139                 __unmap_single(domain->priv, s->dma_address,
2140                                s->dma_length, dir);
2141                 s->dma_address = s->dma_length = 0;
2142         }
2143
2144         domain_flush_complete(domain);
2145
2146         spin_unlock_irqrestore(&domain->lock, flags);
2147 }
2148
2149 /*
2150  * The exported alloc_coherent function for dma_ops.
2151  */
2152 static void *alloc_coherent(struct device *dev, size_t size,
2153                             dma_addr_t *dma_addr, gfp_t flag)
2154 {
2155         unsigned long flags;
2156         void *virt_addr;
2157         struct protection_domain *domain;
2158         phys_addr_t paddr;
2159         u64 dma_mask = dev->coherent_dma_mask;
2160
2161         INC_STATS_COUNTER(cnt_alloc_coherent);
2162
2163         domain = get_domain(dev);
2164         if (PTR_ERR(domain) == -EINVAL) {
2165                 virt_addr = (void *)__get_free_pages(flag, get_order(size));
2166                 *dma_addr = __pa(virt_addr);
2167                 return virt_addr;
2168         } else if (IS_ERR(domain))
2169                 return NULL;
2170
2171         dma_mask  = dev->coherent_dma_mask;
2172         flag     &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
2173         flag     |= __GFP_ZERO;
2174
2175         virt_addr = (void *)__get_free_pages(flag, get_order(size));
2176         if (!virt_addr)
2177                 return NULL;
2178
2179         paddr = virt_to_phys(virt_addr);
2180
2181         if (!dma_mask)
2182                 dma_mask = *dev->dma_mask;
2183
2184         spin_lock_irqsave(&domain->lock, flags);
2185
2186         *dma_addr = __map_single(dev, domain->priv, paddr,
2187                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
2188
2189         if (*dma_addr == DMA_ERROR_CODE) {
2190                 spin_unlock_irqrestore(&domain->lock, flags);
2191                 goto out_free;
2192         }
2193
2194         domain_flush_complete(domain);
2195
2196         spin_unlock_irqrestore(&domain->lock, flags);
2197
2198         return virt_addr;
2199
2200 out_free:
2201
2202         free_pages((unsigned long)virt_addr, get_order(size));
2203
2204         return NULL;
2205 }
2206
2207 /*
2208  * The exported free_coherent function for dma_ops.
2209  */
2210 static void free_coherent(struct device *dev, size_t size,
2211                           void *virt_addr, dma_addr_t dma_addr)
2212 {
2213         unsigned long flags;
2214         struct protection_domain *domain;
2215
2216         INC_STATS_COUNTER(cnt_free_coherent);
2217
2218         domain = get_domain(dev);
2219         if (IS_ERR(domain))
2220                 goto free_mem;
2221
2222         spin_lock_irqsave(&domain->lock, flags);
2223
2224         __unmap_single(domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
2225
2226         domain_flush_complete(domain);
2227
2228         spin_unlock_irqrestore(&domain->lock, flags);
2229
2230 free_mem:
2231         free_pages((unsigned long)virt_addr, get_order(size));
2232 }
2233
2234 /*
2235  * This function is called by the DMA layer to find out if we can handle a
2236  * particular device. It is part of the dma_ops.
2237  */
2238 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
2239 {
2240         return check_device(dev);
2241 }
2242
2243 /*
2244  * The function for pre-allocating protection domains.
2245  *
2246  * If the driver core informs the DMA layer if a driver grabs a device
2247  * we don't need to preallocate the protection domains anymore.
2248  * For now we have to.
2249  */
2250 static void prealloc_protection_domains(void)
2251 {
2252         struct pci_dev *dev = NULL;
2253         struct dma_ops_domain *dma_dom;
2254         u16 devid;
2255
2256         for_each_pci_dev(dev) {
2257
2258                 /* Do we handle this device? */
2259                 if (!check_device(&dev->dev))
2260                         continue;
2261
2262                 /* Is there already any domain for it? */
2263                 if (domain_for_device(&dev->dev))
2264                         continue;
2265
2266                 devid = get_device_id(&dev->dev);
2267
2268                 dma_dom = dma_ops_domain_alloc();
2269                 if (!dma_dom)
2270                         continue;
2271                 init_unity_mappings_for_device(dma_dom, devid);
2272                 dma_dom->target_dev = devid;
2273
2274                 attach_device(&dev->dev, &dma_dom->domain);
2275
2276                 list_add_tail(&dma_dom->list, &iommu_pd_list);
2277         }
2278 }
2279
2280 static struct dma_map_ops amd_iommu_dma_ops = {
2281         .alloc_coherent = alloc_coherent,
2282         .free_coherent = free_coherent,
2283         .map_page = map_page,
2284         .unmap_page = unmap_page,
2285         .map_sg = map_sg,
2286         .unmap_sg = unmap_sg,
2287         .dma_supported = amd_iommu_dma_supported,
2288 };
2289
2290 /*
2291  * The function which clues the AMD IOMMU driver into dma_ops.
2292  */
2293
2294 void __init amd_iommu_init_api(void)
2295 {
2296         register_iommu(&amd_iommu_ops);
2297 }
2298
2299 int __init amd_iommu_init_dma_ops(void)
2300 {
2301         struct amd_iommu *iommu;
2302         int ret;
2303
2304         /*
2305          * first allocate a default protection domain for every IOMMU we
2306          * found in the system. Devices not assigned to any other
2307          * protection domain will be assigned to the default one.
2308          */
2309         for_each_iommu(iommu) {
2310                 iommu->default_dom = dma_ops_domain_alloc();
2311                 if (iommu->default_dom == NULL)
2312                         return -ENOMEM;
2313                 iommu->default_dom->domain.flags |= PD_DEFAULT_MASK;
2314                 ret = iommu_init_unity_mappings(iommu);
2315                 if (ret)
2316                         goto free_domains;
2317         }
2318
2319         /*
2320          * Pre-allocate the protection domains for each device.
2321          */
2322         prealloc_protection_domains();
2323
2324         iommu_detected = 1;
2325         swiotlb = 0;
2326
2327         /* Make the driver finally visible to the drivers */
2328         dma_ops = &amd_iommu_dma_ops;
2329
2330         amd_iommu_stats_init();
2331
2332         return 0;
2333
2334 free_domains:
2335
2336         for_each_iommu(iommu) {
2337                 if (iommu->default_dom)
2338                         dma_ops_domain_free(iommu->default_dom);
2339         }
2340
2341         return ret;
2342 }
2343
2344 /*****************************************************************************
2345  *
2346  * The following functions belong to the exported interface of AMD IOMMU
2347  *
2348  * This interface allows access to lower level functions of the IOMMU
2349  * like protection domain handling and assignement of devices to domains
2350  * which is not possible with the dma_ops interface.
2351  *
2352  *****************************************************************************/
2353
2354 static void cleanup_domain(struct protection_domain *domain)
2355 {
2356         struct iommu_dev_data *dev_data, *next;
2357         unsigned long flags;
2358
2359         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
2360
2361         list_for_each_entry_safe(dev_data, next, &domain->dev_list, list) {
2362                 struct device *dev = dev_data->dev;
2363
2364                 __detach_device(dev);
2365                 atomic_set(&dev_data->bind, 0);
2366         }
2367
2368         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
2369 }
2370
2371 static void protection_domain_free(struct protection_domain *domain)
2372 {
2373         if (!domain)
2374                 return;
2375
2376         del_domain_from_list(domain);
2377
2378         if (domain->id)
2379                 domain_id_free(domain->id);
2380
2381         kfree(domain);
2382 }
2383
2384 static struct protection_domain *protection_domain_alloc(void)
2385 {
2386         struct protection_domain *domain;
2387
2388         domain = kzalloc(sizeof(*domain), GFP_KERNEL);
2389         if (!domain)
2390                 return NULL;
2391
2392         spin_lock_init(&domain->lock);
2393         mutex_init(&domain->api_lock);
2394         domain->id = domain_id_alloc();
2395         if (!domain->id)
2396                 goto out_err;
2397         INIT_LIST_HEAD(&domain->dev_list);
2398
2399         add_domain_to_list(domain);
2400
2401         return domain;
2402
2403 out_err:
2404         kfree(domain);
2405
2406         return NULL;
2407 }
2408
2409 static int amd_iommu_domain_init(struct iommu_domain *dom)
2410 {
2411         struct protection_domain *domain;
2412
2413         domain = protection_domain_alloc();
2414         if (!domain)
2415                 goto out_free;
2416
2417         domain->mode    = PAGE_MODE_3_LEVEL;
2418         domain->pt_root = (void *)get_zeroed_page(GFP_KERNEL);
2419         if (!domain->pt_root)
2420                 goto out_free;
2421
2422         dom->priv = domain;
2423
2424         return 0;
2425
2426 out_free:
2427         protection_domain_free(domain);
2428
2429         return -ENOMEM;
2430 }
2431
2432 static void amd_iommu_domain_destroy(struct iommu_domain *dom)
2433 {
2434         struct protection_domain *domain = dom->priv;
2435
2436         if (!domain)
2437                 return;
2438
2439         if (domain->dev_cnt > 0)
2440                 cleanup_domain(domain);
2441
2442         BUG_ON(domain->dev_cnt != 0);
2443
2444         free_pagetable(domain);
2445
2446         protection_domain_free(domain);
2447
2448         dom->priv = NULL;
2449 }
2450
2451 static void amd_iommu_detach_device(struct iommu_domain *dom,
2452                                     struct device *dev)
2453 {
2454         struct iommu_dev_data *dev_data = dev->archdata.iommu;
2455         struct amd_iommu *iommu;
2456         u16 devid;
2457
2458         if (!check_device(dev))
2459                 return;
2460
2461         devid = get_device_id(dev);
2462
2463         if (dev_data->domain != NULL)
2464                 detach_device(dev);
2465
2466         iommu = amd_iommu_rlookup_table[devid];
2467         if (!iommu)
2468                 return;
2469
2470         device_flush_dte(dev);
2471         iommu_completion_wait(iommu);
2472 }
2473
2474 static int amd_iommu_attach_device(struct iommu_domain *dom,
2475                                    struct device *dev)
2476 {
2477         struct protection_domain *domain = dom->priv;
2478         struct iommu_dev_data *dev_data;
2479         struct amd_iommu *iommu;
2480         int ret;
2481         u16 devid;
2482
2483         if (!check_device(dev))
2484                 return -EINVAL;
2485
2486         dev_data = dev->archdata.iommu;
2487
2488         devid = get_device_id(dev);
2489
2490         iommu = amd_iommu_rlookup_table[devid];
2491         if (!iommu)
2492                 return -EINVAL;
2493
2494         if (dev_data->domain)
2495                 detach_device(dev);
2496
2497         ret = attach_device(dev, domain);
2498
2499         iommu_completion_wait(iommu);
2500
2501         return ret;
2502 }
2503
2504 static int amd_iommu_map(struct iommu_domain *dom, unsigned long iova,
2505                          phys_addr_t paddr, int gfp_order, int iommu_prot)
2506 {
2507         unsigned long page_size = 0x1000UL << gfp_order;
2508         struct protection_domain *domain = dom->priv;
2509         int prot = 0;
2510         int ret;
2511
2512         if (iommu_prot & IOMMU_READ)
2513                 prot |= IOMMU_PROT_IR;
2514         if (iommu_prot & IOMMU_WRITE)
2515                 prot |= IOMMU_PROT_IW;
2516
2517         mutex_lock(&domain->api_lock);
2518         ret = iommu_map_page(domain, iova, paddr, prot, page_size);
2519         mutex_unlock(&domain->api_lock);
2520
2521         return ret;
2522 }
2523
2524 static int amd_iommu_unmap(struct iommu_domain *dom, unsigned long iova,
2525                            int gfp_order)
2526 {
2527         struct protection_domain *domain = dom->priv;
2528         unsigned long page_size, unmap_size;
2529
2530         page_size  = 0x1000UL << gfp_order;
2531
2532         mutex_lock(&domain->api_lock);
2533         unmap_size = iommu_unmap_page(domain, iova, page_size);
2534         mutex_unlock(&domain->api_lock);
2535
2536         domain_flush_tlb_pde(domain);
2537
2538         return get_order(unmap_size);
2539 }
2540
2541 static phys_addr_t amd_iommu_iova_to_phys(struct iommu_domain *dom,
2542                                           unsigned long iova)
2543 {
2544         struct protection_domain *domain = dom->priv;
2545         unsigned long offset_mask;
2546         phys_addr_t paddr;
2547         u64 *pte, __pte;
2548
2549         pte = fetch_pte(domain, iova);
2550
2551         if (!pte || !IOMMU_PTE_PRESENT(*pte))
2552                 return 0;
2553
2554         if (PM_PTE_LEVEL(*pte) == 0)
2555                 offset_mask = PAGE_SIZE - 1;
2556         else
2557                 offset_mask = PTE_PAGE_SIZE(*pte) - 1;
2558
2559         __pte = *pte & PM_ADDR_MASK;
2560         paddr = (__pte & ~offset_mask) | (iova & offset_mask);
2561
2562         return paddr;
2563 }
2564
2565 static int amd_iommu_domain_has_cap(struct iommu_domain *domain,
2566                                     unsigned long cap)
2567 {
2568         switch (cap) {
2569         case IOMMU_CAP_CACHE_COHERENCY:
2570                 return 1;
2571         }
2572
2573         return 0;
2574 }
2575
2576 static struct iommu_ops amd_iommu_ops = {
2577         .domain_init = amd_iommu_domain_init,
2578         .domain_destroy = amd_iommu_domain_destroy,
2579         .attach_dev = amd_iommu_attach_device,
2580         .detach_dev = amd_iommu_detach_device,
2581         .map = amd_iommu_map,
2582         .unmap = amd_iommu_unmap,
2583         .iova_to_phys = amd_iommu_iova_to_phys,
2584         .domain_has_cap = amd_iommu_domain_has_cap,
2585 };
2586
2587 /*****************************************************************************
2588  *
2589  * The next functions do a basic initialization of IOMMU for pass through
2590  * mode
2591  *
2592  * In passthrough mode the IOMMU is initialized and enabled but not used for
2593  * DMA-API translation.
2594  *
2595  *****************************************************************************/
2596
2597 int __init amd_iommu_init_passthrough(void)
2598 {
2599         struct amd_iommu *iommu;
2600         struct pci_dev *dev = NULL;
2601         u16 devid;
2602
2603         /* allocate passthrough domain */
2604         pt_domain = protection_domain_alloc();
2605         if (!pt_domain)
2606                 return -ENOMEM;
2607
2608         pt_domain->mode |= PAGE_MODE_NONE;
2609
2610         for_each_pci_dev(dev) {
2611                 if (!check_device(&dev->dev))
2612                         continue;
2613
2614                 devid = get_device_id(&dev->dev);
2615
2616                 iommu = amd_iommu_rlookup_table[devid];
2617                 if (!iommu)
2618                         continue;
2619
2620                 attach_device(&dev->dev, pt_domain);
2621         }
2622
2623         pr_info("AMD-Vi: Initialized for Passthrough Mode\n");
2624
2625         return 0;
2626 }