41700314f3e0f1af52e225b7dad0fe3714018572
[linux-2.6.git] / arch / x86 / kernel / amd_iommu.c
1 /*
2  * Copyright (C) 2007-2009 Advanced Micro Devices, Inc.
3  * Author: Joerg Roedel <joerg.roedel@amd.com>
4  *         Leo Duran <leo.duran@amd.com>
5  *
6  * This program is free software; you can redistribute it and/or modify it
7  * under the terms of the GNU General Public License version 2 as published
8  * by the Free Software Foundation.
9  *
10  * This program is distributed in the hope that it will be useful,
11  * but WITHOUT ANY WARRANTY; without even the implied warranty of
12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
13  * GNU General Public License for more details.
14  *
15  * You should have received a copy of the GNU General Public License
16  * along with this program; if not, write to the Free Software
17  * Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307 USA
18  */
19
20 #include <linux/pci.h>
21 #include <linux/gfp.h>
22 #include <linux/bitmap.h>
23 #include <linux/debugfs.h>
24 #include <linux/scatterlist.h>
25 #include <linux/dma-mapping.h>
26 #include <linux/iommu-helper.h>
27 #include <linux/iommu.h>
28 #include <asm/proto.h>
29 #include <asm/iommu.h>
30 #include <asm/gart.h>
31 #include <asm/amd_iommu_proto.h>
32 #include <asm/amd_iommu_types.h>
33 #include <asm/amd_iommu.h>
34
35 #define CMD_SET_TYPE(cmd, t) ((cmd)->data[1] |= ((t) << 28))
36
37 #define EXIT_LOOP_COUNT 10000000
38
39 static DEFINE_RWLOCK(amd_iommu_devtable_lock);
40
41 /* A list of preallocated protection domains */
42 static LIST_HEAD(iommu_pd_list);
43 static DEFINE_SPINLOCK(iommu_pd_list_lock);
44
45 /*
46  * Domain for untranslated devices - only allocated
47  * if iommu=pt passed on kernel cmd line.
48  */
49 static struct protection_domain *pt_domain;
50
51 static struct iommu_ops amd_iommu_ops;
52
53 /*
54  * general struct to manage commands send to an IOMMU
55  */
56 struct iommu_cmd {
57         u32 data[4];
58 };
59
60 static void reset_iommu_command_buffer(struct amd_iommu *iommu);
61 static void update_domain(struct protection_domain *domain);
62
63 /****************************************************************************
64  *
65  * Helper functions
66  *
67  ****************************************************************************/
68
69 static inline u16 get_device_id(struct device *dev)
70 {
71         struct pci_dev *pdev = to_pci_dev(dev);
72
73         return calc_devid(pdev->bus->number, pdev->devfn);
74 }
75
76 static struct iommu_dev_data *get_dev_data(struct device *dev)
77 {
78         return dev->archdata.iommu;
79 }
80
81 /*
82  * In this function the list of preallocated protection domains is traversed to
83  * find the domain for a specific device
84  */
85 static struct dma_ops_domain *find_protection_domain(u16 devid)
86 {
87         struct dma_ops_domain *entry, *ret = NULL;
88         unsigned long flags;
89         u16 alias = amd_iommu_alias_table[devid];
90
91         if (list_empty(&iommu_pd_list))
92                 return NULL;
93
94         spin_lock_irqsave(&iommu_pd_list_lock, flags);
95
96         list_for_each_entry(entry, &iommu_pd_list, list) {
97                 if (entry->target_dev == devid ||
98                     entry->target_dev == alias) {
99                         ret = entry;
100                         break;
101                 }
102         }
103
104         spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
105
106         return ret;
107 }
108
109 /*
110  * This function checks if the driver got a valid device from the caller to
111  * avoid dereferencing invalid pointers.
112  */
113 static bool check_device(struct device *dev)
114 {
115         u16 devid;
116
117         if (!dev || !dev->dma_mask)
118                 return false;
119
120         /* No device or no PCI device */
121         if (!dev || dev->bus != &pci_bus_type)
122                 return false;
123
124         devid = get_device_id(dev);
125
126         /* Out of our scope? */
127         if (devid > amd_iommu_last_bdf)
128                 return false;
129
130         if (amd_iommu_rlookup_table[devid] == NULL)
131                 return false;
132
133         return true;
134 }
135
136 static int iommu_init_device(struct device *dev)
137 {
138         struct iommu_dev_data *dev_data;
139         struct pci_dev *pdev;
140         u16 devid, alias;
141
142         if (dev->archdata.iommu)
143                 return 0;
144
145         dev_data = kzalloc(sizeof(*dev_data), GFP_KERNEL);
146         if (!dev_data)
147                 return -ENOMEM;
148
149         dev_data->dev = dev;
150
151         devid = get_device_id(dev);
152         alias = amd_iommu_alias_table[devid];
153         pdev = pci_get_bus_and_slot(PCI_BUS(alias), alias & 0xff);
154         if (pdev)
155                 dev_data->alias = &pdev->dev;
156
157         atomic_set(&dev_data->bind, 0);
158
159         dev->archdata.iommu = dev_data;
160
161
162         return 0;
163 }
164
165 static void iommu_uninit_device(struct device *dev)
166 {
167         kfree(dev->archdata.iommu);
168 }
169
170 void __init amd_iommu_uninit_devices(void)
171 {
172         struct pci_dev *pdev = NULL;
173
174         for_each_pci_dev(pdev) {
175
176                 if (!check_device(&pdev->dev))
177                         continue;
178
179                 iommu_uninit_device(&pdev->dev);
180         }
181 }
182
183 int __init amd_iommu_init_devices(void)
184 {
185         struct pci_dev *pdev = NULL;
186         int ret = 0;
187
188         for_each_pci_dev(pdev) {
189
190                 if (!check_device(&pdev->dev))
191                         continue;
192
193                 ret = iommu_init_device(&pdev->dev);
194                 if (ret)
195                         goto out_free;
196         }
197
198         return 0;
199
200 out_free:
201
202         amd_iommu_uninit_devices();
203
204         return ret;
205 }
206 #ifdef CONFIG_AMD_IOMMU_STATS
207
208 /*
209  * Initialization code for statistics collection
210  */
211
212 DECLARE_STATS_COUNTER(compl_wait);
213 DECLARE_STATS_COUNTER(cnt_map_single);
214 DECLARE_STATS_COUNTER(cnt_unmap_single);
215 DECLARE_STATS_COUNTER(cnt_map_sg);
216 DECLARE_STATS_COUNTER(cnt_unmap_sg);
217 DECLARE_STATS_COUNTER(cnt_alloc_coherent);
218 DECLARE_STATS_COUNTER(cnt_free_coherent);
219 DECLARE_STATS_COUNTER(cross_page);
220 DECLARE_STATS_COUNTER(domain_flush_single);
221 DECLARE_STATS_COUNTER(domain_flush_all);
222 DECLARE_STATS_COUNTER(alloced_io_mem);
223 DECLARE_STATS_COUNTER(total_map_requests);
224
225 static struct dentry *stats_dir;
226 static struct dentry *de_fflush;
227
228 static void amd_iommu_stats_add(struct __iommu_counter *cnt)
229 {
230         if (stats_dir == NULL)
231                 return;
232
233         cnt->dent = debugfs_create_u64(cnt->name, 0444, stats_dir,
234                                        &cnt->value);
235 }
236
237 static void amd_iommu_stats_init(void)
238 {
239         stats_dir = debugfs_create_dir("amd-iommu", NULL);
240         if (stats_dir == NULL)
241                 return;
242
243         de_fflush  = debugfs_create_bool("fullflush", 0444, stats_dir,
244                                          (u32 *)&amd_iommu_unmap_flush);
245
246         amd_iommu_stats_add(&compl_wait);
247         amd_iommu_stats_add(&cnt_map_single);
248         amd_iommu_stats_add(&cnt_unmap_single);
249         amd_iommu_stats_add(&cnt_map_sg);
250         amd_iommu_stats_add(&cnt_unmap_sg);
251         amd_iommu_stats_add(&cnt_alloc_coherent);
252         amd_iommu_stats_add(&cnt_free_coherent);
253         amd_iommu_stats_add(&cross_page);
254         amd_iommu_stats_add(&domain_flush_single);
255         amd_iommu_stats_add(&domain_flush_all);
256         amd_iommu_stats_add(&alloced_io_mem);
257         amd_iommu_stats_add(&total_map_requests);
258 }
259
260 #endif
261
262 /****************************************************************************
263  *
264  * Interrupt handling functions
265  *
266  ****************************************************************************/
267
268 static void dump_dte_entry(u16 devid)
269 {
270         int i;
271
272         for (i = 0; i < 8; ++i)
273                 pr_err("AMD-Vi: DTE[%d]: %08x\n", i,
274                         amd_iommu_dev_table[devid].data[i]);
275 }
276
277 static void dump_command(unsigned long phys_addr)
278 {
279         struct iommu_cmd *cmd = phys_to_virt(phys_addr);
280         int i;
281
282         for (i = 0; i < 4; ++i)
283                 pr_err("AMD-Vi: CMD[%d]: %08x\n", i, cmd->data[i]);
284 }
285
286 static void iommu_print_event(struct amd_iommu *iommu, void *__evt)
287 {
288         u32 *event = __evt;
289         int type  = (event[1] >> EVENT_TYPE_SHIFT)  & EVENT_TYPE_MASK;
290         int devid = (event[0] >> EVENT_DEVID_SHIFT) & EVENT_DEVID_MASK;
291         int domid = (event[1] >> EVENT_DOMID_SHIFT) & EVENT_DOMID_MASK;
292         int flags = (event[1] >> EVENT_FLAGS_SHIFT) & EVENT_FLAGS_MASK;
293         u64 address = (u64)(((u64)event[3]) << 32) | event[2];
294
295         printk(KERN_ERR "AMD-Vi: Event logged [");
296
297         switch (type) {
298         case EVENT_TYPE_ILL_DEV:
299                 printk("ILLEGAL_DEV_TABLE_ENTRY device=%02x:%02x.%x "
300                        "address=0x%016llx flags=0x%04x]\n",
301                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
302                        address, flags);
303                 dump_dte_entry(devid);
304                 break;
305         case EVENT_TYPE_IO_FAULT:
306                 printk("IO_PAGE_FAULT device=%02x:%02x.%x "
307                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
308                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
309                        domid, address, flags);
310                 break;
311         case EVENT_TYPE_DEV_TAB_ERR:
312                 printk("DEV_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
313                        "address=0x%016llx flags=0x%04x]\n",
314                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
315                        address, flags);
316                 break;
317         case EVENT_TYPE_PAGE_TAB_ERR:
318                 printk("PAGE_TAB_HARDWARE_ERROR device=%02x:%02x.%x "
319                        "domain=0x%04x address=0x%016llx flags=0x%04x]\n",
320                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
321                        domid, address, flags);
322                 break;
323         case EVENT_TYPE_ILL_CMD:
324                 printk("ILLEGAL_COMMAND_ERROR address=0x%016llx]\n", address);
325                 iommu->reset_in_progress = true;
326                 reset_iommu_command_buffer(iommu);
327                 dump_command(address);
328                 break;
329         case EVENT_TYPE_CMD_HARD_ERR:
330                 printk("COMMAND_HARDWARE_ERROR address=0x%016llx "
331                        "flags=0x%04x]\n", address, flags);
332                 break;
333         case EVENT_TYPE_IOTLB_INV_TO:
334                 printk("IOTLB_INV_TIMEOUT device=%02x:%02x.%x "
335                        "address=0x%016llx]\n",
336                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
337                        address);
338                 break;
339         case EVENT_TYPE_INV_DEV_REQ:
340                 printk("INVALID_DEVICE_REQUEST device=%02x:%02x.%x "
341                        "address=0x%016llx flags=0x%04x]\n",
342                        PCI_BUS(devid), PCI_SLOT(devid), PCI_FUNC(devid),
343                        address, flags);
344                 break;
345         default:
346                 printk(KERN_ERR "UNKNOWN type=0x%02x]\n", type);
347         }
348 }
349
350 static void iommu_poll_events(struct amd_iommu *iommu)
351 {
352         u32 head, tail;
353         unsigned long flags;
354
355         spin_lock_irqsave(&iommu->lock, flags);
356
357         head = readl(iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
358         tail = readl(iommu->mmio_base + MMIO_EVT_TAIL_OFFSET);
359
360         while (head != tail) {
361                 iommu_print_event(iommu, iommu->evt_buf + head);
362                 head = (head + EVENT_ENTRY_SIZE) % iommu->evt_buf_size;
363         }
364
365         writel(head, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET);
366
367         spin_unlock_irqrestore(&iommu->lock, flags);
368 }
369
370 irqreturn_t amd_iommu_int_handler(int irq, void *data)
371 {
372         struct amd_iommu *iommu;
373
374         for_each_iommu(iommu)
375                 iommu_poll_events(iommu);
376
377         return IRQ_HANDLED;
378 }
379
380 /****************************************************************************
381  *
382  * IOMMU command queuing functions
383  *
384  ****************************************************************************/
385
386 /*
387  * Writes the command to the IOMMUs command buffer and informs the
388  * hardware about the new command. Must be called with iommu->lock held.
389  */
390 static int __iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
391 {
392         u32 tail, head;
393         u8 *target;
394
395         tail = readl(iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
396         target = iommu->cmd_buf + tail;
397         memcpy_toio(target, cmd, sizeof(*cmd));
398         tail = (tail + sizeof(*cmd)) % iommu->cmd_buf_size;
399         head = readl(iommu->mmio_base + MMIO_CMD_HEAD_OFFSET);
400         if (tail == head)
401                 return -ENOMEM;
402         writel(tail, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET);
403
404         return 0;
405 }
406
407 /*
408  * General queuing function for commands. Takes iommu->lock and calls
409  * __iommu_queue_command().
410  */
411 static int iommu_queue_command(struct amd_iommu *iommu, struct iommu_cmd *cmd)
412 {
413         unsigned long flags;
414         int ret;
415
416         spin_lock_irqsave(&iommu->lock, flags);
417         ret = __iommu_queue_command(iommu, cmd);
418         if (!ret)
419                 iommu->need_sync = true;
420         spin_unlock_irqrestore(&iommu->lock, flags);
421
422         return ret;
423 }
424
425 /*
426  * This function waits until an IOMMU has completed a completion
427  * wait command
428  */
429 static void __iommu_wait_for_completion(struct amd_iommu *iommu)
430 {
431         int ready = 0;
432         unsigned status = 0;
433         unsigned long i = 0;
434
435         INC_STATS_COUNTER(compl_wait);
436
437         while (!ready && (i < EXIT_LOOP_COUNT)) {
438                 ++i;
439                 /* wait for the bit to become one */
440                 status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET);
441                 ready = status & MMIO_STATUS_COM_WAIT_INT_MASK;
442         }
443
444         /* set bit back to zero */
445         status &= ~MMIO_STATUS_COM_WAIT_INT_MASK;
446         writel(status, iommu->mmio_base + MMIO_STATUS_OFFSET);
447
448         if (unlikely(i == EXIT_LOOP_COUNT))
449                 iommu->reset_in_progress = true;
450 }
451
452 /*
453  * This function queues a completion wait command into the command
454  * buffer of an IOMMU
455  */
456 static int __iommu_completion_wait(struct amd_iommu *iommu)
457 {
458         struct iommu_cmd cmd;
459
460          memset(&cmd, 0, sizeof(cmd));
461          cmd.data[0] = CMD_COMPL_WAIT_INT_MASK;
462          CMD_SET_TYPE(&cmd, CMD_COMPL_WAIT);
463
464          return __iommu_queue_command(iommu, &cmd);
465 }
466
467 /*
468  * This function is called whenever we need to ensure that the IOMMU has
469  * completed execution of all commands we sent. It sends a
470  * COMPLETION_WAIT command and waits for it to finish. The IOMMU informs
471  * us about that by writing a value to a physical address we pass with
472  * the command.
473  */
474 static int iommu_completion_wait(struct amd_iommu *iommu)
475 {
476         int ret = 0;
477         unsigned long flags;
478
479         spin_lock_irqsave(&iommu->lock, flags);
480
481         if (!iommu->need_sync)
482                 goto out;
483
484         ret = __iommu_completion_wait(iommu);
485
486         iommu->need_sync = false;
487
488         if (ret)
489                 goto out;
490
491         __iommu_wait_for_completion(iommu);
492
493 out:
494         spin_unlock_irqrestore(&iommu->lock, flags);
495
496         if (iommu->reset_in_progress)
497                 reset_iommu_command_buffer(iommu);
498
499         return 0;
500 }
501
502 static void iommu_flush_complete(struct protection_domain *domain)
503 {
504         int i;
505
506         for (i = 0; i < amd_iommus_present; ++i) {
507                 if (!domain->dev_iommu[i])
508                         continue;
509
510                 /*
511                  * Devices of this domain are behind this IOMMU
512                  * We need to wait for completion of all commands.
513                  */
514                 iommu_completion_wait(amd_iommus[i]);
515         }
516 }
517
518 /*
519  * Command send function for invalidating a device table entry
520  */
521 static int iommu_flush_device(struct device *dev)
522 {
523         struct amd_iommu *iommu;
524         struct iommu_cmd cmd;
525         u16 devid;
526
527         devid = get_device_id(dev);
528         iommu = amd_iommu_rlookup_table[devid];
529
530         /* Build command */
531         memset(&cmd, 0, sizeof(cmd));
532         CMD_SET_TYPE(&cmd, CMD_INV_DEV_ENTRY);
533         cmd.data[0] = devid;
534
535         return iommu_queue_command(iommu, &cmd);
536 }
537
538 static void __iommu_build_inv_iommu_pages(struct iommu_cmd *cmd, u64 address,
539                                           u16 domid, int pde, int s)
540 {
541         memset(cmd, 0, sizeof(*cmd));
542         address &= PAGE_MASK;
543         CMD_SET_TYPE(cmd, CMD_INV_IOMMU_PAGES);
544         cmd->data[1] |= domid;
545         cmd->data[2] = lower_32_bits(address);
546         cmd->data[3] = upper_32_bits(address);
547         if (s) /* size bit - we flush more than one 4kb page */
548                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_SIZE_MASK;
549         if (pde) /* PDE bit - we wan't flush everything not only the PTEs */
550                 cmd->data[2] |= CMD_INV_IOMMU_PAGES_PDE_MASK;
551 }
552
553 /*
554  * Generic command send function for invalidaing TLB entries
555  */
556 static int iommu_queue_inv_iommu_pages(struct amd_iommu *iommu,
557                 u64 address, u16 domid, int pde, int s)
558 {
559         struct iommu_cmd cmd;
560         int ret;
561
562         __iommu_build_inv_iommu_pages(&cmd, address, domid, pde, s);
563
564         ret = iommu_queue_command(iommu, &cmd);
565
566         return ret;
567 }
568
569 /*
570  * TLB invalidation function which is called from the mapping functions.
571  * It invalidates a single PTE if the range to flush is within a single
572  * page. Otherwise it flushes the whole TLB of the IOMMU.
573  */
574 static void __iommu_flush_pages(struct protection_domain *domain,
575                                 u64 address, size_t size, int pde)
576 {
577         int s = 0, i;
578         unsigned long pages = iommu_num_pages(address, size, PAGE_SIZE);
579
580         address &= PAGE_MASK;
581
582         if (pages > 1) {
583                 /*
584                  * If we have to flush more than one page, flush all
585                  * TLB entries for this domain
586                  */
587                 address = CMD_INV_IOMMU_ALL_PAGES_ADDRESS;
588                 s = 1;
589         }
590
591
592         for (i = 0; i < amd_iommus_present; ++i) {
593                 if (!domain->dev_iommu[i])
594                         continue;
595
596                 /*
597                  * Devices of this domain are behind this IOMMU
598                  * We need a TLB flush
599                  */
600                 iommu_queue_inv_iommu_pages(amd_iommus[i], address,
601                                             domain->id, pde, s);
602         }
603
604         return;
605 }
606
607 static void iommu_flush_pages(struct protection_domain *domain,
608                              u64 address, size_t size)
609 {
610         __iommu_flush_pages(domain, address, size, 0);
611 }
612
613 /* Flush the whole IO/TLB for a given protection domain */
614 static void iommu_flush_tlb(struct protection_domain *domain)
615 {
616         __iommu_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 0);
617 }
618
619 /* Flush the whole IO/TLB for a given protection domain - including PDE */
620 static void iommu_flush_tlb_pde(struct protection_domain *domain)
621 {
622         __iommu_flush_pages(domain, 0, CMD_INV_IOMMU_ALL_PAGES_ADDRESS, 1);
623 }
624
625
626 /*
627  * This function flushes the DTEs for all devices in domain
628  */
629 static void iommu_flush_domain_devices(struct protection_domain *domain)
630 {
631         struct iommu_dev_data *dev_data;
632         unsigned long flags;
633
634         spin_lock_irqsave(&domain->lock, flags);
635
636         list_for_each_entry(dev_data, &domain->dev_list, list)
637                 iommu_flush_device(dev_data->dev);
638
639         spin_unlock_irqrestore(&domain->lock, flags);
640 }
641
642 static void iommu_flush_all_domain_devices(void)
643 {
644         struct protection_domain *domain;
645         unsigned long flags;
646
647         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
648
649         list_for_each_entry(domain, &amd_iommu_pd_list, list) {
650                 iommu_flush_domain_devices(domain);
651                 iommu_flush_complete(domain);
652         }
653
654         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
655 }
656
657 void amd_iommu_flush_all_devices(void)
658 {
659         iommu_flush_all_domain_devices();
660 }
661
662 /*
663  * This function uses heavy locking and may disable irqs for some time. But
664  * this is no issue because it is only called during resume.
665  */
666 void amd_iommu_flush_all_domains(void)
667 {
668         struct protection_domain *domain;
669         unsigned long flags;
670
671         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
672
673         list_for_each_entry(domain, &amd_iommu_pd_list, list) {
674                 spin_lock(&domain->lock);
675                 iommu_flush_tlb_pde(domain);
676                 iommu_flush_complete(domain);
677                 spin_unlock(&domain->lock);
678         }
679
680         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
681 }
682
683 static void reset_iommu_command_buffer(struct amd_iommu *iommu)
684 {
685         pr_err("AMD-Vi: Resetting IOMMU command buffer\n");
686
687         if (iommu->reset_in_progress)
688                 panic("AMD-Vi: ILLEGAL_COMMAND_ERROR while resetting command buffer\n");
689
690         amd_iommu_reset_cmd_buffer(iommu);
691         amd_iommu_flush_all_devices();
692         amd_iommu_flush_all_domains();
693
694         iommu->reset_in_progress = false;
695 }
696
697 /****************************************************************************
698  *
699  * The functions below are used the create the page table mappings for
700  * unity mapped regions.
701  *
702  ****************************************************************************/
703
704 /*
705  * This function is used to add another level to an IO page table. Adding
706  * another level increases the size of the address space by 9 bits to a size up
707  * to 64 bits.
708  */
709 static bool increase_address_space(struct protection_domain *domain,
710                                    gfp_t gfp)
711 {
712         u64 *pte;
713
714         if (domain->mode == PAGE_MODE_6_LEVEL)
715                 /* address space already 64 bit large */
716                 return false;
717
718         pte = (void *)get_zeroed_page(gfp);
719         if (!pte)
720                 return false;
721
722         *pte             = PM_LEVEL_PDE(domain->mode,
723                                         virt_to_phys(domain->pt_root));
724         domain->pt_root  = pte;
725         domain->mode    += 1;
726         domain->updated  = true;
727
728         return true;
729 }
730
731 static u64 *alloc_pte(struct protection_domain *domain,
732                       unsigned long address,
733                       unsigned long page_size,
734                       u64 **pte_page,
735                       gfp_t gfp)
736 {
737         int level, end_lvl;
738         u64 *pte, *page;
739
740         BUG_ON(!is_power_of_2(page_size));
741
742         while (address > PM_LEVEL_SIZE(domain->mode))
743                 increase_address_space(domain, gfp);
744
745         level   = domain->mode - 1;
746         pte     = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
747         address = PAGE_SIZE_ALIGN(address, page_size);
748         end_lvl = PAGE_SIZE_LEVEL(page_size);
749
750         while (level > end_lvl) {
751                 if (!IOMMU_PTE_PRESENT(*pte)) {
752                         page = (u64 *)get_zeroed_page(gfp);
753                         if (!page)
754                                 return NULL;
755                         *pte = PM_LEVEL_PDE(level, virt_to_phys(page));
756                 }
757
758                 /* No level skipping support yet */
759                 if (PM_PTE_LEVEL(*pte) != level)
760                         return NULL;
761
762                 level -= 1;
763
764                 pte = IOMMU_PTE_PAGE(*pte);
765
766                 if (pte_page && level == end_lvl)
767                         *pte_page = pte;
768
769                 pte = &pte[PM_LEVEL_INDEX(level, address)];
770         }
771
772         return pte;
773 }
774
775 /*
776  * This function checks if there is a PTE for a given dma address. If
777  * there is one, it returns the pointer to it.
778  */
779 static u64 *fetch_pte(struct protection_domain *domain,
780                       unsigned long address, int map_size)
781 {
782         int level;
783         u64 *pte;
784
785         level =  domain->mode - 1;
786         pte   = &domain->pt_root[PM_LEVEL_INDEX(level, address)];
787
788         while (level > map_size) {
789                 if (!IOMMU_PTE_PRESENT(*pte))
790                         return NULL;
791
792                 level -= 1;
793
794                 pte = IOMMU_PTE_PAGE(*pte);
795                 pte = &pte[PM_LEVEL_INDEX(level, address)];
796
797                 if ((PM_PTE_LEVEL(*pte) == 0) && level != map_size) {
798                         pte = NULL;
799                         break;
800                 }
801         }
802
803         return pte;
804 }
805
806 /*
807  * Generic mapping functions. It maps a physical address into a DMA
808  * address space. It allocates the page table pages if necessary.
809  * In the future it can be extended to a generic mapping function
810  * supporting all features of AMD IOMMU page tables like level skipping
811  * and full 64 bit address spaces.
812  */
813 static int iommu_map_page(struct protection_domain *dom,
814                           unsigned long bus_addr,
815                           unsigned long phys_addr,
816                           int prot,
817                           unsigned long page_size)
818 {
819         u64 __pte, *pte;
820         int i, count;
821
822         if (!(prot & IOMMU_PROT_MASK))
823                 return -EINVAL;
824
825         bus_addr  = PAGE_ALIGN(bus_addr);
826         phys_addr = PAGE_ALIGN(phys_addr);
827         count     = PAGE_SIZE_PTE_COUNT(page_size);
828         pte       = alloc_pte(dom, bus_addr, page_size, NULL, GFP_KERNEL);
829
830         for (i = 0; i < count; ++i)
831                 if (IOMMU_PTE_PRESENT(pte[i]))
832                         return -EBUSY;
833
834         if (page_size > PAGE_SIZE) {
835                 __pte = PAGE_SIZE_PTE(phys_addr, page_size);
836                 __pte |= PM_LEVEL_ENC(7) | IOMMU_PTE_P | IOMMU_PTE_FC;
837         } else
838                 __pte = phys_addr | IOMMU_PTE_P | IOMMU_PTE_FC;
839
840         if (prot & IOMMU_PROT_IR)
841                 __pte |= IOMMU_PTE_IR;
842         if (prot & IOMMU_PROT_IW)
843                 __pte |= IOMMU_PTE_IW;
844
845         for (i = 0; i < count; ++i)
846                 pte[i] = __pte;
847
848         update_domain(dom);
849
850         return 0;
851 }
852
853 static void iommu_unmap_page(struct protection_domain *dom,
854                              unsigned long bus_addr, int map_size)
855 {
856         u64 *pte = fetch_pte(dom, bus_addr, map_size);
857
858         if (pte)
859                 *pte = 0;
860 }
861
862 /*
863  * This function checks if a specific unity mapping entry is needed for
864  * this specific IOMMU.
865  */
866 static int iommu_for_unity_map(struct amd_iommu *iommu,
867                                struct unity_map_entry *entry)
868 {
869         u16 bdf, i;
870
871         for (i = entry->devid_start; i <= entry->devid_end; ++i) {
872                 bdf = amd_iommu_alias_table[i];
873                 if (amd_iommu_rlookup_table[bdf] == iommu)
874                         return 1;
875         }
876
877         return 0;
878 }
879
880 /*
881  * This function actually applies the mapping to the page table of the
882  * dma_ops domain.
883  */
884 static int dma_ops_unity_map(struct dma_ops_domain *dma_dom,
885                              struct unity_map_entry *e)
886 {
887         u64 addr;
888         int ret;
889
890         for (addr = e->address_start; addr < e->address_end;
891              addr += PAGE_SIZE) {
892                 ret = iommu_map_page(&dma_dom->domain, addr, addr, e->prot,
893                                      PAGE_SIZE);
894                 if (ret)
895                         return ret;
896                 /*
897                  * if unity mapping is in aperture range mark the page
898                  * as allocated in the aperture
899                  */
900                 if (addr < dma_dom->aperture_size)
901                         __set_bit(addr >> PAGE_SHIFT,
902                                   dma_dom->aperture[0]->bitmap);
903         }
904
905         return 0;
906 }
907
908 /*
909  * Init the unity mappings for a specific IOMMU in the system
910  *
911  * Basically iterates over all unity mapping entries and applies them to
912  * the default domain DMA of that IOMMU if necessary.
913  */
914 static int iommu_init_unity_mappings(struct amd_iommu *iommu)
915 {
916         struct unity_map_entry *entry;
917         int ret;
918
919         list_for_each_entry(entry, &amd_iommu_unity_map, list) {
920                 if (!iommu_for_unity_map(iommu, entry))
921                         continue;
922                 ret = dma_ops_unity_map(iommu->default_dom, entry);
923                 if (ret)
924                         return ret;
925         }
926
927         return 0;
928 }
929
930 /*
931  * Inits the unity mappings required for a specific device
932  */
933 static int init_unity_mappings_for_device(struct dma_ops_domain *dma_dom,
934                                           u16 devid)
935 {
936         struct unity_map_entry *e;
937         int ret;
938
939         list_for_each_entry(e, &amd_iommu_unity_map, list) {
940                 if (!(devid >= e->devid_start && devid <= e->devid_end))
941                         continue;
942                 ret = dma_ops_unity_map(dma_dom, e);
943                 if (ret)
944                         return ret;
945         }
946
947         return 0;
948 }
949
950 /****************************************************************************
951  *
952  * The next functions belong to the address allocator for the dma_ops
953  * interface functions. They work like the allocators in the other IOMMU
954  * drivers. Its basically a bitmap which marks the allocated pages in
955  * the aperture. Maybe it could be enhanced in the future to a more
956  * efficient allocator.
957  *
958  ****************************************************************************/
959
960 /*
961  * The address allocator core functions.
962  *
963  * called with domain->lock held
964  */
965
966 /*
967  * Used to reserve address ranges in the aperture (e.g. for exclusion
968  * ranges.
969  */
970 static void dma_ops_reserve_addresses(struct dma_ops_domain *dom,
971                                       unsigned long start_page,
972                                       unsigned int pages)
973 {
974         unsigned int i, last_page = dom->aperture_size >> PAGE_SHIFT;
975
976         if (start_page + pages > last_page)
977                 pages = last_page - start_page;
978
979         for (i = start_page; i < start_page + pages; ++i) {
980                 int index = i / APERTURE_RANGE_PAGES;
981                 int page  = i % APERTURE_RANGE_PAGES;
982                 __set_bit(page, dom->aperture[index]->bitmap);
983         }
984 }
985
986 /*
987  * This function is used to add a new aperture range to an existing
988  * aperture in case of dma_ops domain allocation or address allocation
989  * failure.
990  */
991 static int alloc_new_range(struct dma_ops_domain *dma_dom,
992                            bool populate, gfp_t gfp)
993 {
994         int index = dma_dom->aperture_size >> APERTURE_RANGE_SHIFT;
995         struct amd_iommu *iommu;
996         unsigned long i;
997
998 #ifdef CONFIG_IOMMU_STRESS
999         populate = false;
1000 #endif
1001
1002         if (index >= APERTURE_MAX_RANGES)
1003                 return -ENOMEM;
1004
1005         dma_dom->aperture[index] = kzalloc(sizeof(struct aperture_range), gfp);
1006         if (!dma_dom->aperture[index])
1007                 return -ENOMEM;
1008
1009         dma_dom->aperture[index]->bitmap = (void *)get_zeroed_page(gfp);
1010         if (!dma_dom->aperture[index]->bitmap)
1011                 goto out_free;
1012
1013         dma_dom->aperture[index]->offset = dma_dom->aperture_size;
1014
1015         if (populate) {
1016                 unsigned long address = dma_dom->aperture_size;
1017                 int i, num_ptes = APERTURE_RANGE_PAGES / 512;
1018                 u64 *pte, *pte_page;
1019
1020                 for (i = 0; i < num_ptes; ++i) {
1021                         pte = alloc_pte(&dma_dom->domain, address, PAGE_SIZE,
1022                                         &pte_page, gfp);
1023                         if (!pte)
1024                                 goto out_free;
1025
1026                         dma_dom->aperture[index]->pte_pages[i] = pte_page;
1027
1028                         address += APERTURE_RANGE_SIZE / 64;
1029                 }
1030         }
1031
1032         dma_dom->aperture_size += APERTURE_RANGE_SIZE;
1033
1034         /* Intialize the exclusion range if necessary */
1035         for_each_iommu(iommu) {
1036                 if (iommu->exclusion_start &&
1037                     iommu->exclusion_start >= dma_dom->aperture[index]->offset
1038                     && iommu->exclusion_start < dma_dom->aperture_size) {
1039                         unsigned long startpage;
1040                         int pages = iommu_num_pages(iommu->exclusion_start,
1041                                                     iommu->exclusion_length,
1042                                                     PAGE_SIZE);
1043                         startpage = iommu->exclusion_start >> PAGE_SHIFT;
1044                         dma_ops_reserve_addresses(dma_dom, startpage, pages);
1045                 }
1046         }
1047
1048         /*
1049          * Check for areas already mapped as present in the new aperture
1050          * range and mark those pages as reserved in the allocator. Such
1051          * mappings may already exist as a result of requested unity
1052          * mappings for devices.
1053          */
1054         for (i = dma_dom->aperture[index]->offset;
1055              i < dma_dom->aperture_size;
1056              i += PAGE_SIZE) {
1057                 u64 *pte = fetch_pte(&dma_dom->domain, i, PM_MAP_4k);
1058                 if (!pte || !IOMMU_PTE_PRESENT(*pte))
1059                         continue;
1060
1061                 dma_ops_reserve_addresses(dma_dom, i << PAGE_SHIFT, 1);
1062         }
1063
1064         update_domain(&dma_dom->domain);
1065
1066         return 0;
1067
1068 out_free:
1069         update_domain(&dma_dom->domain);
1070
1071         free_page((unsigned long)dma_dom->aperture[index]->bitmap);
1072
1073         kfree(dma_dom->aperture[index]);
1074         dma_dom->aperture[index] = NULL;
1075
1076         return -ENOMEM;
1077 }
1078
1079 static unsigned long dma_ops_area_alloc(struct device *dev,
1080                                         struct dma_ops_domain *dom,
1081                                         unsigned int pages,
1082                                         unsigned long align_mask,
1083                                         u64 dma_mask,
1084                                         unsigned long start)
1085 {
1086         unsigned long next_bit = dom->next_address % APERTURE_RANGE_SIZE;
1087         int max_index = dom->aperture_size >> APERTURE_RANGE_SHIFT;
1088         int i = start >> APERTURE_RANGE_SHIFT;
1089         unsigned long boundary_size;
1090         unsigned long address = -1;
1091         unsigned long limit;
1092
1093         next_bit >>= PAGE_SHIFT;
1094
1095         boundary_size = ALIGN(dma_get_seg_boundary(dev) + 1,
1096                         PAGE_SIZE) >> PAGE_SHIFT;
1097
1098         for (;i < max_index; ++i) {
1099                 unsigned long offset = dom->aperture[i]->offset >> PAGE_SHIFT;
1100
1101                 if (dom->aperture[i]->offset >= dma_mask)
1102                         break;
1103
1104                 limit = iommu_device_max_index(APERTURE_RANGE_PAGES, offset,
1105                                                dma_mask >> PAGE_SHIFT);
1106
1107                 address = iommu_area_alloc(dom->aperture[i]->bitmap,
1108                                            limit, next_bit, pages, 0,
1109                                             boundary_size, align_mask);
1110                 if (address != -1) {
1111                         address = dom->aperture[i]->offset +
1112                                   (address << PAGE_SHIFT);
1113                         dom->next_address = address + (pages << PAGE_SHIFT);
1114                         break;
1115                 }
1116
1117                 next_bit = 0;
1118         }
1119
1120         return address;
1121 }
1122
1123 static unsigned long dma_ops_alloc_addresses(struct device *dev,
1124                                              struct dma_ops_domain *dom,
1125                                              unsigned int pages,
1126                                              unsigned long align_mask,
1127                                              u64 dma_mask)
1128 {
1129         unsigned long address;
1130
1131 #ifdef CONFIG_IOMMU_STRESS
1132         dom->next_address = 0;
1133         dom->need_flush = true;
1134 #endif
1135
1136         address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1137                                      dma_mask, dom->next_address);
1138
1139         if (address == -1) {
1140                 dom->next_address = 0;
1141                 address = dma_ops_area_alloc(dev, dom, pages, align_mask,
1142                                              dma_mask, 0);
1143                 dom->need_flush = true;
1144         }
1145
1146         if (unlikely(address == -1))
1147                 address = DMA_ERROR_CODE;
1148
1149         WARN_ON((address + (PAGE_SIZE*pages)) > dom->aperture_size);
1150
1151         return address;
1152 }
1153
1154 /*
1155  * The address free function.
1156  *
1157  * called with domain->lock held
1158  */
1159 static void dma_ops_free_addresses(struct dma_ops_domain *dom,
1160                                    unsigned long address,
1161                                    unsigned int pages)
1162 {
1163         unsigned i = address >> APERTURE_RANGE_SHIFT;
1164         struct aperture_range *range = dom->aperture[i];
1165
1166         BUG_ON(i >= APERTURE_MAX_RANGES || range == NULL);
1167
1168 #ifdef CONFIG_IOMMU_STRESS
1169         if (i < 4)
1170                 return;
1171 #endif
1172
1173         if (address >= dom->next_address)
1174                 dom->need_flush = true;
1175
1176         address = (address % APERTURE_RANGE_SIZE) >> PAGE_SHIFT;
1177
1178         bitmap_clear(range->bitmap, address, pages);
1179
1180 }
1181
1182 /****************************************************************************
1183  *
1184  * The next functions belong to the domain allocation. A domain is
1185  * allocated for every IOMMU as the default domain. If device isolation
1186  * is enabled, every device get its own domain. The most important thing
1187  * about domains is the page table mapping the DMA address space they
1188  * contain.
1189  *
1190  ****************************************************************************/
1191
1192 /*
1193  * This function adds a protection domain to the global protection domain list
1194  */
1195 static void add_domain_to_list(struct protection_domain *domain)
1196 {
1197         unsigned long flags;
1198
1199         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1200         list_add(&domain->list, &amd_iommu_pd_list);
1201         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1202 }
1203
1204 /*
1205  * This function removes a protection domain to the global
1206  * protection domain list
1207  */
1208 static void del_domain_from_list(struct protection_domain *domain)
1209 {
1210         unsigned long flags;
1211
1212         spin_lock_irqsave(&amd_iommu_pd_lock, flags);
1213         list_del(&domain->list);
1214         spin_unlock_irqrestore(&amd_iommu_pd_lock, flags);
1215 }
1216
1217 static u16 domain_id_alloc(void)
1218 {
1219         unsigned long flags;
1220         int id;
1221
1222         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1223         id = find_first_zero_bit(amd_iommu_pd_alloc_bitmap, MAX_DOMAIN_ID);
1224         BUG_ON(id == 0);
1225         if (id > 0 && id < MAX_DOMAIN_ID)
1226                 __set_bit(id, amd_iommu_pd_alloc_bitmap);
1227         else
1228                 id = 0;
1229         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1230
1231         return id;
1232 }
1233
1234 static void domain_id_free(int id)
1235 {
1236         unsigned long flags;
1237
1238         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1239         if (id > 0 && id < MAX_DOMAIN_ID)
1240                 __clear_bit(id, amd_iommu_pd_alloc_bitmap);
1241         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1242 }
1243
1244 static void free_pagetable(struct protection_domain *domain)
1245 {
1246         int i, j;
1247         u64 *p1, *p2, *p3;
1248
1249         p1 = domain->pt_root;
1250
1251         if (!p1)
1252                 return;
1253
1254         for (i = 0; i < 512; ++i) {
1255                 if (!IOMMU_PTE_PRESENT(p1[i]))
1256                         continue;
1257
1258                 p2 = IOMMU_PTE_PAGE(p1[i]);
1259                 for (j = 0; j < 512; ++j) {
1260                         if (!IOMMU_PTE_PRESENT(p2[j]))
1261                                 continue;
1262                         p3 = IOMMU_PTE_PAGE(p2[j]);
1263                         free_page((unsigned long)p3);
1264                 }
1265
1266                 free_page((unsigned long)p2);
1267         }
1268
1269         free_page((unsigned long)p1);
1270
1271         domain->pt_root = NULL;
1272 }
1273
1274 /*
1275  * Free a domain, only used if something went wrong in the
1276  * allocation path and we need to free an already allocated page table
1277  */
1278 static void dma_ops_domain_free(struct dma_ops_domain *dom)
1279 {
1280         int i;
1281
1282         if (!dom)
1283                 return;
1284
1285         del_domain_from_list(&dom->domain);
1286
1287         free_pagetable(&dom->domain);
1288
1289         for (i = 0; i < APERTURE_MAX_RANGES; ++i) {
1290                 if (!dom->aperture[i])
1291                         continue;
1292                 free_page((unsigned long)dom->aperture[i]->bitmap);
1293                 kfree(dom->aperture[i]);
1294         }
1295
1296         kfree(dom);
1297 }
1298
1299 /*
1300  * Allocates a new protection domain usable for the dma_ops functions.
1301  * It also intializes the page table and the address allocator data
1302  * structures required for the dma_ops interface
1303  */
1304 static struct dma_ops_domain *dma_ops_domain_alloc(void)
1305 {
1306         struct dma_ops_domain *dma_dom;
1307
1308         dma_dom = kzalloc(sizeof(struct dma_ops_domain), GFP_KERNEL);
1309         if (!dma_dom)
1310                 return NULL;
1311
1312         spin_lock_init(&dma_dom->domain.lock);
1313
1314         dma_dom->domain.id = domain_id_alloc();
1315         if (dma_dom->domain.id == 0)
1316                 goto free_dma_dom;
1317         INIT_LIST_HEAD(&dma_dom->domain.dev_list);
1318         dma_dom->domain.mode = PAGE_MODE_2_LEVEL;
1319         dma_dom->domain.pt_root = (void *)get_zeroed_page(GFP_KERNEL);
1320         dma_dom->domain.flags = PD_DMA_OPS_MASK;
1321         dma_dom->domain.priv = dma_dom;
1322         if (!dma_dom->domain.pt_root)
1323                 goto free_dma_dom;
1324
1325         dma_dom->need_flush = false;
1326         dma_dom->target_dev = 0xffff;
1327
1328         add_domain_to_list(&dma_dom->domain);
1329
1330         if (alloc_new_range(dma_dom, true, GFP_KERNEL))
1331                 goto free_dma_dom;
1332
1333         /*
1334          * mark the first page as allocated so we never return 0 as
1335          * a valid dma-address. So we can use 0 as error value
1336          */
1337         dma_dom->aperture[0]->bitmap[0] = 1;
1338         dma_dom->next_address = 0;
1339
1340
1341         return dma_dom;
1342
1343 free_dma_dom:
1344         dma_ops_domain_free(dma_dom);
1345
1346         return NULL;
1347 }
1348
1349 /*
1350  * little helper function to check whether a given protection domain is a
1351  * dma_ops domain
1352  */
1353 static bool dma_ops_domain(struct protection_domain *domain)
1354 {
1355         return domain->flags & PD_DMA_OPS_MASK;
1356 }
1357
1358 static void set_dte_entry(u16 devid, struct protection_domain *domain)
1359 {
1360         u64 pte_root = virt_to_phys(domain->pt_root);
1361
1362         pte_root |= (domain->mode & DEV_ENTRY_MODE_MASK)
1363                     << DEV_ENTRY_MODE_SHIFT;
1364         pte_root |= IOMMU_PTE_IR | IOMMU_PTE_IW | IOMMU_PTE_P | IOMMU_PTE_TV;
1365
1366         amd_iommu_dev_table[devid].data[2] = domain->id;
1367         amd_iommu_dev_table[devid].data[1] = upper_32_bits(pte_root);
1368         amd_iommu_dev_table[devid].data[0] = lower_32_bits(pte_root);
1369 }
1370
1371 static void clear_dte_entry(u16 devid)
1372 {
1373         /* remove entry from the device table seen by the hardware */
1374         amd_iommu_dev_table[devid].data[0] = IOMMU_PTE_P | IOMMU_PTE_TV;
1375         amd_iommu_dev_table[devid].data[1] = 0;
1376         amd_iommu_dev_table[devid].data[2] = 0;
1377
1378         amd_iommu_apply_erratum_63(devid);
1379 }
1380
1381 static void do_attach(struct device *dev, struct protection_domain *domain)
1382 {
1383         struct iommu_dev_data *dev_data;
1384         struct amd_iommu *iommu;
1385         u16 devid;
1386
1387         devid    = get_device_id(dev);
1388         iommu    = amd_iommu_rlookup_table[devid];
1389         dev_data = get_dev_data(dev);
1390
1391         /* Update data structures */
1392         dev_data->domain = domain;
1393         list_add(&dev_data->list, &domain->dev_list);
1394         set_dte_entry(devid, domain);
1395
1396         /* Do reference counting */
1397         domain->dev_iommu[iommu->index] += 1;
1398         domain->dev_cnt                 += 1;
1399
1400         /* Flush the DTE entry */
1401         iommu_flush_device(dev);
1402 }
1403
1404 static void do_detach(struct device *dev)
1405 {
1406         struct iommu_dev_data *dev_data;
1407         struct amd_iommu *iommu;
1408         u16 devid;
1409
1410         devid    = get_device_id(dev);
1411         iommu    = amd_iommu_rlookup_table[devid];
1412         dev_data = get_dev_data(dev);
1413
1414         /* decrease reference counters */
1415         dev_data->domain->dev_iommu[iommu->index] -= 1;
1416         dev_data->domain->dev_cnt                 -= 1;
1417
1418         /* Update data structures */
1419         dev_data->domain = NULL;
1420         list_del(&dev_data->list);
1421         clear_dte_entry(devid);
1422
1423         /* Flush the DTE entry */
1424         iommu_flush_device(dev);
1425 }
1426
1427 /*
1428  * If a device is not yet associated with a domain, this function does
1429  * assigns it visible for the hardware
1430  */
1431 static int __attach_device(struct device *dev,
1432                            struct protection_domain *domain)
1433 {
1434         struct iommu_dev_data *dev_data, *alias_data;
1435
1436         dev_data   = get_dev_data(dev);
1437         alias_data = get_dev_data(dev_data->alias);
1438
1439         if (!alias_data)
1440                 return -EINVAL;
1441
1442         /* lock domain */
1443         spin_lock(&domain->lock);
1444
1445         /* Some sanity checks */
1446         if (alias_data->domain != NULL &&
1447             alias_data->domain != domain)
1448                 return -EBUSY;
1449
1450         if (dev_data->domain != NULL &&
1451             dev_data->domain != domain)
1452                 return -EBUSY;
1453
1454         /* Do real assignment */
1455         if (dev_data->alias != dev) {
1456                 alias_data = get_dev_data(dev_data->alias);
1457                 if (alias_data->domain == NULL)
1458                         do_attach(dev_data->alias, domain);
1459
1460                 atomic_inc(&alias_data->bind);
1461         }
1462
1463         if (dev_data->domain == NULL)
1464                 do_attach(dev, domain);
1465
1466         atomic_inc(&dev_data->bind);
1467
1468         /* ready */
1469         spin_unlock(&domain->lock);
1470
1471         return 0;
1472 }
1473
1474 /*
1475  * If a device is not yet associated with a domain, this function does
1476  * assigns it visible for the hardware
1477  */
1478 static int attach_device(struct device *dev,
1479                          struct protection_domain *domain)
1480 {
1481         unsigned long flags;
1482         int ret;
1483
1484         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1485         ret = __attach_device(dev, domain);
1486         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1487
1488         /*
1489          * We might boot into a crash-kernel here. The crashed kernel
1490          * left the caches in the IOMMU dirty. So we have to flush
1491          * here to evict all dirty stuff.
1492          */
1493         iommu_flush_tlb_pde(domain);
1494
1495         return ret;
1496 }
1497
1498 /*
1499  * Removes a device from a protection domain (unlocked)
1500  */
1501 static void __detach_device(struct device *dev)
1502 {
1503         struct iommu_dev_data *dev_data = get_dev_data(dev);
1504         struct iommu_dev_data *alias_data;
1505         struct protection_domain *domain;
1506         unsigned long flags;
1507
1508         BUG_ON(!dev_data->domain);
1509
1510         domain = dev_data->domain;
1511
1512         spin_lock_irqsave(&domain->lock, flags);
1513
1514         if (dev_data->alias != dev) {
1515                 alias_data = get_dev_data(dev_data->alias);
1516                 if (atomic_dec_and_test(&alias_data->bind))
1517                         do_detach(dev_data->alias);
1518         }
1519
1520         if (atomic_dec_and_test(&dev_data->bind))
1521                 do_detach(dev);
1522
1523         spin_unlock_irqrestore(&domain->lock, flags);
1524
1525         /*
1526          * If we run in passthrough mode the device must be assigned to the
1527          * passthrough domain if it is detached from any other domain.
1528          * Make sure we can deassign from the pt_domain itself.
1529          */
1530         if (iommu_pass_through &&
1531             (dev_data->domain == NULL && domain != pt_domain))
1532                 __attach_device(dev, pt_domain);
1533 }
1534
1535 /*
1536  * Removes a device from a protection domain (with devtable_lock held)
1537  */
1538 static void detach_device(struct device *dev)
1539 {
1540         unsigned long flags;
1541
1542         /* lock device table */
1543         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
1544         __detach_device(dev);
1545         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1546 }
1547
1548 /*
1549  * Find out the protection domain structure for a given PCI device. This
1550  * will give us the pointer to the page table root for example.
1551  */
1552 static struct protection_domain *domain_for_device(struct device *dev)
1553 {
1554         struct protection_domain *dom;
1555         struct iommu_dev_data *dev_data, *alias_data;
1556         unsigned long flags;
1557         u16 devid, alias;
1558
1559         devid      = get_device_id(dev);
1560         alias      = amd_iommu_alias_table[devid];
1561         dev_data   = get_dev_data(dev);
1562         alias_data = get_dev_data(dev_data->alias);
1563         if (!alias_data)
1564                 return NULL;
1565
1566         read_lock_irqsave(&amd_iommu_devtable_lock, flags);
1567         dom = dev_data->domain;
1568         if (dom == NULL &&
1569             alias_data->domain != NULL) {
1570                 __attach_device(dev, alias_data->domain);
1571                 dom = alias_data->domain;
1572         }
1573
1574         read_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
1575
1576         return dom;
1577 }
1578
1579 static int device_change_notifier(struct notifier_block *nb,
1580                                   unsigned long action, void *data)
1581 {
1582         struct device *dev = data;
1583         u16 devid;
1584         struct protection_domain *domain;
1585         struct dma_ops_domain *dma_domain;
1586         struct amd_iommu *iommu;
1587         unsigned long flags;
1588
1589         if (!check_device(dev))
1590                 return 0;
1591
1592         devid  = get_device_id(dev);
1593         iommu  = amd_iommu_rlookup_table[devid];
1594
1595         switch (action) {
1596         case BUS_NOTIFY_UNBOUND_DRIVER:
1597
1598                 domain = domain_for_device(dev);
1599
1600                 if (!domain)
1601                         goto out;
1602                 if (iommu_pass_through)
1603                         break;
1604                 detach_device(dev);
1605                 break;
1606         case BUS_NOTIFY_ADD_DEVICE:
1607
1608                 iommu_init_device(dev);
1609
1610                 domain = domain_for_device(dev);
1611
1612                 /* allocate a protection domain if a device is added */
1613                 dma_domain = find_protection_domain(devid);
1614                 if (dma_domain)
1615                         goto out;
1616                 dma_domain = dma_ops_domain_alloc();
1617                 if (!dma_domain)
1618                         goto out;
1619                 dma_domain->target_dev = devid;
1620
1621                 spin_lock_irqsave(&iommu_pd_list_lock, flags);
1622                 list_add_tail(&dma_domain->list, &iommu_pd_list);
1623                 spin_unlock_irqrestore(&iommu_pd_list_lock, flags);
1624
1625                 break;
1626         case BUS_NOTIFY_DEL_DEVICE:
1627
1628                 iommu_uninit_device(dev);
1629
1630         default:
1631                 goto out;
1632         }
1633
1634         iommu_flush_device(dev);
1635         iommu_completion_wait(iommu);
1636
1637 out:
1638         return 0;
1639 }
1640
1641 static struct notifier_block device_nb = {
1642         .notifier_call = device_change_notifier,
1643 };
1644
1645 void amd_iommu_init_notifier(void)
1646 {
1647         bus_register_notifier(&pci_bus_type, &device_nb);
1648 }
1649
1650 /*****************************************************************************
1651  *
1652  * The next functions belong to the dma_ops mapping/unmapping code.
1653  *
1654  *****************************************************************************/
1655
1656 /*
1657  * In the dma_ops path we only have the struct device. This function
1658  * finds the corresponding IOMMU, the protection domain and the
1659  * requestor id for a given device.
1660  * If the device is not yet associated with a domain this is also done
1661  * in this function.
1662  */
1663 static struct protection_domain *get_domain(struct device *dev)
1664 {
1665         struct protection_domain *domain;
1666         struct dma_ops_domain *dma_dom;
1667         u16 devid = get_device_id(dev);
1668
1669         if (!check_device(dev))
1670                 return ERR_PTR(-EINVAL);
1671
1672         domain = domain_for_device(dev);
1673         if (domain != NULL && !dma_ops_domain(domain))
1674                 return ERR_PTR(-EBUSY);
1675
1676         if (domain != NULL)
1677                 return domain;
1678
1679         /* Device not bount yet - bind it */
1680         dma_dom = find_protection_domain(devid);
1681         if (!dma_dom)
1682                 dma_dom = amd_iommu_rlookup_table[devid]->default_dom;
1683         attach_device(dev, &dma_dom->domain);
1684         DUMP_printk("Using protection domain %d for device %s\n",
1685                     dma_dom->domain.id, dev_name(dev));
1686
1687         return &dma_dom->domain;
1688 }
1689
1690 static void update_device_table(struct protection_domain *domain)
1691 {
1692         struct iommu_dev_data *dev_data;
1693
1694         list_for_each_entry(dev_data, &domain->dev_list, list) {
1695                 u16 devid = get_device_id(dev_data->dev);
1696                 set_dte_entry(devid, domain);
1697         }
1698 }
1699
1700 static void update_domain(struct protection_domain *domain)
1701 {
1702         if (!domain->updated)
1703                 return;
1704
1705         update_device_table(domain);
1706         iommu_flush_domain_devices(domain);
1707         iommu_flush_tlb_pde(domain);
1708
1709         domain->updated = false;
1710 }
1711
1712 /*
1713  * This function fetches the PTE for a given address in the aperture
1714  */
1715 static u64* dma_ops_get_pte(struct dma_ops_domain *dom,
1716                             unsigned long address)
1717 {
1718         struct aperture_range *aperture;
1719         u64 *pte, *pte_page;
1720
1721         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1722         if (!aperture)
1723                 return NULL;
1724
1725         pte = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1726         if (!pte) {
1727                 pte = alloc_pte(&dom->domain, address, PAGE_SIZE, &pte_page,
1728                                 GFP_ATOMIC);
1729                 aperture->pte_pages[APERTURE_PAGE_INDEX(address)] = pte_page;
1730         } else
1731                 pte += PM_LEVEL_INDEX(0, address);
1732
1733         update_domain(&dom->domain);
1734
1735         return pte;
1736 }
1737
1738 /*
1739  * This is the generic map function. It maps one 4kb page at paddr to
1740  * the given address in the DMA address space for the domain.
1741  */
1742 static dma_addr_t dma_ops_domain_map(struct dma_ops_domain *dom,
1743                                      unsigned long address,
1744                                      phys_addr_t paddr,
1745                                      int direction)
1746 {
1747         u64 *pte, __pte;
1748
1749         WARN_ON(address > dom->aperture_size);
1750
1751         paddr &= PAGE_MASK;
1752
1753         pte  = dma_ops_get_pte(dom, address);
1754         if (!pte)
1755                 return DMA_ERROR_CODE;
1756
1757         __pte = paddr | IOMMU_PTE_P | IOMMU_PTE_FC;
1758
1759         if (direction == DMA_TO_DEVICE)
1760                 __pte |= IOMMU_PTE_IR;
1761         else if (direction == DMA_FROM_DEVICE)
1762                 __pte |= IOMMU_PTE_IW;
1763         else if (direction == DMA_BIDIRECTIONAL)
1764                 __pte |= IOMMU_PTE_IR | IOMMU_PTE_IW;
1765
1766         WARN_ON(*pte);
1767
1768         *pte = __pte;
1769
1770         return (dma_addr_t)address;
1771 }
1772
1773 /*
1774  * The generic unmapping function for on page in the DMA address space.
1775  */
1776 static void dma_ops_domain_unmap(struct dma_ops_domain *dom,
1777                                  unsigned long address)
1778 {
1779         struct aperture_range *aperture;
1780         u64 *pte;
1781
1782         if (address >= dom->aperture_size)
1783                 return;
1784
1785         aperture = dom->aperture[APERTURE_RANGE_INDEX(address)];
1786         if (!aperture)
1787                 return;
1788
1789         pte  = aperture->pte_pages[APERTURE_PAGE_INDEX(address)];
1790         if (!pte)
1791                 return;
1792
1793         pte += PM_LEVEL_INDEX(0, address);
1794
1795         WARN_ON(!*pte);
1796
1797         *pte = 0ULL;
1798 }
1799
1800 /*
1801  * This function contains common code for mapping of a physically
1802  * contiguous memory region into DMA address space. It is used by all
1803  * mapping functions provided with this IOMMU driver.
1804  * Must be called with the domain lock held.
1805  */
1806 static dma_addr_t __map_single(struct device *dev,
1807                                struct dma_ops_domain *dma_dom,
1808                                phys_addr_t paddr,
1809                                size_t size,
1810                                int dir,
1811                                bool align,
1812                                u64 dma_mask)
1813 {
1814         dma_addr_t offset = paddr & ~PAGE_MASK;
1815         dma_addr_t address, start, ret;
1816         unsigned int pages;
1817         unsigned long align_mask = 0;
1818         int i;
1819
1820         pages = iommu_num_pages(paddr, size, PAGE_SIZE);
1821         paddr &= PAGE_MASK;
1822
1823         INC_STATS_COUNTER(total_map_requests);
1824
1825         if (pages > 1)
1826                 INC_STATS_COUNTER(cross_page);
1827
1828         if (align)
1829                 align_mask = (1UL << get_order(size)) - 1;
1830
1831 retry:
1832         address = dma_ops_alloc_addresses(dev, dma_dom, pages, align_mask,
1833                                           dma_mask);
1834         if (unlikely(address == DMA_ERROR_CODE)) {
1835                 /*
1836                  * setting next_address here will let the address
1837                  * allocator only scan the new allocated range in the
1838                  * first run. This is a small optimization.
1839                  */
1840                 dma_dom->next_address = dma_dom->aperture_size;
1841
1842                 if (alloc_new_range(dma_dom, false, GFP_ATOMIC))
1843                         goto out;
1844
1845                 /*
1846                  * aperture was successfully enlarged by 128 MB, try
1847                  * allocation again
1848                  */
1849                 goto retry;
1850         }
1851
1852         start = address;
1853         for (i = 0; i < pages; ++i) {
1854                 ret = dma_ops_domain_map(dma_dom, start, paddr, dir);
1855                 if (ret == DMA_ERROR_CODE)
1856                         goto out_unmap;
1857
1858                 paddr += PAGE_SIZE;
1859                 start += PAGE_SIZE;
1860         }
1861         address += offset;
1862
1863         ADD_STATS_COUNTER(alloced_io_mem, size);
1864
1865         if (unlikely(dma_dom->need_flush && !amd_iommu_unmap_flush)) {
1866                 iommu_flush_tlb(&dma_dom->domain);
1867                 dma_dom->need_flush = false;
1868         } else if (unlikely(amd_iommu_np_cache))
1869                 iommu_flush_pages(&dma_dom->domain, address, size);
1870
1871 out:
1872         return address;
1873
1874 out_unmap:
1875
1876         for (--i; i >= 0; --i) {
1877                 start -= PAGE_SIZE;
1878                 dma_ops_domain_unmap(dma_dom, start);
1879         }
1880
1881         dma_ops_free_addresses(dma_dom, address, pages);
1882
1883         return DMA_ERROR_CODE;
1884 }
1885
1886 /*
1887  * Does the reverse of the __map_single function. Must be called with
1888  * the domain lock held too
1889  */
1890 static void __unmap_single(struct dma_ops_domain *dma_dom,
1891                            dma_addr_t dma_addr,
1892                            size_t size,
1893                            int dir)
1894 {
1895         dma_addr_t i, start;
1896         unsigned int pages;
1897
1898         if ((dma_addr == DMA_ERROR_CODE) ||
1899             (dma_addr + size > dma_dom->aperture_size))
1900                 return;
1901
1902         pages = iommu_num_pages(dma_addr, size, PAGE_SIZE);
1903         dma_addr &= PAGE_MASK;
1904         start = dma_addr;
1905
1906         for (i = 0; i < pages; ++i) {
1907                 dma_ops_domain_unmap(dma_dom, start);
1908                 start += PAGE_SIZE;
1909         }
1910
1911         SUB_STATS_COUNTER(alloced_io_mem, size);
1912
1913         dma_ops_free_addresses(dma_dom, dma_addr, pages);
1914
1915         if (amd_iommu_unmap_flush || dma_dom->need_flush) {
1916                 iommu_flush_pages(&dma_dom->domain, dma_addr, size);
1917                 dma_dom->need_flush = false;
1918         }
1919 }
1920
1921 /*
1922  * The exported map_single function for dma_ops.
1923  */
1924 static dma_addr_t map_page(struct device *dev, struct page *page,
1925                            unsigned long offset, size_t size,
1926                            enum dma_data_direction dir,
1927                            struct dma_attrs *attrs)
1928 {
1929         unsigned long flags;
1930         struct protection_domain *domain;
1931         dma_addr_t addr;
1932         u64 dma_mask;
1933         phys_addr_t paddr = page_to_phys(page) + offset;
1934
1935         INC_STATS_COUNTER(cnt_map_single);
1936
1937         domain = get_domain(dev);
1938         if (PTR_ERR(domain) == -EINVAL)
1939                 return (dma_addr_t)paddr;
1940         else if (IS_ERR(domain))
1941                 return DMA_ERROR_CODE;
1942
1943         dma_mask = *dev->dma_mask;
1944
1945         spin_lock_irqsave(&domain->lock, flags);
1946
1947         addr = __map_single(dev, domain->priv, paddr, size, dir, false,
1948                             dma_mask);
1949         if (addr == DMA_ERROR_CODE)
1950                 goto out;
1951
1952         iommu_flush_complete(domain);
1953
1954 out:
1955         spin_unlock_irqrestore(&domain->lock, flags);
1956
1957         return addr;
1958 }
1959
1960 /*
1961  * The exported unmap_single function for dma_ops.
1962  */
1963 static void unmap_page(struct device *dev, dma_addr_t dma_addr, size_t size,
1964                        enum dma_data_direction dir, struct dma_attrs *attrs)
1965 {
1966         unsigned long flags;
1967         struct protection_domain *domain;
1968
1969         INC_STATS_COUNTER(cnt_unmap_single);
1970
1971         domain = get_domain(dev);
1972         if (IS_ERR(domain))
1973                 return;
1974
1975         spin_lock_irqsave(&domain->lock, flags);
1976
1977         __unmap_single(domain->priv, dma_addr, size, dir);
1978
1979         iommu_flush_complete(domain);
1980
1981         spin_unlock_irqrestore(&domain->lock, flags);
1982 }
1983
1984 /*
1985  * This is a special map_sg function which is used if we should map a
1986  * device which is not handled by an AMD IOMMU in the system.
1987  */
1988 static int map_sg_no_iommu(struct device *dev, struct scatterlist *sglist,
1989                            int nelems, int dir)
1990 {
1991         struct scatterlist *s;
1992         int i;
1993
1994         for_each_sg(sglist, s, nelems, i) {
1995                 s->dma_address = (dma_addr_t)sg_phys(s);
1996                 s->dma_length  = s->length;
1997         }
1998
1999         return nelems;
2000 }
2001
2002 /*
2003  * The exported map_sg function for dma_ops (handles scatter-gather
2004  * lists).
2005  */
2006 static int map_sg(struct device *dev, struct scatterlist *sglist,
2007                   int nelems, enum dma_data_direction dir,
2008                   struct dma_attrs *attrs)
2009 {
2010         unsigned long flags;
2011         struct protection_domain *domain;
2012         int i;
2013         struct scatterlist *s;
2014         phys_addr_t paddr;
2015         int mapped_elems = 0;
2016         u64 dma_mask;
2017
2018         INC_STATS_COUNTER(cnt_map_sg);
2019
2020         domain = get_domain(dev);
2021         if (PTR_ERR(domain) == -EINVAL)
2022                 return map_sg_no_iommu(dev, sglist, nelems, dir);
2023         else if (IS_ERR(domain))
2024                 return 0;
2025
2026         dma_mask = *dev->dma_mask;
2027
2028         spin_lock_irqsave(&domain->lock, flags);
2029
2030         for_each_sg(sglist, s, nelems, i) {
2031                 paddr = sg_phys(s);
2032
2033                 s->dma_address = __map_single(dev, domain->priv,
2034                                               paddr, s->length, dir, false,
2035                                               dma_mask);
2036
2037                 if (s->dma_address) {
2038                         s->dma_length = s->length;
2039                         mapped_elems++;
2040                 } else
2041                         goto unmap;
2042         }
2043
2044         iommu_flush_complete(domain);
2045
2046 out:
2047         spin_unlock_irqrestore(&domain->lock, flags);
2048
2049         return mapped_elems;
2050 unmap:
2051         for_each_sg(sglist, s, mapped_elems, i) {
2052                 if (s->dma_address)
2053                         __unmap_single(domain->priv, s->dma_address,
2054                                        s->dma_length, dir);
2055                 s->dma_address = s->dma_length = 0;
2056         }
2057
2058         mapped_elems = 0;
2059
2060         goto out;
2061 }
2062
2063 /*
2064  * The exported map_sg function for dma_ops (handles scatter-gather
2065  * lists).
2066  */
2067 static void unmap_sg(struct device *dev, struct scatterlist *sglist,
2068                      int nelems, enum dma_data_direction dir,
2069                      struct dma_attrs *attrs)
2070 {
2071         unsigned long flags;
2072         struct protection_domain *domain;
2073         struct scatterlist *s;
2074         int i;
2075
2076         INC_STATS_COUNTER(cnt_unmap_sg);
2077
2078         domain = get_domain(dev);
2079         if (IS_ERR(domain))
2080                 return;
2081
2082         spin_lock_irqsave(&domain->lock, flags);
2083
2084         for_each_sg(sglist, s, nelems, i) {
2085                 __unmap_single(domain->priv, s->dma_address,
2086                                s->dma_length, dir);
2087                 s->dma_address = s->dma_length = 0;
2088         }
2089
2090         iommu_flush_complete(domain);
2091
2092         spin_unlock_irqrestore(&domain->lock, flags);
2093 }
2094
2095 /*
2096  * The exported alloc_coherent function for dma_ops.
2097  */
2098 static void *alloc_coherent(struct device *dev, size_t size,
2099                             dma_addr_t *dma_addr, gfp_t flag)
2100 {
2101         unsigned long flags;
2102         void *virt_addr;
2103         struct protection_domain *domain;
2104         phys_addr_t paddr;
2105         u64 dma_mask = dev->coherent_dma_mask;
2106
2107         INC_STATS_COUNTER(cnt_alloc_coherent);
2108
2109         domain = get_domain(dev);
2110         if (PTR_ERR(domain) == -EINVAL) {
2111                 virt_addr = (void *)__get_free_pages(flag, get_order(size));
2112                 *dma_addr = __pa(virt_addr);
2113                 return virt_addr;
2114         } else if (IS_ERR(domain))
2115                 return NULL;
2116
2117         dma_mask  = dev->coherent_dma_mask;
2118         flag     &= ~(__GFP_DMA | __GFP_HIGHMEM | __GFP_DMA32);
2119         flag     |= __GFP_ZERO;
2120
2121         virt_addr = (void *)__get_free_pages(flag, get_order(size));
2122         if (!virt_addr)
2123                 return NULL;
2124
2125         paddr = virt_to_phys(virt_addr);
2126
2127         if (!dma_mask)
2128                 dma_mask = *dev->dma_mask;
2129
2130         spin_lock_irqsave(&domain->lock, flags);
2131
2132         *dma_addr = __map_single(dev, domain->priv, paddr,
2133                                  size, DMA_BIDIRECTIONAL, true, dma_mask);
2134
2135         if (*dma_addr == DMA_ERROR_CODE) {
2136                 spin_unlock_irqrestore(&domain->lock, flags);
2137                 goto out_free;
2138         }
2139
2140         iommu_flush_complete(domain);
2141
2142         spin_unlock_irqrestore(&domain->lock, flags);
2143
2144         return virt_addr;
2145
2146 out_free:
2147
2148         free_pages((unsigned long)virt_addr, get_order(size));
2149
2150         return NULL;
2151 }
2152
2153 /*
2154  * The exported free_coherent function for dma_ops.
2155  */
2156 static void free_coherent(struct device *dev, size_t size,
2157                           void *virt_addr, dma_addr_t dma_addr)
2158 {
2159         unsigned long flags;
2160         struct protection_domain *domain;
2161
2162         INC_STATS_COUNTER(cnt_free_coherent);
2163
2164         domain = get_domain(dev);
2165         if (IS_ERR(domain))
2166                 goto free_mem;
2167
2168         spin_lock_irqsave(&domain->lock, flags);
2169
2170         __unmap_single(domain->priv, dma_addr, size, DMA_BIDIRECTIONAL);
2171
2172         iommu_flush_complete(domain);
2173
2174         spin_unlock_irqrestore(&domain->lock, flags);
2175
2176 free_mem:
2177         free_pages((unsigned long)virt_addr, get_order(size));
2178 }
2179
2180 /*
2181  * This function is called by the DMA layer to find out if we can handle a
2182  * particular device. It is part of the dma_ops.
2183  */
2184 static int amd_iommu_dma_supported(struct device *dev, u64 mask)
2185 {
2186         return check_device(dev);
2187 }
2188
2189 /*
2190  * The function for pre-allocating protection domains.
2191  *
2192  * If the driver core informs the DMA layer if a driver grabs a device
2193  * we don't need to preallocate the protection domains anymore.
2194  * For now we have to.
2195  */
2196 static void prealloc_protection_domains(void)
2197 {
2198         struct pci_dev *dev = NULL;
2199         struct dma_ops_domain *dma_dom;
2200         u16 devid;
2201
2202         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
2203
2204                 /* Do we handle this device? */
2205                 if (!check_device(&dev->dev))
2206                         continue;
2207
2208                 /* Is there already any domain for it? */
2209                 if (domain_for_device(&dev->dev))
2210                         continue;
2211
2212                 devid = get_device_id(&dev->dev);
2213
2214                 dma_dom = dma_ops_domain_alloc();
2215                 if (!dma_dom)
2216                         continue;
2217                 init_unity_mappings_for_device(dma_dom, devid);
2218                 dma_dom->target_dev = devid;
2219
2220                 attach_device(&dev->dev, &dma_dom->domain);
2221
2222                 list_add_tail(&dma_dom->list, &iommu_pd_list);
2223         }
2224 }
2225
2226 static struct dma_map_ops amd_iommu_dma_ops = {
2227         .alloc_coherent = alloc_coherent,
2228         .free_coherent = free_coherent,
2229         .map_page = map_page,
2230         .unmap_page = unmap_page,
2231         .map_sg = map_sg,
2232         .unmap_sg = unmap_sg,
2233         .dma_supported = amd_iommu_dma_supported,
2234 };
2235
2236 /*
2237  * The function which clues the AMD IOMMU driver into dma_ops.
2238  */
2239
2240 void __init amd_iommu_init_api(void)
2241 {
2242         register_iommu(&amd_iommu_ops);
2243 }
2244
2245 int __init amd_iommu_init_dma_ops(void)
2246 {
2247         struct amd_iommu *iommu;
2248         int ret;
2249
2250         /*
2251          * first allocate a default protection domain for every IOMMU we
2252          * found in the system. Devices not assigned to any other
2253          * protection domain will be assigned to the default one.
2254          */
2255         for_each_iommu(iommu) {
2256                 iommu->default_dom = dma_ops_domain_alloc();
2257                 if (iommu->default_dom == NULL)
2258                         return -ENOMEM;
2259                 iommu->default_dom->domain.flags |= PD_DEFAULT_MASK;
2260                 ret = iommu_init_unity_mappings(iommu);
2261                 if (ret)
2262                         goto free_domains;
2263         }
2264
2265         /*
2266          * Pre-allocate the protection domains for each device.
2267          */
2268         prealloc_protection_domains();
2269
2270         iommu_detected = 1;
2271         swiotlb = 0;
2272 #ifdef CONFIG_GART_IOMMU
2273         gart_iommu_aperture_disabled = 1;
2274         gart_iommu_aperture = 0;
2275 #endif
2276
2277         /* Make the driver finally visible to the drivers */
2278         dma_ops = &amd_iommu_dma_ops;
2279
2280         amd_iommu_stats_init();
2281
2282         return 0;
2283
2284 free_domains:
2285
2286         for_each_iommu(iommu) {
2287                 if (iommu->default_dom)
2288                         dma_ops_domain_free(iommu->default_dom);
2289         }
2290
2291         return ret;
2292 }
2293
2294 /*****************************************************************************
2295  *
2296  * The following functions belong to the exported interface of AMD IOMMU
2297  *
2298  * This interface allows access to lower level functions of the IOMMU
2299  * like protection domain handling and assignement of devices to domains
2300  * which is not possible with the dma_ops interface.
2301  *
2302  *****************************************************************************/
2303
2304 static void cleanup_domain(struct protection_domain *domain)
2305 {
2306         struct iommu_dev_data *dev_data, *next;
2307         unsigned long flags;
2308
2309         write_lock_irqsave(&amd_iommu_devtable_lock, flags);
2310
2311         list_for_each_entry_safe(dev_data, next, &domain->dev_list, list) {
2312                 struct device *dev = dev_data->dev;
2313
2314                 do_detach(dev);
2315                 atomic_set(&dev_data->bind, 0);
2316         }
2317
2318         write_unlock_irqrestore(&amd_iommu_devtable_lock, flags);
2319 }
2320
2321 static void protection_domain_free(struct protection_domain *domain)
2322 {
2323         if (!domain)
2324                 return;
2325
2326         del_domain_from_list(domain);
2327
2328         if (domain->id)
2329                 domain_id_free(domain->id);
2330
2331         kfree(domain);
2332 }
2333
2334 static struct protection_domain *protection_domain_alloc(void)
2335 {
2336         struct protection_domain *domain;
2337
2338         domain = kzalloc(sizeof(*domain), GFP_KERNEL);
2339         if (!domain)
2340                 return NULL;
2341
2342         spin_lock_init(&domain->lock);
2343         domain->id = domain_id_alloc();
2344         if (!domain->id)
2345                 goto out_err;
2346         INIT_LIST_HEAD(&domain->dev_list);
2347
2348         add_domain_to_list(domain);
2349
2350         return domain;
2351
2352 out_err:
2353         kfree(domain);
2354
2355         return NULL;
2356 }
2357
2358 static int amd_iommu_domain_init(struct iommu_domain *dom)
2359 {
2360         struct protection_domain *domain;
2361
2362         domain = protection_domain_alloc();
2363         if (!domain)
2364                 goto out_free;
2365
2366         domain->mode    = PAGE_MODE_3_LEVEL;
2367         domain->pt_root = (void *)get_zeroed_page(GFP_KERNEL);
2368         if (!domain->pt_root)
2369                 goto out_free;
2370
2371         dom->priv = domain;
2372
2373         return 0;
2374
2375 out_free:
2376         protection_domain_free(domain);
2377
2378         return -ENOMEM;
2379 }
2380
2381 static void amd_iommu_domain_destroy(struct iommu_domain *dom)
2382 {
2383         struct protection_domain *domain = dom->priv;
2384
2385         if (!domain)
2386                 return;
2387
2388         if (domain->dev_cnt > 0)
2389                 cleanup_domain(domain);
2390
2391         BUG_ON(domain->dev_cnt != 0);
2392
2393         free_pagetable(domain);
2394
2395         domain_id_free(domain->id);
2396
2397         kfree(domain);
2398
2399         dom->priv = NULL;
2400 }
2401
2402 static void amd_iommu_detach_device(struct iommu_domain *dom,
2403                                     struct device *dev)
2404 {
2405         struct iommu_dev_data *dev_data = dev->archdata.iommu;
2406         struct amd_iommu *iommu;
2407         u16 devid;
2408
2409         if (!check_device(dev))
2410                 return;
2411
2412         devid = get_device_id(dev);
2413
2414         if (dev_data->domain != NULL)
2415                 detach_device(dev);
2416
2417         iommu = amd_iommu_rlookup_table[devid];
2418         if (!iommu)
2419                 return;
2420
2421         iommu_flush_device(dev);
2422         iommu_completion_wait(iommu);
2423 }
2424
2425 static int amd_iommu_attach_device(struct iommu_domain *dom,
2426                                    struct device *dev)
2427 {
2428         struct protection_domain *domain = dom->priv;
2429         struct iommu_dev_data *dev_data;
2430         struct amd_iommu *iommu;
2431         int ret;
2432         u16 devid;
2433
2434         if (!check_device(dev))
2435                 return -EINVAL;
2436
2437         dev_data = dev->archdata.iommu;
2438
2439         devid = get_device_id(dev);
2440
2441         iommu = amd_iommu_rlookup_table[devid];
2442         if (!iommu)
2443                 return -EINVAL;
2444
2445         if (dev_data->domain)
2446                 detach_device(dev);
2447
2448         ret = attach_device(dev, domain);
2449
2450         iommu_completion_wait(iommu);
2451
2452         return ret;
2453 }
2454
2455 static int amd_iommu_map_range(struct iommu_domain *dom,
2456                                unsigned long iova, phys_addr_t paddr,
2457                                size_t size, int iommu_prot)
2458 {
2459         struct protection_domain *domain = dom->priv;
2460         unsigned long i,  npages = iommu_num_pages(paddr, size, PAGE_SIZE);
2461         int prot = 0;
2462         int ret;
2463
2464         if (iommu_prot & IOMMU_READ)
2465                 prot |= IOMMU_PROT_IR;
2466         if (iommu_prot & IOMMU_WRITE)
2467                 prot |= IOMMU_PROT_IW;
2468
2469         iova  &= PAGE_MASK;
2470         paddr &= PAGE_MASK;
2471
2472         for (i = 0; i < npages; ++i) {
2473                 ret = iommu_map_page(domain, iova, paddr, prot, PAGE_SIZE);
2474                 if (ret)
2475                         return ret;
2476
2477                 iova  += PAGE_SIZE;
2478                 paddr += PAGE_SIZE;
2479         }
2480
2481         return 0;
2482 }
2483
2484 static void amd_iommu_unmap_range(struct iommu_domain *dom,
2485                                   unsigned long iova, size_t size)
2486 {
2487
2488         struct protection_domain *domain = dom->priv;
2489         unsigned long i,  npages = iommu_num_pages(iova, size, PAGE_SIZE);
2490
2491         iova  &= PAGE_MASK;
2492
2493         for (i = 0; i < npages; ++i) {
2494                 iommu_unmap_page(domain, iova, PM_MAP_4k);
2495                 iova  += PAGE_SIZE;
2496         }
2497
2498         iommu_flush_tlb_pde(domain);
2499 }
2500
2501 static phys_addr_t amd_iommu_iova_to_phys(struct iommu_domain *dom,
2502                                           unsigned long iova)
2503 {
2504         struct protection_domain *domain = dom->priv;
2505         unsigned long offset = iova & ~PAGE_MASK;
2506         phys_addr_t paddr;
2507         u64 *pte;
2508
2509         pte = fetch_pte(domain, iova, PM_MAP_4k);
2510
2511         if (!pte || !IOMMU_PTE_PRESENT(*pte))
2512                 return 0;
2513
2514         paddr  = *pte & IOMMU_PAGE_MASK;
2515         paddr |= offset;
2516
2517         return paddr;
2518 }
2519
2520 static int amd_iommu_domain_has_cap(struct iommu_domain *domain,
2521                                     unsigned long cap)
2522 {
2523         return 0;
2524 }
2525
2526 static struct iommu_ops amd_iommu_ops = {
2527         .domain_init = amd_iommu_domain_init,
2528         .domain_destroy = amd_iommu_domain_destroy,
2529         .attach_dev = amd_iommu_attach_device,
2530         .detach_dev = amd_iommu_detach_device,
2531         .map_range = amd_iommu_map_range,
2532         .unmap_range = amd_iommu_unmap_range,
2533         .iova_to_phys = amd_iommu_iova_to_phys,
2534         .domain_has_cap = amd_iommu_domain_has_cap,
2535 };
2536
2537 /*****************************************************************************
2538  *
2539  * The next functions do a basic initialization of IOMMU for pass through
2540  * mode
2541  *
2542  * In passthrough mode the IOMMU is initialized and enabled but not used for
2543  * DMA-API translation.
2544  *
2545  *****************************************************************************/
2546
2547 int __init amd_iommu_init_passthrough(void)
2548 {
2549         struct amd_iommu *iommu;
2550         struct pci_dev *dev = NULL;
2551         u16 devid;
2552
2553         /* allocate passthrough domain */
2554         pt_domain = protection_domain_alloc();
2555         if (!pt_domain)
2556                 return -ENOMEM;
2557
2558         pt_domain->mode |= PAGE_MODE_NONE;
2559
2560         while ((dev = pci_get_device(PCI_ANY_ID, PCI_ANY_ID, dev)) != NULL) {
2561
2562                 if (!check_device(&dev->dev))
2563                         continue;
2564
2565                 devid = get_device_id(&dev->dev);
2566
2567                 iommu = amd_iommu_rlookup_table[devid];
2568                 if (!iommu)
2569                         continue;
2570
2571                 attach_device(&dev->dev, pt_domain);
2572         }
2573
2574         pr_info("AMD-Vi: Initialized for Passthrough Mode\n");
2575
2576         return 0;
2577 }