crypto: ghash-intel - Add PSHUFB macros
[linux-2.6.git] / arch / x86 / include / asm / i387.h
1 /*
2  * Copyright (C) 1994 Linus Torvalds
3  *
4  * Pentium III FXSR, SSE support
5  * General FPU state handling cleanups
6  *      Gareth Hughes <gareth@valinux.com>, May 2000
7  * x86-64 work by Andi Kleen 2002
8  */
9
10 #ifndef _ASM_X86_I387_H
11 #define _ASM_X86_I387_H
12
13 #ifndef __ASSEMBLY__
14
15 #include <linux/sched.h>
16 #include <linux/kernel_stat.h>
17 #include <linux/regset.h>
18 #include <linux/hardirq.h>
19 #include <asm/asm.h>
20 #include <asm/processor.h>
21 #include <asm/sigcontext.h>
22 #include <asm/user.h>
23 #include <asm/uaccess.h>
24 #include <asm/xsave.h>
25
26 extern unsigned int sig_xstate_size;
27 extern void fpu_init(void);
28 extern void mxcsr_feature_mask_init(void);
29 extern int init_fpu(struct task_struct *child);
30 extern asmlinkage void math_state_restore(void);
31 extern void __math_state_restore(void);
32 extern void init_thread_xstate(void);
33 extern int dump_fpu(struct pt_regs *, struct user_i387_struct *);
34
35 extern user_regset_active_fn fpregs_active, xfpregs_active;
36 extern user_regset_get_fn fpregs_get, xfpregs_get, fpregs_soft_get;
37 extern user_regset_set_fn fpregs_set, xfpregs_set, fpregs_soft_set;
38
39 extern struct _fpx_sw_bytes fx_sw_reserved;
40 #ifdef CONFIG_IA32_EMULATION
41 extern unsigned int sig_xstate_ia32_size;
42 extern struct _fpx_sw_bytes fx_sw_reserved_ia32;
43 struct _fpstate_ia32;
44 struct _xstate_ia32;
45 extern int save_i387_xstate_ia32(void __user *buf);
46 extern int restore_i387_xstate_ia32(void __user *buf);
47 #endif
48
49 #define X87_FSW_ES (1 << 7)     /* Exception Summary */
50
51 #ifdef CONFIG_X86_64
52
53 /* Ignore delayed exceptions from user space */
54 static inline void tolerant_fwait(void)
55 {
56         asm volatile("1: fwait\n"
57                      "2:\n"
58                      _ASM_EXTABLE(1b, 2b));
59 }
60
61 static inline int fxrstor_checking(struct i387_fxsave_struct *fx)
62 {
63         int err;
64
65         asm volatile("1:  rex64/fxrstor (%[fx])\n\t"
66                      "2:\n"
67                      ".section .fixup,\"ax\"\n"
68                      "3:  movl $-1,%[err]\n"
69                      "    jmp  2b\n"
70                      ".previous\n"
71                      _ASM_EXTABLE(1b, 3b)
72                      : [err] "=r" (err)
73 #if 0 /* See comment in fxsave() below. */
74                      : [fx] "r" (fx), "m" (*fx), "0" (0));
75 #else
76                      : [fx] "cdaSDb" (fx), "m" (*fx), "0" (0));
77 #endif
78         return err;
79 }
80
81 /* AMD CPUs don't save/restore FDP/FIP/FOP unless an exception
82    is pending. Clear the x87 state here by setting it to fixed
83    values. The kernel data segment can be sometimes 0 and sometimes
84    new user value. Both should be ok.
85    Use the PDA as safe address because it should be already in L1. */
86 static inline void clear_fpu_state(struct task_struct *tsk)
87 {
88         struct xsave_struct *xstate = &tsk->thread.xstate->xsave;
89         struct i387_fxsave_struct *fx = &tsk->thread.xstate->fxsave;
90
91         /*
92          * xsave header may indicate the init state of the FP.
93          */
94         if ((task_thread_info(tsk)->status & TS_XSAVE) &&
95             !(xstate->xsave_hdr.xstate_bv & XSTATE_FP))
96                 return;
97
98         if (unlikely(fx->swd & X87_FSW_ES))
99                 asm volatile("fnclex");
100         alternative_input(ASM_NOP8 ASM_NOP2,
101                           "    emms\n"          /* clear stack tags */
102                           "    fildl %%gs:0",   /* load to clear state */
103                           X86_FEATURE_FXSAVE_LEAK);
104 }
105
106 static inline int fxsave_user(struct i387_fxsave_struct __user *fx)
107 {
108         int err;
109
110         asm volatile("1:  rex64/fxsave (%[fx])\n\t"
111                      "2:\n"
112                      ".section .fixup,\"ax\"\n"
113                      "3:  movl $-1,%[err]\n"
114                      "    jmp  2b\n"
115                      ".previous\n"
116                      _ASM_EXTABLE(1b, 3b)
117                      : [err] "=r" (err), "=m" (*fx)
118 #if 0 /* See comment in fxsave() below. */
119                      : [fx] "r" (fx), "0" (0));
120 #else
121                      : [fx] "cdaSDb" (fx), "0" (0));
122 #endif
123         if (unlikely(err) &&
124             __clear_user(fx, sizeof(struct i387_fxsave_struct)))
125                 err = -EFAULT;
126         /* No need to clear here because the caller clears USED_MATH */
127         return err;
128 }
129
130 static inline void fxsave(struct task_struct *tsk)
131 {
132         /* Using "rex64; fxsave %0" is broken because, if the memory operand
133            uses any extended registers for addressing, a second REX prefix
134            will be generated (to the assembler, rex64 followed by semicolon
135            is a separate instruction), and hence the 64-bitness is lost. */
136 #if 0
137         /* Using "fxsaveq %0" would be the ideal choice, but is only supported
138            starting with gas 2.16. */
139         __asm__ __volatile__("fxsaveq %0"
140                              : "=m" (tsk->thread.xstate->fxsave));
141 #elif 0
142         /* Using, as a workaround, the properly prefixed form below isn't
143            accepted by any binutils version so far released, complaining that
144            the same type of prefix is used twice if an extended register is
145            needed for addressing (fix submitted to mainline 2005-11-21). */
146         __asm__ __volatile__("rex64/fxsave %0"
147                              : "=m" (tsk->thread.xstate->fxsave));
148 #else
149         /* This, however, we can work around by forcing the compiler to select
150            an addressing mode that doesn't require extended registers. */
151         __asm__ __volatile__("rex64/fxsave (%1)"
152                              : "=m" (tsk->thread.xstate->fxsave)
153                              : "cdaSDb" (&tsk->thread.xstate->fxsave));
154 #endif
155 }
156
157 static inline void __save_init_fpu(struct task_struct *tsk)
158 {
159         if (task_thread_info(tsk)->status & TS_XSAVE)
160                 xsave(tsk);
161         else
162                 fxsave(tsk);
163
164         clear_fpu_state(tsk);
165         task_thread_info(tsk)->status &= ~TS_USEDFPU;
166 }
167
168 #else  /* CONFIG_X86_32 */
169
170 #ifdef CONFIG_MATH_EMULATION
171 extern void finit_task(struct task_struct *tsk);
172 #else
173 static inline void finit_task(struct task_struct *tsk)
174 {
175 }
176 #endif
177
178 static inline void tolerant_fwait(void)
179 {
180         asm volatile("fnclex ; fwait");
181 }
182
183 /* perform fxrstor iff the processor has extended states, otherwise frstor */
184 static inline int fxrstor_checking(struct i387_fxsave_struct *fx)
185 {
186         /*
187          * The "nop" is needed to make the instructions the same
188          * length.
189          */
190         alternative_input(
191                 "nop ; frstor %1",
192                 "fxrstor %1",
193                 X86_FEATURE_FXSR,
194                 "m" (*fx));
195
196         return 0;
197 }
198
199 /* We need a safe address that is cheap to find and that is already
200    in L1 during context switch. The best choices are unfortunately
201    different for UP and SMP */
202 #ifdef CONFIG_SMP
203 #define safe_address (__per_cpu_offset[0])
204 #else
205 #define safe_address (kstat_cpu(0).cpustat.user)
206 #endif
207
208 /*
209  * These must be called with preempt disabled
210  */
211 static inline void __save_init_fpu(struct task_struct *tsk)
212 {
213         if (task_thread_info(tsk)->status & TS_XSAVE) {
214                 struct xsave_struct *xstate = &tsk->thread.xstate->xsave;
215                 struct i387_fxsave_struct *fx = &tsk->thread.xstate->fxsave;
216
217                 xsave(tsk);
218
219                 /*
220                  * xsave header may indicate the init state of the FP.
221                  */
222                 if (!(xstate->xsave_hdr.xstate_bv & XSTATE_FP))
223                         goto end;
224
225                 if (unlikely(fx->swd & X87_FSW_ES))
226                         asm volatile("fnclex");
227
228                 /*
229                  * we can do a simple return here or be paranoid :)
230                  */
231                 goto clear_state;
232         }
233
234         /* Use more nops than strictly needed in case the compiler
235            varies code */
236         alternative_input(
237                 "fnsave %[fx] ;fwait;" GENERIC_NOP8 GENERIC_NOP4,
238                 "fxsave %[fx]\n"
239                 "bt $7,%[fsw] ; jnc 1f ; fnclex\n1:",
240                 X86_FEATURE_FXSR,
241                 [fx] "m" (tsk->thread.xstate->fxsave),
242                 [fsw] "m" (tsk->thread.xstate->fxsave.swd) : "memory");
243 clear_state:
244         /* AMD K7/K8 CPUs don't save/restore FDP/FIP/FOP unless an exception
245            is pending.  Clear the x87 state here by setting it to fixed
246            values. safe_address is a random variable that should be in L1 */
247         alternative_input(
248                 GENERIC_NOP8 GENERIC_NOP2,
249                 "emms\n\t"              /* clear stack tags */
250                 "fildl %[addr]",        /* set F?P to defined value */
251                 X86_FEATURE_FXSAVE_LEAK,
252                 [addr] "m" (safe_address));
253 end:
254         task_thread_info(tsk)->status &= ~TS_USEDFPU;
255 }
256
257 #endif  /* CONFIG_X86_64 */
258
259 static inline int restore_fpu_checking(struct task_struct *tsk)
260 {
261         if (task_thread_info(tsk)->status & TS_XSAVE)
262                 return xrstor_checking(&tsk->thread.xstate->xsave);
263         else
264                 return fxrstor_checking(&tsk->thread.xstate->fxsave);
265 }
266
267 /*
268  * Signal frame handlers...
269  */
270 extern int save_i387_xstate(void __user *buf);
271 extern int restore_i387_xstate(void __user *buf);
272
273 static inline void __unlazy_fpu(struct task_struct *tsk)
274 {
275         if (task_thread_info(tsk)->status & TS_USEDFPU) {
276                 __save_init_fpu(tsk);
277                 stts();
278         } else
279                 tsk->fpu_counter = 0;
280 }
281
282 static inline void __clear_fpu(struct task_struct *tsk)
283 {
284         if (task_thread_info(tsk)->status & TS_USEDFPU) {
285                 tolerant_fwait();
286                 task_thread_info(tsk)->status &= ~TS_USEDFPU;
287                 stts();
288         }
289 }
290
291 static inline void kernel_fpu_begin(void)
292 {
293         struct thread_info *me = current_thread_info();
294         preempt_disable();
295         if (me->status & TS_USEDFPU)
296                 __save_init_fpu(me->task);
297         else
298                 clts();
299 }
300
301 static inline void kernel_fpu_end(void)
302 {
303         stts();
304         preempt_enable();
305 }
306
307 static inline bool irq_fpu_usable(void)
308 {
309         struct pt_regs *regs;
310
311         return !in_interrupt() || !(regs = get_irq_regs()) || \
312                 user_mode(regs) || (read_cr0() & X86_CR0_TS);
313 }
314
315 /*
316  * Some instructions like VIA's padlock instructions generate a spurious
317  * DNA fault but don't modify SSE registers. And these instructions
318  * get used from interrupt context as well. To prevent these kernel instructions
319  * in interrupt context interacting wrongly with other user/kernel fpu usage, we
320  * should use them only in the context of irq_ts_save/restore()
321  */
322 static inline int irq_ts_save(void)
323 {
324         /*
325          * If in process context and not atomic, we can take a spurious DNA fault.
326          * Otherwise, doing clts() in process context requires disabling preemption
327          * or some heavy lifting like kernel_fpu_begin()
328          */
329         if (!in_atomic())
330                 return 0;
331
332         if (read_cr0() & X86_CR0_TS) {
333                 clts();
334                 return 1;
335         }
336
337         return 0;
338 }
339
340 static inline void irq_ts_restore(int TS_state)
341 {
342         if (TS_state)
343                 stts();
344 }
345
346 #ifdef CONFIG_X86_64
347
348 static inline void save_init_fpu(struct task_struct *tsk)
349 {
350         __save_init_fpu(tsk);
351         stts();
352 }
353
354 #define unlazy_fpu      __unlazy_fpu
355 #define clear_fpu       __clear_fpu
356
357 #else  /* CONFIG_X86_32 */
358
359 /*
360  * These disable preemption on their own and are safe
361  */
362 static inline void save_init_fpu(struct task_struct *tsk)
363 {
364         preempt_disable();
365         __save_init_fpu(tsk);
366         stts();
367         preempt_enable();
368 }
369
370 static inline void unlazy_fpu(struct task_struct *tsk)
371 {
372         preempt_disable();
373         __unlazy_fpu(tsk);
374         preempt_enable();
375 }
376
377 static inline void clear_fpu(struct task_struct *tsk)
378 {
379         preempt_disable();
380         __clear_fpu(tsk);
381         preempt_enable();
382 }
383
384 #endif  /* CONFIG_X86_64 */
385
386 /*
387  * i387 state interaction
388  */
389 static inline unsigned short get_fpu_cwd(struct task_struct *tsk)
390 {
391         if (cpu_has_fxsr) {
392                 return tsk->thread.xstate->fxsave.cwd;
393         } else {
394                 return (unsigned short)tsk->thread.xstate->fsave.cwd;
395         }
396 }
397
398 static inline unsigned short get_fpu_swd(struct task_struct *tsk)
399 {
400         if (cpu_has_fxsr) {
401                 return tsk->thread.xstate->fxsave.swd;
402         } else {
403                 return (unsigned short)tsk->thread.xstate->fsave.swd;
404         }
405 }
406
407 static inline unsigned short get_fpu_mxcsr(struct task_struct *tsk)
408 {
409         if (cpu_has_xmm) {
410                 return tsk->thread.xstate->fxsave.mxcsr;
411         } else {
412                 return MXCSR_DEFAULT;
413         }
414 }
415
416 #endif /* __ASSEMBLY__ */
417
418 #define PSHUFB_XMM5_XMM0 .byte 0x66, 0x0f, 0x38, 0x00, 0xc5
419 #define PSHUFB_XMM5_XMM6 .byte 0x66, 0x0f, 0x38, 0x00, 0xf5
420
421 #endif /* _ASM_X86_I387_H */