Merge commit 'v2.6.27-rc7' into x86/pebs
[linux-2.6.git] / arch / x86 / Kconfig.cpu
1 # Put here option for CPU selection and depending optimization
2 if !X86_ELAN
3
4 choice
5         prompt "Processor family"
6         default M686 if X86_32
7         default GENERIC_CPU if X86_64
8
9 config M386
10         bool "386"
11         depends on X86_32 && !UML
12         ---help---
13           This is the processor type of your CPU. This information is used for
14           optimizing purposes. In order to compile a kernel that can run on
15           all x86 CPU types (albeit not optimally fast), you can specify
16           "386" here.
17
18           The kernel will not necessarily run on earlier architectures than
19           the one you have chosen, e.g. a Pentium optimized kernel will run on
20           a PPro, but not necessarily on a i486.
21
22           Here are the settings recommended for greatest speed:
23           - "386" for the AMD/Cyrix/Intel 386DX/DXL/SL/SLC/SX, Cyrix/TI
24           486DLC/DLC2, and UMC 486SX-S.  Only "386" kernels will run on a 386
25           class machine.
26           - "486" for the AMD/Cyrix/IBM/Intel 486DX/DX2/DX4 or
27           SL/SLC/SLC2/SLC3/SX/SX2 and UMC U5D or U5S.
28           - "586" for generic Pentium CPUs lacking the TSC
29           (time stamp counter) register.
30           - "Pentium-Classic" for the Intel Pentium.
31           - "Pentium-MMX" for the Intel Pentium MMX.
32           - "Pentium-Pro" for the Intel Pentium Pro.
33           - "Pentium-II" for the Intel Pentium II or pre-Coppermine Celeron.
34           - "Pentium-III" for the Intel Pentium III or Coppermine Celeron.
35           - "Pentium-4" for the Intel Pentium 4 or P4-based Celeron.
36           - "K6" for the AMD K6, K6-II and K6-III (aka K6-3D).
37           - "Athlon" for the AMD K7 family (Athlon/Duron/Thunderbird).
38           - "Crusoe" for the Transmeta Crusoe series.
39           - "Efficeon" for the Transmeta Efficeon series.
40           - "Winchip-C6" for original IDT Winchip.
41           - "Winchip-2" for IDT Winchip 2.
42           - "Winchip-2A" for IDT Winchips with 3dNow! capabilities.
43           - "GeodeGX1" for Geode GX1 (Cyrix MediaGX).
44           - "Geode GX/LX" For AMD Geode GX and LX processors.
45           - "CyrixIII/VIA C3" for VIA Cyrix III or VIA C3.
46           - "VIA C3-2" for VIA C3-2 "Nehemiah" (model 9 and above).
47           - "VIA C7" for VIA C7.
48
49           If you don't know what to do, choose "386".
50
51 config M486
52         bool "486"
53         depends on X86_32
54         help
55           Select this for a 486 series processor, either Intel or one of the
56           compatible processors from AMD, Cyrix, IBM, or Intel.  Includes DX,
57           DX2, and DX4 variants; also SL/SLC/SLC2/SLC3/SX/SX2 and UMC U5D or
58           U5S.
59
60 config M586
61         bool "586/K5/5x86/6x86/6x86MX"
62         depends on X86_32
63         help
64           Select this for an 586 or 686 series processor such as the AMD K5,
65           the Cyrix 5x86, 6x86 and 6x86MX.  This choice does not
66           assume the RDTSC (Read Time Stamp Counter) instruction.
67
68 config M586TSC
69         bool "Pentium-Classic"
70         depends on X86_32
71         help
72           Select this for a Pentium Classic processor with the RDTSC (Read
73           Time Stamp Counter) instruction for benchmarking.
74
75 config M586MMX
76         bool "Pentium-MMX"
77         depends on X86_32
78         help
79           Select this for a Pentium with the MMX graphics/multimedia
80           extended instructions.
81
82 config M686
83         bool "Pentium-Pro"
84         depends on X86_32
85         help
86           Select this for Intel Pentium Pro chips.  This enables the use of
87           Pentium Pro extended instructions, and disables the init-time guard
88           against the f00f bug found in earlier Pentiums.
89
90 config MPENTIUMII
91         bool "Pentium-II/Celeron(pre-Coppermine)"
92         depends on X86_32
93         help
94           Select this for Intel chips based on the Pentium-II and
95           pre-Coppermine Celeron core.  This option enables an unaligned
96           copy optimization, compiles the kernel with optimization flags
97           tailored for the chip, and applies any applicable Pentium Pro
98           optimizations.
99
100 config MPENTIUMIII
101         bool "Pentium-III/Celeron(Coppermine)/Pentium-III Xeon"
102         depends on X86_32
103         help
104           Select this for Intel chips based on the Pentium-III and
105           Celeron-Coppermine core.  This option enables use of some
106           extended prefetch instructions in addition to the Pentium II
107           extensions.
108
109 config MPENTIUMM
110         bool "Pentium M"
111         depends on X86_32
112         help
113           Select this for Intel Pentium M (not Pentium-4 M)
114           notebook chips.
115
116 config MPENTIUM4
117         bool "Pentium-4/Celeron(P4-based)/Pentium-4 M/older Xeon"
118         depends on X86_32
119         help
120           Select this for Intel Pentium 4 chips.  This includes the
121           Pentium 4, Pentium D, P4-based Celeron and Xeon, and
122           Pentium-4 M (not Pentium M) chips.  This option enables compile
123           flags optimized for the chip, uses the correct cache line size, and
124           applies any applicable optimizations.
125
126           CPUIDs: F[0-6][1-A] (in /proc/cpuinfo show = cpu family : 15 )
127
128           Select this for:
129             Pentiums (Pentium 4, Pentium D, Celeron, Celeron D) corename:
130                 -Willamette
131                 -Northwood
132                 -Mobile Pentium 4
133                 -Mobile Pentium 4 M
134                 -Extreme Edition (Gallatin)
135                 -Prescott
136                 -Prescott 2M
137                 -Cedar Mill
138                 -Presler
139                 -Smithfiled
140             Xeons (Intel Xeon, Xeon MP, Xeon LV, Xeon MV) corename:
141                 -Foster
142                 -Prestonia
143                 -Gallatin
144                 -Nocona
145                 -Irwindale
146                 -Cranford
147                 -Potomac
148                 -Paxville
149                 -Dempsey
150
151
152 config MK6
153         bool "K6/K6-II/K6-III"
154         depends on X86_32
155         help
156           Select this for an AMD K6-family processor.  Enables use of
157           some extended instructions, and passes appropriate optimization
158           flags to GCC.
159
160 config MK7
161         bool "Athlon/Duron/K7"
162         depends on X86_32
163         help
164           Select this for an AMD Athlon K7-family processor.  Enables use of
165           some extended instructions, and passes appropriate optimization
166           flags to GCC.
167
168 config MK8
169         bool "Opteron/Athlon64/Hammer/K8"
170         help
171           Select this for an AMD Opteron or Athlon64 Hammer-family processor.  Enables
172           use of some extended instructions, and passes appropriate optimization
173           flags to GCC.
174
175 config MCRUSOE
176         bool "Crusoe"
177         depends on X86_32
178         help
179           Select this for a Transmeta Crusoe processor.  Treats the processor
180           like a 586 with TSC, and sets some GCC optimization flags (like a
181           Pentium Pro with no alignment requirements).
182
183 config MEFFICEON
184         bool "Efficeon"
185         depends on X86_32
186         help
187           Select this for a Transmeta Efficeon processor.
188
189 config MWINCHIPC6
190         bool "Winchip-C6"
191         depends on X86_32
192         help
193           Select this for an IDT Winchip C6 chip.  Linux and GCC
194           treat this chip as a 586TSC with some extended instructions
195           and alignment requirements.
196
197 config MWINCHIP2
198         bool "Winchip-2"
199         depends on X86_32
200         help
201           Select this for an IDT Winchip-2.  Linux and GCC
202           treat this chip as a 586TSC with some extended instructions
203           and alignment requirements.
204
205 config MWINCHIP3D
206         bool "Winchip-2A/Winchip-3"
207         depends on X86_32
208         help
209           Select this for an IDT Winchip-2A or 3.  Linux and GCC
210           treat this chip as a 586TSC with some extended instructions
211           and alignment requirements.  Also enable out of order memory
212           stores for this CPU, which can increase performance of some
213           operations.
214
215 config MGEODEGX1
216         bool "GeodeGX1"
217         depends on X86_32
218         help
219           Select this for a Geode GX1 (Cyrix MediaGX) chip.
220
221 config MGEODE_LX
222         bool "Geode GX/LX"
223         depends on X86_32
224         help
225           Select this for AMD Geode GX and LX processors.
226
227 config MCYRIXIII
228         bool "CyrixIII/VIA-C3"
229         depends on X86_32
230         help
231           Select this for a Cyrix III or C3 chip.  Presently Linux and GCC
232           treat this chip as a generic 586. Whilst the CPU is 686 class,
233           it lacks the cmov extension which gcc assumes is present when
234           generating 686 code.
235           Note that Nehemiah (Model 9) and above will not boot with this
236           kernel due to them lacking the 3DNow! instructions used in earlier
237           incarnations of the CPU.
238
239 config MVIAC3_2
240         bool "VIA C3-2 (Nehemiah)"
241         depends on X86_32
242         help
243           Select this for a VIA C3 "Nehemiah". Selecting this enables usage
244           of SSE and tells gcc to treat the CPU as a 686.
245           Note, this kernel will not boot on older (pre model 9) C3s.
246
247 config MVIAC7
248         bool "VIA C7"
249         depends on X86_32
250         help
251           Select this for a VIA C7.  Selecting this uses the correct cache
252           shift and tells gcc to treat the CPU as a 686.
253
254 config MPSC
255         bool "Intel P4 / older Netburst based Xeon"
256         depends on X86_64
257         help
258           Optimize for Intel Pentium 4, Pentium D and older Nocona/Dempsey
259           Xeon CPUs with Intel 64bit which is compatible with x86-64.
260           Note that the latest Xeons (Xeon 51xx and 53xx) are not based on the
261           Netburst core and shouldn't use this option. You can distinguish them
262           using the cpu family field
263           in /proc/cpuinfo. Family 15 is an older Xeon, Family 6 a newer one.
264
265 config MCORE2
266         bool "Core 2/newer Xeon"
267         help
268           Select this for Intel Core 2 and newer Core 2 Xeons (Xeon 51xx and 53xx)
269           CPUs. You can distinguish newer from older Xeons by the CPU family
270           in /proc/cpuinfo. Newer ones have 6 and older ones 15 (not a typo)
271
272 config GENERIC_CPU
273         bool "Generic-x86-64"
274         depends on X86_64
275         help
276           Generic x86-64 CPU.
277           Run equally well on all x86-64 CPUs.
278
279 endchoice
280
281 config X86_GENERIC
282         bool "Generic x86 support"
283         depends on X86_32
284         help
285           Instead of just including optimizations for the selected
286           x86 variant (e.g. PII, Crusoe or Athlon), include some more
287           generic optimizations as well. This will make the kernel
288           perform better on x86 CPUs other than that selected.
289
290           This is really intended for distributors who need more
291           generic optimizations.
292
293 endif
294
295 config X86_CPU
296         def_bool y
297         select GENERIC_FIND_FIRST_BIT
298         select GENERIC_FIND_NEXT_BIT
299
300 #
301 # Define implied options from the CPU selection here
302 config X86_L1_CACHE_BYTES
303         int
304         default "128" if GENERIC_CPU || MPSC
305         default "64" if MK8 || MCORE2
306         depends on X86_64
307
308 config X86_INTERNODE_CACHE_BYTES
309         int
310         default "4096" if X86_VSMP
311         default X86_L1_CACHE_BYTES if !X86_VSMP
312         depends on X86_64
313
314 config X86_CMPXCHG
315         def_bool X86_64 || (X86_32 && !M386)
316
317 config X86_L1_CACHE_SHIFT
318         int
319         default "7" if MPENTIUM4 || X86_GENERIC || GENERIC_CPU || MPSC
320         default "4" if X86_ELAN || M486 || M386 || MGEODEGX1
321         default "5" if MWINCHIP3D || MWINCHIP2 || MWINCHIPC6 || MCRUSOE || MEFFICEON || MCYRIXIII || MK6 || MPENTIUMIII || MPENTIUMII || M686 || M586MMX || M586TSC || M586 || MVIAC3_2 || MGEODE_LX
322         default "6" if MK7 || MK8 || MPENTIUMM || MCORE2 || MVIAC7
323
324 config X86_XADD
325         def_bool y
326         depends on X86_32 && !M386
327
328 config X86_PPRO_FENCE
329         bool "PentiumPro memory ordering errata workaround"
330         depends on M686 || M586MMX || M586TSC || M586 || M486 || M386 || MGEODEGX1
331         help
332           Old PentiumPro multiprocessor systems had errata that could cause memory
333           operations to violate the x86 ordering standard in rare cases. Enabling this
334           option will attempt to work around some (but not all) occurances of
335           this problem, at the cost of much heavier spinlock and memory barrier
336           operations.
337
338           If unsure, say n here. Even distro kernels should think twice before enabling
339           this: there are few systems, and an unlikely bug.
340
341 config X86_F00F_BUG
342         def_bool y
343         depends on M586MMX || M586TSC || M586 || M486 || M386
344
345 config X86_WP_WORKS_OK
346         def_bool y
347         depends on !M386
348
349 config X86_INVLPG
350         def_bool y
351         depends on X86_32 && !M386
352
353 config X86_BSWAP
354         def_bool y
355         depends on X86_32 && !M386
356
357 config X86_POPAD_OK
358         def_bool y
359         depends on X86_32 && !M386
360
361 config X86_ALIGNMENT_16
362         def_bool y
363         depends on MWINCHIP3D || MWINCHIP2 || MWINCHIPC6 || MCYRIXIII || X86_ELAN || MK6 || M586MMX || M586TSC || M586 || M486 || MVIAC3_2 || MGEODEGX1
364
365 config X86_INTEL_USERCOPY
366         def_bool y
367         depends on MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M586MMX || X86_GENERIC || MK8 || MK7 || MEFFICEON || MCORE2
368
369 config X86_USE_PPRO_CHECKSUM
370         def_bool y
371         depends on MWINCHIP3D || MWINCHIP2 || MWINCHIPC6 || MCYRIXIII || MK7 || MK6 || MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M686 || MK8 || MVIAC3_2 || MEFFICEON || MGEODE_LX || MCORE2
372
373 config X86_USE_3DNOW
374         def_bool y
375         depends on (MCYRIXIII || MK7 || MGEODE_LX) && !UML
376
377 config X86_OOSTORE
378         def_bool y
379         depends on (MWINCHIP3D || MWINCHIP2 || MWINCHIPC6) && MTRR
380
381 #
382 # P6_NOPs are a relatively minor optimization that require a family >=
383 # 6 processor, except that it is broken on certain VIA chips.
384 # Furthermore, AMD chips prefer a totally different sequence of NOPs
385 # (which work on all CPUs).  In addition, it looks like Virtual PC
386 # does not understand them.
387 #
388 # As a result, disallow these if we're not compiling for X86_64 (these
389 # NOPs do work on all x86-64 capable chips); the list of processors in
390 # the right-hand clause are the cores that benefit from this optimization.
391 #
392 config X86_P6_NOP
393         def_bool y
394         depends on X86_64
395         depends on (MCORE2 || MPENTIUM4 || MPSC)
396
397 config X86_TSC
398         def_bool y
399         depends on ((MWINCHIP3D || MWINCHIP2 || MCRUSOE || MEFFICEON || MCYRIXIII || MK7 || MK6 || MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M686 || M586MMX || M586TSC || MK8 || MVIAC3_2 || MVIAC7 || MGEODEGX1 || MGEODE_LX || MCORE2) && !X86_NUMAQ) || X86_64
400
401 config X86_CMPXCHG64
402         def_bool y
403         depends on X86_PAE || X86_64
404
405 # this should be set for all -march=.. options where the compiler
406 # generates cmov.
407 config X86_CMOV
408         def_bool y
409         depends on (MK7 || MPENTIUM4 || MPENTIUMM || MPENTIUMIII || MPENTIUMII || M686 || MVIAC3_2 || MVIAC7 || X86_64)
410
411 config X86_MINIMUM_CPU_FAMILY
412         int
413         default "64" if X86_64
414         default "6" if X86_32 && X86_P6_NOP
415         default "4" if X86_32 && (X86_XADD || X86_CMPXCHG || X86_BSWAP || X86_WP_WORKS_OK)
416         default "3"
417
418 config X86_DEBUGCTLMSR
419         def_bool y
420         depends on !(MK6 || MWINCHIPC6 || MWINCHIP2 || MWINCHIP3D || MCYRIXIII || M586MMX || M586TSC || M586 || M486 || M386)
421
422 config X86_DS
423         bool "Debug Store support"
424         default y
425         help
426           Add support for Debug Store.
427           This allows the kernel to provide a memory buffer to the hardware
428           to store various profiling and tracing events.
429
430 config X86_PTRACE_BTS
431         bool "ptrace interface to Branch Trace Store"
432         default y
433         depends on (X86_DS && X86_DEBUGCTLMSR)
434         help
435           Add a ptrace interface to allow collecting an execution trace
436           of the traced task.
437           This collects control flow changes in a (cyclic) buffer and allows
438           debuggers to fill in the gaps and show an execution trace of the debuggee.