sh: Cleanup IRQ disabling for hardirq handlers.
[linux-2.6.git] / arch / sh / kernel / cpu / irq / ipr.c
1 /*
2  * arch/sh/kernel/cpu/irq/ipr.c
3  *
4  * Copyright (C) 1999  Niibe Yutaka & Takeshi Yaegashi
5  * Copyright (C) 2000  Kazumoto Kojima
6  * Copyright (C) 2003 Takashi Kusuda <kusuda-takashi@hitachi-ul.co.jp>
7  *
8  * Interrupt handling for IPR-based IRQ.
9  *
10  * Supported system:
11  *      On-chip supporting modules (TMU, RTC, etc.).
12  *      On-chip supporting modules for SH7709/SH7709A/SH7729/SH7300.
13  *      Hitachi SolutionEngine external I/O:
14  *              MS7709SE01, MS7709ASE01, and MS7750SE01
15  *
16  */
17
18 #include <linux/init.h>
19 #include <linux/irq.h>
20 #include <linux/module.h>
21
22 #include <asm/system.h>
23 #include <asm/io.h>
24 #include <asm/machvec.h>
25
26 struct ipr_data {
27         unsigned int addr;      /* Address of Interrupt Priority Register */
28         int shift;              /* Shifts of the 16-bit data */
29         int priority;           /* The priority */
30 };
31 static struct ipr_data ipr_data[NR_IRQS];
32
33 static void enable_ipr_irq(unsigned int irq);
34 static void disable_ipr_irq(unsigned int irq);
35
36 /* shutdown is same as "disable" */
37 #define shutdown_ipr_irq disable_ipr_irq
38
39 static void mask_and_ack_ipr(unsigned int);
40 static void end_ipr_irq(unsigned int irq);
41
42 static unsigned int startup_ipr_irq(unsigned int irq)
43 {
44         enable_ipr_irq(irq);
45         return 0; /* never anything pending */
46 }
47
48 static struct hw_interrupt_type ipr_irq_type = {
49         .typename = "IPR-IRQ",
50         .startup = startup_ipr_irq,
51         .shutdown = shutdown_ipr_irq,
52         .enable = enable_ipr_irq,
53         .disable = disable_ipr_irq,
54         .ack = mask_and_ack_ipr,
55         .end = end_ipr_irq
56 };
57
58 static void disable_ipr_irq(unsigned int irq)
59 {
60         unsigned long val;
61         unsigned int addr = ipr_data[irq].addr;
62         unsigned short mask = 0xffff ^ (0x0f << ipr_data[irq].shift);
63
64         /* Set the priority in IPR to 0 */
65         val = ctrl_inw(addr);
66         val &= mask;
67         ctrl_outw(val, addr);
68 }
69
70 static void enable_ipr_irq(unsigned int irq)
71 {
72         unsigned long val;
73         unsigned int addr = ipr_data[irq].addr;
74         int priority = ipr_data[irq].priority;
75         unsigned short value = (priority << ipr_data[irq].shift);
76
77         /* Set priority in IPR back to original value */
78         val = ctrl_inw(addr);
79         val |= value;
80         ctrl_outw(val, addr);
81 }
82
83 static void mask_and_ack_ipr(unsigned int irq)
84 {
85         disable_ipr_irq(irq);
86
87 #if defined(CONFIG_CPU_SUBTYPE_SH7707) || defined(CONFIG_CPU_SUBTYPE_SH7709) || \
88     defined(CONFIG_CPU_SUBTYPE_SH7706) || \
89     defined(CONFIG_CPU_SUBTYPE_SH7300) || defined(CONFIG_CPU_SUBTYPE_SH7705)
90         /* This is needed when we use edge triggered setting */
91         /* XXX: Is it really needed? */
92         if (IRQ0_IRQ <= irq && irq <= IRQ5_IRQ) {
93                 /* Clear external interrupt request */
94                 int a = ctrl_inb(INTC_IRR0);
95                 a &= ~(1 << (irq - IRQ0_IRQ));
96                 ctrl_outb(a, INTC_IRR0);
97         }
98 #endif
99 }
100
101 static void end_ipr_irq(unsigned int irq)
102 {
103         if (!(irq_desc[irq].status & (IRQ_DISABLED|IRQ_INPROGRESS)))
104                 enable_ipr_irq(irq);
105 }
106
107 void make_ipr_irq(unsigned int irq, unsigned int addr, int pos, int priority)
108 {
109         disable_irq_nosync(irq);
110         ipr_data[irq].addr = addr;
111         ipr_data[irq].shift = pos*4; /* POSition (0-3) x 4 means shift */
112         ipr_data[irq].priority = priority;
113
114         irq_desc[irq].chip = &ipr_irq_type;
115         disable_ipr_irq(irq);
116 }
117
118 void __init init_IRQ(void)
119 {
120 #ifndef CONFIG_CPU_SUBTYPE_SH7780
121         make_ipr_irq(TIMER_IRQ, TIMER_IPR_ADDR, TIMER_IPR_POS, TIMER_PRIORITY);
122         make_ipr_irq(TIMER1_IRQ, TIMER1_IPR_ADDR, TIMER1_IPR_POS, TIMER1_PRIORITY);
123 #ifdef RTC_IRQ
124         make_ipr_irq(RTC_IRQ, RTC_IPR_ADDR, RTC_IPR_POS, RTC_PRIORITY);
125 #endif
126
127 #ifdef SCI_ERI_IRQ
128         make_ipr_irq(SCI_ERI_IRQ, SCI_IPR_ADDR, SCI_IPR_POS, SCI_PRIORITY);
129         make_ipr_irq(SCI_RXI_IRQ, SCI_IPR_ADDR, SCI_IPR_POS, SCI_PRIORITY);
130         make_ipr_irq(SCI_TXI_IRQ, SCI_IPR_ADDR, SCI_IPR_POS, SCI_PRIORITY);
131 #endif
132
133 #ifdef SCIF1_ERI_IRQ
134         make_ipr_irq(SCIF1_ERI_IRQ, SCIF1_IPR_ADDR, SCIF1_IPR_POS, SCIF1_PRIORITY);
135         make_ipr_irq(SCIF1_RXI_IRQ, SCIF1_IPR_ADDR, SCIF1_IPR_POS, SCIF1_PRIORITY);
136         make_ipr_irq(SCIF1_BRI_IRQ, SCIF1_IPR_ADDR, SCIF1_IPR_POS, SCIF1_PRIORITY);
137         make_ipr_irq(SCIF1_TXI_IRQ, SCIF1_IPR_ADDR, SCIF1_IPR_POS, SCIF1_PRIORITY);
138 #endif
139
140 #if defined(CONFIG_CPU_SUBTYPE_SH7300)
141         make_ipr_irq(SCIF0_IRQ, SCIF0_IPR_ADDR, SCIF0_IPR_POS, SCIF0_PRIORITY);
142         make_ipr_irq(DMTE2_IRQ, DMA1_IPR_ADDR, DMA1_IPR_POS, DMA1_PRIORITY);
143         make_ipr_irq(DMTE3_IRQ, DMA1_IPR_ADDR, DMA1_IPR_POS, DMA1_PRIORITY);
144         make_ipr_irq(VIO_IRQ, VIO_IPR_ADDR, VIO_IPR_POS, VIO_PRIORITY);
145 #endif
146
147 #ifdef SCIF_ERI_IRQ
148         make_ipr_irq(SCIF_ERI_IRQ, SCIF_IPR_ADDR, SCIF_IPR_POS, SCIF_PRIORITY);
149         make_ipr_irq(SCIF_RXI_IRQ, SCIF_IPR_ADDR, SCIF_IPR_POS, SCIF_PRIORITY);
150         make_ipr_irq(SCIF_BRI_IRQ, SCIF_IPR_ADDR, SCIF_IPR_POS, SCIF_PRIORITY);
151         make_ipr_irq(SCIF_TXI_IRQ, SCIF_IPR_ADDR, SCIF_IPR_POS, SCIF_PRIORITY);
152 #endif
153
154 #ifdef IRDA_ERI_IRQ
155         make_ipr_irq(IRDA_ERI_IRQ, IRDA_IPR_ADDR, IRDA_IPR_POS, IRDA_PRIORITY);
156         make_ipr_irq(IRDA_RXI_IRQ, IRDA_IPR_ADDR, IRDA_IPR_POS, IRDA_PRIORITY);
157         make_ipr_irq(IRDA_BRI_IRQ, IRDA_IPR_ADDR, IRDA_IPR_POS, IRDA_PRIORITY);
158         make_ipr_irq(IRDA_TXI_IRQ, IRDA_IPR_ADDR, IRDA_IPR_POS, IRDA_PRIORITY);
159 #endif
160
161 #if defined(CONFIG_CPU_SUBTYPE_SH7707) || defined(CONFIG_CPU_SUBTYPE_SH7709) || \
162     defined(CONFIG_CPU_SUBTYPE_SH7706) || \
163     defined(CONFIG_CPU_SUBTYPE_SH7300) || defined(CONFIG_CPU_SUBTYPE_SH7705)
164         /*
165          * Initialize the Interrupt Controller (INTC)
166          * registers to their power on values
167          */
168
169         /*
170          * Enable external irq (INTC IRQ mode).
171          * You should set corresponding bits of PFC to "00"
172          * to enable these interrupts.
173          */
174         make_ipr_irq(IRQ0_IRQ, IRQ0_IPR_ADDR, IRQ0_IPR_POS, IRQ0_PRIORITY);
175         make_ipr_irq(IRQ1_IRQ, IRQ1_IPR_ADDR, IRQ1_IPR_POS, IRQ1_PRIORITY);
176         make_ipr_irq(IRQ2_IRQ, IRQ2_IPR_ADDR, IRQ2_IPR_POS, IRQ2_PRIORITY);
177         make_ipr_irq(IRQ3_IRQ, IRQ3_IPR_ADDR, IRQ3_IPR_POS, IRQ3_PRIORITY);
178         make_ipr_irq(IRQ4_IRQ, IRQ4_IPR_ADDR, IRQ4_IPR_POS, IRQ4_PRIORITY);
179         make_ipr_irq(IRQ5_IRQ, IRQ5_IPR_ADDR, IRQ5_IPR_POS, IRQ5_PRIORITY);
180 #endif
181 #endif
182
183 #ifdef CONFIG_CPU_HAS_PINT_IRQ
184         init_IRQ_pint();
185 #endif
186
187 #ifdef CONFIG_CPU_HAS_INTC2_IRQ
188         init_IRQ_intc2();
189 #endif
190         /* Perform the machine specific initialisation */
191         if (sh_mv.mv_init_irq != NULL)
192                 sh_mv.mv_init_irq();
193 }
194
195 #if !defined(CONFIG_CPU_HAS_PINT_IRQ)
196 int ipr_irq_demux(int irq)
197 {
198         return irq;
199 }
200 #endif
201
202 EXPORT_SYMBOL(make_ipr_irq);