[PATCH] powerpc: fix trigger handling in the new irq code
[linux-2.6.git] / arch / powerpc / platforms / powermac / pic.c
1 /*
2  *  Support for the interrupt controllers found on Power Macintosh,
3  *  currently Apple's "Grand Central" interrupt controller in all
4  *  it's incarnations. OpenPIC support used on newer machines is
5  *  in a separate file
6  *
7  *  Copyright (C) 1997 Paul Mackerras (paulus@samba.org)
8  *  Copyright (C) 2005 Benjamin Herrenschmidt (benh@kernel.crashing.org)
9  *                     IBM, Corp.
10  *
11  *  This program is free software; you can redistribute it and/or
12  *  modify it under the terms of the GNU General Public License
13  *  as published by the Free Software Foundation; either version
14  *  2 of the License, or (at your option) any later version.
15  *
16  */
17
18 #include <linux/stddef.h>
19 #include <linux/init.h>
20 #include <linux/sched.h>
21 #include <linux/signal.h>
22 #include <linux/pci.h>
23 #include <linux/interrupt.h>
24 #include <linux/sysdev.h>
25 #include <linux/adb.h>
26 #include <linux/pmu.h>
27 #include <linux/module.h>
28
29 #include <asm/sections.h>
30 #include <asm/io.h>
31 #include <asm/smp.h>
32 #include <asm/prom.h>
33 #include <asm/pci-bridge.h>
34 #include <asm/time.h>
35 #include <asm/pmac_feature.h>
36 #include <asm/mpic.h>
37
38 #include "pmac.h"
39
40 /*
41  * XXX this should be in xmon.h, but putting it there means xmon.h
42  * has to include <linux/interrupt.h> (to get irqreturn_t), which
43  * causes all sorts of problems.  -- paulus
44  */
45 extern irqreturn_t xmon_irq(int, void *, struct pt_regs *);
46
47 #ifdef CONFIG_PPC32
48 struct pmac_irq_hw {
49         unsigned int    event;
50         unsigned int    enable;
51         unsigned int    ack;
52         unsigned int    level;
53 };
54
55 /* Default addresses */
56 static volatile struct pmac_irq_hw __iomem *pmac_irq_hw[4];
57
58 #define GC_LEVEL_MASK           0x3ff00000
59 #define OHARE_LEVEL_MASK        0x1ff00000
60 #define HEATHROW_LEVEL_MASK     0x1ff00000
61
62 static int max_irqs;
63 static int max_real_irqs;
64 static u32 level_mask[4];
65
66 static DEFINE_SPINLOCK(pmac_pic_lock);
67
68 #define NR_MASK_WORDS   ((NR_IRQS + 31) / 32)
69 static unsigned long ppc_lost_interrupts[NR_MASK_WORDS];
70 static unsigned long ppc_cached_irq_mask[NR_MASK_WORDS];
71 static int pmac_irq_cascade = -1;
72 static struct irq_host *pmac_pic_host;
73
74 static void __pmac_retrigger(unsigned int irq_nr)
75 {
76         if (irq_nr >= max_real_irqs && pmac_irq_cascade > 0) {
77                 __set_bit(irq_nr, ppc_lost_interrupts);
78                 irq_nr = pmac_irq_cascade;
79                 mb();
80         }
81         if (!__test_and_set_bit(irq_nr, ppc_lost_interrupts)) {
82                 atomic_inc(&ppc_n_lost_interrupts);
83                 set_dec(1);
84         }
85 }
86
87 static void pmac_mask_and_ack_irq(unsigned int virq)
88 {
89         unsigned int src = irq_map[virq].hwirq;
90         unsigned long bit = 1UL << (virq & 0x1f);
91         int i = virq >> 5;
92         unsigned long flags;
93
94         spin_lock_irqsave(&pmac_pic_lock, flags);
95         __clear_bit(src, ppc_cached_irq_mask);
96         if (__test_and_clear_bit(src, ppc_lost_interrupts))
97                 atomic_dec(&ppc_n_lost_interrupts);
98         out_le32(&pmac_irq_hw[i]->enable, ppc_cached_irq_mask[i]);
99         out_le32(&pmac_irq_hw[i]->ack, bit);
100         do {
101                 /* make sure ack gets to controller before we enable
102                    interrupts */
103                 mb();
104         } while((in_le32(&pmac_irq_hw[i]->enable) & bit)
105                 != (ppc_cached_irq_mask[i] & bit));
106         spin_unlock_irqrestore(&pmac_pic_lock, flags);
107 }
108
109 static void pmac_ack_irq(unsigned int virq)
110 {
111         unsigned int src = irq_map[virq].hwirq;
112         unsigned long bit = 1UL << (src & 0x1f);
113         int i = src >> 5;
114         unsigned long flags;
115
116         spin_lock_irqsave(&pmac_pic_lock, flags);
117         if (__test_and_clear_bit(src, ppc_lost_interrupts))
118                 atomic_dec(&ppc_n_lost_interrupts);
119         out_le32(&pmac_irq_hw[i]->ack, bit);
120         (void)in_le32(&pmac_irq_hw[i]->ack);
121         spin_unlock_irqrestore(&pmac_pic_lock, flags);
122 }
123
124 static void __pmac_set_irq_mask(unsigned int irq_nr, int nokicklost)
125 {
126         unsigned long bit = 1UL << (irq_nr & 0x1f);
127         int i = irq_nr >> 5;
128
129         if ((unsigned)irq_nr >= max_irqs)
130                 return;
131
132         /* enable unmasked interrupts */
133         out_le32(&pmac_irq_hw[i]->enable, ppc_cached_irq_mask[i]);
134
135         do {
136                 /* make sure mask gets to controller before we
137                    return to user */
138                 mb();
139         } while((in_le32(&pmac_irq_hw[i]->enable) & bit)
140                 != (ppc_cached_irq_mask[i] & bit));
141
142         /*
143          * Unfortunately, setting the bit in the enable register
144          * when the device interrupt is already on *doesn't* set
145          * the bit in the flag register or request another interrupt.
146          */
147         if (bit & ppc_cached_irq_mask[i] & in_le32(&pmac_irq_hw[i]->level))
148                 __pmac_retrigger(irq_nr);
149 }
150
151 /* When an irq gets requested for the first client, if it's an
152  * edge interrupt, we clear any previous one on the controller
153  */
154 static unsigned int pmac_startup_irq(unsigned int virq)
155 {
156         unsigned long flags;
157         unsigned int src = irq_map[virq].hwirq;
158         unsigned long bit = 1UL << (src & 0x1f);
159         int i = src >> 5;
160
161         spin_lock_irqsave(&pmac_pic_lock, flags);
162         if ((irq_desc[virq].status & IRQ_LEVEL) == 0)
163                 out_le32(&pmac_irq_hw[i]->ack, bit);
164         __set_bit(src, ppc_cached_irq_mask);
165         __pmac_set_irq_mask(src, 0);
166         spin_unlock_irqrestore(&pmac_pic_lock, flags);
167
168         return 0;
169 }
170
171 static void pmac_mask_irq(unsigned int virq)
172 {
173         unsigned long flags;
174         unsigned int src = irq_map[virq].hwirq;
175
176         spin_lock_irqsave(&pmac_pic_lock, flags);
177         __clear_bit(src, ppc_cached_irq_mask);
178         __pmac_set_irq_mask(src, 0);
179         spin_unlock_irqrestore(&pmac_pic_lock, flags);
180 }
181
182 static void pmac_unmask_irq(unsigned int virq)
183 {
184         unsigned long flags;
185         unsigned int src = irq_map[virq].hwirq;
186
187         spin_lock_irqsave(&pmac_pic_lock, flags);
188         __set_bit(src, ppc_cached_irq_mask);
189         __pmac_set_irq_mask(src, 0);
190         spin_unlock_irqrestore(&pmac_pic_lock, flags);
191 }
192
193 static int pmac_retrigger(unsigned int virq)
194 {
195         unsigned long flags;
196
197         spin_lock_irqsave(&pmac_pic_lock, flags);
198         __pmac_retrigger(irq_map[virq].hwirq);
199         spin_unlock_irqrestore(&pmac_pic_lock, flags);
200         return 1;
201 }
202
203 static struct irq_chip pmac_pic = {
204         .typename       = " PMAC-PIC ",
205         .startup        = pmac_startup_irq,
206         .mask           = pmac_mask_irq,
207         .ack            = pmac_ack_irq,
208         .mask_ack       = pmac_mask_and_ack_irq,
209         .unmask         = pmac_unmask_irq,
210         .retrigger      = pmac_retrigger,
211 };
212
213 static irqreturn_t gatwick_action(int cpl, void *dev_id, struct pt_regs *regs)
214 {
215         unsigned long flags;
216         int irq, bits;
217         int rc = IRQ_NONE;
218
219         spin_lock_irqsave(&pmac_pic_lock, flags);
220         for (irq = max_irqs; (irq -= 32) >= max_real_irqs; ) {
221                 int i = irq >> 5;
222                 bits = in_le32(&pmac_irq_hw[i]->event) | ppc_lost_interrupts[i];
223                 /* We must read level interrupts from the level register */
224                 bits |= (in_le32(&pmac_irq_hw[i]->level) & level_mask[i]);
225                 bits &= ppc_cached_irq_mask[i];
226                 if (bits == 0)
227                         continue;
228                 irq += __ilog2(bits);
229                 spin_unlock_irqrestore(&pmac_pic_lock, flags);
230                 __do_IRQ(irq, regs);
231                 spin_lock_irqsave(&pmac_pic_lock, flags);
232                 rc = IRQ_HANDLED;
233         }
234         spin_unlock_irqrestore(&pmac_pic_lock, flags);
235         return rc;
236 }
237
238 static unsigned int pmac_pic_get_irq(struct pt_regs *regs)
239 {
240         int irq;
241         unsigned long bits = 0;
242         unsigned long flags;
243
244 #ifdef CONFIG_SMP
245         void psurge_smp_message_recv(struct pt_regs *);
246
247         /* IPI's are a hack on the powersurge -- Cort */
248         if ( smp_processor_id() != 0 ) {
249                 psurge_smp_message_recv(regs);
250                 return NO_IRQ_IGNORE;   /* ignore, already handled */
251         }
252 #endif /* CONFIG_SMP */
253         spin_lock_irqsave(&pmac_pic_lock, flags);
254         for (irq = max_real_irqs; (irq -= 32) >= 0; ) {
255                 int i = irq >> 5;
256                 bits = in_le32(&pmac_irq_hw[i]->event) | ppc_lost_interrupts[i];
257                 /* We must read level interrupts from the level register */
258                 bits |= (in_le32(&pmac_irq_hw[i]->level) & level_mask[i]);
259                 bits &= ppc_cached_irq_mask[i];
260                 if (bits == 0)
261                         continue;
262                 irq += __ilog2(bits);
263                 break;
264         }
265         spin_unlock_irqrestore(&pmac_pic_lock, flags);
266         if (unlikely(irq < 0))
267                 return NO_IRQ;
268         return irq_linear_revmap(pmac_pic_host, irq);
269 }
270
271 #ifdef CONFIG_XMON
272 static struct irqaction xmon_action = {
273         .handler        = xmon_irq,
274         .flags          = 0,
275         .mask           = CPU_MASK_NONE,
276         .name           = "NMI - XMON"
277 };
278 #endif
279
280 static struct irqaction gatwick_cascade_action = {
281         .handler        = gatwick_action,
282         .flags          = IRQF_DISABLED,
283         .mask           = CPU_MASK_NONE,
284         .name           = "cascade",
285 };
286
287 static int pmac_pic_host_match(struct irq_host *h, struct device_node *node)
288 {
289         /* We match all, we don't always have a node anyway */
290         return 1;
291 }
292
293 static int pmac_pic_host_map(struct irq_host *h, unsigned int virq,
294                              irq_hw_number_t hw)
295 {
296         struct irq_desc *desc = get_irq_desc(virq);
297         int level;
298
299         if (hw >= max_irqs)
300                 return -EINVAL;
301
302         /* Mark level interrupts, set delayed disable for edge ones and set
303          * handlers
304          */
305         level = !!(level_mask[hw >> 5] & (1UL << (hw & 0x1f)));
306         if (level)
307                 desc->status |= IRQ_LEVEL;
308         else
309                 desc->status |= IRQ_DELAYED_DISABLE;
310         set_irq_chip_and_handler(virq, &pmac_pic, level ?
311                                  handle_level_irq : handle_edge_irq);
312         return 0;
313 }
314
315 static int pmac_pic_host_xlate(struct irq_host *h, struct device_node *ct,
316                                u32 *intspec, unsigned int intsize,
317                                irq_hw_number_t *out_hwirq,
318                                unsigned int *out_flags)
319
320 {
321         *out_flags = IRQ_TYPE_NONE;
322         *out_hwirq = *intspec;
323         return 0;
324 }
325
326 static struct irq_host_ops pmac_pic_host_ops = {
327         .match = pmac_pic_host_match,
328         .map = pmac_pic_host_map,
329         .xlate = pmac_pic_host_xlate,
330 };
331
332 static void __init pmac_pic_probe_oldstyle(void)
333 {
334         int i;
335         struct device_node *master = NULL;
336         struct device_node *slave = NULL;
337         u8 __iomem *addr;
338         struct resource r;
339
340         /* Set our get_irq function */
341         ppc_md.get_irq = pmac_pic_get_irq;
342
343         /*
344          * Find the interrupt controller type & node
345          */
346
347         if ((master = of_find_node_by_name(NULL, "gc")) != NULL) {
348                 max_irqs = max_real_irqs = 32;
349                 level_mask[0] = GC_LEVEL_MASK;
350         } else if ((master = of_find_node_by_name(NULL, "ohare")) != NULL) {
351                 max_irqs = max_real_irqs = 32;
352                 level_mask[0] = OHARE_LEVEL_MASK;
353
354                 /* We might have a second cascaded ohare */
355                 slave = of_find_node_by_name(NULL, "pci106b,7");
356                 if (slave) {
357                         max_irqs = 64;
358                         level_mask[1] = OHARE_LEVEL_MASK;
359                 }
360         } else if ((master = of_find_node_by_name(NULL, "mac-io")) != NULL) {
361                 max_irqs = max_real_irqs = 64;
362                 level_mask[0] = HEATHROW_LEVEL_MASK;
363                 level_mask[1] = 0;
364
365                 /* We might have a second cascaded heathrow */
366                 slave = of_find_node_by_name(master, "mac-io");
367
368                 /* Check ordering of master & slave */
369                 if (device_is_compatible(master, "gatwick")) {
370                         struct device_node *tmp;
371                         BUG_ON(slave == NULL);
372                         tmp = master;
373                         master = slave;
374                         slave = tmp;
375                 }
376
377                 /* We found a slave */
378                 if (slave) {
379                         max_irqs = 128;
380                         level_mask[2] = HEATHROW_LEVEL_MASK;
381                         level_mask[3] = 0;
382                 }
383         }
384         BUG_ON(master == NULL);
385
386         /*
387          * Allocate an irq host
388          */
389         pmac_pic_host = irq_alloc_host(IRQ_HOST_MAP_LINEAR, max_irqs,
390                                        &pmac_pic_host_ops,
391                                        max_irqs);
392         BUG_ON(pmac_pic_host == NULL);
393         irq_set_default_host(pmac_pic_host);
394
395         /* Get addresses of first controller if we have a node for it */
396         BUG_ON(of_address_to_resource(master, 0, &r));
397
398         /* Map interrupts of primary controller */
399         addr = (u8 __iomem *) ioremap(r.start, 0x40);
400         i = 0;
401         pmac_irq_hw[i++] = (volatile struct pmac_irq_hw __iomem *)
402                 (addr + 0x20);
403         if (max_real_irqs > 32)
404                 pmac_irq_hw[i++] = (volatile struct pmac_irq_hw __iomem *)
405                         (addr + 0x10);
406         of_node_put(master);
407
408         printk(KERN_INFO "irq: Found primary Apple PIC %s for %d irqs\n",
409                master->full_name, max_real_irqs);
410
411         /* Map interrupts of cascaded controller */
412         if (slave && !of_address_to_resource(slave, 0, &r)) {
413                 addr = (u8 __iomem *)ioremap(r.start, 0x40);
414                 pmac_irq_hw[i++] = (volatile struct pmac_irq_hw __iomem *)
415                         (addr + 0x20);
416                 if (max_irqs > 64)
417                         pmac_irq_hw[i++] =
418                                 (volatile struct pmac_irq_hw __iomem *)
419                                 (addr + 0x10);
420                 pmac_irq_cascade = irq_of_parse_and_map(slave, 0);
421
422                 printk(KERN_INFO "irq: Found slave Apple PIC %s for %d irqs"
423                        " cascade: %d\n", slave->full_name,
424                        max_irqs - max_real_irqs, pmac_irq_cascade);
425         }
426         of_node_put(slave);
427
428         /* Disable all interrupts in all controllers */
429         for (i = 0; i * 32 < max_irqs; ++i)
430                 out_le32(&pmac_irq_hw[i]->enable, 0);
431
432         /* Hookup cascade irq */
433         if (slave && pmac_irq_cascade != NO_IRQ)
434                 setup_irq(pmac_irq_cascade, &gatwick_cascade_action);
435
436         printk(KERN_INFO "irq: System has %d possible interrupts\n", max_irqs);
437 #ifdef CONFIG_XMON
438         setup_irq(irq_create_mapping(NULL, 20), &xmon_action);
439 #endif
440 }
441 #endif /* CONFIG_PPC32 */
442
443 static void pmac_u3_cascade(unsigned int irq, struct irq_desc *desc,
444                             struct pt_regs *regs)
445 {
446         struct mpic *mpic = desc->handler_data;
447
448         unsigned int cascade_irq = mpic_get_one_irq(mpic, regs);
449         if (cascade_irq != NO_IRQ)
450                 generic_handle_irq(cascade_irq, regs);
451         desc->chip->eoi(irq);
452 }
453
454 static void __init pmac_pic_setup_mpic_nmi(struct mpic *mpic)
455 {
456 #if defined(CONFIG_XMON) && defined(CONFIG_PPC32)
457         struct device_node* pswitch;
458         int nmi_irq;
459
460         pswitch = of_find_node_by_name(NULL, "programmer-switch");
461         if (pswitch) {
462                 nmi_irq = irq_of_parse_and_map(pswitch, 0);
463                 if (nmi_irq != NO_IRQ) {
464                         mpic_irq_set_priority(nmi_irq, 9);
465                         setup_irq(nmi_irq, &xmon_action);
466                 }
467                 of_node_put(pswitch);
468         }
469 #endif  /* defined(CONFIG_XMON) && defined(CONFIG_PPC32) */
470 }
471
472 static struct mpic * __init pmac_setup_one_mpic(struct device_node *np,
473                                                 int master)
474 {
475         const char *name = master ? " MPIC 1   " : " MPIC 2   ";
476         struct resource r;
477         struct mpic *mpic;
478         unsigned int flags = master ? MPIC_PRIMARY : 0;
479         int rc;
480
481         rc = of_address_to_resource(np, 0, &r);
482         if (rc)
483                 return NULL;
484
485         pmac_call_feature(PMAC_FTR_ENABLE_MPIC, np, 0, 0);
486
487         flags |= MPIC_WANTS_RESET;
488         if (get_property(np, "big-endian", NULL))
489                 flags |= MPIC_BIG_ENDIAN;
490
491         /* Primary Big Endian means HT interrupts. This is quite dodgy
492          * but works until I find a better way
493          */
494         if (master && (flags & MPIC_BIG_ENDIAN))
495                 flags |= MPIC_BROKEN_U3;
496
497         mpic = mpic_alloc(np, r.start, flags, 0, 0, name);
498         if (mpic == NULL)
499                 return NULL;
500
501         mpic_init(mpic);
502
503         return mpic;
504  }
505
506 static int __init pmac_pic_probe_mpic(void)
507 {
508         struct mpic *mpic1, *mpic2;
509         struct device_node *np, *master = NULL, *slave = NULL;
510         unsigned int cascade;
511
512         /* We can have up to 2 MPICs cascaded */
513         for (np = NULL; (np = of_find_node_by_type(np, "open-pic"))
514                      != NULL;) {
515                 if (master == NULL &&
516                     get_property(np, "interrupts", NULL) == NULL)
517                         master = of_node_get(np);
518                 else if (slave == NULL)
519                         slave = of_node_get(np);
520                 if (master && slave)
521                         break;
522         }
523
524         /* Check for bogus setups */
525         if (master == NULL && slave != NULL) {
526                 master = slave;
527                 slave = NULL;
528         }
529
530         /* Not found, default to good old pmac pic */
531         if (master == NULL)
532                 return -ENODEV;
533
534         /* Set master handler */
535         ppc_md.get_irq = mpic_get_irq;
536
537         /* Setup master */
538         mpic1 = pmac_setup_one_mpic(master, 1);
539         BUG_ON(mpic1 == NULL);
540
541         /* Install NMI if any */
542         pmac_pic_setup_mpic_nmi(mpic1);
543
544         of_node_put(master);
545
546         /* No slave, let's go out */
547         if (slave == NULL)
548                 return 0;
549
550         /* Get/Map slave interrupt */
551         cascade = irq_of_parse_and_map(slave, 0);
552         if (cascade == NO_IRQ) {
553                 printk(KERN_ERR "Failed to map cascade IRQ\n");
554                 return 0;
555         }
556
557         mpic2 = pmac_setup_one_mpic(slave, 0);
558         if (mpic2 == NULL) {
559                 printk(KERN_ERR "Failed to setup slave MPIC\n");
560                 of_node_put(slave);
561                 return 0;
562         }
563         set_irq_data(cascade, mpic2);
564         set_irq_chained_handler(cascade, pmac_u3_cascade);
565
566         of_node_put(slave);
567         return 0;
568 }
569
570
571 void __init pmac_pic_init(void)
572 {
573         unsigned int flags = 0;
574
575         /* We configure the OF parsing based on our oldworld vs. newworld
576          * platform type and wether we were booted by BootX.
577          */
578 #ifdef CONFIG_PPC32
579         if (!pmac_newworld)
580                 flags |= OF_IMAP_OLDWORLD_MAC;
581         if (get_property(of_chosen, "linux,bootx", NULL) != NULL)
582                 flags |= OF_IMAP_NO_PHANDLE;
583 #endif /* CONFIG_PPC_32 */
584
585         of_irq_map_init(flags);
586
587         /* We first try to detect Apple's new Core99 chipset, since mac-io
588          * is quite different on those machines and contains an IBM MPIC2.
589          */
590         if (pmac_pic_probe_mpic() == 0)
591                 return;
592
593 #ifdef CONFIG_PPC32
594         pmac_pic_probe_oldstyle();
595 #endif
596 }
597
598 #if defined(CONFIG_PM) && defined(CONFIG_PPC32)
599 /*
600  * These procedures are used in implementing sleep on the powerbooks.
601  * sleep_save_intrs() saves the states of all interrupt enables
602  * and disables all interrupts except for the nominated one.
603  * sleep_restore_intrs() restores the states of all interrupt enables.
604  */
605 unsigned long sleep_save_mask[2];
606
607 /* This used to be passed by the PMU driver but that link got
608  * broken with the new driver model. We use this tweak for now...
609  * We really want to do things differently though...
610  */
611 static int pmacpic_find_viaint(void)
612 {
613         int viaint = -1;
614
615 #ifdef CONFIG_ADB_PMU
616         struct device_node *np;
617
618         if (pmu_get_model() != PMU_OHARE_BASED)
619                 goto not_found;
620         np = of_find_node_by_name(NULL, "via-pmu");
621         if (np == NULL)
622                 goto not_found;
623         viaint = irq_of_parse_and_map(np, 0);;
624 #endif /* CONFIG_ADB_PMU */
625
626 not_found:
627         return viaint;
628 }
629
630 static int pmacpic_suspend(struct sys_device *sysdev, pm_message_t state)
631 {
632         int viaint = pmacpic_find_viaint();
633
634         sleep_save_mask[0] = ppc_cached_irq_mask[0];
635         sleep_save_mask[1] = ppc_cached_irq_mask[1];
636         ppc_cached_irq_mask[0] = 0;
637         ppc_cached_irq_mask[1] = 0;
638         if (viaint > 0)
639                 set_bit(viaint, ppc_cached_irq_mask);
640         out_le32(&pmac_irq_hw[0]->enable, ppc_cached_irq_mask[0]);
641         if (max_real_irqs > 32)
642                 out_le32(&pmac_irq_hw[1]->enable, ppc_cached_irq_mask[1]);
643         (void)in_le32(&pmac_irq_hw[0]->event);
644         /* make sure mask gets to controller before we return to caller */
645         mb();
646         (void)in_le32(&pmac_irq_hw[0]->enable);
647
648         return 0;
649 }
650
651 static int pmacpic_resume(struct sys_device *sysdev)
652 {
653         int i;
654
655         out_le32(&pmac_irq_hw[0]->enable, 0);
656         if (max_real_irqs > 32)
657                 out_le32(&pmac_irq_hw[1]->enable, 0);
658         mb();
659         for (i = 0; i < max_real_irqs; ++i)
660                 if (test_bit(i, sleep_save_mask))
661                         pmac_unmask_irq(i);
662
663         return 0;
664 }
665
666 #endif /* CONFIG_PM && CONFIG_PPC32 */
667
668 static struct sysdev_class pmacpic_sysclass = {
669         set_kset_name("pmac_pic"),
670 };
671
672 static struct sys_device device_pmacpic = {
673         .id             = 0,
674         .cls            = &pmacpic_sysclass,
675 };
676
677 static struct sysdev_driver driver_pmacpic = {
678 #if defined(CONFIG_PM) && defined(CONFIG_PPC32)
679         .suspend        = &pmacpic_suspend,
680         .resume         = &pmacpic_resume,
681 #endif /* CONFIG_PM && CONFIG_PPC32 */
682 };
683
684 static int __init init_pmacpic_sysfs(void)
685 {
686 #ifdef CONFIG_PPC32
687         if (max_irqs == 0)
688                 return -ENODEV;
689 #endif
690         printk(KERN_DEBUG "Registering pmac pic with sysfs...\n");
691         sysdev_class_register(&pmacpic_sysclass);
692         sysdev_register(&device_pmacpic);
693         sysdev_driver_register(&pmacpic_sysclass, &driver_pmacpic);
694         return 0;
695 }
696
697 subsys_initcall(init_pmacpic_sysfs);
698