Merge branch 'next' of git://git.kernel.org/pub/scm/linux/kernel/git/benh/powerpc
[linux-2.6.git] / arch / powerpc / kernel / power5+-pmu.c
1 /*
2  * Performance counter support for POWER5+/++ (not POWER5) processors.
3  *
4  * Copyright 2009 Paul Mackerras, IBM Corporation.
5  *
6  * This program is free software; you can redistribute it and/or
7  * modify it under the terms of the GNU General Public License
8  * as published by the Free Software Foundation; either version
9  * 2 of the License, or (at your option) any later version.
10  */
11 #include <linux/kernel.h>
12 #include <linux/perf_event.h>
13 #include <linux/string.h>
14 #include <asm/reg.h>
15 #include <asm/cputable.h>
16
17 /*
18  * Bits in event code for POWER5+ (POWER5 GS) and POWER5++ (POWER5 GS DD3)
19  */
20 #define PM_PMC_SH       20      /* PMC number (1-based) for direct events */
21 #define PM_PMC_MSK      0xf
22 #define PM_PMC_MSKS     (PM_PMC_MSK << PM_PMC_SH)
23 #define PM_UNIT_SH      16      /* TTMMUX number and setting - unit select */
24 #define PM_UNIT_MSK     0xf
25 #define PM_BYTE_SH      12      /* Byte number of event bus to use */
26 #define PM_BYTE_MSK     7
27 #define PM_GRS_SH       8       /* Storage subsystem mux select */
28 #define PM_GRS_MSK      7
29 #define PM_BUSEVENT_MSK 0x80    /* Set if event uses event bus */
30 #define PM_PMCSEL_MSK   0x7f
31
32 /* Values in PM_UNIT field */
33 #define PM_FPU          0
34 #define PM_ISU0         1
35 #define PM_IFU          2
36 #define PM_ISU1         3
37 #define PM_IDU          4
38 #define PM_ISU0_ALT     6
39 #define PM_GRS          7
40 #define PM_LSU0         8
41 #define PM_LSU1         0xc
42 #define PM_LASTUNIT     0xc
43
44 /*
45  * Bits in MMCR1 for POWER5+
46  */
47 #define MMCR1_TTM0SEL_SH        62
48 #define MMCR1_TTM1SEL_SH        60
49 #define MMCR1_TTM2SEL_SH        58
50 #define MMCR1_TTM3SEL_SH        56
51 #define MMCR1_TTMSEL_MSK        3
52 #define MMCR1_TD_CP_DBG0SEL_SH  54
53 #define MMCR1_TD_CP_DBG1SEL_SH  52
54 #define MMCR1_TD_CP_DBG2SEL_SH  50
55 #define MMCR1_TD_CP_DBG3SEL_SH  48
56 #define MMCR1_GRS_L2SEL_SH      46
57 #define MMCR1_GRS_L2SEL_MSK     3
58 #define MMCR1_GRS_L3SEL_SH      44
59 #define MMCR1_GRS_L3SEL_MSK     3
60 #define MMCR1_GRS_MCSEL_SH      41
61 #define MMCR1_GRS_MCSEL_MSK     7
62 #define MMCR1_GRS_FABSEL_SH     39
63 #define MMCR1_GRS_FABSEL_MSK    3
64 #define MMCR1_PMC1_ADDER_SEL_SH 35
65 #define MMCR1_PMC2_ADDER_SEL_SH 34
66 #define MMCR1_PMC3_ADDER_SEL_SH 33
67 #define MMCR1_PMC4_ADDER_SEL_SH 32
68 #define MMCR1_PMC1SEL_SH        25
69 #define MMCR1_PMC2SEL_SH        17
70 #define MMCR1_PMC3SEL_SH        9
71 #define MMCR1_PMC4SEL_SH        1
72 #define MMCR1_PMCSEL_SH(n)      (MMCR1_PMC1SEL_SH - (n) * 8)
73 #define MMCR1_PMCSEL_MSK        0x7f
74
75 /*
76  * Layout of constraint bits:
77  * 6666555555555544444444443333333333222222222211111111110000000000
78  * 3210987654321098765432109876543210987654321098765432109876543210
79  *             [  ><><>< ><> <><>[  >  <  ><  ><  ><  ><><><><><><>
80  *             NC  G0G1G2 G3 T0T1 UC    B0  B1  B2  B3 P6P5P4P3P2P1
81  *
82  * NC - number of counters
83  *     51: NC error 0x0008_0000_0000_0000
84  *     48-50: number of events needing PMC1-4 0x0007_0000_0000_0000
85  *
86  * G0..G3 - GRS mux constraints
87  *     46-47: GRS_L2SEL value
88  *     44-45: GRS_L3SEL value
89  *     41-44: GRS_MCSEL value
90  *     39-40: GRS_FABSEL value
91  *      Note that these match up with their bit positions in MMCR1
92  *
93  * T0 - TTM0 constraint
94  *     36-37: TTM0SEL value (0=FPU, 2=IFU, 3=ISU1) 0x30_0000_0000
95  *
96  * T1 - TTM1 constraint
97  *     34-35: TTM1SEL value (0=IDU, 3=GRS) 0x0c_0000_0000
98  *
99  * UC - unit constraint: can't have all three of FPU|IFU|ISU1, ISU0, IDU|GRS
100  *     33: UC3 error 0x02_0000_0000
101  *     32: FPU|IFU|ISU1 events needed 0x01_0000_0000
102  *     31: ISU0 events needed 0x01_8000_0000
103  *     30: IDU|GRS events needed 0x00_4000_0000
104  *
105  * B0
106  *     24-27: Byte 0 event source 0x0f00_0000
107  *            Encoding as for the event code
108  *
109  * B1, B2, B3
110  *     20-23, 16-19, 12-15: Byte 1, 2, 3 event sources
111  *
112  * P6
113  *     11: P6 error 0x800
114  *     10-11: Count of events needing PMC6
115  *
116  * P1..P5
117  *     0-9: Count of events needing PMC1..PMC5
118  */
119
120 static const int grsel_shift[8] = {
121         MMCR1_GRS_L2SEL_SH, MMCR1_GRS_L2SEL_SH, MMCR1_GRS_L2SEL_SH,
122         MMCR1_GRS_L3SEL_SH, MMCR1_GRS_L3SEL_SH, MMCR1_GRS_L3SEL_SH,
123         MMCR1_GRS_MCSEL_SH, MMCR1_GRS_FABSEL_SH
124 };
125
126 /* Masks and values for using events from the various units */
127 static unsigned long unit_cons[PM_LASTUNIT+1][2] = {
128         [PM_FPU] =   { 0x3200000000ul, 0x0100000000ul },
129         [PM_ISU0] =  { 0x0200000000ul, 0x0080000000ul },
130         [PM_ISU1] =  { 0x3200000000ul, 0x3100000000ul },
131         [PM_IFU] =   { 0x3200000000ul, 0x2100000000ul },
132         [PM_IDU] =   { 0x0e00000000ul, 0x0040000000ul },
133         [PM_GRS] =   { 0x0e00000000ul, 0x0c40000000ul },
134 };
135
136 static int power5p_get_constraint(u64 event, unsigned long *maskp,
137                                   unsigned long *valp)
138 {
139         int pmc, byte, unit, sh;
140         int bit, fmask;
141         unsigned long mask = 0, value = 0;
142
143         pmc = (event >> PM_PMC_SH) & PM_PMC_MSK;
144         if (pmc) {
145                 if (pmc > 6)
146                         return -1;
147                 sh = (pmc - 1) * 2;
148                 mask |= 2 << sh;
149                 value |= 1 << sh;
150                 if (pmc >= 5 && !(event == 0x500009 || event == 0x600005))
151                         return -1;
152         }
153         if (event & PM_BUSEVENT_MSK) {
154                 unit = (event >> PM_UNIT_SH) & PM_UNIT_MSK;
155                 if (unit > PM_LASTUNIT)
156                         return -1;
157                 if (unit == PM_ISU0_ALT)
158                         unit = PM_ISU0;
159                 mask |= unit_cons[unit][0];
160                 value |= unit_cons[unit][1];
161                 byte = (event >> PM_BYTE_SH) & PM_BYTE_MSK;
162                 if (byte >= 4) {
163                         if (unit != PM_LSU1)
164                                 return -1;
165                         /* Map LSU1 low word (bytes 4-7) to unit LSU1+1 */
166                         ++unit;
167                         byte &= 3;
168                 }
169                 if (unit == PM_GRS) {
170                         bit = event & 7;
171                         fmask = (bit == 6)? 7: 3;
172                         sh = grsel_shift[bit];
173                         mask |= (unsigned long)fmask << sh;
174                         value |= (unsigned long)((event >> PM_GRS_SH) & fmask)
175                                 << sh;
176                 }
177                 /* Set byte lane select field */
178                 mask  |= 0xfUL << (24 - 4 * byte);
179                 value |= (unsigned long)unit << (24 - 4 * byte);
180         }
181         if (pmc < 5) {
182                 /* need a counter from PMC1-4 set */
183                 mask  |= 0x8000000000000ul;
184                 value |= 0x1000000000000ul;
185         }
186         *maskp = mask;
187         *valp = value;
188         return 0;
189 }
190
191 static int power5p_limited_pmc_event(u64 event)
192 {
193         int pmc = (event >> PM_PMC_SH) & PM_PMC_MSK;
194
195         return pmc == 5 || pmc == 6;
196 }
197
198 #define MAX_ALT 3       /* at most 3 alternatives for any event */
199
200 static const unsigned int event_alternatives[][MAX_ALT] = {
201         { 0x100c0,  0x40001f },                 /* PM_GCT_FULL_CYC */
202         { 0x120e4,  0x400002 },                 /* PM_GRP_DISP_REJECT */
203         { 0x230e2,  0x323087 },                 /* PM_BR_PRED_CR */
204         { 0x230e3,  0x223087, 0x3230a0 },       /* PM_BR_PRED_TA */
205         { 0x410c7,  0x441084 },                 /* PM_THRD_L2MISS_BOTH_CYC */
206         { 0x800c4,  0xc20e0 },                  /* PM_DTLB_MISS */
207         { 0xc50c6,  0xc60e0 },                  /* PM_MRK_DTLB_MISS */
208         { 0x100005, 0x600005 },                 /* PM_RUN_CYC */
209         { 0x100009, 0x200009 },                 /* PM_INST_CMPL */
210         { 0x200015, 0x300015 },                 /* PM_LSU_LMQ_SRQ_EMPTY_CYC */
211         { 0x300009, 0x400009 },                 /* PM_INST_DISP */
212 };
213
214 /*
215  * Scan the alternatives table for a match and return the
216  * index into the alternatives table if found, else -1.
217  */
218 static int find_alternative(unsigned int event)
219 {
220         int i, j;
221
222         for (i = 0; i < ARRAY_SIZE(event_alternatives); ++i) {
223                 if (event < event_alternatives[i][0])
224                         break;
225                 for (j = 0; j < MAX_ALT && event_alternatives[i][j]; ++j)
226                         if (event == event_alternatives[i][j])
227                                 return i;
228         }
229         return -1;
230 }
231
232 static const unsigned char bytedecode_alternatives[4][4] = {
233         /* PMC 1 */     { 0x21, 0x23, 0x25, 0x27 },
234         /* PMC 2 */     { 0x07, 0x17, 0x0e, 0x1e },
235         /* PMC 3 */     { 0x20, 0x22, 0x24, 0x26 },
236         /* PMC 4 */     { 0x07, 0x17, 0x0e, 0x1e }
237 };
238
239 /*
240  * Some direct events for decodes of event bus byte 3 have alternative
241  * PMCSEL values on other counters.  This returns the alternative
242  * event code for those that do, or -1 otherwise.  This also handles
243  * alternative PCMSEL values for add events.
244  */
245 static s64 find_alternative_bdecode(u64 event)
246 {
247         int pmc, altpmc, pp, j;
248
249         pmc = (event >> PM_PMC_SH) & PM_PMC_MSK;
250         if (pmc == 0 || pmc > 4)
251                 return -1;
252         altpmc = 5 - pmc;       /* 1 <-> 4, 2 <-> 3 */
253         pp = event & PM_PMCSEL_MSK;
254         for (j = 0; j < 4; ++j) {
255                 if (bytedecode_alternatives[pmc - 1][j] == pp) {
256                         return (event & ~(PM_PMC_MSKS | PM_PMCSEL_MSK)) |
257                                 (altpmc << PM_PMC_SH) |
258                                 bytedecode_alternatives[altpmc - 1][j];
259                 }
260         }
261
262         /* new decode alternatives for power5+ */
263         if (pmc == 1 && (pp == 0x0d || pp == 0x0e))
264                 return event + (2 << PM_PMC_SH) + (0x2e - 0x0d);
265         if (pmc == 3 && (pp == 0x2e || pp == 0x2f))
266                 return event - (2 << PM_PMC_SH) - (0x2e - 0x0d);
267
268         /* alternative add event encodings */
269         if (pp == 0x10 || pp == 0x28)
270                 return ((event ^ (0x10 ^ 0x28)) & ~PM_PMC_MSKS) |
271                         (altpmc << PM_PMC_SH);
272
273         return -1;
274 }
275
276 static int power5p_get_alternatives(u64 event, unsigned int flags, u64 alt[])
277 {
278         int i, j, nalt = 1;
279         int nlim;
280         s64 ae;
281
282         alt[0] = event;
283         nalt = 1;
284         nlim = power5p_limited_pmc_event(event);
285         i = find_alternative(event);
286         if (i >= 0) {
287                 for (j = 0; j < MAX_ALT; ++j) {
288                         ae = event_alternatives[i][j];
289                         if (ae && ae != event)
290                                 alt[nalt++] = ae;
291                         nlim += power5p_limited_pmc_event(ae);
292                 }
293         } else {
294                 ae = find_alternative_bdecode(event);
295                 if (ae > 0)
296                         alt[nalt++] = ae;
297         }
298
299         if (flags & PPMU_ONLY_COUNT_RUN) {
300                 /*
301                  * We're only counting in RUN state,
302                  * so PM_CYC is equivalent to PM_RUN_CYC
303                  * and PM_INST_CMPL === PM_RUN_INST_CMPL.
304                  * This doesn't include alternatives that don't provide
305                  * any extra flexibility in assigning PMCs (e.g.
306                  * 0x100005 for PM_RUN_CYC vs. 0xf for PM_CYC).
307                  * Note that even with these additional alternatives
308                  * we never end up with more than 3 alternatives for any event.
309                  */
310                 j = nalt;
311                 for (i = 0; i < nalt; ++i) {
312                         switch (alt[i]) {
313                         case 0xf:       /* PM_CYC */
314                                 alt[j++] = 0x600005;    /* PM_RUN_CYC */
315                                 ++nlim;
316                                 break;
317                         case 0x600005:  /* PM_RUN_CYC */
318                                 alt[j++] = 0xf;
319                                 break;
320                         case 0x100009:  /* PM_INST_CMPL */
321                                 alt[j++] = 0x500009;    /* PM_RUN_INST_CMPL */
322                                 ++nlim;
323                                 break;
324                         case 0x500009:  /* PM_RUN_INST_CMPL */
325                                 alt[j++] = 0x100009;    /* PM_INST_CMPL */
326                                 alt[j++] = 0x200009;
327                                 break;
328                         }
329                 }
330                 nalt = j;
331         }
332
333         if (!(flags & PPMU_LIMITED_PMC_OK) && nlim) {
334                 /* remove the limited PMC events */
335                 j = 0;
336                 for (i = 0; i < nalt; ++i) {
337                         if (!power5p_limited_pmc_event(alt[i])) {
338                                 alt[j] = alt[i];
339                                 ++j;
340                         }
341                 }
342                 nalt = j;
343         } else if ((flags & PPMU_LIMITED_PMC_REQD) && nlim < nalt) {
344                 /* remove all but the limited PMC events */
345                 j = 0;
346                 for (i = 0; i < nalt; ++i) {
347                         if (power5p_limited_pmc_event(alt[i])) {
348                                 alt[j] = alt[i];
349                                 ++j;
350                         }
351                 }
352                 nalt = j;
353         }
354
355         return nalt;
356 }
357
358 /*
359  * Map of which direct events on which PMCs are marked instruction events.
360  * Indexed by PMCSEL value, bit i (LE) set if PMC i is a marked event.
361  * Bit 0 is set if it is marked for all PMCs.
362  * The 0x80 bit indicates a byte decode PMCSEL value.
363  */
364 static unsigned char direct_event_is_marked[0x28] = {
365         0,      /* 00 */
366         0x1f,   /* 01 PM_IOPS_CMPL */
367         0x2,    /* 02 PM_MRK_GRP_DISP */
368         0xe,    /* 03 PM_MRK_ST_CMPL, PM_MRK_ST_GPS, PM_MRK_ST_CMPL_INT */
369         0,      /* 04 */
370         0x1c,   /* 05 PM_MRK_BRU_FIN, PM_MRK_INST_FIN, PM_MRK_CRU_FIN */
371         0x80,   /* 06 */
372         0x80,   /* 07 */
373         0, 0, 0,/* 08 - 0a */
374         0x18,   /* 0b PM_THRESH_TIMEO, PM_MRK_GRP_TIMEO */
375         0,      /* 0c */
376         0x80,   /* 0d */
377         0x80,   /* 0e */
378         0,      /* 0f */
379         0,      /* 10 */
380         0x14,   /* 11 PM_MRK_GRP_BR_REDIR, PM_MRK_GRP_IC_MISS */
381         0,      /* 12 */
382         0x10,   /* 13 PM_MRK_GRP_CMPL */
383         0x1f,   /* 14 PM_GRP_MRK, PM_MRK_{FXU,FPU,LSU}_FIN */
384         0x2,    /* 15 PM_MRK_GRP_ISSUED */
385         0x80,   /* 16 */
386         0x80,   /* 17 */
387         0, 0, 0, 0, 0,
388         0x80,   /* 1d */
389         0x80,   /* 1e */
390         0,      /* 1f */
391         0x80,   /* 20 */
392         0x80,   /* 21 */
393         0x80,   /* 22 */
394         0x80,   /* 23 */
395         0x80,   /* 24 */
396         0x80,   /* 25 */
397         0x80,   /* 26 */
398         0x80,   /* 27 */
399 };
400
401 /*
402  * Returns 1 if event counts things relating to marked instructions
403  * and thus needs the MMCRA_SAMPLE_ENABLE bit set, or 0 if not.
404  */
405 static int power5p_marked_instr_event(u64 event)
406 {
407         int pmc, psel;
408         int bit, byte, unit;
409         u32 mask;
410
411         pmc = (event >> PM_PMC_SH) & PM_PMC_MSK;
412         psel = event & PM_PMCSEL_MSK;
413         if (pmc >= 5)
414                 return 0;
415
416         bit = -1;
417         if (psel < sizeof(direct_event_is_marked)) {
418                 if (direct_event_is_marked[psel] & (1 << pmc))
419                         return 1;
420                 if (direct_event_is_marked[psel] & 0x80)
421                         bit = 4;
422                 else if (psel == 0x08)
423                         bit = pmc - 1;
424                 else if (psel == 0x10)
425                         bit = 4 - pmc;
426                 else if (psel == 0x1b && (pmc == 1 || pmc == 3))
427                         bit = 4;
428         } else if ((psel & 0x48) == 0x40) {
429                 bit = psel & 7;
430         } else if (psel == 0x28) {
431                 bit = pmc - 1;
432         } else if (pmc == 3 && (psel == 0x2e || psel == 0x2f)) {
433                 bit = 4;
434         }
435
436         if (!(event & PM_BUSEVENT_MSK) || bit == -1)
437                 return 0;
438
439         byte = (event >> PM_BYTE_SH) & PM_BYTE_MSK;
440         unit = (event >> PM_UNIT_SH) & PM_UNIT_MSK;
441         if (unit == PM_LSU0) {
442                 /* byte 1 bits 0-7, byte 2 bits 0,2-4,6 */
443                 mask = 0x5dff00;
444         } else if (unit == PM_LSU1 && byte >= 4) {
445                 byte -= 4;
446                 /* byte 5 bits 6-7, byte 6 bits 0,4, byte 7 bits 0-4,6 */
447                 mask = 0x5f11c000;
448         } else
449                 return 0;
450
451         return (mask >> (byte * 8 + bit)) & 1;
452 }
453
454 static int power5p_compute_mmcr(u64 event[], int n_ev,
455                                 unsigned int hwc[], unsigned long mmcr[])
456 {
457         unsigned long mmcr1 = 0;
458         unsigned long mmcra = 0;
459         unsigned int pmc, unit, byte, psel;
460         unsigned int ttm;
461         int i, isbus, bit, grsel;
462         unsigned int pmc_inuse = 0;
463         unsigned char busbyte[4];
464         unsigned char unituse[16];
465         int ttmuse;
466
467         if (n_ev > 6)
468                 return -1;
469
470         /* First pass to count resource use */
471         memset(busbyte, 0, sizeof(busbyte));
472         memset(unituse, 0, sizeof(unituse));
473         for (i = 0; i < n_ev; ++i) {
474                 pmc = (event[i] >> PM_PMC_SH) & PM_PMC_MSK;
475                 if (pmc) {
476                         if (pmc > 6)
477                                 return -1;
478                         if (pmc_inuse & (1 << (pmc - 1)))
479                                 return -1;
480                         pmc_inuse |= 1 << (pmc - 1);
481                 }
482                 if (event[i] & PM_BUSEVENT_MSK) {
483                         unit = (event[i] >> PM_UNIT_SH) & PM_UNIT_MSK;
484                         byte = (event[i] >> PM_BYTE_SH) & PM_BYTE_MSK;
485                         if (unit > PM_LASTUNIT)
486                                 return -1;
487                         if (unit == PM_ISU0_ALT)
488                                 unit = PM_ISU0;
489                         if (byte >= 4) {
490                                 if (unit != PM_LSU1)
491                                         return -1;
492                                 ++unit;
493                                 byte &= 3;
494                         }
495                         if (busbyte[byte] && busbyte[byte] != unit)
496                                 return -1;
497                         busbyte[byte] = unit;
498                         unituse[unit] = 1;
499                 }
500         }
501
502         /*
503          * Assign resources and set multiplexer selects.
504          *
505          * PM_ISU0 can go either on TTM0 or TTM1, but that's the only
506          * choice we have to deal with.
507          */
508         if (unituse[PM_ISU0] &
509             (unituse[PM_FPU] | unituse[PM_IFU] | unituse[PM_ISU1])) {
510                 unituse[PM_ISU0_ALT] = 1;       /* move ISU to TTM1 */
511                 unituse[PM_ISU0] = 0;
512         }
513         /* Set TTM[01]SEL fields. */
514         ttmuse = 0;
515         for (i = PM_FPU; i <= PM_ISU1; ++i) {
516                 if (!unituse[i])
517                         continue;
518                 if (ttmuse++)
519                         return -1;
520                 mmcr1 |= (unsigned long)i << MMCR1_TTM0SEL_SH;
521         }
522         ttmuse = 0;
523         for (; i <= PM_GRS; ++i) {
524                 if (!unituse[i])
525                         continue;
526                 if (ttmuse++)
527                         return -1;
528                 mmcr1 |= (unsigned long)(i & 3) << MMCR1_TTM1SEL_SH;
529         }
530         if (ttmuse > 1)
531                 return -1;
532
533         /* Set byte lane select fields, TTM[23]SEL and GRS_*SEL. */
534         for (byte = 0; byte < 4; ++byte) {
535                 unit = busbyte[byte];
536                 if (!unit)
537                         continue;
538                 if (unit == PM_ISU0 && unituse[PM_ISU0_ALT]) {
539                         /* get ISU0 through TTM1 rather than TTM0 */
540                         unit = PM_ISU0_ALT;
541                 } else if (unit == PM_LSU1 + 1) {
542                         /* select lower word of LSU1 for this byte */
543                         mmcr1 |= 1ul << (MMCR1_TTM3SEL_SH + 3 - byte);
544                 }
545                 ttm = unit >> 2;
546                 mmcr1 |= (unsigned long)ttm
547                         << (MMCR1_TD_CP_DBG0SEL_SH - 2 * byte);
548         }
549
550         /* Second pass: assign PMCs, set PMCxSEL and PMCx_ADDER_SEL fields */
551         for (i = 0; i < n_ev; ++i) {
552                 pmc = (event[i] >> PM_PMC_SH) & PM_PMC_MSK;
553                 unit = (event[i] >> PM_UNIT_SH) & PM_UNIT_MSK;
554                 byte = (event[i] >> PM_BYTE_SH) & PM_BYTE_MSK;
555                 psel = event[i] & PM_PMCSEL_MSK;
556                 isbus = event[i] & PM_BUSEVENT_MSK;
557                 if (!pmc) {
558                         /* Bus event or any-PMC direct event */
559                         for (pmc = 0; pmc < 4; ++pmc) {
560                                 if (!(pmc_inuse & (1 << pmc)))
561                                         break;
562                         }
563                         if (pmc >= 4)
564                                 return -1;
565                         pmc_inuse |= 1 << pmc;
566                 } else if (pmc <= 4) {
567                         /* Direct event */
568                         --pmc;
569                         if (isbus && (byte & 2) &&
570                             (psel == 8 || psel == 0x10 || psel == 0x28))
571                                 /* add events on higher-numbered bus */
572                                 mmcr1 |= 1ul << (MMCR1_PMC1_ADDER_SEL_SH - pmc);
573                 } else {
574                         /* Instructions or run cycles on PMC5/6 */
575                         --pmc;
576                 }
577                 if (isbus && unit == PM_GRS) {
578                         bit = psel & 7;
579                         grsel = (event[i] >> PM_GRS_SH) & PM_GRS_MSK;
580                         mmcr1 |= (unsigned long)grsel << grsel_shift[bit];
581                 }
582                 if (power5p_marked_instr_event(event[i]))
583                         mmcra |= MMCRA_SAMPLE_ENABLE;
584                 if ((psel & 0x58) == 0x40 && (byte & 1) != ((pmc >> 1) & 1))
585                         /* select alternate byte lane */
586                         psel |= 0x10;
587                 if (pmc <= 3)
588                         mmcr1 |= psel << MMCR1_PMCSEL_SH(pmc);
589                 hwc[i] = pmc;
590         }
591
592         /* Return MMCRx values */
593         mmcr[0] = 0;
594         if (pmc_inuse & 1)
595                 mmcr[0] = MMCR0_PMC1CE;
596         if (pmc_inuse & 0x3e)
597                 mmcr[0] |= MMCR0_PMCjCE;
598         mmcr[1] = mmcr1;
599         mmcr[2] = mmcra;
600         return 0;
601 }
602
603 static void power5p_disable_pmc(unsigned int pmc, unsigned long mmcr[])
604 {
605         if (pmc <= 3)
606                 mmcr[1] &= ~(0x7fUL << MMCR1_PMCSEL_SH(pmc));
607 }
608
609 static int power5p_generic_events[] = {
610         [PERF_COUNT_HW_CPU_CYCLES]              = 0xf,
611         [PERF_COUNT_HW_INSTRUCTIONS]            = 0x100009,
612         [PERF_COUNT_HW_CACHE_REFERENCES]        = 0x1c10a8, /* LD_REF_L1 */
613         [PERF_COUNT_HW_CACHE_MISSES]            = 0x3c1088, /* LD_MISS_L1 */
614         [PERF_COUNT_HW_BRANCH_INSTRUCTIONS]     = 0x230e4,  /* BR_ISSUED */
615         [PERF_COUNT_HW_BRANCH_MISSES]           = 0x230e5,  /* BR_MPRED_CR */
616 };
617
618 #define C(x)    PERF_COUNT_HW_CACHE_##x
619
620 /*
621  * Table of generalized cache-related events.
622  * 0 means not supported, -1 means nonsensical, other values
623  * are event codes.
624  */
625 static int power5p_cache_events[C(MAX)][C(OP_MAX)][C(RESULT_MAX)] = {
626         [C(L1D)] = {            /*      RESULT_ACCESS   RESULT_MISS */
627                 [C(OP_READ)] = {        0x1c10a8,       0x3c1088        },
628                 [C(OP_WRITE)] = {       0x2c10a8,       0xc10c3         },
629                 [C(OP_PREFETCH)] = {    0xc70e7,        -1              },
630         },
631         [C(L1I)] = {            /*      RESULT_ACCESS   RESULT_MISS */
632                 [C(OP_READ)] = {        0,              0               },
633                 [C(OP_WRITE)] = {       -1,             -1              },
634                 [C(OP_PREFETCH)] = {    0,              0               },
635         },
636         [C(LL)] = {             /*      RESULT_ACCESS   RESULT_MISS */
637                 [C(OP_READ)] = {        0,              0               },
638                 [C(OP_WRITE)] = {       0,              0               },
639                 [C(OP_PREFETCH)] = {    0xc50c3,        0               },
640         },
641         [C(DTLB)] = {           /*      RESULT_ACCESS   RESULT_MISS */
642                 [C(OP_READ)] = {        0xc20e4,        0x800c4         },
643                 [C(OP_WRITE)] = {       -1,             -1              },
644                 [C(OP_PREFETCH)] = {    -1,             -1              },
645         },
646         [C(ITLB)] = {           /*      RESULT_ACCESS   RESULT_MISS */
647                 [C(OP_READ)] = {        0,              0x800c0         },
648                 [C(OP_WRITE)] = {       -1,             -1              },
649                 [C(OP_PREFETCH)] = {    -1,             -1              },
650         },
651         [C(BPU)] = {            /*      RESULT_ACCESS   RESULT_MISS */
652                 [C(OP_READ)] = {        0x230e4,        0x230e5         },
653                 [C(OP_WRITE)] = {       -1,             -1              },
654                 [C(OP_PREFETCH)] = {    -1,             -1              },
655         },
656         [C(NODE)] = {           /*      RESULT_ACCESS   RESULT_MISS */
657                 [C(OP_READ)] = {        -1,             -1              },
658                 [C(OP_WRITE)] = {       -1,             -1              },
659                 [C(OP_PREFETCH)] = {    -1,             -1              },
660         },
661 };
662
663 static struct power_pmu power5p_pmu = {
664         .name                   = "POWER5+/++",
665         .n_counter              = 6,
666         .max_alternatives       = MAX_ALT,
667         .add_fields             = 0x7000000000055ul,
668         .test_adder             = 0x3000040000000ul,
669         .compute_mmcr           = power5p_compute_mmcr,
670         .get_constraint         = power5p_get_constraint,
671         .get_alternatives       = power5p_get_alternatives,
672         .disable_pmc            = power5p_disable_pmc,
673         .limited_pmc_event      = power5p_limited_pmc_event,
674         .flags                  = PPMU_LIMITED_PMC5_6,
675         .n_generic              = ARRAY_SIZE(power5p_generic_events),
676         .generic_events         = power5p_generic_events,
677         .cache_events           = &power5p_cache_events,
678 };
679
680 static int __init init_power5p_pmu(void)
681 {
682         if (!cur_cpu_spec->oprofile_cpu_type ||
683             (strcmp(cur_cpu_spec->oprofile_cpu_type, "ppc64/power5+")
684              && strcmp(cur_cpu_spec->oprofile_cpu_type, "ppc64/power5++")))
685                 return -ENODEV;
686
687         return register_power_pmu(&power5p_pmu);
688 }
689
690 early_initcall(init_power5p_pmu);