MIPS: Sibyte: Remove standalone kernel support
[linux-2.6.git] / arch / mips / txx9 / rbtx4938 / setup.c
1 /*
2  * Setup pointers to hardware-dependent routines.
3  * Copyright (C) 2000-2001 Toshiba Corporation
4  *
5  * 2003-2005 (c) MontaVista Software, Inc. This file is licensed under the
6  * terms of the GNU General Public License version 2. This program is
7  * licensed "as is" without any warranty of any kind, whether express
8  * or implied.
9  *
10  * Support for TX4938 in 2.6 - Manish Lachwani (mlachwani@mvista.com)
11  */
12 #include <linux/init.h>
13 #include <linux/types.h>
14 #include <linux/ioport.h>
15 #include <linux/delay.h>
16 #include <linux/platform_device.h>
17 #include <linux/gpio.h>
18 #include <linux/mtd/physmap.h>
19
20 #include <asm/reboot.h>
21 #include <asm/io.h>
22 #include <asm/txx9/generic.h>
23 #include <asm/txx9/pci.h>
24 #include <asm/txx9/rbtx4938.h>
25 #include <linux/spi/spi.h>
26 #include <asm/txx9/spi.h>
27 #include <asm/txx9pio.h>
28
29 static void rbtx4938_machine_restart(char *command)
30 {
31         local_irq_disable();
32         writeb(1, rbtx4938_softresetlock_addr);
33         writeb(1, rbtx4938_sfvol_addr);
34         writeb(1, rbtx4938_softreset_addr);
35         /* fallback */
36         (*_machine_halt)();
37 }
38
39 static void __init rbtx4938_pci_setup(void)
40 {
41 #ifdef CONFIG_PCI
42         int extarb = !(__raw_readq(&tx4938_ccfgptr->ccfg) & TX4938_CCFG_PCIARB);
43         struct pci_controller *c = &txx9_primary_pcic;
44
45         register_pci_controller(c);
46
47         if (__raw_readq(&tx4938_ccfgptr->ccfg) & TX4938_CCFG_PCI66)
48                 txx9_pci_option =
49                         (txx9_pci_option & ~TXX9_PCI_OPT_CLK_MASK) |
50                         TXX9_PCI_OPT_CLK_66; /* already configured */
51
52         /* Reset PCI Bus */
53         writeb(0, rbtx4938_pcireset_addr);
54         /* Reset PCIC */
55         txx9_set64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
56         if ((txx9_pci_option & TXX9_PCI_OPT_CLK_MASK) ==
57             TXX9_PCI_OPT_CLK_66)
58                 tx4938_pciclk66_setup();
59         mdelay(10);
60         /* clear PCIC reset */
61         txx9_clear64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
62         writeb(1, rbtx4938_pcireset_addr);
63         iob();
64
65         tx4938_report_pciclk();
66         tx4927_pcic_setup(tx4938_pcicptr, c, extarb);
67         if ((txx9_pci_option & TXX9_PCI_OPT_CLK_MASK) ==
68             TXX9_PCI_OPT_CLK_AUTO &&
69             txx9_pci66_check(c, 0, 0)) {
70                 /* Reset PCI Bus */
71                 writeb(0, rbtx4938_pcireset_addr);
72                 /* Reset PCIC */
73                 txx9_set64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
74                 tx4938_pciclk66_setup();
75                 mdelay(10);
76                 /* clear PCIC reset */
77                 txx9_clear64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIRST);
78                 writeb(1, rbtx4938_pcireset_addr);
79                 iob();
80                 /* Reinitialize PCIC */
81                 tx4938_report_pciclk();
82                 tx4927_pcic_setup(tx4938_pcicptr, c, extarb);
83         }
84
85         if (__raw_readq(&tx4938_ccfgptr->pcfg) &
86             (TX4938_PCFG_ETH0_SEL|TX4938_PCFG_ETH1_SEL)) {
87                 /* Reset PCIC1 */
88                 txx9_set64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIC1RST);
89                 /* PCI1DMD==0 => PCI1CLK==GBUSCLK/2 => PCI66 */
90                 if (!(__raw_readq(&tx4938_ccfgptr->ccfg)
91                       & TX4938_CCFG_PCI1DMD))
92                         tx4938_ccfg_set(TX4938_CCFG_PCI1_66);
93                 mdelay(10);
94                 /* clear PCIC1 reset */
95                 txx9_clear64(&tx4938_ccfgptr->clkctr, TX4938_CLKCTR_PCIC1RST);
96                 tx4938_report_pci1clk();
97
98                 /* mem:64K(max), io:64K(max) (enough for ETH0,ETH1) */
99                 c = txx9_alloc_pci_controller(NULL, 0, 0x10000, 0, 0x10000);
100                 register_pci_controller(c);
101                 tx4927_pcic_setup(tx4938_pcic1ptr, c, 0);
102         }
103         tx4938_setup_pcierr_irq();
104 #endif /* CONFIG_PCI */
105 }
106
107 /* SPI support */
108
109 /* chip select for SPI devices */
110 #define SEEPROM1_CS     7       /* PIO7 */
111 #define SEEPROM2_CS     0       /* IOC */
112 #define SEEPROM3_CS     1       /* IOC */
113 #define SRTC_CS 2       /* IOC */
114 #define SPI_BUSNO       0
115
116 static int __init rbtx4938_ethaddr_init(void)
117 {
118 #ifdef CONFIG_PCI
119         unsigned char dat[17];
120         unsigned char sum;
121         int i;
122
123         /* 0-3: "MAC\0", 4-9:eth0, 10-15:eth1, 16:sum */
124         if (spi_eeprom_read(SPI_BUSNO, SEEPROM1_CS, 0, dat, sizeof(dat))) {
125                 printk(KERN_ERR "seeprom: read error.\n");
126                 return -ENODEV;
127         } else {
128                 if (strcmp(dat, "MAC") != 0)
129                         printk(KERN_WARNING "seeprom: bad signature.\n");
130                 for (i = 0, sum = 0; i < sizeof(dat); i++)
131                         sum += dat[i];
132                 if (sum)
133                         printk(KERN_WARNING "seeprom: bad checksum.\n");
134         }
135         tx4938_ethaddr_init(&dat[4], &dat[4 + 6]);
136 #endif /* CONFIG_PCI */
137         return 0;
138 }
139
140 static void __init rbtx4938_spi_setup(void)
141 {
142         /* set SPI_SEL */
143         txx9_set64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_SPI_SEL);
144 }
145
146 static struct resource rbtx4938_fpga_resource;
147
148 static void __init rbtx4938_time_init(void)
149 {
150         tx4938_time_init(0);
151 }
152
153 static void __init rbtx4938_mem_setup(void)
154 {
155         unsigned long long pcfg;
156         char *argptr;
157
158         if (txx9_master_clock == 0)
159                 txx9_master_clock = 25000000; /* 25MHz */
160
161         tx4938_setup();
162
163 #ifdef CONFIG_PCI
164         txx9_alloc_pci_controller(&txx9_primary_pcic, 0, 0, 0, 0);
165         txx9_board_pcibios_setup = tx4927_pcibios_setup;
166 #else
167         set_io_port_base(RBTX4938_ETHER_BASE);
168 #endif
169
170         tx4938_sio_init(7372800, 0);
171 #ifdef CONFIG_SERIAL_TXX9_CONSOLE
172         argptr = prom_getcmdline();
173         if (!strstr(argptr, "console="))
174                 strcat(argptr, " console=ttyS0,38400");
175 #endif
176
177 #ifdef CONFIG_TOSHIBA_RBTX4938_MPLEX_PIO58_61
178         pr_info("PIOSEL: disabling both ATA and NAND selection\n");
179         txx9_clear64(&tx4938_ccfgptr->pcfg,
180                      TX4938_PCFG_NDF_SEL | TX4938_PCFG_ATA_SEL);
181 #endif
182
183 #ifdef CONFIG_TOSHIBA_RBTX4938_MPLEX_NAND
184         pr_info("PIOSEL: enabling NAND selection\n");
185         txx9_set64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_NDF_SEL);
186         txx9_clear64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_ATA_SEL);
187 #endif
188
189 #ifdef CONFIG_TOSHIBA_RBTX4938_MPLEX_ATA
190         pr_info("PIOSEL: enabling ATA selection\n");
191         txx9_set64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_ATA_SEL);
192         txx9_clear64(&tx4938_ccfgptr->pcfg, TX4938_PCFG_NDF_SEL);
193 #endif
194
195 #ifdef CONFIG_TOSHIBA_RBTX4938_MPLEX_KEEP
196         pcfg = ____raw_readq(&tx4938_ccfgptr->pcfg);
197         pr_info("PIOSEL: NAND %s, ATA %s\n",
198                 (pcfg & TX4938_PCFG_NDF_SEL) ? "enabled" : "disabled",
199                 (pcfg & TX4938_PCFG_ATA_SEL) ? "enabled" : "disabled");
200 #endif
201
202         rbtx4938_spi_setup();
203         pcfg = ____raw_readq(&tx4938_ccfgptr->pcfg);    /* updated */
204         /* fixup piosel */
205         if ((pcfg & (TX4938_PCFG_ATA_SEL | TX4938_PCFG_NDF_SEL)) ==
206             TX4938_PCFG_ATA_SEL)
207                 writeb((readb(rbtx4938_piosel_addr) & 0x03) | 0x04,
208                        rbtx4938_piosel_addr);
209         else if ((pcfg & (TX4938_PCFG_ATA_SEL | TX4938_PCFG_NDF_SEL)) ==
210                  TX4938_PCFG_NDF_SEL)
211                 writeb((readb(rbtx4938_piosel_addr) & 0x03) | 0x08,
212                        rbtx4938_piosel_addr);
213         else
214                 writeb(readb(rbtx4938_piosel_addr) & ~(0x08 | 0x04),
215                        rbtx4938_piosel_addr);
216
217         rbtx4938_fpga_resource.name = "FPGA Registers";
218         rbtx4938_fpga_resource.start = CPHYSADDR(RBTX4938_FPGA_REG_ADDR);
219         rbtx4938_fpga_resource.end = CPHYSADDR(RBTX4938_FPGA_REG_ADDR) + 0xffff;
220         rbtx4938_fpga_resource.flags = IORESOURCE_MEM | IORESOURCE_BUSY;
221         if (request_resource(&txx9_ce_res[2], &rbtx4938_fpga_resource))
222                 printk(KERN_ERR "request resource for fpga failed\n");
223
224         _machine_restart = rbtx4938_machine_restart;
225
226         writeb(0xff, rbtx4938_led_addr);
227         printk(KERN_INFO "RBTX4938 --- FPGA(Rev %02x) DIPSW:%02x,%02x\n",
228                readb(rbtx4938_fpga_rev_addr),
229                readb(rbtx4938_dipsw_addr), readb(rbtx4938_bdipsw_addr));
230 }
231
232 static void __init rbtx4938_ne_init(void)
233 {
234         struct resource res[] = {
235                 {
236                         .start  = RBTX4938_RTL_8019_BASE,
237                         .end    = RBTX4938_RTL_8019_BASE + 0x20 - 1,
238                         .flags  = IORESOURCE_IO,
239                 }, {
240                         .start  = RBTX4938_RTL_8019_IRQ,
241                         .flags  = IORESOURCE_IRQ,
242                 }
243         };
244         platform_device_register_simple("ne", -1, res, ARRAY_SIZE(res));
245 }
246
247 static DEFINE_SPINLOCK(rbtx4938_spi_gpio_lock);
248
249 static void rbtx4938_spi_gpio_set(struct gpio_chip *chip, unsigned int offset,
250                                   int value)
251 {
252         u8 val;
253         unsigned long flags;
254         spin_lock_irqsave(&rbtx4938_spi_gpio_lock, flags);
255         val = readb(rbtx4938_spics_addr);
256         if (value)
257                 val |= 1 << offset;
258         else
259                 val &= ~(1 << offset);
260         writeb(val, rbtx4938_spics_addr);
261         mmiowb();
262         spin_unlock_irqrestore(&rbtx4938_spi_gpio_lock, flags);
263 }
264
265 static int rbtx4938_spi_gpio_dir_out(struct gpio_chip *chip,
266                                      unsigned int offset, int value)
267 {
268         rbtx4938_spi_gpio_set(chip, offset, value);
269         return 0;
270 }
271
272 static struct gpio_chip rbtx4938_spi_gpio_chip = {
273         .set = rbtx4938_spi_gpio_set,
274         .direction_output = rbtx4938_spi_gpio_dir_out,
275         .label = "RBTX4938-SPICS",
276         .base = 16,
277         .ngpio = 3,
278 };
279
280 static int __init rbtx4938_spi_init(void)
281 {
282         struct spi_board_info srtc_info = {
283                 .modalias = "rtc-rs5c348",
284                 .max_speed_hz = 1000000, /* 1.0Mbps @ Vdd 2.0V */
285                 .bus_num = 0,
286                 .chip_select = 16 + SRTC_CS,
287                 /* Mode 1 (High-Active, Shift-Then-Sample), High Avtive CS  */
288                 .mode = SPI_MODE_1 | SPI_CS_HIGH,
289         };
290         spi_register_board_info(&srtc_info, 1);
291         spi_eeprom_register(SPI_BUSNO, SEEPROM1_CS, 128);
292         spi_eeprom_register(SPI_BUSNO, 16 + SEEPROM2_CS, 128);
293         spi_eeprom_register(SPI_BUSNO, 16 + SEEPROM3_CS, 128);
294         gpio_request(16 + SRTC_CS, "rtc-rs5c348");
295         gpio_direction_output(16 + SRTC_CS, 0);
296         gpio_request(SEEPROM1_CS, "seeprom1");
297         gpio_direction_output(SEEPROM1_CS, 1);
298         gpio_request(16 + SEEPROM2_CS, "seeprom2");
299         gpio_direction_output(16 + SEEPROM2_CS, 1);
300         gpio_request(16 + SEEPROM3_CS, "seeprom3");
301         gpio_direction_output(16 + SEEPROM3_CS, 1);
302         tx4938_spi_init(SPI_BUSNO);
303         return 0;
304 }
305
306 static void __init rbtx4938_mtd_init(void)
307 {
308         struct physmap_flash_data pdata = {
309                 .width = 4,
310         };
311
312         switch (readb(rbtx4938_bdipsw_addr) & 7) {
313         case 0:
314                 /* Boot */
315                 txx9_physmap_flash_init(0, 0x1fc00000, 0x400000, &pdata);
316                 /* System */
317                 txx9_physmap_flash_init(1, 0x1e000000, 0x1000000, &pdata);
318                 break;
319         case 1:
320                 /* System */
321                 txx9_physmap_flash_init(0, 0x1f000000, 0x1000000, &pdata);
322                 /* Boot */
323                 txx9_physmap_flash_init(1, 0x1ec00000, 0x400000, &pdata);
324                 break;
325         case 2:
326                 /* Ext */
327                 txx9_physmap_flash_init(0, 0x1f000000, 0x1000000, &pdata);
328                 /* System */
329                 txx9_physmap_flash_init(1, 0x1e000000, 0x1000000, &pdata);
330                 /* Boot */
331                 txx9_physmap_flash_init(2, 0x1dc00000, 0x400000, &pdata);
332                 break;
333         case 3:
334                 /* Boot */
335                 txx9_physmap_flash_init(1, 0x1bc00000, 0x400000, &pdata);
336                 /* System */
337                 txx9_physmap_flash_init(2, 0x1a000000, 0x1000000, &pdata);
338                 break;
339         }
340 }
341
342 static void __init rbtx4938_arch_init(void)
343 {
344         gpiochip_add(&rbtx4938_spi_gpio_chip);
345         rbtx4938_pci_setup();
346         rbtx4938_spi_init();
347 }
348
349 static void __init rbtx4938_device_init(void)
350 {
351         rbtx4938_ethaddr_init();
352         rbtx4938_ne_init();
353         tx4938_wdt_init();
354         rbtx4938_mtd_init();
355         /* TC58DVM82A1FT: tDH=10ns, tWP=tRP=tREADID=35ns */
356         tx4938_ndfmc_init(10, 35);
357         tx4938_ata_init(RBTX4938_IRQ_IOC_ATA, 0, 1);
358         tx4938_dmac_init(0, 2);
359         tx4938_aclc_init();
360         platform_device_register_simple("txx9aclc-generic", -1, NULL, 0);
361         txx9_iocled_init(RBTX4938_LED_ADDR - IO_BASE, -1, 8, 1, "green", NULL);
362 }
363
364 struct txx9_board_vec rbtx4938_vec __initdata = {
365         .system = "Toshiba RBTX4938",
366         .prom_init = rbtx4938_prom_init,
367         .mem_setup = rbtx4938_mem_setup,
368         .irq_setup = rbtx4938_irq_setup,
369         .time_init = rbtx4938_time_init,
370         .device_init = rbtx4938_device_init,
371         .arch_init = rbtx4938_arch_init,
372 #ifdef CONFIG_PCI
373         .pci_map_irq = rbtx4938_pci_map_irq,
374 #endif
375 };